[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012190905A - Method of manufacturing semiconductor light-emitting element - Google Patents

Method of manufacturing semiconductor light-emitting element Download PDF

Info

Publication number
JP2012190905A
JP2012190905A JP2011051566A JP2011051566A JP2012190905A JP 2012190905 A JP2012190905 A JP 2012190905A JP 2011051566 A JP2011051566 A JP 2011051566A JP 2011051566 A JP2011051566 A JP 2011051566A JP 2012190905 A JP2012190905 A JP 2012190905A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
forming
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011051566A
Other languages
Japanese (ja)
Inventor
Taiichiro Konno
泰一郎 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2011051566A priority Critical patent/JP2012190905A/en
Publication of JP2012190905A publication Critical patent/JP2012190905A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To uniform unevenness of an uneven part, and to suppress variation in light-emission output between semiconductor light-emitting elements.SOLUTION: The method includes: a step of laminating on a semiconductor substrate a plurality of paired layers 33 having a first semiconductor layer and a second semiconductor layer as one pair to form a light reflection part 30; a step of laminating on the light reflection part 30 a first clad layer, an active layer, and a second clad layer in this order to form a light-emission part 40; a step of forming a current dispersion layer on the light-emission part 40; and a step of forming an uneven part 61 on a surface of the current dispersion layer. In the method, a step of exposing a surface of the current dispersion layer to Oplasma is performed before the step of forming the uneven part 61.

Description

本発明は、半導体発光素子の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor light emitting device.

近年、発光ダイオード(LED)等の半導体発光素子の製造工程においては、AlGaInP系やGaN系等の高品質結晶を有機金属気相成長(MOVPE:Metal-Organic Vapor Phase Epitaxy)法で成長させる技術の発達によって、青色、緑色、橙色、黄色、赤
色等の高輝度LEDが製作できるようになってきた。
In recent years, in the manufacturing process of semiconductor light emitting devices such as light emitting diodes (LEDs), a technology for growing high quality crystals such as AlGaInP and GaN based on metal-organic vapor phase epitaxy (MOVPE) method. With the development, high brightness LEDs such as blue, green, orange, yellow, and red can be manufactured.

上記のような高品質の結晶が成長可能となってから、半導体発光素子の内部効率は理論限界値に近づきつつある。しかし半導体発光素子からの光取り出し効率はまだまだ低く、光取り出し効率を向上させることが重要となっている。そこで、複数のエピタキシャル層を積層して発光機能を持たせた発光部の下層に、例えば屈折率の異なる2種類の半導体層を1つのペアとする複数のペア層を積層して光反射部を形成し、発光部から半導体基板側へと向かう光を、光干渉によって半導体発光素子上面の光取り出し面側へと反射させる手法が採られている。例えば特許文献1には、n型AlAs半導体とn型AlGa1−xAs半導体との単位半導体層(ペア層)の層厚を連続的に変化させて反射波長幅を広げることができるようにしたチャープ状の光反射層について開示がされている。 Since the high quality crystal as described above can be grown, the internal efficiency of the semiconductor light emitting device is approaching the theoretical limit value. However, the light extraction efficiency from the semiconductor light emitting device is still low, and it is important to improve the light extraction efficiency. Therefore, a light reflecting portion is formed by laminating a plurality of pair layers, for example, two pairs of semiconductor layers having different refractive indexes as a pair, under the light emitting portion having a light emitting function by laminating a plurality of epitaxial layers. A method is adopted in which light formed and directed from the light emitting portion toward the semiconductor substrate is reflected to the light extraction surface side of the upper surface of the semiconductor light emitting element by optical interference. For example, Patent Document 1 discloses that the reflection wavelength width can be widened by continuously changing the layer thickness of a unit semiconductor layer (pair layer) of an n-type AlAs semiconductor and an n-type Al x Ga 1-x As semiconductor. A chirped light reflecting layer is disclosed.

また、半導体発光素子の上面の光取り出し面に凹凸部を形成し、光取り出し面での光の全反射を抑制し、光取り出し効率を向上させる手法が採られる場合もある。   In some cases, a method of forming an uneven portion on the light extraction surface on the upper surface of the semiconductor light emitting element to suppress total reflection of light on the light extraction surface and improve the light extraction efficiency.

特開平05−037017号公報JP 05-037017 A

しかしながら、光取り出し面となる半導体層の表面に凹凸部を形成した場合、光取り出し効率が向上して個々の半導体発光素子の発光出力は向上するものの、半導体発光素子間での発光出力にばらつきが生じてしまう場合があった。これにより、半導体発光素子の歩留まりが低下して製造コストが増大してしまうことがあった。   However, when the uneven portion is formed on the surface of the semiconductor layer that becomes the light extraction surface, the light extraction efficiency is improved and the light emission output of each semiconductor light emitting element is improved, but the light emission output between the semiconductor light emitting elements varies. It might happen. As a result, the yield of the semiconductor light emitting device may be reduced and the manufacturing cost may be increased.

本発明の目的は、凹凸部の凹凸の均一化を図り、半導体発光素子間での発光出力のばらつきを抑えることが可能な半導体発光素子の製造方法を提供することである。   An object of the present invention is to provide a method for manufacturing a semiconductor light emitting device capable of making the unevenness of the uneven portion uniform, and suppressing variations in the light emission output between the semiconductor light emitting devices.

本発明の第1の態様によれば、半導体基板の上に、屈折率のそれぞれ異なる第1半導体層及び第2半導体層を1つのペアとする複数のペア層を積層して光反射部を形成する工程と、前記半導体基板に形成された前記光反射部の上に、第1導電型の第1クラッド層と、活性層と、前記第1導電型とは異なる第2導電型の第2クラッド層と、をこの順に積層して発光部を形成する工程と、前記発光部の上に、電流分散層を形成する工程と、前記電流分散層の表面に凹凸部を形成する工程と、を有し、前記凹凸部を形成する工程の前に、前記電流分散層の表面をOプラズマに曝す工程を行う半導体発光素子の製造方法が提供される。 According to the first aspect of the present invention, a light reflecting portion is formed by stacking a plurality of pair layers each having a first semiconductor layer and a second semiconductor layer having different refractive indexes as one pair on a semiconductor substrate. And a first conductivity type first clad layer, an active layer, and a second conductivity type second clad different from the first conductivity type on the light reflecting portion formed on the semiconductor substrate. And laminating layers in this order to form a light emitting part, forming a current spreading layer on the light emitting part, and forming a concavo-convex part on the surface of the current dispersing layer. and, before the step of forming the uneven portion, a method of manufacturing a semiconductor light-emitting element for exposing the surface of the current spreading layer to the O 2 plasma is provided.

本発明の第2の態様によれば、前記Oプラズマに曝す工程の後であって、前記凹凸部
を形成する工程の前に、前記電流分散層の前記Oプラズマに曝した表面に紫外線を照射する工程を行う第1の態様に記載の半導体発光素子の製造方法が提供される。
According to the second aspect of the present invention, after the step of exposing to the O 2 plasma and before the step of forming the uneven portion, the surface of the current dispersion layer exposed to the O 2 plasma is exposed to ultraviolet rays. The manufacturing method of the semiconductor light-emitting device according to the first aspect is provided.

本発明の第3の態様によれば、前記凹凸部を形成する工程は、エッチング液を用いた浸漬法により行い、前記エッチング液の主成分のエッチャントは酢酸である第1又は第2の態様に記載の半導体発光素子の製造方法が提供される。   According to a third aspect of the present invention, in the first or second aspect, the step of forming the concavo-convex portion is performed by an immersion method using an etching solution, and the etchant as a main component of the etching solution is acetic acid. A method for manufacturing the described semiconductor light emitting device is provided.

本発明の第4の態様によれば、前記光反射部を形成する工程では、前記第1クラッド層から、前記第1クラッド層に接する前記第2半導体層へ、の前記活性層が発する光の入射角をθとした場合、50°以上の入射角が少なくとも1つ含まれる3つ以上の入射角θのそれぞれについて、次式(1)よりそれぞれ求められる厚さTの前記第1半導体層と、次式(2)よりそれぞれ求められる厚さTの前記第2半導体層と、を各ペアとする前記ペア層を前記各入射角θにつき1ペア以上積層する第1から第3の態様に記載の半導体発光素子の製造方法が提供される。
(ここで、式(1)及び式(2)中、λは前記活性層が発する光のピーク波長であり、ninは前記第1クラッド層の屈折率であり、nは前記第1半導体層の屈折率であり、nは前記第2半導体層の屈折率である。)
According to the fourth aspect of the present invention, in the step of forming the light reflecting portion, the light emitted from the active layer from the first cladding layer to the second semiconductor layer in contact with the first cladding layer. When the incident angle is θ, the first semiconductor layer having a thickness T A obtained from the following equation (1) for each of three or more incident angles θ including at least one incident angle of 50 ° or more. When the third aspect the first to stack the formula (2) than said second semiconductor layer having a thickness determined is T B, respectively, one or more pairs per said pair layers to each pair to each incident angle θ The manufacturing method of the semiconductor light-emitting device described in 1. is provided.
(Wherein, λ P is the peak wavelength of light emitted from the active layer, n in is the refractive index of the first cladding layer, and n A is the first wavelength in the formulas (1) and (2). (The refractive index of the semiconductor layer, and n B is the refractive index of the second semiconductor layer.)

本発明の第5の態様によれば、前記電流分散層の表面上の一部に電極を形成する工程を有し、前記電極を形成する工程の後に、前記Oプラズマに曝す工程と前記凹凸部を形成する工程とを行う第1から第4の態様に記載の半導体発光素子の製造方法が提供される。 According to a fifth aspect of the present invention, the method includes the step of forming an electrode on a part of the surface of the current spreading layer, the step of exposing to the O 2 plasma and the unevenness after the step of forming the electrode. The method for manufacturing a semiconductor light emitting element according to the first to fourth aspects is provided.

本発明によれば、凹凸部の凹凸の均一化を図り、半導体発光素子間での発光出力のばらつきを抑えることが可能となる。   According to the present invention, it is possible to make the unevenness of the uneven portion uniform, and to suppress variations in light output between semiconductor light emitting elements.

本発明の一実施形態に係る半導体発光素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor light-emitting device concerning one Embodiment of this invention. 本発明の一実施形態に係る半導体発光素子の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor light-emitting device concerning one Embodiment of this invention. 本発明の一実施形態に係る半導体発光素子の製造工程を示す図であって、(a)は半導体発光素子の平面図であり、(b)は(a)のA−A断面図である。It is a figure which shows the manufacturing process of the semiconductor light-emitting device concerning one Embodiment of this invention, Comprising: (a) is a top view of a semiconductor light-emitting device, (b) is AA sectional drawing of (a). 本発明の実施例および比較例に係る半導体発光素子の発光出力の分布を示すグラフである。It is a graph which shows distribution of the light emission output of the semiconductor light-emitting element which concerns on the Example and comparative example of this invention.

<本発明の一実施形態>
以下に、本発明の一実施形態に係る半導体発光素子の製造方法について説明する。
<One Embodiment of the Present Invention>
Below, the manufacturing method of the semiconductor light-emitting device which concerns on one Embodiment of this invention is demonstrated.

(1)半導体発光素子の製造方法
本発明の一実施形態に係る半導体発光素子は、例えば半導体基板の上に、屈折率のそれぞれ異なる2種類の半導体層を1つのペアとする複数のペア層を積層して形成される光反射部と、光反射部の上に、第1クラッド層と、活性層と、第2クラッド層とを積層して形成される発光部と、発光部の上に形成され、表面に凹凸部が形成された電流分散層と、を備えている。半導体基板上に積層される各層は、例えばMOVPE法により形成される。
(1) Manufacturing Method of Semiconductor Light Emitting Element A semiconductor light emitting element according to an embodiment of the present invention includes, for example, a plurality of pair layers, each having two pairs of semiconductor layers having different refractive indexes as one pair on a semiconductor substrate. A light reflecting portion formed by stacking, a light emitting portion formed by stacking a first cladding layer, an active layer, and a second cladding layer on the light reflecting portion, and formed on the light emitting portion And a current spreading layer having a concavo-convex portion formed on the surface. Each layer stacked on the semiconductor substrate is formed by, for example, the MOVPE method.

以下、本実施形態に係る半導体発光素子の製造方法について、図1〜図3までを用いて説明する。図1及び図2は、本実施形態に係る半導体発光素子1の製造工程を示す断面図である。図3(a)は半導体発光素子1の平面図であり、(b)は(a)のA−A断面図である。   Hereinafter, a method for manufacturing the semiconductor light emitting device according to the present embodiment will be described with reference to FIGS. 1 and 2 are cross-sectional views showing manufacturing steps of the semiconductor light emitting device 1 according to this embodiment. 3A is a plan view of the semiconductor light emitting device 1, and FIG. 3B is a cross-sectional view taken along the line AA in FIG.

(LED用エピタキシャルウエハの製造)
まずは、図1(a)に示すように、例えば所定のオフ角を有する半導体基板としてのn型GaAs基板10上に、バッファ層としてのn型GaAs層20を形成する。
(Manufacture of LED epitaxial wafers)
First, as shown in FIG. 1A, for example, an n-type GaAs layer 20 as a buffer layer is formed on an n-type GaAs substrate 10 as a semiconductor substrate having a predetermined off angle.

次に、図1(b)に示すように、n型GaAs層20上に、光反射部30を形成する。光反射部30は、図1(b’)に示すように、例えば屈折率のそれぞれ異なる第1半導体層としてのn型AlAs層31と、第2半導体層としてのn型AlGaAs層32と、を1つのペアとする複数のペア層33を積層して形成される。光反射部30の詳細については後述する。   Next, as shown in FIG. 1B, the light reflecting portion 30 is formed on the n-type GaAs layer 20. As shown in FIG. 1B ′, the light reflecting unit 30 includes, for example, an n-type AlAs layer 31 as a first semiconductor layer having a different refractive index and an n-type AlGaAs layer 32 as a second semiconductor layer. It is formed by laminating a plurality of pair layers 33 as one pair. Details of the light reflecting section 30 will be described later.

続いて、図1(c)に示すように、光反射部30上に、第1導電型の第1クラッド層としてのn型AlGaInPクラッド層41と、活性層としてのアンドープAlGaInP活性層42と、第1導電型とは異なる第2導電型の第2クラッド層としてのp型AlGaInPクラッド層43と、をこの順に積層して発光部40を形成する。   Subsequently, as shown in FIG. 1C, on the light reflecting portion 30, an n-type AlGaInP cladding layer 41 as a first cladding layer of the first conductivity type, an undoped AlGaInP active layer 42 as an active layer, A p-type AlGaInP cladding layer 43 as a second cladding layer of a second conductivity type different from the first conductivity type is stacked in this order to form the light emitting section 40.

次に、発光部40上に、介在層としてのp型GaInP層50を形成し、p型GaInP層50上に、電流分散層としてのp型GaP層60を形成する。   Next, a p-type GaInP layer 50 as an intervening layer is formed on the light emitting unit 40, and a p-type GaP layer 60 as a current spreading layer is formed on the p-type GaInP layer 50.

以上により、所定の発光ピーク波長を有するLED用エピタキシャルウエハが製造される。   Thus, an LED epitaxial wafer having a predetermined emission peak wavelength is manufactured.

なお、上記各層のMOVPE法による形成は、MOVPE装置内にn型GaAs基板10を搬入し、成長圧力、成長温度を所定値に保った状態で、所定の原料ガスを所定流量供給して行う。原料ガスには、例えばガリウム(Ga)源としてトリメチルガリウム(TMGa)やトリエチルガリウム(TEGa)等の有機金属ガスを使用する。また、例えばアルミニウム(Al)源にはトリメチルアルミニウム(TMAl)等、インジウム(In)源にはトリメチルインジウム(TMIn)等の有機金属ガスをそれぞれ使用する。また、ヒ素(As)源としてアルシン(AsH)等、リン(P)源としてホスフィン(PH)等の水素化物ガスをそれぞれ使用する。このとき、TMGaやTMAl等のIII族原料
ガスのモル数を分母とし、AsHやPH等のV族原料ガスのモル数を分子とする比率(商)、すなわち、V/III比を、所定値とする。
The formation of each layer by the MOVPE method is performed by carrying the n-type GaAs substrate 10 into the MOVPE apparatus and supplying a predetermined source gas at a predetermined flow rate while maintaining the growth pressure and growth temperature at predetermined values. As the source gas, for example, an organic metal gas such as trimethylgallium (TMGa) or triethylgallium (TEGa) is used as a gallium (Ga) source. Further, for example, an organic metal gas such as trimethylaluminum (TMAl) is used for an aluminum (Al) source and trimethylindium (TMIn) is used for an indium (In) source. Further, arsenic (As) source uses arsenic (AsH 3 ) or the like, and phosphorus (P) source uses hydride gas such as phosphine (PH 3 ). At this time, the ratio (quotient) in which the number of moles of the group III source gas such as TMGa and TMAl is the denominator and the number of moles of the group V source gas such as AsH 3 and PH 3 is the numerator, that is, the V / III ratio, Set to a predetermined value.

また、各層の導電型の制御に用いる導電型決定不純物の添加は、例えば所定の添加物原料ガス(添加ガス)を原料ガスに添加することにより行う。n型の導電型決定不純物とし
ては、例えばセレン(Se)を用いる。Seを添加するには、例えばセレン化水素(HSe)等の添加ガスを用いる。また、p型の導電型決定不純物としては、例えばマグネシウム(Mg)を用いる。Mgを添加するには、例えばビスシクロペンタジエニルマグネシウム(CpMg)等の添加ガスを用いる。
In addition, the addition of the conductivity determining impurity used for controlling the conductivity type of each layer is performed by adding a predetermined additive source gas (added gas) to the source gas, for example. For example, selenium (Se) is used as the n-type conductivity determining impurity. In order to add Se, an additive gas such as hydrogen selenide (H 2 Se) is used. Further, as the p-type conductivity determining impurity, for example, magnesium (Mg) is used. In order to add Mg, for example, an additive gas such as biscyclopentadienyl magnesium (Cp 2 Mg) is used.

(光反射部の詳細説明)
上述したように、光反射部30は、例えば屈折率のそれぞれ異なる2種類の半導体層を備える。これにより、アンドープAlGaInP活性層42で発生した所定波長の光の一部が光反射部30へと入射してきた際、上記2種類の半導体層間で光干渉を起こさせることで、入射してきた光を反射させる。つまり、複数のペア層33は、所定波長の光に対する分布ブラッグ反射層(DBR:Distributed Bragg Reflector)として機能する。反射
させる光の波長は、各半導体層の屈折率及び厚さを制御することで選択できる。
(Detailed explanation of the light reflection part)
As described above, the light reflecting unit 30 includes two types of semiconductor layers having different refractive indexes, for example. As a result, when a part of the light having a predetermined wavelength generated in the undoped AlGaInP active layer 42 enters the light reflecting portion 30, the incident light is caused by causing optical interference between the two types of semiconductor layers. Reflect. That is, the plurality of pair layers 33 function as a distributed Bragg reflector (DBR) for light having a predetermined wavelength. The wavelength of light to be reflected can be selected by controlling the refractive index and thickness of each semiconductor layer.

光反射部30を構成する、上述のn型AlAs層31及びn型AlGaAs層32の屈折率は、例えば各層の組成比等をそれぞれ調整することで制御される。   The refractive indexes of the n-type AlAs layer 31 and the n-type AlGaAs layer 32 constituting the light reflecting unit 30 are controlled by adjusting the composition ratios of the respective layers, for example.

また、所定角度で入射する所定波長の光を反射させるn型AlAs層31の厚さT及びn型AlGaAs層32の厚さTは、次式(1)、(2)によりそれぞれ算出することができる。 The thickness T B of the thickness T A and n-type AlGaAs layer 32 of n-type AlAs layer 31 for reflecting light of a predetermined wavelength incident at a predetermined angle, the following formula (1) are respectively calculated by (2) be able to.

ここで、式(1)及び式(2)中、λは、アンドープAlGaInP活性層42が発する光のピーク波長である。また、ninは、光反射部30直上のn型AlGaInPクラッド層41の屈折率である。また、nはn型AlAs層31の屈折率であり、nはn型AlGaAs層32の屈折率である。また、θは、n型AlGaInPクラッド層41から、n型AlGaInPクラッド層41に接するn型AlGaAs層32へ、の上記光の入射角である。ここで、入射角は、入射面の法線に対する角度である。 Here, in Formula (1) and Formula (2), λ P is a peak wavelength of light emitted from the undoped AlGaInP active layer 42. Also, n in is the refractive index of the n-type AlGaInP cladding layer 41 directly above the light reflecting portion 30. N A is the refractive index of the n-type AlAs layer 31, and n B is the refractive index of the n-type AlGaAs layer 32. Θ is the incident angle of the light from the n-type AlGaInP cladding layer 41 to the n-type AlGaAs layer 32 in contact with the n-type AlGaInP cladding layer 41. Here, the incident angle is an angle with respect to the normal line of the incident surface.

上記の特許文献1(特開平05−037017号公報)では、広い反射波長幅と高い反射率とが得られるよう、n型AlAs半導体とn型AlGa1−xAs半導体との単位半導体層(ペア層)の変厚割合、積層数、及び混晶比を相互に規定し、ペア層の層厚を連続的に変化させたチャープ状の光反射層(光反射部)としている。しかしながら、この構造では、光反射部の厚さや層数を増大させずに半導体発光素子の発光出力を向上させることが困難であり、エピタキシャル成長に要する原料ガスの消費量や成長時間が増大して製
造コストがかかってしまう。
In the above-mentioned Patent Document 1 (Japanese Patent Laid-Open No. 05-037017), a unit semiconductor layer of an n-type AlAs semiconductor and an n-type Al x Ga 1-x As semiconductor is obtained so that a wide reflection wavelength width and a high reflectance can be obtained. The thickness change ratio, the number of stacked layers, and the mixed crystal ratio of the (pair layer) are mutually defined, and a chirped light reflection layer (light reflection portion) in which the layer thickness of the pair layer is continuously changed is obtained. However, with this structure, it is difficult to improve the light emission output of the semiconductor light emitting device without increasing the thickness and the number of layers of the light reflecting portion, and the production of the gas consumption and growth time required for epitaxial growth increases. It costs money.

また、上述したように、特許文献1の構成をはじめ、従来の半導体発光素子が光反射部として備える半導体多層反射層は、垂直方向から入射する光に対して高い反射率が得られるよう設計されていた。しかしながら、例えば斜め方向から入射する光に対しては、設計上の考慮がほとんどなされていないため、光反射部に入射する光の全光量に対する反射量はそれほど高まらず、半導体発光素子の発光出力を大幅に向上させることは困難であった。   In addition, as described above, the semiconductor multilayer reflective layer included in the conventional semiconductor light emitting device as the light reflecting portion including the configuration of Patent Document 1 is designed to obtain a high reflectance with respect to light incident from the vertical direction. It was. However, for example, for light incident from an oblique direction, little consideration is given to the design, so the amount of reflection with respect to the total amount of light incident on the light reflecting portion does not increase so much, and the light emission output of the semiconductor light emitting element is reduced. It was difficult to improve significantly.

本実施形態では、入射角θを含む上記の式(1)及び(2)に基づき、n型AlAs層31の厚さT及びn型AlGaAs層32の厚さTを求めることとしたので、複数の入射角θにそれぞれ対応するペア層33を複数積層することで、光反射部に入射する光の全光量に対する反射量を高め、半導体発光素子の発光出力を大幅に向上させることができる。また、入射角θの値を細かく取ったり大きく取ったりすることで、或いは、入射角θにどの値を含めるかを適宜選択することで、対応するペア層33の構成を最適化することができる。したがって、入射角θの値や個数を調整して、ペア層33の厚さや層数を必要最小限に近づけることができる。 In the present embodiment, based on the above equation, including the incident angle theta (1) and (2), so it was decided to determine the thickness T B of the thickness of the n-type AlAs layer 31 T A and n-type AlGaAs layer 32 By stacking a plurality of pair layers 33 corresponding to a plurality of incident angles θ, the amount of reflection with respect to the total amount of light incident on the light reflecting portion can be increased, and the light emission output of the semiconductor light emitting element can be greatly improved. . Further, the configuration of the corresponding pair layer 33 can be optimized by taking a fine or large value of the incident angle θ, or by appropriately selecting which value is included in the incident angle θ. . Therefore, the thickness and the number of layers of the pair layer 33 can be made close to the necessary minimum by adjusting the value and the number of incident angles θ.

上記の点から、本実施形態に係る半導体発光素子1においては、3つ以上の入射角θのそれぞれについて、n型AlAs層31の厚さT及びn型AlGaAs層32の厚さTを求め、それぞれの厚さT及びTを備えるn型AlAs層31とn型AlGaAs層32とを各ペアとするペア層33を、各入射角θにつき1ペア以上積層して光反射部30を形成することが好ましい。このとき、3つ以上の入射角θの中に、50°以上の入射角が少なくとも1つ含まれることが好ましい。 In view of the above, in the semiconductor light emitting device 1 according to the present embodiment, for each of the three or more angles of incidence theta, of n-type AlAs layer 31 having a thickness of T A and n-type AlGaAs layer 32 a thickness T B The light reflecting portion 30 is obtained by laminating one or more pair layers 33 each having an n-type AlAs layer 31 and an n-type AlGaAs layer 32 each having a thickness T A and T B for each incident angle θ. Is preferably formed. At this time, it is preferable that at least one incident angle of 50 ° or more is included in the three or more incident angles θ.

(電極の形成)
以上のように各層が形成されたLED用エピタキシャルウエハを、MOVPE装置から搬出した後、図2(a)に示すように、LED用エピタキシャルウエハの上下面(表裏面)に電極形成を行う。すなわち、例えばマスクアライナ等を用いたフォトリソグラフィプロセスにて、p型GaP層60上に、フォトレジスト等のパターンを形成する。続いて、真空蒸着法により、例えば金・ベリリウム(AuBe)合金、ニッケル(Ni)、金(Au)をこの順に、それぞれ400nm、10nm、1000nmの厚さで蒸着する。蒸着後、リフトオフ法によりフォトレジスト等のパターンを除去することで、例えばワイヤボンディング部分が直径100μmの略円形の表面電極71を素子ごとに形成する。よって、ウエハ上では、それぞれの表面電極71は、p型GaP層60上に例えばマトリクス状に配置される。なお、図2(a)及びこれ以降に示す図においては、マトリクス状に配置された複数の表面電極71のうち1つを示す。
(Formation of electrodes)
After the LED epitaxial wafer having each layer formed as described above is carried out of the MOVPE apparatus, electrodes are formed on the upper and lower surfaces (front and back surfaces) of the LED epitaxial wafer as shown in FIG. That is, for example, a pattern such as a photoresist is formed on the p-type GaP layer 60 by a photolithography process using a mask aligner or the like. Subsequently, for example, gold / beryllium (AuBe) alloy, nickel (Ni), and gold (Au) are vapor-deposited in this order at a thickness of 400 nm, 10 nm, and 1000 nm, respectively, by a vacuum evaporation method. After vapor deposition, a pattern such as a photoresist is removed by a lift-off method to form, for example, a substantially circular surface electrode 71 having a wire bonding portion of 100 μm in diameter for each element. Therefore, on the wafer, each surface electrode 71 is arranged on the p-type GaP layer 60 in, for example, a matrix. In FIG. 2A and the subsequent drawings, one of the plurality of surface electrodes 71 arranged in a matrix is shown.

次に、LED用エピタキシャルウエハの裏面、すなわち、n型GaAs基板10のエピタキシャル層形成面とは反対側の面の全面に、真空蒸着法により、例えば金・ゲルマニウム(AuGe)合金、Ni、Auをこの順に、それぞれ60nm、10nm、500nmの厚さで蒸着し、裏面電極72を形成する。その後、アロイ工程にて、上記電極71,72が形成されたLED用エピタキシャルウエハを、例えば窒素(N)ガス雰囲気中で5分間、400℃に加熱し、電極71,72を合金化する。 Next, for example, a gold / germanium (AuGe) alloy, Ni, or Au is applied to the back surface of the LED epitaxial wafer, that is, the entire surface opposite to the epitaxial layer forming surface of the n-type GaAs substrate 10 by vacuum deposition. In this order, the back electrode 72 is formed by vapor deposition with a thickness of 60 nm, 10 nm, and 500 nm, respectively. Thereafter, in the alloy process, the LED epitaxial wafer on which the electrodes 71 and 72 are formed is heated to 400 ° C. for 5 minutes in, for example, a nitrogen (N 2 ) gas atmosphere to alloy the electrodes 71 and 72.

(Oプラズマ処理)
次に、半導体発光素子1の光取り出し面となるp型GaP層60の表面への凹凸部61(図3(b)参照)の形成に先駆けて、p型GaP層60の表面をOプラズマに曝す。
(O 2 plasma treatment)
Next, prior to the formation of the concavo-convex portion 61 (see FIG. 3B) on the surface of the p-type GaP layer 60 that becomes the light extraction surface of the semiconductor light emitting device 1, the surface of the p-type GaP layer 60 is subjected to O 2 plasma. Expose to.

従来、例えば浸漬法等により、半導体発光素子の光取り出し面に凹凸部を形成すると、
光取り出し効率は向上するものの、半導体発光素子間で発光出力にばらつきが生じてしまう場合があった。本発明者等によれば、これは凹凸部の凹凸のばらつきにより起こることがわかった。
Conventionally, for example, by forming an uneven portion on the light extraction surface of the semiconductor light emitting element by an immersion method or the like,
Although the light extraction efficiency is improved, the light emission output may vary among the semiconductor light emitting elements. According to the inventors, it has been found that this is caused by unevenness of the uneven part.

このような凹凸部のばらつきを低減するには、例えばフォトレジスト等で凹凸部に対応するパターンを形成した後に、浸漬処理等で凹凸部を形成する方法も考えられる。しかしながら、このようなマスクパターンを用いた方法では、工程数が増え、また、製造コストも増大してしまう。これまで、浸漬法等の簡便な方法で、マスクパターンを用いずに凹凸部の凹凸形状を制御し、半導体発光素子1間での発光出力のばらつきを低減することは困難であった。   In order to reduce such unevenness of the uneven portion, for example, a method of forming the uneven portion by immersion treatment after forming a pattern corresponding to the uneven portion with a photoresist or the like can be considered. However, in the method using such a mask pattern, the number of steps increases and the manufacturing cost also increases. Until now, it has been difficult to control the uneven shape of the uneven portion without using a mask pattern by a simple method such as an immersion method, and to reduce the variation in the light emission output between the semiconductor light emitting elements 1.

そこで、本発明者等は、凹凸部の凹凸(粗度)の均一化を図り、発光出力のばらつきを抑える手法について鋭意研究を行った。その結果、以下の手法により、製造コストの増大を招くことなく、凹凸部の凹凸形状を安定して形成でき、凹凸のばらつきが低減できることを見いだした。   Therefore, the present inventors have conducted intensive research on a method for making the unevenness (roughness) of the uneven portion uniform and suppressing variations in light emission output. As a result, it has been found that the uneven shape of the uneven portion can be stably formed and the unevenness of the uneven portion can be reduced by the following method without causing an increase in manufacturing cost.

本実施形態に係る半導体発光素子1の製造方法においては、p型GaP層60の表面に図3(a)及び(b)に示す凹凸部61を形成する前に、図2(b)に示すように、p型GaP層60の表面を酸素(O)プラズマに曝す。 In the method for manufacturing the semiconductor light emitting device 1 according to the present embodiment, before forming the concavo-convex portion 61 shown in FIGS. 3A and 3B on the surface of the p-type GaP layer 60, as shown in FIG. Thus, the surface of the p-type GaP layer 60 is exposed to oxygen (O 2 ) plasma.

プラズマによるp型GaP層60の表面の処理は、例えばバレル型アッシング装置等を用いたバッチ処理にて行う。このとき、Oガスの流量を50sccm以上500sccm以下とし、装置が備える圧力調整用バルブの開度を調整して、処理圧力を例えば50Pa以上120Pa以下とする。印加電力は例えば200W以上800W以下とし、処理時間は例えば1分以上10分以下、好ましくは3分以上5分以下とする。なお、上記処理中、ランプヒータ等を用いてウエハ温度が100℃以上250℃以下となるよう加熱してもよい。ランプ加熱時のウエハ温度は、例えばサーモラベル等を用いて予め測定した結果を基に上記所定値に制御する。 The treatment of the surface of the p-type GaP layer 60 with O 2 plasma is performed by batch processing using, for example, a barrel ashing apparatus. At this time, the flow rate of O 2 gas is set to 50 sccm or more and 500 sccm or less, and the opening of the pressure adjusting valve provided in the apparatus is adjusted to set the processing pressure to 50 Pa or more and 120 Pa or less, for example. The applied power is, for example, 200 W to 800 W, and the treatment time is, for example, 1 minute to 10 minutes, preferably 3 minutes to 5 minutes. During the above process, the wafer temperature may be heated to 100 ° C. or higher and 250 ° C. or lower using a lamp heater or the like. The wafer temperature at the time of lamp heating is controlled to the predetermined value based on the result measured in advance using, for example, a thermo label.

(凹凸部の形成)
続いて、Oプラズマによって処理されたp型GaP層60の表面に、凹凸部61(図3(b)参照)を形成する。
(Formation of irregularities)
Subsequently, an uneven portion 61 (see FIG. 3B) is formed on the surface of the p-type GaP layer 60 treated with O 2 plasma.

p型GaP層60の表面への凹凸部61の形成は、例えば酢酸(CHCOOH)系エッチング液を用いた浸漬法により行う。この場合、エッチング液の主成分のエッチャントは、例えば酢酸(CHCOOH)である。処理時間は、例えば15秒以上90秒以下とする。エッチング液を用いた浸漬処理により、表面電極71の形成されていない部分の露出したp型GaP層60の表面が粗化されて、凹凸部61が形成される。 Formation of the concavo-convex portion 61 on the surface of the p-type GaP layer 60 is performed by, for example, an immersion method using an acetic acid (CH 3 COOH) -based etching solution. In this case, the etchant as the main component of the etching solution is, for example, acetic acid (CH 3 COOH). The processing time is, for example, 15 seconds or more and 90 seconds or less. By the immersion treatment using the etching solution, the exposed surface of the p-type GaP layer 60 where the surface electrode 71 is not formed is roughened, and the uneven portion 61 is formed.

次に、凹凸部61が形成された上記ウエハに対し、複数形成した表面電極71のそれぞれが中央部に位置するよう、例えば275μm角のチップ状にダイシングを行って、図3(a)及び(b)に示す半導体発光素子1を複数個得る。以上により、本実施形態に係る半導体発光素子1が製造される。   Next, the wafer having the concavo-convex portion 61 formed thereon is diced into, for example, a 275 μm square chip so that each of the plurality of surface electrodes 71 is located at the center, and FIGS. A plurality of semiconductor light emitting devices 1 shown in b) are obtained. Thus, the semiconductor light emitting device 1 according to this embodiment is manufactured.

(半導体発光素子の実装)
その後、半導体発光素子1の実装を行う。すなわち、ダイシングにより複数切り出された個々の半導体発光素子1を、例えばTO−18ステム上にマウントしてダイボンディングを行い、さらにワイヤボンディングを施す。
(Semiconductor light emitting device mounting)
Thereafter, the semiconductor light emitting device 1 is mounted. That is, a plurality of individual semiconductor light emitting devices 1 cut out by dicing are mounted on, for example, a TO-18 stem, die bonded, and then wire bonded.

(2)本発明の一実施形態に係る効果
本実施形態によれば、以下に示すひとつ又は複数の効果が得られる。
(2) Effects According to One Embodiment of the Present Invention According to the present embodiment, one or a plurality of effects shown below can be obtained.

(a)本実施形態によれば、凹凸部61を形成する工程の前に、p型GaP層60の表面をOプラズマに曝す工程を行う。これにより、凹凸部61の凹凸の均一化を図り、半導体発光素子1間での発光出力のばらつきを抑えることが可能となる。よって、半導体発光素子1の歩留まりを向上させ、製造コストを低減することができる。 (A) According to the present embodiment, the step of exposing the surface of the p-type GaP layer 60 to O 2 plasma is performed before the step of forming the uneven portion 61. As a result, the unevenness of the uneven portion 61 can be made uniform, and variations in the light emission output between the semiconductor light emitting elements 1 can be suppressed. Therefore, the yield of the semiconductor light emitting device 1 can be improved and the manufacturing cost can be reduced.

(b)また、本実施形態によれば、p型GaP層60の表面への凹凸部61の形成は、酢酸系エッチング液を用いた浸漬法により行い、ばらつきの少ない凹凸部61を形成する。よって、浸漬法による簡便な方法であっても、マスクパターン等を用いずにばらつきを抑えて凹凸部61を形成することができ、工程数や製造コストを低減することができる。 (B) Further, according to the present embodiment, the uneven portion 61 is formed on the surface of the p-type GaP layer 60 by an immersion method using an acetic acid-based etching solution to form the uneven portion 61 with little variation. Therefore, even if it is a simple method by an immersion method, the uneven | corrugated | grooved part 61 can be formed suppressing a dispersion | variation without using a mask pattern etc., and the number of processes and manufacturing cost can be reduced.

(c)また、本実施形態によれば、50°以上の入射角が少なくとも1つ含まれる3つ以上の入射角θのそれぞれについて、上記の式(1)よりそれぞれ求められる厚さTのn型AlAs層31と、上記の式(2)よりそれぞれ求められる厚さTのn型AlGaAs層32と、を各ペアとするペア層33を各入射角θにつき1ペア以上積層する。これにより、複数の入射角θにそれぞれ対応するペア層33を複数積層することができ、光反射部に入射する光の全光量に対する反射量を高め、半導体発光素子の発光出力を大幅に向上させることができる。 (C) Further, according to this embodiment, for each 50 ° or angle of incidence of the three or more angles of incidence θ which contains at least one, of the thickness T A obtained respectively from the above equation (1) an n-type AlAs layer 31, an n-type AlGaAs layer 32 having a thickness of T B obtained respectively from the above equation (2), stacked one pair or more per to θ each incident angle pair layer 33, each pair. Thereby, a plurality of pair layers 33 respectively corresponding to a plurality of incident angles θ can be stacked, the amount of reflection with respect to the total amount of light incident on the light reflecting portion is increased, and the light emission output of the semiconductor light emitting element is greatly improved. be able to.

(d)また、本実施形態によれば、上記の式(1)及び(2)に任意の入射角θを代入して所定のペア層33の構成を選定する。これにより、採択すべき入射角θの値及び個数を調整することができ、ペア層33の厚さや層数を必要最小限に近づけることができる。よって、光反射部30の厚さを低減することができる。 (D) Further, according to the present embodiment, the configuration of the predetermined pair layer 33 is selected by substituting an arbitrary incident angle θ into the above formulas (1) and (2). Thereby, the value and the number of incident angles θ to be adopted can be adjusted, and the thickness and the number of layers of the pair layer 33 can be brought close to the necessary minimum. Therefore, the thickness of the light reflecting portion 30 can be reduced.

(e)また、本実施形態によれば、Oプラズマによる処理をバッチ処理としている。これにより、多数枚のウエハの処理を短時間で一括して行うことができ、製造コストの増大を抑えることができる。 (E) Further, according to the present embodiment, the treatment with O 2 plasma and batch processing. As a result, a large number of wafers can be processed at once in a short time, and an increase in manufacturing cost can be suppressed.

<本発明の他の実施形態>
以上、本発明の実施形態について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
<Other Embodiments of the Present Invention>
As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, It can change variously in the range which does not deviate from the summary.

例えば、上述の実施形態においては、Oプラズマ処理をした後に、p型GaP層60の表面をエッチングして凹凸部61を形成することとしたが、Oプラズマに曝す工程の後であって、凹凸部を形成する工程の前に、p型GaP層60のOプラズマに曝した表面に、さらに紫外線を照射し、紫外線の改質作用によりウエハ表面の有機物を分解除去するなどのクリーニングの工程を行ってもよい。 For example, in the above-described embodiment, the surface of the p-type GaP layer 60 is etched to form the uneven portion 61 after the O 2 plasma treatment, but after the step of exposing to the O 2 plasma. Before the step of forming the concavo-convex portion, the surface of the p-type GaP layer 60 exposed to O 2 plasma is further irradiated with ultraviolet rays, and the organic matter on the wafer surface is decomposed and removed by the modification of the ultraviolet rays. You may perform a process.

また、上述の実施形態においては、p型GaP層60の表面の凹凸部61は浸漬法により形成することとしたが、凹凸部の形成手法はこれに限られない。例えば、サンドブラストやプラズマ処理等で表面を粗化して凹凸部を形成してもよい。   Moreover, in the above-mentioned embodiment, although the uneven | corrugated | grooved part 61 of the surface of the p-type GaP layer 60 was formed by the immersion method, the formation method of an uneven | corrugated | grooved part is not restricted to this. For example, the concavo-convex portion may be formed by roughening the surface by sandblasting or plasma treatment.

また、上述の実施形態においては、マスクパターン等を用いずに凹凸部61を形成することとしたが、フォトレジスト等によりパターンを形成したうえで、凹凸部を形成してもよい。マスクパターン等を用いた上記手法では、比較的高精度に形状を制御することが可能である。係る手法に本発明を適用することで、より一層、凹凸部の凹凸形状の制御性が増し、半導体発光素子間での発光出力のばらつきを低減することができる。   Moreover, in the above-mentioned embodiment, although the uneven part 61 was formed without using a mask pattern etc., after forming a pattern with a photoresist etc., you may form an uneven part. With the above method using a mask pattern or the like, the shape can be controlled with relatively high accuracy. By applying the present invention to such a method, the controllability of the concavo-convex shape of the concavo-convex portion can be further increased, and the variation in the light emission output between the semiconductor light emitting elements can be reduced.

また、上述の実施形態においては、凹凸部61を形成する光取り出し面は、p型GaP
層60の表面としたが、光取り出し面となる電流分散層は、GaP以外の材質よりなる層であってもよい。具体的には、GaAs、AlGaAs、GaAsP、AlGaInP等の材質も用いることができる。また、上下の各クラッド層と電流分散層の導電型(n型、p型)を逆にして、光取り出し面側をn型としてもよい。
Moreover, in the above-mentioned embodiment, the light extraction surface which forms the uneven | corrugated | grooved part 61 is p-type GaP.
Although the surface of the layer 60 is used, the current spreading layer that becomes the light extraction surface may be a layer made of a material other than GaP. Specifically, materials such as GaAs, AlGaAs, GaAsP, and AlGaInP can also be used. Also, the light extraction surface side may be n-type by reversing the conductivity types (n-type and p-type) of the upper and lower cladding layers and the current spreading layer.

また、上述の実施形態においては、MOVPE法による各層の形成にあたり、n型の添加ガスとしてHSeを用いることとしたが、n型添加物原料ガス(n型添加ガス)としては、ジシラン(Si)や、モノシラン(SiH)、ジエチルテルル(DETe)、ジメチルテルル(DMTe)等を用いることもできる。また、p型の添加ガスとしてCpMgを用いることとしたが、p型添加物原料ガス(p型添加ガス)としては、ジメチルジンク(DMZn)やジエチルジンク(DEZn)等を用いることもできる。 In the above-described embodiment, H 2 Se is used as the n-type additive gas in forming each layer by the MOVPE method. However, as the n-type additive source gas (n-type additive gas), disilane ( Si 2 H 6 ), monosilane (SiH 4 ), diethyl tellurium (DETe), dimethyl tellurium (DMTe), or the like can also be used. Although Cp 2 Mg is used as the p-type additive gas, dimethyl zinc (DMZn), diethyl zinc (DEZn), or the like can also be used as the p-type additive source gas (p-type additive gas). .

また、上述の実施形態においては、略円形の表面電極71を形成することとしたが、この他、四角形、菱形、多角形等、表面電極は種々の形状とすることができる。   In the above-described embodiment, the substantially circular surface electrode 71 is formed. However, the surface electrode can have various shapes such as a square, a rhombus, and a polygon.

次に、本発明に係る実施例について比較例とともに説明する。   Next, examples according to the present invention will be described together with comparative examples.

(LED用エピタキシャルウエハの製作)
まずは、上述の実施形態と同様の手法で、上述の実施形態に係るLED用エピタキシャルウエハと同様の構成を備えたLED用エピタキシャルウエハを製作した。具体的には、オフ角が15°のn型GaAs基板上に、MOVPE法により各層を積層してLED用エピタキシャルウエハを製作した。各層の形成時の際の、各層の組成比、層厚、成長条件等を以下に示す。
(Production of LED epitaxial wafers)
First, an LED epitaxial wafer having the same configuration as the LED epitaxial wafer according to the above-described embodiment was manufactured by the same method as that of the above-described embodiment. Specifically, an epitaxial wafer for LED was manufactured by laminating each layer by an MOVPE method on an n-type GaAs substrate having an off angle of 15 °. The composition ratio, layer thickness, growth conditions, etc. of each layer at the time of forming each layer are shown below.

また、表1において、n型AlAs層及びn型Al0.5Ga0.5As層を1つのペアとするペア層は、複数の入射角θに応じて複数形成されている。具体的には、バッファ層としてのn型GaAs層上に、入射角θを70°として、上記の式(1)及び(2)により求めた厚さT及びTの各半導体層を備えるペア層(70°DBR層と呼ぶ)を2ペア(2層)形成し、以降、次第に小さくなる入射角θに対応するペア層を順次積層した。詳細の構成を、以下の表2に示す。各ペア層は、表2の下から上へと積層した。つまり、表中、最下段の70°DBR層がn型GaAs層直上に形成されたペア層であり、最上段の0°DBR層がn型(Al0.7Ga0.30.5In0.5Pクラッド層と接す
るペア層である。
Further, in Table 1, a plurality of pair layers each having an n-type AlAs layer and an n-type Al 0.5 Ga 0.5 As layer as a pair are formed in accordance with a plurality of incident angles θ. More specifically, provided on the n-type GaAs layer as a buffer layer, a 70 ° incidence angle theta, the above equation (1) and the semiconductor layer having a thickness of T A and T B obtained by (2) Two pairs (two layers) of pair layers (referred to as 70 ° DBR layers) were formed, and thereafter, the pair layers corresponding to the incident angle θ gradually decreasing were sequentially laminated. The detailed configuration is shown in Table 2 below. Each pair layer was laminated from the bottom to the top of Table 2. That is, in the table, the lowermost 70 ° DBR layer is a pair layer formed immediately above the n-type GaAs layer, and the uppermost 0 ° DBR layer is n-type (Al 0.7 Ga 0.3 ) 0.5. It is a pair layer in contact with the In 0.5 P clad layer.

以上のように製作したLED用エピタキシャルウエハが備えるアンドープ(Al0.1Ga0.90.5In0.5P活性層は、631nm付近の発光ピーク波長を有する。したがって、上記の式(1)及び(2)において、λは631nmとした。また、n型(Al0.7Ga0.30.5In0.5Pクラッド層の屈折率ninは3.127であり、n型AlAs層の屈折率nは3.114、n型Al0.5Ga0.5As層の屈折率nは3.057である。 The undoped (Al 0.1 Ga 0.9 ) 0.5 In 0.5 P active layer included in the epitaxial wafer for LED manufactured as described above has an emission peak wavelength near 631 nm. Therefore, in the above formulas (1) and (2), λ P is set to 631 nm. The n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer has a refractive index n in of 3.127, and the n-type AlAs layer has a refractive index n A of 3.114. The refractive index n B of the n-type Al 0.5 Ga 0.5 As layer is 3.057.

以上により、631nm付近の発光ピーク波長を有する赤色LED用エピタキシャルウエハを得た。   Thus, an epitaxial wafer for red LED having an emission peak wavelength near 631 nm was obtained.

(電極の形成)
次に、上述の実施形態と同様の手法で、表面電極および裏面電極を形成した。
(Formation of electrodes)
Next, a front electrode and a back electrode were formed by the same method as in the above embodiment.

(Oプラズマ処理・凹凸部の形成)
続いて、表面電極および裏面電極を形成した上記ウエハを劈開して2分割し、1/2サイズとなったウエハそれぞれに対して凹凸部を形成した。このとき、一方のウエハにはOプラズマ処理を施したうえで凹凸部を形成し、もう一方のウエハにはOプラズマ処理を施さずに凹凸部を形成した。Oプラズマ処理の条件は、Oガスの流量を300sccmとし、処理圧力を80Paとした。また、印加電力を400W、処理時間を5分とした。また、酢酸系エッチング液による処理時間は、30秒とした。
(O 2 plasma treatment / formation of uneven parts)
Subsequently, the wafer on which the front electrode and the back electrode were formed was cleaved and divided into two, and an uneven portion was formed on each of the ½ wafers. At this time, an uneven portion was formed on one wafer after being subjected to O 2 plasma treatment, and an uneven portion was formed on the other wafer without being subjected to O 2 plasma treatment. The conditions for the O 2 plasma treatment were an O 2 gas flow rate of 300 sccm and a treatment pressure of 80 Pa. The applied power was 400 W and the processing time was 5 minutes. The treatment time with the acetic acid-based etching solution was 30 seconds.

続いて、上述の実施形態と同様の手法で、上記のそれぞれのウエハのダイシングを行い、Oプラズマ処理を施した実施例に係る半導体発光素子と、Oプラズマ処理を施さない比較例に係る半導体発光素子と、をそれぞれ複数個製作した。実施例及び比較例のそれぞれの半導体発光素子は、631nm付近の発光ピーク波長を有する赤色LEDとして構成されている。 Subsequently, in the same manner as in the above-described embodiment, each of the above wafers is diced and subjected to the O 2 plasma treatment, and the semiconductor light emitting device according to the comparative example without the O 2 plasma treatment. A plurality of semiconductor light emitting devices were manufactured. Each of the semiconductor light emitting devices of the example and the comparative example is configured as a red LED having an emission peak wavelength near 631 nm.

(半導体発光素子の実装)
その後、上述の実施形態と同様の手法で、上記それぞれの半導体発光素子の実装を行った。
(Semiconductor light emitting device mounting)
Thereafter, each of the semiconductor light emitting elements was mounted by the same method as in the above embodiment.

(半導体発光素子の測定)
上記のように製作された、実施例および比較例に係る半導体発光素子について、発光出力、発光波長、順方向電圧等の初期特性の測定を行った。測定時の評価電流は20mAと
した。
(Measurement of semiconductor light emitting devices)
With respect to the semiconductor light emitting devices according to Examples and Comparative Examples manufactured as described above, initial characteristics such as light emission output, light emission wavelength, and forward voltage were measured. The evaluation current during measurement was 20 mA.

図4に、実施例および比較例に係る半導体発光素子の発光出力の分布を示す。図4の横軸は、発光出力(mW)であり、縦軸は、測定した半導体発光素子のうち、各々の発光出力値を示した素子数(個)である。また、図中、実施例に係る半導体発光素子の測定値を実線で示し、比較例に係る半導体発光素子の測定値を一点鎖線で示す。   FIG. 4 shows the light emission output distribution of the semiconductor light emitting devices according to the example and the comparative example. The horizontal axis in FIG. 4 is the light emission output (mW), and the vertical axis is the number of elements (number) indicating each light emission output value among the measured semiconductor light emitting elements. Moreover, in the figure, the measured value of the semiconductor light emitting element according to the example is indicated by a solid line, and the measured value of the semiconductor light emitting element according to the comparative example is indicated by a one-dot chain line.

個々の半導体発光素子の上記測定値から求めた平均発光出力は、実施例が2.72mW、比較例が2.71mWであり、実施例と比較例とで差は生じていなかった。しかし、実施例における発光出力のばらつきは±0.25mWであり、図4からも読み取ることができるように、比較例に対して半分程度のばらつきであった。その他、発光波長、順方向電圧については、実施例と比較例とで差は生じていなかった。   The average light emission output obtained from the above measured values of the individual semiconductor light emitting elements was 2.72 mW in the example and 2.71 mW in the comparative example, and there was no difference between the example and the comparative example. However, the variation in the light emission output in the example is ± 0.25 mW, which is about half that in the comparative example, as can be seen from FIG. In addition, regarding the emission wavelength and the forward voltage, there was no difference between the example and the comparative example.

以上により、凹凸部を形成する際にOプラズマ処理を施すと、発光出力のばらつきが大幅に改善されることがわかった。 As described above, it was found that the variation in the light emission output is significantly improved by performing the O 2 plasma treatment when forming the uneven portion.

1 半導体発光素子
10 n型GaAs基板(半導体基板)
30 光反射部
31 n型AlAs層(第1半導体層)
32 n型AlGaAs層(第2半導体層)
33 ペア層
40 発光部
41 n型AlGaInPクラッド層(第1クラッド層)
42 アンドープAlGaInP活性層(活性層)
43 p型AlGaInPクラッド層(第2クラッド層)
60 p型GaP層(電流分散層)
61 凹凸部
1 Semiconductor light emitting device 10 n-type GaAs substrate (semiconductor substrate)
30 Light reflecting portion 31 n-type AlAs layer (first semiconductor layer)
32 n-type AlGaAs layer (second semiconductor layer)
33 Pair layer 40 Light emitting part 41 n-type AlGaInP clad layer (first clad layer)
42 Undoped AlGaInP active layer (active layer)
43 p-type AlGaInP cladding layer (second cladding layer)
60 p-type GaP layer (current dispersion layer)
61 Concavity and convexity

Claims (5)

半導体基板の上に、屈折率のそれぞれ異なる第1半導体層及び第2半導体層を1つのペアとする複数のペア層を積層して光反射部を形成する工程と、
前記半導体基板に形成された前記光反射部の上に、第1導電型の第1クラッド層と、活性層と、前記第1導電型とは異なる第2導電型の第2クラッド層と、をこの順に積層して発光部を形成する工程と、
前記発光部の上に、電流分散層を形成する工程と、
前記電流分散層の表面に凹凸部を形成する工程と、を有し、
前記凹凸部を形成する工程の前に、前記電流分散層の表面をOプラズマに曝す工程を行う
ことを特徴とする半導体発光素子の製造方法。
On the semiconductor substrate, a step of forming a light reflecting portion by laminating a plurality of pair layers each having a first semiconductor layer and a second semiconductor layer having different refractive indexes as one pair;
On the light reflecting portion formed on the semiconductor substrate, a first conductivity type first cladding layer, an active layer, and a second conductivity type second cladding layer different from the first conductivity type are provided. A step of laminating in this order to form a light emitting part;
Forming a current spreading layer on the light emitting part;
And forming a concavo-convex portion on the surface of the current spreading layer,
A method of manufacturing a semiconductor light emitting element, comprising performing a step of exposing the surface of the current dispersion layer to O 2 plasma before the step of forming the uneven portion.
前記Oプラズマに曝す工程の後であって、前記凹凸部を形成する工程の前に、前記電流分散層の前記Oプラズマに曝した表面に紫外線を照射する工程を行う
ことを特徴とする請求項1に記載の半導体発光素子の製造方法。
A step of irradiating the surface of the current dispersion layer exposed to the O 2 plasma with an ultraviolet ray is performed after the step of exposing to the O 2 plasma and before the step of forming the uneven portion. The manufacturing method of the semiconductor light-emitting device according to claim 1.
前記凹凸部を形成する工程は、エッチング液を用いた浸漬法により行い、
前記エッチング液の主成分のエッチャントは酢酸である
ことを特徴とする請求項1又は2に記載の半導体発光素子の製造方法。
The step of forming the uneven portion is performed by an immersion method using an etching solution,
3. The method of manufacturing a semiconductor light emitting device according to claim 1, wherein the etchant as a main component of the etching solution is acetic acid.
前記光反射部を形成する工程では、
前記第1クラッド層から、前記第1クラッド層に接する前記第2半導体層へ、の前記活性層が発する光の入射角をθとした場合、50°以上の入射角が少なくとも1つ含まれる3つ以上の入射角θのそれぞれについて、
次式(1)よりそれぞれ求められる厚さTの前記第1半導体層と、次式(2)よりそれぞれ求められる厚さTの前記第2半導体層と、を各ペアとする前記ペア層を前記各入射角θにつき1ペア以上積層する
ことを特徴とする請求項1から3のいずれかに記載の半導体発光素子の製造方法。
(ここで、式(1)及び式(2)中、λは前記活性層が発する光のピーク波長であり
、ninは前記第1クラッド層の屈折率であり、nは前記第1半導体層の屈折率であり、nは前記第2半導体層の屈折率である。)
In the step of forming the light reflecting portion,
When the incident angle of light emitted from the active layer from the first cladding layer to the second semiconductor layer in contact with the first cladding layer is θ, at least one incident angle of 50 ° or more is included 3 For each of the two or more incident angles θ
Said first semiconductor layer of a thickness T A obtained respectively the following formula (1), wherein the pair layer and the second semiconductor layer having a thickness of T B obtained respectively the following equation (2), a and each pair 4. The method of manufacturing a semiconductor light emitting element according to claim 1, wherein at least one pair is stacked for each incident angle θ. 5.
(Wherein, λ P is the peak wavelength of light emitted from the active layer, n in is the refractive index of the first cladding layer, and n A is the first wavelength in the formulas (1) and (2). (The refractive index of the semiconductor layer, and n B is the refractive index of the second semiconductor layer.)
前記電流分散層の表面上の一部に電極を形成する工程を有し、
前記電極を形成する工程の後に、前記Oプラズマに曝す工程と前記凹凸部を形成する工程とを行う
ことを特徴とする請求項1から4のいずれかに記載の半導体発光素子の製造方法。
Forming an electrode on a part of the surface of the current spreading layer;
5. The method for manufacturing a semiconductor light emitting element according to claim 1, wherein after the step of forming the electrode, a step of exposing to the O 2 plasma and a step of forming the concavo-convex portion are performed.
JP2011051566A 2011-03-09 2011-03-09 Method of manufacturing semiconductor light-emitting element Pending JP2012190905A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011051566A JP2012190905A (en) 2011-03-09 2011-03-09 Method of manufacturing semiconductor light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011051566A JP2012190905A (en) 2011-03-09 2011-03-09 Method of manufacturing semiconductor light-emitting element

Publications (1)

Publication Number Publication Date
JP2012190905A true JP2012190905A (en) 2012-10-04

Family

ID=47083776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011051566A Pending JP2012190905A (en) 2011-03-09 2011-03-09 Method of manufacturing semiconductor light-emitting element

Country Status (1)

Country Link
JP (1) JP2012190905A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040928A (en) * 2017-08-22 2019-03-14 ローム株式会社 Semiconductor light-emitting device and manufacturing method for semiconductor light-emitting device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273744A (en) * 1985-09-27 1987-04-04 Nec Corp Forming method for metal wiring pattern
JP2003078170A (en) * 2001-09-05 2003-03-14 Sony Corp Method and structure for inspecting circuit element, substrate with built-in circuit element and its manufacturing method, and electric circuit device and its manufacturing method
JP2006286944A (en) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd Sub-mount and manufacturing method thereof
JP2008283096A (en) * 2007-05-14 2008-11-20 Hitachi Cable Ltd Semiconductor light-emitting element
JP2011009524A (en) * 2009-06-26 2011-01-13 Hitachi Cable Ltd Light-emitting element, and method of making the light-emitting element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273744A (en) * 1985-09-27 1987-04-04 Nec Corp Forming method for metal wiring pattern
JP2003078170A (en) * 2001-09-05 2003-03-14 Sony Corp Method and structure for inspecting circuit element, substrate with built-in circuit element and its manufacturing method, and electric circuit device and its manufacturing method
JP2006286944A (en) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd Sub-mount and manufacturing method thereof
JP2008283096A (en) * 2007-05-14 2008-11-20 Hitachi Cable Ltd Semiconductor light-emitting element
JP2011009524A (en) * 2009-06-26 2011-01-13 Hitachi Cable Ltd Light-emitting element, and method of making the light-emitting element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019040928A (en) * 2017-08-22 2019-03-14 ローム株式会社 Semiconductor light-emitting device and manufacturing method for semiconductor light-emitting device

Similar Documents

Publication Publication Date Title
US8258529B2 (en) Light-emitting element and method of making the same
US8120046B2 (en) Light-emitting element
JP5304662B2 (en) Light emitting element
JP2008288248A (en) Semiconductor light-emitting element
US8796711B2 (en) Light-emitting element
JP2004179654A (en) LIGHT-EMITTING DEVICE OF GaN GROUP, AND MANUFACTURING METHOD THEREOF
KR20140030235A (en) Light emitting devices having light coupling layers with recessed electrodes
JP6223075B2 (en) Light emitting device manufacturing method and light emitting device
JP2011082233A (en) Light emitting element
JP2008282851A (en) Semiconductor light-emitting element
JP2010278112A (en) Semiconductor light emitting element
US20180097144A1 (en) Method for manufacturing light emitting element and light emitting element
WO2012058961A1 (en) Light-emitting diode and method for manufacturing same
JP2011054862A (en) Epitaxial wafer, light-emitting element, method of manufacturing the epitaxial wafer, and method of manufacturing the light-emitting element
JP5906001B2 (en) Epitaxial wafer for light emitting diode
JP2013030606A (en) Semiconductor light emitting element
JP5298927B2 (en) Light emitting element
JP2008060410A (en) Semiconductor light emitting element
TWI484661B (en) Epitaxial wafer for light emitting diode
JP2012190905A (en) Method of manufacturing semiconductor light-emitting element
JP2011176001A (en) Light emitting device and method of manufacturing the same
CN113922208A (en) GaN-based blue-violet light vertical cavity surface emitting laser chip and manufacturing method thereof
TWI672827B (en) Epitaxial wafer and light-emitting diode
JP5866044B1 (en) Light emitting device manufacturing method and light emitting device
JP2012174876A (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140430

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150430