[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012186757A - Switch circuit - Google Patents

Switch circuit Download PDF

Info

Publication number
JP2012186757A
JP2012186757A JP2011050112A JP2011050112A JP2012186757A JP 2012186757 A JP2012186757 A JP 2012186757A JP 2011050112 A JP2011050112 A JP 2011050112A JP 2011050112 A JP2011050112 A JP 2011050112A JP 2012186757 A JP2012186757 A JP 2012186757A
Authority
JP
Japan
Prior art keywords
transmission path
terminal
fet
signal
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011050112A
Other languages
Japanese (ja)
Inventor
Toshio Suda
敏夫 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011050112A priority Critical patent/JP2012186757A/en
Publication of JP2012186757A publication Critical patent/JP2012186757A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a switch circuit that improves an insertion loss of a high frequency signal by suppressing impedance variations in a transmission path for the high frequency signal.SOLUTION: A switch circuit 10 comprises: an FET 14 disposed on a first transmission path for transmitting a signal between an input terminal 11 and an output terminal 12; an FET 15 disposed on a second transmission path for transmitting a signal between an input terminal 13 and the output terminal 12; a third transmission path having one end connected to the second transmission path between the input terminal 13 and the FET 15 and the other end being an open stub 17; and an FET 16 disposed on the third transmission path. For transmitting a signal on the first transmission path, the FET 14 and the FET 16 are controlled on and the FET 15 is controlled off.

Description

本発明はスイッチ回路に関し、特に伝達される信号の挿入損失をシャント回路を用いて改善させるスイッチ回路に関する。   The present invention relates to a switch circuit, and more particularly to a switch circuit that improves insertion loss of a transmitted signal using a shunt circuit.

携帯電話と無線通信基地局との間の無線通信には、数GHz等の周波数を有する高周波信号が用いられる。そのため、携帯電話や無線通信基地局などの無線通信機器は、高周波信号を送受信するため、無線通信機器内にも高周波信号が流れる。そこで、無線通信機器内には、高周波信号の流れを制御する高周波スイッチ回路が用いられる。   A high-frequency signal having a frequency such as several GHz is used for wireless communication between the mobile phone and the wireless communication base station. For this reason, wireless communication devices such as mobile phones and wireless communication base stations transmit and receive high-frequency signals, so that high-frequency signals also flow in the wireless communication devices. Therefore, a high-frequency switch circuit that controls the flow of a high-frequency signal is used in the wireless communication device.

ここで、図5を用いて特許文献1に開示されている高周波スイッチ回路の構成について説明する。特許文献1に開示されている高周波スイッチ回路は、電界効果トランジスタ(FET)101及び102と、DCカットコンデンサ103と、インダクタ104〜106と、端子107及び108と、接続点109とを備えている。端子107と端子108とを結ぶ経路を伝送経路Pとし、伝送経路P上の接続点109と接地とを結ぶ経路をシャント経路Sとする。高周波信号は、端子107から端子108へ向かう方向に流れる。   Here, the configuration of the high-frequency switch circuit disclosed in Patent Document 1 will be described with reference to FIG. The high-frequency switch circuit disclosed in Patent Document 1 includes field effect transistors (FETs) 101 and 102, a DC cut capacitor 103, inductors 104 to 106, terminals 107 and 108, and a connection point 109. . A path connecting the terminal 107 and the terminal 108 is a transmission path P, and a path connecting the connection point 109 on the transmission path P and the ground is a shunt path S. The high frequency signal flows in a direction from the terminal 107 to the terminal 108.

伝送経路P上には、端子107側から順に、インダクタ104、インダクタ105及びFET101が設けられる。シャント経路S上には接続点109側から順に、FET102、DCカットコンデンサ103及びインダクタ106が設けられる。FET101の制御端子には、ハイレベルとロウレベルとに切り替えられる制御信号CTRL1が印加される。FET102の制御端子には、制御信号CTRL1とは逆のレベルを有する制御信号CTRL2が印加される。これにより、伝送経路Pは、導通状態と遮断状態とに切り替えられる。シャント経路Sは、伝送経路Pが遮断状態である時に伝送経路Pを流れる高周波信号を接地へ逃がす機能を有する。   On the transmission path P, an inductor 104, an inductor 105, and an FET 101 are provided in this order from the terminal 107 side. On the shunt path S, an FET 102, a DC cut capacitor 103, and an inductor 106 are provided in this order from the connection point 109 side. A control signal CTRL1 that is switched between a high level and a low level is applied to the control terminal of the FET 101. A control signal CTRL2 having a level opposite to that of the control signal CTRL1 is applied to the control terminal of the FET 102. Thereby, the transmission path P is switched between a conduction state and a cutoff state. The shunt path S has a function of releasing a high-frequency signal flowing through the transmission path P to the ground when the transmission path P is in a cut-off state.

また、特許文献2には、1つの無線端末で複数種類の無線通信方式をサポートすることができる、いわゆるマルチモード/マルチバンド端末を実現するために、各無線通信方式に対応した複数のアンテナを備え、無線信号の送受信を行うアンテナをスイッチによって切り替える構成が開示されている。具体的には、第1の端子とSPDT(Single Pole Dual Throw)スイッチの共通端子とが接続される。さらに、分岐点Aを介してSPDTの個別端子と、4個のFETとが接続される。また、分岐点Bを介してSPDTのもう一つの個別端子と、4個のFETとが接続される。また、分岐点AとそれぞれのFETとを接続する配線長を同じ長さとする。分岐点BとそれぞれのFETとの接続においても同様である。このように構成することにより、オフとされたFETが接続される配線がオープンスタブとして動作し、反射損失の影響を低減させることができる。   Patent Document 2 discloses a plurality of antennas corresponding to each wireless communication method in order to realize a so-called multimode / multiband terminal that can support a plurality of types of wireless communication methods with one wireless terminal. A configuration is disclosed in which an antenna that transmits and receives radio signals is switched by a switch. Specifically, the first terminal and a common terminal of an SPDT (Single Pole Dual Throw) switch are connected. Further, the individual terminals of the SPDT and four FETs are connected via the branch point A. Further, another individual terminal of SPDT and four FETs are connected via branch point B. In addition, the wiring length connecting the branch point A and each FET is the same length. The same applies to the connection between the branch point B and each FET. With this configuration, the wiring to which the turned-off FET is connected operates as an open stub, and the influence of reflection loss can be reduced.

また、特許文献3には、入力端子と出力端子との間に、高周波電力増幅を行う増幅素子が接続された高周波電力増幅装置の構成が開示されている。入力端子と増幅素子との間には入力回路が接続され、増幅素子と出力端子との間には出力回路が接続されている。入力回路と出力回路とはそれぞれ信号の整合を取る処理を実施している。また、入力端子と入力回路との間、及び、増幅素子と出力回路との間には、スイッチを介してオープンスタブがそれぞれ接続されている。スイッチは、CPUからの命令によってオン/オフされる。CPUからの命令によりスイッチがオンされることにより、オープンスタブが入力回路及び出力回路に接続され、入力回路、出力回路及びスイッチにおけるインピーダンスが変化する。インピーダンスが変更されることにより、効率的な増幅が行われるようになる。   Patent Document 3 discloses a configuration of a high-frequency power amplification device in which an amplification element that performs high-frequency power amplification is connected between an input terminal and an output terminal. An input circuit is connected between the input terminal and the amplification element, and an output circuit is connected between the amplification element and the output terminal. Each of the input circuit and the output circuit performs processing for matching signals. In addition, open stubs are connected between the input terminal and the input circuit and between the amplifying element and the output circuit through switches. The switch is turned on / off by a command from the CPU. When the switch is turned on by a command from the CPU, the open stub is connected to the input circuit and the output circuit, and the impedance in the input circuit, the output circuit, and the switch changes. By changing the impedance, efficient amplification is performed.

特開2006−157423号公報JP 2006-157423 A 特開2010−74025号公報JP 2010-74025 A 特開平5−175757号公報JP-A-5-175757

しかし、特許文献1に開示されているスイッチ回路の構成は、信号を伝送する伝送路に対して直接シャント経路が接続されている。さらに、特許文献2及び3に開示されているスイッチ回路においても、信号を伝送する伝送路に対して直接オープンスタブが接続されている。これにより、伝送経路において高周波信号を伝達する際に、伝送経路のインピーダンスに変動が生じ、伝送経路における挿入損失が悪化するという問題がある。   However, in the configuration of the switch circuit disclosed in Patent Document 1, a shunt path is directly connected to a transmission path for transmitting a signal. Furthermore, in the switch circuits disclosed in Patent Documents 2 and 3, an open stub is directly connected to a transmission path for transmitting a signal. As a result, when a high-frequency signal is transmitted in the transmission path, there is a problem that the impedance of the transmission path varies and the insertion loss in the transmission path deteriorates.

本発明の第1の態様にかかるスイッチ回路は、第1の端子と第2の端子との間において信号を伝達する第1の伝送路上に設けられた第1のスイッチ部と、第3の端子と前記第2の端子との間において信号を伝達する第2の伝送路上に設けられた第2のスイッチ部と、前記第3の端子と前記第2のスイッチ部との間に一端が前記第2の伝送路と接続され、他端がオープンスタブである第3の伝送路と、前記第3の伝送路上に設けられた第3のスイッチ部と、を備え、前記第1の伝送路上を前記信号が伝達される場合、前記第1のスイッチ部及び前記第3のスイッチ部がオン状態となり、前記第2のスイッチ部がオフ状態となるように制御されるものである。   The switch circuit according to the first aspect of the present invention includes a first switch unit provided on a first transmission path for transmitting a signal between a first terminal and a second terminal, and a third terminal. And a second switch part provided on a second transmission path for transmitting a signal between the first terminal and the second terminal, and one end between the third terminal and the second switch part A third transmission line that is connected to the second transmission line and the other end of which is an open stub, and a third switch unit provided on the third transmission line. When a signal is transmitted, control is performed so that the first switch unit and the third switch unit are turned on and the second switch unit is turned off.

このようなスイッチ回路を用いることにより、第1の伝送路と、一端がオープンスタブである第3の経路とが直接接続されることはない。そのため、第1の伝送路上を信号が伝達される場合に、第3のスイッチ部をオン状態とした場合においても、第1の伝送路上のインピーダンスが変動することはなく、第1の伝送路上を伝達される信号の挿入損失が小さくなるように改善される。   By using such a switch circuit, the first transmission path is not directly connected to the third path whose one end is an open stub. Therefore, when a signal is transmitted on the first transmission path, even when the third switch unit is turned on, the impedance on the first transmission path does not fluctuate, and the first transmission path does not change. The insertion loss of the transmitted signal is improved.

本発明により、高周波信号の伝送経路におけるインピーダンス変動の変動を抑え、高周波信号の挿入損失を向上させることができるスイッチ回路を提供することができる。   According to the present invention, it is possible to provide a switch circuit that can suppress fluctuations in impedance fluctuation in a transmission path of a high-frequency signal and improve insertion loss of the high-frequency signal.

実施の形態1にかかる高周波スイッチ回路の構成図である。1 is a configuration diagram of a high frequency switch circuit according to a first exemplary embodiment; 実施の形態1にかかる挿入損失とインピーダンスとの関係を示す図である。It is a figure which shows the relationship between the insertion loss concerning Embodiment 1, and an impedance. 実施の形態2にかかる高周波スイッチ回路の構成図である。FIG. 3 is a configuration diagram of a high frequency switch circuit according to a second exemplary embodiment; 実施の形態3にかかる高周波スイッチ回路の構成図である。FIG. 6 is a configuration diagram of a high-frequency switch circuit according to a third embodiment. 特許文献1にかかる高周波スイッチ回路の構成図である。It is a block diagram of the high frequency switch circuit concerning patent document 1. FIG.

(実施の形態1)
以下、図面を参照して本発明の実施の形態について説明する。図1を用いて本発明の実施の形態1にかかる高周波スイッチ回路10の構成例について説明する。高周波スイッチ回路10は、入力端子(RFin)11と、出力端子(RFout)12と、RFin13と、FET14〜16と、オープンスタブ17と、ノード18及び19と、を備えている。
(Embodiment 1)
Embodiments of the present invention will be described below with reference to the drawings. A configuration example of the high-frequency switch circuit 10 according to the first exemplary embodiment of the present invention will be described with reference to FIG. The high-frequency switch circuit 10 includes an input terminal (RFin) 11, an output terminal (RFout) 12, RFin 13, FETs 14 to 16, an open stub 17, and nodes 18 and 19.

RFin11とRFout12との間の伝送経路を伝送経路Hとする。RFin13とRFout12との間の伝送経路を伝送経路Lとする。また、伝送経路L上のノード19とオープンスタブ17との間の伝送路をシャント経路Sとする。伝送経路H上には、FET14が接続されている。FET14の一方の端子は、RFin11と接続され、FET14のもう一方の端子は、ノード18と接続されている。ノード18は、伝送経路Hと伝送経路Lとの接続点であり、FET14とRFout12との間に配置されている。伝送経路L上には、FET15が接続されている。FET15の一方の端子は、ノード19と接続され、FET15のもう一方の端子は、ノード18に接続されている。ノード19は、伝送経路Lとシャント経路Sとの接続点であり、RFin13とFET15との間に配置されている。   A transmission path between RFin11 and RFout12 is a transmission path H. A transmission path between RFin13 and RFout12 is a transmission path L. A transmission path between the node 19 on the transmission path L and the open stub 17 is a shunt path S. On the transmission path H, the FET 14 is connected. One terminal of the FET 14 is connected to the RFin 11, and the other terminal of the FET 14 is connected to the node 18. The node 18 is a connection point between the transmission path H and the transmission path L, and is disposed between the FET 14 and the RFout 12. On the transmission path L, the FET 15 is connected. One terminal of the FET 15 is connected to the node 19, and the other terminal of the FET 15 is connected to the node 18. The node 19 is a connection point between the transmission path L and the shunt path S, and is disposed between the RFin 13 and the FET 15.

シャント経路S上には、FET16が接続されている。FET16の一方の端子は、ノード19と接続されている。FET16のもう一方の端子に接続されている配線の先端は、開放端となっており、オープンスタブを形成している。オープンスタブは、先端に回路素子等が接続されていない配線により形成される。オープンスタブは、チップ内、モジュール上又は実装基板上のいずれに配置されてもよい。   On the shunt path S, the FET 16 is connected. One terminal of the FET 16 is connected to the node 19. The tip of the wiring connected to the other terminal of the FET 16 is an open end, forming an open stub. The open stub is formed by a wiring to which a circuit element or the like is not connected at the tip. The open stub may be arranged in the chip, on the module, or on the mounting substrate.

ここで、オープンスタブの長さ(オープンスタブ長)について、挿入損失とインピーダンスとの関係を示す図2を用いて説明する。図2の縦軸は、伝送経路Hにおける高周波信号の挿入損失を示している。図2の横軸は、ノード19からRFin13の終端抵抗及びシャント経路Sにおけるインピーダンスを示している。図2には、伝送経路Hにおける高周波信号の挿入損失が、ノード19から先の終端抵抗、つまり、ノード19とRFin13との終端抵抗及びシャント経路Sとの間のインピーダンスが50Ωの場合に、最も大きくなることを示している。横軸が50Ωよりも大きくなるにつれて又は小さくなるにつれて、挿入損失は小さくなる。高周波スイッチ回路10は、RFin13の終端抵抗が例えば50Ωであり、伝送経路Lに並列に接続されているシャント経路Sを用いてインピーダンス調整を行う。つまり、高周波スイッチ回路10は、シャント経路Sにおけるオープンスタブ17のオープンスタブ長を調整し、インピーダンス調整を行う。   Here, the length of the open stub (open stub length) will be described with reference to FIG. 2 showing the relationship between insertion loss and impedance. The vertical axis in FIG. 2 indicates the insertion loss of the high-frequency signal in the transmission path H. The horizontal axis in FIG. 2 indicates the termination resistance from the node 19 to the RFin 13 and the impedance in the shunt path S. In FIG. 2, the insertion loss of the high-frequency signal in the transmission path H is most significant when the termination resistance from the node 19, that is, the impedance between the termination resistance of the node 19 and the RFin 13 and the shunt path S is 50Ω. It shows that it will grow. As the horizontal axis becomes larger or smaller than 50Ω, the insertion loss becomes smaller. The high-frequency switch circuit 10 performs impedance adjustment using a shunt path S in which the termination resistance of the RFin 13 is 50Ω, for example, and is connected in parallel to the transmission path L. That is, the high frequency switch circuit 10 adjusts the open stub length of the open stub 17 in the shunt path S and performs impedance adjustment.

オープンスタブ長は、伝送経路Hを流れる高周波信号の1/4波長もしくは1/4波長の奇数倍とすることにより、50Ωよりショート側、つまり、図2において50Ωよりも小さい方向へインピーダンスが調整され、ノード18から見て、RFin13側が全反射に近づく。これにより、伝送経路Hにおける挿入損失が小さくなる。   By setting the open stub length to 1/4 wavelength of the high-frequency signal flowing through the transmission path H or an odd multiple of 1/4 wavelength, the impedance is adjusted to the short side from 50Ω, that is, in the direction smaller than 50Ω in FIG. As seen from the node 18, the RFin13 side approaches total reflection. Thereby, the insertion loss in the transmission path H becomes small.

FET14〜16は、スイッチ素子として動作し、FET14の制御端子には、ハイレベルとロウレベルとに切り替えられる制御信号CTRL_aが印加される。また、FET15の制御端子には、制御信号CTRL_bが印加され、FET16の制御端子には、制御信号CTRL_cが印加される。CTRL_a及びCTRL_cは、同じ真理値を出力しFET14及びFET16のオン/オフを制御する。CTRL_bは、CTRL_a及びCTRL_cと異なる真理値を出力し、FET15のオン/オフを制御する。   The FETs 14 to 16 operate as switching elements, and a control signal CTRL_a that is switched between a high level and a low level is applied to the control terminal of the FET 14. The control signal CTRL_b is applied to the control terminal of the FET 15, and the control signal CTRL_c is applied to the control terminal of the FET 16. CTRL_a and CTRL_c output the same truth value to control on / off of the FET 14 and FET 16. CTRL_b outputs a truth value different from CTRL_a and CTRL_c, and controls on / off of the FET 15.

RFin11は、高周波信号を受け取り、伝送経路Hへ出力する。高周波信号とは例えば、数GHz帯の周波数を有する信号である。ただし、高周波信号は、伝送経路Lにおいて伝達される信号と比較して相対的に高い周波数帯の信号であればよく、周波数帯は制限されない。また、RFin13は低周波信号を受けとり、伝送経路Lへ出力する。低周波信号とは例えば、数百MHz帯の周波数を有する信号である。ただし、低周波信号は、伝送経路Hにおいて伝達される信号と比較して相対的に低い周波数帯の信号であればよく、周波数帯は制限されない。   The RFin 11 receives a high frequency signal and outputs it to the transmission path H. The high frequency signal is, for example, a signal having a frequency of several GHz band. However, the high-frequency signal may be a signal in a relatively high frequency band as compared with the signal transmitted through the transmission path L, and the frequency band is not limited. RFin 13 receives the low frequency signal and outputs it to the transmission path L. A low frequency signal is a signal which has a frequency of several hundred MHz band, for example. However, the low-frequency signal may be a signal having a relatively low frequency band compared to the signal transmitted through the transmission path H, and the frequency band is not limited.

ここで、図1における高周波スイッチ回路10の動作について説明する。伝送経路Hにおいて高周波信号を伝達する場合、FET14は、ハイレベルのCTRL_aが印加されることによりオン状態となる。また、FET16も同様にオン状態となる。FET15は、ロウレベルのCTRL_bが印加されることによりオフ状態となる。これにより、RFin11からRFout12に対して高周波信号が伝達される。この場合、ノード18から見てRFin13側は、全反射に近づいているため、伝送経路H上の高周波信号がRFin13側に流れ込む量は少なくなり、伝送路H上の高周波信号の挿入損失は小さくなる。   Here, the operation of the high-frequency switch circuit 10 in FIG. 1 will be described. When a high-frequency signal is transmitted through the transmission path H, the FET 14 is turned on when a high-level CTRL_a is applied. Similarly, the FET 16 is turned on. The FET 15 is turned off when the low level CTRL_b is applied. Thereby, a high frequency signal is transmitted from RFin11 to RFout12. In this case, since the RFin 13 side is approaching total reflection when viewed from the node 18, the amount of the high-frequency signal on the transmission path H flowing into the RFin 13 side is small, and the insertion loss of the high-frequency signal on the transmission path H is small. .

次に、伝送経路Lにおいて低周波信号を伝達する場合、FET15はハイレベルのCTRL_bが印加されることによりオン状態となる。FET14及びFET16は、ロウレベルのCTRL_cが印加されることによりオフ状態となる。これにより、伝送経路L上において低周波信号が伝達される。また、伝送経路Lには、FET16及びオープンスタブ17が直接接続され、つまり、伝送経路Lとシャント経路とが並列に接続される。そのため、FET16がオフ状態になっている場合においても、FET16のオフ容量の影響により、伝送経路Lにおける低周波信号の挿入損失が若干悪化する。   Next, when transmitting a low-frequency signal in the transmission path L, the FET 15 is turned on by applying a high-level CTRL_b. The FET 14 and the FET 16 are turned off when the low-level CTRL_c is applied. Thereby, a low frequency signal is transmitted on the transmission path L. Further, the FET 16 and the open stub 17 are directly connected to the transmission path L, that is, the transmission path L and the shunt path are connected in parallel. Therefore, even when the FET 16 is in the OFF state, the insertion loss of the low-frequency signal in the transmission path L is slightly deteriorated due to the influence of the OFF capacitance of the FET 16.

しかし、伝送経路L上を流れる信号は低周波信号であるため、伝送経路H上を流れる高周波信号と比較して、低周波信号がFET16へ流れ込む量は少ない。そのため、伝送経路Lにシャント経路が並列に接続されている場合においても、伝送経路Lは低周波信号を伝達する経路として用いられることにより、高周波信号を伝達する経路として伝送経路Lが用いられる場合と比較して、挿入損失が悪化する影響を減少させることができる。   However, since the signal flowing on the transmission path L is a low frequency signal, the amount of the low frequency signal flowing into the FET 16 is smaller than that of the high frequency signal flowing on the transmission path H. Therefore, even when a shunt path is connected in parallel to the transmission path L, the transmission path L is used as a path for transmitting a low-frequency signal, so that the transmission path L is used as a path for transmitting a high-frequency signal. Compared with, it is possible to reduce the effect of worsening the insertion loss.

以上説明したように、高周波信号を伝達する伝達経路Hに、低周波信号を伝達する伝送経路L及び伝達経路Lにシャント経路を設けることにより、高周波信号を伝達する際の挿入損失を低く抑えることができる。つまり、伝送経路Hに低周波信号を伝達する伝送経路Lを接続し、さらに伝送経路Lにシャント経路S接続する。これにより、シャント経路のFET16をオンにした場合においても、伝送経路Hとシャント経路Sとの間に伝送経路Lが配置されているため、伝送経路Hにおけるインピーダンス変動を防止することができる。また、シャント経路の先端は、オープンスタブが形成されていることにより、シャント経路の先端に容量素子を設ける場合と比較して、ESD耐性を向上させることができる。   As described above, by providing the transmission path H for transmitting the high-frequency signal, the transmission path L for transmitting the low-frequency signal and the shunt path for the transmission path L, the insertion loss when transmitting the high-frequency signal is kept low. Can do. That is, a transmission path L that transmits a low-frequency signal is connected to the transmission path H, and a shunt path S is connected to the transmission path L. Thereby, even when the FET 16 of the shunt path is turned on, the transmission path L is arranged between the transmission path H and the shunt path S, so that impedance fluctuation in the transmission path H can be prevented. In addition, since the open stub is formed at the tip of the shunt path, ESD resistance can be improved as compared with the case where a capacitor is provided at the tip of the shunt path.

また、オープンスタブは、配線のみを用いて形成される。そのため、オープンスタブが、チップ内、モジュール又は実装基板上のいずれに配置された場合においても新たな工程や部品を増やすことなく制作することができる。これにより、部品増加によるコストの増大を防止することができ、さらに、高周波スイッチ回路の製造工程も単純化される。   The open stub is formed using only wiring. Therefore, even when the open stub is arranged in the chip, on the module, or on the mounting substrate, it can be produced without increasing new processes and parts. As a result, an increase in cost due to an increase in parts can be prevented, and the manufacturing process of the high-frequency switch circuit is simplified.

また、インピーダンスの調整は、配線の長さを調整することにより行われる。配線の長さは、プリント基板を形成する工程において容易に調整することができる。また、オープンスタブではなく容量素子を用いた場合、インピーダンスの調整は、容量素子の面積を大きくする等の調整が必要である。そのため、シャント経路Sにオープンスタブを用いた構成においては、高周波スイッチ回路の製造工程をさらに単純化することができる。   Further, the impedance is adjusted by adjusting the length of the wiring. The length of the wiring can be easily adjusted in the process of forming the printed circuit board. Further, when a capacitive element is used instead of an open stub, adjustment of the impedance requires adjustment such as increasing the area of the capacitive element. Therefore, in the configuration using an open stub for the shunt path S, the manufacturing process of the high-frequency switch circuit can be further simplified.

(実施の形態2)
続いて、図3を用いて本発明の実施の形態2にかかる高周波スイッチ回路20の構成例について説明する。高周波スイッチ回路20は、RFin21と、RFout22と、RFin23〜24と、FET25〜29と、オープンスタブ30と、ノード31〜35とを備えている。
(Embodiment 2)
Next, a configuration example of the high-frequency switch circuit 20 according to the second embodiment of the present invention will be described with reference to FIG. The high-frequency switch circuit 20 includes RFin 21, RFout 22, RFin 23 to 24, FETs 25 to 29, an open stub 30, and nodes 31 to 35.

RFin21とRFout22との間の伝送経路を伝送経路H1とする。RFin23とRFout22との間の伝送経路を伝送経路L1とする。RFin24とRFout22との間の伝送経路を伝送経路L2とする。また、伝送経路L1上のノード32とオープンスタブ30との間の伝送経路をシャント経路S1とする。伝送経路L2上のノード34とオープンスタブ30との間の伝送経路をシャント経路S2とする。   A transmission path between RFin21 and RFout22 is defined as a transmission path H1. A transmission path between the RFin 23 and the RFout 22 is defined as a transmission path L1. A transmission path between the RFin 24 and the RFout 22 is a transmission path L2. A transmission path between the node 32 and the open stub 30 on the transmission path L1 is a shunt path S1. A transmission path between the node 34 on the transmission path L2 and the open stub 30 is defined as a shunt path S2.

伝送経路H1上には、FET25が接続されている。FET25の一方の端子は、RFin21と接続され、FET25のもう一方の端子は、ノード31と接続されている。ノード31は、伝送経路H1と、伝送経路L1及びL2との接続点である。伝送経路L1上には、FET26が接続されている。FET26の一方の端子は、ノード32と接続され、FET26のもう一方の端子は、ノード33と接続されている。ノード32は、伝送経路L1とシャント経路S1との接続点である。ノード33は、伝送経路L1と伝送経路L2との接続点である。伝送経路L2上には、FET27が接続されている。FET27の一方の端子は、ノード34と接続され、FET27のもう一方の端子は、ノード33と接続されている。ノード34は、伝送経路L2とシャント経路S2との接続点である。   An FET 25 is connected on the transmission path H1. One terminal of the FET 25 is connected to the RFin 21, and the other terminal of the FET 25 is connected to the node 31. The node 31 is a connection point between the transmission path H1 and the transmission paths L1 and L2. An FET 26 is connected on the transmission path L1. One terminal of the FET 26 is connected to the node 32, and the other terminal of the FET 26 is connected to the node 33. The node 32 is a connection point between the transmission path L1 and the shunt path S1. The node 33 is a connection point between the transmission path L1 and the transmission path L2. An FET 27 is connected on the transmission path L2. One terminal of the FET 27 is connected to the node 34, and the other terminal of the FET 27 is connected to the node 33. The node 34 is a connection point between the transmission path L2 and the shunt path S2.

シャント経路S1上には、FET28が接続されている。FET28の一方の端子は、ノード32と接続され、FET28のもう一方の端子は、ノード35と接続されている。ノード35は、シャント経路S1と、シャント経路S2と、オープンスタブ30との接続点である。シャント経路S2上には、FET29が接続されている。FET29の一方の端子はノード34と接続され、FET29のもう一方の端子は、ノード35と接続されている。   An FET 28 is connected on the shunt path S1. One terminal of the FET 28 is connected to the node 32, and the other terminal of the FET 28 is connected to the node 35. The node 35 is a connection point between the shunt path S1, the shunt path S2, and the open stub 30. An FET 29 is connected on the shunt path S2. One terminal of the FET 29 is connected to the node 34, and the other terminal of the FET 29 is connected to the node 35.

FET25〜29は、スイッチ素子として動作し、FET25〜29のそれぞれの制御端子には、それぞれハイレベルとロウレベルとに切り替えられる制御信号CTRL_d〜hが印加される。   The FETs 25 to 29 operate as switching elements, and control signals CTRL_d to h that are switched between a high level and a low level are applied to the control terminals of the FETs 25 to 29, respectively.

伝送経路H1は、高周波信号を伝達する。また、伝送経路L1及びL2は、低周波信号を伝達する。ここで、高周波信号は、実施の形態1と同様、伝送経路L1及びL2において伝達される信号と比較して相対的に高い信号を高周波信号とする。また、低周波信号は、伝送経路H1において伝達される信号と比較して相対的に低い信号を低周波信号とする。   The transmission path H1 transmits a high frequency signal. Further, the transmission paths L1 and L2 transmit a low frequency signal. Here, as in the first embodiment, the high-frequency signal is a signal that is relatively higher than the signal transmitted through the transmission paths L1 and L2. Moreover, a low frequency signal makes a low frequency signal a low signal compared with the signal transmitted in the transmission path | route H1.

ここで、図3における高周波スイッチ回路20の動作について説明する。伝送経路H1において高周波信号を伝達する場合、FET25は、ハイレベルのCTRL_dが印加されることによりオン状態となる。また、FET28及び29も同様にオン状態となる。これに対して、FET26及び27は、ロウレベルのCTRL_e及びfが印加されることによりオフ状態となる。これにより、RFin21からRFout22に対して高周波信号が伝達される。この場合、ノード31から見てRF23及び24側は、全反射に近づいている。そのため、伝送経路H1上の高周波信号がRFin23及びRFin24側に流れ込む量は少なくなり、伝送経路H1上の高周波信号の挿入損失は小さくなる。ここで、オープンスタブ30のオープンスタブ長は、実施の形態1と同様、高周波信号の波長の1/4又は1/4の奇数倍に調整されている。   Here, the operation of the high-frequency switch circuit 20 in FIG. 3 will be described. When a high-frequency signal is transmitted through the transmission path H1, the FET 25 is turned on when a high-level CTRL_d is applied. Similarly, the FETs 28 and 29 are turned on. On the other hand, the FETs 26 and 27 are turned off when the low-level CTRL_e and f are applied. Thereby, a high frequency signal is transmitted from RFin21 to RFout22. In this case, when viewed from the node 31, the RF 23 and 24 sides are approaching total reflection. Therefore, the amount of high-frequency signals on the transmission path H1 flowing into the RFin 23 and RFin 24 side is reduced, and the insertion loss of the high-frequency signals on the transmission path H1 is reduced. Here, the open stub length of the open stub 30 is adjusted to ¼ of the wavelength of the high-frequency signal or an odd multiple of ¼ as in the first embodiment.

次に、伝送経路L1において低周波信号を伝達する場合、FET26はハイレベルのCTRL_eが印加されることによりオン状態となる。これに対して、FET25及び27〜29はロウレベルのCTRL_d及びf〜hが印加されることによりオフ状態となる。これにより、RFin23からRFout22に対して低周波信号が伝達される。また、図1における高周波スイッチ回路10と同様に、伝送経路L1と、シャント経路S1とが並列に接続される。そのため、FET28がオフ状態になっている場合においても、FET28のオフ容量の影響により、伝送経路Lにおける低周波信号の挿入損失が若干悪化する。   Next, when a low-frequency signal is transmitted through the transmission path L1, the FET 26 is turned on when a high-level CTRL_e is applied. On the other hand, the FETs 25 and 27 to 29 are turned off when the low level CTRL_d and f to h are applied. Thereby, a low frequency signal is transmitted from RFin23 to RFout22. Further, like the high-frequency switch circuit 10 in FIG. 1, the transmission path L1 and the shunt path S1 are connected in parallel. For this reason, even when the FET 28 is in the OFF state, the insertion loss of the low frequency signal in the transmission path L is slightly deteriorated due to the influence of the OFF capacitance of the FET 28.

しかし、伝送経路L1上を流れる信号は低周波信号であるため、伝送経路H1上を流れる高周波信号と比較して、低周波信号がFET28へ流れ込む量は少ない。そのため、伝送経路L1にシャント経路S1が並列に接続されている場合においても、伝送経路L1は、低周波信号を伝達する経路として用いられることにより、伝送経路L1が高周波信号を伝達する経路として用いられる場合と比較して、挿入損失が悪化する影響を減少させることができる。   However, since the signal flowing on the transmission path L1 is a low-frequency signal, the amount of the low-frequency signal flowing into the FET 28 is small compared to the high-frequency signal flowing on the transmission path H1. Therefore, even when the shunt path S1 is connected in parallel to the transmission path L1, the transmission path L1 is used as a path for transmitting a low-frequency signal, so that the transmission path L1 is used as a path for transmitting a high-frequency signal. Compared with the case where it is, the influence which an insertion loss worsens can be reduced.

次に、伝送経路L2において低周波信号を伝達する場合、FET27はハイレベルのCTRL_fが印加されることによりオン状態となる。これに対して、FET25〜26及び28〜29はロウレベルのCTRL_d〜e及びg〜hが印加されることによりオフ状態となる。これにより、RFin24からRFout22に対して低周波信号が伝達される。シャント経路S2による、伝送経路L2における挿入損失については、シャント経路S1による伝送経路L1における挿入損失と同様であるため、説明を省略する。   Next, when a low-frequency signal is transmitted through the transmission path L2, the FET 27 is turned on when a high-level CTRL_f is applied. On the other hand, the FETs 25 to 26 and 28 to 29 are turned off when the low level CTRL_d to e and g to h are applied. Thereby, a low frequency signal is transmitted from RFin24 to RFout22. The insertion loss in the transmission path L2 due to the shunt path S2 is the same as the insertion loss in the transmission path L1 due to the shunt path S1, and thus the description thereof is omitted.

以上説明したように、本発明の実施の形態2にかかる高周波スイッチ回路20においては、高周波信号を伝達する伝送経路H1から見て、低周波信号を伝達する伝送経路が冗長化されている。そのため、伝送経路L1又はL2のいずれかに障害が発生した場合においても、ノード31からRFin23側又はRFin24側は全反射に近づけることができる。また、RFin21からRFout22へ伝達される高周波信号の挿入損失は、図1における高周波スイッチ回路10と同様に小さくなる。   As described above, in the high frequency switch circuit 20 according to the second embodiment of the present invention, the transmission path for transmitting the low frequency signal is made redundant as viewed from the transmission path H1 for transmitting the high frequency signal. Therefore, even when a failure occurs in either the transmission path L1 or L2, the RFin23 side or the RFin24 side from the node 31 can be brought close to total reflection. Further, the insertion loss of the high-frequency signal transmitted from RFin 21 to RFout 22 is reduced as in the high-frequency switch circuit 10 in FIG.

また、シャント経路にオープンスタブを用いることにより、実施の形態1と同様、高周波スイッチ回路20の低コスト化及び製造工程の単純化を図ることができる。   Further, by using an open stub for the shunt path, the cost of the high-frequency switch circuit 20 can be reduced and the manufacturing process can be simplified as in the first embodiment.

(実施の形態3)
続いて、図4を用いて本発明の実施の形態3にかかる高周波スイッチ回路40の構成例について説明する。高周波スイッチ回路40は、RFin41と、RFout42と、RFin43〜44と、FET45〜49と、オープンスタブ50と、ノード51〜53と、を備えている。
(Embodiment 3)
Next, a configuration example of the high-frequency switch circuit 40 according to the third embodiment of the present invention will be described with reference to FIG. The high frequency switch circuit 40 includes RFin 41, RFout 42, RFin 43 to 44, FETs 45 to 49, open stub 50, and nodes 51 to 53.

RFin41とRFout42との間の伝送経路を伝送経路H2とする。RFin43とRFout42との間の伝送経路を伝送経路R1とする。RFin44とRFout42との間の伝送経路を伝送経路R2とする。また、伝送経路R1及びR2上のノード53とオープンスタブ50との間の伝送経路をシャント経路S3とする。   A transmission path between the RFin 41 and the RFout 42 is a transmission path H2. A transmission path between the RFin 43 and the RFout 42 is defined as a transmission path R1. A transmission path between the RFin 44 and the RFout 42 is a transmission path R2. A transmission path between the node 53 and the open stub 50 on the transmission paths R1 and R2 is a shunt path S3.

伝送経路H2上には、FET45が接続されている。FET45の一方の端子は、RFin41と接続され、FET45のもう一方の端子は、ノード51と接続されている。ノード51は、伝送経路H2と、伝送経路R1又はR2との接続点である。伝送路R1上には、FET46が接続されている。FET46の一方の端子は、RFin43と接続され、FET46のもう一方の端子は、ノード52と接続されている。ノード52は、伝送経路R1と伝送経路R2との接続点である。伝送経路R2上には、FET47が接続されている。FET47の一方の端子は、RFin44と接続され、FET47のもう一方の端子は、ノード52と接続されている。また、ノード52とノード51との間には、FET48が接続されている。FET48の一方の端子は、ノード51と接続され、FET48のもう一方の端子は、ノード53と接続されている。ノード53は、ノード52とFET48との間における、シャント経路S3との接続点である。   An FET 45 is connected on the transmission path H2. One terminal of the FET 45 is connected to the RFin 41, and the other terminal of the FET 45 is connected to the node 51. The node 51 is a connection point between the transmission path H2 and the transmission path R1 or R2. An FET 46 is connected on the transmission line R1. One terminal of the FET 46 is connected to the RFin 43, and the other terminal of the FET 46 is connected to the node 52. The node 52 is a connection point between the transmission path R1 and the transmission path R2. An FET 47 is connected on the transmission path R2. One terminal of the FET 47 is connected to the RFin 44, and the other terminal of the FET 47 is connected to the node 52. An FET 48 is connected between the node 52 and the node 51. One terminal of the FET 48 is connected to the node 51, and the other terminal of the FET 48 is connected to the node 53. The node 53 is a connection point between the node 52 and the FET 48 and the shunt path S3.

シャント経路S3上には、FET49が接続されている。FET49の一方の端子は、ノード53と接続され、FET49のもう一方の端子は、オープンスタブ50を形成している。   An FET 49 is connected on the shunt path S3. One terminal of the FET 49 is connected to the node 53, and the other terminal of the FET 49 forms an open stub 50.

オープンスタブ50のオープンスタブ長は、図1におけるオープンスタ17と同様、伝送経路H2を流れる高周波信号の1/4波長もしくは1/4波長の奇数倍とする。これにより、インピーダンスが小さくなる方向へ調整され、ノード51から見て、RFin43及びRFin44側が全反射に近づく。これにより、伝送経路H2を流れる高周波信号が、ノード51を介してRFin43又はRFin44へ流れ込むことを防止することができる。これにより、伝送経路H2を流れる高周波信号の挿入損失が小さくなる。   The open stub length of the open stub 50 is set to 1/4 wavelength of the high-frequency signal flowing through the transmission path H2 or an odd multiple of 1/4 wavelength, like the open star 17 in FIG. As a result, the impedance is adjusted to decrease, and the RFin 43 and RFin 44 sides approach total reflection as viewed from the node 51. Thereby, it is possible to prevent a high-frequency signal flowing through the transmission path H <b> 2 from flowing into the RFin 43 or RFin 44 via the node 51. Thereby, the insertion loss of the high-frequency signal flowing through the transmission path H2 is reduced.

FET45〜49は、スイッチ素子として動作し、FET45〜49のそれぞれの制御端子には、それぞれハイレベルとロウレベルとに切り替えられる制御信号CTRL_i〜mが印加される。   The FETs 45 to 49 operate as switching elements, and control signals CTRL_i to m that are switched between a high level and a low level are applied to the control terminals of the FETs 45 to 49, respectively.

ここで、伝送経路H2において伝達された高周波信号は、アンテナ(図示せず)を介して外部装置等へ送信される。具体的には、RFin41に入力された高周波信号は、RFout42へ出力される。RFout42にはアンテナ(図示せず)が接続され、高周波信号は、RFout42からアンテナを介して外部装置等へ送信される。   Here, the high-frequency signal transmitted through the transmission path H2 is transmitted to an external device or the like via an antenna (not shown). Specifically, the high frequency signal input to RFin 41 is output to RFout 42. An antenna (not shown) is connected to the RFout 42, and a high frequency signal is transmitted from the RFout 42 to an external device or the like via the antenna.

伝送経路R1は、アンテナを介して受信された高周波信号を伝達する。具体的には、アンテナを介してRFout42に入力された高周波信号は、RFin43へ出力される。もしくは、アンテナを介して受信された高周波信号は、伝送経路R2において伝達されてもよい。つまり、アンテナを介してRFout42に入力された高周波信号は、RFin44へ出力されてもよい。RFin43又は44に入力された高周波信号は、内部回路(図示せず)等へ出力される。   The transmission path R1 transmits a high frequency signal received via the antenna. Specifically, the high frequency signal input to the RFout 42 via the antenna is output to the RFin 43. Alternatively, the high frequency signal received via the antenna may be transmitted in the transmission path R2. That is, the high frequency signal input to the RFout 42 via the antenna may be output to the RFin 44. The high frequency signal input to the RFin 43 or 44 is output to an internal circuit (not shown) or the like.

ここで、図4の高周波スイッチ40における高周波信号の送信処理について説明する。伝送経路H2において、RFin41からRFout42に対して高周波信号を伝達する場合、FET45は、ハイレベルのCTRL_iが印加されることによりオン状態となる。また、FET49も同様に、ハイレベルのCTRL_mが印加されることによりオン状態となる。これに対して、FET46〜48は、ロウレベルのCTRL_j〜lが印加されることによりオフ状態となる。   Here, transmission processing of a high frequency signal in the high frequency switch 40 of FIG. 4 will be described. When a high frequency signal is transmitted from RFin 41 to RFout 42 in the transmission path H2, the FET 45 is turned on by applying a high level CTRL_i. Similarly, the FET 49 is turned on when a high-level CTRL_m is applied. On the other hand, the FETs 46 to 48 are turned off when the low level CTRL_j to l are applied.

ここで、FET48の機能について説明する。伝送経路H2において伝達される高周波信号は、アンテナを介して外部装置等へ送信される送信信号である。また、伝達経路R1及びR2において伝達される高周波信号は、アンテナを介して受信される受信信号である。一般的に、受信信号の信号強度(レベル)は、送信信号のレベルと比較して小さい。そのため、RFin41からRFout42に対して出力される送信信号が、RFin43及びRFin44へ流れ込んだ場合、レベルの小さい受信信号を適切に復調等できなくなる。このような現象を防止するために、FET48は、伝送経路H2において高周波信号が伝達される場合、オフ状態となり、伝送経路H2から、伝送経路R1及びR2に対して高周波信号が流れ込むことを防止する。   Here, the function of the FET 48 will be described. The high-frequency signal transmitted through the transmission path H2 is a transmission signal transmitted to an external device or the like via an antenna. Further, the high-frequency signal transmitted through the transmission paths R1 and R2 is a reception signal received via the antenna. In general, the signal strength (level) of a received signal is smaller than the level of a transmitted signal. For this reason, when a transmission signal output from RFin 41 to RFout 42 flows into RFin 43 and RFin 44, a received signal with a low level cannot be demodulated properly. In order to prevent such a phenomenon, the FET 48 is turned off when a high frequency signal is transmitted through the transmission path H2, and prevents the high frequency signal from flowing from the transmission path H2 into the transmission paths R1 and R2. .

また、ノード51からみてRFin43及びRFin44側は、シャント経路S3上にオープンスタブ50を設けたことにより、全反射に近づいている。そのため、伝送経路H2上の高周波信号がRFin43及びRFin44側に流れ込む量は少なくなり、伝送経路H2上の高周波信号の挿入損失は小さくなる。ここで、オープンスタブ50のオープンスタブ長は、実施の形態1と同様、高周波信号の波長の1/4又は1/4の奇数倍に調整されている。   Further, when viewed from the node 51, the RFin 43 and RFin 44 sides are approaching total reflection due to the provision of the open stub 50 on the shunt path S3. Therefore, the amount of high-frequency signals on the transmission path H2 flowing into the RFin 43 and RFin 44 side is reduced, and the insertion loss of the high-frequency signals on the transmission path H2 is reduced. Here, the open stub length of the open stub 50 is adjusted to ¼ of the wavelength of the high-frequency signal or an odd multiple of ¼ as in the first embodiment.

次に、図4の高周波スイッチ40における高周波信号の受信処理について説明する。伝送経路R1において、RFout42からRFin43に対して高周波信号を伝達する場合、FET46及びFET48は、ハイレベルのCTRL_j及びlが印加されることによりオン状態となる。これに対して、FET45、47及び49は、ロウレベルのCTRL_i、k及びmが印加されることによりオフ状態となる。これにより、RFout42からRFin43に対して、高周波信号が伝達される。また、伝送経路R2において、RFout42からRFin44に対して高周波信号を伝達する場合、FET47及びFET48は、ハイレベルのCTRL_k及びlが印加されることによりオン状態となる。これに対して、FET45、46及び49は、ロウレベルのCTRL_i、j及びmが印加されることによりオフ状態となる。   Next, the reception process of the high frequency signal in the high frequency switch 40 of FIG. 4 is demonstrated. In the transmission path R1, when a high frequency signal is transmitted from RFout 42 to RFin 43, the FET 46 and the FET 48 are turned on when the high-level CTRL_j and l are applied. On the other hand, the FETs 45, 47, and 49 are turned off when low-level CTRL_i, k, and m are applied. As a result, a high-frequency signal is transmitted from RFout 42 to RFin 43. In addition, when a high frequency signal is transmitted from the RFout 42 to the RFin 44 in the transmission path R2, the FET 47 and the FET 48 are turned on when the high-level CTRL_k and l are applied. On the other hand, the FETs 45, 46 and 49 are turned off when the low level CTRL_i, j and m are applied.

以上説明したように、送信処理と受信処理とを実行する高周波スイッチ回路40においても、図1における高周波スイッチ回路10と同様に、伝送経路H2を伝達される高周波信号の挿入損失を小さくすることができる。   As described above, in the high-frequency switch circuit 40 that executes the transmission process and the reception process, the insertion loss of the high-frequency signal transmitted through the transmission path H2 can be reduced as in the high-frequency switch circuit 10 in FIG. it can.

また、シャント経路にオープンスタブを用いることにより、実施の形態1及び2と同様、高周波スイッチ回路40の低コスト化及び製造工程の単純化を図ることができる。   Further, by using an open stub for the shunt path, the cost of the high-frequency switch circuit 40 can be reduced and the manufacturing process can be simplified as in the first and second embodiments.

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。   Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention.

10、20、40 高周波スイッチ回路
11、13、21、23、24、41、43、44 RFin
12、22、42 RFout
14〜16、25〜29、45〜49 FET
17、30、50 オープンスタブ
18、19、31〜35、51〜53 ノード
10, 20, 40 High-frequency switch circuit 11, 13, 21, 23, 24, 41, 43, 44 RFin
12, 22, 42 RFout
14-16, 25-29, 45-49 FET
17, 30, 50 Open stub 18, 19, 31-35, 51-53 nodes

Claims (7)

第1の端子と第2の端子との間において信号を伝達する第1の伝送路上に設けられた第1のスイッチ部と、
第3の端子と前記第2の端子との間において信号を伝達する第2の伝送路上に設けられた第2のスイッチ部と、
前記第3の端子と前記第2のスイッチ部との間に一端が前記第2の伝送路と接続され、他端がオープンスタブである第3の伝送路と、
前記第3の伝送路上に設けられた第3のスイッチ部と、を備え、
前記第1の伝送路上を前記信号が伝達される場合、
前記第1のスイッチ部及び前記第3のスイッチ部がオン状態となり、前記第2のスイッチ部がオフ状態となるように制御される、スイッチ回路。
A first switch unit provided on a first transmission path for transmitting a signal between the first terminal and the second terminal;
A second switch unit provided on a second transmission path for transmitting a signal between a third terminal and the second terminal;
A third transmission line having one end connected to the second transmission line and the other end being an open stub between the third terminal and the second switch unit;
A third switch unit provided on the third transmission line,
When the signal is transmitted on the first transmission path,
A switch circuit that is controlled so that the first switch unit and the third switch unit are turned on and the second switch unit is turned off.
前記第3の伝送路は、前記第2の伝送路と並列に接続され、前記オープンスタブの長さが変更されることにより、前記第2の伝送路及び前記第3の伝送路におけるインピーダンスが調整される、請求項1記載のスイッチ回路。   The third transmission line is connected in parallel with the second transmission line, and the impedance of the second transmission line and the third transmission line is adjusted by changing the length of the open stub. The switch circuit according to claim 1. 前記オープンスタブは、前記第1の伝送路において伝達される信号の波長のn×1/4(nは奇数)の長さである、請求項1又は2記載のスイッチ回路。   3. The switch circuit according to claim 1, wherein the open stub has a length of n × 1/4 (n is an odd number) of a wavelength of a signal transmitted through the first transmission path. 第4の端子と前記第2の端子との間において信号を伝達する第4の伝送路と、
前記第4の伝送路上に設けられた第4のスイッチ部と、
前記第4の端子と前記第4のスイッチ部との間に一端が前記第4の伝送路と接続され、他端がオープンスタブである第5の伝送路と、
前記第5の伝送路上に設けられた第5のスイッチ部と、をさらに備え、
前記第1の伝送路上を前記信号が伝達される場合、
前記第1のスイッチ部、前記第3のスイッチ部及び前記第5のスイッチ部がオン状態となり、前記第2のスイッチ部及び前記第4のスイッチ部がオフ状態となるように制御される、請求項1乃至3のいずれか1項に記載のスイッチ回路。
A fourth transmission line for transmitting a signal between a fourth terminal and the second terminal;
A fourth switch unit provided on the fourth transmission line;
A fifth transmission line having one end connected to the fourth transmission line and the other end being an open stub between the fourth terminal and the fourth switch unit;
A fifth switch section provided on the fifth transmission line, and
When the signal is transmitted on the first transmission path,
The first switch unit, the third switch unit, and the fifth switch unit are controlled to be turned on, and the second switch unit and the fourth switch unit are controlled to be turned off. Item 4. The switch circuit according to any one of Items 1 to 3.
前記第1の伝送路は、
前記第1の端子から前記第2の端子に対して、前記第2の伝送路において伝達される信号よりも高い周波数を有する高周波信号を伝達し、
前記第2の伝送路は、
前記第3の端子から前記第2の端子に対して、前記高周波信号よりも低い周波数を有する低周波信号を伝達する、請求項1乃至4のいずれか1項に記載のスイッチ回路。
The first transmission line is
Transmitting a high-frequency signal having a higher frequency than a signal transmitted in the second transmission path from the first terminal to the second terminal;
The second transmission line is
5. The switch circuit according to claim 1, wherein a low-frequency signal having a lower frequency than the high-frequency signal is transmitted from the third terminal to the second terminal. 6.
前記第1の伝送路は、
外部装置へ送信する送信信号を前記第1の端子から前記第2の端子へ伝達し、
前記第2の伝送路は、
前記外部装置から受信した受信信号を前記第2の端子から前記第3の端子へ伝達する、請求項1乃至4のいずれか1項に記載のスイッチ回路。
The first transmission line is
Transmitting a transmission signal to be transmitted to an external device from the first terminal to the second terminal;
The second transmission line is
5. The switch circuit according to claim 1, wherein a reception signal received from the external device is transmitted from the second terminal to the third terminal. 6.
前記オープンスタブは、
基板上の配線の一端を開放端にすることにより形成される請求項1乃至6のいずれか1項に記載のスイッチ回路。
The open stub is
The switch circuit according to claim 1, wherein the switch circuit is formed by opening one end of the wiring on the substrate.
JP2011050112A 2011-03-08 2011-03-08 Switch circuit Withdrawn JP2012186757A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011050112A JP2012186757A (en) 2011-03-08 2011-03-08 Switch circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011050112A JP2012186757A (en) 2011-03-08 2011-03-08 Switch circuit

Publications (1)

Publication Number Publication Date
JP2012186757A true JP2012186757A (en) 2012-09-27

Family

ID=47016402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011050112A Withdrawn JP2012186757A (en) 2011-03-08 2011-03-08 Switch circuit

Country Status (1)

Country Link
JP (1) JP2012186757A (en)

Similar Documents

Publication Publication Date Title
US9941582B2 (en) Switch module, front-end module, and driving method for switch module
JP6216753B2 (en) Multi-band device to reduce band loading
US7417515B2 (en) On-chip TX/RX antenna switching
CN106664086B (en) Parasitic compensation for radio frequency switching applications
JP6460046B2 (en) Switch module, front end module, and drive method of switch module
KR20170093208A (en) Adjustable rf coupler
US10340959B2 (en) Front-end module and communication device
US10461798B2 (en) High-frequency module
US10778211B2 (en) Switching circuit and semiconductor module
US10110194B2 (en) Variable filter circuit, RF front end circuit and communication device
CN103986450A (en) Switch, tuner of antenna and radio frequency device
CN105049016B (en) The single-pole double throw RF switch and hilted broadsword of single-pole single-throw(SPST RF switch and its composition throw RF switch more
GB2504488A (en) Transceiver with a series switch positioned between a common impedance matching network and an LNA to provide transmit/receive switching
CN108377151B (en) A kind of multimode multi-frequency radio frequency front-end module, chip and communication terminal
CN102355223A (en) Single-chip GSM (Global System for Mobile Communications) radio-frequency antenna switch module and GSM radio-frequency front end
JP5335963B2 (en) RF antenna switch circuit, high frequency antenna component, and mobile communication device
KR20170004238A (en) Wide-band module and communication device including the same
US9048898B2 (en) Front end module
US10756727B2 (en) Switching circuit and high-frequency module
US8829977B2 (en) High frequency switch including diode-connected transistor connected to gate of transistor forming or blocking high frequency signal flow path
JP2012186757A (en) Switch circuit
US11387801B1 (en) Adjustable rejection circuit with tunable impedance
JP6466872B2 (en) Communication circuit
KR20140086487A (en) Radio frequency switch circuit
US9281850B1 (en) Adaptive impedance translation circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513