JP2012155150A - 画像表示装置及びその制御方法 - Google Patents

Abstract

【課題】自発光型の画像表示装置において、画素間の残光時間の違いに起因して発生する色割れを抑制し、高品質なカラー表示を実現するための技術を提供する。
【解決手段】第１の電気光学素子を駆動するための電気信号を前記第１の電気光学素子に印加する第１の画素回路と、前記第１の電気光学素子よりも残光時間が短い第２の電気光学素子を駆動するための電気信号を前記第２の電気光学素子に印加する第２の画素回路と、を含む複数の画素回路で１つのピクセルが形成される。前記第１及び第２の画素回路は、前記第２の電気光学素子に印加される電気信号の波形の重心が、前記第１の電気光学素子に印加される電気信号の波形の重心に比べて時間的に遅れるように、それぞれの電気信号を出力する。
【選択図】図１

Description

本発明はアクティブマトリクス駆動方式の画像表示装置及びその制御方法に関する。

フラットパネルディスプレイ（ＦＰＤ）として、液晶表示装置（ＬＣＤ）、プラズマ表示装置（ＰＤＰ）、エレクトロルミネッセンス表示装置（ＥＬＤ）、フィールドエミッション表示装置（ＦＥＤ）などがある。中でも、ＥＬＤは自発光型で視野角依存性が小さく、高速応答であるため良好な動画画質を実現しやすい特徴がある。また、ＥＬＤの中でもアクティブマトリクス駆動方式の表示装置は、高精細化しやすく、表示素子に流れるピーク電流を小さく出来るため寿命が長く高信頼性の表示装置を実現できる。

アクティブマトリクス駆動方式のホールド型の表示装置では、動画表示の際に映像がボケて見えるいわゆるホールドボケという現象が発生する。下記特許文献１には、１フレーム内での発光時間の割合（デューティー）を変えることにより、時間平均の表示輝度を簡便に調節した有機ＥＬ素子を備えた画像表示装置が開示されている。

特開２００１−６００７６号公報

ＥＬＤやＦＥＤのような自発光型の表示装置では、発光体の材料として、蛍光材料と燐光材料のいずれも使用可能である。蛍光材料は残光時間が短く、燐光材料は残光時間が長いが発光効率が大きいというように、材料毎に特長が異なる。ここで色毎或いは画素毎に蛍光材料と燐光材料を自由に選択できれば、設計の自由度が増すと共に、カラー表示装置の高輝度化や色再現域の拡大を期待できる。しかしながら、蛍光材料と燐光材料とでは残光特性が異なる等の理由から、従来は、複数の画素を配列する表示パネル上には、蛍光材料のみ或いは燐光材料のみというように、全ての画素が同種の材料で構成されるのが一般的であった。

我々が検討を行った結果、色毎に残光特性の違う発光体を用いた高精細表示装置で高速に動く映像を表示した場合に、発光体の残光特性の違いに起因した「色割れ」という現象が発生して、妨害感が発生することがわかった。以下に色割れ現象について詳細に説明する。

図２は、矩形の電流波形を印加した場合の、短残光の発光体の発光波形と長残光の発光体の発光波形である。横軸は時間であり、電流波形の縦軸は電流値、発光波形の縦軸は発光強度である。図に示すとおり、短残光の発光体の発光波形は電流波形とほとんど同じ形になるが、長残光の発光体の発光波形は発光の立ち上りと立下りが所定の時定数をもつ形になる。よって、発光の立ち上りでは短残光の発光体の色（以下、短残光色）が相対的に強くなり、発光の立下りでは長残光の発光体の色（以下、長残光色）が相対的に強くなり、妨害感が発生する。ここでは、前者の発光の立ち上り時の現象を「着色立ち上り遅れ」、後者の発光の立下り時の現象を「着色尾引き」と呼ぶことにする。これらの現象は、高速に移動する映像を人間が追従視した場合に顕著になり、長残光色があたかも遅れて移動するように見える。

本発明は、上記課題に鑑みなされたものであり、自発光型の画像表示装置において、画素間の残光時間の違いに起因して発生する色割れを抑制し、高品質なカラー表示を実現するための技術を提供することを目的とする。

本発明の第一態様は、アクティブマトリクス駆動される自発光型の画像表示装置であって、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差部のそれぞれに配置された複数の画素回路と、を有しており、第１の電気光学素子を駆動するための電気信号を前記第１の電気光学素子に印加する第１の画素回路と、前記第１の電気光学素子よりも残光時間が短い第２の電気光学素子を駆動するための電気信号を前記第２の電気光学素子に印加する第２の画素回路と、を含む複数の画素回路により１つのピクセルが形成され、前記第１及び第２の画素回路は、前記第２の電気光学素子に印加される電気信号の波形の重心が、前記第１の電気光学素子に印加される電気信号の波形の重心に比べて時間的に遅れるように、それぞれの電気信号を出力する画像表示装置を提供するものである。

本発明の第二態様は、複数の走査線と複数のデータ線の交差部のそれぞれに配置された複数の画素回路を有し、アクティブマトリクス駆動される自発光型の画像表示装置の制御方法であって、第１の画素回路から、第１の電気光学素子を駆動するための電気信号を前記第１の電気光学素子に印加するステップと、前記第１の画素回路とともに１つのピクセルを形成する第２の画素回路から、前記第１の電気光学素子よりも残光時間が短い第２の電気光学素子を駆動するための電気信号を前記第２の電気光学素子に印加するステップと、を含み、前記第１及び第２の画素回路は、前記第２の電気光学素子に印加される電気信号の波形の重心が、前記第１の電気光学素子に印加される電気信号の波形の重心に比べて時間的に遅れるように、それぞれの電気信号を出力する画像表示装置の制御方法を提供するものである。

本発明によれば、自発光型の画像表示装置において、画素間の残光時間の違いに起因して発生する色割れを抑制し、高品質なカラー表示を実現することができる。

本発明の第三実施形態の電流波形と発光波形の関係を説明するための図。 従来の画像表示装置の電流波形と発光波形の関係を説明するための図。 本発明の第一実施形態の画像表示装置の画素回路の一例。 本発明の第一及び第三実施形態の画像表示装置の全体構成の一例。 本発明の第一実施形態の電流波形と発光波形の関係を説明するための図。 本発明の第二実施形態の画像表示装置の画素回路の一例。 本発明の第二実施形態の画像表示装置の全体構成の一例。 本発明の第二実施形態の電流波形と発光波形の関係を説明するための図。 本発明の第二実施形態の画像表示装置の課題を説明するための図。 本発明の第三実施形態の画像表示装置の画素回路の一例。 本発明の第三実施形態の画像表示装置の画素回路の変形例。 本発明の第三実施形態の画像表示装置の全体構成の変形例。 従来の画像表示装置の画素回路。 従来の画像表示装置のタイミングチャート。

本発明は、残光時間の異なる複数の電気光学素子を発光素子として用いる画像表示装置に関し、詳しくは、残光時間の違いによって発生する色割れを抑制するため、各素子を駆動する電気信号の立ち上がり／立下りの速度やタイミングを制御する技術に関する。本発
明は、複数の電気光学素子をアクティブマトリクス駆動する方式の画像表示装置に好ましく適用できる。ここで電気光学素子とは、電気信号（電流信号または電圧信号）により発光強度（輝度）が制御される自発光型のデバイスをいい、例えば、有機発光ダイオード（ＯＬＥＤ）、電子放出素子（冷陰極素子）と電子線励起蛍光体からなる発光素子などがある。
以下、ＯＬＥＤを発光素子として用いるＥＬＤを例にして、本発明の実施の形態について説明する。

（参考例：従来技術の説明）
先ず、本発明の理解を容易にするために、本発明の前提となるアクティブマトリクス型表示装置について従来例（特許文献１の第一実施形態）の説明をする。

図１３は、参考例の一画素分の等価回路図である。図示するように、本画像表示装置は、所定の走査サイクル（フレーム）で画素回路ＰＸＬを選択するための走査線Ｙと、画素回路ＰＸＬを駆動するための階調情報を与えるデータ線Ｘとがマトリクス状に配設されている。走査線Ｙとデータ線Ｘの交差部に配置された画素回路ＰＸＬは、発光素子ＯＬＥＤと、第一の能動素子であるＴＦＴ１と、第二の能動素子であるＴＦＴ２と、保持容量Ｃｓとを含む。発光素子ＯＬＥＤは供給される電流量によって輝度が変化する。ＴＦＴ１は、走査線Ｙによって制御されるスイッチであり、ＯＮのときに、データ線Ｘから供給される階調情報を保持容量Ｃｓに書き込む。ＴＦＴ２は、保持容量Ｃｓに書き込まれた階調情報に応じて、発光素子ＯＬＥＤに供給する電気信号（本例では電流量）を制御するトランジスタである。

画素回路ＰＸＬへの階調情報の書き込みは、走査線Ｙが選択された状態で、データ線Ｘに階調情報に応じた電気信号（データ電位Ｖｄａｔａ）を印加することによって行われる。画素回路ＰＸＬに書き込まれた階調情報は走査線Ｙが非選択となったあとも保持容量Ｃｓに保持され、発光素子ＯＬＥＤは保持された階調情報に応じた輝度で点灯を維持可能である。

また、第三の能動素子であるＴＦＴ３は、発光素子ＯＬＥＤの発光期間を制御するためのスイッチ（消灯回路）である。具体的には、ＴＦＴ３のゲートＧに与える制御信号によりＴＦＴ２のゲート電位を制御して、ＯＬＥＤを消灯することが可能である。この制御信号は、停止制御線Ｚを介して対応する走査線上の各画素回路ＰＸＬに含まれるＴＦＴ３に与えられる。制御信号に応じてＴＦＴ３をオン状態にすることにより、保持容量Ｃｓが放電されて、ＴＦＴ２のゲート−ソース間電圧Ｖｇｓが０Ｖとなり、ＯＬＥＤに流れる電流を遮断することができる。同一走査線上の全画素回路ＰＸＬのＴＦＴ３のゲートＧは同一停止制御線Ｚに共通接続されており、停止制御線Ｚ単位で発光停止制御を行うことができる。

図４は、図１３に示した画素回路ＰＸＬをマトリクス状に配列した画像表示装置の全体構成を示す回路図である。図示するように、走査線Ｙ１，Ｙ２，…，ＹＮが行状に配列され、データ線Ｘが列状に配列されている。各走査線Ｙとデータ線Ｘの交差部に画素回路ＰＸＬが形成されている。又、走査線Ｙ１，Ｙ２，…，ＹＮと平行に、停止制御線Ｚ１，Ｚ２，…，ＺＮが形成されている。

走査線Ｙは走査線駆動回路２１に接続されている。走査線駆動回路２１はシフトレジスタを含んでおり、垂直クロックＶＣＫに同期して垂直スタートパルスＶＳＰ１を順次転送することにより、走査線Ｙ１，Ｙ２，…，ＹＮを一走査サイクル内で順次選択する。一方、停止制御線Ｚは停止制御線駆動回路２３に接続されている。この駆動回路２３もシフトレジスタを含んでおり、ＶＣＫに同期して垂直スタートパルスＶＳＰ２を順次転送するこ
とにより、停止制御線Ｚに制御信号を出力する。尚、ＶＳＰ２は遅延回路２４により所定時間だけＶＳＰ１から遅延している。

データ線Ｘはデータ線駆動回路２２に接続されている。データ線駆動回路２２は、走査線Ｙの線順次走査に同期して、各データ線Ｘに階調情報に対応した電気信号を出力する。この場合、データ線駆動回路２２は、いわゆる線順次駆動を行い、選択された画素の行に対して一斉に電気信号を供給する。

図１４は、図４に示した画像表示装置の動作説明に供するタイミングチャートである。まず、垂直スタートパルスＶＳＰ１が走査線駆動回路２１及び遅延回路２４に入力される。走査線駆動回路２１はＶＳＰ１の入力を受けたあと、垂直クロックＶＣＫに同期して走査線Ｙ１，Ｙ２，…，ＹＮを順次選択し、走査線単位で階調情報が画素回路ＰＸＬに書き込まれていく。各画素回路ＰＸＬは書き込まれた階調情報に応じた強度で発光を開始する。ＶＳＰ１は遅延回路２４で遅延され、ＶＳＰ２として停止制御線駆動回路２３に入力される。停止制御線駆動回路２３はＶＳＰ２を受けたあと、垂直クロックＶＣＫに同期して停止制御線Ｚ１，Ｚ２，…，ＺＮを順次選択し、発光が走査線単位で停止していく。

図４、図１３、図１４に示した構成によれば、各画素回路ＰＸＬが発光するのは階調情報が書き込まれてから発光停止制御信号によって発光が停止するまでの間、即ち概ね遅延回路２４によって設定された遅延時間分である。その遅延時間をτとし、一走査サイクル（一フレーム）の時間をＴとすると、画素が発光している時間的割合即ちデューティーは概ねτ／Ｔとなる。

（第一実施形態）
以下に本発明の第一実施形態について、前記参考例と違う点について詳細に説明する。
図３は本発明の第一実施形態の左右二画素分の等価回路図の一例である。左側は、長残光の発光体であるＯＬＥＤ１（第１の電気光学素子）を有する長残光色の第１の画素回路（ＰＸＬ１）であり、右側は、短残光の発光体であるＯＬＥＤ２（第２の電気光学素子）を有する短残光色の第２の画素回路（ＰＸＬ２）である。一般的な画像表示装置では、複数の原色（例えばＲＧＢの３色）の画素回路で１つの点を表現する。各原色の画素回路を「サブピクセル」とよび、複数のサブピクセルの組を「ピクセル」とよぶ場合もある。図３の各画素回路はサブピクセルに対応するものである。

各原色の発光体材料は、各種の蛍光材料や燐光材料の中から、色純度、発光効率、寿命、色バランスなどを考慮して適宜選択される。本実施形態では、例えば、Ｒ（赤）画素の発光体材料として長残光の燐光材料が用いられ、Ｇ（緑）画素及びＢ（青）画素の発光体材料として短残光の蛍光材料が用いられたものとする。図３においては、ＰＸＬ１がＲ画素を表し、ＰＸＬ２がＧ画素を表している。なお、Ｂ画素は図示されていないが、ＰＸＬ２と同じ回路構成である。

画素回路の基本構成は参考例と同じであるが、第２の画素回路ＰＸＬ２が、保持容量Ｃｓ２の放電経路上に抵抗Ｒを有している点が異なる。すなわち、短残光の第２の画素回路ＰＸＬ２では、保持容量Ｃｓ２と抵抗Ｒとで消灯回路が構成されている。この抵抗Ｒは、発光体の残光特性の差に起因する残光時間の差をＯＬＥＤに印加する電流波形の立下り特性で調整するためのものであり、Ｃｓ２の放電の速度、つまりＴＦＴ２２のゲート電位の低下速度が遅くなるように作用する。

抵抗Ｒの値は、保持容量Ｃｓ２と抵抗Ｒからなる時定数が２つの発光体ＯＬＥＤ１、ＯＬＥＤ２の残光時定数の差に相当するように設定するとよい。抵抗Ｒの形成方法は、ＴＦＴ３２のゲート幅やゲート長を調整してＯＮ抵抗がＴＦＴ３１よりも大きくなるようにし
てもよいし、適当な抵抗材を用いて形成しても構わない。以上のように、第一実施形態は、発光体の残光時間と抵抗値以外は、参考例と同じである。

図５は図３に示した本発明の第一実施形態にかかる画像表示装置の動作説明をするためのタイミングチャートである。図５の最上段は短残光色の画素回路ＰＸＬ２の電流波形、二段目は長残光色の画素回路ＰＸＬ１の電流波形を示し、横軸は時間、縦軸は電流量である。三段目と四段目はそれぞれＰＸＬ２とＰＸＬ１の発光波形を示し、横軸は時間、縦軸は発光強度である。

ＰＸＬ１とＰＸＬ２とでは、電流信号の立ち上り及び立下りの開始タイミングは同じである。しかし、ＰＸＬ２の容量Ｃｓ２の放電時定数がＰＸＬ１の容量Ｃｓ１の放電時定数より抵抗Ｒの分だけ大きいため、ＯＬＥＤ２の駆動トランジスタＴＦＴ２２のゲート電位はＯＬＥＤ１の駆動トランジスタＴＦＴ２１のゲート電位に比べ、緩やかに低下する。したがって、図５に示すように、ＯＬＥＤ２に印加される電流信号の減衰速度が、ＯＬＥＤ１に印加される電流信号の減衰速度よりも遅くなる。その結果、ＯＬＥＤ２に印加される電流波形の重心をＯＬＥＤ１に印加される電流波形の重心よりも時間的に遅らせることができる。

以上述べた構成により、図５に示すように、短残光色と長残光色の発光波形の重心のずれを従来（図２参照）よりも小さくできるため、色割れを抑制することができる。特に本実施形態では、短残光色の画素に対し、長残光色の画素における残光に相当する発光を行わせることができるため、着色尾引きを効果的に抑制することができる。

（第二実施形態）
第一実施形態では、図５に示すとおり発光の立下り波形をそろえることができるが、発光の立ち上り波形をそろえることができない。それゆえ、発光波形の重心が長残光色（ＰＸＬ１）の方が時間的に遅くなってしまい色割れが残ってしまうという課題がある。

そこで本発明の第二実施形態では、短残光の電気光学素子（ＯＬＥＤ２）に印加される電流波形の立ち上がりのタイミングを、長残光の電気光学素子（ＯＬＥＤ１）に印加される電流波形の立ち上がりのタイミングよりも遅らせる。以下に本発明の第二実施形態について、第一実施形態と違う点について詳細に説明する。

図６は本発明の第二実施形態の左右上下四画素分の等価回路図の一例であり、図７は図６に示した画素回路ＰＸＬをマトリクス状に配列した画像表示装置の全体構成を示す回路図の一例である。図示するように、走査線ＹとＴＦＴ１１２（またはＴＦＴ１２２）との配線方法以外は、第一実施形態と同じである。第二実施形態では、発光の立ち上りの遅い長残光色の画素回路（ＰＸＬ１）が短残光色の画素回路（ＰＸＬ２）よりも早く発光開始するように配線する。具体的には、ＰＸＬ１は第一実施形態と同様に配線し、ＰＸＬ２は、ＰＸＬ１が接続されている走査線Ｙの次に駆動（選択）される走査線Ｙに接続される。これにより、図８に示すとおり短残光色の発光の立ち上り開始タイミングを１走査行期間ぶんだけ遅らせることが出来る。なお、データ線駆動回路２２からは、ＰＸＬ１とＰＸＬ２とで１行分ずれた階調情報を出力すればよい。

以上のように、第２の電気光学素子に印加される電流波形の立ち上がりのタイミングを、第１の電気光学素子に印加される電流波形の立ち上がりのタイミングよりも遅らせることで、図８に示すとおり発光波形の重心の差をゼロもしくは可及的に小さくできる。よって、第一実施形態よりもさらに色割れを効果的に抑制することができる。

（第三実施形態）
第二実施形態の方法では、立ち上がりのタイミングを１走査行期間分しか調整することができない。そのため、発光期間（デューティー）が大きい場合は、ＰＸＬ１とＰＸＬ２の発光波形の重心をそろえることが困難である。また、図９のように、発光の立ち上がり初期で短残光色が強くなり色バランスが悪化する（着色立ち上り遅れ）という課題が発生する。

そこで本発明の第三実施形態では、短残光の電気光学素子（ＯＬＥＤ２）に印加される電流波形の立ち上がりにおける上昇速度を、長残光の電気光学素子（ＯＬＥＤ１）に印加される電流波形の立ち上がりにおける上昇速度よりも遅くする。以下に本発明の第三実施形態について、第一実施形態と違う点について詳細に説明する。

図１０は本発明の第三実施形態の左右二画素分の等価回路図の一例である。図示するように、短残光色の画素回路ＰＸＬ２では、ＯＬＥＤ２を制御するトランジスタＴＦＴ２２のゲートＧと保持容量Ｃｓ２の間に抵抗Ｒ１が設けられている。それ以外の構成は、第一実施形態と同じである。

この抵抗Ｒ１は、発光体の残光特性の差に起因した発光の立ち上り特性の差を電流の立ち上り特性で調整するためのものである。Ｒ１の値は、Ｃｓ２とＲ１からなる時定数が２つの発光体の残光時定数の差に相当するように設定するとよい。

図１は図１０に示した本発明の第三実施形態にかかる画像表示装置の動作説明をするためのタイミングチャートである。図に示すとおり、短残光色の画素の電流の立ち上りと立下りを抵抗Ｒ１とＲ２で調整することにより、短残光色と長残光色の発光波形の差を調整する事ができる。

以上のように、第２の電気光学素子に流れる電流の立ち上り速度が、第１の電気光学素子に流れる電流の立ち上り速度よりも遅くなっていれば、図１に示すとおり着色立ち上り遅れを抑制することができる。よって、第二実施形態よりもさらに色割れを効果的に抑制することができる。

（第三実施形態の変形例）
図１１は本発明の第三実施形態の変形例の上下左右四画素分の画素回路の一例である。また、図１２は図１１に示した画素回路をマトリクス状に配列した画像表示装置の全体構成を示す回路図の一例である。第三実施形態との違いは、停止制御線Ｚが上下に隣接する２行分の画素回路で共有されている点と、抵抗Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２の特性である。

走査線Ｙは別のため、発光開始タイミングは下の画素回路の方が遅いが、停止制御線Ｚが共通のため、発光停止タイミングは上下の画素回路で同じとなる。そのため、下の画素回路の方が発光期間（デューティー）が小さくなり、輝度斑が発生することになる。そこで、本変形例では、輝度斑の発生を抑制するために、下の画素回路のＯＬＥＤに印加される電流波形の減衰速度を上の画素回路のものよりも遅くすることによって、実効的な発光期間が同じになるようにしている。

具体的には、下の画素回路ＰＸＬ１の消灯回路に設けられた抵抗Ｒ２１などからなる時定数が、上の画素回路ＰＸＬ１の消灯回路に設けられた抵抗Ｒ１１などからなる時定数よりもおよそ１走査行期間分大きくなるように設定するとよい。また、下の画素回路ＰＸＬ２の消灯回路に設けられた抵抗Ｒ２２などからなる時定数が、上の画素回路ＰＸＬ２の消灯回路に設けられた抵抗Ｒ１２などからなる時定数よりもおよそ１走査行期間分大きくなるようにするとよい。また、抵抗Ｒ１２とＲ１１の値は、第一実施形態と同じように、２
つの発光体（ＯＬＥＤ１２とＯＬＥＤ１１）の残光時定数の差に対応するように設定する。抵抗Ｒ２２とＲ２１の値も、２つの発光体（ＯＬＥＤ２２とＯＬＥＤ２１）の残光時定数の差に対応するように設定する。尚、抵抗Ｒ１の値は第三実施形態と同じように設定する。

以上のようにすることにより、輝度斑を発生させることなく、停止制御線Ｚの数と発光停止制御駆動回路２３の出力段数を第三実施形態の半分にすることができる。

（その他）
以上述べた実施形態は本発明の一具体例にすぎず、本発明の範囲を限定するものではない。例えば、上記各実施形態の回路構成は一例であり、本発明は、残光特性の違う複数種類の電気光学素子と、各電気光学素子を駆動するための電気信号を出力する画素回路とを有し、アクティブマトリクス駆動される自発光型の画像表示装置であれば、適用できる。

例えば、電気光学素子として、電子放出素子と蛍光体からなる発光素子を用いるＦＥＤにも本発明を適用することができる。ＦＥＤの場合の画素回路では、ソースフォロア回路により電圧信号で電子放出素子を駆動することが好ましい。また、本発明は、別の画素回路（ＴＦＴの特性変動を補償するための様々な画素回路など）を有する画像表示装置にも適用することができる。また、発光特性の差を抑制する手段は、抵抗に限定する必要はなく、保持容量やゲート容量などを変更しても電気信号波形（発光波形）の重心を調整できるため、同様の効果を得ることができる。

また上記実施形態では、長残光と短残光の２種類の画素で説明をしたが、残光特性の異なる画素が３種類以上存在する場合にも本発明を適用可能である。例えば、ＲＧＢ３原色の画像表示装置において、各色の残光時間がＲ＞Ｇ＞Ｂのように相違する場合は、各色の電気光学素子に印加する電気信号の波形の重心がＲ、Ｇ、Ｂの順に遅くなるように、各色の画素回路に付加する抵抗値を調整すればよい。

Ｘ：データ線、Ｙ：走査線、Ｚ：停止制御線
ＰＸＬ１：第１の画素回路、ＰＸＬ２：第２の画素回路
ＯＬＥＤ１、ＯＬＥＤ１１、ＯＬＥＤ２１：第１の電気光学素子
ＯＬＥＤ２、ＯＬＥＤ１２、ＯＬＥＤ２２：第２の電気光学素子

Claims (8)

1. アクティブマトリクス駆動される自発光型の画像表示装置であって、
   複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差部のそれぞれに配置された複数の画素回路と、を有しており、
   第１の電気光学素子を駆動するための電気信号を前記第１の電気光学素子に印加する第１の画素回路と、前記第１の電気光学素子よりも残光時間が短い第２の電気光学素子を駆動するための電気信号を前記第２の電気光学素子に印加する第２の画素回路と、を含む複数の画素回路により１つのピクセルが形成され、
   前記第１及び第２の画素回路は、前記第２の電気光学素子に印加される電気信号の波形の重心が、前記第１の電気光学素子に印加される電気信号の波形の重心に比べて時間的に遅れるように、それぞれの電気信号を出力する
   ことを特徴とする画像表示装置。
2. 前記第１及び第２の画素回路は、前記第２の電気光学素子に印加される電気信号の波形の立下りにおける減衰速度を、前記第１の電気光学素子に印加される電気信号の波形の立下りにおける減衰速度よりも遅くする
   ことを特徴とする請求項１に記載の画像表示装置。
3. 前記第１及び第２の画素回路は、前記第２の電気光学素子に印加される電気信号の波形の立ち上がりのタイミングを、前記第１の電気光学素子に印加される電気信号の波形の立ち上がりのタイミングよりも遅くする
   ことを特徴とする請求項１または２に記載の画像表示装置。
4. 前記第１及び第２の画素回路は、前記第２の電気光学素子に印加される電気信号の波形の立ち上がりにおける上昇速度を、前記第１の電気光学素子に印加される電気信号の波形の立ち上がりにおける上昇速度よりも遅くする
   ことを特徴とする請求項１〜３のうちいずれか１項に記載の画像表示装置。
5. 各画素回路は、
   ゲートに印加される電圧に応じて電気光学素子に出力する電気信号を制御するトランジスタと、
   前記データ線から供給された階調情報を保持し、前記階調情報に応じた電圧を前記トランジスタのゲートに印加する保持容量と、
   前記保持容量を放電することにより前記電気光学素子を消灯する消灯回路と、を有しており、
   前記第２の画素回路の消灯回路は、前記第１の画素回路の消灯回路よりも放電の速度を遅くするための抵抗を有している
   ことを特徴とする請求項１〜４のうちいずれか１項に記載の画像表示装置。
6. 前記第２の画素回路は、前記第１の画素回路が接続されている走査線の次に駆動される走査線に接続されている
   ことを特徴とする請求項５に記載の画像表示装置。
7. 前記第２の画素回路は、前記トランジスタのゲートと前記保持容量の間に抵抗を有している
   ことを特徴とする請求項５または６に記載の画像表示装置。
8. 複数の走査線と複数のデータ線の交差部のそれぞれに配置された複数の画素回路を有し、アクティブマトリクス駆動される自発光型の画像表示装置の制御方法であって、
   第１の画素回路から、第１の電気光学素子を駆動するための電気信号を前記第１の電気光学素子に印加するステップと、
   前記第１の画素回路とともに１つのピクセルを形成する第２の画素回路から、前記第１の電気光学素子よりも残光時間が短い第２の電気光学素子を駆動するための電気信号を前記第２の電気光学素子に印加するステップと、を含み、
   前記第１及び第２の画素回路は、前記第２の電気光学素子に印加される電気信号の波形の重心が、前記第１の電気光学素子に印加される電気信号の波形の重心に比べて時間的に遅れるように、それぞれの電気信号を出力する
   ことを特徴とする画像表示装置の制御方法。

Images