JP2012152059A - Power supply circuit - Google Patents
Power supply circuit Download PDFInfo
- Publication number
- JP2012152059A JP2012152059A JP2011009876A JP2011009876A JP2012152059A JP 2012152059 A JP2012152059 A JP 2012152059A JP 2011009876 A JP2011009876 A JP 2011009876A JP 2011009876 A JP2011009876 A JP 2011009876A JP 2012152059 A JP2012152059 A JP 2012152059A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- power
- terminal
- potential side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
本発明は、微小電力を出力する発電素子に用いる電源回路に関し、特に、負荷に必要な電圧の電力を出力する電源回路に関するものである。 The present invention relates to a power supply circuit used for a power generation element that outputs minute electric power, and more particularly to a power supply circuit that outputs electric power of a voltage necessary for a load.
従来圧電素子や振動エネルギーを電気エネルギーに変換する素子等を用いて微小電力を発電して使用する際に、整流回路や平滑回路を介して負荷に所定電圧の電気エネルギーを供給する方法が一般的である。 Conventionally, a method of supplying electric energy of a predetermined voltage to a load via a rectifier circuit or a smoothing circuit is generally used when generating and using a minute electric power by using a piezoelectric element or an element that converts vibration energy into electric energy. It is.
微小電力の発電素子の一例としては、例えば、特開2010−119280号公報や特開2009−77614号公報に開示されるエレクトレット微小発電装置のような微小電力を発電する発電素子が知られている。このような発電素子によって発電された電力は微小な交流電力であるので、たいていの場合は整流して直流に変換した後、直流電圧を負荷に供給している。例えば、ダイオードを用いた半波整流回路や全波整流回路によって整流している。 As an example of a micro power generation element, for example, a power generation element that generates micro power, such as an electret micro power generation apparatus disclosed in JP 2010-119280 A or JP 2009-77614 A, is known. . Since the electric power generated by such a power generation element is minute AC power, in most cases, the DC voltage is supplied to the load after being rectified and converted to DC. For example, rectification is performed by a half-wave rectifier circuit using diodes or a full-wave rectifier circuit.
しかし、上記のような微小電力を発電する発電素子によって発電された電力を使用するとき、整流回路によって直流に変換したのみでは微小な電力しか得られず実際の電気回路などを動作させるには電力が小さすぎるという問題点があった。 However, when using the electric power generated by the power generation element that generates the minute electric power as described above, only a minute electric power can be obtained only by converting it into direct current by the rectifier circuit. There was a problem that was too small.
本発明は上記の問題点に鑑み、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる電力を得られるようにする電源回路を提供することにある。 In view of the above problems, the present invention is to provide a power supply circuit capable of obtaining electric power that can operate an actual electric circuit or the like using electric power generated by a power generation element that generates minute electric power.
本発明は上記の問題点を解決するために、発電素子によって発電された微小な発電電力を蓄電し、該蓄電した電力を負荷に供給する電源回路であって、低電位側端子と高電位側端子とを備えた所定の第1キャパシタンスを有する第1コンデンサを有し、前記発電電力を前記第1コンデンサに蓄電する蓄電手段と、低電位側端子と高電位側端子とを備えるととも前記第1キャパシタンスよりも大きい第2キャパシタンスを有する第2コンデンサと、前記第1コンデンサの低電位側端子と前記第2コンデンサの低電位側端子とを接続すると共に、前記第1コンデンサの端子間電圧が所定の第1しきい値電圧に達したときに導通状態になって前記第1コンデンサの端子間電圧が前記第1しきい値電圧よりも低い第2しきい値電圧になるまで前記第1コンデンサの高電位側端子から前記第2コンデンサの高電位側端子へ電力を供給して前記第2コンデンサに蓄電し、前記第1コンデンサの端子間電圧が前記第2しきい値電圧になったときに前記第1コンデンサの高電位側端子から前記第2コンデンサの高電位側端子への電力供給を停止する充電制御手段と、第2コンデンサの端子間電圧が所定の前記第2しきい値電圧より低い第3しきい値電圧に達したときに導通状態になって前記第2コンデンサの端子間電圧が前記第3しきい値電圧よりも低い第4しきい値電圧になるまで前記第2コンデンサから前記負荷へ電力を供給し、前記第2コンデンサの端子間電圧が前記第4しきい値電圧になったときに前記第2コンデンサから前記負荷への電力供給を停止する出力制御手段とを備えている電源回路を提案する。 In order to solve the above problems, the present invention is a power supply circuit that stores a minute amount of generated power generated by a power generation element and supplies the stored power to a load, and includes a low potential side terminal and a high potential side A first capacitor having a predetermined first capacitance and a power storage means for storing the generated power in the first capacitor; a low potential side terminal; and a high potential side terminal. A second capacitor having a second capacitance larger than one capacitance is connected to the low potential side terminal of the first capacitor and the low potential side terminal of the second capacitor, and the terminal voltage of the first capacitor is predetermined. Until the first threshold voltage of the first capacitor is reached, the first capacitor is turned on and the voltage across the first capacitor becomes the second threshold voltage lower than the first threshold voltage. When power is supplied from the high potential side terminal of the capacitor to the high potential side terminal of the second capacitor and stored in the second capacitor, and the voltage across the first capacitor becomes the second threshold voltage Charging control means for stopping the power supply from the high potential side terminal of the first capacitor to the high potential side terminal of the second capacitor, and the voltage across the terminals of the second capacitor is less than the predetermined second threshold voltage From the second capacitor until it reaches the fourth threshold voltage lower than the third threshold voltage when it reaches a low third threshold voltage and becomes conductive. Output control means for supplying power to the load and for stopping power supply from the second capacitor to the load when the voltage across the second capacitor reaches the fourth threshold voltage. Power supply To propose a road.
本発明によれば、蓄電手段によって外部の発電素子によって発電された電力が第1コンデンサに蓄電される。また、充電制御手段は、第1コンデンサの端子間電圧が所定の第1しきい値電圧に達したときに導通状態になって第1コンデンサの端子間電圧が前記第1しきい値電圧よりも低い第2しきい値電圧になるまで第1コンデンサの高電位側端子から第2コンデンサの高電位側端子へ電力を供給して第2コンデンサを蓄電する。さらに、充電制御手段は、第1コンデンサの端子間電圧が第2しきい値電圧になったときに第1コンデンサの高電位側端子から第2コンデンサの高電位側端子への電力供給を停止する。 According to the present invention, the electric power generated by the external power generation element by the power storage means is stored in the first capacitor. Further, the charge control means becomes conductive when the voltage across the first capacitor reaches a predetermined first threshold voltage, and the voltage across the first capacitor is greater than the first threshold voltage. Electric power is supplied from the high-potential side terminal of the first capacitor to the high-potential side terminal of the second capacitor until the second threshold voltage is lowered to store the second capacitor. Furthermore, the charge control means stops the power supply from the high potential side terminal of the first capacitor to the high potential side terminal of the second capacitor when the voltage between the terminals of the first capacitor reaches the second threshold voltage. .
第2コンデンサに蓄電された電力は、出力制御手段によって負荷に供給される。このとき、出力制御手段は、第2コンデンサの端子間電圧が第2しきい値電圧より低い第3しきい値電圧に達したときに導通状態になって第2コンデンサの端子間電圧が第3しきい値電圧よりも低い第4しきい値電圧になるまで第2コンデンサから負荷へ電力を供給し、第2コンデンサの端子間電圧が第4しきい値電圧になったときに第2コンデンサから負荷への電力供給を停止する。 The electric power stored in the second capacitor is supplied to the load by the output control means. At this time, the output control means becomes conductive when the voltage between the terminals of the second capacitor reaches the third threshold voltage lower than the second threshold voltage, and the voltage between the terminals of the second capacitor becomes the third voltage. Power is supplied from the second capacitor to the load until a fourth threshold voltage lower than the threshold voltage is reached, and when the voltage across the second capacitor reaches the fourth threshold voltage, Stop power supply to the load.
本発明の電源回路は、発電素子によって発電された電力を一端第1コンデンサに蓄電し、第1コンデンサに蓄電された電力によって、負荷を動作させるために必要な電圧を得られる状態にまで第2コンデンサを充電した後、第2コンデンサに蓄電された電力を負荷に供給するので、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる。 In the power supply circuit of the present invention, the power generated by the power generation element is stored in the first capacitor at one end, and the power necessary for operating the load is obtained by the power stored in the first capacitor. Since the power stored in the second capacitor is supplied to the load after the capacitor is charged, an actual electric circuit or the like can be operated by the power generated by the power generation element that generates the minute power.
以下、図面を参照して本発明の一実施形態を説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
図1において、10は電源回路で、全波整流回路20、第1コンデンサC1、充電制御回路30、第2コンデンサC2、出力制御回路40から構成されている。本実施形態においては、全波整流回路20と第1コンデンサC1によって本発明における蓄電手段が構成され、充電制御回路30によって本発明における充電制御手段が構成され、出力制御回路40によって本発明における出力制御手段が構成される。なお、本実施形態では、微小電力発電素子として、負荷純抵抗80Mオームを接続したときに4マイクロWの電力を得られるものを使用して各構成部分の電圧波形を計測した。
In FIG. 1,
全波整流回路10は、周知のダイオード全波整流回路であって、コンデンサCpと4つの整流用ダイオードD1〜D4から構成されている。コンデンサCpの一端は一方の入力端子11aに接続され、コンデンサCpの他端はダイオードD2のアノードとダイオードD4のカソードに接続されている。また、ダイオードD1のアノードとダイオードD3のカソードは他方の入力端子11bに接続されている。さらに、ダイオードD1のカソードとダイオードD2のカソードは第1コンデンサC1の一方の端子に接続され、ダイオードD3のアノードとダイオードD4のアノードは第1コンデンサC1の他方の端子に接続されている。
The full-
充電制御回路30は、3つのPNP型トランジスタTR1〜TR3と1つのNPN型トランジスタTR4、7つの抵抗器R1〜R7、1つのダイオードD5、2つのツェナーダイオードZD1,ZD2から構成されている。トランジスタTR1のエミッタは、抵抗器R1の一端と、第1コンデンサC1の一端、抵抗器R5の一端、トランジスタTR2のエミッタに接続されている。
The
トランジスタTR1のベースは抵抗器R1の他端と抵抗器R2の一端に接続されている。抵抗器R2の他端はツェナーダイオードZD1のカソードに接続され、ツェナーダイオードZD1のアノードは第1コンデンサC1の他端に接続されている。トランジスタTR1のコレクタは、抵抗器R3の一端と、抵抗器R4の一端、ツェナーダイオードZD2のアノードに接続されている。抵抗器R3の他端は第1コンデンサC1の他端に接続されている。 The base of the transistor TR1 is connected to the other end of the resistor R1 and one end of the resistor R2. The other end of the resistor R2 is connected to the cathode of the Zener diode ZD1, and the anode of the Zener diode ZD1 is connected to the other end of the first capacitor C1. The collector of the transistor TR1 is connected to one end of the resistor R3, one end of the resistor R4, and the anode of the Zener diode ZD2. The other end of the resistor R3 is connected to the other end of the first capacitor C1.
トランジスタTR2のコレクタは、抵抗器R7の一端と、ダイオードD5のアノード、トランジスタTR3のコレクタに接続されている。トランジスタTR2のベースはトランジスタTR3のエミッタに接続されている。ダイオードD5のカソードはツェナーダイオードZD2のカソードに接続されている。また、抵抗器R7の他端は第2コンデンサC2の一端に接続されている。 The collector of the transistor TR2 is connected to one end of the resistor R7, the anode of the diode D5, and the collector of the transistor TR3. The base of the transistor TR2 is connected to the emitter of the transistor TR3. The cathode of the diode D5 is connected to the cathode of the Zener diode ZD2. The other end of the resistor R7 is connected to one end of the second capacitor C2.
トランジスタTR3のベースは抵抗器R5の他端と抵抗器R6の一端に接続されている。 The base of the transistor TR3 is connected to the other end of the resistor R5 and one end of the resistor R6.
トランジスタTR4のコレクタは抵抗器R6の他端に接続され、トランジスタTR4のベースは抵抗器R4の他端に接続され、トランジスタTR4のエミッタは第1コンデンサC1の他端と第2コンデンサC2の他端に接続されている。 The collector of the transistor TR4 is connected to the other end of the resistor R6, the base of the transistor TR4 is connected to the other end of the resistor R4, and the emitter of the transistor TR4 is the other end of the first capacitor C1 and the other end of the second capacitor C2. It is connected to the.
出力制御回路40は、2つのPNPトランジスタTR5,TR6、1つのNPNトランジスタTR7、3つのツェナーダイオードZD3〜ZD5、7つの抵抗器R9〜R15、1つのリニアレギュレータIC1、2つのコンデンサC3,C4、及び外部制御信号入力回路41から構成されている。
The
ツェナーダイオードZD3のカソードは第2コンデンサC2の一端と、抵抗器R8の一端、トランジスタTR5のエミッタ、コンデンサC3の一端、リニアレギュレータIC1の入力端子INに接続されている。ツェナーダイオードZD3のアノードは第2コンデンサC2の他端と、ツェナーダイオードZD4のアノード、ツェナーダイオードZD5のアノード、GND出力端子12bに接続されている。
The cathode of the Zener diode ZD3 is connected to one end of the second capacitor C2, one end of the resistor R8, the emitter of the transistor TR5, one end of the capacitor C3, and the input terminal IN of the linear regulator IC1. The anode of the Zener diode ZD3 is connected to the other end of the second capacitor C2, the anode of the Zener diode ZD4, the anode of the Zener diode ZD5, and the
トランジスタTR5のベースは、抵抗器R8の他端と、抵抗器R9の一端、抵抗器R15の一端に接続されている。トランジスタTR5のコレクタはトランジスタTR6のエミッタと抵抗器R10の一端に接続されている。抵抗器R9の他端はツェナーダイオードZD4のカソードに接続されている。 The base of the transistor TR5 is connected to the other end of the resistor R8, one end of the resistor R9, and one end of the resistor R15. The collector of the transistor TR5 is connected to the emitter of the transistor TR6 and one end of the resistor R10. The other end of the resistor R9 is connected to the cathode of the Zener diode ZD4.
トランジスタTR6のベースは、抵抗器R10の他端と、抵抗器R11の一端に接続されている。抵抗器R11の他端はツェナーダイオードZD5のカソードに接続されている。トランジスタTR6のコレクタは抵抗器R12の一端に接続されている。 The base of the transistor TR6 is connected to the other end of the resistor R10 and one end of the resistor R11. The other end of the resistor R11 is connected to the cathode of the Zener diode ZD5. The collector of the transistor TR6 is connected to one end of the resistor R12.
トランジスタTR7のコレクタは抵抗器R15の他端に接続されている。トランジスタTR7のベースは抵抗器T12の他端と抵抗器R13の一端に接続され、トランジスタTR7のエミッタは抵抗器R13の他端と抵抗器R14の一端とリニアレギュレータIC1のイネーブル端子ENに接続されている。抵抗器R14の他端はGND出力端子12bに接続されている。コンデンサC3の他端はリニアレギュレータIC1のGND端子GNDとGND出力端子12bに接続されている。
The collector of the transistor TR7 is connected to the other end of the resistor R15. The base of the transistor TR7 is connected to the other end of the resistor T12 and one end of the resistor R13, and the emitter of the transistor TR7 is connected to the other end of the resistor R13, one end of the resistor R14, and the enable terminal EN of the linear regulator IC1. Yes. The other end of the resistor R14 is connected to the
リニアレギュレータIC1の出力端子OUTはコンデンサC4の一端と出力端子12aに接続され、リニアレギュレータIC1のノイズリダクション端子NRは開放されている。
The output terminal OUT of the linear regulator IC1 is connected to one end of the capacitor C4 and the
外部制御信号入力回路41は、1つのNチャネル電界効果トランジスタ(以下、FETと称する)TR8と2つの抵抗器R16,R17とから構成されている。FETTR8のドレインはトランジスタTR7のベースに接続され、FETTR8のゲートは抵抗器R16の一端と抵抗器R17の一端に接続されている。FETTR8のソースは抵抗器R17の他端とGND出力端子12bに接続されている。また、抵抗器R16の他端は制御信号入力端子13に接続されている。
The external control
次に、図2乃至図4の電圧波形図を参照して、上記構成からなる本実施形態における電源回路の動作を説明する。図において、Vc1は第1コンデンサC1の他端の電圧を0Vとしたときの第1コンデンサC1の一端の電圧であり、Vc2は第2コンデンサC2の他端の電圧を0Vとしたときの第2コンデンサC2の一端の電圧であり、Voは出力端子12aから出力される電圧である。
Next, the operation of the power supply circuit according to the present embodiment having the above configuration will be described with reference to voltage waveform diagrams of FIGS. In the figure, Vc1 is a voltage at one end of the first capacitor C1 when the voltage at the other end of the first capacitor C1 is 0V, and Vc2 is a second voltage when the voltage at the other end of the second capacitor C2 is 0V. The voltage at one end of the capacitor C2, Vo is the voltage output from the
また、本実施形態では、発電素子の出力を入力端子11a,11bに接続したときに、第1コンデンサC1に対して5Vから7Vの間を所定周期T1(約1.2秒)で変化する脈流電圧を全波整流回路20が出力できるような電圧を発生する前述した発電素子を用いたときの例について説明する。なお、本実施形態においては、第1コンデンサC1として1μFの容量のコンデンサを使用し、第2コンデンサC2として10μFの容量のコンデンサを使用している。また、入力端子11a,11bに接続される発電素子としてその出力インピーダンスが4Mオームのものを使用し、出力端子12a,12bに接続される負荷として3Kオームの純抵抗負荷を使用している。
Further, in the present embodiment, when the output of the power generation element is connected to the
全波整流回路20は発電素子が発生した交流電圧を入力端子11a,11b及びコンデンサCpを介して入力し、入力した交流電圧を全波整流し、これにより得られた所定周期の脈流電圧を第1コンデンサC1に印可して第1コンデンサC1を充電する。
The full-
次に、充電制御回路30の動作を説明する。
Next, the operation of the
全波整流回路20によって第1コンデンサC1に充電され、第1コンデンサC1の端子間電圧が7Vに達すると、トランジスタTR1がオンになる。すなわち、トランジスタTR1のベース電位はツェナーダイオードZD1のツェナー電位+抵抗器R2の端子間電圧であり、第1コンデンサC1の端子間電圧が低いときは抵抗器R1の端子間電圧も低いため、トランジスタTR1のベースエミッタ間電圧が低く、トランジスタTR1のコレクタ電流はあまり流れない。第1コンデンサC1の端子間電圧が第1しきい値電圧として設定されている7Vに達したときトランジスタTR1のベースエミッタ間電圧が高くなり、トランジスタTR1のコレクタ電流が多く流れて抵抗器R3の端子間電圧が所定値まで上昇する。これによりトランジスタTR4のベース電位がTTLレベルのハイレベル(以下、ハイレベルと称する)となる。
When the first capacitor C1 is charged by the full-
これにより、トランジスタTR1のコレクタ電流が流れ、抵抗器R3の端子間電圧がハイレベルとなりトランジスタTR4がオンになる。トランジスタTR4にコレクタ電流が流れると、トランジスタTR3のベースがTTLレベルのローレベル(以下ローレベルと称する)になりトランジスタTR3がオンになり、これによりトランジスタTR2がオンになる。トランジスタTR2がオンになると、トランジスタTR2を介して第1コンデンサC1から第2コンデンサC2への充電が開始される。 Thereby, the collector current of the transistor TR1 flows, the voltage between the terminals of the resistor R3 becomes high level, and the transistor TR4 is turned on. When the collector current flows through the transistor TR4, the base of the transistor TR3 becomes a low level (hereinafter referred to as a low level) of the TTL level, and the transistor TR3 is turned on, whereby the transistor TR2 is turned on. When the transistor TR2 is turned on, charging from the first capacitor C1 to the second capacitor C2 is started via the transistor TR2.
第1コンデンサC1から第2コンデンサC2への充電が進み、第1コンデンサC1の電圧が低下して第2しきい値電圧として設定されている5Vに達するまでの間、トランジスタTR1のコレクタ電流は減少してトランジスタTR1は実質オフ状態になるが、ダイオードD5とツェナーダイオードZD2によってトランジスタTR4のベース電位はハイレベルに維持される。さらに第1コンデンサC1の電圧が低下するとツェナーダイオードZD2の端子間電圧が所定値に維持されるため抵抗器R3の端子間電圧が低下してトランジスタTR4のベース電位が低下するのでトランジスタTR4のコレクタ電流が減少し、トランジスタTR4は実質オフ状態になる。これにより、トランジスタTR3とトランジスタTR2もオフ状態になる。 The charging of the first capacitor C1 to the second capacitor C2 proceeds, and the collector current of the transistor TR1 decreases until the voltage of the first capacitor C1 decreases and reaches 5V set as the second threshold voltage. Thus, the transistor TR1 is substantially turned off, but the base potential of the transistor TR4 is maintained at a high level by the diode D5 and the Zener diode ZD2. Further, when the voltage of the first capacitor C1 is lowered, the voltage across the Zener diode ZD2 is maintained at a predetermined value, so that the voltage across the resistor R3 is lowered and the base potential of the transistor TR4 is lowered. Decreases, and the transistor TR4 is substantially turned off. As a result, the transistors TR3 and TR2 are also turned off.
次に、出力制御回路40の動作を説明する。
Next, the operation of the
リニアレギュレータIC1は周知のレギュレータであり、イネーブル端子ENに印可される電圧がハイレベルのときに入力端子INに入力された電流を一定の出力電圧で出力端子OUTに出力し、イネーブル端子ENへ印可される電圧がローレベルのときに入力端子INから出力端子OUTへの出力を遮断する。 The linear regulator IC1 is a well-known regulator, and when the voltage applied to the enable terminal EN is at a high level, the current input to the input terminal IN is output to the output terminal OUT at a constant output voltage and applied to the enable terminal EN. When the applied voltage is low level, the output from the input terminal IN to the output terminal OUT is cut off.
抵抗器R8,R9とツェナーダイオードZD4はトランジスタTR5,TR6をオンにするために設けられたものであり、抵抗器R10,R11とツェナーダイオードZD5はトランジスタTR5,TR6をオフにするために設けられたものであり、これらによる出力制御回路40の動作は次のとおりである。
Resistors R8, R9 and Zener diode ZD4 are provided to turn on transistors TR5, TR6, and resistors R10, R11 and Zener diode ZD5 are provided to turn off transistors TR5, TR6. The operation of the
すなわち、第2コンデンサC2に所定値以上の電圧が充電されていると充電電圧(第2コンデンサC2の端子間電圧)に応じて抵抗器R8を介してツェナーダイオードZD4に電流が流れ、ツェナーダイオードZD4の端子間電圧は所定電圧に維持される。第2コンデンサC2の電圧−ツェナーダイオードZD4の端子間電圧が抵抗器R8,R9に印加され、この2つの抵抗器R8,R9によって分圧された電圧(抵抗器R8の端子間電圧であるトランジスタTR5のエミッタベース間電圧)に応じてトランジスタTR5のコレクタ電流が流れ、第2コンデンサC2の端子間電圧Vc2が第3しきい値電圧として設定されている4.8Vに達して抵抗器R8の端子間電圧が所定値以上になるとトランジスタTR5はオン状態となる。これにより抵抗器R10,R11とツェナーダイオードZD5に電流が流れ、ツェナーダイオードZD5の端子間電圧は所定値に維持されるので、抵抗器R10の端子間電圧に応じてトランジスタTR6のコレクタ電流が流れ、抵抗器R10の端子間電圧が所定値以上になるとトランジスタTR6はオン状態になる。トランジスタTR6がオン状態になると、トランジスタTR5とトランジスタTR6と3つの抵抗器R12,R13,R14を電流が流れ、抵抗器R13の端子間電圧に応じてトランジスタTR7がオンになり抵抗器R13の電圧が低下するまでトランジスタTR7とトランジスタTR5とトランジスタTR6はオン状態となる。このとき、リニアレギュレータIC1のイネーブル端子ENへ印可される電圧はハイレベルであり、リニアレギュレータIC1は通電状態となり第2コンデンサC2から外部の負荷に通電される。 That is, when the second capacitor C2 is charged with a voltage equal to or higher than a predetermined value, a current flows through the Zener diode ZD4 via the resistor R8 according to the charging voltage (voltage between the terminals of the second capacitor C2), and the Zener diode ZD4 The inter-terminal voltage is maintained at a predetermined voltage. The voltage of the second capacitor C2−the voltage between the terminals of the Zener diode ZD4 is applied to the resistors R8 and R9, and the voltage divided by the two resistors R8 and R9 (the transistor TR5 which is the voltage between the terminals of the resistor R8) The collector current of the transistor TR5 flows in response to the voltage between the emitter and base of the second capacitor C2, and the voltage Vc2 between the terminals of the second capacitor C2 reaches 4.8V, which is set as the third threshold voltage, and between the terminals of the resistor R8 When the voltage exceeds a predetermined value, the transistor TR5 is turned on. As a result, current flows through the resistors R10 and R11 and the Zener diode ZD5, and the voltage between the terminals of the Zener diode ZD5 is maintained at a predetermined value, so that the collector current of the transistor TR6 flows according to the voltage between the terminals of the resistor R10, When the voltage between the terminals of the resistor R10 exceeds a predetermined value, the transistor TR6 is turned on. When the transistor TR6 is turned on, current flows through the transistor TR5, the transistor TR6, and the three resistors R12, R13, and R14, and the transistor TR7 is turned on according to the voltage across the resistor R13 so that the voltage of the resistor R13 is The transistors TR7, TR5, and TR6 are turned on until the voltage decreases. At this time, the voltage applied to the enable terminal EN of the linear regulator IC1 is at a high level, and the linear regulator IC1 is energized and energized from the second capacitor C2 to the external load.
第2コンデンサC2から負荷への通電により、第2コンデンサC2の端子間電圧Vc2が低下して第4しきい値電圧として設定されている3Vに達すると、抵抗器R10の端子間電圧が低下してトランジスタTR6のコレクタ電流が減少し、トランジスタTR6がオフ状態になる。これにより、抵抗器R13の端子間電圧が低下してトランジスタTR7がオフ状態になるとともに抵抗器R14の端子間電圧が低下し、リニアレギュレータIC1のイネーブル端子ENに印可される電圧がローレベルになり、リニアレギュレータIC1は遮断状態になる。また、第2コンデンサC2の端子間電圧Vc2の低下に応じてトランジスタTR6がオフ状態になった後にトランジスタTR5もオフ状態になる。第2コンデンサC2の端子間電圧Vc2が第4しきい値電圧(3V)から第3しきい値電圧(4.8V)になるまでの時間すなわち充電時間T2は約13秒である。 When the voltage Vc2 between the terminals of the second capacitor C2 decreases due to energization from the second capacitor C2 to the load and reaches 3V set as the fourth threshold voltage, the voltage between the terminals of the resistor R10 decreases. Thus, the collector current of the transistor TR6 decreases, and the transistor TR6 is turned off. As a result, the voltage across the resistor R13 drops to turn off the transistor TR7 and the voltage across the resistor R14 drops, causing the voltage applied to the enable terminal EN of the linear regulator IC1 to go low. The linear regulator IC1 is cut off. Further, the transistor TR5 is also turned off after the transistor TR6 is turned off in response to the decrease in the voltage Vc2 between the terminals of the second capacitor C2. The time until the inter-terminal voltage Vc2 of the second capacitor C2 becomes the third threshold voltage (4.8V) from the fourth threshold voltage (3V), that is, the charging time T2 is about 13 seconds.
出力端子12a,12bにはリニアレギュレータIC1が導通状態のときに電圧Voが出力される。出力端子12a,12bからは時間T3(約17m秒)の間、約3Vの電圧が出力される。
The voltage Vo is output to the
制御信号入力端子13にハイレベルの電圧が印可されているときは外部制御信号入力回路41のFETTR8のゲート電圧がハイレベルであるので、FETTR8はオン状態となりFET18のドレイン・ソース間はほぼ導通状態であるためトランジスタTR7のベース電圧がローレベルとなりトランジスタTR7がオフ状態になり、リニアレギュレータIC1は強制的に遮断状態になる。また、制御信号入力端子13が開放されているとき又は制御信号入力端子13にローレベルの電圧が印可されているときは、外部制御信号入力回路41のFETTR8のゲート電圧がローレベルであるのでFETTR8はオフ状態となりFET18のドレイン・ソース間はほぼ開放状態であるためトランジスタTR7のベース電圧に変化を与えることはない。
When a high level voltage is applied to the control
上記のように本実施形態の電源回路10は、発電素子によって発電された電力を一端第1コンデンサC1に蓄電し、第1コンデンサC1に蓄電された電力によって、負荷を動作させるために必要な電圧を得られる状態にまで第2コンデンサC2を充電した後、第2コンデンサC2に蓄電された電力を負荷に供給するので、微小電力を発電する発電素子によって発電された電力により実際の電気回路などを動作させることができる。
As described above, the
なお、前述した本実施形態の構成は一例であって本発明が条規実施形態の構成に限定されるものではない。例えば、図5に示すように、1つの第2コンデンサC2を充電するために2つ以上の発電素子を設けたときは、発電素子のそれぞれに対応させて全波整流回路20と第1コンデンサC1と充電制御回路30を設けるようにしても良い。
The configuration of the present embodiment described above is an example, and the present invention is not limited to the configuration of the rule embodiment. For example, as shown in FIG. 5, when two or more power generation elements are provided to charge one second capacitor C2, the full-
10…電源回路、11a,11b…入力端子、12a,12b…出力端子、13…制御信号入力端子、20…全波整流回路、30…充電制御回路、40…出力制御回路、TR1〜TR7…トランジスタ、TR8…FET、IC1…リニアレギュレータ、D1〜D5…ダイオード、ZD1〜ZD5…ツェナーダイオード、R1〜R17…抵抗器、Cp…コンデンサ、C1…第1コンデンサ、C2…第2コンデンサ、C3,C4…コンデンサ。 10 ... Power supply circuit, 11a, 11b ... Input terminal, 12a, 12b ... Output terminal, 13 ... Control signal input terminal, 20 ... Full-wave rectifier circuit, 30 ... Charge control circuit, 40 ... Output control circuit, TR1 to TR7 ... Transistor , TR8 ... FET, IC1 ... Linear regulator, D1-D5 ... Diode, ZD1-ZD5 ... Zener diode, R1-R17 ... Resistor, Cp ... Capacitor, C1 ... First capacitor, C2 ... Second capacitor, C3, C4 ... Capacitor.
Claims (4)
低電位側端子と高電位側端子とを備えた所定の第1キャパシタンスを有する第1コンデンサを有し、前記発電電力を前記第1コンデンサに蓄電する蓄電手段と、
低電位側端子と高電位側端子とを備えるととも前記第1キャパシタンスよりも大きい第2キャパシタンスを有する第2コンデンサと、
前記第1コンデンサの低電位側端子と前記第2コンデンサの低電位側端子とを接続すると共に、前記第1コンデンサの端子間電圧が所定の第1しきい値電圧に達したときに導通状態になって前記第1コンデンサの端子間電圧が前記第1しきい値電圧よりも低い第2しきい値電圧になるまで前記第1コンデンサの高電位側端子から前記第2コンデンサの高電位側端子へ電力を供給して前記第2コンデンサに蓄電し、前記第1コンデンサの端子間電圧が前記第2しきい値電圧になったときに前記第1コンデンサの高電位側端子から前記第2コンデンサの高電位側端子への電力供給を停止する充電制御手段と、
第2コンデンサの端子間電圧が所定の前記第2しきい値電圧より低い第3しきい値電圧に達したときに導通状態になって前記第2コンデンサの端子間電圧が前記第3しきい値電圧よりも低い第4しきい値電圧になるまで前記第2コンデンサから前記負荷へ電力を供給し、前記第2コンデンサの端子間電圧が前記第4しきい値電圧になったときに前記第2コンデンサから前記負荷への電力供給を停止する出力制御手段とを備えている
ことを特徴とする電源回路。 A power supply circuit that stores minute generated power generated by a power generation element and supplies the stored power to a load,
Power storage means for storing a first capacitor having a predetermined first capacitance having a low potential side terminal and a high potential side terminal, and storing the generated power in the first capacitor;
A second capacitor having a low potential side terminal and a high potential side terminal and having a second capacitance larger than the first capacitance;
The low-potential side terminal of the first capacitor is connected to the low-potential side terminal of the second capacitor, and the conductive state is established when the inter-terminal voltage of the first capacitor reaches a predetermined first threshold voltage. From the high potential side terminal of the first capacitor to the high potential side terminal of the second capacitor until the inter-terminal voltage of the first capacitor becomes a second threshold voltage lower than the first threshold voltage. Electric power is supplied and stored in the second capacitor, and when the voltage between the terminals of the first capacitor reaches the second threshold voltage, the high voltage of the second capacitor is increased from the high potential side terminal of the first capacitor. Charging control means for stopping power supply to the potential side terminal;
When the inter-terminal voltage of the second capacitor reaches a third threshold voltage lower than the predetermined second threshold voltage, the conductive state is established and the inter-terminal voltage of the second capacitor becomes the third threshold voltage. Electric power is supplied from the second capacitor to the load until a fourth threshold voltage lower than the voltage is reached, and the second capacitor voltage when the terminal voltage of the second capacitor reaches the fourth threshold voltage. An output control means for stopping power supply from the capacitor to the load.
前記第1蓄電手段は入力した発電電力を整流する整流回路を有し、
前記第1コンデンサは前記整流回路の出力端子に並列接続されている
ことを特徴とする請求項1に記載の電源回路。 The power output from the power generation element is power by alternating current,
The first power storage means includes a rectifier circuit that rectifies input generated power,
The power supply circuit according to claim 1, wherein the first capacitor is connected in parallel to an output terminal of the rectifier circuit.
ことを特徴とする請求項1に記載の電源回路。 The output means includes means for cutting off power supply from the second capacitor to the load based on a control signal input from the outside via a control signal input terminal. The power supply circuit described.
前記2つ以上の組の前記第1蓄電手段と前記第2蓄電手段から1つの前記第2コンデンサに充電する
ことを特徴とする請求項1に記載の電源回路。 Comprising two or more sets of the first power storage means and the second power storage means;
The power supply circuit according to claim 1, wherein one second capacitor is charged from the two or more sets of the first power storage unit and the second power storage unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009876A JP2012152059A (en) | 2011-01-20 | 2011-01-20 | Power supply circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009876A JP2012152059A (en) | 2011-01-20 | 2011-01-20 | Power supply circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012152059A true JP2012152059A (en) | 2012-08-09 |
Family
ID=46793771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011009876A Pending JP2012152059A (en) | 2011-01-20 | 2011-01-20 | Power supply circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012152059A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014087082A (en) * | 2012-10-19 | 2014-05-12 | Rohm Co Ltd | Energy harvester device and energy harvester system |
JP2017034769A (en) * | 2015-07-29 | 2017-02-09 | 株式会社東芝 | Power storage device and radio system |
JP2021145465A (en) * | 2020-03-12 | 2021-09-24 | 株式会社日立製作所 | Autonomous power supply system and control method thereof |
-
2011
- 2011-01-20 JP JP2011009876A patent/JP2012152059A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014087082A (en) * | 2012-10-19 | 2014-05-12 | Rohm Co Ltd | Energy harvester device and energy harvester system |
JP2017034769A (en) * | 2015-07-29 | 2017-02-09 | 株式会社東芝 | Power storage device and radio system |
US10158240B2 (en) | 2015-07-29 | 2018-12-18 | Kabushiki Kaisha Toshiba | Electrical storage device and wireless system |
JP2021145465A (en) * | 2020-03-12 | 2021-09-24 | 株式会社日立製作所 | Autonomous power supply system and control method thereof |
JP7325361B2 (en) | 2020-03-12 | 2023-08-14 | 株式会社日立製作所 | Independent power supply system and its control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9054587B2 (en) | Non-isolated AC-to-DC converter having a low charging current initial power up mode | |
KR101463003B1 (en) | Start-up circuit for a switching power supply | |
JP2014202632A (en) | Zero-crossing detection circuit | |
US20160336856A1 (en) | Voltage stabilizing circuit | |
CN204131399U (en) | A kind of booster circuit | |
US20240195285A1 (en) | Power stealing using a current transformer | |
JP2021520774A (en) | Self-bias ideal diode circuit | |
JP2017184598A (en) | Switching power supply device | |
CN103683949B (en) | Switching power unit | |
JP5062440B2 (en) | Power circuit | |
JP2012152059A (en) | Power supply circuit | |
JP6002497B2 (en) | Power circuit | |
EP2696492B1 (en) | High efficiency low-power power supply circuit | |
JP2013236506A (en) | Power-supply circuit | |
JP6341046B2 (en) | Charging circuit and emergency light lighting device | |
US9755502B2 (en) | Start-up circuit and power device using the same | |
JP2015111969A5 (en) | ||
JP2019117696A (en) | Relay drive circuit and power conditioner | |
JP2015226352A (en) | Power supply device | |
TWI748022B (en) | Boost dc-dc converter and method of using the same | |
JP2001086757A (en) | Power factor improvement circuit for switching power unit | |
JP5915267B2 (en) | Power circuit | |
JP5550437B2 (en) | Switching power supply | |
JP6598252B2 (en) | Power supply | |
JP2017045127A (en) | Control circuit and power supply device |