[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012029438A - Power conversion apparatus - Google Patents

Power conversion apparatus Download PDF

Info

Publication number
JP2012029438A
JP2012029438A JP2010165099A JP2010165099A JP2012029438A JP 2012029438 A JP2012029438 A JP 2012029438A JP 2010165099 A JP2010165099 A JP 2010165099A JP 2010165099 A JP2010165099 A JP 2010165099A JP 2012029438 A JP2012029438 A JP 2012029438A
Authority
JP
Japan
Prior art keywords
output current
waveform
frequency
switching frequency
hysteresis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010165099A
Other languages
Japanese (ja)
Other versions
JP5410379B2 (en
Inventor
Masahiro Kinoshita
雅博 木下
Ichihiro Hieida
一大 日永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2010165099A priority Critical patent/JP5410379B2/en
Publication of JP2012029438A publication Critical patent/JP2012029438A/en
Application granted granted Critical
Publication of JP5410379B2 publication Critical patent/JP5410379B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power conversion apparatus capable of reducing a ripple component in output current of a semiconductor switching element.SOLUTION: Double-frequency component adder circuits 15a to 15c correct a hysteresis band by adding a double frequency component of output current to a hysteresis band generated by switching frequency control amplifiers 11a to 11c and limiter circuits 14a to 14c. The switching frequency can be high because the hysteresis band at a peak (top and bottom of a waveform) of the waveform of the output current becomes low. The other, the switching frequency can be low because the hysteresis band at a vicinity of zero point of the output current becomes high. Speed in which the output current follows current commands can be high, because the switching frequency at a vicinity of peak of waveform of the output current becomes high. Thereby the ripple current can be small.

Description

本発明は、半導体スイッチング素子を有する電力変換装置に関し、特に、ヒステリシスコンパレータを使用して電流指令に追従したスイッチング制御を行なう電力変換装置に関するものである。   The present invention relates to a power converter having a semiconductor switching element, and more particularly to a power converter that performs switching control following a current command using a hysteresis comparator.

電流指令に追従した出力電流が得られるように、ヒステリシスコンパレータによってスイッチ素子のオン/オフ制御を行なう電力変換装置が従来から提案されている。たとえば出力電流が大きくなる過負荷時には、ヒステリシス幅を大きくすることによりスイッチング周波数を低下させる。一方、出力電流が小さくなるときには、ヒステリシス幅を小さくすることにより、スイッチング周波数を上昇させる。   2. Description of the Related Art Conventionally, a power conversion device that performs on / off control of a switch element by a hysteresis comparator has been proposed so that an output current that follows a current command can be obtained. For example, at the time of overload when the output current increases, the switching frequency is lowered by increasing the hysteresis width. On the other hand, when the output current is reduced, the switching frequency is increased by reducing the hysteresis width.

たとえば特開2007−20262号公報(特許文献1)は、スイッチング周波数を所望の値に精度よく制御するための電力変換装置の構成を開示する。具体的には、電力変換装置は、半導体スイッチング素子のスイッチング周波数を検出する手段と、検出されたスイッチング周波数が指令値に追従するようにヒステリシス幅を調整する調整手段とを備える。スイッチング周波数をフィードバック制御することによって、電力変換装置の変換効率の安定化を図ることができる。   For example, Japanese Patent Laying-Open No. 2007-20262 (Patent Document 1) discloses a configuration of a power converter for accurately controlling a switching frequency to a desired value. Specifically, the power conversion device includes means for detecting the switching frequency of the semiconductor switching element, and adjustment means for adjusting the hysteresis width so that the detected switching frequency follows the command value. By performing feedback control of the switching frequency, the conversion efficiency of the power conversion device can be stabilized.

特開2007−20262号公報JP 2007-20262 A

従来の電力変換装置の構成によれば、ヒステリシスコンパレータのヒステリシス幅を増減させることによってスイッチング周波数の制御が可能である。しかし、一定のスイッチング周波数では、ヒステリシス幅が一定すなわち直線的になる。   According to the configuration of the conventional power converter, the switching frequency can be controlled by increasing or decreasing the hysteresis width of the hysteresis comparator. However, at a constant switching frequency, the hysteresis width is constant, that is, linear.

一方、電流指令と出力電流との差、すなわち電流偏差は、当該出力電流の波形のピーク近傍では小さくなるが、その波形のゼロ点近傍では大きくなる。ヒステリシス幅が一定のまま電流偏差が上記のように変化した場合、出力電流の波形のピーク近傍では電流偏差が小さくなるため、出力電流が電流指令に追従する速度が下がる。一方、出力電流の波形のゼロ点近傍では、電流偏差が大きくなるために出力電流が電流指令に追従する速度が上がる。   On the other hand, the difference between the current command and the output current, that is, the current deviation is small near the peak of the waveform of the output current, but is large near the zero point of the waveform. When the current deviation changes as described above with the hysteresis width kept constant, the current deviation becomes small near the peak of the waveform of the output current, so the speed at which the output current follows the current command decreases. On the other hand, in the vicinity of the zero point of the output current waveform, the current deviation increases, so the speed at which the output current follows the current command increases.

追従速度が低下することによって、出力電流には大きなリプル成分(リプル電流)が生じる。このため出力電圧の歪み率が悪化するという課題が生じうる。   When the tracking speed is reduced, a large ripple component (ripple current) is generated in the output current. For this reason, the subject that the distortion rate of an output voltage deteriorates may arise.

本発明は、上述の課題を解決するためになされたものであって、半導体スイッチング素子の出力電流に含まれるリプル成分を低減可能な電力変換装置を提供することである。   The present invention has been made to solve the above-described problems, and provides a power conversion device capable of reducing a ripple component included in an output current of a semiconductor switching element.

本発明の一局面に係る電力変換装置は、自励式半導体スイッチング素子と、自励式半導体スイッチング素子の出力電流を電流指令に追従させるために、出力電流と電流指令との偏差をヒステリシス幅と比較することによって、自励式半導体スイッチング素子のスイッチング周波数を変更するヒステリシスコンパレータと、自励式半導体スイッチング素子のスイッチング周波数を検出するための検出部と、検出部によって検出されたスイッチング周波数の検出値と、スイッチング周波数の指令値との間の偏差に基づいて、ヒステリシス幅を設定する設定部と、設定部により設定されたヒステリシス幅を補正して、その補正されたヒステリ幅をヒステリシスコンパレータに与える補正部とを備える。補正部は、出力電流の波形のピーク近傍において、ヒステリシス幅を、設定部によって設定された幅よりも小さくする一方で、出力電流の波形のゼロ点近傍において、ヒステリシス幅を、設定部によって設定された幅よりも大きくする。   A power conversion device according to one aspect of the present invention compares a deviation between an output current and a current command with a hysteresis width so that the self-excited semiconductor switching device and the output current of the self-excited semiconductor switching device follow the current command. A hysteresis comparator for changing the switching frequency of the self-excited semiconductor switching element, a detection unit for detecting the switching frequency of the self-excited semiconductor switching element, a detected value of the switching frequency detected by the detection unit, and the switching frequency A setting unit that sets a hysteresis width based on a deviation between the command value and a correction unit that corrects the hysteresis width set by the setting unit and applies the corrected hysteresis width to the hysteresis comparator. . The correction unit sets the hysteresis width near the peak of the output current waveform to be smaller than the width set by the setting unit, while the hysteresis width is set by the setting unit near the zero point of the output current waveform. Larger than the width.

本発明によれば、半導体スイッチング素子の出力電流の波形のピークにおいて、出力電流が電流指令に追従する速度を高めることができる。これによりリプル電流を低減することができる。   According to the present invention, the speed at which the output current follows the current command can be increased at the peak of the waveform of the output current of the semiconductor switching element. Thereby, a ripple current can be reduced.

本発明の実施の形態に係る電力変換装置の構成図である。It is a block diagram of the power converter device which concerns on embodiment of this invention. 図1に示した2倍周波数成分加算回路15a〜15cの各々に適用可能な回路の構成例を示す図である。It is a figure which shows the structural example of the circuit applicable to each of the double frequency component addition circuit 15a-15c shown in FIG. 図1の構成から2倍周波数成分加算回路を省略した構成を有する電力変換装置の動作を説明する第1の図である。It is a 1st figure explaining operation | movement of the power converter device which has a structure which abbreviate | omitted the double frequency component addition circuit from the structure of FIG. 図1の構成から2倍周波数成分加算回路を省略した構成を有する電力変換装置の動作を説明する第2の図である。FIG. 7 is a second diagram for explaining the operation of the power conversion apparatus having a configuration in which the double frequency component addition circuit is omitted from the configuration of FIG. 1. 図1に示した構成を備える本発明の実施の形態に係る電力変換装置の動作を説明する図である。It is a figure explaining operation | movement of the power converter device which concerns on embodiment of this invention provided with the structure shown in FIG. 本発明の実施の形態の第1の変形例を説明するための図である。It is a figure for demonstrating the 1st modification of embodiment of this invention. 図5に示した三角波加算回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the triangular wave addition circuit shown in FIG. 本発明の実施の形態の第2の変形例を説明するための図である。It is a figure for demonstrating the 2nd modification of embodiment of this invention. 図7に示した矩形波加算回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the rectangular wave addition circuit shown in FIG.

以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.

図1は、本発明の実施の形態に係る電力変換装置の構成図である。図1を参照して、本発明の実施の形態に係る電力変換装置100は、3相のインバータ50を備える無停電電源装置である。電力変換装置100は、直流電源1と、インバータ50と、リアクトル3と、コンデンサ4とを備える。   FIG. 1 is a configuration diagram of a power conversion device according to an embodiment of the present invention. Referring to FIG. 1, power conversion device 100 according to the embodiment of the present invention is an uninterruptible power supply device including a three-phase inverter 50. The power conversion device 100 includes a DC power source 1, an inverter 50, a reactor 3, and a capacitor 4.

インバータ50は、直流電源1からの直流電力を交流電力に変換する。インバータ50は、半導体スイッチング素子として、IGBT素子2a〜2fを備える。IGBT素子2a,2bは直列に接続される。IGBT素子2c,2dは直列に接続される。IGBT素子2e,2fは直列に接続される。IGBT素子2a〜2fの各々にはダイオードDが逆並列接続される。インバータ50からの交流出力は、リアクトル3およびコンデンサ4から成るフィルタ回路を介して負荷5に供給される。   The inverter 50 converts DC power from the DC power source 1 into AC power. The inverter 50 includes IGBT elements 2a to 2f as semiconductor switching elements. IGBT elements 2a and 2b are connected in series. IGBT elements 2c and 2d are connected in series. IGBT elements 2e and 2f are connected in series. A diode D is connected in antiparallel to each of the IGBT elements 2a to 2f. The AC output from the inverter 50 is supplied to the load 5 through a filter circuit including the reactor 3 and the capacitor 4.

電力変換装置100は、さらに、電流センサ6a〜6cと、減算部8a〜8c,17a〜17cと、ヒステリシスコンパレータ9a〜9cと、ゲート回路10a〜10cと、スイッチング周波数制御増幅器11a〜11cと、リミッタ回路14a〜14cと、2倍周波数(2f)成分加算回路15a〜15cとを備える。   The power conversion device 100 further includes current sensors 6a to 6c, subtraction units 8a to 8c, 17a to 17c, hysteresis comparators 9a to 9c, gate circuits 10a to 10c, switching frequency control amplifiers 11a to 11c, and limiters. Circuits 14a to 14c and double frequency (2f) component addition circuits 15a to 15c are provided.

電流センサ6a〜6cは、インバータ50の出力電流を検出する。減算部8a〜8cは、電流指令7と電流センサ6a〜6cにより検出された出力電流との偏差(電流偏差)を算出する。ヒステリシスコンパレータ9a〜9cは、電流偏差とヒステリシス幅18a〜18cとを比較する。ゲート回路10a〜10cは、ヒステリシスコンパレータ9a〜9cのそれぞれからの出力に基づいて、IGBT素子2a〜2fのゲート駆動信号を生成する。スイッチング周波数制御増幅器11a〜11cは、ヒステリシス幅を設定する。周波数/電圧変換器13a〜13cは、スイッチング周波数16を検出する。減算部17a〜17cは、スイッチング周波数16と周波数指令12との偏差(周波数偏差)を算出するとともに、その周波数偏差をスイッチング周波数制御増幅器11a〜11cに与える。リミッタ回路14a〜14cは、スイッチング周波数制御増幅器11a〜11cによって設定されたヒステリシス幅を所定の範囲内に制限する。   Current sensors 6 a to 6 c detect the output current of inverter 50. The subtracting units 8a to 8c calculate a deviation (current deviation) between the current command 7 and the output current detected by the current sensors 6a to 6c. The hysteresis comparators 9a to 9c compare the current deviation with the hysteresis widths 18a to 18c. Gate circuits 10a-10c generate gate drive signals for IGBT elements 2a-2f based on outputs from hysteresis comparators 9a-9c, respectively. The switching frequency control amplifiers 11a to 11c set a hysteresis width. The frequency / voltage converters 13 a to 13 c detect the switching frequency 16. The subtractors 17a to 17c calculate a deviation (frequency deviation) between the switching frequency 16 and the frequency command 12, and give the frequency deviation to the switching frequency control amplifiers 11a to 11c. The limiter circuits 14a to 14c limit the hysteresis width set by the switching frequency control amplifiers 11a to 11c within a predetermined range.

次にインバータ50の1相分の動作について説明する。なお、残りの2相分の動作も以下に説明する動作と同様であり、以下に説明する1相分の動作に対して位相が120°ずつ異なる点においてのみ相違する。このため残りの2相分の動作に関する以後の詳細な説明は繰り返さない。具体的には、IGBT素子2a,2b(U相分)の動作について以下に説明する。   Next, the operation for one phase of the inverter 50 will be described. The operation for the remaining two phases is similar to the operation described below, and is different only in that the phase is different by 120 ° from the operation for one phase described below. For this reason, subsequent detailed description regarding the operation | movement for the remaining two phases is not repeated. Specifically, the operation of the IGBT elements 2a and 2b (for U phase) will be described below.

IGBT素子2a,2bの出力交流電圧が一定となるように、電流指令Isu*が与えられる。電流センサ6aで検出された出力電流Iuと電流指令Isu*との偏差(=Isu*−Iu)がヒステリシスコンパレータ9aに入力される。   A current command Isu * is applied so that the output AC voltage of IGBT elements 2a and 2b is constant. A deviation (= Isu * −Iu) between the output current Iu detected by the current sensor 6a and the current command Isu * is input to the hysteresis comparator 9a.

周波数/電圧変換器13aは、ヒステリシスコンパレータ9aの出力に基づいて、IGBT素子2a,2bのスイッチング周波数13aを検出する。減算部8aは、該スイッチング周波数とスイッチング周波数指令Fu*との偏差(=Fu*−Fu)を算出する。その偏差は、スイッチング周波数制御増幅器11aによって増幅され、リミッタ回路14によって制限される。これによりヒステリシス幅が生成される。   The frequency / voltage converter 13a detects the switching frequency 13a of the IGBT elements 2a and 2b based on the output of the hysteresis comparator 9a. The subtraction unit 8a calculates a deviation (= Fu * -Fu) between the switching frequency and the switching frequency command Fu *. The deviation is amplified by the switching frequency control amplifier 11 a and is limited by the limiter circuit 14. Thereby, a hysteresis width is generated.

周波数/電圧変換器13aにより検出されたスイッチング周波数Fuが、スイッチング周波数指令Fu*よりも大きい場合、スイッチング周波数制御増幅器11aにより、ヒステリシス幅が大きくなる。これによりスイッチング周波数Fuが低下する。一方、スイッチング周波数Fuが、スイッチング周波数指令Fu*よりも小さい場合には、スイッチング周波数制御増幅器11aにより、ヒステリシス幅が小さくなる。これによりスイッチング周波数Fuが上昇する。   When the switching frequency Fu detected by the frequency / voltage converter 13a is larger than the switching frequency command Fu *, the hysteresis width is increased by the switching frequency control amplifier 11a. As a result, the switching frequency Fu decreases. On the other hand, when the switching frequency Fu is smaller than the switching frequency command Fu *, the hysteresis width is reduced by the switching frequency control amplifier 11a. As a result, the switching frequency Fu increases.

このように本発明の実施の形態では、スイッチング周波数をスイッチング周波数指令に追従する制御を行なう。これによりリアクトル3のインダクタンス値のばらつき、直流電源1の電圧変動や出力交流電圧の値等により、スイッチング周波数が変動するのを抑制し、スイッチング周波数を指令値(スイッチング周波数指令)に精度良く制御することができる。   Thus, in the embodiment of the present invention, control is performed so that the switching frequency follows the switching frequency command. As a result, fluctuations in the inductance value of the reactor 3, fluctuations in the voltage of the DC power supply 1, fluctuations in the output AC voltage, and the like are suppressed, and the switching frequency is accurately controlled to the command value (switching frequency command). be able to.

2倍周波数成分加算回路15aは、上記のヒステリシス幅に、出力電流の2倍の周波数成分を加算することによりヒステリシス幅を補正する。このようにして得られたヒステリシス幅18a(=ΔIu)がヒステリシスコンパレータ9aに入力される。   The double frequency component adding circuit 15a corrects the hysteresis width by adding a frequency component twice the output current to the above hysteresis width. The hysteresis width 18a (= ΔIu) thus obtained is input to the hysteresis comparator 9a.

ヒステリシスコンパレータ9aは、電流偏差がヒステリシス幅18aを越えたときに出力を反転する。ゲート回路10aは、ヒステリシスコンパレータ9aのオン/オフ出力に基づいてIGBT素子2a,2bを駆動するためのゲート駆動信号を生成する。IGBT素子2a,2bはそのゲート駆動信号によりスイッチング制御(オン/オフ制御)されて、直流電源1からの直流電力を交流電力に変換する。IGBT素子2a,2bから出力された交流電力は、リアクトル3およびコンデンサ4から成るフィルタ回路を介して負荷5に供給される。これにより安定した交流電圧が負荷に供給される。   The hysteresis comparator 9a inverts the output when the current deviation exceeds the hysteresis width 18a. The gate circuit 10a generates a gate drive signal for driving the IGBT elements 2a and 2b based on the on / off output of the hysteresis comparator 9a. The IGBT elements 2a and 2b are subjected to switching control (on / off control) by the gate drive signal, and convert DC power from the DC power source 1 into AC power. The AC power output from the IGBT elements 2 a and 2 b is supplied to the load 5 through the filter circuit including the reactor 3 and the capacitor 4. As a result, a stable AC voltage is supplied to the load.

図2は、図1に示した2倍周波数成分加算回路15a〜15cの各々に適用可能な回路の構成例を示す図である。図2を参照して、2倍周波数成分加算回路15は、アンプ(Amp)21と、乗算器22と、正弦波発生器23と、加算器24とを備える。   FIG. 2 is a diagram illustrating a configuration example of a circuit applicable to each of the double frequency component addition circuits 15a to 15c illustrated in FIG. Referring to FIG. 2, the double frequency component addition circuit 15 includes an amplifier (Amp) 21, a multiplier 22, a sine wave generator 23, and an adder 24.

アンプ21は、図示されないリミッタ回路(たとえばリミッタ回路14a)からのヒステリシス幅を増幅する。乗算器22は、インバータ50(たとえば直列接続されたIGBT素子2a,2b)の出力電流の位相θを2倍する。位相θは、たとえば電流指令7(たとえば電流指令Isu*)に基づいて生成することができる。正弦波発生器23は、乗算器22から与えられた位相2θを入力として正弦波を発生する。これにより出力電流の2倍周波数成分が生成される。加算器24は、アンプ21からのヒステリシス幅に、正弦波発生器23の出力を加算する。これによりヒステリシス幅が補正される。   The amplifier 21 amplifies the hysteresis width from a limiter circuit (not shown) (for example, the limiter circuit 14a). Multiplier 22 doubles the phase θ of the output current of inverter 50 (for example, IGBT elements 2a and 2b connected in series). The phase θ can be generated based on, for example, a current command 7 (for example, a current command Isu *). The sine wave generator 23 receives the phase 2θ given from the multiplier 22 and generates a sine wave. As a result, a double frequency component of the output current is generated. The adder 24 adds the output of the sine wave generator 23 to the hysteresis width from the amplifier 21. Thereby, the hysteresis width is corrected.

図3および図4は、図1の構成から2倍周波数成分加算回路を省略した構成を有する電力変換装置の動作を説明する図である。図3および図4を参照して、スイッチング周波数を指令値(スイッチング周波数指令)に精度良く制御するために、スイッチング周波数制御増幅器11aおよびリミッタ回路14によって生成されるヒステリシス幅ΔIuが一定となる。   3 and 4 are diagrams illustrating the operation of the power conversion apparatus having a configuration in which the double frequency component addition circuit is omitted from the configuration in FIG. Referring to FIGS. 3 and 4, in order to accurately control the switching frequency to the command value (switching frequency command), the hysteresis width ΔIu generated by the switching frequency control amplifier 11a and the limiter circuit 14 is constant.

電流指令Isu*と出力電流Iuとの差、すなわち電流偏差は、当該出力電流Iuの波形のピーク近傍では小さくなる一方で、その波形のゼロ点近傍では大きくなる。   The difference between the current command Isu * and the output current Iu, that is, the current deviation is small near the peak of the waveform of the output current Iu, but is large near the zero point of the waveform.

上述のように、ヒステリシスコンパレータ9aは、電流偏差がヒステリシス幅ΔIuを越えた場合にその出力を反転させる。ゲート回路10aは、ヒステリシスコンパレータ9aの出力が反転したことによりIGBT素子2a,2bのオン/オフを切換える。したがって、出力電流Iuの波形のピーク近傍では、電流偏差が小さくなるためにヒステリシスコンパレータ9aの出力が反転しにくくなる一方で、出力電流Iuの波形のゼロ点近傍では、電流偏差が大きくなるためにヒステリシスコンパレータ9aの出力が反転しやすくなる。このため、出力電流Iuの波形のピーク近傍では、出力電流Iuが電流指令Isu*に追従する速度が小さいのに対して、出力電流Iuの波形のゼロ点では、出力電流Iuが電流指令Isu*に追従する速度が大きくなる。電流偏差が小さくなることにより追従速度が低下した場合、その出力電流に大きなリプル成分が生じる。このため出力電圧の歪み率が悪化するという課題が生じる。   As described above, the hysteresis comparator 9a inverts the output when the current deviation exceeds the hysteresis width ΔIu. The gate circuit 10a switches on / off the IGBT elements 2a and 2b when the output of the hysteresis comparator 9a is inverted. Therefore, near the peak of the waveform of the output current Iu, the current deviation is small, so that the output of the hysteresis comparator 9a is difficult to reverse. On the other hand, near the zero point of the waveform of the output current Iu, the current deviation is large. The output of the hysteresis comparator 9a is easily inverted. For this reason, the speed at which the output current Iu follows the current command Isu * is small near the peak of the waveform of the output current Iu, whereas the output current Iu is at the current command Isu * at the zero point of the waveform of the output current Iu. Increases the speed of following. When the follow-up speed is reduced due to the small current deviation, a large ripple component is generated in the output current. For this reason, the problem that the distortion rate of an output voltage deteriorates arises.

図5は、図1に示した構成を備える本発明の実施の形態に係る電力変換装置の動作を説明する図である。図1および図5を参照して、本発明の実施の形態によれば、2倍周波数成分加算回路15aは、補正前のヒステリシス幅(すなわちスイッチング周波数制御増幅器およびリミッタ回路によって生成されたヒステリシス幅)に、出力電流の2倍の周波数成分を加算することで、ヒステリシス幅を補正する。これにより、補正後のヒステリシス幅が出力電流の2倍の周波数で周期的に変化する。出力電流の波形のピーク(波形の山および谷)ではヒステリシス幅が小さくなるので、スイッチング周波数を高くすることができる。これに対して出力電流の波形のゼロ点ではヒステリシス幅が大きくなるのでスイッチング周波数を低くすることができる。なお出力電流の波形の1周期の間におけるスイッチング周波数の平均値は、周波数指令12に追従した値となる。   FIG. 5 is a diagram for explaining the operation of the power conversion device according to the embodiment of the present invention having the configuration shown in FIG. Referring to FIGS. 1 and 5, according to the embodiment of the present invention, double frequency component adding circuit 15a has a hysteresis width before correction (that is, a hysteresis width generated by a switching frequency control amplifier and a limiter circuit). In addition, the hysteresis width is corrected by adding a frequency component twice the output current. As a result, the corrected hysteresis width periodically changes at twice the frequency of the output current. Since the hysteresis width is small at the peak of the output current waveform (the peak and valley of the waveform), the switching frequency can be increased. On the other hand, since the hysteresis width becomes large at the zero point of the output current waveform, the switching frequency can be lowered. Note that the average value of the switching frequency during one cycle of the waveform of the output current is a value that follows the frequency command 12.

出力電流の波形のピーク近傍においてスイッチング周波数が高まるので、出力電流が電流指令に追従する速度を上げることができる。これによりリプル電流を小さくすることができる。したがって本発明の実施の形態によれば、出力電圧の歪み率が悪化することを抑制することができる。一方、出力電流の波形のゼロ点近傍においてスイッチング周波数が低下する。この結果、出力電流の1周期で平均すれば、スイッチング素子をオンオフさせる周期は一定に保たれる。   Since the switching frequency increases near the peak of the output current waveform, the speed at which the output current follows the current command can be increased. As a result, the ripple current can be reduced. Therefore, according to the embodiment of the present invention, it is possible to suppress deterioration of the distortion rate of the output voltage. On the other hand, the switching frequency decreases near the zero point of the output current waveform. As a result, if the output current is averaged over one period, the period during which the switching element is turned on / off is kept constant.

なお、上記の実施の形態では、ヒステリシス幅の補正のために、周波数/電圧変換器13およびリミッタ回路によって生成されたヒステリシス幅に、出力電流の2倍の周波数成分が加算される。ただし、ヒステリシス幅の補正は、出力電流の2倍の周波数成分に限定されるものではない。たとえば偶数倍の周波数成分を用いることができる。この場合、図2の構成において、乗算器22は、位相θを2n(nは1以上の整数)倍すればよい。   In the above embodiment, in order to correct the hysteresis width, a frequency component that is twice the output current is added to the hysteresis width generated by the frequency / voltage converter 13 and the limiter circuit. However, the correction of the hysteresis width is not limited to the frequency component twice the output current. For example, even multiple frequency components can be used. In this case, in the configuration of FIG. 2, the multiplier 22 may multiply the phase θ by 2n (n is an integer equal to or greater than 1).

好ましくは、偶数倍の周波数成分は、出力電流の周期をTとすると、T/4の間に位相が(2m+1)π(mは0以上の任意の整数)変化する周波数成分、すなわち2×(2m+1)倍周波数成分であり、具体的には、2倍周波数成分、6倍周波数成分、10倍周波数成分、・・・である。この場合にも、当該周波数成分の波形の谷と、出力電流の波形の山とが時間的に重なる(周波数成分の波形の山と、出力電流の波形の谷とが時間的に重なる)ように位相を揃えることにより、周波数成分の山と出力電流の波形のゼロ点とを時間的に重ねることができる。したがって、出力電流の波形のピーク近傍においてヒステリシス幅を小さくすることができる。さらに、出力電流の波形のゼロ点近傍においてヒステリシス幅を大きくできる。ただし2倍周波数成分(すなわちm=0)を用いることでヒステリシス幅の補正の処理を簡素化できる。   Preferably, the even frequency component is a frequency component whose phase changes by (2m + 1) π (m is an arbitrary integer greater than or equal to 0) during T / 4, that is, 2 × ( 2m + 1) frequency components, specifically, a 2 × frequency component, a 6 × frequency component, a 10 × frequency component,... Also in this case, the valley of the waveform of the frequency component and the peak of the waveform of the output current overlap in time (the peak of the waveform of the frequency component and the valley of the waveform of the output current overlap in time). By aligning the phases, the peak of the frequency component and the zero point of the waveform of the output current can be overlapped in time. Therefore, the hysteresis width can be reduced in the vicinity of the peak of the waveform of the output current. Furthermore, the hysteresis width can be increased near the zero point of the output current waveform. However, the hysteresis width correction process can be simplified by using a double frequency component (that is, m = 0).

また、上記のように、ヒステリシス幅の補正は、出力電流の波形のピークにおいて、周波数/電圧変換器13およびリミッタ回路によって生成されたヒステリシス幅を小さくするとともに、出力電流の波形のゼロ点において、ヒステリシス幅を大きくすればよい。さらに、出力電流の1周期におけるスイッチング周波数(言い換えればスイッチング素子のオンオフ周期)の平均値が、ヒステリシス幅の補正によって変化しなければよい。したがって本発明では、周波数/電圧変換器13およびリミッタ回路によって生成されたヒステリシス幅の補正に用いられる波形は正弦波(または余弦波)に限定されるものではない。   As described above, the hysteresis width is corrected by reducing the hysteresis width generated by the frequency / voltage converter 13 and the limiter circuit at the peak of the output current waveform, and at the zero point of the output current waveform. What is necessary is just to enlarge a hysteresis width. Furthermore, the average value of the switching frequency in one cycle of the output current (in other words, the on / off cycle of the switching element) does not have to be changed by correcting the hysteresis width. Therefore, in the present invention, the waveform used for correcting the hysteresis width generated by the frequency / voltage converter 13 and the limiter circuit is not limited to a sine wave (or cosine wave).

図6は、本発明の実施の形態の第1の変形例を説明するための図である。図6を参照して、電力変換装置100Aは、2倍周波数成分加算回路15a〜15cに代えて三角波加算回路35a〜35cを備える。   FIG. 6 is a diagram for explaining a first modification of the embodiment of the present invention. Referring to FIG. 6, power conversion device 100 </ b> A includes triangular wave addition circuits 35 a to 35 c instead of double frequency component addition circuits 15 a to 15 c.

図7は、図6に示した三角波加算回路の動作を説明するための図である。図6および図7を参照して、三角波の谷の部分が、出力電流の波形の山および谷の部分と時間軸上で重なりあう。一方、出力電流の波形のゼロ点と三角波の山とが時間軸上で重なり合う。これにより、出力電流の波形のピークではヒステリシス幅が小さくなり、出力電流の波形のゼロ点ではヒステリシス幅が大きくなる。   FIG. 7 is a diagram for explaining the operation of the triangular wave adder circuit shown in FIG. With reference to FIGS. 6 and 7, the valley portion of the triangular wave overlaps the peak and valley portions of the waveform of the output current on the time axis. On the other hand, the zero point of the waveform of the output current and the peak of the triangular wave overlap on the time axis. As a result, the hysteresis width decreases at the peak of the output current waveform, and the hysteresis width increases at the zero point of the output current waveform.

図8は、本発明の実施の形態の第2の変形例を説明するための図である。図8を参照して、電力変換装置100Bは、2倍周波数成分加算回路15に代えて矩形波加算回路45a〜45cを備える。   FIG. 8 is a diagram for explaining a second modification of the embodiment of the present invention. Referring to FIG. 8, power conversion device 100 </ b> B includes rectangular wave addition circuits 45 a to 45 c instead of double frequency component addition circuit 15.

図9は、図8に示した矩形波加算回路の動作を説明するための図である。図8および図9を参照して、矩形波の谷の部分が、出力電流の波形の山および谷と時間軸上で重なりあう。一方、出力電流の波形のゼロ点と矩形波の山の部分とが時間軸上で重なりあう。したがって、出力電流の波形のピークではヒステリシス幅が小さくなり、出力電流の波形のゼロ点ではヒステリシス幅が大きくなる。   FIG. 9 is a diagram for explaining the operation of the rectangular wave adder circuit shown in FIG. Referring to FIGS. 8 and 9, the valley portion of the rectangular wave overlaps with the peak and valley of the waveform of the output current on the time axis. On the other hand, the zero point of the output current waveform and the peak portion of the rectangular wave overlap on the time axis. Therefore, the hysteresis width decreases at the peak of the output current waveform, and the hysteresis width increases at the zero point of the output current waveform.

また、この実施の形態では、3相のPWMインバータの場合を示したが、単相回路あるいは、交流を直流に変換するコンバータ回路など、ヒステリシスコンパレータを使用して電流指令に追従したスイッチング制御を行なう電力変換装置に適用できるので、同様の効果が得られる。   In this embodiment, the case of a three-phase PWM inverter is shown, but switching control that follows a current command is performed using a hysteresis comparator, such as a single-phase circuit or a converter circuit that converts alternating current into direct current. Since it can be applied to a power converter, the same effect can be obtained.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

1 直流電源、2a〜2f IGBT素子、3 リアクトル、4 コンデンサ、5 負荷、6a〜6c 電流センサ、7 電流指令、8a〜8c,17a〜17c 減算部、9a〜9c ヒステリシスコンパレータ、10a〜10c ゲート回路、11a〜11c スイッチング周波数制御増幅器、12 周波数指令、13a〜13c 周波数/電圧変換器、14a〜14c リミッタ回路、15a〜15c 2倍周波数成分加算回路、16 スイッチング周波数、18a〜18c ヒステリシス幅、21 アンプ、22 乗算器、23 正弦波発生器、24 加算器、35a〜35c 三角波加算回路、45a〜45c 矩形波加算回路、50 インバータ、100,100A,100B 電力変換装置、D ダイオード。   1 DC power supply, 2a to 2f IGBT element, 3 reactor, 4 capacitor, 5 load, 6a to 6c current sensor, 7 current command, 8a to 8c, 17a to 17c subtraction unit, 9a to 9c hysteresis comparator, 10a to 10c gate circuit 11a to 11c switching frequency control amplifier, 12 frequency command, 13a to 13c frequency / voltage converter, 14a to 14c limiter circuit, 15a to 15c double frequency component addition circuit, 16 switching frequency, 18a to 18c hysteresis width, 21 amplifier , 22 multiplier, 23 sine wave generator, 24 adder, 35a-35c triangular wave adder circuit, 45a-45c rectangular wave adder circuit, 50 inverter, 100, 100A, 100B power converter, D diode.

Claims (7)

自励式半導体スイッチング素子と、
前記自励式半導体スイッチング素子の出力電流を電流指令に追従させるために、前記出力電流と前記電流指令との偏差をヒステリシス幅と比較することによって、前記自励式半導体スイッチング素子のスイッチング周波数を変更するヒステリシスコンパレータと、
前記自励式半導体スイッチング素子のスイッチング周波数を検出するための検出部と、
前記検出部によって検出された前記スイッチング周波数の検出値と、前記スイッチング周波数の指令値との間の偏差に基づいて、前記ヒステリシス幅を設定する設定部と、
前記設定部により設定された前記ヒステリシス幅を補正して、その補正されたヒステリ幅を前記ヒステリシスコンパレータに与える補正部とを備え、
前記補正部は、前記出力電流の波形のピークにおいて、前記ヒステリシス幅を、前記設定部によって設定された幅よりも小さくする一方で、前記出力電流の波形のゼロ点において、前記ヒステリシス幅を、前記設定部によって設定された幅よりも大きくする、電力変換装置。
A self-excited semiconductor switching element;
Hysteresis for changing the switching frequency of the self-excited semiconductor switching element by comparing the deviation between the output current and the current command with a hysteresis width in order to make the output current of the self-excited semiconductor switching element follow the current command A comparator,
A detection unit for detecting a switching frequency of the self-excited semiconductor switching element;
A setting unit that sets the hysteresis width based on a deviation between a detected value of the switching frequency detected by the detecting unit and a command value of the switching frequency;
A correction unit that corrects the hysteresis width set by the setting unit and gives the corrected hysteresis width to the hysteresis comparator;
The correction unit reduces the hysteresis width at the peak of the output current waveform to be smaller than the width set by the setting unit, while setting the hysteresis width at the zero point of the output current waveform. A power converter that is larger than the width set by the setting unit.
前記補正部は、前記出力電流の波形のピークにおいて山となり、かつ、前記出力電流の波形のゼロ点において谷となる波形を、前記設定部によって設定された前記ヒステリシス幅に加算することによって前記ヒステリシス幅を補正する、請求項1に記載の電力変換装置。   The correction unit adds a waveform that becomes a peak at the peak of the waveform of the output current and that becomes a valley at the zero point of the waveform of the output current to the hysteresis width set by the setting unit. The power converter according to claim 1, wherein the width is corrected. 前記波形は、前記出力電流の周波数の偶数倍の周波数を有する波形である、請求項2に記載の電力変換装置。   The power converter according to claim 2, wherein the waveform is a waveform having a frequency that is an even multiple of the frequency of the output current. 前記波形は、mを0以上の整数とするときに、前記出力電流の2×(2m+1)倍周波数成分となる波形である、請求項3に記載の電力変換装置。   4. The power converter according to claim 3, wherein the waveform is a waveform that is a frequency component of 2 × (2m + 1) times the output current when m is an integer of 0 or more. 前記mは0である、請求項4に記載の電力変換装置。   The power converter according to claim 4, wherein m is 0. 前記波形は、三角波である、請求項2に記載の電力変換装置。   The power converter according to claim 2, wherein the waveform is a triangular wave. 前記波形は、矩形波である、請求項2に記載の電力変換装置。   The power converter according to claim 2, wherein the waveform is a rectangular wave.
JP2010165099A 2010-07-22 2010-07-22 Power converter Active JP5410379B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010165099A JP5410379B2 (en) 2010-07-22 2010-07-22 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010165099A JP5410379B2 (en) 2010-07-22 2010-07-22 Power converter

Publications (2)

Publication Number Publication Date
JP2012029438A true JP2012029438A (en) 2012-02-09
JP5410379B2 JP5410379B2 (en) 2014-02-05

Family

ID=45781726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010165099A Active JP5410379B2 (en) 2010-07-22 2010-07-22 Power converter

Country Status (1)

Country Link
JP (1) JP5410379B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014109534A (en) * 2012-12-04 2014-06-12 Hioki Ee Corp Device and method for measuring frequency
JP6676830B1 (en) * 2018-11-21 2020-04-08 東芝三菱電機産業システム株式会社 Power converter
JP6754022B1 (en) * 2019-09-05 2020-09-09 東芝三菱電機産業システム株式会社 Power converter
US11309816B2 (en) 2017-05-05 2022-04-19 Wobben Properties Gmbh Wind turbine with overload-capable converter system
WO2022153477A1 (en) * 2021-01-15 2022-07-21 三菱電機株式会社 Power conversion device
TWI810790B (en) * 2021-06-28 2023-08-01 日商三菱電機股份有限公司 power conversion device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066978A (en) * 1992-06-17 1994-01-14 Meidensha Corp Power converter
JPH0819259A (en) * 1994-07-01 1996-01-19 Sharp Corp Inverter circuit
JP2006067730A (en) * 2004-08-27 2006-03-09 Sanken Electric Co Ltd Power factor improving circuit
JP2007020262A (en) * 2005-07-06 2007-01-25 Toshiba Mitsubishi-Electric Industrial System Corp Power converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066978A (en) * 1992-06-17 1994-01-14 Meidensha Corp Power converter
JPH0819259A (en) * 1994-07-01 1996-01-19 Sharp Corp Inverter circuit
JP2006067730A (en) * 2004-08-27 2006-03-09 Sanken Electric Co Ltd Power factor improving circuit
JP2007020262A (en) * 2005-07-06 2007-01-25 Toshiba Mitsubishi-Electric Industrial System Corp Power converter

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014109534A (en) * 2012-12-04 2014-06-12 Hioki Ee Corp Device and method for measuring frequency
US11309816B2 (en) 2017-05-05 2022-04-19 Wobben Properties Gmbh Wind turbine with overload-capable converter system
KR20200102486A (en) * 2018-11-21 2020-08-31 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 Power conversion device
WO2020105133A1 (en) * 2018-11-21 2020-05-28 東芝三菱電機産業システム株式会社 Electric power conversion device
CN111656665A (en) * 2018-11-21 2020-09-11 东芝三菱电机产业系统株式会社 Power conversion device
KR102337945B1 (en) 2018-11-21 2021-12-09 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 power converter
JP6676830B1 (en) * 2018-11-21 2020-04-08 東芝三菱電機産業システム株式会社 Power converter
CN111656665B (en) * 2018-11-21 2023-04-07 东芝三菱电机产业系统株式会社 Power conversion device
JP6754022B1 (en) * 2019-09-05 2020-09-09 東芝三菱電機産業システム株式会社 Power converter
WO2021044597A1 (en) * 2019-09-05 2021-03-11 東芝三菱電機産業システム株式会社 Power conversion device
KR20210098495A (en) * 2019-09-05 2021-08-10 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 power converter
KR102597788B1 (en) 2019-09-05 2023-11-02 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 power conversion device
WO2022153477A1 (en) * 2021-01-15 2022-07-21 三菱電機株式会社 Power conversion device
TWI781870B (en) * 2021-01-15 2022-10-21 日商三菱電機股份有限公司 Power conversion device
TWI810790B (en) * 2021-06-28 2023-08-01 日商三菱電機股份有限公司 power conversion device

Also Published As

Publication number Publication date
JP5410379B2 (en) 2014-02-05

Similar Documents

Publication Publication Date Title
CA2624254C (en) Power converting apparatus
JP6295782B2 (en) Power conversion device, power generation system, control device, and power conversion method
JP5267589B2 (en) Power converter
JP5410379B2 (en) Power converter
US9048767B2 (en) Motor drive for permanent magnet synchronous motor
JP4815239B2 (en) Control device for power conversion circuit
JP5877648B2 (en) Distributed power system
JP5585371B2 (en) Distributed power system
US10148195B2 (en) Power converter for outputting three-phase alternating-current voltages to a power system
JP5580095B2 (en) Grid-connected inverter device
JP2008199709A (en) Inverter controller, and ac motor controller
CN102396142A (en) Method of controlling power conversion device
JP4929863B2 (en) Power converter
JPWO2005088822A1 (en) MOTOR CONTROL DEVICE AND MODULATION WAVE COMMAND GENERATION METHOD FOR PWM INVERTER
JP5048280B2 (en) Inverter device
JP5888074B2 (en) Power converter
JP5776308B2 (en) Grid interconnection power converter
JP2009247136A (en) Power converter and method for controlling harmonic current of the power converter
WO2019097835A1 (en) Power conversion device
JP6207796B2 (en) Power converter
JP7306315B2 (en) AC chopper circuit control device and AC chopper circuit control method
JP3590735B2 (en) Control circuit of power converter
JP5026821B2 (en) Power converter
JP4851844B2 (en) Power converter
JP5389686B2 (en) Power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131106

R150 Certificate of patent or registration of utility model

Ref document number: 5410379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250