[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012015185A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2012015185A
JP2012015185A JP2010147869A JP2010147869A JP2012015185A JP 2012015185 A JP2012015185 A JP 2012015185A JP 2010147869 A JP2010147869 A JP 2010147869A JP 2010147869 A JP2010147869 A JP 2010147869A JP 2012015185 A JP2012015185 A JP 2012015185A
Authority
JP
Japan
Prior art keywords
semiconductor memory
organic substrate
memory device
lead frame
memory chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010147869A
Other languages
English (en)
Other versions
JP5337110B2 (ja
Inventor
Hitoshi Ishii
斉 石井
Naohisa Okumura
尚久 奥村
Taku Nishiyama
拓 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010147869A priority Critical patent/JP5337110B2/ja
Priority to US13/168,292 priority patent/US9165870B2/en
Priority to CN201110178148.0A priority patent/CN102315225B/zh
Priority to TW100122938A priority patent/TWI421904B/zh
Publication of JP2012015185A publication Critical patent/JP2012015185A/ja
Application granted granted Critical
Publication of JP5337110B2 publication Critical patent/JP5337110B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】有機基板の使用量を抑えて、製造コストの抑制を図ることのできる半導体記憶装置を提供すること。
【解決手段】半導体記憶装置１０は、一方の面に外部接続端子１９が設けられた有機基板１１と、半導体メモリチップ１５とを備えて、外部機器に挿入可能とされる。半導体メモリチップが載置される載置部２１、および載置部から外部機器への挿入方向側に向けて延びるように形成されるとともに有機基板の他方の面に接着される接着部２２を有するリードフレーム１３と、樹脂モールド部１８と、をさらに備える。有機基板は、平面視において載置部とほとんど重ならない形状に個片化されている。接着部挿入方向における端部は、樹脂モールド部内に形成される。リードフレームは、接着部において、樹脂モールド部の挿入方向側の面とは異なる面まで延びる第１延出部１３ｂをさらに有する。
【選択図】図３

Description

本発明の実施の形態は、半導体記憶装置に関する。
近年では、携帯電話やパーソナルコンピュータなどの外部機器の記憶装置としてＮＡＮＤ型フラッシュメモリなどの記憶素子を用いた半導体記憶装置が多く使用されている。電子機器で使用される半導体記憶装置として、メモリカード（半導体メモリカード）を例示することができる。
半導体記憶装置では、外部端子が形成された配線基板（有機基板）上に半導体メモリチップやコントローラチップなどの半導体チップが搭載される。半導体チップの電極は、ワイヤボンディングを適用して配線基板の接続パッドと電気的に接続され、さらに半導体チップ全体を覆うように樹脂封止される。
特開２００４−３４９３９６号公報
このような従来技術においては、有機基板の使用量を抑えて、製造コストの抑制を図ることが望まれている。
本発明の実施の形態は、上記に鑑みてなされたものであって、有機基板の使用量を抑えて、製造コストの抑制を図ることのできる半導体記憶装置を提供することを目的とする。
実施の形態の半導体記憶装置は、一方の面に外部接続端子が設けられた有機基板と、半導体メモリチップとを備えて、外部機器に挿入可能とされる。半導体記憶装置は、半導体メモリチップが載置される載置部、および載置部から外部機器への挿入方向側に向けて延びるように形成されるとともに有機基板の他方の面に接着される接着部を有するリードフレームと、外部接続端子を露出させて、有機基板、リードフレーム、および半導体メモリチップを封止するとともに、平面視において略方形形状を呈する樹脂モールド部と、をさらに備える。有機基板は、接着部に接着された状態で、平面視において載置部とほとんど重ならない形状に個片化されている。接着部の挿入方向における端部は、樹脂モールド部内に形成される。リードフレームは、接着部において、樹脂モールド部の挿入方向側の面とは異なる面まで延びる第１延出部をさらに有する。
図１は、実施の形態に係る半導体記憶装置の外観を示す平面図。 図２は、図１に示す半導体記憶装置の外観を示す底面図。 図３は、図１に示す半導体記憶装置の内部構成を模式的に示す図。 図４は、図１に示す半導体記憶装置のＡ−Ａ線に沿った断面構造を示す横断面図。 図５は、有機基板の底面図。 図６は、リードフレームの平面図。 図７は、半導体記憶装置の製造工程を説明するためのフローチャート。 図８は、半導体記憶装置の製造工程を説明するための図。 図９は、半導体記憶装置の製造工程を説明するための図。 図１０は、半導体記憶装置の製造工程を説明するための図。 図１１は、半導体記憶装置の製造工程を説明するための図。 図１２は、半導体記憶装置の製造工程を説明するための図。 図１３は、半導体記憶装置の製造工程を説明するための図。
以下に添付図面を参照して、実施の形態にかかる半導体記憶装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
（第１の実施の形態）
図１は、第１の実施の形態にかかる半導体記憶装置の外観を示す平面図である。図２は、図１に示す半導体記憶装置の外観を示す底面図である。図３は、図１に示す半導体記憶装置の内部構成を模式的に示す図である。図４は、図１に示す半導体記憶装置のＡ−Ａ線に沿った断面構造を示す横断面図である。半導体記憶装置１０は、パーソナルコンンピュータやデジタルカメラなどの外部機器に設けられたソケットに挿入されて用いられる。半導体記憶装置１０は、外部記憶装置として機能する。なお、半導体記憶装置１０の挿入方向は、矢印Ｘで図示する方向とする。
半導体記憶装置１０は、有機基板１１、リードフレーム１３、半導体メモリチップ１５、コントローラチップ１６、電子部品１７、樹脂モールド部１８を備えて構成される。半導体記憶装置１０は、図１，２に示すように、底面側に外部接続端子１９を露出させた状態で、その外周が樹脂モールド部１８に覆われている。半導体記憶装置１０は、樹脂モールド部１８に覆われることで、平面視において略方形形状を呈する。
有機基板１１は、たとえば絶縁性樹脂基板の内部や表面に配線網を設けたものであり、素子搭載基板と端子形成基板とを兼ねる。このような有機基板１１として、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）などを用いたプリント配線板が使用される。詳細な図示は省略するが、有機基板１１は、多層構造となっており、各層ごとで使用される材料が異なる場合がある。
図５は、有機基板１１の底面図である。有機基板１１の底面（一方の面）１１ａには、金属層からなる外部接続端子１９が設けられる。外部接続端子１９は、半導体記憶装置１０を外部機器に挿入した際の、半導体記憶装置１０の入出力端子となる。有機基板１１は、半導体記憶装置１０の内部構成を平面視した場合において、後述するリードフレーム１３の載置部２１とほとんど重ならない形状に個片化されている（図９も参照）。換言すれば、平面視した場合において、有機基板１１と載置部２１が重なる部分よりも、有機基板１１とメモリチップ載置部２１が重ならない部分の方が大きいといえる。
有機基板１１の上面１１ｂ（他方の面）は、コントローラチップ１６や電子部品１７を搭載する搭載面となっている。そのため、有機基板１１の上面１１ｂの面積は、コントローラチップ１６や電子部品１７を上面から見た面積よりも大きくなっている。有機基板１１の上面１１ｂには、複数の接続パッド（図示せず）が形成されている。接続パッドと外部接続端子１９との間や、接続パッド同士の間が、有機基板１１の内部配線（スルーホールなど）を介して電気的に接続されている。半導体メモリチップ１５やコントローラチップ１６の電極パッド（図示せず）を接続パッドと電気的に接続することで、半導体メモリチップ１５、コントローラチップ１６、外部接続端子１９等の各要素が電気的に接続される。
ここで、複数の接続パッドのうち半導体メモリチップ１５に接続される接続パッドは、外部端子が並ぶ方向と略平行に配置されている。また、複数の接続パッドのうちコントローラチップ１６に接続される接続パッドは、コントローラチップ１６の電極パッド付近に配置されている。その結果、半導体メモリチップ１５の電極パッドと、有機基板１１の上面１１ｂに配置された接続パッドとを、金属ワイヤ２７で直接接続することができる。また、コントローラチップ１６の電極パッドと、有機基板１１の上面１１ｂに配置された接続パッドを金属ワイヤ２８で直接接続することができる。また、半導体メモリチップ１５に接続される接続パッド及びコントローラチップ１６に接続される接続パッドを、半導体メモリチップ１５の電極パッドとコントローラチップ１６の電極パッドの間に配置することにより、半導体メモリチップ１５に接続される接続パッドとコントローラチップ１６の距離を短くすることができる。その結果、半導体メモリチップ１５とコントローラチップ１６を低抵抗で接続することができる。なお、有機基板１１の接続パッドの配置は上述の場合に限られない。例えば、コントローラチップ１６を、図３に示した配置から１８０度回転させた場合は、コントローラチップ１６に接続される接続パッドは、半導体メモリチップ１５に接続される接続パッドに対してコントローラチップ１６を挟むように配置される。
また、複数の接続パッドのうち半導体メモリチップ１５に電気的に接続される接続パッドのピッチは、略８０〜１５０μｍ程度であり、コントローラチップ１６に電気的に接続される接続パッドのピッチは略５０〜１２０μｍ程度である。すなわち、半導体メモリチップ１５に電気的に接続される接続パッドの間隔よりもコントローラチップ１６に電気的に接続される接続パッドの間隔の方が小さくなっている。
図６は、リードフレーム１３の平面図である。図６において、半導体記憶装置１０の外形、すなわち樹脂モールド部１８の外形を二点鎖線で示している。リードフレーム１３は、有機基板１１に使用される材料よりも比較的安価となる汎用材料、例えば、４２Ａｌｌｏｙや銅を用いて構成される。リードフレーム１３は、メモリチップ載置部（載置部）２１、基板接着部２２、連結部２３を有している。
メモリチップ載置部２１は、半導体メモリチップ１５を載置するための領域である。メモリチップ載置部２１の周囲には、メモリチップ載置部２１から延びるように、基板接着部２２や、連結部２３が形成されている。基板接着部２２は、樹脂モールド部１８の外形を構成する面のうち、矢印Ｘで示す挿入方向側の面１８ａに向けて延びるように形成される。また、基板接着部２１は、有機基板１１と接着された状態で挿入方向側の面１８ａに到達しない長さで形成される。言い換えれば、基板接着部２２の挿入方向側における端部は、有機基板１１（樹脂モールド部１２内）に有ると言える。なお、以下の説明において、挿入方向側の面１８ａと交差する面を１８ｂと称し、面１８ａと対向する面を面１８ｃと称する場合がある。
基板接着部２２は、有機基板１１の上面１１ｂに接着剤を用いて接着される領域である。基板接着部２２を有機基板１１の上面１１ｂに接着することで、メモリチップ載置部２１は、平面視において有機基板１１とほとんど重ならない位置に位置決めされる。
また、基板接着部２２における連結部を連結部２３ｃと称する場合がある。この連結部２３ｃは、基板接着部２２の挿入方向側における端部よりも面１８ｃ側に存在する。なお、連結部２３ｃの挿入方向側における端部と、基板接着部２２の挿入方向側における端部の位置が等しくても良い。また、この連結部２３ｃは面１８ｂに向けて延びるように形成される。
また、メモリチップ載置部２１と有機基板１１とは、平面視においてほとんど重なっていないものの、一部の領域で互いに重なっている部分がある。この重なっている部分でも、メモリチップ載置部２１と有機基板１１とが接合される。メモリチップ載置部２１が有機基板１１に接合されることにより、有機基板１１とリードフレーム１３との接触面積が大きくなる。したがって、基板接着部２２のみで有機基板１１と接着される場合に比べて、有機基板１１とリードフレーム１３との接着力を強化することができる。なお、メモリチップ載置部２１と有機基板１１とが重なる部分に接着剤を用いて接着することも可能である。その結果、有機基板１１とリードフレーム１３との接着力をさらに強化することができる。
連結部２３は、メモリチップ載置部２１や基板接着部２２から、半導体記憶装置１０の外部、すなわち、後述する樹脂モールド部１８の外部に向けて延びるように形成されている。図６に示すように、リードフレーム１３には、複数の連結部２３が形成されている。連結部２３は、半導体記憶装置１０の製造段階において複数のリードフレーム１３同士を連結させる。このように、複数のリードフレーム１３を連結させることで、一括して多数の半導体記憶装置１０を製造することができる。第１の実施の形態では、平面視において略方形形状を呈する半導体記憶装置１０の４面のうち、挿入方向側の面１８ａを除く３面に向けて延びるように、複数の連結部２３が形成されている。
また、平面視における樹脂モールド部１８の外形を構成する４面のうち少なくとも１面で、２つ以上の連結部２３がその１面に向けて延びるように設けられている。
連結部２３は、余り部１３ａと延出部１３ｂとを含んで構成される。余り部１３ａは、半導体記憶装置１０の外形からはみ出す部分であり、最終的に切断されて除去される。延出部１３ｂは、半導体記憶装置１０の最終的な外形からはみ出さずに、半導体記憶装置１０の一部を構成する。余り部１３ａが除去されることで延出部１３ｂは、メモリチップ載置部２１および基板接着部２２に対して、樹脂モールド部１８の挿入方向側の面１８ａとは異なる面（面１８ｂ、１８ｃ）まで延びるように形成されることとなる。なお、基板接着部２２に形成されて面１８ｂまで延びる延出部１３ｂは第１延出部となり、メモリチップ載置部２１から面１８ｃまで延びる延出部１３ｂは第２延出部となる。
連結部２３は、メモリチップ載置部２１や基板接着部２２側の根元部よりも、半導体記憶装置１０の外部との境界部分のほうが、平面視において細くなるように形成されている。特に、第１の実施の形態では、半導体記憶装置１０の外部との境界部分の近傍で細くなるように形成されている。
半導体メモリチップ１５は、ＮＡＮＤ型フラッシュメモリなどの記憶素子である。半導体メモリチップ１５はその１辺に電極パッドを複数個有している。半導体メモリチップ１５の電極パッドのピッチは、略８０μｍ程度以上であり、有機基板１１の複数の接続パッドのうち半導体メモリチップ１５に電気的に接続される接続パッドは、半導体メモリチップに合わせて、略８０〜１５０μｍに形成される。メモリチップ載置部２１上には、複数の半導体メモリチップ１５が積層される。複数の半導体メモリチップ１５のうち、最下層の半導体メモリチップ１５は、メモリチップ載置部２１に対して接着材料２５によって接着される。接着材料２５としては、例えば、一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂などを主成分とする熱硬化性または光硬化性のダイアタッチフィルム（接着剤フィルム）あるいは液状材料が用いられる。
メモリチップ載置部２１に接着された最下層の半導体メモリチップ１５の上に、別の半導体メモリチップ１５を階段状に接着することで、複数の半導体メモリチップ１５が積層される。半導体メモリチップ１５を階段状に積層することで、半導体メモリチップ１５の一辺側に設けられた電極パッドを露出させることができる。また、それぞれの半導体メモリチップ１５の電極パッドが配置された辺が有機基板１１と対向するように積層されている。この露出された電極パッドが、Ａｕワイヤなどの金属ワイヤ２７で有機基板１１の接続パッドと電気的に接続（ワイヤボンディング）される。
コントローラチップ１６は、有機基板１１の上面１１ｂに搭載される。コントローラチップ１６は、複数の半導体メモリチップ１５から、データの書き込みや読み出しを行う半導体メモリチップ１５を選択する。コントローラチップ１６は、選択した半導体メモリチップ１５へのデータの書き込みや、選択した半導体メモリチップ１５に記憶されたデータの読み出しなどを行う。コントローラチップ１６の上面には、電極パッド（図示せず）が形成されている。また、コントローラチップ１６の複数の電極パッドは、コントローラチップ１６の周辺に配置されている。コントローラチップ１６が有する電極パッドの数は、半導体メモリチップ１５が有する電極パッドの数よりも多い。また、コントローラチップ１６が有する電極パッドのピッチは、略３０〜１００μｍ程度であり、有機基板１１の複数の接続パッドのうちコントローラチップ１６に電気的に接続される接続パッドの間隔よりも狭い。コントローラチップ１６の電極パッドと有機基板１１の接続パッドとが金属ワイヤ２８でワイヤボンディングされる。
電子部品１７は、有機基板１１の上面１１ｂに搭載される。電子部品１７は、例えば、チップコンデンサーや抵抗やインダクタである。ここで、電子部品１７が有機基板１１上に配置されることにより、金属ワイヤで接続されることなく有機基板の内部配線を介して、半導体メモリチップ１５や、コントローラチップ１６と電気的に接続される。その結果、半導体記憶装置１０の寄生容量、寄生抵抗を低減することができる。
樹脂モールド部１８は、有機基板１１の上面１１ｂおよびリードフレーム１３の両面を樹脂系材料で封止することで形成される。有機基板１１の上面１１ｂのみを樹脂材料で封止することで、外部接続端子１９を外部に露出させている。樹脂モールド部１８は、半導体記憶装置１０の外殻を構成する。樹脂モールド部１８は、半導体メモリチップ１５やコントローラチップ１６を完全に覆う高さで形成されている。樹脂モールド部１８は、半導体メモリチップ１５などの実装部品が実装された有機基板１１およびリードフレーム１３を金型で覆い、軟化させた樹脂系材料をその金型内に注入することで形成される。
次に、半導体記憶装置１０の製造工程について説明する。図７は、半導体記憶装置１０の製造工程を説明するためのフローチャートである。図８〜図１３は、半導体記憶装置１０の製造工程を説明するための図である。
まず、有機基板１１を個片化する（ステップＳ１）。有機基板１１の個片化は、ダイシングブレード（図示せず）を用いた一般的な工程により行えばよいので、詳細な説明を省略する。次に、リードフレーム１３の基板接着部２２に接着剤３０を塗布する（ステップＳ２，図８も参照）。接着剤３０としては、例えば、一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂などを主成分とする熱硬化性または光硬化性のダイアタッチフィルム（接着剤フィルム）あるいは液状材料が用いられる。なお、メモリチップ載置部２１と有機基板１１とが重なる部分にも接着剤３０が塗布される。ここで、基板接着部２２のみに接着剤３０を塗布して、メモリチップ載置部２１と有機基板１１とが重なる部分に塗布された接着剤３０を省略することができる。
次に、接着剤３０が塗布された基板接着部２２に、有機基板１１の上面１１ｂを接着させる（ステップＳ３，図９も参照）。次に、有機基板１１の上面１１ｂにコントローラチップ１６と電子部品１７を実装する（ステップＳ４，図１０も参照）。次に、メモリチップ載置部２１に接着材料２５を介して半導体メモリチップ１５を接着させ、さらにその上に半導体メモリチップ１５を接着させて、半導体メモリチップ１５を積層させる（ステップＳ５，図１１も参照）。
次に、半導体メモリチップ１５の電極パッドと有機基板１１の接続パッド、およびコントローラチップ１６の電極パッドと有機基板１１の接続パッドとを、金属ワイヤ２７，２８でワイヤボンディングする（ステップＳ６，図１２も参照）。次に、有機基板１１の上面１１ｂおよびリードフレーム１３の両面を樹脂系材料で封止して、樹脂モールド部１８を形成し、余り部１３ａを切除する（ステップＳ７，図１３も参照）。なお、図１３では、樹脂モールド部１８に覆われているため実際は視認できない内部の構成（半導体メモリチップ１５など）も、説明の便宜のために示している。上記、一連の工程によって、半導体記憶装置１０が製造される。
このような実施の形態１では、半導体記憶装置１０の内部構成を平面視した場合において、メモリチップ載置部２１とほとんど重ならない形状に有機基板１１が個片化されているため、有機基板１１が小型になり、有機基板１１の使用量を大幅に抑えることができる。これにより、半導体記憶装置１０の製造コストの抑制を図ることができる。なお、有機基板１１を、外部接続端子１９が設けられる領域Ｓ（図５を参照）と略同じ平面形状に個片化することで、有機基板１１のさらなる小型化を図ってもよい。
また、半導体記憶装置１０の入出力端子である外部接続端子１９は、図２などに示すように、半導体記憶装置１０の挿入方向側に位置する。外部機器のソケット内に設けられて外部接続端子１９と接触される端子も、ソケットに挿入された半導体記憶装置１０に対して挿入方向側に位置することとなる。第１の実施の形態では、基板接着部２２が樹脂モールド部１８の挿入方向側の面１８ａに到達しない長さで形成されるとともに、延出部１３ｂも挿入方向側の面１８ａに向けては形成されていない。すなわち、リードフレーム１３の一部が、挿入方向側の面１８ａに露出していない。したがって、リードフレーム１３の一部とソケット内に設けられた端子とが接触するのを抑えて、短絡の発生を抑えることができる。
また、樹脂モールド部１８の挿入方向側の面１８ａは、半導体記憶装置１０を外部機器のソケットに挿入する際の進行方向前面となるため、挿入方向側の面１８ａは外部機器自体などとも接触しやすい。上述したように、リードフレーム１３の一部が、挿入方向側の面１８ａに露出していないので、半導体記憶装置１０を外部機器のソケットに挿入する際に、リードフレーム１３の一部が外部機器の一部に接触するのを抑えて、短絡の発生を抑えることができる。
また、樹脂モールド部１８を形成する工程では、メモリチップ載置部２１などに形成された連結部２３が金型に挟持されることで、リードフレーム１３が保持されることとなる。連結部２３を金型で狭持することで、メモリチップ載置部３１を、金型内で適正な位置に保持させやすくなる。金型に樹脂系材料を注入した際に、その注入圧によってリードフレーム１３が動いてしまうと、半導体メモリチップ１５が樹脂モールド部１８から露出してしまったりするが、このような問題の発生を抑えて、歩留まりの向上を図ることができる。特に、連結部２３ｃに加えて面１８ｃに延びる連結部２３を有することによりリードフレーム１３を安定して固定することができる。また、連結部２３ｃに加えて、連結部２３ｃに対して面１８ｃ側に隣接する連結部２３−１（図１０を参照）を有することにより、リードフレーム１３を安定して固定することができる。なお、連結部２３−１に含まれる延出部１３ｂが、第３延出部となる。
また、平面視における半導体記憶装置１０の４面のうち少なくとも１面で、２つ以上の連結部２３がその１面に向けて延びるように設けられているので、上述した金型によるリードフレーム１３の保持力をより一層高めることができる。
また、連結部２３（２３ｃ）は、基板接着部２２からも延びるように形成されている。したがって、上記と同様の理由により、樹脂モールド部１８を形成する工程での、金型による基板接着部２２の保持力が増す。ここで、半導体記憶装置１０では、有機基板１１の底面１１ａを露出させている。したがって、樹脂モールド部１８を形成する工程では、有機基板１１の底面１１ａと金型とを密着させることで、底面１１ａと金型との隙間に樹脂が侵入するのを防ぐ必要がある。
例えば、有機基板１１が金型から離れる方向にリードフレーム１３、特に基板接着部２２が変形してしまうと、有機基板１１の底面１１ａと金型との間に隙間ができて、樹脂が侵入しやすくなる。底面１１ａと金型との隙間に侵入した樹脂によって、外部接続端子１９が覆われてしまうと、外部機器との接触不良を起こしたり、バリを切除する余計な手間が発生したりするという問題がある。一方、第１の実施の形態では、基板接着部２２から延びる連結部２３ｃ（延出部１３ｂ）によって、金型による基板接着部２２の保持力を高めることができるので、リードフレーム１３の変形、特に基板接着部２２の変形を抑えることができ、有機基板１１を確実に金型に密着させやすくなる。これにより、基板１１の底面１１ａと金型の隙間に樹脂が侵入してしまうのを抑えて、歩留まりの向上や製造コストの抑制を図ることができる。なお、上述したように、基板接着部２２に形成される連結部２３ｃ（延出部１３ｂ）は、挿入方向側の面１８ａには露出しないので、短絡の発生も抑えることができる。
また、連結部２３ｃを、基板接着部２２を両端の面１８ｂから延びるように形成している。その結果、金型による基板接着部２２の保持力をさらに増すことができる。
また、連結部２３は、メモリチップ載置部２１や基板接着部２２側の根元部よりも、半導体記憶装置１０の外部との境界部分のほうが、平面視において細くなるように形成されているので、余り部１３ａを切除する際に、連結部２３の切断面積を小さくすることができる。したがって、連結部２３を切断する工具の磨耗を抑えて、工具の長寿命化を図ることができる。また、連結部２３の根元部は、半導体記憶装置１０の外部との境界部分よりも太くなっているので、連結部２３の強度が低下するのを抑えることができる。これにより、上述した金型によるリードフレーム１３の保持力が低下してしまうことを抑えることができる。
また、リードフレーム１３を有機基板１１に接触させることにより、有機基板１１とメモリチップ載置部２１との相対的な位置関係が決定される。リードフレーム１３を有機基板１１に接触させることにより、半導体メモリチップ１５と有機基板１１との位置ずれが少なくなり、ワイヤボンディング工程での施工不良を抑えて歩留まりの低下を抑制することができる。なお、有機基板１１とリードフレーム１３とは、最終的に樹脂モールド部１８によって封止されるので、有機基板１１とリードフレーム１３との接着には、高い信頼性が要求されず、樹脂モールド部１８の形成工程まで両者の接着が維持されていればよい。すなわち、メモリチップ載置部２１と基板接着部２２のみに接着剤３０を塗布して、メモリチップ載置部２１と有機基板１１とが重なる部分に塗布された接着剤３０を省略することができる。例えば、メモリチップ載置部２１と有機基板１１とが重なる部分が少ない場合など、接着剤３０がメモリチップ載置部２１と有機基板１１とが重なる部分からはみ出ることを防止することができる。
また、リードフレーム１３のほぼ中央部に位置し、メモリチップ載置部２１と有機基板１１が重なる部分から樹脂モールド部１８の外部に向けて延びる連結部２３−１（図１０を参照）も、有機基板１１と重なっている。その結果、リードフレーム１３と有機基板１１とが接触する面積を増やすことができる。よって、半導体メモリチップ１５と有機基板１１との位置ずれが少なくなり、ワイヤボンディング工程での施工不良を抑えて歩留まりの低下を抑制することができる。
コントローラチップ１６は、半導体メモリチップ１５に比べて、形成される電極パッドの数が多くなりやすい。また、コントローラチップ１６は、半導体メモリチップ１５に比べて、上面から見た平面形状が小さく形成されやすい。したがって、コントローラチップ１６をワイヤボンディングするための電極パッドや接続パッドは、半導体メモリチップ１５をワイヤボンディングするための電極パッドや接続パッドに比べて密集して形成される。第１の実施の形態では、コントローラチップ１６を、リードフレーム１３上ではなく有機基板１１上に実装しているので、電極パッドや接続パッドが密集して形成された条件でも、ワイヤボンディングを確実に行うことができる。一方、半導体メモリチップ１５のワイヤボンディングを行うための電極パッドや接続パッドはその間隔が比較的広い。そのため、半導体メモリチップ１５のワイヤボンディングは比較的容易であり、半導体メモリチップ１５をリードフレーム１３上に実装することで、互いの距離が多少離れてもワイヤボンディングを行うことができる。
また、コントローラチップ１６や電子部品１７を、有機基板１１の上面１１ｂに実装するので、有機基板１１の底面１１ａ側、すなわち外部接続端子１９が形成された側を略平坦にすることができる。これにより、半導体記憶装置１０の小型化に寄与することができる。また、半導体記憶装置１０の外周面の凹凸を減らすことで、半導体記憶装置１０の電子機器への円滑な挿入、抜取りの実現に寄与することができる。
また、有機基板１１の平面形状を小型化することで、電子部品１７の実装工程などで有機基板１１に加えられる熱による有機基板１１の変形を抑えることができる。上述したように、有機基板１１は多層構造となっており、各層ごとで使用される材料が異なる場合がある。各層ごとに材料が異なることで、各層ごとに線膨張係数も異なることとなるため、熱履歴による変形が生じやすくなる。ここで、有機基板１１の平面形状を小型化することで、半導体記憶装置１０全体に占める有機基板１１の割合が少なくなり、半導体記憶装置１０全体の変形を生じにくくすることができる。
なお、メモリチップ載置部２１と有機基板１１との相対的な位置関係の決定は、リードフレーム１３の接着によって行われる場合に限らない。例えば、有機基板１１とリードフレーム１３とを、樹脂モールド部１８を形成するための金型で別々に固定してもよい。有機基板１１とリードフレーム１３とが金型に固定されることで、お互いの相対的な位置関係が決定される。
なお、第１の実施の形態では、メモリチップ載置部２１上に複数の半導体メモリチップ１５を積層する例を挙げて説明したがこれに限られず、１枚の半導体メモリチップ１５のみをメモリチップ載置部２１上に接着させて半導体記憶装置１０を構成しても構わない。
また、半導体記憶装置１０の製造工程は、図７のフローチャートで示す場合に限られない。例えば、有機基板１１をリードフレーム１３に接着する前に、コントローラチップ１６と電子部品を有機基板１１に実装させてもよい。また、有機基板１１を個片化する前にコントローラチップ１６と電子部品を有機基板１１に実装させてもよい。
また、第１の実施の形態に係る、半導体記憶装置１０はマイクロＳＤカード（登録商標）に適用することも可能である。また、マイクロＳＤカードに限定されず、半導体メモリチップを備えて構成される種々の記憶装置に適用することができる。
また、第１の実施の形態では、連結部２３の個数は面１８ｂにそれぞれ３個、面１８ｃに２個配置されているが、この個数に限られない。少なくとも、本実施の形態によれば、少なくとも基板接着部２２に形成され、面１８ｂに延びる連結部２３ｃを有していればよい。
１０ 半導体記憶装置、１１ 有機基板、１１ａ 底面（一方の面）、１１ｂ 上面（他方の面）、１３ リードフレーム、１３ａ 余り部、１３ｂ 延出部、１５ 半導体メモリチップ、１６ コントローラチップ、１６ａ，１６ｂ，１６ｃ 面１７ 電子部品、１８ 樹脂モールド部、１８ａ 挿入方向側の面、１９ 外部接続端子、２１ メモリチップ載置部、２２ 基板接着部、２３，２３ｃ 連結部、２５ 接着材料、２７，２８ 金属ワイヤ、３０ 接着剤、Ｓ 領域。

Claims (5)

  1. 一方の面に外部接続端子が設けられた有機基板と、半導体メモリチップとを備えて、外部機器に挿入可能とされる半導体記憶装置であって、
    前記半導体メモリチップが載置される載置部、および前記載置部から前記外部機器への挿入方向側に向けて延びるように形成されるとともに前記有機基板の他方の面に接着される接着部を有するリードフレームと、
    前記外部接続端子を露出させて、前記有機基板、前記リードフレーム、および前記半導体メモリチップを封止するとともに、平面視において略方形形状を呈する樹脂モールド部と、をさらに備え、
    前記有機基板は、前記接着部に接着された状態で、平面視において前記載置部とほとんど重ならない形状に個片化されており、
    前記接着部の前記挿入方向における端部は、前記樹脂モールド部内に形成され、前記リードフレームは、前記接着部において、前記樹脂モールド部の前記挿入方向側の面とは異なる面まで延びる第１延出部をさらに有することを特徴とする半導体記憶装置。
  2. 前記延出部は、前記載置部または前記接着部側の根元部分よりも、前記樹脂モールド部の外部との境界部分のほうが、平面視において細く形成されていることを特徴とする請求項１に記載の半導体記憶装置。
  3. 前記リードフレームには、前記樹脂モールド部の前記挿入方向に対向する面に向けて第２延出部が延びるように形成されていることを特徴とする請求項１または２に記載の半導体記憶装置。
  4. 前記有機基板の一部と前記載置部の一部とが、平面視において重なっていることを特徴とする請求項１〜３のいずれか１項に記載の半導体記憶装置。
  5. 前記第１延出部は複数個形成され、
    それぞれの前記第１延出部は、前記挿入方向側の面とは異なる面の両面に延び、
    前記第１延出部に対して、前記挿入方向に対向する面側に隣接する第３延出部を有し、
    前記第３延出部は前記有機基板と接していることを特徴とする請求項１〜４のいずれか１項に記載の半導体記憶装置。
JP2010147869A 2010-06-29 2010-06-29 半導体記憶装置 Expired - Fee Related JP5337110B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010147869A JP5337110B2 (ja) 2010-06-29 2010-06-29 半導体記憶装置
US13/168,292 US9165870B2 (en) 2010-06-29 2011-06-24 Semiconductor storage device and manufacturing method thereof
CN201110178148.0A CN102315225B (zh) 2010-06-29 2011-06-29 半导体存储装置及其制造方法
TW100122938A TWI421904B (zh) 2010-06-29 2011-06-29 Semiconductor memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010147869A JP5337110B2 (ja) 2010-06-29 2010-06-29 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2012015185A true JP2012015185A (ja) 2012-01-19
JP5337110B2 JP5337110B2 (ja) 2013-11-06

Family

ID=45351743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010147869A Expired - Fee Related JP5337110B2 (ja) 2010-06-29 2010-06-29 半導体記憶装置

Country Status (4)

Country Link
US (1) US9165870B2 (ja)
JP (1) JP5337110B2 (ja)
CN (1) CN102315225B (ja)
TW (1) TWI421904B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2697820B1 (en) 2009-11-11 2018-04-04 Alliance for Sustainable Energy, LLC Wet-chemical method for producing a black silicon substrate
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
US8828765B2 (en) 2010-06-09 2014-09-09 Alliance For Sustainable Energy, Llc Forming high efficiency silicon solar cells using density-graded anti-reflection surfaces
CN103283001A (zh) 2011-03-08 2013-09-04 可持续能源联盟有限责任公司 蓝光响应增强的高效黑硅光伏器件
JP2012212417A (ja) 2011-03-24 2012-11-01 Toshiba Corp 半導体メモリカード
JP5996500B2 (ja) * 2013-09-11 2016-09-21 株式会社東芝 半導体装置および記憶装置
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
KR102284655B1 (ko) * 2014-07-02 2021-08-03 삼성전자 주식회사 메모리 카드
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
US10121767B2 (en) * 2015-09-10 2018-11-06 Toshiba Memory Corporation Semiconductor storage device and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298127A (ja) * 2000-04-18 2001-10-26 Hitachi Ltd 配線基板、半導体装置及びその製造方法
JP2009259940A (ja) * 2008-04-15 2009-11-05 Toshiba Corp 半導体パッケージ
JP2010073710A (ja) * 2008-09-16 2010-04-02 Renesas Technology Corp 半導体装置の製造方法
JP2011205013A (ja) * 2010-03-26 2011-10-13 Toshiba Corp 半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
JP2004349396A (ja) 2003-05-21 2004-12-09 Renesas Technology Corp 半導体装置およびその製造方法
US7193305B1 (en) 2004-11-03 2007-03-20 Amkor Technology, Inc. Memory card ESC substrate insert
US7488620B2 (en) * 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
JP4946872B2 (ja) * 2006-02-02 2012-06-06 パナソニック株式会社 メモリカードの製造方法
US7892894B2 (en) * 2007-09-20 2011-02-22 Stats Chippac Ltd. Method of manufacturing integrated circuit package system with warp-free chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298127A (ja) * 2000-04-18 2001-10-26 Hitachi Ltd 配線基板、半導体装置及びその製造方法
JP2009259940A (ja) * 2008-04-15 2009-11-05 Toshiba Corp 半導体パッケージ
JP2010073710A (ja) * 2008-09-16 2010-04-02 Renesas Technology Corp 半導体装置の製造方法
JP2011205013A (ja) * 2010-03-26 2011-10-13 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
US9165870B2 (en) 2015-10-20
CN102315225A (zh) 2012-01-11
TWI421904B (zh) 2014-01-01
CN102315225B (zh) 2016-08-24
US20110316134A1 (en) 2011-12-29
JP5337110B2 (ja) 2013-11-06
TW201207889A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
JP5337110B2 (ja) 半導体記憶装置
JP5032623B2 (ja) 半導体記憶装置
US8581372B2 (en) Semiconductor storage device and a method of manufacturing the semiconductor storage device
JP5529371B2 (ja) 半導体装置及びその製造方法
JP2008166373A (ja) 半導体装置およびその製造方法
JP2005311321A (ja) 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
KR20140141474A (ko) 반도체 장치
JP2009278064A (ja) 半導体装置とその製造方法
JP2012216644A (ja) 半導体装置及びその製造方法
US8603865B2 (en) Semiconductor storage device and manufacturing method thereof
JP2011181697A (ja) 半導体パッケージおよびその製造方法
JP4918391B2 (ja) 半導体装置
JP5547703B2 (ja) 半導体装置の製造方法
US9318354B2 (en) Semiconductor package and fabrication method thereof
JP4942452B2 (ja) 回路装置
TWI435419B (zh) 半導體記憶裝置及其製造方法
JP2007234683A (ja) 半導体装置およびその製造方法
JP2012227320A (ja) 半導体装置
JP2012069743A (ja) 半導体装置及びその製造方法
JP2006040983A (ja) 半導体装置の製造方法
JP2009302216A (ja) 半導体装置およびその製造方法
JP2007157826A (ja) 半導体装置およびその製造方法、並びにそのリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130802

R151 Written notification of patent or utility model registration

Ref document number: 5337110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees