JP2012099625A - 半導体装置 - Google Patents

Abstract

【課題】ゲート電極へのチャージアップの有無を解析する手法を用いても、書き込まれた情報を解析することができないようにするアンチヒューズをメモリ素子として有する半導体装置を提供する。
【解決手段】基板１０は第１導電型、例えばｐ型の半導体基板（例えばシリコン基板）である。アンチヒューズは、ゲート電極１２０及び第２導電型拡散層１３０を有している。第２導電型拡散層１３０は基板１０に形成されており、例えばｎ型である。第１コンタクト１２２はゲート電極１２０に接続している。第２コンタクト１４２は第１コンタクト１２２と同一層に形成されており、基板１０のうち第２導電型拡散層１３０が形成されていない領域に接続している。第２コンタクト１４２は第１コンタクト１２２に隣接している。
【選択図】図３

Description

本発明は、アンチヒューズをメモリ素子として有する半導体装置に関する。

メモリ素子の一つに、書き換えが不可である不揮発性メモリ素子（ＯＴＰ：One Time Programmable device）がある。ＯＴＰ素子には、ゲート電極と同一の材料（例えばポリシリコン）や配線と同一の材料（例えばＣｕやＡｌ）で構成されるヒューズを、エレクトロマイグレーション又は溶融により切断するタイプのメモリ素子が一般的に知られている。

近年は、ＯＴＰ装置に対し、書き込まれた情報を解析しにくいことも要求されている。ヒューズを切断するタイプのメモリ素子の場合、例えば非特許文献１に示すように、切断の有無を画像処理等により容易に解析できるため、書き込まれた情報を解析できる、という問題がある。

近年、ＯＴＰ素子としてアンチヒューズ型のメモリ素子が開発されている。アンチヒューズ型のメモリ素子は、ゲート絶縁膜やＭＩＭ容量などの絶縁膜にブレークダウン電圧以上の電圧を印加して絶縁破壊させることにより、情報を書き込むものである（例えば特許文献１及び２参照）。ゲート絶縁膜を破壊するアンチヒューズ型のメモリ素子は、適切な条件を選択して絶縁膜を破壊すると、その破壊箇所を画像処理等で解析することは困難である。

特許第４４１０１０１号公報 特開２００９−２９０１８９号公報

Greg Uhlmann 他, "A Commercial Field-Programmable Dense eFUSE Array Memory with 99.999%Sense Yield for 45nm SOI CMOS", 2008 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, SECCION 22, 22.4

アンチヒューズ型のメモリ素子においても、ボルテージコントラスト法など、電極（例えばゲート電極）へのチャージアップの有無を解析する手法を用いると、書き込まれた情報を解析することができる。その理由は以下の通りである。絶縁膜（例えばゲート絶縁膜）が絶縁破壊されていない場合、電極に接続する配線に電荷を照射すると、この電荷が電極に蓄積する。一方、絶縁膜が絶縁破壊されている場合、電極に接続する配線に電荷を照射しても、この電荷は絶縁膜を介して下地（例えば基板）に逃げていく。このため、電極へのチャージアップの有無を解析する手法を用いると、書き込まれた情報を解析することができてしまう。

本発明によれば、第１導電型の基板と、
前記基板に形成された第２導電型拡散層、及びゲート電極を有するアンチヒューズと、
前記ゲート電極に接続する第１コンタクトと、
前記第１コンタクトと同一層に形成され、前記基板のうち前記第２導電型拡散層が形成されていない領域に接続している第２コンタクトと、
を備え、
前記第１コンタクトと前記第２コンタクトは隣接し、かつ離間している半導体装置が提供される。

アンチヒューズ型のメモリ素子において電極へのチャージアップの有無を解析する場合、以下の手順で解析することが多い。まず、ゲート電極上の多層配線層のうちコンタクトより上の部分、すなわち第１層目の配線層より上の部分を除去した上で電荷の照射を行い、その後、電子顕微鏡で撮像を行う。ついで、得られた画像において、ゲート電極に接続しているコンタクト及びその周囲の明るさを判別する。アンチヒューズのゲート電極が基板に導通している場合、電荷がゲート電極及びコンタクトに蓄積しないため、コンタクト及びその周囲は暗くなる。一方、アンチヒューズのゲート電極が基板に導通していない場合、電荷がゲート電極及びコンタクトに蓄積するため、コンタクト及びその周囲は明るくなる。

ここで、本発明における第２コンタクトは、基板のうち第２導電型拡散層が形成されていない領域に接続しているため、電荷の照射を行っても電荷が蓄積しない。このため、電子顕微鏡で得られた画像において、第２コンタクト及びその周囲は暗くなる。また第２コンタクトは第１コンタクトに隣接している。従って、電子顕微鏡で得られた画像において、第１コンタクト及びその周囲は、ゲート電極と基板の間の導通の有無によらず、常に暗くなる。このため、ゲート電極へのチャージアップの有無を解析する手法を用いても、書き込まれた情報を解析することができない。

本発明によれば、ゲート電極へのチャージアップの有無を解析する手法を用いても、書き込まれた情報を解析することができない半導体装置を提供することができる。

第１の実施形態に係る半導体装置の構成を示す平面図である。 図１のＡ−Ａ´断面図である。 図１のＢ−Ｂ´断面図である。 第２の実施形態に係る半導体装置の構成を示す断面図である。 第３の実施形態に係る半導体装置の構成を示す平面図である。 第４の実施形態に係る半導体装置の構成を示す平面図である。 図６のＡ−Ａ´断面図である。 第５の実施形態に係る半導体装置の構成を示す平面図である。 図８のＡ−Ａ´断面図である。 第６の実施形態に係る半導体装置の構成を示す平面図である。 第７の実施形態に係る半導体装置の構成を示す平面図である。 第８の実施形態に係る半導体装置の構成を示す平面図である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を示す平面図である。図２は図１のＡ−Ａ´断面図であり、図３は図１のＢ−Ｂ´断面図である。本実施形態に係る半導体装置は、基板１０、アンチヒューズ１００、第１コンタクト１２２、及び第２コンタクト１４２を備えている。基板１０は第１導電型、例えばｐ型の半導体基板（例えばシリコン基板）である。アンチヒューズ１００は、ゲート電極１２０及び第２導電型拡散層１３０を有している。第２導電型拡散層１３０は基板１０に形成されており、例えばｎ型である。第１コンタクト１２２はゲート電極１２０に接続している。第２コンタクト１４２は第１コンタクト１２２と同一層に形成されており、基板１０のうち第２導電型拡散層１３０が形成されていない領域に接続している。第２コンタクト１４２は第１コンタクト１２２に隣接している。ただし、第２コンタクト１４２は第１コンタクト１２２とは離間する。以下、詳細に説明する。

基板１０は第２導電型のウェル１４を有している。アンチヒューズ１００は、ウェル１４内に形成されている。アンチヒューズ１００は、例えばＭＯＳトランジスタ又はＭＯＳキャパシタと同様の構成を有しており、ゲート絶縁膜１１０の上にゲート電極１２０を積層し、さらに平面視でゲート電極１２０の両脇に第２導電型拡散層１３０を配置した構成を有している。ゲート絶縁膜１１０は、例えば酸化シリコン膜であり、その膜厚は、例えば３ｎｍ以下である。ゲート電極１２０の側壁には、サイドウォール１５０が形成されている。第２導電型拡散層１３０には、コンタクト１３２を介してグランド電位が印加されている。ただしアンチヒューズ１００はこの構成に限定されない。

なお、第１導電型がｎ型であり、第２導電型がｐ型であってもよい。この場合、第２導電型拡散層１３０には、コンタクト１３２を介して電源電位が印加される。

上記したように、第２コンタクト１４２は第１コンタクト１２２に隣接しているが、接していない。図３に示すように、第１コンタクト１２２と第２コンタクト１４２の間のスペースｗは、０．５μｍ以下、好ましくは０．２μｍ以下である。

より詳細には、第１コンタクト１２２は、ゲート電極１２０のうち素子分離膜１２上に位置する部分、例えばゲート電極１２０の端部に接続している。本実施形態において、ゲート電極１２０は、ゲート絶縁膜１１０上に位置している部分及びその周囲においては直線状に延伸しているが、第１コンタクト１２２に接続する側の端部は、直角に曲がっている。そして第２コンタクト１４２は、ゲート電極１２０及び第１コンタクト１２２を挟む位置に複数形成されている。具体的には、複数の第２コンタクト１４２は、ゲート電極１２０を避けつつ、ゲート電極１２０のうち直角に曲がった後の部分を取り囲むように、長方形又は正方形の３辺に沿うように配置されている。なお第２コンタクト１４２にはいずれの配線も接続していない。すなわち第２コンタクト１４２は、第１導電型拡散層１４０に接続していることを除けば、フローティング状態になっている。

またゲート絶縁膜１１０上には多層配線層が形成されている。図２及び図３では、最下層の層間絶縁膜（配線層絶縁膜を含む）２００のみ図示している。層間絶縁膜２００の表層には、信号配線２１０及び配線２２０が形成されている。信号配線２１０は第１コンタクト１２２を介してゲート電極１２０に接続しており、ゲート電極１２０に対して書込用の信号又は読出用の電圧を入力する。配線２２０はコンタクト１３２を介して第２導電型拡散層１３０に接続しており、第２導電型拡散層１３０にグランド電位を印加する。

基板１０には第１導電型拡散層１４０が形成されている。第１導電型拡散層１４０は、第２コンタクト１４２が形成されている領域の下方に位置しており、第２コンタクト１４２に接続している。第１導電型拡散層１４０は、ウェル１４より不純物濃度が高い。図１に示す例では、第１導電型拡散層１４０は、ゲート電極１２０を避けつつ、ゲート電極１２０のうち直角に曲がった後の部分を取り囲むように、長方形又は正方形の３辺に沿うように配置されている。

また基板１０には素子分離膜１２が形成されている。素子分離膜１２は、アンチヒューズ１００のうちゲート絶縁膜１１０及び第２導電型拡散層１３０が形成される領域を、他の領域、例えば第１導電型拡散層１４０から分離している。

なお、ゲート電極１２０、第２導電型拡散層１３０、及び第１導電型拡散層１４０の表面には、シリサイド層１２１，１３１，１４１が形成されている。シリサイド層１２１，１３１，１４１は、例えばＮｉシリサイドにより形成されている。

次に、本実施形態の作用及び効果について説明する。アンチヒューズ１００においてゲート電極１２０へのチャージアップの有無を解析する場合、以下の手順で解析することが多い。まず、ゲート電極１２０上の多層配線層のうち第１コンタクト１２２、コンタクト１３２、及び第２コンタクト１４２より上の部分、すなわち第１層目の配線層より上の部分を除去する。このとき、第１コンタクト１２２、コンタクト１３２、及び第２コンタクト１４２の途中まで除去してもよい。次いで、第１コンタクト１２２、コンタクト１３２、及び第２コンタクト１４２に対して電荷の照射を行い、その後、電子顕微鏡で撮像を行う。ついで、得られた画像を解析し、ゲート電極１２０に接続している第１コンタクト１２２及びその周囲の明るさを判別する。アンチヒューズ１００のゲート電極１２０が基板１０に導通している場合、電荷がゲート電極１２０及び第１コンタクト１２２に蓄積しないため、第１コンタクト１２２及びその周囲は暗くなる。一方、アンチヒューズ１００のゲート電極１２０が基板１０に導通していない場合、電荷がゲート電極１２０及び第１コンタクト１２２に蓄積するため、第１コンタクト１２２及びその周囲は明るくなる。

一方、本実施形態では、第２コンタクト１４２は、基板１０のうち第２導電型拡散層１３０が形成されていない領域に接続しているため、電荷が照射されてもその電荷は基板１０に逃げるため、電荷が蓄積しない。このため、電子顕微鏡で得られた画像において、第２コンタクト１４２及びその周囲は暗くなる。また第２コンタクト１４２は第１コンタクト１２２に隣接している。従って、電子顕微鏡で得られた画像において、第１コンタクト１２２及びその周囲は、ゲート電極１２０と基板１０の間の導通の有無によらず、常に暗くなる。このため、ゲート電極１２０へのチャージアップの有無を解析する手法を用いても、書き込まれた情報を解析することができない。この効果は、第１コンタクト１２２と第２コンタクト１４２の間のスペースｗが０．５μｍ以下のときに顕著になり、またスペースｗが０．２μｍ以下のときに特に顕著になる。また本実施形態では、複数の第２コンタクト１４２が第１コンタクト１２２を挟むように形成されているため、上記した効果が顕著になる。

また本実施形態では、第２コンタクト１４２は第１導電型拡散層１４０に接続しているため、第２コンタクト１４２に照射された電荷は第１導電型拡散層１４０に逃げやすくなる。このため、電子顕微鏡で得られた画像において、第２コンタクト１４２及びその周囲は特に暗くなるため、上記した効果が顕著になる。

また第２コンタクト１４２は多層配線層内のいずれの配線にも接続されていないため、第２コンタクト１４２を設けても半導体装置の機能は影響を受けない。

（第２の実施形態）
図４は、第２の実施形態に係る半導体装置の構成を示す断面図であり、第１の実施形態における図３に相当している。本実施形態に係る半導体装置は、配線２３０を有している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。

配線２３０は、信号配線２１０及び配線２２０と同一層に形成されており、多層配線層中のグランド配線（図示せず）に接続している。配線２３０は、第２コンタクト１４２を介して第１導電型拡散層１４０に接続しており、第１導電型拡散層１４０にグランド電位を印加する。

本実施形態によっても、第１の実施形態と同様の効果を得ることができる。

（第３の実施形態）
図５は、第３の実施形態に係る半導体装置の構成を示す平面図であり、第１の実施形態における図１に相当している。本実施形態に係る半導体装置は、複数のアンチヒューズ１００を有している点を除いて、第１または第２の実施形態に係る半導体装置と同様の構成である。

複数のアンチヒューズ１００には、それぞれ第１コンタクト１２２が設けられている。そして複数の第１コンタクト１２２のそれぞれに対して複数の第２コンタクト１４２が設けられている。

本実施形態によっても、第１の実施形態と同様の効果を得ることができる。

（第４の実施形態）
図６は、第４の実施形態に係る半導体装置の構成を示す平面図であり、第１の実施形態における図１に相当している。図７は図６のＡ−Ａ´断面図であり、第１の実施形態における図２に相当している。本実施形態に係る半導体装置は、以下の点を除いて、第２の実施形態と同様である。

まず、第１導電型拡散層１４０は、平面視で第２コンタクト１４２が形成されている領域から第２導電型拡散層１３０に向けて延伸している部分を有しており、この延伸している部分が第２導電型拡散層１３０の一方に接続している。すなわち本実施形態において第２導電型拡散層１３０の一方は、第２コンタクト１４２とバッティングディフュージョンを形成している。そして第２導電型拡散層１３０及び第１導電型拡散層１４０の表層にはシリサイド層１３１，１４１が一体として形成されている。すなわち第２導電型拡散層１３０は、シリサイド層１３１，１４１を介して第２コンタクト１４２に接続している。このため、第２導電型拡散層１３０には、第２コンタクト１４２及びシリサイド層１３１，１４１を介してグランド電位が印加される。このため、第１導電型拡散層１４０が接続している第２導電型拡散層１３０には、コンタクト１３２を形成する必要がない。

本実施形態によっても、第２の実施形態と同様の効果を得ることができる。また、第２導電型拡散層１３０の一方にはコンタクト１３２を形成する必要がないため、これに伴って配線２２０を引き回す領域が狭くなる。従って、信号配線２１０及び配線２２０を含む配線層の設計の自由度が向上する。

（第５の実施形態）
図８は、第５の実施形態に係る半導体装置の構成を示す平面図であり、第４の実施形態における図６に相当している。図９は図８のＡ−Ａ´断面図であり、第４の実施形態における図７に相当している。本実施形態に係る半導体装置は、以下の点を除いて第４の実施形態と同様の構成である。

まず、第１導電型拡散層１４０の平面形状が異なる。詳細には、第１導電型拡散層１４０は、第２導電型拡散層１３０の双方に接続している。このため、いずれの第２導電型拡散層１３０も、シリサイド１４１，１３１を介してグランド電位が印加される。そしていずれの第２導電型拡散層１３０にも、コンタクト１３２が形成されていない。

なお本実施形態では、２つのゲート電極１２０がショートする形になるため、アンチヒューズ１００はＭＯＳキャパシタ的な構造を有することになる。

本実施形態によっても、第４の実施形態と同様の効果を得ることができる。また、いずれの第２導電型拡散層１３０にもコンタクト１３２を形成する必要がないため、これに伴って配線２２０を引き回す領域がさらに狭くなる。従って、信号配線２１０及び配線２２０を含む配線層の設計の自由度がさらに向上する。

（第６の実施形態）
図１０は、第６の実施形態に係る半導体装置の構成を示す平面図であり、第４の実施形態における図６に相当している。本実施形態に係る半導体装置は、以下の点を除いて第４の実施形態と同様である。

まず、ゲート電極１２０は、第１コンタクト１２２が設けられる側の端部が二股に分かれている。本図に示す例では、ゲート電極１２０は略Ｔ字型を有している。そして第１コンタクト１２２は、ゲート電極１２０のうち分かれた後の各端部に設けられている。

また、第２コンタクト１４２及び第１導電型拡散層１４０は、各第１コンタクト１２２それぞれに対して設けられている。そして２つの第１導電型拡散層１４０は、互いに異なる第２導電型拡散層１３０に接続している。そして、いずれの第２導電型拡散層１３０も、シリサイド１４１，１３１を介してグランド電位が印加される。このため、いずれの第２導電型拡散層１３０にも、コンタクト１３２を形成する必要がない。

本実施形態によっても、第４の実施形態と同様の効果を得ることができる。また、いずれの第２導電型拡散層１３０にもコンタクト１３２を形成する必要がないため、これに伴って配線２２０を引き回す領域がさらに狭くて済む。従って、信号配線２１０及び配線２２０を含む配線層の設計の自由度がさらに向上する。

（第７の実施形態）
図１１は、第７の実施形態に係る半導体装置の構成を示す平面図であり、第６の実施形態における図１０に相当している。本実施形態に係る半導体装置は、２つの第１導電型拡散層１４０が互いにつながっている点を除いて、第６の実施形態に係る半導体装置と同様の構成である。すなわち本実施形態では、２つのゲート電極１２０がショートする形になるため、アンチヒューズ１００はＭＯＳキャパシタ的な構造を有することになる。

本実施形態によっても、第６の実施形態と同様の効果を得ることができる。また、第１導電型拡散層１４０の面積が増えるため、第２コンタクト１４２の数を増やすことができる。

（第８の実施形態）
図１２は、第８の実施形態に係る半導体装置の構成を示す平面図であり、第１の実施形態における図１に相当している。本実施形態に係る半導体装置は、以下の点を除いて第１の実施形態に係る半導体装置と同様の構成である。

まず、ゲート電極１２０は、両端が互いに異なる方向に直角に曲がっている。そして両端それぞれに第１コンタクト１２２、第１導電型拡散層１４０、及び複数の第２コンタクト１４２が設けられている。第１導電型拡散層１４０の平面形状及び第２コンタクト１４２の配置は、いずれも第１の実施形態と同様である。

本実施形態によっても、第１の実施形態と同様の効果を得ることができる。またゲート電極１２０の両端に第１コンタクト１２２を設けているため、ゲート電極１２０に流れる電流量が多くなっても、問題は生じない。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

１０ 基板
１２ 素子分離膜
１４ ウェル
１００ アンチヒューズ
１１０ ゲート絶縁膜
１２０ ゲート電極
１２１ シリサイド層
１２２ 第１コンタクト
１３０ 第２導電型拡散層
１３１ シリサイド層
１３２ コンタクト
１４０ 第１導電型拡散層
１４１ シリサイド層
１４２ 第２コンタクト
１５０ サイドウォール
２００ 層間絶縁膜
２１０ 信号配線
２２０ 配線
２３０ 配線

Claims (11)

1. 第１導電型の基板と、
   前記基板に形成された第２導電型拡散層、及びゲート電極を有するアンチヒューズと、
   前記ゲート電極に接続する第１コンタクトと、
   前記第１コンタクトと同一層に形成され、前記基板のうち前記第２導電型拡散層が形成されていない領域に接続している第２コンタクトと、
   を備え、
   前記第１コンタクトと前記第２コンタクトは隣接し、かつ離間している半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１コンタクトと前記第２コンタクトの間のスペースは、０．５μｍ以下である半導体装置。
3. 請求項２に記載の半導体装置において、
   前記スペースは０．２μｍ以下である半導体装置。
4. 請求項１〜３のいずれか一項に記載の半導体装置において、
   複数の前記アンチヒューズ及び前記第１コンタクトを備えており、
   前記第２コンタクトは、前記複数の第１コンタクトそれぞれに設けられている半導体装置。
5. 請求項１〜４のいずれか一項に記載の半導体装置において、
   前記基板のうち前記第２コンタクトに接続する領域に形成され、前記基板より不純物濃度が高い第１導電型拡散層を備える半導体装置。
6. 請求項５に記載の半導体装置において、
   前記第１導電型拡散層及び前記第２導電型拡散層は表層にシリサイド層を有しており、
   前記第１導電型拡散層は前記第２導電型拡散層に接続している半導体装置。
7. 請求項１〜６のいずれか一項に記載の半導体装置において、
   複数の前記第２コンタクトが前記第１コンタクトを挟む位置に形成されている半導体装置。
8. 請求項１〜６のいずれか一項に記載の半導体装置において、
   前記第１コンタクトは、前記ゲート電極の端部に接続しており、
   前記複数の第２コンタクトは、前記ゲート電極を避けつつ前記第１コンタクトを囲むように配置されている半導体装置。
9. 請求項１〜８のいずれか一項に記載の半導体装置において、
   一つの前記ゲート電極に対して複数の前記第１コンタクトが設けられており、
   前記第２コンタクトは、前記複数の第１コンタクトそれぞれに対して設けられている半導体装置。
10. 請求項１〜９のいずれか一項に記載の半導体装置において、
    前記第１コンタクト及び前記第２コンタクト上に形成され、信号線を有する多層配線層を備え、
    前記第２コンタクトは、前記信号線に電気的に接続していない半導体装置。
11. 請求項１０に記載の半導体装置において、
    前記多層配線層はグランド線を有しており、
    前記第２コンタクトはグランド線に電気的に接続している半導体装置。
    

Images