JP2012093434A - Driving method of display device - Google Patents
Driving method of display device Download PDFInfo
- Publication number
- JP2012093434A JP2012093434A JP2010238661A JP2010238661A JP2012093434A JP 2012093434 A JP2012093434 A JP 2012093434A JP 2010238661 A JP2010238661 A JP 2010238661A JP 2010238661 A JP2010238661 A JP 2010238661A JP 2012093434 A JP2012093434 A JP 2012093434A
- Authority
- JP
- Japan
- Prior art keywords
- light emission
- period
- reference voltage
- light
- luminance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、自発光素子をマトリクス状に配置した表示装置に関する。特に、各フレームで、1つの画像データに対して2種類の発光レベルで発光させる表示装置に関する。 The present invention relates to a display device in which self-luminous elements are arranged in a matrix. In particular, the present invention relates to a display device that emits light at two different light emission levels for one image data in each frame.
有機EL等に代表される自発光型の表示装置は、自発光素子からなる複数の画素を基板上にマトリクス状に配置して構成される。自発光型の表示装置の駆動回路において各画素に正確に階調をかけるためには、各画素の自発光素子に流す電流量又は電圧を正確に制御しなければならない。一般的に、自発光型の表示装置は画素毎に薄膜トランジスタ(TFT)等のスイッチング素子(アクティブ素子)を備えたアクティブマトリクス構成を有している。各画素の自発光素子を所望の輝度で発光させるためには、一般的に、発光量に対応した階調表示データを1フレーム毎に1回各画素にプログラムする。 A self-luminous display device typified by an organic EL or the like is configured by arranging a plurality of pixels made of self-luminous elements on a substrate in a matrix. In order to accurately apply gradation to each pixel in the drive circuit of the self-luminous display device, the amount of current or voltage flowing through the self-luminous element of each pixel must be accurately controlled. In general, a self-luminous display device has an active matrix configuration in which a switching element (active element) such as a thin film transistor (TFT) is provided for each pixel. In order to cause the light emitting element of each pixel to emit light with a desired luminance, gradation display data corresponding to the light emission amount is generally programmed into each pixel once per frame.
TFTには閾値電圧(Vth)や移動度(μ)等の特性にばらつきがあるため、画素毎の発光輝度に差が出てしまい、表示の輝度ムラやスジとなって画質を低下させる。TFTの特性ばらつきを抑制する技術として、特許文献1にはVthのばらつきによる影響を回避するため、全表示画素に閾値キャンセル回路を設けた表示装置が提案されている。
Since TFTs have variations in characteristics such as threshold voltage (Vth) and mobility (μ), a difference occurs in light emission luminance for each pixel, resulting in display luminance unevenness and streaks, and image quality is degraded. As a technique for suppressing variation in TFT characteristics,
しかしながら、特許文献1に開示の画素回路では、TFTのVthのばらつきをキャンセルすることはできるが、移動度のばらつきをキャンセルすることができない。更に、Vthキャンセルにかける時間が短いと、十分にキャンセルすることができない。このため、表示の輝度ムラが十分に抑制できないという問題があった。
However, the pixel circuit disclosed in
本発明者らは検討を重ねた結果、2種類の輝度レベルで発光させることにより表示の輝度ムラが抑制可能であることを新たに見出した。 As a result of repeated studies, the present inventors have newly found that display unevenness in brightness can be suppressed by emitting light at two different brightness levels.
ところで、特に携帯機器に用いられる表示装置では、室内で用いる場合や屋外で用いる場合等、使用状況に応じて表示装置の最大表示輝度を変更したいという要望がある。2種類の輝度レベルで発光させる駆動を行えば、各発光素子の各発光レベルの発光期間を調整して最大表示輝度を容易に変更することができる。ここで、最大表示輝度とは、白を表示する時の輝度を意味しており、白を表示するためには画素を構成するR(赤素子)、G(緑素子)、B(青素子)の色度に応じてある輝度比で発光させなければならない(以下、「ホワイトバランスを維持する」と表現する)。 By the way, especially in the case of a display device used for a portable device, there is a demand for changing the maximum display luminance of the display device according to the use situation, such as when used indoors or outdoors. If driving is performed to emit light at two different brightness levels, the maximum display brightness can be easily changed by adjusting the light emission period of each light emission level of each light emitting element. Here, the maximum display luminance means luminance when displaying white, and in order to display white, R (red element), G (green element), and B (blue element) constituting the pixel. It is necessary to emit light at a certain luminance ratio according to the chromaticity of the image (hereinafter, expressed as “maintaining white balance”).
2種類の輝度レベルで発光させる駆動方法において、最大表示輝度を小さくする場合に、ホワイトバランスの維持を考慮して2種類のうち一方の発光レベルの発光期間だけを短縮したところ、階調特性が維持できないという問題が生じた。 In the driving method for emitting light at two different luminance levels, when reducing the maximum display luminance, only the light emission period of one of the two emission levels is shortened in consideration of maintaining white balance. There was a problem that it could not be maintained.
そこで、本発明は、表示輝度を変更してもホワイトバランス及び階調特性を維持できる表示装置の駆動方法の提供を目的とする。 SUMMARY An advantage of some aspects of the invention is that it provides a driving method of a display device that can maintain white balance and gradation characteristics even when display luminance is changed.
上記課題を解決するために、本発明は、発光素子と、ゲート電極の電位に応じた電流を前記発光素子に供給する駆動トランジスタと、前記駆動トランジスタのゲート電極の電位を保持する保持容量と、前記発光素子が発光する期間を制御する発光期間制御手段と、を含む複数の画素と、画像データに応じたデータ電圧を前記駆動トランジスタのゲート電極に供給する複数のデータ線と、基準電圧を前記駆動トランジスタのゲート電極に供給する複数の基準電圧線と、を有する表示装置の駆動方法であって、1フレーム期間毎に、各画素に、前記データ電圧を前記データ線から供給し、前記保持容量に書き込んだ後、予め決められた互いに異なる第1基準電圧と第2基準電圧を、いずれかを先に順に前記基準電圧線から供給し、1フレーム期間内に、前記データ電圧及び前記第1基準電圧に応じた第1発光レベルで発光する第1期間と、前記データ電圧及び前記第2基準電圧に応じた第2発光レベルで発光する第2期間と、を有し、前記発光期間制御手段によって、前記第1期間と前記第2期間を同一比率で変更することにより、前記発光素子の表示輝度を変更することを特徴とする表示装置の駆動方法を提供するものである。 In order to solve the above problems, the present invention includes a light emitting element, a driving transistor that supplies a current corresponding to the potential of the gate electrode to the light emitting element, a storage capacitor that holds the potential of the gate electrode of the driving transistor, A plurality of pixels including a light emission period control means for controlling a period during which the light emitting element emits light, a plurality of data lines for supplying a data voltage corresponding to image data to the gate electrode of the driving transistor, and a reference voltage for the reference voltage A display device having a plurality of reference voltage lines to be supplied to a gate electrode of a driving transistor, wherein the data voltage is supplied from the data line to each pixel for each frame period; After writing, the first reference voltage and the second reference voltage, which are different from each other in advance, are supplied from the reference voltage line in order, one frame period A first period of light emission at a first light emission level according to the data voltage and the first reference voltage, and a second period of light emission at a second light emission level according to the data voltage and the second reference voltage; The display device driving method is characterized in that the display luminance of the light emitting element is changed by changing the first period and the second period at the same ratio by the light emission period control means. To do.
本発明によれば、表示輝度を変更してもホワイトバランス及び階調特性を維持できる表示装置の駆動方法を提供することができる。 According to the present invention, it is possible to provide a method of driving a display device that can maintain white balance and gradation characteristics even when display luminance is changed.
以下、発光素子として有機EL素子(OLED)を用いた有機EL表示装置を例に挙げて本発明について説明するが、本発明に係る表示装置はこれに限定されるものではなく、自発光素子の発光を制御しうる装置であれば好ましく適用される。また、1フレーム期間での発光量(積算発光量)を1フレーム期間で割った値を平均発光レベル(平均輝度)として本発明を説明する。 Hereinafter, the present invention will be described by taking an organic EL display device using an organic EL element (OLED) as a light emitting element as an example. However, the display device according to the present invention is not limited thereto, Any device that can control light emission is preferably applied. Further, the present invention will be described with the value obtained by dividing the light emission amount (integrated light emission amount) in one frame period divided by one frame period as the average light emission level (average luminance).
[第1の実施形態]
図1は本実施形態の表示装置の一例であり、表示装置の全体構成を示している。図1の表示装置は画素1をm行×n列(m、nは自然数)のマトリクス状に配置した画像表示部(以下、「表示領域」ということもある。)を備えている。画素1はRGB原色数の有機EL素子と、ゲート電極の電位に応じた電流を有機EL素子に供給する駆動トランジスタと、駆動トランジスタのゲート電極に一端が接続され、ゲート電極の電位を保持する保持容量と、発光を制御する発光期間制御手段を有する。有機EL素子、駆動トランジスタ、保持容量、発光期間制御手段等により画素回路(図2参照)が構成されている。
[First Embodiment]
FIG. 1 is an example of the display device of the present embodiment, and shows the overall configuration of the display device. The display device of FIG. 1 includes an image display unit (hereinafter also referred to as “display region”) in which
また、図1の表示装置は画像データに応じたデータ電圧を駆動トランジスタのゲート電極に供給するデータ線7(基準電圧を駆動トランジスタのゲート電極に供給する基準電圧線と兼用)を備えている。図1ではデータ線7が基準電圧線を兼ねているが、データ線7と基準電圧線を別々に設けても良い。 1 includes a data line 7 for supplying a data voltage corresponding to image data to the gate electrode of the driving transistor (also used as a reference voltage line for supplying a reference voltage to the gate electrode of the driving transistor). In FIG. 1, the data line 7 also serves as a reference voltage line, but the data line 7 and the reference voltage line may be provided separately.
更に、図1の表示装置は制御線5、6に供給する制御信号P1、P2を制御する行制御回路3と、データ線7に供給するデータ電圧及び基準電圧線に供給する基準電圧を制御する列制御回路4と、行制御回路3と列制御回路4を制御するドライバIC10を有する。本発明に係る表示装置は行制御回路3、列制御回路4、ドライバIC10と同様の機能を有していれば、図1の構成でなくても良い。
1 controls the
行制御回路3にはドライバIC10から制御信号が入力され、行制御回路3の各出力端子から画素回路2の動作を制御する複数の制御信号P1(1)〜P1(m)、P2(1)〜P2(m)が出力される。行制御回路3の各出力端子から出力された制御信号の1つであるP1は、制御線5を介して各行の画素回路2に入力され、他の制御信号であるP2は制御線6を介して各行の画素回路2に入力される。2種類の発光レベルで発光させるための発光輝度制御信号である基準電圧は制御線5、6を介して画素回路2に入力しても良いし、データ線7を介して画素回路2に入力しても良い。図1では行制御回路3の各出力端子から出力される制御線を2本としたが、2本でなくても良く、画素回路2の構成次第では制御線が1本でも良いし、3本以上でも良い。
A control signal is input to the
列制御回路4にはドライバIC10から画像データが入力され、列制御回路4の各出力端子から画像データに応じた階調表示データであるデータ電圧Vdataが出力される。列制御回路4から出力されたデータ電圧Vdataは、データ線7を介して各列の画素回路2に入力される。図1では列制御回路4が表示領域近傍に描かれているが、電気的に接続されていればCOG等の別基板上にあっても良い。
Image data is input to the
図2は本実施形態の表示装置に好適に用いられる有機EL素子等の自発光素子を含む画素回路の一例である。図2の画素回路2は有機EL素子と、階調表示データに応じた電流を有機EL素子に供給する回路である電流供給回路部と、電流供給回路部に接続された複数の信号入力用配線(制御線5、6、データ線7)と、電力供給配線(+VCC配線、CGND配線)を有する。
FIG. 2 is an example of a pixel circuit including a self-luminous element such as an organic EL element preferably used in the display device of this embodiment. The
電流供給回路部はゲート電極の電位に応じた電流を有機EL素子に供給する駆動トランジスタTr2と、書き込み対象となる画素回路2を選択するための画素回路選択手段と駆動トランジスタTr2の閾値補償手段を兼ねるトランジスタTr1を有する。また、駆動トランジスタTr2のゲート電極の電位を保持する保持容量C1と、発光期間制御手段であるトランジスタTr3と、発光輝度制御手段である基準電圧線を有する。
The current supply circuit unit includes a drive transistor Tr2 for supplying a current corresponding to the potential of the gate electrode to the organic EL element, a pixel circuit selection unit for selecting the
データ電圧Vdataを供給するデータ線7は基準電圧(Vref)を駆動トランジスタTr2のゲート電極に供給する基準電圧線としての働きも兼ねている基準電圧線兼データ線である。基準電圧線とデータ線7は別々の配線として接続を切り替えても良い。図2では駆動トランジスタTr2としてP型トランジスタ(PMOS)を使用しているが、N型トランジスタ(NMOS)を使用しても良い。また、トランジスタTr1、Tr3としてNMOSを使用しているが、PMOSを使用しても良い。駆動トランジスタTr2、トランジスタTr1、Tr3としてはTFTが好適に用いられる。 The data line 7 for supplying the data voltage Vdata is a reference voltage line / data line that also serves as a reference voltage line for supplying the reference voltage (Vref) to the gate electrode of the driving transistor Tr2. The reference voltage line and the data line 7 may be switched as separate wirings. In FIG. 2, a P-type transistor (PMOS) is used as the drive transistor Tr2, but an N-type transistor (NMOS) may be used. Moreover, although NMOS is used as the transistors Tr1 and Tr3, PMOS may be used. TFTs are preferably used as the drive transistor Tr2 and the transistors Tr1 and Tr3.
トランジスタTr1は駆動トランジスタTr2のドレインとゲートの間を接続するスイッチング手段であるが、駆動トランジスタTr2のドレインとゲートの間の接続を制御できればこれに限らない。駆動トランジスタTr2がNMOSの場合も、トランジスタTr1は駆動トランジスタTr2のドレインとゲートの間を接続する。トランジスタTr3は駆動トランジスタTr2のドレインと有機EL素子のアノードの間を接続するスイッチング手段であるが、駆動トランジスタTr2のドレインと有機EL素子のアノードの間の接続を制御できればこれに限らない。 The transistor Tr1 is a switching unit that connects the drain and gate of the drive transistor Tr2, but is not limited to this as long as the connection between the drain and gate of the drive transistor Tr2 can be controlled. Even when the drive transistor Tr2 is NMOS, the transistor Tr1 connects the drain and gate of the drive transistor Tr2. The transistor Tr3 is a switching unit that connects the drain of the driving transistor Tr2 and the anode of the organic EL element, but is not limited to this as long as the connection between the drain of the driving transistor Tr2 and the anode of the organic EL element can be controlled.
制御線5、6はトランジスタTr1、Tr3の動作を制御するが、各トランジスタの動作を制御できれば制御線は2つでなくても良い。走査信号兼オートゼロ信号P1を供給する制御線5は、トランジスタTr1のゲートに接続され、発光期間制御信号P2を供給する制御線6は、トランジスタTr3のゲートに接続されている。
The
保持容量C1は一端がデータ電圧Vdataを供給するデータ線7に接続され、他端が駆動トランジスタTr2のゲート及びトランジスタTr1のソースに接続されている。有機EL素子のアノードはトランジスタTr3のソースに接続され、有機EL素子のカソードはCGND配線に接続されている。+VCC配線は駆動トランジスタTr2のソースに接続されている。 One end of the storage capacitor C1 is connected to the data line 7 that supplies the data voltage Vdata, and the other end is connected to the gate of the driving transistor Tr2 and the source of the transistor Tr1. The anode of the organic EL element is connected to the source of the transistor Tr3, and the cathode of the organic EL element is connected to the CGND wiring. The + VCC wiring is connected to the source of the driving transistor Tr2.
図3は本実施形態における図2の画素回路の駆動方法を示すタイミングチャートの一例であり、時間軸を共通にして、データ線7の電位変化、制御線5、6の電位変化、発光パターン(発光状態)を表している。本駆動方法は1フレーム期間を(A)プリチャージ期間、(B)書き込み期間、(C)他行書き込み期間、(D)発光期間の4つの期間に分けて動作させる駆動方法である。
FIG. 3 is an example of a timing chart showing a driving method of the pixel circuit of FIG. 2 in the present embodiment. With the same time axis, the potential change of the data line 7, the potential change of the
図3において、(A)(B)の期間で画素回路内の駆動トランジスタTr2の閾値がキャンセルされると同時に、データ電圧V(i)が画素に書き込まれる。(A)の期間ではプリチャージ動作時にデータ電圧に関らず有機EL素子に電流が流れて一瞬発光するが、階調表示には影響を与えない発光である。そして、(C)の期間において、該当行以降の行の画素に同様に、閾値がキャンセルされると同時にデータ電圧が書き込まれていく。その後、(D)の期間において、データ線7に2種類の基準電圧が印加され、全ての行で同時に駆動トランジスタTr2の電流駆動能力に応じた電流が有機EL素子に供給される。 In FIG. 3, the data voltage V (i) is written into the pixel at the same time as the threshold value of the driving transistor Tr2 in the pixel circuit is canceled in the periods (A) and (B). In the period (A), the current flows through the organic EL element regardless of the data voltage during the precharge operation, and the light is emitted for a moment, but the light emission does not affect the gradation display. In the period (C), similarly, the data voltage is written simultaneously with the cancellation of the threshold value to the pixels in the row after the corresponding row. Thereafter, during the period (D), two types of reference voltages are applied to the data line 7, and a current corresponding to the current driving capability of the driving transistor Tr2 is simultaneously supplied to the organic EL element in all rows.
このように、1フレーム期間内では、(D)の期間において、駆動トランジスタTr2の電流駆動能力に応じてプログラムされた階調表示データに対応した一定の電流が有機EL素子に供給されることになる。そして、図3の発光パターンのように、1フレーム期間内では有機EL素子は2種類の発光レベルで発光し続ける。 Thus, within one frame period, a constant current corresponding to the gradation display data programmed according to the current drive capability of the drive transistor Tr2 is supplied to the organic EL element in the period (D). Become. As shown in the light emission pattern of FIG. 3, the organic EL element continues to emit light at two light emission levels within one frame period.
(A)プリチャージ期間
この期間では、トランジスタTr1及びトランジスタTr3を「オン」に設定することにより、駆動トランジスタTr2のゲート電位を下げて「オン」に設定する。データ線7はデータ電圧Vdata(V(i))に設定され、保持容量C1のデータ線7側にデータ電圧を印加する。具体的な動作は以下のとおりである。
(A) Precharge Period In this period, the transistor Tr1 and the transistor Tr3 are set to “on”, thereby lowering the gate potential of the drive transistor Tr2 and setting it to “on”. The data line 7 is set to the data voltage Vdata (V (i)), and the data voltage is applied to the data line 7 side of the storage capacitor C1. The specific operation is as follows.
制御線5及び6が「High」にセットされると、トランジスタTr1及びトランジスタTr3は「オン」に変わり、トランジスタTr1により駆動トランジスタTr2のドレインとゲートが接続され、一時的にダイオード接続状態となる。つまり、駆動トランジスタTr2が「オン」状態となる。この時、有機EL素子に電流が流れて発光するが、瞬時発光であるため目視による確認が困難であり、図3ではこの期間の発光パターンの記載は省略する。データ線7はデータ電圧Vdata(V(i))に設定される。
When the
(B)書き込み期間
この期間では、トランジスタTr3を「オフ」に設定することにより、駆動トランジスタTr2のゲートに閾値電圧が設定される。保持容量C1は駆動トランジスタTr2のゲート電圧と保持容量C1のデータ線7側の電極にかかるデータ電圧の差分の電圧を保持する。具体的な動作は以下のとおりである。
(B) Write Period In this period, the threshold voltage is set to the gate of the drive transistor Tr2 by setting the transistor Tr3 to “off”. The holding capacitor C1 holds a difference voltage between the gate voltage of the driving transistor Tr2 and the data voltage applied to the electrode on the data line 7 side of the holding capacitor C1. The specific operation is as follows.
制御線6は「Low」に設定され、トランジスタTr3が「オフ」に設定される。一定時間経過後、駆動トランジスタTr2のVgs(ゲート−ソース間電圧)は駆動トランジスタTr2の閾値電圧となり、保持容量C1はデータ電圧と駆動トランジスタTr2のゲート電圧(閾値電圧)との間の差分の電圧(オートゼロ電圧)を記憶する。この動作は、次に駆動トランジスタTr2の閾値電圧変化や閾値電圧ばらつきに関係なく一定の駆動電流が得られる電圧を提供する。
The
(C)他行書き込み期間
この期間では、トランジスタTr1を「オフ」に設定することにより、データ線7の電位が他行のデータ電圧に変化しても、保持容量C1に保持された電位差を維持する。具体的な動作は以下のとおりである。
(C) Other Row Write Period In this period, by setting the transistor Tr1 to “off”, the potential difference held in the storage capacitor C1 is maintained even if the potential of the data line 7 changes to the data voltage of the other row. To do. The specific operation is as follows.
制御線5は、「Low」にセットされ、プログラム対象行(i行)のサンプリング期間が終了する。その後、データ線7は次の行(i+1行)のデータ電圧(V(i+1))になり、次の行(i+1行)のプログラムが速やかに開始される。この時、保持容量C1に保持された電位差は、駆動トランジスタTr2側で電荷の移動が無い為、保持される。
The
(D)発光期間
この期間では、保持容量C1の両端にかかる電位差が維持されているので、データ線7の電圧を基準電圧Vrefに設定することで、駆動トランジスタTr2のゲート電位を所望の電圧に設定する。そして、トランジスタTr3を「オン」に設定することにより、駆動トランジスタTr2の駆動電圧に応じた電流を有機EL素子に供給している。この時、発光輝度制御手段として、基準電圧Vrefを発光期間内で変化させることで、発光期間(D)での発光を第1発光レベルと第2発光レベルの2種類の発光レベルで発光させて輝度ムラを抑制する。具体的な動作は以下のとおりである。
(D) Light-Emitting Period In this period, since the potential difference applied to both ends of the storage capacitor C1 is maintained, the gate potential of the driving transistor Tr2 is set to a desired voltage by setting the voltage of the data line 7 to the reference voltage Vref. Set. Then, by setting the transistor Tr3 to “on”, a current corresponding to the drive voltage of the drive transistor Tr2 is supplied to the organic EL element. At this time, as the light emission luminance control means, the reference voltage Vref is changed within the light emission period, so that the light emission in the light emission period (D) is emitted at the two light emission levels of the first light emission level and the second light emission level. Reduces brightness unevenness. The specific operation is as follows.
データ線7の電圧は最終行のデータ電圧V(n)からVref2に変化する。保持容量C1の両端にかかる電位差が維持されているので、駆動トランジスタTr2のゲート電位が書き込み期間に書き込んだ電圧に対応した、所望の階調表示を行う電圧に設定される。 The voltage of the data line 7 changes from the data voltage V (n) of the last row to Vref2. Since the potential difference applied to both ends of the storage capacitor C1 is maintained, the gate potential of the driving transistor Tr2 is set to a voltage for performing desired gradation display corresponding to the voltage written during the writing period.
また、制御線6が「High」に設定され、トランジスタTr3が「オン」に設定される。よって、駆動トランジスタTr2によって供給される電流は、有機EL素子に流れるようになる。つまり、駆動トランジスタTr2は一定の電流源のように機能する。
Further, the
発光期間(D)の前半では、データ線7の電圧VdataをVref2に設定する。これは、駆動トランジスタTr2のゲート電圧が、所望の階調表示を行うゲート電圧よりもやや高くなるように、即ち電流がやや小さくなるようにVref2を設定しておく。その結果、第2発光レベルで有機EL素子が発光する。 In the first half of the light emission period (D), the voltage Vdata of the data line 7 is set to Vref2. This is because Vref2 is set so that the gate voltage of the drive transistor Tr2 is slightly higher than the gate voltage for performing a desired gradation display, that is, the current is slightly reduced. As a result, the organic EL element emits light at the second light emission level.
発光期間(D)の後半では、データ線7の電圧VdataをVref1に設定する。その結果、第2発光レベルと異なる第1発光レベルで有機EL素子が発光する。第2発光レベルの輝度をやや低くしていたので、第1発光レベルの輝度は第2発光レベルの輝度より大きく設定する。 In the second half of the light emission period (D), the voltage Vdata of the data line 7 is set to Vref1. As a result, the organic EL element emits light at a first light emission level different from the second light emission level. Since the brightness of the second light emission level is slightly lower, the brightness of the first light emission level is set larger than the brightness of the second light emission level.
このように、本実施形態では、1フレーム期間毎に、各画素に、データ電圧をデータ線から供給し、保持容量に書き込んだ後、予め決められた互いに異なる第1基準電圧Vref1と第2基準電圧Vref2を、いずれかを先に順に基準電圧線から供給する。1フレーム期間内にはデータ電圧及び第1基準電圧に応じた第1発光レベルで発光する第1期間と、データ電圧及び第2基準電圧に応じた第2発光レベルで発光する第2期間を有する。後述するが、発光期間制御手段によって、第1期間と第2期間を同一比率で変更することにより、発光素子の表示輝度を変更する。 As described above, in this embodiment, the data voltage is supplied to each pixel from the data line and written in the storage capacitor every frame period, and then the first reference voltage Vref1 and the second reference different from each other are determined in advance. One of the voltages Vref2 is supplied from the reference voltage line in order. Within one frame period, there is a first period of light emission at a first light emission level corresponding to the data voltage and the first reference voltage, and a second period of light emission at a second light emission level corresponding to the data voltage and the second reference voltage. . As will be described later, the display luminance of the light emitting element is changed by changing the first period and the second period at the same ratio by the light emission period control means.
図3では、第1発光レベルで発光させるタイミングは発光期間中の最後であるが、必ずしもその必要は無く、発光期間中の最初でも、途中でも良い。また、発光期間前半の輝度である第2発光レベルを、所望の階調表示を行う為に一定レベルで発光させた場合の輝度に比べて、やや低くさせる方法に関しては、Vref2の電圧をやや高くなるように設定しなくても良い。例えば、データ電圧Vdataを予め電流がやや小さくなるように演算処理して画素に書き込んでも良い。 In FIG. 3, the light emission timing at the first light emission level is the last time during the light emission period, but it is not always necessary, and it may be at the beginning or during the light emission period. In addition, regarding the method of slightly lowering the second light emission level, which is the luminance in the first half of the light emission period, as compared with the luminance when light is emitted at a constant level for performing desired gradation display, the voltage of Vref2 is slightly higher. It is not necessary to set so as to be. For example, the data voltage Vdata may be calculated in advance so as to make the current slightly smaller and written to the pixel.
上記のように、発光期間(D)において2種類の発光レベルによる発光で階調表示を行うことにより、本実施形態では輝度ムラを抑制させることが可能となる。 As described above, by performing gradation display with light emission at two light emission levels in the light emission period (D), luminance unevenness can be suppressed in this embodiment.
なお、Vref1、Vref2はデータ線7経由で画素に入力されており、画素の発光色により、Vref1又はVref2を変化させても良い。その結果として、ホワイトバランスを最適に調整することができたり、第1発光レベル及び第2発光レベルの輝度を変えたりすることができる。例えば、輝度ムラが視認されにくい青色の発光に関しては、2種類の発光レベルの輝度差を小さくしたり、或いは従来の1種類の発光レベルで表示したりしても輝度ムラが視認されない場合がある。このような場合、青画素には他の発光色に比べて第1発光レベル及び第2発光レベルを変える事が好ましい。なぜなら、第1発光レベルでの輝度が高すぎる場合、消費電力の増加につながるおそれがあるからである。 Note that Vref1 and Vref2 are input to the pixel via the data line 7, and Vref1 or Vref2 may be changed depending on the emission color of the pixel. As a result, the white balance can be adjusted optimally, and the luminance of the first light emission level and the second light emission level can be changed. For example, with respect to blue light emission in which uneven brightness is difficult to be visually recognized, uneven brightness may not be visually recognized even if the brightness difference between two light emission levels is reduced or a conventional light emission level is displayed. . In such a case, it is preferable to change the first light emission level and the second light emission level for the blue pixel as compared with other light emission colors. This is because if the luminance at the first light emission level is too high, the power consumption may increase.
次に、図4及び図5を用いて、2種類の発光レベルで発光させることにより、輝度ムラを抑制させるメカニズムについて説明する。 Next, a mechanism for suppressing luminance unevenness by emitting light at two light emission levels will be described with reference to FIGS.
図4は、TFTの閾値ばらつきをある程度キャンセルした後にみられるムラについて、階調特性を示したグラフである。横軸は階調、縦軸は輝度で示しており、トランジスタ特性に置き換えると、横軸がゲート電圧、縦軸がドレイン電流とみなすことができる。グラフ中の曲線はある1つのトランジスタ特性そのものである。 FIG. 4 is a graph showing the gradation characteristics of unevenness that is observed after the TFT threshold variation is canceled to some extent. The horizontal axis represents gradation, and the vertical axis represents luminance. When replaced with transistor characteristics, the horizontal axis can be regarded as the gate voltage and the vertical axis as the drain current. The curve in the graph is one transistor characteristic itself.
ここで、トランジスタ特性の電流ばらつきについて考える。電流が大きい領域では、トランジスタの電流ばらつきは平均的な電流が大きいために、ばらつき量の比率が相対的に小さくなる。逆に、電流が小さい領域では、電流ばらつきの絶対値は小さくなるものの、平均的な電流も小さくなり、結果としてばらつき量の比率が大きくなる傾向がある。 Here, the current variation in transistor characteristics is considered. In a region where the current is large, since the average current of the transistor current variation is large, the variation amount ratio is relatively small. On the contrary, in the region where the current is small, the absolute value of the current variation is small, but the average current is also small, and as a result, the variation amount ratio tends to be large.
このようなトランジスタを用いて表示装置の輝度ムラの視認性について考える。有機EL素子のような自発光素子の輝度は流れる電流にほぼ比例する。そのため、輝度ムラの大きさは電流量のばらつきにほぼ比例する。画像データの高階調領域、即ち電流量が大きい領域(C)においては、電流ばらつきの比率が小さく、表示装置として輝度ムラが視認されにくい。 Consider the visibility of luminance unevenness of a display device using such a transistor. The luminance of a self-luminous element such as an organic EL element is substantially proportional to the flowing current. For this reason, the magnitude of the luminance unevenness is substantially proportional to the variation in the amount of current. In the high gradation region of the image data, that is, the region (C) where the amount of current is large, the current variation ratio is small, and the luminance unevenness is difficult to be visually recognized as a display device.
そこからやや輝度が低くなる、画像データの中階調領域、即ち電流量がやや小さい領域(B)においては、電流のばらつきの比率が大きく、表示装置として輝度ムラが視認されやすい。 In the middle gradation area of the image data, that is, the area (B) where the amount of current is slightly small, where the brightness is slightly reduced, the current variation ratio is large, and the brightness unevenness is easily perceived as a display device.
そこからさらに輝度が低くなる、画像データの低階調領域、即ち電流量が非常に小さい領域(A)においては、電流のばらつきがあるものの、電流の絶対値が非常に小さい。その結果、表示装置として輝度が非常に低い表示となり、輝度ムラの輝度差も小さく、輝度ムラとして視認されにくくなる。 In the low gradation region of the image data, that is, the region (A) where the amount of current is very small, the absolute value of the current is very small although there is a variation in current. As a result, the display device has a display with very low brightness, and the brightness difference of brightness unevenness is small, making it difficult to be visually recognized as brightness unevenness.
図5は2種類の発光レベルで発光させた場合における階調と輝度、輝度ムラの見え方の関係を説明する図である。発光レベルを示す曲線が、電流が小さくばらつきが目立つ輝度の範囲(ハッチングした領域)にかかっている間は、ムラが視認される階調となる。第1発光レベルの方が第2発光レベルに対して、輝度が高く発光期間が短いとする。この2つの発光レベルの輝度とは、瞬間的に光っている輝度である。言い換えると、それぞれの発光レベルで発光デューティ100%で発光させた時の平均輝度と同じである。 FIG. 5 is a diagram illustrating the relationship between gradation, luminance, and luminance unevenness when light is emitted at two types of light emission levels. While the curve indicating the light emission level is in a luminance range (hatched area) where current is small and variation is conspicuous, the gradation is such that unevenness is visible. It is assumed that the first light emission level has a higher luminance and a shorter light emission period than the second light emission level. The brightness of these two light emission levels is the brightness that is flashing instantaneously. In other words, it is the same as the average luminance when light is emitted at a light emission duty of 100% at each light emission level.
表示装置としては、第1発光レベルと第2発光レベルの発光量の和を時間で平均化した輝度(合成された輝度)が視認される平均輝度であり、図5の点線曲線(b)のようになる。このうち、第1発光レベルの発光量成分も図5の点線曲線(c)で示した。合成された輝度Lは下記式(1)で表すことができる。 As the display device, the luminance obtained by averaging the sum of the light emission amounts of the first light emission level and the second light emission level over time (the combined luminance) is an average luminance, and the dotted line curve (b) in FIG. It becomes like this. Among these, the light emission amount component of the first light emission level is also shown by the dotted curve (c) in FIG. The synthesized luminance L can be expressed by the following formula (1).
L=(L1×W1+L2×W2)/Wf 式(1)
L1は第1発光レベル、W1は第1発光レベルで発光する期間、L2は第2発光レベル、W2は第2発光レベルで発光する期間、Wfは1フレーム期間である。
L = (L1 × W1 + L2 × W2) / Wf Formula (1)
L1 is a first light emission level, W1 is a light emission period at the first light emission level, L2 is a second light emission level, W2 is a light emission period at the second light emission level, and Wf is one frame period.
最も低階調の領域、即ち図5(D)よりも低い階調領域では、第2発光レベルは黒であり、第1発光レベルの短時間の発光でのみ階調表示が行われる。しかも、第1発光レベルの輝度自体が図4(A)レベルのとても低い輝度であるため輝度ムラが視認されにくい。 In the lowest gradation area, that is, in the gradation area lower than that in FIG. 5D, the second light emission level is black, and gradation display is performed only with short-time light emission of the first light emission level. In addition, since the luminance of the first light emission level itself is very low as shown in FIG.
次に、図5(D)の階調領域では、第2発光レベルは黒であり、第1発光レベルの短時間の発光でのみ階調表示が行われる。第1発光レベルの輝度は図4(B)レベルの輝度ムラが見える輝度で発光しているのだが、第1発光レベルは短時間であり、視認される輝度としては点線曲線(b)で描かれた合成された輝度になる。その結果、輝度がとても小さく、輝度ムラが視認されにくい。 Next, in the gradation region of FIG. 5D, the second light emission level is black, and gradation display is performed only with light emission for a short time at the first light emission level. The luminance of the first light emission level is emitted at a luminance at which the luminance unevenness shown in FIG. 4B can be seen. However, the first light emission level is short, and the visible luminance is indicated by a dotted curve (b). It becomes the synthesized brightness. As a result, the luminance is very small and luminance unevenness is difficult to be visually recognized.
図5(D)と(E)の間の階調領域では、曲線(a)の様に第1発光レベルの輝度は図4(C)レベルの輝度ムラが小さい輝度で発光しており、しかも、視認される輝度としては点線曲線(b)で描かれた合成された輝度である。その結果、輝度ムラが小さい上に輝度がとても小さく、輝度ムラが視認されない。 In the gradation region between FIGS. 5D and 5E, the luminance at the first light emission level emits light with a small luminance unevenness at the level shown in FIG. 4C, as indicated by the curve (a). The visually recognized luminance is a synthesized luminance drawn by a dotted curve (b). As a result, the luminance unevenness is small and the luminance is very small so that the luminance unevenness is not visually recognized.
続いて、図5(E)の階調領域は、単一発光で表示するとムラが目立っていた領域である。ところが、曲線(a)の様に第1発光レベルの輝度は図4(C)レベルの輝度ムラの視認されにくい高輝度での発光である。第2発光レベルも、曲線(d)で示した様に、図4(A)レベルの非常に低い輝度であり輝度ムラが視認されにくい。これら2つの輝度ムラが視認されにくい発光同士を合成しているので、合成された輝度においても、輝度ムラは視認されにくい。 Subsequently, the gradation region in FIG. 5E is a region in which unevenness is conspicuous when displayed by single light emission. However, as indicated by the curve (a), the luminance at the first light emission level is light emission at a high luminance in which the luminance unevenness at the level shown in FIG. As shown by the curve (d), the second light emission level is also very low in luminance as shown in FIG. Since these two luminance unevennesses are difficult to be visually recognized, the luminance unevenness is hardly visible even in the synthesized luminance.
次に、図5(F)の階調領域では、第1発光レベルは図4(C)レベルの輝度ムラの視認されにくい高輝度での発光である。第2発光レベルは図4(B)レベルの輝度ムラが見える輝度で発光している。この時、合成された輝度において、第2発光レベル起因の輝度ムラは存在しているものの、第1発光レベルの輝度ムラの視認されにくい発光と合成されることにより、輝度ムラの比率が低下する。その結果、合成された輝度では輝度ムラが視認されにくくなる。 Next, in the gradation region of FIG. 5 (F), the first light emission level is light emission with high luminance in which the luminance unevenness of FIG. The second light emission level emits light at a luminance at which the luminance unevenness shown in FIG. At this time, although the luminance unevenness due to the second light emission level exists in the synthesized luminance, the luminance unevenness ratio is reduced by being combined with the light emission in which the luminance unevenness at the first light emission level is difficult to be visually recognized. . As a result, the luminance unevenness is less likely to be visually recognized with the synthesized luminance.
続いて、図5(F)よりも高階調領域では、第1発光レベルは図4(C)レベルの輝度ムラの視認されにくい高輝度での発光である。第2発光レベルも図4(C)レベルの輝度ムラの視認されにくい輝度で発光している。これら2つの輝度ムラが視認されにくい発光同士を合成しているので、合成された輝度においても輝度ムラは視認されにくい。 Subsequently, in a higher gradation region than that in FIG. 5F, the first light emission level is light emission at a high luminance in which the luminance unevenness of FIG. The second light emission level also emits light with a luminance that is difficult to visually recognize the luminance unevenness of the level in FIG. Since these two luminance unevennesses are difficult to be visually recognized, the luminance unevenness is hardly visible even in the synthesized luminance.
このようにして、単一発光レベルで輝度ムラが目立つ階調が存在する駆動においても、2種類の発光レベルで発光させることにより、全階調領域において、輝度ムラを低減させることが可能になるのである。つまり、2種類の輝度レベルで発光させ、トランジスタの電流ばらつきが大きい領域を使用せずに、トランジスタの電流ばらつきが小さい、又は電流ばらつきが目立たない領域を使用して階調表示を行うことにより輝度ムラの抑制をより効果的に行うことができる。 In this way, even in a drive where there is a gradation where luminance unevenness is conspicuous at a single light emission level, it is possible to reduce luminance unevenness in all gradation regions by emitting light at two types of light emission levels. It is. In other words, the luminance is obtained by emitting light at two different luminance levels and performing gradation display using a region where the current variation of the transistor is small or the current variation is not conspicuous without using the region where the transistor current variation is large. Unevenness can be more effectively suppressed.
また、2種類の発光レベルで発光させる効果として、第1発光レベルだけでは、発光期間が短く、合成された輝度が明るさとして不足する場合がある。或いは、第1発光レベルの瞬時輝度が非常に大きくなってしまう懸念がある。それを補う為に、第2発光レベルの発光を加えることで、所望の合成された輝度を得ることができる。 In addition, as an effect of emitting light at two types of light emission levels, the light emission period may be short with only the first light emission level, and the combined luminance may be insufficient as brightness. Alternatively, there is a concern that the instantaneous luminance at the first light emission level becomes very large. In order to compensate for this, by adding light emission of the second light emission level, a desired synthesized luminance can be obtained.
以上のように、本実施形態によれば、2種類の発光レベルによる発光で階調表示を行うことで、ばらつきの小さい大電流による発光と、輝度ムラが視認されにくい低輝度の発光を利用することが可能になり、輝度ムラを抑制することができる。 As described above, according to the present embodiment, gradation display is performed by light emission of two types of light emission levels, thereby using light emission by a large current with small variation and light emission of low luminance in which luminance unevenness is difficult to be visually recognized. Therefore, luminance unevenness can be suppressed.
次に、表示輝度を変更する駆動方法を説明する。 Next, a driving method for changing the display luminance will be described.
図6は図3に示した駆動方法において表示輝度を変更する駆動方法を説明するタイミングチャートである。表示輝度の変更は発光期間(D)における制御線6が「High」の期間を制御することで発光パターンを変更して実現する。発光期間(D)のうち、データ線7の電圧VdataがVref1の期間を発光期間A(DA)、Vref2の期間を発光期間B(DB)とすると、制御線6が「High」の期間を変更する際には発光期間A、発光期間Bが同一比率となるように制御する。図6において、発光パターン1〜発光パターン4はそれぞれ発光期間A、発光期間Bが同一比率となるように制御線6の「High」期間を変更した例である。発光パターン1における発光期間A、発光期間Bの大きさをそれぞれ100%とした場合、発光パターン2では発光期間A、発光期間Bともに75%となっている。発光パターン3では発光期間A、発光期間Bともに50%、発光パターン4では発光期間A、発光期間Bともに25%となっている。
FIG. 6 is a timing chart for explaining a driving method for changing the display luminance in the driving method shown in FIG. The display luminance is changed by changing the light emission pattern by controlling the period when the
このように、発光期間A、発光期間Bを制御して第1発光レベルでの発光期間と第2発光レベルでの発光期間を同一比率で変更することによって、表示輝度を変更でき、ホワイトバランス及び階調特性を維持できる。 In this way, by controlling the light emission period A and the light emission period B to change the light emission period at the first light emission level and the light emission period at the second light emission level at the same ratio, the display luminance can be changed, and the white balance and Gradation characteristics can be maintained.
ここで、図7及び図8を用いて、ホワイトバランス及び階調特性を維持できる理由を説明する。 Here, the reason why the white balance and the gradation characteristics can be maintained will be described with reference to FIGS.
図7(a)〜(c)はホワイトバランスを調整した状態における赤画素(R)、緑画素(G)、青画素(B)それぞれの発光電流の一例を示した図である。第1発光電流は第1発光レベルの輝度を出力する場合の電流波形、第2発光電流は第2発光レベルの輝度を出力する場合の電流波形である。所望の白表示時の色度や、赤画素(R)、緑画素(G)、青画素(B)における電流に対する発光効率によって、赤画素(R)、緑画素(G)、青画素(B)それぞれの発光電流の大きさは異なる。 FIGS. 7A to 7C are diagrams illustrating examples of light emission currents of the red pixel (R), the green pixel (G), and the blue pixel (B) in a state where the white balance is adjusted. The first light emission current is a current waveform when the luminance of the first light emission level is output, and the second light emission current is a current waveform when the luminance of the second light emission level is output. The red pixel (R), the green pixel (G), and the blue pixel (B) depending on the desired chromaticity at the time of white display and the light emission efficiency with respect to the current in the red pixel (R), green pixel (G), and blue pixel (B). ) Each light emission current has a different magnitude.
図8は最大表示輝度(白表示時の表示輝度)を変更する際に、第2発光電流に対する発光期間のみを小さくした場合を示した図である。図8の場合は、赤画素(R)、緑画素(G)、青画素(B)の発光量の割合が図7の場合と異なってしまうため、図7における白の色度と異なり、階調特性が変化してしまう。それに対して図7のように第1発光電流及び第2発光電流の両方に対する発光期間を変更することで、赤画素(R)、緑画素(G)、青画素(B)の発光量の割合を維持できるので白の色度は変化せず、階調特性を変えないで最大表示輝度を変更することが可能となる。 FIG. 8 is a diagram showing a case where only the light emission period for the second light emission current is reduced when changing the maximum display luminance (display luminance at the time of white display). In the case of FIG. 8, since the ratio of the light emission amounts of the red pixel (R), the green pixel (G), and the blue pixel (B) is different from the case of FIG. 7, unlike the white chromaticity in FIG. Tonal characteristics change. On the other hand, by changing the light emission period for both the first light emission current and the second light emission current as shown in FIG. 7, the ratio of the light emission amount of the red pixel (R), the green pixel (G), and the blue pixel (B). Therefore, the chromaticity of white does not change, and the maximum display luminance can be changed without changing the gradation characteristics.
各階調の変更は、第1発光レベル、第2発光レベルを変更する。各階調において第1発光レベル、第2発光レベルを大きくすることで輝度が高くなるように制御する。 The change of each gradation changes the first light emission level and the second light emission level. In each gradation, control is performed such that the luminance is increased by increasing the first light emission level and the second light emission level.
図9は階調特性の変化を説明するグラフである。第2発光電流に対する発光期間のみを小さくすると、上記式(1)で示される第2発光レベルで発光する期間W2が小さくなる。このため、合成された輝度Lは第1発光レベルのみでの階調範囲では変化がないが、第1発光レベルと第2発光レベルの合成からなる階調範囲では輝度が低下し、矢印で示すように階調特性が変化する。それに対して図7のように第1発光電流及び第2発光電流の両方に対する発光期間を変更することで、赤画素(R)、緑画素(G)、青画素(B)の発光量の割合を維持できる。 FIG. 9 is a graph for explaining a change in gradation characteristics. If only the light emission period for the second light emission current is reduced, the period W2 for light emission at the second light emission level represented by the above formula (1) is reduced. For this reason, the synthesized luminance L does not change in the gradation range of only the first light emission level, but the luminance decreases in the gradation range composed of the combination of the first light emission level and the second light emission level, and is indicated by an arrow. Thus, the gradation characteristics change. On the other hand, by changing the light emission period for both the first light emission current and the second light emission current as shown in FIG. 7, the ratio of the light emission amount of the red pixel (R), the green pixel (G), and the blue pixel (B). Can be maintained.
図10は第1発光電流及び第2発光電流の両方に対する発光期間を変更して表示輝度を変化させた場合の階調特性を説明するグラフである。即ち、上記式(1)で示される第1発光レベルで発光する期間W1、第2発光レベルで発光する期間W2ともに小さくなるので、図10に示すように合成された輝度Lは全ての階調範囲において一律に輝度が低下する。これは赤画素(R)、緑画素(G)、青画素(B)いずれの画素においても一律に輝度を変化させることになる。よって、白の色度は変化せず、階調特性を維持して表示輝度を変更することが可能となる。 FIG. 10 is a graph for explaining the gradation characteristics when the display luminance is changed by changing the light emission period for both the first light emission current and the second light emission current. That is, since the period W1 for emitting light at the first emission level and the period W2 for emitting light at the second emission level expressed by the above formula (1) are reduced, the synthesized luminance L as shown in FIG. Luminance decreases uniformly in the range. This uniformly changes the luminance in any of the red pixel (R), green pixel (G), and blue pixel (B). Therefore, the chromaticity of white does not change, and the display luminance can be changed while maintaining the gradation characteristics.
ただし、発光期間Aを小さくしていくと、発光パターンの立ち上がり、立ち下りという過渡的な状態が輝度設定に影響を与える場合が考えられる。しかしながら、ある最大表示輝度以下の設定では、上記の2種類の発光レベルでの発光は実施せず、単一発光レベルによって表示を行っても良い。この場合、1フレーム期間毎に、各画素に、データ電圧をデータ線から供給し、保持容量に書き込んだ後、第1基準電圧のみ基準電圧線から供給する。1フレーム期間内には第1発光レベルで発光する第1期間のみ有し、発光期間制御手段によって、第1期間を変更することにより発光素子の表示輝度を変更する。即ち、図11のように制御線6の「High」期間を小さくして表示輝度を変更する方法である。
However, when the light emission period A is reduced, there may be a case where a transitional state such as the rise and fall of the light emission pattern affects the luminance setting. However, at a setting of a certain maximum display luminance or less, light emission at the two light emission levels described above may not be performed, and display may be performed at a single light emission level. In this case, for each frame period, a data voltage is supplied to each pixel from the data line, and after writing into the storage capacitor, only the first reference voltage is supplied from the reference voltage line. There is only a first period of light emission at the first light emission level within one frame period, and the display brightness of the light emitting element is changed by changing the first period by the light emission period control means. That is, as shown in FIG. 11, the “High” period of the
制御線6の「High」期間を小さくしていくと、ある最大表示輝度の設定までは低輝度において電流ばらつきによる輝度ムラが視認される。しかし、ある最大表示輝度以下では、非常に低い輝度での表示となり、輝度ムラの輝度差も小さく、輝度ムラとして視認されにくくなる。実験的には最大表示輝度が約50cd/m2以下では輝度ムラの視認されない良好な表示となる。即ち、白表示時の表示輝度が50cd/m2以下の場合に、単一発光レベルで発光させる、即ち第1基準電圧のみ基準電圧線から供給し、第1期間の長さを変更するのがより好ましい。
When the “High” period of the
よって、単一発光レベルで発光させる従来の駆動方法で輝度ムラの視認されない最大表示輝度までは単一発光レベルで表示を行い、それ以上の最大表示輝度では図6のような2種類の発光レベルで表示を行うことが可能である。この方法においては、単一発光レベルでの表示と2種類の発光レベルでの表示が切り替わるとホワイトバランスの設定を変更する。このように最大表示輝度の設定を実施することで、図6の発光期間Aの小さい状態を設定する必要が無くなるので、安定に最大表示輝度の変更設定が可能となる。 Therefore, with the conventional driving method of emitting light at a single light emission level, display is performed at a single light emission level up to the maximum display luminance where luminance unevenness is not visually recognized, and two types of light emission levels as shown in FIG. Can be displayed. In this method, the white balance setting is changed when the display at the single light emission level and the display at the two light emission levels are switched. By setting the maximum display brightness in this way, it is not necessary to set a state in which the light emission period A in FIG. 6 is small, and thus it is possible to stably change and set the maximum display brightness.
[第2の実施形態]
本実施形態の表示装置は第1の実施形態と同じであるが、画素回路が異なる。
[Second Embodiment]
The display device of this embodiment is the same as that of the first embodiment, but the pixel circuit is different.
図12は本実施形態の表示装置に好適に用いられる有機EL素子等の自発光素子を含む画素回路の一例である。図2と同一の部分は同一の符号を付けている。図2と異なるのは、トランジスタTr4、Tr5、制御線8、基準電圧線Vrefが追加されている点である。トランジスタTr4はソースとドレインのうちの一端がデータ線7に接続され、他端が保持容量C1に接続されている。トランジスタTr5はソースとドレインのうちの一端が保持容量C1とトランジスタTr4に接続され、他端が基準電圧線Vrefに接続されている。基準電圧線Vrefは全画素共通に接続され供給されている。トランジスタTr4、Tr5のゲートには制御線8が接続されており、互いに極性が異なるトランジスタを使用して二者択一的に「オン」する。図12ではトランジスタTr4としてNMOSを使用しているが、PMOSを使用しても良い。また、トランジスタTr5としてPMOSを使用しているが、NMOSを使用しても良い。
FIG. 12 is an example of a pixel circuit including a self-luminous element such as an organic EL element preferably used in the display device of this embodiment. The same parts as those in FIG. 2 are given the same reference numerals. The difference from FIG. 2 is that transistors Tr4 and Tr5, a
図13は本実施形態における図12の画素回路の駆動方法を示すタイミングチャートの一例であり、時間軸を共通にして、データ線7の電位変化、制御線5、6、8の電位変化、基準電圧の変化、発光パターン(発光状態)を表している。本駆動方法は(A)プリチャージ期間及び(B)書き込み期間を含む(D)自行選択期間、(C)他行選択期間、(E)垂直ブランキング期間からなる1フレーム期間を繰り返し周期として動作させる。
FIG. 13 is an example of a timing chart showing the driving method of the pixel circuit of FIG. 12 in the present embodiment, and the potential change of the data line 7, the potential change of the
(A)プリチャージ期間
この期間の動作は第1の実施形態で説明した(A)プリチャージ期間とほぼ同じである。トランジスタTr1及びトランジスタTr3を「オン」に設定することにより、駆動トランジスタTr2のゲート電位を下げて「オン」に設定する。データ線7はデータ電圧Vdata(V(i))に設定され、保持容量C1のデータ線7側にデータ電圧を印加する。具体的な動作は以下のとおりである。
(A) Precharge Period The operation during this period is substantially the same as the (A) precharge period described in the first embodiment. By setting the transistors Tr1 and Tr3 to “on”, the gate potential of the driving transistor Tr2 is lowered and set to “on”. The data line 7 is set to the data voltage Vdata (V (i)), and the data voltage is applied to the data line 7 side of the storage capacitor C1. The specific operation is as follows.
制御線5及び6が「High」に設定されると、トランジスタTr1及びトランジスタTr3は「オン」になり、トランジスタTr1により駆動トランジスタTr2のドレインとゲートが接続され、一時的にダイオード接続状態となる。つまり、駆動トランジスタTr2が「オン」状態となる。この時、有機EL素子に電流が流れて発光するが、瞬時発光であるため目視による確認が困難であり、図13ではこの期間の発光パターンの記載は省略する。また、制御線8が「High」であり、トランジスタTr4は「オン」して、保持容量C1とデータ線7が接続される。データ線7及び保持容量C1の一端はデータ電圧Vdata(V(i))に設定される。トランジスタTr5は「オフ」状態である。
When the
(B)書き込み期間
この期間の動作は第1の実施形態で説明した(B)書き込み期間とほぼ同じである。トランジスタTr3を「オフ」に設定することにより、駆動トランジスタTr2のゲートに閾値電圧が設定される。保持容量C1は駆動トランジスタTr2のゲート電圧と保持容量C1のデータ線7側の電極にかかるデータ電圧の差分の電圧を保持する。具体的な動作は以下のとおりである。
(B) Write Period The operation during this period is substantially the same as the (B) write period described in the first embodiment. By setting the transistor Tr3 to “off”, a threshold voltage is set to the gate of the drive transistor Tr2. The holding capacitor C1 holds a difference voltage between the gate voltage of the driving transistor Tr2 and the data voltage applied to the electrode on the data line 7 side of the holding capacitor C1. The specific operation is as follows.
制御線6は「Low」に設定され、トランジスタTr3が「オフ」に設定される。制御線5、8は「High」なので、トランジスタTr1及びトランジスタTr4は「オン」している。一定時間経過後、駆動トランジスタTr2のVgs(ゲート−ソース間電圧)は駆動トランジスタTr2の閾値電圧となり、保持容量C1はデータ電圧と駆動トランジスタTr2のゲート電圧(閾値電圧)との差分の電圧(オートゼロ電圧)を記憶する。この動作は、駆動トランジスタTr2の閾値電圧変化や閾値電圧ばらつきに関係なく一定の駆動電流が得られる電圧を提供する。
The
(C)他行選択期間
この期間では、保持容量C1の両端にかかる電位差が維持された状態で、保持容量C1一端を基準電圧Vrefに設定することで、駆動トランジスタTr2のゲート電位を所望の電圧に設定する。トランジスタTr3を「オン」に設定することにより、駆動トランジスタTr2の駆動電圧に応じた電流を有機EL素子に供給している。具体的な動作は以下のとおりである。
(C) Other Row Selection Period In this period, the gate potential of the drive transistor Tr2 is set to a desired voltage by setting one end of the storage capacitor C1 to the reference voltage Vref while the potential difference applied to both ends of the storage capacitor C1 is maintained. Set to. By setting the transistor Tr3 to “on”, a current corresponding to the drive voltage of the drive transistor Tr2 is supplied to the organic EL element. The specific operation is as follows.
制御線5及び8は「Low」に設定され、トランジスタTr1及びトランジスタTr4は「オフ」している。よって、データ線7の電位が他行のデータ電圧に変化しても、保持容量C1に保持された電位差は維持される。一方、トランジスタTr5は「オン」して保持容量C1の一端に基準電圧Vref2が印加されると共に、駆動トランジスタTr2のVgsはデータ電圧に応じた所望の階調表示を行う電圧にシフトする。制御線6は「High」に設定されるとトランジスタTr3が「オン」し、データ電圧に応じた電流が有機EL素子に供給され、第2発光レベルで発光する。保持容量C1に保持された電位差は、駆動トランジスタTr2側で電荷の移動が無い為保持され、トランジスタTr3が「オン」の間は一定電流を流し続ける。
The
(E)垂直ブランキング期間
この期間の動作は、上述した(C)他行選択期間とほぼ同じであるが、Vref電圧を変化させている点が異なる。Vref電圧を変化させることで、垂直ブランキング期間(E)での発光を第2発光レベルとは異なる第1発光レベルで発光させる。具体的な動作は以下のとおりである。
(E) Vertical blanking period The operation during this period is substantially the same as the above-described (C) other row selection period, except that the Vref voltage is changed. By changing the Vref voltage, light emission in the vertical blanking period (E) is emitted at a first light emission level different from the second light emission level. The specific operation is as follows.
基準電圧線の電圧VrefをVref2からVref1に変化させる。Vref2よりVref1の電位を低くすることにより、基準電圧がVref2での第2発光レベルより大きい第1発光レベルで発光する。基準電圧線は全画素共通に接続されているので、いずれの画素も書き込み動作を行っていない垂直ブランキング期間(E)において基準電圧線の電圧Vrefを変化させている。よって、全画素一括で発光レベルが変化する。 The voltage Vref of the reference voltage line is changed from Vref2 to Vref1. By making the potential of Vref1 lower than Vref2, light is emitted at the first light emission level that is higher than the second light emission level at the reference voltage Vref2. Since the reference voltage line is commonly connected to all the pixels, the voltage Vref of the reference voltage line is changed in the vertical blanking period (E) in which no pixel performs the writing operation. Therefore, the light emission level changes for all pixels at once.
このように垂直ブランキング期間(E)において、2種類の発光レベルによる発光で表示を行うことにより、輝度ムラを抑制させることが可能となる。輝度ムラを抑制させるメカニズムについては第1の実施形態で説明した通りである。 In this way, in the vertical blanking period (E), by performing display with light emission at two light emission levels, it is possible to suppress luminance unevenness. The mechanism for suppressing the luminance unevenness is as described in the first embodiment.
次に、表示輝度を変更する駆動方法を説明する。 Next, a driving method for changing the display luminance will be described.
基本的には第1の実施形態で説明した駆動方法と同様に、第1発光レベルでの発光期間と第2発光レベルでの発光期間を同一比率で変更することによって実現する。図14は表示輝度を変更する駆動方法を説明するタイミングチャートの一例である。表示輝度の変更は他行選択期間(C)、垂直ブランキング期間(E)における制御線6が「High」の期間及び基準電圧線におけるVref1の期間を制御することで発光パターンを変更して実現する。
Basically, similar to the driving method described in the first embodiment, the light emission period at the first light emission level and the light emission period at the second light emission level are changed at the same ratio. FIG. 14 is an example of a timing chart illustrating a driving method for changing display luminance. The display luminance is changed by changing the light emission pattern by controlling the period when the
このように、本実施形態では、発光期間制御手段によって発光期間を制御するとともに、基準電圧線から第1基準電圧を供給する期間を制御することによって、第1期間と第2期間を同一比率で変更することにより、発光素子の表示輝度を変更する。 As described above, in this embodiment, the light emission period is controlled by the light emission period control unit, and the period for supplying the first reference voltage from the reference voltage line is controlled, so that the first period and the second period are in the same ratio. By changing, the display luminance of the light emitting element is changed.
図14においてP2(i−1),P2(i),P2(i+1)はそれぞれ(i−1)行目、i行目、(i+1)行目における制御線6の状態を示している。Vrefは基準電圧線Vrefにおける状態を示している。発光パターン(i−1),発光パターン(i),発光パターン(i+1)は、それぞれ(i−1)行目、i行目、(i+1)行目における発光パターンである。L1期間は第1発光レベルで発光する期間、L21及びL22期間は第2発光レベルで発光する期間を示している。垂直ブランキング期間(E)では、Vrefは基準電圧線がVref1の状態(L1期間)はいずれの行も制御線6は「High」とし、Vref2の状態ではいずれの行も制御線6は「Low」である。
In FIG. 14, P2 (i-1), P2 (i), and P2 (i + 1) indicate the states of the
表示輝度を変更するには、L1期間と(L21+L22)期間を同一比率で変更する。例えば、表示輝度を50%にする場合は、L1期間及び(L21+L22)期間の両方を50%に変更する。表示輝度を25%にする場合は、L1期間及び(L21+L22)期間の両方を25%に変更する。 In order to change the display luminance, the L1 period and the (L21 + L22) period are changed at the same ratio. For example, when the display luminance is set to 50%, both the L1 period and the (L21 + L22) period are changed to 50%. When the display brightness is set to 25%, both the L1 period and the (L21 + L22) period are changed to 25%.
このように、L1期間と(L21+L22)期間を制御して第1発光レベルでの発光期間と第2発光レベルでの発光期間を同一比率で変更することによって、表示輝度を変更でき、ホワイトバランス及び階調特性を維持できる。 Thus, by controlling the L1 period and the (L21 + L22) period and changing the light emission period at the first light emission level and the light emission period at the second light emission level at the same ratio, the display luminance can be changed, and the white balance and Gradation characteristics can be maintained.
図15は表示輝度を調整する駆動方法を説明するタイミングチャートの他の例である。図11と異なる点は垂直ブランキング期間(E)における制御線6の状態である。垂直ブランキング期間(E)では、制御線6は常に「High」としている。Vref1の状態(L1期間)では図14と同様に第1発光レベルで発光し、Vref2の状態(L3、L4期間)では第2発光レベルで発光する。
FIG. 15 is another example of a timing chart illustrating a driving method for adjusting display luminance. The difference from FIG. 11 is the state of the
表示輝度を変更するには、L1期間と(L21+L22+L3+L4)期間を同一比率で変更する。例えば、最大表示輝度を50%にする場合は、L1期間及び(L21+L22+L3+L4)期間の両方を50%に変更する。最大表示輝度を25%にする場合は、L1期間及び(L21+L22+L3+L4)期間の両方を25%に変更する。 In order to change the display luminance, the L1 period and the (L21 + L22 + L3 + L4) period are changed at the same ratio. For example, when the maximum display luminance is set to 50%, both the L1 period and the (L21 + L22 + L3 + L4) period are changed to 50%. When the maximum display luminance is set to 25%, both the L1 period and the (L21 + L22 + L3 + L4) period are changed to 25%.
制御信号P2としては、シフトレジスタによってシフトさせ、シフトレジスタの各段の出力信号を使用して実現できる。その場合、L21期間及びL22期間の変更はシフトパルスを変更する。また、垂直ブランキング期間(E)ではシフトレジスタへのシフトクロックを停止し、シフトレジスタの状態を固定する。シフトレジスタの出力は、別途入力する制御信号によって強制的に「High」又は「Low」に設定できるように構成することで、垂直ブランキング期間(E)における制御信号P2を実現できる。 The control signal P2 can be realized by shifting with a shift register and using the output signal of each stage of the shift register. In that case, the change of the L21 period and the L22 period changes the shift pulse. In the vertical blanking period (E), the shift clock to the shift register is stopped and the state of the shift register is fixed. The output of the shift register can be forcibly set to “High” or “Low” by a separately input control signal, thereby realizing the control signal P2 in the vertical blanking period (E).
このように、L1期間と(L21+L22+L3+L4)期間を制御して第1発光レベルでの発光期間と第2発光レベルでの発光期間を同一比率で変更することによって、表示輝度を変更し、ホワイトバランス及び階調特性を維持できる。 In this way, by controlling the L1 period and the (L21 + L22 + L3 + L4) period to change the light emission period at the first light emission level and the light emission period at the second light emission level at the same ratio, the display luminance is changed, and the white balance and Gradation characteristics can be maintained.
ただし、L1期間を小さくしていくと、発光パターンの立ち上がり、立ち下りという過渡的な状態が輝度設定に影響を与える場合が考えられる。この場合、第1の実施形態と同様に、ある最大表示輝度以下の設定では、上記の2種類の発光レベルでの発光は実施せず、単一発光レベルによって表示を行っても良い。この場合、1フレーム期間毎に、各画素に、データ電圧をデータ線から供給し、保持容量に書き込んだ後、第1基準電圧のみ基準電圧線から供給する。1フレーム期間内には第1発光レベルで発光する第1期間のみ有する。発光期間制御手段によって発光期間を制御するとともに、基準電圧線から第1基準電圧を供給する期間を制御することによって、第1期間を変更することにより発光素子の表示輝度を変更する。即ち、輝度ムラの視認されない最大表示輝度までは基準電圧線Vrefを一定電圧として制御線6の「High」期間を制御して単一発光レベルで表示を行うことが可能である。また、それ以上の最大表示輝度では図14又は図15のように垂直ブランキング期間に基準電源線Vrefを変化させ、2種類の発光レベルで表示を行うことが可能である。この方法においては、単一発光レベルでの表示と2種類の発光レベルでの表示が切り替わると、ホワイトバランスの設定を変更する。
However, when the L1 period is reduced, a transitional state where the light emission pattern rises and falls may affect the luminance setting. In this case, similarly to the first embodiment, when the setting is equal to or lower than a certain maximum display luminance, the light emission at the two light emission levels may not be performed, and the display may be performed at the single light emission level. In this case, for each frame period, a data voltage is supplied to each pixel from the data line, and after writing into the storage capacitor, only the first reference voltage is supplied from the reference voltage line. One frame period has only a first period of light emission at the first light emission level. The light emission period is controlled by the light emission period control means, and the display luminance of the light emitting element is changed by changing the first period by controlling the period during which the first reference voltage is supplied from the reference voltage line. That is, it is possible to display at a single light emission level by controlling the “High” period of the
このように、最大表示輝度の設定を実施することで、L1期間の小さい状態を設定する必要が無くなるので、安定に最大表示輝度の変更設定が可能となる。 As described above, by setting the maximum display brightness, it is not necessary to set a state in which the L1 period is small, so that it is possible to stably change and set the maximum display brightness.
[第3の実施形態]
本実施形態は、第1及び第2の実施形態の表示装置を電子機器に用いた例である。
[Third Embodiment]
The present embodiment is an example in which the display device of the first and second embodiments is used in an electronic device.
図16は、本発明が用いられる電子機器としてのデジタルスチルカメラシステムのブロック図である。図中、11はデジタルスチルカメラシステム、12は撮影部、13は映像信号処理回路、14は表示パネル、15はメモリ、16はCPU、17は操作部を示す。 FIG. 16 is a block diagram of a digital still camera system as an electronic apparatus in which the present invention is used. In the figure, 11 is a digital still camera system, 12 is a photographing unit, 13 is a video signal processing circuit, 14 is a display panel, 15 is a memory, 16 is a CPU, and 17 is an operation unit.
図16において、撮影部12で撮影した映像又はメモリ15に記録された映像を、映像信号処理回路13で信号処理し、表示パネル14で見ることができる。CPU16では、操作部17からの入力によって、撮影部12、メモリ15、映像信号処理回路13等を制御して、状況に適した撮影、記録、再生、表示を行う。また、表示パネル14は、この他にも各種電子機器の表示部として利用できる。
In FIG. 16, the video image captured by the
本発明に係る表示装置を用いることにより、例えば情報表示装置を構成できる。この情報表示装置は、例えば携帯電話、携帯コンピュータ、スチルカメラ若しくはビデオカメラのいずれかの形態をとる。若しくは、それらの各機能の複数を実現する装置である。情報表示装置は、情報入力部を備えている。例えば、携帯電話の場合には情報入力部は、アンテナを含んで構成される。PDAや携帯PCの場合には、情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には、情報入力部はCCDやCMOS等によるセンサ部を含んで構成される。 By using the display device according to the present invention, for example, an information display device can be configured. This information display device takes the form of, for example, a mobile phone, a mobile computer, a still camera, or a video camera. Alternatively, it is a device that realizes a plurality of these functions. The information display device includes an information input unit. For example, in the case of a mobile phone, the information input unit includes an antenna. In the case of a PDA or a portable PC, the information input unit includes an interface unit for a network. In the case of a still camera or movie camera, the information input unit includes a sensor unit such as a CCD or CMOS.
1:画素、2:画素回路、3:行制御回路、4:列制御回路、5:制御線、6:制御線、7:データ線、8:制御線、10:ドライバIC、11:デジタルスチルカメラシステム 1: Pixel, 2: Pixel circuit, 3: Row control circuit, 4: Column control circuit, 5: Control line, 6: Control line, 7: Data line, 8: Control line, 10: Driver IC, 11: Digital still Camera system
Claims (6)
画像データに応じたデータ電圧を前記駆動トランジスタのゲート電極に供給する複数のデータ線と、
基準電圧を前記駆動トランジスタのゲート電極に供給する複数の基準電圧線と、
を有する表示装置の駆動方法であって、
1フレーム期間毎に、各画素に、前記データ電圧を前記データ線から供給し、前記保持容量に書き込んだ後、予め決められた互いに異なる第1基準電圧と第2基準電圧を、いずれかを先に順に前記基準電圧線から供給し、
1フレーム期間内に、前記データ電圧及び前記第1基準電圧に応じた第1発光レベルで発光する第1期間と、前記データ電圧及び前記第2基準電圧に応じた第2発光レベルで発光する第2期間と、を有し、
前記発光期間制御手段によって、前記第1期間と前記第2期間を同一比率で変更することにより、前記発光素子の表示輝度を変更することを特徴とする表示装置の駆動方法。 A light-emitting element; a driving transistor that supplies a current corresponding to the potential of the gate electrode to the light-emitting element; a storage capacitor that holds the potential of the gate electrode of the driving transistor; and a light-emitting period that controls a period during which the light-emitting element emits light A plurality of pixels including control means;
A plurality of data lines for supplying a data voltage corresponding to image data to the gate electrode of the driving transistor;
A plurality of reference voltage lines for supplying a reference voltage to the gate electrode of the driving transistor;
A method for driving a display device comprising:
In each frame period, the data voltage is supplied to each pixel from the data line and written to the storage capacitor, and then the first reference voltage and the second reference voltage which are different from each other are determined first. In order from the reference voltage line,
A first period of light emission at a first light emission level according to the data voltage and the first reference voltage and a second light emission level according to the data voltage and the second reference voltage within one frame period. 2 periods, and
The display device driving method, wherein the light emission period control means changes the display brightness of the light emitting element by changing the first period and the second period at the same ratio.
1フレーム期間内に、前記第1発光レベルで発光する第1期間のみ有し、
前記発光期間制御手段によって、前記第1期間を変更することにより、前記発光素子の表示輝度を変更することを特徴とする請求項1に記載の表示装置の駆動方法。 For each frame period, to each pixel, the data voltage is supplied from the data line, and after writing into the storage capacitor, only the first reference voltage is supplied from the reference voltage line,
Within one frame period, it has only a first period for emitting light at the first emission level,
The display device driving method according to claim 1, wherein the display luminance of the light emitting element is changed by changing the first period by the light emission period control means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010238661A JP2012093434A (en) | 2010-10-25 | 2010-10-25 | Driving method of display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010238661A JP2012093434A (en) | 2010-10-25 | 2010-10-25 | Driving method of display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012093434A true JP2012093434A (en) | 2012-05-17 |
Family
ID=46386853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010238661A Pending JP2012093434A (en) | 2010-10-25 | 2010-10-25 | Driving method of display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012093434A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018205457A (en) * | 2017-06-01 | 2018-12-27 | 株式会社Joled | Control device for display panel, display device, and driving method for display panel |
CN111369925A (en) * | 2020-04-26 | 2020-07-03 | 成都中电熊猫显示科技有限公司 | VCOM debugging method, device, system and storage medium of display panel |
JP2020525812A (en) * | 2017-06-30 | 2020-08-27 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | Display panel, display device and display panel control method |
CN114582281A (en) * | 2022-03-17 | 2022-06-03 | 京东方科技集团股份有限公司 | Method and apparatus for panel display gamma correction |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006133745A (en) * | 2004-11-08 | 2006-05-25 | Samsung Sdi Co Ltd | Light emitting display and driving method thereof |
JP2009216950A (en) * | 2008-03-10 | 2009-09-24 | Toshiba Mobile Display Co Ltd | Active matrix display device |
JP2010044250A (en) * | 2008-08-13 | 2010-02-25 | Hitachi Displays Ltd | Image display device |
-
2010
- 2010-10-25 JP JP2010238661A patent/JP2012093434A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006133745A (en) * | 2004-11-08 | 2006-05-25 | Samsung Sdi Co Ltd | Light emitting display and driving method thereof |
JP2009216950A (en) * | 2008-03-10 | 2009-09-24 | Toshiba Mobile Display Co Ltd | Active matrix display device |
JP2010044250A (en) * | 2008-08-13 | 2010-02-25 | Hitachi Displays Ltd | Image display device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018205457A (en) * | 2017-06-01 | 2018-12-27 | 株式会社Joled | Control device for display panel, display device, and driving method for display panel |
JP2020525812A (en) * | 2017-06-30 | 2020-08-27 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | Display panel, display device and display panel control method |
CN111369925A (en) * | 2020-04-26 | 2020-07-03 | 成都中电熊猫显示科技有限公司 | VCOM debugging method, device, system and storage medium of display panel |
CN111369925B (en) * | 2020-04-26 | 2023-02-28 | 成都京东方显示科技有限公司 | VCOM debugging method, device, system and storage medium of display panel |
CN114582281A (en) * | 2022-03-17 | 2022-06-03 | 京东方科技集团股份有限公司 | Method and apparatus for panel display gamma correction |
CN114582281B (en) * | 2022-03-17 | 2023-09-01 | 京东方科技集团股份有限公司 | Method and apparatus for panel display gamma correction |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8736525B2 (en) | Display device using capacitor coupled light emission control transistors for mobility correction | |
US8514209B2 (en) | Display apparatus and method for driving the same | |
KR100804529B1 (en) | Organic light emitting display apparatus and driving method thereof | |
KR100627095B1 (en) | Pixel circuit, electro-optical device, and electronic apparatus | |
US8274453B2 (en) | Organic electro luminescence display and driving method of the same | |
US8816943B2 (en) | Display device with compensation for variations in pixel transistors mobility | |
US8248333B2 (en) | Display device | |
US8330684B2 (en) | Organic light emitting display and its driving method | |
US8068074B2 (en) | Pixel drive circuit for electroluminescent element | |
US8345032B2 (en) | Display apparatus, display-apparatus driving method and eletronic instrument | |
KR20080060886A (en) | Driving method of oled display and driving device of the same | |
JP2012098707A (en) | Display device and driving method for the same | |
JP2006038968A (en) | Display device and driving method thereof | |
JP2010107763A (en) | El display device | |
US20090278772A1 (en) | Organic light emitting display and method for driving the same | |
US20110084992A1 (en) | Active matrix display apparatus | |
JP2012093434A (en) | Driving method of display device | |
CN116264058A (en) | Electroluminescent display device and driving method thereof | |
JP2011128442A (en) | Display panel, display device and electronic equipment | |
JP2005165178A (en) | Pixel circuit and display device, and driving methods therefor | |
JP2010224416A (en) | Display device and electronic equipment | |
JP2005189387A (en) | Display device, and method for driving display device | |
US20080117196A1 (en) | Display device and driving method thereof | |
JP2006038967A (en) | Display device and driving method thereof | |
JP5071954B2 (en) | Driving device and driving method of light emitting display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140812 |