[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012059744A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012059744A
JP2012059744A JP2010198629A JP2010198629A JP2012059744A JP 2012059744 A JP2012059744 A JP 2012059744A JP 2010198629 A JP2010198629 A JP 2010198629A JP 2010198629 A JP2010198629 A JP 2010198629A JP 2012059744 A JP2012059744 A JP 2012059744A
Authority
JP
Japan
Prior art keywords
silicon carbide
region
sic
semiconductor device
carbide region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010198629A
Other languages
English (en)
Other versions
JP5002693B2 (ja
Inventor
Hiroshi Kono
洋志 河野
Takashi Shinohe
孝 四戸
Chiharu Ota
千春 太田
Makoto Mizukami
誠 水上
Takuma Suzuki
拓馬 鈴木
Joji Nishio
譲司 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010198629A priority Critical patent/JP5002693B2/ja
Priority to US13/034,264 priority patent/US9029869B2/en
Publication of JP2012059744A publication Critical patent/JP2012059744A/ja
Application granted granted Critical
Publication of JP5002693B2 publication Critical patent/JP5002693B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＳｉＣを用いた、低オン抵抗で、かつ、高温で安定した耐圧を実現する半導体装置を提供する。
【解決手段】第１と第２の主面を有する炭化珪素基板と、第１の主面に設けられた第１導電型の第１の炭化珪素層と、第１の炭化珪素層の表面に形成された第２導電型の第１の炭化珪素領域と、第１の炭化珪素領域の表面に形成された第１導電型の第２の炭化珪素領域と、第１の炭化珪素領域の表面に形成された第２導電型の第３の炭化珪素領域と、第１の炭化珪素領域と第２の炭化珪素領域間に形成され、第１の炭化珪素領域よりも不純物濃度の高い第２導電型の第４の炭化珪素領域と、ゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極を被覆する層間絶縁膜と、第２の炭化珪素領域と第３の炭化珪素領域と電気的に接続される第１の電極と、第２の主面に形成された第２の電極と、備える半導体装置。
【選択図】図１

Description

本発明の実施の形態は半導体装置に関する。
次世代のパワー半導体デバイス材料として炭化珪素（以下、ＳｉＣとも記述する）が期待されている。ＳｉＣはＳｉと比較して、バンドギャップが３倍、破壊電界強度が約１０倍、及び熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば超低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
このような、ＳｉＣの特性を利用した高耐圧半導体装置は種々存在する。その一つとして、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ （以下、ＤＩＭＯＳＦＥＴと称する）が知られている。
ＤＩＭＯＳＦＥＴは、イオン注入法により精度良くチャネル形成できるプレーナプロセスを用いるため製造が容易である。また、ゲート駆動が電圧制御であるためドライブ回路の電力を小さくでき、並列動作にも適した優れた素子である。
しかしながら、ＳｉＣを用いた素子では、ＭＯＳ界面の界面準位によりチャネル移動度が低下するため、ＭＯＳＦＥＴのチャネル抵抗（オン抵抗）がＳｉに比較して非常に高い。この問題を解決するためチャネル長を１μｍ以下にする方法が提案されている。
もっとも、チャネル長を短くすると、２５０度以上の高温においてソース・ドレイン間のリーク電流が増大し、素子の耐圧が維持できない。このため、高温動作とチャネルの低抵抗化（低オン抵抗）の両立が困難であった。
Ｋ．Ｙａｍａｓｈｉｔａ，Ｍａｔｅｒ．Ｓｃｉ．Ｆｏｒｕｍ Ｖｏｌ．６００−６０３（２００９），ｐ．１１５１
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、ＳｉＣを用いた、低オン抵抗で、かつ、高温で安定した耐圧を実現する半導体装置を提供することにある。
実施の形態の半導体装置は、第１と第２の主面を有する炭化珪素基板と、炭化珪素基板の第１の主面に設けられた第１導電型の第１の炭化珪素層と、第１の炭化珪素層の表面に形成された第２導電型の第１の炭化珪素領域と、第１の炭化珪素領域の表面に形成された第１導電型の第２の炭化珪素領域と、第１の炭化珪素領域の表面に形成された第２導電型の第３の炭化珪素領域と、第１の炭化珪素領域と第２の炭化珪素領域間に形成され、第１の炭化珪素領域よりも不純物濃度の高い第２導電型の第４の炭化珪素領域と、第１の炭化珪素層、第１の炭化珪素領域および第４の炭化珪素領域の表面に連続的に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極を被覆する層間絶縁膜と、第２の炭化珪素領域と第３の炭化珪素領域と電気的に接続される第１の電極と、炭化珪素基板の第２の主面に形成された第２の電極と、を具備することを特徴とする。
第１の実施の形態の半導体装置であるＭＯＳＦＥＴの構成を示す断面図である。 従来技術の問題点を示す図である。 従来技術の問題点を示す図である。 第１の実施の形態の半導体装置であるＭＯＳＦＥＴのチャネル長とオン抵抗との関係を示す図である。 第１の実施の形態の半導体装置であるＭＯＳＦＥＴのドレイン電圧とドレイン電流との関係を示す図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第１の実施の形態の半導体装置の製造方法を示す工程断面図である。 第２の実施の形態の半導体装置であるＩＧＢＴの構成を示す断面図である。
以下、図面を参照しつつ本発明の実施の形態を説明する。
（第１の実施の形態）
本実施の形態の半導体装置は、第１と第２の主面を有する炭化珪素基板と、炭化珪素基板の第１の主面に設けられた第１導電型の第１の炭化珪素層と、第１の炭化珪素層の表面に形成された第２導電型の第１の炭化珪素領域と、第１の炭化珪素領域の表面に形成された第１導電型の第２の炭化珪素領域と、第１の炭化珪素領域の表面に形成された第２導電型の第３の炭化珪素領域と、第１の炭化珪素領域と第２の炭化珪素領域間に形成され、第１の炭化珪素領域よりも不純物濃度の高い第２導電型の第４の炭化珪素領域と、第１の炭化珪素層、第１の炭化珪素領域および第４の炭化珪素領域の表面に連続的に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極を被覆する層間絶縁膜と、第２の炭化珪素領域と第３の炭化珪素領域と電気的に接続される第１の電極と、炭化珪素基板の第２の主面に形成された第２の電極と、備えている。
図１は、本実施の形態の半導体装置であるＭＯＳＦＥＴの構成を示す断面図である。このＭＯＳＦＥＴ１００は、第１と第２の主面を有するＳｉＣ基板（炭化珪素基板）１２を備えている。図１においては、第１の主面とは図の上側の面であり、第２の主面とは図の下側の面である。このＳｉＣ基板１２は、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えばＮ（窒素）をｎ型不純物として含む六方晶ＳｉＣ基板（ｎ＋基板）である。
このＳｉＣ基板１２の第１の主面上には、ｎ型不純物の不純物濃度５×１０１５〜２×１０１６ｃｍ−３程度のｎ型の第１のＳｉＣ層（ｎ−層）１４が形成されている。ｎ−層１４の膜厚は、例えば５〜１０μｍ程度である。
ｎ−層１４の一部表面には、ｐ型不純物の不純物濃度５×１０１５〜１×１０１７ｃｍ−３程度のｐ型の第１のＳｉＣ領域（ｐウェル領域）１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。
第１のＳｉＣ領域（ｐウェル領域）１６の一部表面には、ｎ型不純物の不純物濃度１×１０２０程度のｎ型の第２のＳｉＣ領域（ソース領域）１８が形成されている。ソース領域１８の深さは、第１のＳｉＣ領域（ｐウェル領域）１６の深さよりも浅く、例えば０．３μｍ程度である
また、第１のＳｉＣ領域（ｐウェル領域）１６の一部表面であって、ｎ型の第２のＳｉＣ領域（ソース領域）１８の側方に、ｐ型不純物の不純物濃度１×１０１９〜１×１０２０ｃｍ−３程度のｐ型の第３のＳｉＣ領域（ｐウェルコンタクト領域）２０が形成されている。ｐウェルコンタクト領域２０の深さは、第１のＳｉＣ領域（ｐウェル領域）１６の深さよりも浅く、例えば０．３μｍ程度である。
さらに、第１のＳｉＣ領域（ｐウェル領域）１６の一部表面の、第１のＳｉＣ領域１６と第２のＳｉＣ領域（ソース領域）１８の間に形成され、第１のＳｉＣ領域１６よりも不純物濃度の高いｐ型の第４のＳｉＣ領域２２が形成されている。以後、この第４のＳｉＣ領域２２をチャネルバッファー領域とも称する。
さらに、第１のＳｉＣ層（ｎ−層）１４、第１のＳｉＣ領域（ｐウェル領域）１６および第４のＳｉＣ領域２２の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えばＳｉ酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
ゲート電極下の第２のＳｉＣ領域（ソース領域）１８と第１のＳｉＣ層（ｎ−層）１４とに挟まれる第１のＳｉＣ領域１６がチャネル領域となる。
そして、第２のＳｉＣ領域（ソース領域）１８と、第３のＳｉＣ領域（ｐウェルコンタクト領域）２０と電気的に接続される第１の電極（ソース・ｐウェル共通電極）２４を備えている。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｎｉのバリアメタル層２４ａと、バリアメタル層２４ａ上のＡｌのメタル層２４ｂとで構成される。Ｎｉのバリアメタル層２４ａとＡｌのメタル層２４ｂとは反応により合金を形成していてもよい。また、ＳｉＣ基板１２の第２の主面上には、第２の電極（ドレイン電極）３６が形成されている。
なお、本実施の形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）等を適用することも可能である。
本実施の形態のＭＯＳＦＥＴ１００は、第２のＳｉＣ領域（ソース領域）１８のチャネル領域側に、高濃度のｐ型の第４のＳｉＣ領域（チャネルバッファ領域）２２が形成されている。このため、例えば、ＭＯＳＦＥＴ１００のチャネル長Ｌｃｈ（図１参照）が１．０μｍ以下と小さくなっても、高温でのオフ時のリーク電流が抑制される。したがって、低オン抵抗で、かつ、高温で安定した耐圧を実現することが可能となる。
本実施の形態のＭＯＳＦＥＴ１００において、第１のＳｉＣ領域（ｐウェル領域）１６の不純物濃度が５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下であり、第４のＳｉＣ領域（チャネルバッファー領域）２２の不純物濃度が１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下であることが望ましい。
第１のＳｉＣ領域（ｐウェル領域）１６の不純物濃度が上記範囲を逸脱すると適切なＭＯＳＦＥＴの閾値電圧の設定が困難になるため望ましくない。なお、この不純物濃度は、ＮやＰで補償された濃度を意味する。
また、第４のＳｉＣ領域（チャネルバッファー領域）２２の不純物濃度が上記範囲を下回ると十分な耐圧を実現できない恐れがあるため望ましくない。また、上記範囲を上回るとオン抵抗が高くなりすぎる恐れがあるため望ましくない。
低オン抵抗と、高温での高耐圧を実現させる観点からは、第４のＳｉＣ領域（チャネルバッファー領域）２２の不純物濃度が、第１のＳｉＣ領域（ｐウェル領域）１６の不純物濃度より二桁以上高いことが望ましい。
なお、第１のＳｉＣ領域１６および第４のＳｉＣ領域２２の不純物濃度は、例えば、ＳＩＭＳ分析により評価することが可能である。第１のＳｉＣ領域（ｐウェル領域）１６の不純物濃度は、ゲート絶縁膜２８下のチャネル領域中央部の不純物濃度で代表させる。また、第４のＳｉＣ領域２２の不純物濃度は、第１のＳｉＣ領域１６と第２のＳｉＣ領域（ソース領域）１８間の最大不純物濃度で代表させる。
ゲート絶縁膜２８直下における第１のＳｉＣ層（ｎ−層）１４と第１のＳｉＣ領域（ｐウェル領域）１６との境界と、第２のＳｉＣ領域（ソース領域）１８と第４のＳｉＣ領域（チャネルバッファー領域）２２との境界との距離をチャネル長Ｌｃｈ（図１参照）とした場合に、第４のＳｉＣ領域（チャネルバッファー領域）２２の長さ（図１中Ｌｃｂ）が０．１×Ｌｃｈ以上０．２×Ｌｃｈ以下であることが望ましい。
チャネルバッファー領域の長さＬｃｂが上記範囲を下回ると、十分な耐圧を実現できない恐れがあるため望ましくない。また、上記範囲を上回るとオン抵抗が高くなりすぎる恐れがあるため望ましくない。
チャネル長Ｌｃｈやチャネルバッファー領域の長さＬｃｂは、例えば、ＳＩＭＳ分析等で得られる不純物濃度分布により決定される。チャネルバッファー領域の長さＬｃｂは、第１のＳｉＣ領域（ｐウェル領域）の不純物濃度よりも一桁高い領域の長さとする。
また、本実施の形態において、チャネル長Ｌｃｈが０．５μｍ未満であることが望ましい。特に、この領域においてオン抵抗の顕著な低減が期待されるからである。
図２および図３は、従来技術の問題点を示す図である。図２、３ともにシミュレーションによる結果である。ここで、シミュレーションの際のパラメータは以下の通りである。
ゲート絶縁膜厚：５０ｎｍ
ｎ−層濃度：１×１０１６ａｔｏｍｓ／ｃｍ３
ｎ−層厚：１０μｍ
ｐウェル深さ：０．６μｍ
チャネル長：０．１〜１．０μｍ
ソース電圧：０Ｖ
ドレイン電圧：０〜１５００Ｖ
ゲート電圧：０Ｖ
図２は、従来技術のチャネルバッファー領域のない場合でのチャネル長とオン抵抗との関係を示す図である。チャネル長が０．５μｍ未満になるとオフ時のリーク電流が増大し、オフせずＭＯＳＦＥＴとして動作しない。
図３は、従来技術のチャネルバッファー領域のない場合でのドレイン電圧とドレイン電流との関係を示す図である。チャネル長が０．３μｍ以下となると、オフ時のリーク電流が極端に増大していることがわかる。
図４は、本実施の形態のＭＯＳＦＥＴのチャネル長とオン抵抗との関係を示す図である。白のマークが本実施の形態の場合、黒のマークが比較のためのチャネルバッファー領域のない従来技術の場合である。丸が室温、四角が２５０℃の場合である。
なお、シミュレーションのパラメータは上記のとおりであり、チャネルバッファー領域の不純物濃度は、５×１０１８ｃｍ−３、チャネルバッファー領域の長さＬｃｂは０．０３μｍとしている。
図のように、チャネルバッファー領域を設けることで、チャネル長０．２μｍまで動作し、低オン抵抗が実現されることが分かる。
図５は、本実施の形態のＭＯＳＦＥＴのドレイン電圧とドレイン電流との関係を示す図である。シミュレーションのパラメータは図４の場合と同様である。比較のためにチャネルバッファー領域のない従来技術の場合も示す。チャネル長Ｌｃｈ＝０．２μｍの場合を示す。このように、チャネルバッファー領域を設けることによりオフ時のリーク電流が低減される。
図６は、本実施の形態のＭＯＳＦＥＴのチャネルバッファー長Ｌｃｂと耐圧との関係を示す図である。シミュレーションのパラメータは、チャネルバッファー長を変化させる以外は、図４、５の場合と同様である。なお、チャネル長Ｌｃｈは０．２μｍである。所定の閾値電流を超える電圧を耐圧として評価している。
０．１×Ｌｃｈに相当する０．０２μｍから耐圧が向上し、０．１５×Ｌｃｈに相当する０．０３μｍ以降は１５００Ｖ以上の一定の耐圧が確保される。チャネル長が０．０３μｍ以上の領域では、耐圧が一定となっていることから、アバランシェ降伏で耐圧が決定されていることがわかる。
図７は、本実施の形態のＭＯＳＦＥＴのチャネルバッファー長Ｌｃｂとオン抵抗との関係を示す図である。シミュレーションのパラメータは、図６の場合と同様である。
０．２×Ｌｃｈに相当する０．０４μｍ以下では、低いオン抵抗が実現されることが分かる。
以上のように、シミュレーションにより本実施の形態の効果が確認される。
次に本実施の形態の半導体装置の製造方法について説明する。図８〜図１２は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
ｎ型不純物としてＰ（リン）またはＮ（窒素）を不純物濃度１×１０１９ｃｍ−３程度含み、例えば、厚さ３００μｍであり、六方晶系の結晶格子を有する低抵抗のＳｉＣ基板１２を準備する。そして、ＳｉＣ基板１２の一方の主面上にエピタキシャル成長法により、ｎ型不純物として、例えばＮを不純物濃度１×１０１６ｃｍ−３程度含み、厚さが１０μｍ程度の高抵抗のＳｉＣ層１４を成長させる。
その後、フォトリソグラフィーとエッチングによるパターニングによりＳｉＯ２の第１のマスク材４２を形成する。この第１のマスク材４２をイオン注入マスクとして用いて、ｐ型不純物であるＡｌをＳｉＣ層１４にイオン注入し、ｐウェル領域１６を形成する（図８）。ここで、最終的なｐウェル領域１６の濃度を調整するために、ｎ型不純物であるＮを追加してイオン注入してもよい。
その後、フォトリソグラフィーとエッチングによるパターニングによりＳｉＯ２の第２のマスク材４４を形成する。この第２のマスク材４４をイオン注入マスクとして用いて、ｎ型不純物であるＰをＳｉＣ層１４にイオン注入し、ソース領域１８を形成する（図９）。
次に、同じく第２のマスク材４４をイオン注入マスクとして用いて、ｐ型不純物であるＡｌを斜めイオン注入法により注入し、ソース領域１８のｐウェル領域（チャネル領域）１６側にチャネルバッファー領域２２を形成する（図１０）。
その後、フォトリソグラフィーとエッチングによるパターニングによりＳｉＯ２の第３のマスク材４６を形成する。この第３のマスク材４６をイオン注入マスクとして用いて、ｐ型不純物であるＡｌをＳｉＣ層１４にイオン注入し、ｐウェルコンタクト領域２０を形成する（図１１）。
次に、公知の半導体プロセスにより、ゲート絶縁膜２８、ゲート電極３０、層間絶縁膜３２を形成する（図１２）。その後、第１の電極（ソース・ｐウェル共通電極）２４、第２の電極（ドレイン電極）３６を形成し、図１に示すＭＯＳＦＥＴが製造される。
（第２の実施の形態）
本実施の形態の半導体装置は、第１の実施の形態のＳｉＣ基板がｎ型であるのに対し、ｐ型でありＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を構成する。ＳｉＣ基板の不純物タイプが異なる点以外は第１の実施の形態と同様であるので、重複する記載を省略する。
図１３は、本実施の形態の半導体装置であるＩＧＢＴの構成を示す断面図である。このＩＧＢＴ２００は、第１と第２の主面を有するＳｉＣ基板（炭化珪素基板）５２を備えている。図１３においては、第１の主面とは図の上側の面であり、第２の主面とは図の下側の面である。このＳｉＣ基板５２は、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えばＡｌをｐ型不純物として含む六方晶ＳｉＣ基板（ｐ＋基板）である。
本実施の形態のＩＧＢＴ２００は、第２のＳｉＣ領域（ソース領域）１８のチャネル領域側に、高濃度のｐ型の第４のＳｉＣ領域２２が形成されている。このため、例えば、チャネル長Ｌｃｈが１．０μｍ以下と小さくなっても、高温でのオフ時のリーク電流が抑制される。したがって、低オン抵抗で、かつ、高温で安定した耐圧を実現することが可能となる。
また、本実施の形態の半導体装置の製造方法は、準備するＳｉＣ基板が、例えばＡｌをｐ型不純物として含む六方晶ＳｉＣ基板（ｐ＋基板）であること以外は第１の実施の形態と同様である。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
例えば、実施の形態においては、電子をキャリアとするｎ型ＭＯＳＦＥＴ、ｎ型ＩＧＢＴについて説明したが、本発明は、正孔をキャリアとするｐ型ＭＯＳＦＥＴ、ｐ型ＩＧＢＴにも適用可能である。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
１２ ＳｉＣ基板（炭化珪素基板）
１４ 第１のＳｉＣ層（ｎ−層）
１６ 第１のＳｉＣ領域（ｐウェル領域）
１８ 第２のＳｉＣ領域（ソース領域）
２０ 第３のＳｉＣ領域（ｐウェルコンタクト領域）
２２ 第４のＳｉＣ領域（チャネルバッファー領域）
２４ 第１の電極（ソース・ｐウェル共通電極）
２８ ゲート絶縁膜
３０ ゲート電極
３２ 層間絶縁膜
３６ 第２の電極（ドレイン電極）
４２ 第１のマスク材
４４ 第２のマスク材
４６ 第３のマスク材
１００ ＭＯＳＦＥＴ
２００ ＩＧＢＴ
実施の形態の半導体装置は、第１と第２の主面を有するＳｉＣ基板と、前記ＳｉＣ基板の前記第１の主面側に設けられた第１導電型の第１のＳｉＣ層と、前記第１のＳｉＣ層の表面に形成された第２導電型の第１のＳｉＣ領域と、前記第１のＳｉＣ領域の表面に形成された第１導電型の第２のＳｉＣ領域と、前記第１のＳｉＣ領域と前記第２のＳｉＣ領域間に形成され、前記第１のＳｉＣ領域よりも不純物濃度の高い第２導電型の第４のＳｉＣ領域と、前記第１のＳｉＣ層、前記第１のＳｉＣ領域および前記第４のＳｉＣ領域の表面に連続的に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第２のＳｉＣ領域と電気的に接続される第１の電極と、前記ＳｉＣ基板の前記第２の主面側に形成された第２の電極と、を具備することを特徴とする。

Claims (6)

  1. 第１と第２の主面を有する炭化珪素基板と、
    前記炭化珪素基板の前記第１の主面に設けられた第１導電型の第１の炭化珪素層と、
    前記第１の炭化珪素層の表面に形成された第２導電型の第１の炭化珪素領域と、
    前記第１の炭化珪素領域の表面に形成された第１導電型の第２の炭化珪素領域と、
    前記第１の炭化珪素領域の表面に形成された第２導電型の第３の炭化珪素領域と、
    前記第１の炭化珪素領域と前記第２の炭化珪素領域間に形成され、前記第１の炭化珪素領域よりも不純物濃度の高い第２導電型の第４の炭化珪素領域と、
    前記第１の炭化珪素層、前記第１の炭化珪素領域および前記第４の炭化珪素領域の表面に連続的に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記ゲート電極を被覆する層間絶縁膜と、
    前記第２の炭化珪素領域と前記第３の炭化珪素領域と電気的に接続される第１の電極と、
    前記炭化珪素基板の前記第２の主面に形成された第２の電極と、
    を具備することを特徴とする半導体装置。
  2. 前記第１の炭化珪素領域の不純物濃度が５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下であり、前記第４の炭化珪素領域の不純物濃度が１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下であることを特徴とする請求項１記載の半導体装置。
  3. 前記ゲート絶縁膜の直下における前記第１の炭化珪素層と前記第１の炭化珪素領域との境界と、前記第２の炭化珪素領域と前記第４の炭化珪素領域との境界との距離をチャネル長Ｌｃｈとした場合に、前記第４の炭化珪素領域の長さが０．１×Ｌｃｈ以上０．２×Ｌｃｈ以下であることを特徴とする請求項１または請求項２記載の半導体装置。
  4. 前記チャネル長Ｌｃｈが０．５μｍ未満であることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記炭化珪素基板が第１導電型であり、ＭＯＳＦＥＴを構成することを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記炭化珪素基板が第２導電型であり、ＩＧＢＴを構成することを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。

JP2010198629A 2010-09-06 2010-09-06 半導体装置 Active JP5002693B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010198629A JP5002693B2 (ja) 2010-09-06 2010-09-06 半導体装置
US13/034,264 US9029869B2 (en) 2010-09-06 2011-02-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010198629A JP5002693B2 (ja) 2010-09-06 2010-09-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2012059744A true JP2012059744A (ja) 2012-03-22
JP5002693B2 JP5002693B2 (ja) 2012-08-15

Family

ID=45770038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010198629A Active JP5002693B2 (ja) 2010-09-06 2010-09-06 半導体装置

Country Status (2)

Country Link
US (1) US9029869B2 (ja)
JP (1) JP5002693B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015361B2 (ja) * 2010-10-29 2012-08-29 パナソニック株式会社 半導体素子および半導体装置
WO2013161420A1 (ja) * 2012-04-24 2013-10-31 富士電機株式会社 縦型高耐圧半導体装置およびその製造方法
JP2013236040A (ja) * 2012-05-11 2013-11-21 Hitachi Ltd 炭化珪素半導体装置およびその製造方法
JP2015032673A (ja) * 2013-08-01 2015-02-16 株式会社東芝 半導体装置およびその製造方法
JP2015032674A (ja) * 2013-08-01 2015-02-16 株式会社東芝 半導体装置
JP2018082199A (ja) * 2017-12-26 2018-05-24 株式会社日立製作所 半導体装置の製造方法
JP7405291B1 (ja) * 2023-03-15 2023-12-26 富士電機株式会社 窒化物半導体装置及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5757195B2 (ja) * 2011-08-23 2015-07-29 セイコーエプソン株式会社 半導体装置、電気光学装置、電力変換装置及び電子機器
JP5597217B2 (ja) * 2012-02-29 2014-10-01 株式会社東芝 半導体装置及びその製造方法
CN102779852B (zh) * 2012-07-18 2014-09-10 电子科技大学 一种具有复合栅介质结构的SiC VDMOS器件
JP6219045B2 (ja) * 2013-03-22 2017-10-25 株式会社東芝 半導体装置およびその製造方法
JP6168945B2 (ja) * 2013-09-20 2017-07-26 株式会社東芝 半導体装置およびその製造方法
JP6356428B2 (ja) * 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
CN104201204B (zh) * 2014-08-13 2015-06-17 四川广义微电子股份有限公司 横向对称dmos管制造方法
CN107078158B (zh) * 2014-11-06 2020-08-28 三菱电机株式会社 碳化硅半导体装置及其制造方法
US9728608B2 (en) 2015-03-24 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
CN112117193B (zh) * 2020-09-21 2023-05-16 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974674A (ja) * 1982-10-22 1984-04-27 Hitachi Ltd 絶縁ゲ−ト半導体装置とその製造法
JPH0613620A (ja) * 1992-03-18 1994-01-21 Mitsubishi Electric Corp ゲート絶縁型半導体装置及びその製造方法
JPH10233503A (ja) * 1997-02-20 1998-09-02 Fuji Electric Co Ltd 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
JP2000077662A (ja) * 1998-09-02 2000-03-14 Hitachi Ltd 半導体スイッチング素子
JP2001094097A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2001127285A (ja) * 1999-10-27 2001-05-11 Nec Kansai Ltd 縦型電界効果トランジスタ
JP2003142691A (ja) * 2001-11-07 2003-05-16 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003318397A (ja) * 2002-04-24 2003-11-07 Nissan Motor Co Ltd 電界効果トランジスタとその製造方法
JP2004193578A (ja) * 2002-11-29 2004-07-08 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
JP2008147415A (ja) * 2006-12-11 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
WO2009099182A1 (ja) * 2008-02-06 2009-08-13 Rohm Co., Ltd. 半導体装置
JP2009194164A (ja) * 2008-02-14 2009-08-27 Sumitomo Electric Ind Ltd 絶縁ゲート型電界効果トランジスタおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613889A (en) * 1976-09-13 1986-09-23 Texas Instruments Incorporated Random access MOS/memory cell with capacitor and transistor formed in recess
US5346835A (en) * 1992-07-06 1994-09-13 Texas Instruments Incorporated Triple diffused lateral resurf insulated gate field effect transistor compatible with process and method
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974674A (ja) * 1982-10-22 1984-04-27 Hitachi Ltd 絶縁ゲ−ト半導体装置とその製造法
JPH0613620A (ja) * 1992-03-18 1994-01-21 Mitsubishi Electric Corp ゲート絶縁型半導体装置及びその製造方法
JPH10233503A (ja) * 1997-02-20 1998-09-02 Fuji Electric Co Ltd 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
JP2000077662A (ja) * 1998-09-02 2000-03-14 Hitachi Ltd 半導体スイッチング素子
JP2001094097A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2001127285A (ja) * 1999-10-27 2001-05-11 Nec Kansai Ltd 縦型電界効果トランジスタ
JP2003142691A (ja) * 2001-11-07 2003-05-16 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003318397A (ja) * 2002-04-24 2003-11-07 Nissan Motor Co Ltd 電界効果トランジスタとその製造方法
JP2004193578A (ja) * 2002-11-29 2004-07-08 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
JP2008147415A (ja) * 2006-12-11 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
WO2009099182A1 (ja) * 2008-02-06 2009-08-13 Rohm Co., Ltd. 半導体装置
JP2009194164A (ja) * 2008-02-14 2009-08-27 Sumitomo Electric Ind Ltd 絶縁ゲート型電界効果トランジスタおよびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015361B2 (ja) * 2010-10-29 2012-08-29 パナソニック株式会社 半導体素子および半導体装置
WO2013161420A1 (ja) * 2012-04-24 2013-10-31 富士電機株式会社 縦型高耐圧半導体装置およびその製造方法
CN104303312A (zh) * 2012-04-24 2015-01-21 富士电机株式会社 立式耐高压半导体装置及其制造方法
JPWO2013161420A1 (ja) * 2012-04-24 2015-12-24 富士電機株式会社 縦型高耐圧半導体装置およびその製造方法
US9362392B2 (en) 2012-04-24 2016-06-07 Fuji Electric Co., Ltd. Vertical high-voltage semiconductor device and fabrication method thereof
CN104303312B (zh) * 2012-04-24 2018-03-20 富士电机株式会社 立式耐高压半导体装置及其制造方法
JP2013236040A (ja) * 2012-05-11 2013-11-21 Hitachi Ltd 炭化珪素半導体装置およびその製造方法
JP2015032673A (ja) * 2013-08-01 2015-02-16 株式会社東芝 半導体装置およびその製造方法
JP2015032674A (ja) * 2013-08-01 2015-02-16 株式会社東芝 半導体装置
JP2018082199A (ja) * 2017-12-26 2018-05-24 株式会社日立製作所 半導体装置の製造方法
JP7405291B1 (ja) * 2023-03-15 2023-12-26 富士電機株式会社 窒化物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20120056195A1 (en) 2012-03-08
JP5002693B2 (ja) 2012-08-15
US9029869B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
JP5002693B2 (ja) 半導体装置
JP5433352B2 (ja) 半導体装置の製造方法
JP6766889B2 (ja) 半導体装置および半導体装置の製造方法
JP6759563B2 (ja) 半導体装置および半導体装置の製造方法
JP5558392B2 (ja) 半導体装置とその製造方法
JPWO2017064948A1 (ja) 半導体装置および半導体装置の製造方法
JP2009182271A (ja) 炭化珪素半導体装置
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
WO2014083943A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6478862B2 (ja) 半導体装置
JPWO2017047286A1 (ja) 半導体装置
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2018206873A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5676923B2 (ja) 半導体装置の製造方法および半導体装置
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
JP6242640B2 (ja) 半導体装置およびその製造方法
CN116759461A (zh) 一种高温稳定性的功率mosfet器件及其制备方法
WO2006123458A1 (ja) 半導体装置及びその製造方法
JP6250938B2 (ja) 半導体装置及びその製造方法
JPWO2012172988A1 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6884803B2 (ja) 半導体装置および半導体装置の製造方法
JP6862782B2 (ja) 半導体装置および半導体装置の製造方法
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
JP5684304B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20111220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

R151 Written notification of patent or utility model registration

Ref document number: 5002693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3