[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012058757A - Display device and method for manufacturing the same - Google Patents

Display device and method for manufacturing the same Download PDF

Info

Publication number
JP2012058757A
JP2012058757A JP2011265729A JP2011265729A JP2012058757A JP 2012058757 A JP2012058757 A JP 2012058757A JP 2011265729 A JP2011265729 A JP 2011265729A JP 2011265729 A JP2011265729 A JP 2011265729A JP 2012058757 A JP2012058757 A JP 2012058757A
Authority
JP
Japan
Prior art keywords
film
pixel
substrate
display device
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011265729A
Other languages
Japanese (ja)
Inventor
Tsutomu Tanaka
田中  勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011265729A priority Critical patent/JP2012058757A/en
Publication of JP2012058757A publication Critical patent/JP2012058757A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve panel structure by providing a local thickness difference to a flattening film formed in an active matrix display device.SOLUTION: In a method for manufacturing a display device which has a panel structure composed of a pair of substrates 1 and 2 and an electrooptical substance 3 and in which an aggregate of thin film transistors and an aggregate of a flattening film 5 and a pixel electrode are formed on the substrate 1 and different display colors are assigned to respective pixel electrodes, a step of forming the flattening film comprises: a coating step of coating the flattening film 5 composed of a photosensitive material on one of the substrates; an exposure step of performing photosensitizing processing on the flattening film 5 in a state where the planar distribution of the exposure amount is varied; and a processing step of developing the flattening film 5 exposed to light so that the thickness of the flattening film 5 differs depending on the planar distribution of the exposure amount and thus the thickness of a part corresponding to the respective pixel electrodes of the flattening film 5 differs depending on the wavelength of the display color assigned to the respective pixel electrodes.

Description

本発明は表示装置及びその製造方法に関する。より詳しくは、画素電極とスイッチング用の薄膜トランジスタを集積形成したアクティブマトリクス型の表示装置において、薄膜トランジスタやその配線の凹凸を埋めて平坦化された面の上に画素電極を形成する平坦化技術に関する。   The present invention relates to a display device and a manufacturing method thereof. More specifically, the present invention relates to a planarization technique for forming a pixel electrode on a planarized surface by filling in unevenness of a thin film transistor and its wiring in an active matrix display device in which a pixel electrode and a switching thin film transistor are integrated.

従来の表示装置は、所定の間隙を介して互いに接合した一対の基板と、この間隙に保持される液晶などの電気光学物質とからなるパネル構造を有している。一方の基板には、薄膜トランジスタの集合と、これらを被覆する平坦化膜と、この平坦化膜の上に配された画素電極の集合とが形成されている。他方の基板には、画素電極の集合に対面する対向電極が形成されている。   A conventional display device has a panel structure including a pair of substrates bonded to each other through a predetermined gap and an electro-optical material such as liquid crystal held in the gap. On one substrate, a set of thin film transistors, a flattening film covering them, and a set of pixel electrodes arranged on the flattening film are formed. On the other substrate, a counter electrode facing the set of pixel electrodes is formed.

カラー表示装置では、他方の基板にカラーフィルタが形成されており、赤青緑三原色の表示色を各画素電極に割り当てる様にしている。各画素電極は割り当てられた表示色の波長の光を透過もしくは反射して所望のカラー画像を写し出す。その際、割り当てられた表示色に対応する光の波長に合わせて、最適な透過率もしくは反射率を得る為には、画素毎に割り当てられた表示色の波長に応じて液晶などの電気光学物質の厚みを調整すべきである。しかしながら、従来のカラー表示装置ではその様な対策が施されておらず、赤青緑三原色の間でカラーバランスを取ることが困難であった。   In the color display device, a color filter is formed on the other substrate, and display colors of three primary colors of red, blue, and green are assigned to each pixel electrode. Each pixel electrode transmits or reflects light having a wavelength of the assigned display color to project a desired color image. At that time, in order to obtain the optimum transmittance or reflectance in accordance with the wavelength of light corresponding to the assigned display color, an electro-optical material such as a liquid crystal according to the wavelength of the assigned display color for each pixel. Should be adjusted. However, the conventional color display device does not take such a countermeasure, and it is difficult to achieve a color balance among the three primary colors of red, blue and green.

従来のアクティブマトリクス型の表示装置は、高性能な多結晶シリコン薄膜トランジスタを採用することで、画素アレイ部と周辺の駆動回路部とを同一の基板上に一体的に集積形成した駆動回路内蔵型が知られている。画素アレイ部は、画素電極とこれを駆動する薄膜トランジスタとで構成されている。駆動回路部も同じく薄膜トランジスタで構成されており、画素アレイ部を駆動する。同一の基板上に形成された画素アレイ部と駆動回路部は共に共通の平坦化膜で被覆される。しかしながら、画素アレイ部と駆動回路部とでは基板表面の微細構造が異なる為、必ずしも両部に亘って均一に平坦化できず、液晶など電気光学物質の厚みに局部的なばらつきが生じ、画像品位を損なっていた。   A conventional active matrix display device employs a high-performance polycrystalline silicon thin film transistor, so that a pixel array portion and a peripheral drive circuit portion are integrally integrated on the same substrate. Are known. The pixel array section is composed of pixel electrodes and thin film transistors that drive the pixel electrodes. The drive circuit section is also composed of a thin film transistor, and drives the pixel array section. Both the pixel array portion and the drive circuit portion formed on the same substrate are covered with a common planarization film. However, since the fine structure of the substrate surface is different between the pixel array portion and the drive circuit portion, it cannot always be uniformly flattened over both portions, and local variations occur in the thickness of electro-optical materials such as liquid crystals, resulting in image quality. Was hurting.

更に、反射型の表示装置では、平坦化膜の表面に微細な凹凸を形成し、その上に光反射性の画素電極を形成していた。これにより、画素電極に所望の光拡散性を付与できる。しかしながら、平坦化膜の上に凹凸を形成する為に特殊な工程が必要となり、製造プロセスを複雑化させるという難点があった。   Further, in the reflective display device, fine irregularities are formed on the surface of the planarizing film, and a light reflective pixel electrode is formed thereon. Thereby, desired light diffusibility can be imparted to the pixel electrode. However, a special process is required to form irregularities on the planarizing film, which complicates the manufacturing process.

上述した従来の技術の課題を解決するために、以下の手段を講じた。即ち、本発明は、所定の間隙を介して互いに接合した一対の基板と、該間隙に保持される電気光学物質とからなるパネル構造を有し、一方の基板には、薄膜トランジスタの集合と、これらを被覆する平坦化膜と、該平坦化膜の上に配された画素電極の集合とが形成され、他方の基板には、該画素電極の集合に対面する対向電極が形成されている表示装置において、前記平坦化膜は感光性材料からなり、露光処理により該一方の基板内で異なった厚みを有する様に形成されていることを特徴とする。一態様では、前記一方の基板は、画素電極とこれを駆動する薄膜トランジスタとで構成された画素アレイ部と、該画素アレイ部を駆動する為に薄膜トランジスタで構成された駆動回路部とを含み、前記平坦化膜は該画素アレイ部から周辺の該駆動回路部にわたって形成され且つ該画素アレイ部と該駆動回路部とで厚みが異なっている。他の態様では、前記平坦化膜は表面に凹凸が生ずる様に厚みを異ならせた領域を有し、該画素電極は反射膜からなり且つ該凹凸が生じた領域に配されている。別の態様では、各画素電極には異なった表示色が割り当てられており、前記平坦化膜は、各画素電極に対応する部分の厚みが各画素電極に割り当てられた表示色の波長に応じて異なるように形成されている。   In order to solve the above-described problems of the conventional technology, the following measures were taken. That is, the present invention has a panel structure composed of a pair of substrates bonded to each other through a predetermined gap and an electro-optic material held in the gap. And a set of pixel electrodes disposed on the flattening film, and a counter electrode facing the set of pixel electrodes is formed on the other substrate. The planarizing film is made of a photosensitive material and is formed to have a different thickness in the one substrate by exposure processing. In one aspect, the one substrate includes a pixel array unit composed of a pixel electrode and a thin film transistor that drives the pixel electrode, and a drive circuit unit composed of a thin film transistor to drive the pixel array unit, The planarizing film is formed from the pixel array portion to the peripheral drive circuit portion, and the thickness is different between the pixel array portion and the drive circuit portion. In another aspect, the flattening film has a region having a different thickness so that unevenness is generated on the surface, and the pixel electrode is formed of a reflective film and is disposed in the region where the unevenness is generated. In another aspect, a different display color is assigned to each pixel electrode, and the flattening film has a thickness corresponding to each pixel electrode according to the wavelength of the display color assigned to each pixel electrode. Are formed differently.

又本発明は、所定の間隙を介して互いに接合した一対の基板と、該間隙に保持される電気光学物質とからなるパネル構造を有する表示装置の製造方法であって、一方の基板には薄膜トランジスタの集合と、これらを被覆する平坦化膜と、該平坦化膜の上に配された画素電極の集合とを形成し、他方の基板には該画素電極の集合に対面する対向電極を形成する工程を含み、該平坦化膜を形成する工程は、感光性材料からなる平坦化膜を該一方の基板上に塗工する塗工工程と、露光量の平面分布に変化をつけた状態で該平坦化膜の感光処理を行なう露光工程と、感光した平坦化膜の表面をエッチングして、該平坦化膜の厚みを該露光量の平面分布に応じて異なる様に加工する加工工程とを含む。好ましくは、前記露光工程は、透過率の平面分布に変化をつけたマスクを介して該平坦化膜に光を照射して感光処理を行なう。この場合、前記露光工程は、所定のエネルギー量の光を照射するために異なるマスクを用いて、複数回感光処理を行う。或いは、前記露光工程は、同一のマスクで異なるエネルギー量の光を照射するために、所定の部分に異なるエネルギー量となるフィルターを設けたマスクを用いる。この場合、前記露光工程は、該フィルターとして、光を回折可能なパターンを用いることが出来る。或いは、前記露光工程は、該フィルターとして、異なる透過率をもつ二種類以上の遮光物質により形成されたものを用いることができる。好ましくは、前記露光工程は、1%〜50%の透過率を有するフィルターを設けたマスクを用いる。   According to another aspect of the present invention, there is provided a method of manufacturing a display device having a panel structure including a pair of substrates bonded to each other through a predetermined gap and an electro-optic material held in the gap. , A flattening film covering these, and a set of pixel electrodes disposed on the flattening film, and a counter electrode facing the set of pixel electrodes is formed on the other substrate. A step of forming the planarizing film includes a coating step of coating the planarizing film made of a photosensitive material on the one substrate, and a state in which the planar distribution of the exposure amount is changed. An exposure process for performing a photosensitive treatment on the planarizing film, and a processing process for etching the surface of the exposed planarized film so that the thickness of the planarized film varies according to the planar distribution of the exposure amount. . Preferably, in the exposure step, the planarization film is irradiated with light through a mask in which the planar distribution of transmittance is changed to perform a photosensitive process. In this case, in the exposure step, a photosensitive process is performed a plurality of times using different masks for irradiating light of a predetermined energy amount. Alternatively, the exposure process uses a mask provided with a filter having a different energy amount at a predetermined portion in order to irradiate light of a different energy amount with the same mask. In this case, the exposure step can use a pattern capable of diffracting light as the filter. Alternatively, in the exposure step, a filter formed of two or more types of light shielding materials having different transmittances can be used. Preferably, the exposure step uses a mask provided with a filter having a transmittance of 1% to 50%.

本発明によれば、液晶などを電気光学物質とする表示装置において、薄膜トランジスタなどの能動素子を集積形成した基板の表面に塗工される平坦化膜に工夫を凝らし、基板内で厚みが異なる様に形成している。これにより、カラー表示装置の場合赤青緑各画素毎に最適な液晶の厚みを得ることができる。又、画素アレイと周辺の駆動回路を一体的に形成した駆動回路内蔵型の表示装置では、画素アレイ部と駆動回路部との両者に亘ってパネル内のギャップむらを改善することが可能である。更に、反射型の表示装置では平坦化膜の表面が凹凸形状となる様に平坦化膜の厚みに変化を付けることで、反射膜として機能する画素電極に所望の光散乱機能を付与することが少ない工程で実現できる。   According to the present invention, in a display device using a liquid crystal or the like as an electro-optical material, the flattening film applied to the surface of the substrate on which active elements such as thin film transistors are integrated is devised so that the thickness varies within the substrate. Is formed. Thereby, in the case of a color display device, an optimal liquid crystal thickness can be obtained for each pixel of red, blue and green. Further, in the display device with a built-in drive circuit in which the pixel array and the peripheral drive circuit are integrally formed, gap unevenness in the panel can be improved over both the pixel array unit and the drive circuit unit. . Further, in a reflective display device, a desired light scattering function can be imparted to the pixel electrode functioning as the reflective film by changing the thickness of the flattened film so that the surface of the planarized film has an uneven shape. It can be realized with few processes.

以上説明した様に、本発明によれば、同一露光マスク内で透過光量を変えたパターンを作成することにより、同一基板上に少ない工程で膜厚の異なる感光性有機平坦化膜を形成することが可能になる。これにより、RGBそれぞれの画素においてマルチギャップのパネルを形成でき、透過率の向上及び色再現性の向上が可能になる。又、周辺の駆動回路部上の有機平坦化膜を薄くすることにより、ギャップむらの改善が可能となり、表示品位を向上できる。更に、反射型表示装置の凹凸形状とコンタクトホールを同一工程において作成することが可能となり、工数削減及びコスト削減が可能となる。   As described above, according to the present invention, by forming patterns with different amounts of transmitted light within the same exposure mask, it is possible to form photosensitive organic planarization films having different film thicknesses on the same substrate with a small number of steps. Is possible. As a result, a multi-gap panel can be formed in each of the RGB pixels, and the transmittance and color reproducibility can be improved. Further, by reducing the thickness of the organic flattening film on the peripheral drive circuit portion, gap unevenness can be improved and display quality can be improved. Furthermore, the concave and convex shape of the reflective display device and the contact hole can be created in the same process, and man-hours and costs can be reduced.

表示装置の参考例を示す模式的な部分断面図である。It is a typical fragmentary sectional view which shows the reference example of a display apparatus. 本発明に係る表示装置の第一実施形態を示す断面図である。It is sectional drawing which shows 1st embodiment of the display apparatus which concerns on this invention. 露光時間と平坦化膜エッチング量との関係を示すグラフである。It is a graph which shows the relationship between exposure time and the planarization film | membrane etching amount. 表示装置の参考例を示す部分断面図である。It is a fragmentary sectional view which shows the reference example of a display apparatus. 表示装置の参考例を示す部分断面図である。It is a fragmentary sectional view which shows the reference example of a display apparatus. 本発明に係る表示装置の第二実施形態を示す模式的な部分断面図である。It is a typical fragmentary sectional view which shows 2nd embodiment of the display apparatus which concerns on this invention. 表示装置の参考例を示す部分断面図である。It is a fragmentary sectional view which shows the reference example of a display apparatus. 本発明に係る表示装置の第三実施形態を示す模式図である。It is a schematic diagram which shows 3rd embodiment of the display apparatus which concerns on this invention. 本発明に係る携帯電話端末装置の一例を示す模式的な平面図である。It is a typical top view which shows an example of the mobile telephone terminal device which concerns on this invention. 本発明に係る携帯情報端末装置の一例を示す模式的な斜視図である。It is a typical perspective view which shows an example of the portable information terminal device which concerns on this invention.

以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本願発明の背景を明らかにする為、図1を参照してカラー表示装置の一般的な構成を簡潔に説明する。図示する様に、この表示装置は、一対のガラス基板100,135の間に液晶などからなる電気光学物質130を保持したパネル構造となっている。上側のガラス基板135には、対向電極131、偏光層132、カラーフィルタ133及びブラックマトリクス134が形成されている。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, in order to clarify the background of the present invention, a general configuration of a color display device will be briefly described with reference to FIG. As shown in the figure, this display device has a panel structure in which an electro-optical material 130 made of liquid crystal or the like is held between a pair of glass substrates 100 and 135. A counter electrode 131, a polarizing layer 132, a color filter 133, and a black matrix 134 are formed on the upper glass substrate 135.

これに対し、下側の基板100には画素アレイ部とその周辺に配された駆動回路部とが形成されている。画素アレイ部は、画素電極111と、これをスイッチング駆動する画素用の薄膜トランジスタ(TFT−PXL)を含む。TFT−PXLはデュアルゲート型のボトムゲート構造を有し、Nチャネル型である。一方、駆動回路部は、画素用薄膜トランジスタTFT−PXLを駆動する為に回路用の薄膜トランジスタ(TFT−CKT)で構成されている。図では、シングルゲート型でボトムゲート構造を有し、Nチャネル型のTFT−CKT一個のみを示す。各薄膜トランジスタTFT−PXL,TFT−CKTは、半導体薄膜105とゲート電極101とこれらの間に介在するゲート絶縁膜(102,103)とを重ねた積層構造を有する。半導体薄膜105は例えば多結晶シリコンからなる。ゲート絶縁膜は、ゲート窒化膜102とゲート酸化膜103の積層構造からなる。   On the other hand, the lower substrate 100 is formed with a pixel array portion and a drive circuit portion disposed around the pixel array portion. The pixel array section includes a pixel electrode 111 and a pixel thin film transistor (TFT-PXL) that performs switching driving. The TFT-PXL has a dual-gate bottom gate structure and is an N-channel type. On the other hand, the drive circuit unit is composed of a circuit thin film transistor (TFT-CKT) for driving the pixel thin film transistor TFT-PXL. In the figure, only one N-channel TFT-CKT having a single gate type and a bottom gate structure is shown. Each thin film transistor TFT-PXL, TFT-CKT has a laminated structure in which a semiconductor thin film 105, a gate electrode 101, and gate insulating films (102, 103) interposed therebetween are stacked. The semiconductor thin film 105 is made of, for example, polycrystalline silicon. The gate insulating film has a stacked structure of a gate nitride film 102 and a gate oxide film 103.

半導体薄膜105は、各薄膜トランジスタの素子領域に合わせて島状にパタニングされている。パタニングされた半導体薄膜105は、ゲート電極101の端部より内側に位置するチャネル領域chと、チャネル領域chの外側に続く低濃度不純物領域(LDD領域)と、低濃度不純物領域(LDD領域)の外側に続く高濃度不純物領域(ソース領域S及びドレイン領域D)とを有する。尚、各薄膜トランジスタのチャネル領域chはストッパー膜106で保護されている。係る構成を有する薄膜トランジスタTFT−PXL,TFT−CKTは、層間絶縁膜107及び保護膜108で被覆されている。保護膜108の上には、配線電極109が形成されている。各配線電極109は、層間絶縁膜107及び保護膜108に開口したコンタクトホールを介して、各薄膜トランジスタのソース領域Sやドレイン領域Dに電気接続している。配線電極109は平坦化膜110により被覆されている。その上には、画素電極111がパタニング形成されている。   The semiconductor thin film 105 is patterned in an island shape according to the element region of each thin film transistor. The patterned semiconductor thin film 105 includes a channel region ch located inside the end of the gate electrode 101, a low-concentration impurity region (LDD region) outside the channel region ch, and a low-concentration impurity region (LDD region). And a high-concentration impurity region (source region S and drain region D) continuing to the outside. The channel region ch of each thin film transistor is protected by a stopper film 106. The thin film transistors TFT-PXL and TFT-CKT having such a configuration are covered with an interlayer insulating film 107 and a protective film 108. A wiring electrode 109 is formed on the protective film 108. Each wiring electrode 109 is electrically connected to the source region S and the drain region D of each thin film transistor through contact holes opened in the interlayer insulating film 107 and the protective film 108. The wiring electrode 109 is covered with a planarizing film 110. On top of this, a pixel electrode 111 is patterned.

以上説明した様に、図1に示したカラー表示装置は、液晶などの電気光学物質130を間にして、画素アレイ部と駆動回路部を有する基板100と、カラーフィルタ133や対向電極131を有する対向基板135が互いに対面している。この場合、透過光を制御する画素は、薄膜トランジスタを構成する要素の一つであるゲート絶縁膜や層間絶縁膜の上にパシベーションレイヤーとして有機の平坦化膜110を形成し、その上にITOなどの透明導電膜からなる画素電極111を形成している。又、対向基板135側では、赤青緑三原色のカラーフィルタ133とブラックマトリクス134と、その上のオーバーコート層を兼ねた偏光層132及び対向電極131を形成している。両基板100,135で挟持される液晶層の膜厚は基板内でほぼ一定であり、液晶層の膜厚と屈折率により決まる特定波長領域において最大の透過率を示すことになる。図1に示した単純な構造の場合、パネル透過率を最大にする為特定波長領域を緑色に合わせている。場合によっては、白表示時の色温度を重視する時、特定波長領域が青色に来る様に設計されている。しかしながら、最近の傾向として更なる透過率の向上及び色温度の向上が求められており、その為には赤緑青各色で各波長に適合した最適な液晶の膜厚を設定することが要求されている。しかし、図1に示した構造では、大幅な工程増加を伴うことなく液晶層の膜厚を画素毎に変えることは困難である。   As described above, the color display device shown in FIG. 1 includes the substrate 100 having the pixel array portion and the drive circuit portion, the color filter 133 and the counter electrode 131 with the electro-optical material 130 such as liquid crystal in between. The counter substrates 135 face each other. In this case, the pixel for controlling the transmitted light has an organic planarization film 110 formed as a passivation layer on a gate insulating film or an interlayer insulating film which is one of the elements constituting the thin film transistor, and ITO or the like is formed thereon. A pixel electrode 111 made of a transparent conductive film is formed. On the counter substrate 135 side, a color filter 133 of three primary colors of red, blue, and green, a black matrix 134, and a polarizing layer 132 and a counter electrode 131 that also serve as an overcoat layer thereon are formed. The film thickness of the liquid crystal layer sandwiched between both the substrates 100 and 135 is substantially constant within the substrate, and exhibits the maximum transmittance in a specific wavelength region determined by the film thickness and refractive index of the liquid crystal layer. In the case of the simple structure shown in FIG. 1, the specific wavelength region is set to green in order to maximize the panel transmittance. In some cases, when the color temperature during white display is emphasized, the specific wavelength region is designed to be blue. However, as a recent trend, further improvements in transmittance and color temperature have been demanded. For this purpose, it has been required to set an optimal liquid crystal film thickness suitable for each wavelength for each color of red, green, and blue. Yes. However, with the structure shown in FIG. 1, it is difficult to change the film thickness of the liquid crystal layer for each pixel without significantly increasing the number of steps.

図2は、本発明に係る表示装置の第一実施形態の一例を示す模式的な部分断面図である。図示する様に、本表示装置は、所定の間隙を介して互いに接合した一対の基板1,2と、この間隙に保持される液晶3などの電気光学物質とからなるパネル構造を有する。尚、上下一対の基板1,2は液晶3を間にして、シール材9により互いに接合されている。一方の基板には、画素アレイ部や駆動回路部に含まれる薄膜トランジスタの集合4と、これらを被覆する平坦化膜5と、この平坦化膜5の上で画素アレイ部に配された画素電極の集合とが形成されている。尚、画素電極は図示を省略している。又、薄膜トランジスタの集合4の上には配線6が形成されており、これを被覆する様に前述した平坦化膜5が成膜されている。上述した様に薄膜トランジスタの集合4は、複数の画素PXLが集積形成された画素アレイ部と、周辺の駆動回路部とに分かれている。これに対し、上側の基板2には、画素電極の集合に対面する対向電極が形成されている。但し、図では対向電極は省略されている。特徴事項として、平坦化膜5は感光性材料からなり、露光処理により一方の基板1内で異なった厚みを有する様に形成されている。本実施形態の場合、基板2には対向電極に加えカラーフィルタCFやブラックマトリクス7も形成されており、これらは更に保護膜8によって被覆されている。実際には、この保護膜8の表面に対向電極が形成されている。カラーフィルタCFによって各画素PXLには赤(R)緑(G)青(B)の異なった表示色が割り当てられている。これに対応して、平坦化膜5は、各画素PXLに対応する部分の厚みが各画素に割り当てられた表示色の波長に応じて異なる様に形成されている。   FIG. 2 is a schematic partial sectional view showing an example of the first embodiment of the display device according to the present invention. As shown in the figure, this display device has a panel structure composed of a pair of substrates 1 and 2 bonded to each other through a predetermined gap and an electro-optical material such as liquid crystal 3 held in the gap. The pair of upper and lower substrates 1 and 2 are joined to each other by a sealant 9 with the liquid crystal 3 interposed therebetween. On one substrate, a set 4 of thin film transistors included in the pixel array unit and the drive circuit unit, a planarizing film 5 covering these, and pixel electrodes arranged in the pixel array unit on the planarizing film 5 are provided. A set is formed. The pixel electrode is not shown. A wiring 6 is formed on the thin film transistor assembly 4, and the above-described planarizing film 5 is formed so as to cover the wiring 6. As described above, the thin film transistor set 4 is divided into a pixel array portion in which a plurality of pixels PXL are integrated and a peripheral drive circuit portion. On the other hand, a counter electrode facing the set of pixel electrodes is formed on the upper substrate 2. However, the counter electrode is omitted in the figure. As a feature, the planarizing film 5 is made of a photosensitive material, and is formed to have a different thickness in one substrate 1 by exposure processing. In this embodiment, the substrate 2 is provided with a color filter CF and a black matrix 7 in addition to the counter electrode, and these are further covered with a protective film 8. Actually, a counter electrode is formed on the surface of the protective film 8. Different display colors of red (R), green (G), and blue (B) are assigned to each pixel PXL by the color filter CF. Correspondingly, the planarizing film 5 is formed so that the thickness of the portion corresponding to each pixel PXL differs according to the wavelength of the display color assigned to each pixel.

以上の様に、図2に示した実施形態では、感光性有機平坦化膜5を加工して、各画素PXLに割り当てた表示色の波長領域において、透過率が最大となる様な液晶3の膜厚を実現する様に設計している。この場合、液晶3は例えばVAモードなどに用いられるECB液晶を採用している。例えば液晶3は、赤色画素の部分が3.7μm、緑色画素の部分が3.5μm、青色画素の部分が2.8μmの厚みとなる様に、基板1側の平坦化膜5の膜厚を変えている。   As described above, in the embodiment shown in FIG. 2, the photosensitive organic planarizing film 5 is processed, and the liquid crystal 3 having the maximum transmittance in the wavelength region of the display color assigned to each pixel PXL. Designed to achieve film thickness. In this case, the liquid crystal 3 employs, for example, an ECB liquid crystal used for the VA mode. For example, in the liquid crystal 3, the thickness of the planarizing film 5 on the substrate 1 side is set so that the red pixel portion is 3.7 μm, the green pixel portion is 3.5 μm, and the blue pixel portion is 2.8 μm. It is changing.

平坦化膜の厚みを局所的に異なる様に調節する為、感光性の平坦化膜材料と、フォトリソグラフィ及びエッチングを組み合わせることができる。一般に、所定の間隙を介して互いに接合した一対の基板と、この間隙に保持される液晶などの電気光学物質とからなるパネル構造を有する表示装置を製造する為には、一方の基板に薄膜トランジスタの集合とこれらを被覆する平坦化膜とこの平坦化膜の上に配された画素電極の集合とを形成し、他方の基板には画素電極の集合に対面する対向電極を形成する。平坦化膜を形成する工程は、上述した様に、感光性材料からなる平坦化膜を一方の基板上に塗工する塗工工程と、露光量の平面分布に変化を付けた状態で平坦化膜の感光処理を行なう露光工程と、感光した平坦化膜の表面をエッチングして平坦化膜の厚みを露光量の平面分布に応じて異なる様に加工する加工工程とを含む。好ましくは、露光工程は、透過率の平面分布に変化を付けたマスクを介して平坦化膜に光を照射して感光処理を行なう。この場合、露光工程は、所定のエネルギー量の光を照射する為に異なるマスクを用いて、複数回感光処理を行なうことができる。あるいは、露光工程は、同一のマスクで異なるエネルギー量の光を照射する為に、所定の部分に異なるエネルギー量となるフィルターを設けたマスクを用いてもよい。露光工程は、このフィルターとして、光を回折可能なパターン(解像できないパターン)を用いることができる。あるいは、露光工程は、フィルターとして、異なる透過率を持つ二種類以上の遮光物質(ハーフトーン物質)により形成されたものを用いることができる。例えば、露光工程は、1%〜50%の透過率を有するハーフトーンのフィルターを設けたマスクを用いることができる。   In order to adjust the thickness of the planarizing film to be locally different, a photosensitive planarizing film material can be combined with photolithography and etching. In general, in order to manufacture a display device having a panel structure composed of a pair of substrates bonded to each other through a predetermined gap and an electro-optical material such as liquid crystal held in the gap, a thin film transistor is formed on one substrate. A set, a flattening film that covers them, and a set of pixel electrodes disposed on the flattening film are formed, and a counter electrode facing the set of pixel electrodes is formed on the other substrate. As described above, the flattening film is formed by applying a flattening film made of a photosensitive material on one substrate and flattening with a change in the planar distribution of the exposure amount. An exposure step for performing a photosensitive treatment of the film, and a processing step for etching the surface of the exposed flattened film so that the thickness of the flattened film varies according to the planar distribution of the exposure amount. Preferably, in the exposure step, the planarization film is irradiated with light through a mask in which the planar distribution of transmittance is changed to perform a photosensitive process. In this case, the exposure process can be performed multiple times using different masks to irradiate a predetermined amount of light. Alternatively, the exposure process may use a mask provided with a filter having a different energy amount at a predetermined portion in order to irradiate light of a different energy amount with the same mask. In the exposure process, a pattern capable of diffracting light (a pattern that cannot be resolved) can be used as the filter. Alternatively, in the exposure process, a filter formed of two or more kinds of light shielding materials (halftone materials) having different transmittances can be used. For example, in the exposure step, a mask provided with a halftone filter having a transmittance of 1% to 50% can be used.

特に、画素毎に平坦化膜の膜厚を変える場合、平坦化膜の膜厚制御は、各画素においてハーフ露光し、露光量に応じたエッチング量で膜減りを起こさせる様にすればよい。ここで、平坦化膜の露光量と平坦化膜のエッチング量との関係を図3に示す。図3において、横軸に露光量を露光時間(msec)で表わし、縦軸に平坦化膜のエッチング量(μm)を取ってある。平坦化膜に対する露光量制御は回折パターンを利用したマスクを用いている。このマスクを用いて露光し、現像を行なうことで膜厚制御が可能になる。図3のグラフでは、三種類の異なったマスクを用いた場合の露光量/平坦化膜エッチング量の関係を示している。カーブAは、全開マスクを用いた場合のデータであり、露光時間の増加とともに、エッチング量(平坦化膜の膜減り量)が増加している。しかし、露光時間が500msecを超えるとエッチング量は飽和している。これに対し、カーブBは、明部と暗部が交互に配されたストライプパターンで、明部の幅が0.25μm、暗部の幅が同じく0.25μmの回折パターンをマスクに利用した場合である。この時には、露出時間とほぼ比例して平坦化膜のエッチング量を制御することが可能である。更にカーブCは、同じくストライプパターンのマスクを用いた場合であるが、ストライプパターンの明部が0.25μmで暗部が0.75μmとなっており、Bに比べて暗い。従って、露光時間の増加とともにエッチング量は増加するものの、増加レートはBに比べ低くなっている。以上の様な回折パターンを用いた露光量制御に代え、所定の透過率に相当するハーフトーン材料を用いることも可能である。この場合、所定の露光波長において透過率が判明している材料(例えばMoSiなど)の透過光量を調整する様に膜厚を制御した層で、マスクを作成すればよい。この様にして、例えば赤色画素の部分で25%透過率、緑色画素の部分で20%程度の透過率を有する2種類のハーフトーン材料と、青色画素の部分の完全遮光材料とを用い、3レイヤーでマスクを形成すれば、4種類の膜厚(完全に抜く部分を含める)の制御が可能となる。   In particular, when the film thickness of the planarizing film is changed for each pixel, the film thickness control of the planarizing film may be such that half exposure is performed in each pixel and the film thickness is reduced by an etching amount corresponding to the exposure amount. Here, the relationship between the exposure amount of the planarizing film and the etching amount of the planarizing film is shown in FIG. In FIG. 3, the horizontal axis represents the exposure amount in terms of exposure time (msec), and the vertical axis represents the etching amount (μm) of the planarizing film. A mask using a diffraction pattern is used to control the exposure amount for the planarizing film. The film thickness can be controlled by exposing and developing using this mask. The graph of FIG. 3 shows the relationship between the exposure amount / planarization film etching amount when three different types of masks are used. Curve A is data when a fully opened mask is used, and the etching amount (the amount of reduction in the planarization film) increases as the exposure time increases. However, when the exposure time exceeds 500 msec, the etching amount is saturated. On the other hand, curve B is a stripe pattern in which bright portions and dark portions are alternately arranged, and a diffraction pattern having a bright portion width of 0.25 μm and a dark portion width of 0.25 μm is used as a mask. . At this time, it is possible to control the etching amount of the planarizing film almost in proportion to the exposure time. Further, curve C is the same when the stripe pattern mask is used, but the bright portion of the stripe pattern is 0.25 μm and the dark portion is 0.75 μm, which is darker than B. Therefore, although the etching amount increases as the exposure time increases, the increase rate is lower than B. Instead of the exposure control using the diffraction pattern as described above, a halftone material corresponding to a predetermined transmittance can be used. In this case, the mask may be formed with a layer whose film thickness is controlled so as to adjust the amount of transmitted light of a material (for example, MoSi) whose transmittance is known at a predetermined exposure wavelength. In this way, for example, two types of halftone materials having a transmittance of about 25% in the red pixel portion and a transmittance of about 20% in the green pixel portion and a complete light shielding material in the blue pixel portion are used. If a mask is formed with a layer, it is possible to control four types of film thicknesses (including a part to be completely removed).

次に、本発明の第二実施形態の説明に入る前に、図4を参照して背景技術を簡単に説明する。図4は、アクティブマトリクス型の表示装置の参考例を示す模式的な部分断面図であり、一画素分を表わしている。この表示装置は、ガラスなどからなる透明な基板201の上にマトリクス状に配列した画素を有する。一つの画素は開口領域と非開口領域に分けられる。開口領域には、基板201を通して光を出射する画素PXLが形成されている。具体的には、この画素PXLは、互いに対向する透明な電極210,219の間に保持された液晶217からなり、所謂液晶セルと呼ばれる。尚、一方の電極210は画素電極としてガラス基板201側に形成され、他方の電極219は対向電極として対向基板220側に形成されている。この液晶セルは、ガラス基板201の裏面側に配されたバックライト(図示せず)から入射した光を表面側に出射するライトバルブとして機能する。画素電極210の表面は配向膜216によって被覆され、対向電極219の表面も配向膜218によって被覆されている。   Next, prior to describing the second embodiment of the present invention, the background art will be briefly described with reference to FIG. FIG. 4 is a schematic partial cross-sectional view showing a reference example of an active matrix display device, and represents one pixel. This display device has pixels arranged in a matrix on a transparent substrate 201 made of glass or the like. One pixel is divided into an open area and a non-open area. A pixel PXL that emits light through the substrate 201 is formed in the opening region. Specifically, the pixel PXL includes a liquid crystal 217 held between transparent electrodes 210 and 219 facing each other, and is called a so-called liquid crystal cell. One electrode 210 is formed as a pixel electrode on the glass substrate 201 side, and the other electrode 219 is formed as a counter electrode on the counter substrate 220 side. The liquid crystal cell functions as a light valve that emits light incident from a backlight (not shown) disposed on the back side of the glass substrate 201 to the front side. The surface of the pixel electrode 210 is covered with an alignment film 216, and the surface of the counter electrode 219 is also covered with an alignment film 218.

一方、非開口領域は、上述した液晶セルを駆動する薄膜トランジスタTFTが形成されている。図示する様に、この薄膜トランジスタはボトムゲート構造を有し、金属からなるゲート電極202の上に酸化シリコンなどからなるゲート絶縁膜203Oを介して、ポリシリコンなどからなる多結晶半導体薄膜204Pが形成されている。この多結晶半導体薄膜204Pは窒化シリコンからなる層間絶縁膜207Nによって被覆されており、その上にソース電極205S及びドレイン電極205Dが形成されている。これらの電極5S,5Dは有機透明樹脂膜からなる平坦化膜209により被覆されている。この平坦化膜209はガラス基板201の表面を平坦化するとともに、薄膜トランジスタTFTに対する保護膜でもある。平坦化膜209の上には前述した様に画素電極210が形成されており、ドレイン電極205Dを介して薄膜トランジスタTFTに電気接続している。以上に述べたゲート絶縁膜203O、層間絶縁膜207N、平坦化膜209などが重なって第一の膜構成を形成する。この第一の膜構成は非開口領域において薄膜トランジスタTFTを包含している。換言すると、第一の膜構成は薄膜トランジスタを上下から包み込む形で形成されている。一方、非開口領域に隣接する開口領域には、第一の膜構成から延在した第二の膜構成が配されている。図示の例では、第二の膜構成は平坦化膜209のみからなり、画素電極210の上に形成された液晶セルとガラス基板201との間に介在している。   On the other hand, the thin film transistor TFT for driving the above-described liquid crystal cell is formed in the non-opening region. As shown in the figure, this thin film transistor has a bottom gate structure, and a polycrystalline semiconductor thin film 204P made of polysilicon or the like is formed on a gate electrode 202 made of metal via a gate insulating film 203O made of silicon oxide or the like. ing. The polycrystalline semiconductor thin film 204P is covered with an interlayer insulating film 207N made of silicon nitride, and a source electrode 205S and a drain electrode 205D are formed thereon. These electrodes 5S and 5D are covered with a planarizing film 209 made of an organic transparent resin film. The planarizing film 209 planarizes the surface of the glass substrate 201 and also serves as a protective film for the thin film transistor TFT. As described above, the pixel electrode 210 is formed on the planarizing film 209, and is electrically connected to the thin film transistor TFT via the drain electrode 205D. The gate insulating film 203O, the interlayer insulating film 207N, the planarization film 209, and the like described above overlap to form the first film configuration. This first film configuration includes a thin film transistor TFT in the non-opening region. In other words, the first film configuration is formed so as to wrap the thin film transistor from above and below. On the other hand, a second film configuration extending from the first film configuration is disposed in the opening region adjacent to the non-opening region. In the example shown in the drawing, the second film configuration is composed only of the planarizing film 209 and is interposed between the liquid crystal cell formed on the pixel electrode 210 and the glass substrate 201.

この参考例では、開口領域から不要な膜を除去し、ガラス基板201上に直接有機樹脂の平坦化膜209のみを形成している。アクリル樹脂を用いた場合、平坦化膜209の屈折率は1.4〜1.6で、透明なガラス基板201とほとんど差がない。よって、この界面では屈折率差による不要反射が発生しなくなる。この様に、開口領域から屈折率が異なる層をでき得る限り除去することにより、多重干渉が減少し、パネルの透過率が向上する。又、干渉効果がなくなる為、固体間で製造上のばらつきが減少可能である。又、パネルの反射を少なくすることができる。その際、非開口領域と開口領域を共通のプロセスで処理できる為、新たな製造上の工程を必要としない。   In this reference example, an unnecessary film is removed from the opening region, and only the planarizing film 209 made of an organic resin is directly formed on the glass substrate 201. When an acrylic resin is used, the planarization film 209 has a refractive index of 1.4 to 1.6, which is almost the same as the transparent glass substrate 201. Therefore, unnecessary reflection due to the difference in refractive index does not occur at this interface. Thus, by removing as much as possible the layers having different refractive indexes from the opening region, multiple interference is reduced and the transmittance of the panel is improved. In addition, since the interference effect is eliminated, manufacturing variations between solids can be reduced. Further, the reflection of the panel can be reduced. At this time, since the non-opening region and the opening region can be processed by a common process, a new manufacturing process is not required.

図5は、図4に示した表示装置の画素アレイ部に加え駆動回路部を含めた構成を示す模式的な部分断面図である。尚、理解を容易にする為、図2に示した本発明の第一実施形態と対応する部分には対応する参照番号を付してある。図示する様に、表示装置は画素PXLが集積的に形成された画素アレイ部とその周辺の駆動回路部とに分かれている。前述した図4は、画素アレイ部に形成された画素PXLの一個分を拡大して図示したものである。駆動回路部及び画素アレイ部共に、絶縁基板1の上に形成されており、薄膜トランジスタの集合4を含んでいる。この薄膜トランジスタの集合4は層間絶縁膜10により被覆されており、その表面には配線6がパタニング形成されている。この配線6は、駆動回路部及び画素アレイ部に亘って、平坦化膜5により被覆されている。上側の基板2の内表面にはカラーフィルタCFやブラックマトリクス7が形成されている。上下の基板1,2は液晶3を間にしてシール材9により互いに接合されている。両基板1,2の間隙には、ギャップスペーサ11が配置されている。図4を参照して説明した様に、画素アレイ部の各画素PXLの開口領域から平坦化膜5のみを残して、他の屈折率の異なる膜を除去することにより、干渉による反射を低減し、透過率及び色温度の改善を行なっている。しかしながら、平坦化膜5といえど、ゲート絶縁膜や層間絶縁膜10により形成される段差(例えば、0.6μm程度)を完全にカバーすることは難しく、駆動回路部と画素アレイ部とで平坦化膜5の表面の段差が大きくなってしまう。従って、画素アレイ部に散布されているギャップスペーサ11が駆動回路部の平坦化膜5上に載ってしまうと、パネルの周辺部分でギャップむらが発生するという問題が生じる。   FIG. 5 is a schematic partial cross-sectional view showing a configuration including a drive circuit unit in addition to the pixel array unit of the display device shown in FIG. For easy understanding, portions corresponding to those of the first embodiment of the present invention shown in FIG. 2 are denoted by corresponding reference numerals. As shown in the figure, the display device is divided into a pixel array portion in which pixels PXL are formed in an integrated manner and a drive circuit portion around the pixel array portion. FIG. 4 described above is an enlarged view of one pixel PXL formed in the pixel array section. Both the drive circuit portion and the pixel array portion are formed on the insulating substrate 1 and include a set 4 of thin film transistors. The set 4 of thin film transistors is covered with an interlayer insulating film 10, and wiring 6 is patterned on the surface thereof. The wiring 6 is covered with a planarizing film 5 over the drive circuit portion and the pixel array portion. A color filter CF and a black matrix 7 are formed on the inner surface of the upper substrate 2. The upper and lower substrates 1 and 2 are bonded to each other by a sealing material 9 with the liquid crystal 3 therebetween. A gap spacer 11 is disposed in the gap between the two substrates 1 and 2. As described with reference to FIG. 4, the reflection due to interference is reduced by removing only the planarizing film 5 from the opening region of each pixel PXL of the pixel array portion and removing other films having different refractive indexes. Improvement of transmittance and color temperature. However, it is difficult to completely cover the step formed by the gate insulating film or the interlayer insulating film 10 (for example, about 0.6 μm) even though it is the planarizing film 5, and planarization is performed between the drive circuit unit and the pixel array unit. The step on the surface of the film 5 becomes large. Therefore, if the gap spacers 11 dispersed in the pixel array portion are placed on the planarizing film 5 of the drive circuit portion, there arises a problem that gap unevenness occurs in the peripheral portion of the panel.

図6は、本発明に係る表示装置の第二実施形態の一例を表わしており、図5に示した参考例の問題点を解決した構造となっている。理解を容易にする為、図5に示した参考例と対応する部分には対応する参照番号を付してある。図から明らかな様に、駆動回路部において、点線で示す様に平坦化膜5の表面を画素アレイ部に比べて一定の膜厚だけ薄くしている。これにより、パネルの周辺部でのギャップむらを防いでいる。即ち、周辺の駆動回路部において層間絶縁膜10などの厚みを予め考慮し、その分に相当する厚みを平坦化膜5の表面からエッチングで除去することにより、全体として基板1の全てに亘って平坦化膜5の表面が均一となる様にしている。例えば、基板1の表面に感光性の有機樹脂からなる平坦化膜5を塗工した後、周辺の駆動回路部に、25%の透過光量を有するマスクで局所的に露光処理を行なうことにより、駆動回路部の上部からのみ平坦化膜5の表面をエッチングで取り除くことが可能になる。   FIG. 6 shows an example of the second embodiment of the display device according to the present invention, and has a structure in which the problem of the reference example shown in FIG. 5 is solved. For easy understanding, portions corresponding to those in the reference example shown in FIG. As is apparent from the figure, in the drive circuit portion, the surface of the planarizing film 5 is made thinner than the pixel array portion by a certain thickness as shown by the dotted line. This prevents gap unevenness at the periphery of the panel. That is, by considering the thickness of the interlayer insulating film 10 and the like in advance in the peripheral drive circuit section and removing the corresponding thickness from the surface of the planarizing film 5 by etching, the entire substrate 1 is covered as a whole. The surface of the planarizing film 5 is made uniform. For example, by applying a planarizing film 5 made of a photosensitive organic resin on the surface of the substrate 1 and then locally exposing the peripheral drive circuit portion with a mask having a transmitted light amount of 25%, The surface of the planarizing film 5 can be removed by etching only from the upper part of the drive circuit portion.

続いて本発明に係る表示装置の第三実施形態を説明する前に、図7を参照して背景技術を簡潔に説明する。図示する様に、この表示装置は、所定の間隙を介して互いに接合した前後一対の基板301,302とこの間隙に保持された液晶層303などからなる電気光学物質とを含み、マトリクス状に配された画素を備え前面側からの外光を前面側に反射する。この反射領域は、前後一対の基板301,302に形成された電極310,322と、これらの電極310,322に挟持された液晶層303と、後面側の基板302に形成された反射層308とからなり、所謂反射型の液晶表示素子LCを構成している。   Next, before describing a third embodiment of the display device according to the present invention, the background art will be briefly described with reference to FIG. As shown in the figure, this display device includes a pair of front and rear substrates 301 and 302 bonded to each other through a predetermined gap, and an electro-optical material composed of a liquid crystal layer 303 and the like held in the gap, and is arranged in a matrix. The external pixels from the front side are reflected to the front side. The reflective region includes electrodes 310 and 322 formed on a pair of front and rear substrates 301 and 302, a liquid crystal layer 303 sandwiched between the electrodes 310 and 322, and a reflective layer 308 formed on the substrate 302 on the rear surface side. A so-called reflective liquid crystal display element LC is formed.

前側基板301の外表面には偏光層340と四分の一波長板309が形成されている。基板301の内表面には着色層350からなるカラーフィルタCFが形成されている。カラーフィルタCFを画素毎に区切る様にブラックマトリクスBMが同じく基板301の内面に形成されている。カラーフィルタCF及びブラックマトリクスBMの表面には各画素に亘って共通に形成された対向電極310が形成されている。その上には配向膜307が成膜されている。更に、複屈折性を有する液晶層303が介在しており、その下に後側の基板302が配されている。基板302の表面は配向膜315によって覆われており、前側基板301の配向膜307と協働して液晶層303を例えば水平配向している。配向膜315の下には画素電極となる反射層308が形成されている。反射層308は平坦化膜314の凹凸面に形成された金属膜からなり画素電極を構成する。平坦化膜314の下には薄膜トランジスタ308が形成されている。この薄膜トランジスタ308はボトムゲート構造を有しており、下から順にゲート電極316、ゲート絶縁膜317、半導体薄膜318を重ねた積層構造を有している。半導体薄膜318は例えば多結晶シリコンからなり、ゲート電極316と整合するチャネル領域は上側からストッパー319により保護されている。係る構成を有するボトムゲート構造の薄膜トランジスタ308は層間絶縁膜320により被覆されている。層間絶縁膜320には一対のコンタクトホールが開口しており、これらを介してソース電極321及びドレイン電極322が薄膜トランジスタ308に電気接続している。これらの電極321及び322は例えばアルミニウムをパタニングしたものである。ドレイン電極322には前述した反射層308が接続している。即ち、平坦化膜314に形成したコンタクトホール312を介して反射層308はドレイン電極322に電気接続している。一方、ソース電極321には信号電圧が供給される。   A polarizing layer 340 and a quarter wave plate 309 are formed on the outer surface of the front substrate 301. A color filter CF including a colored layer 350 is formed on the inner surface of the substrate 301. A black matrix BM is also formed on the inner surface of the substrate 301 so as to divide the color filter CF for each pixel. On the surface of the color filter CF and the black matrix BM, a counter electrode 310 formed in common over each pixel is formed. An alignment film 307 is formed thereon. Further, a liquid crystal layer 303 having birefringence is interposed, and a rear substrate 302 is disposed below the liquid crystal layer 303. The surface of the substrate 302 is covered with an alignment film 315, and the liquid crystal layer 303 is horizontally aligned, for example, in cooperation with the alignment film 307 of the front substrate 301. A reflective layer 308 to be a pixel electrode is formed under the alignment film 315. The reflective layer 308 is made of a metal film formed on the uneven surface of the planarizing film 314 and constitutes a pixel electrode. A thin film transistor 308 is formed under the planarization film 314. The thin film transistor 308 has a bottom gate structure, and has a stacked structure in which a gate electrode 316, a gate insulating film 317, and a semiconductor thin film 318 are stacked in this order from the bottom. The semiconductor thin film 318 is made of, for example, polycrystalline silicon, and a channel region aligned with the gate electrode 316 is protected from above by a stopper 319. The bottom-gate thin film transistor 308 having such a structure is covered with an interlayer insulating film 320. A pair of contact holes are opened in the interlayer insulating film 320, and the source electrode 321 and the drain electrode 322 are electrically connected to the thin film transistor 308 through these contact holes. These electrodes 321 and 322 are formed by patterning, for example, aluminum. The reflection layer 308 described above is connected to the drain electrode 322. That is, the reflective layer 308 is electrically connected to the drain electrode 322 through the contact hole 312 formed in the planarization film 314. On the other hand, a signal voltage is supplied to the source electrode 321.

上述した反射型の表示装置では、基板302の表面に塗工された平坦化膜314にランダムな凹凸を形成し、反射光の視認性を改善している。しかしながら、従来の製造方法では、このランダムな凹凸形状を形成する為に、二層の有機平坦化膜の露光処理を用いるなど、生産性に問題があった。そこで、本発明では、第三実施形態として、図8に示す構造並びに製造方法を提案している。理解を容易にする為、図8は表示装置のうち下側の基板1のみを表わしている。基板1の上には平坦化膜5が形成されている。この平坦化膜5には反射膜用の凹凸12とコンタクトホールCONが形成されている。この凹凸12とコンタクトホールCONを形成する為に、フォトリソグラフィ及びエッチング技術を採用している。即ちマスクMを用いて、感光性を有する平坦化膜5の露光処理を行ない、その膜厚を局部的に制御している。具体的には、マスクMにおいて、完全に有機平坦化膜5を除去するコンタクトホールCONの部分は100%の透過率とし、凹凸12を形成する部分は20%のハーフトーン材料51と完全遮光層52で形成する。即ち、マスクMの基材50の上に、ハーフトーン材料51と完全遮光材料52を成膜する。これにより、凹凸12とコンタクトホールCONの同時形成が可能になる。凹凸形状を制御する上で、g線やh線など露光波長の長い露光装置を用いることが望ましい。又、露光時にデフォーカスをかけるとなだらかな凹凸形状を形成することが容易になる。又、有機平坦化膜5を加熱してリフローを施せば、更になだらかな凹凸形状を形成することが可能になる。この方法によれば、従来数回の工程を有していた凹凸12の作成が簡便になり、コストダウンが可能となる。本説明では、代表的なボトムゲート型トランジスタを用いたが、それに限定されるわけではなく、他のトップゲート型トランジスタ、a−Siトランジスタ、もしくは、単純マトリクス型の液晶の場合にも応用可能である。   In the reflective display device described above, random unevenness is formed on the planarizing film 314 applied to the surface of the substrate 302 to improve the visibility of reflected light. However, the conventional manufacturing method has a problem in productivity, such as using an exposure process of a two-layer organic planarization film in order to form this random uneven shape. Therefore, the present invention proposes the structure and manufacturing method shown in FIG. 8 as the third embodiment. For ease of understanding, FIG. 8 shows only the lower substrate 1 of the display device. A planarizing film 5 is formed on the substrate 1. The flattening film 5 has a reflection film unevenness 12 and a contact hole CON. In order to form the irregularities 12 and the contact holes CON, photolithography and etching techniques are employed. That is, the mask M is used to perform exposure processing of the planarizing film 5 having photosensitivity, and the film thickness is locally controlled. Specifically, in the mask M, the portion of the contact hole CON that completely removes the organic planarizing film 5 has a transmittance of 100%, and the portion that forms the irregularities 12 has a halftone material 51 and a complete light shielding layer of 20%. 52. That is, the halftone material 51 and the complete light shielding material 52 are formed on the base material 50 of the mask M. Thereby, it is possible to form the unevenness 12 and the contact hole CON at the same time. In controlling the concavo-convex shape, it is desirable to use an exposure apparatus having a long exposure wavelength such as g-line or h-line. In addition, when defocus is applied during exposure, it becomes easy to form a gentle uneven shape. Further, if the organic flattening film 5 is heated and reflowed, a more gentle uneven shape can be formed. According to this method, it is easy to create the unevenness 12 that has conventionally had several steps, and the cost can be reduced. In this description, a typical bottom gate type transistor is used. However, the present invention is not limited to this, and can be applied to other top gate type transistors, a-Si transistors, or simple matrix type liquid crystals. is there.

図9は、本発明に係る携帯電話端末装置の一例を示す模式的な平面図である。図示する様に、携帯電話端末装置400は、発呼及び着呼に関する操作を行なう操作部と、この操作に応じて通話を可能にする通話部と、少なくともこの操作に関する情報を表示可能な表示部とを一体的に組み込んだコンパクト構造となっている。具体的には、携帯電話端末装置400は、無線送受信用のアンテナ431、受話器(スピーカ)432及び送話器(マイクロフォン)433を備えるとともに、ダイヤルキーなどの操作キー434と表示部435とを備えている。この表示部は本発明に従って製造された表示装置からなる。携帯電話端末装置400は、個人名と電話番号などの電話帳情報を、表示部435に表示することができる。場合によっては、受信した電子メールを表示部435に表示することも可能である。   FIG. 9 is a schematic plan view showing an example of a mobile phone terminal device according to the present invention. As shown in the figure, a mobile phone terminal 400 includes an operation unit that performs operations related to outgoing and incoming calls, a call unit that enables a call in response to the operation, and a display unit that can display at least information related to the operation. And has a compact structure. Specifically, the mobile phone terminal 400 includes an antenna 431 for wireless transmission / reception, a receiver (speaker) 432, and a transmitter (microphone) 433, as well as operation keys 434 such as dial keys, and a display unit 435. ing. This display part consists of a display device manufactured according to the invention. The mobile phone terminal device 400 can display phone book information such as a personal name and a phone number on the display unit 435. In some cases, the received electronic mail can be displayed on the display unit 435.

図10は、本発明に係る携帯情報端末装置を示す模式的な斜視図である。携帯情報端末装置(PDA)500は、命令を入力する操作部511と、命令に応じて情報を処理する処理部510と、処理された情報を表示する表示部S20とを一体的に組み込んだコンパクト構造となっている。処理部510は、PDAとしての基本機能(通信部、音声処理部、制御部及び記憶部など)を備えている。これらの機能を、CPUなどからなる制御部が制御することで、電話機能、メール機能、パソコン機能、パソコン通信機能、個人情報管理機能などが実現できる。更に、操作部511を備えており、これを操作することにより、各種機能を選択できる。処理部510は実行する処理内容に応じて画像情報を生成する。表示部520は、情報処理部510が生成した画像情報を表示する。ここで、表示部520は、本発明に従って作成されたカラー表示装置、反射型表示装置、駆動回路一体型表示装置の何れかである。   FIG. 10 is a schematic perspective view showing a portable information terminal device according to the present invention. A personal digital assistant (PDA) 500 is a compact unit in which an operation unit 511 for inputting a command, a processing unit 510 for processing information according to the command, and a display unit S20 for displaying the processed information are integrated. It has a structure. The processing unit 510 includes basic functions as a PDA (communication unit, audio processing unit, control unit, storage unit, and the like). These functions are controlled by a control unit such as a CPU, so that a telephone function, a mail function, a personal computer function, a personal computer communication function, a personal information management function, and the like can be realized. Further, an operation unit 511 is provided, and various functions can be selected by operating the operation unit 511. The processing unit 510 generates image information according to the processing content to be executed. Display unit 520 displays the image information generated by information processing unit 510. Here, the display unit 520 is any one of a color display device, a reflective display device, and a drive circuit integrated display device prepared according to the present invention.

1・・・基板、2・・・基板、3・・・液晶、4・・・薄膜トランジスタの集合、5・・・平坦化膜、6・・・配線、7・・・ブラックマトリクス、9・・・シール材、CF・・・カラーフィルタ DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Substrate, 3 ... Liquid crystal, 4 ... Assembly of thin film transistors, 5 ... Flattening film, 6 ... Wiring, 7 ... Black matrix, 9 ...・ Sealing material, CF ... Color filter

Claims (9)

所定の間隙を介して互いに接合された一対の基板と、該間隙に保持された電気光学物質とから成るパネル構造を有し、
一方の基板には、薄膜トランジスタの集合と、薄膜トランジスタの集合を被覆する平坦化膜と、平坦化膜の上に配された画素電極の集合とが形成されており、
他方の基板には、画素電極の集合に対面する対向電極が形成されており、
平坦化膜は、感光性材料から成り、露光処理により一方の基板内で異なった厚さを有するように形成されており、
各画素電極には異なった表示色が割り当てられている表示装置の製造方法であって、
平坦化膜を形成する工程は、
感光性材料から成る平坦化膜を一方の基板上に塗工する塗工工程と、
露光量の平面分布に変化をつけた状態で平坦化膜の感光処理を行う露光工程と、
感光した平坦化膜を現像し、平坦化膜の厚さを、露光量の平面分布に応じて異なるように加工し、以て、平坦化膜の各画素電極に対応する部分の厚さを、各画素電極に割り当てられた表示色の波長に応じて異ならせる加工工程、
とを含む表示装置の製造方法。
A panel structure comprising a pair of substrates bonded to each other through a predetermined gap and an electro-optic material held in the gap;
On one substrate, a set of thin film transistors, a planarization film covering the collection of thin film transistors, and a set of pixel electrodes disposed on the planarization film are formed.
On the other substrate, a counter electrode facing the set of pixel electrodes is formed,
The planarizing film is made of a photosensitive material and is formed to have a different thickness in one substrate by exposure processing.
A method of manufacturing a display device in which different display colors are assigned to each pixel electrode,
The step of forming the planarizing film is as follows:
A coating process for coating a planarizing film made of a photosensitive material on one substrate;
An exposure process for performing a photosensitive treatment of the planarizing film with a change in the planar distribution of the exposure amount; and
The exposed flattening film is developed and processed so that the thickness of the flattening film differs according to the planar distribution of the exposure amount, so that the thickness of the portion corresponding to each pixel electrode of the flattening film is A processing step that varies depending on the wavelength of the display color assigned to each pixel electrode,
A method for manufacturing a display device.
露光工程は、所定のエネルギー量の光を照射するために異なるマスクを用いて、複数回感光処理を行う請求項1に記載の表示装置の製造方法。   The method of manufacturing a display device according to claim 1, wherein the exposure step performs the photosensitive process a plurality of times using different masks for irradiating light of a predetermined energy amount. 露光工程は、透過率の平面分布に変化をつけたマスクを介して平坦化膜に光を照射して感光処理を行う請求項1に記載の表示装置の製造方法。   The method of manufacturing a display device according to claim 1, wherein the exposure step performs the photosensitive process by irradiating the planarizing film with light through a mask in which the planar distribution of transmittance is changed. 露光工程は、同一のマスクで異なるエネルギー量の光を照射するために、所定の部分に異なるエネルギー量となるフィルターを設けたマスクを用いる請求項3に記載の表示装置の製造方法。   4. The method of manufacturing a display device according to claim 3, wherein the exposure step uses a mask provided with a filter having a different energy amount at a predetermined portion in order to irradiate light of a different energy amount with the same mask. 露光工程は、フィルターとして、光を回折可能なパターンを用いる請求項4に記載の表示装置の製造方法。   The manufacturing method of the display device according to claim 4, wherein the exposure step uses a pattern capable of diffracting light as a filter. 露光工程は、フィルターとして、異なる透過率を有する2種類以上の遮光物質により形成されたものを用いる請求項4に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 4, wherein the exposure step uses a filter formed of two or more kinds of light-shielding substances having different transmittances. 露光工程は、1%乃至50%の透過率を有するフィルターを設けたマスクを用いる請求項4に記載の表示装置の製造方法。   5. The method of manufacturing a display device according to claim 4, wherein the exposure step uses a mask provided with a filter having a transmittance of 1% to 50%. 所定の間隙を介して互いに接合された一対の基板と、該間隙に保持された電気光学物質とから成るパネル構造を有し、
一方の基板には、薄膜トランジスタの集合と、薄膜トランジスタの集合を被覆する平坦化膜と、平坦化膜の上に配された画素電極の集合とが形成されており、
他方の基板には、画素電極の集合に対面する対向電極が形成されており、
平坦化膜は、感光性材料から成り、露光処理により一方の基板内で異なった厚さを有するように形成されており、
各画素電極には異なった表示色が割り当てられており、
平坦化膜の各画素電極に対応する部分の厚さは、各画素電極に割り当てられた表示色の波長に応じて異なる表示装置。
A panel structure comprising a pair of substrates bonded to each other through a predetermined gap and an electro-optic material held in the gap;
On one substrate, a set of thin film transistors, a planarization film covering the collection of thin film transistors, and a set of pixel electrodes disposed on the planarization film are formed.
On the other substrate, a counter electrode facing the set of pixel electrodes is formed,
The planarizing film is made of a photosensitive material and is formed to have a different thickness in one substrate by exposure processing.
Each pixel electrode is assigned a different display color,
The thickness of the portion corresponding to each pixel electrode of the planarizing film is different depending on the wavelength of the display color assigned to each pixel electrode.
所定の間隙を介して互いに接合された一対の基板と、該間隙に保持された電気光学物質とから成るパネル構造を有し、
一方の基板は、画素アレイ部、及び、駆動回路部を含み、
画素アレイ部は、マトリクス状に配列された画素を有し、
各画素は、画素電極、及び、画素電極を駆動する画素用薄膜トランジスタを備えており、
各画素は、画素用薄膜トランジスタが形成された開口領域、並びに、非開口領域に分けられ、
非開口領域に形成された画素用薄膜トランジスタは、層間絶縁膜及び平坦化膜で覆われており、
開口領域には、非開口領域に形成された平坦化膜が延在しており、
画素電極は、平坦化膜の上に形成されており、
駆動回路部には、画素用薄膜トランジスタを駆動する回路用薄膜トランジスタが形成されており、回路用薄膜トランジスタは層間絶縁膜及び平坦化膜で覆われており、
他方の基板には、画素電極の集合に対面する対向電極が形成されており、
画素アレイ部の非開口領域における平坦化膜の厚さは、駆動回路部における平坦化膜の厚さよりも厚く、
画素アレイ部の非開口領域の上方に位置する電気光学物質層の部分の厚さと、駆動回路部の上方に位置する電気光学物質層の部分の厚さは同じである表示装置。
A panel structure comprising a pair of substrates bonded to each other through a predetermined gap and an electro-optic material held in the gap;
One substrate includes a pixel array unit and a drive circuit unit,
The pixel array unit has pixels arranged in a matrix,
Each pixel includes a pixel electrode and a pixel thin film transistor that drives the pixel electrode.
Each pixel is divided into an opening region in which a thin film transistor for pixels is formed, and a non-opening region.
The pixel thin film transistor formed in the non-opening region is covered with an interlayer insulating film and a planarizing film,
In the opening region, the planarization film formed in the non-opening region extends,
The pixel electrode is formed on the planarization film,
In the drive circuit portion, a circuit thin film transistor for driving the pixel thin film transistor is formed, and the circuit thin film transistor is covered with an interlayer insulating film and a planarization film,
On the other substrate, a counter electrode facing the set of pixel electrodes is formed,
The thickness of the planarization film in the non-opening region of the pixel array part is thicker than the thickness of the planarization film in the drive circuit part,
A display device in which the thickness of the portion of the electro-optic material layer located above the non-opening region of the pixel array portion is the same as the thickness of the portion of the electro-optic material layer located above the drive circuit portion.
JP2011265729A 2011-12-05 2011-12-05 Display device and method for manufacturing the same Pending JP2012058757A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011265729A JP2012058757A (en) 2011-12-05 2011-12-05 Display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011265729A JP2012058757A (en) 2011-12-05 2011-12-05 Display device and method for manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001027966A Division JP5082172B2 (en) 2001-02-05 2001-02-05 Manufacturing method of display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012224073A Division JP2013015866A (en) 2012-10-09 2012-10-09 Display device

Publications (1)

Publication Number Publication Date
JP2012058757A true JP2012058757A (en) 2012-03-22

Family

ID=46055843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011265729A Pending JP2012058757A (en) 2011-12-05 2011-12-05 Display device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2012058757A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180059020A (en) * 2016-11-25 2018-06-04 엘지디스플레이 주식회사 Liquid Crystal Display Device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175050A (en) * 1993-12-21 1995-07-14 Fujitsu Ltd Liquid crystal panel
JPH09222616A (en) * 1995-12-15 1997-08-26 Sanyo Electric Co Ltd Liquid crystal display device
JPH11153809A (en) * 1997-11-20 1999-06-08 Matsushita Electric Ind Co Ltd Photomask and production of active element array substrate
JP2000147543A (en) * 1998-11-06 2000-05-26 Samsung Electronics Co Ltd Reflective liquid crystal display device and its manufacture
JP2000171794A (en) * 1998-09-28 2000-06-23 Sharp Corp Manufacture of liquid crystal display device
JP2000206541A (en) * 1999-01-13 2000-07-28 Sony Corp Liquid crystal panel, production of liquid crystal panel and liquid crystal display device
JP2000250025A (en) * 1999-02-25 2000-09-14 Advanced Display Inc Reflection type liquid crystal display device, its production and mask for production of reflection type liquid crystal display device
JP2000340567A (en) * 1999-05-31 2000-12-08 Seiko Epson Corp Substrate flattening method, manufacture of electro- optical device, and manufacture of semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175050A (en) * 1993-12-21 1995-07-14 Fujitsu Ltd Liquid crystal panel
JPH09222616A (en) * 1995-12-15 1997-08-26 Sanyo Electric Co Ltd Liquid crystal display device
JPH11153809A (en) * 1997-11-20 1999-06-08 Matsushita Electric Ind Co Ltd Photomask and production of active element array substrate
JP2000171794A (en) * 1998-09-28 2000-06-23 Sharp Corp Manufacture of liquid crystal display device
JP2000147543A (en) * 1998-11-06 2000-05-26 Samsung Electronics Co Ltd Reflective liquid crystal display device and its manufacture
JP2000206541A (en) * 1999-01-13 2000-07-28 Sony Corp Liquid crystal panel, production of liquid crystal panel and liquid crystal display device
JP2000250025A (en) * 1999-02-25 2000-09-14 Advanced Display Inc Reflection type liquid crystal display device, its production and mask for production of reflection type liquid crystal display device
JP2000340567A (en) * 1999-05-31 2000-12-08 Seiko Epson Corp Substrate flattening method, manufacture of electro- optical device, and manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180059020A (en) * 2016-11-25 2018-06-04 엘지디스플레이 주식회사 Liquid Crystal Display Device
KR102664574B1 (en) * 2016-11-25 2024-05-09 엘지디스플레이 주식회사 Liquid Crystal Display Device

Similar Documents

Publication Publication Date Title
JP5082172B2 (en) Manufacturing method of display device
US7126662B2 (en) Transflective liquid crystal display device comprising a patterned spacer wherein the buffer layer and the spacer are a single body and method of fabricating the same
US20090161047A1 (en) Color filter substrate for liquid crystal display and method for manufacturing the same
KR102416573B1 (en) Display device and manufacturing method thereof
JP2003090998A (en) Color filter substrate and electrooptical device, method for manufacturing color filter substrate and method for manufacturing electrooptical device and electronic appliance
JP2003279959A (en) Liquid crystal display device and electronic appliance
US7643114B2 (en) Transflective display device with reflection pattern on the color filter substrate
JP2007310152A (en) Electro-optical device, manufacturing method of the electro-optical device and electronic device
JP3637016B2 (en) Active matrix liquid crystal display device and manufacturing method thereof
KR101294692B1 (en) Column spacer and a methode of fabricating of the same
WO2019061751A1 (en) Manufacturing method of tft array substrate and structure of tft array substrate
JP2012058757A (en) Display device and method for manufacturing the same
KR20100059448A (en) Thin film transistor array panel and manufacturing method thereof
JP2013015866A (en) Display device
JP5121488B2 (en) Liquid crystal device and electronic device
JP2009122601A (en) Method for manufacturing liquid crystal device
KR20020072348A (en) a color filter panel for liquid crystal display and manufacturing method thereof
KR100948621B1 (en) Trans-reflective liquid crystal display and method of manufacturing the same
JP4561552B2 (en) Liquid crystal device, method for manufacturing liquid crystal device, and electronic apparatus
KR100621608B1 (en) Method of manufacturing a TFT LCD pannel
JP2008304560A (en) Display device, and method for manufacturing substrate for display device
KR100909415B1 (en) Semi-transmissive liquid crystal display and manufacturing method thereof
KR20060083267A (en) Color filter panel of trans-flective type liquid crystal display and method for fabricating the same
JP2005157272A (en) Method for manufacturing substrate for electrooptical device, method for manufacturing electrooptical device, substrate for electrooptical device, electrooptical device, and electronic equipment
KR20070081709A (en) Method of fabricating color filter substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204