[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011238146A - Touch panel and display device equipped therewith - Google Patents

Touch panel and display device equipped therewith Download PDF

Info

Publication number
JP2011238146A
JP2011238146A JP2010110731A JP2010110731A JP2011238146A JP 2011238146 A JP2011238146 A JP 2011238146A JP 2010110731 A JP2010110731 A JP 2010110731A JP 2010110731 A JP2010110731 A JP 2010110731A JP 2011238146 A JP2011238146 A JP 2011238146A
Authority
JP
Japan
Prior art keywords
detection
wiring
circuit
row
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010110731A
Other languages
Japanese (ja)
Inventor
Masafumi Agari
将史 上里
Naoki Nakagawa
直紀 中川
Seiichiro Mori
成一郎 森
Hiroyuki Murai
博之 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010110731A priority Critical patent/JP2011238146A/en
Publication of JP2011238146A publication Critical patent/JP2011238146A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Position Input By Displaying (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a touch panel and a display device using the same capable of reducing influences of parasitic capacitance and wiring resistance of detecting wires thereby enhancing the response and achieving stable touch coordinates.SOLUTION: In a touch screen 1, switch circuits 21a and 21b are controlled to select at different timing two detecting wires opposing each other at a dividing portion, e.g. a first left line detection wire WyL(1) and a first right line detection wire WyR(1) in line detecting wires 7a and 7b in divided right/left detection areas DL and DR. Also, a switch circuit 20a and a switch circuit X(R)20b are controlled to select at different timing two detecting wires neighboring each other along a longitudinal direction of a dividing portion e.g. a fourth row detection wire WxL(4) and a first row detection wire WxR(1) in row detection wires 6a and 6b.

Description

本発明は、タッチパネルおよびそれを備える表示装置に関する。   The present invention relates to a touch panel and a display device including the touch panel.

タッチパネルは、指などによるタッチを検出して、その位置座標を特定する装置である。タッチパネルは、優れたユーザインタフェース手段の一つとして注目されている。抵抗膜方式および静電容量方式などの種々の方式のタッチパネルが製品化されている。   The touch panel is a device that detects a touch with a finger or the like and identifies its position coordinates. The touch panel is attracting attention as one of excellent user interface means. Various types of touch panels such as a resistive film type and a capacitance type have been commercialized.

静電容量方式のタッチパネルの一つとして、タッチセンサが内蔵されるタッチスクリーンの前面側を、厚さが数mm程度のガラス板などの保護板で覆った場合でも、タッチ検出が可能な投写型静電容量(Projected Capacitive)方式のタッチパネルがある(たとえば、特許文献1参照)。この方式のタッチパネルは、保護板を前面に配置できるので堅牢性に優れる点、手袋装着時でもタッチ検出が可能である点、および可動部が無いので長寿命である点などの利点を有している。   As a capacitive touch panel, a projection type that can detect touch even when the front side of a touch screen with a built-in touch sensor is covered with a protective plate such as a glass plate with a thickness of several millimeters. There is a capacitive touch panel (see, for example, Patent Document 1). This type of touch panel has advantages such as the fact that the protective plate can be placed on the front surface, so it is excellent in robustness, can detect touch even when wearing gloves, and has a long life because there is no moving part. Yes.

特許文献1に記載のタッチパネルを構成するタッチスクリーンは、静電容量を検出するための検出導体として、薄い誘電膜に形成された第1シリーズの導体エレメントと、第1シリーズの導体エレメント上に絶縁膜を隔て形成された第2シリーズの導体エレメントとを備えている。各導体エレメント間には電気的接触はなく、複数の交点が形成されている。導体エレメントとして最適な材料は、たとえば銀などの金属材料である。また、表示上その可視性が問題となり、可視性を低くする場合には、導体エレメントの材料として、インジウム錫酸化物(Indium Tin Oxide;略称:ITO)が用いられる。また、導体エレメントに代えて、10〜20μmの細い導線も使用可能である。   The touch screen constituting the touch panel described in Patent Document 1 has a first series conductor element formed on a thin dielectric film as a detection conductor for detecting capacitance, and is insulated on the first series conductor element. And a second series of conductor elements formed with a membrane therebetween. There is no electrical contact between the conductor elements, and a plurality of intersections are formed. The most suitable material for the conductor element is a metal material such as silver. In addition, the visibility of the display becomes a problem, and in order to reduce the visibility, indium tin oxide (abbreviation: ITO) is used as a material of the conductor element. Moreover, it can replace with a conductor element and can use a thin lead wire of 10-20 micrometers.

また、静電容量を検出する導体エレメントは、出力線、マルチプレクサ回路を介して、容量制御オシレータに接続される。容量制御オシレータの出力は、除算器でカウントされて、容量検出データとされる。さらに1以上の導体エレメントの検出容量相対値によって、導体エレメント間のタッチ位置が補間できる。   The conductor element for detecting the electrostatic capacitance is connected to the capacitance control oscillator via the output line and the multiplexer circuit. The output of the capacity control oscillator is counted by a divider and used as capacity detection data. Furthermore, the touch position between the conductor elements can be interpolated by the detected capacitance relative value of one or more conductor elements.

容量制御オシレータなどの検出回路および導体エレメントなどの検出配線の寄生容量、ならびに検出配線の抵抗は、タッチスクリーンにおけるタッチの検出時間および検出感度、ならびにタッチパネルの応答性および座標精度に影響する。この影響は、タッチスクリーンが大型化するに従って顕著になるので、タッチスクリーンの大型化が困難であるという問題がある。   The parasitic capacitance of the detection wiring such as the detection circuit such as the capacitance control oscillator and the conductor element, and the resistance of the detection wiring influence the detection time and detection sensitivity of the touch on the touch screen, and the response and coordinate accuracy of the touch panel. Since this influence becomes more prominent as the touch screen becomes larger, there is a problem that it is difficult to enlarge the touch screen.

たとえば検出配線の抵抗は、タッチスクリーンの大型化に伴って増加するので、前述の検出時間および検出感度などに与える影響が大きくなるという問題がある。この問題を解決するための技術が、非特許文献1に開示されている。非特許文献1に開示のタッチパネルのタッチスクリーンは、横長に形成されており、横方向である列方向(以下「X方向」という場合がある)に比べて、縦方向である行方向(以下「Y方向」という場合がある)の方が、検出配線であるセンサの長さ寸法(以下「センサ長」という場合がある)が長くなっている。   For example, the resistance of the detection wiring increases with an increase in the size of the touch screen, so that there is a problem that the influence on the detection time and the detection sensitivity is increased. A technique for solving this problem is disclosed in Non-Patent Document 1. The touch screen of the touch panel disclosed in Non-Patent Document 1 is formed in a horizontally long shape, and is a row direction (hereinafter referred to as “hereinafter referred to as“ X direction ”) that is a vertical direction compared to a column direction that is a horizontal direction (hereinafter sometimes referred to as“ X direction ”). The length dimension of the sensor that is the detection wiring (hereinafter sometimes referred to as “sensor length”) is longer in the case of “Y direction”.

非特許文献1に開示されるタッチスクリーンでは、センサの長い行方向であるY方向において、検出配線であるセンサを左右に2分割し、配線抵抗を低減している。左右の2つのエリアのXYセンサは、それぞれ連続してスキャンするように独立している。これによって、列方向であるX方向のセンサと、行方向であるY方向のセンサとの抵抗差を小さくし、センサのスキャンレートを向上させている。   In the touch screen disclosed in Non-Patent Document 1, in the Y direction, which is the long row direction of the sensor, the sensor, which is the detection wiring, is divided into two parts to the left and right to reduce the wiring resistance. The XY sensors in the two left and right areas are independent so as to scan continuously. This reduces the resistance difference between the sensor in the X direction, which is the column direction, and the sensor in the Y direction, which is the row direction, and improves the scan rate of the sensor.

特表平9−511086号公報(第7頁19行〜第8頁4行、第8頁23行〜第9頁6行、第13頁4行〜12行、第13頁23行〜第14頁10行、図1、図2、図6、図8)JP-T 9-51186 (page 7, line 19 to page 8, line 4, page 8, line 23 to page 9, line 6, page 13, line 4 to line 12, page 13, line 23 to page 14) Page 10 line, FIG. 1, FIG. 2, FIG. 6, FIG. 8)

IDW'09(THE 16TH INTERNATIONAL DISPLAY WORKSHOPS)予稿集、2009年12月、p.2156(左欄1行〜右欄11行、Fig.6、7)IDW'09 (THE 16TH INTERNATIONAL DISPLAY WORKSHOPS) Proceedings, December 2009, p. 2156 (Left column 1 line-Right column 11 line, Fig. 6, 7)

前述の非特許文献1に開示されるタッチスクリーンでは、Y方向である行方向の検出配線を2分割し、配線抵抗を低減する構成にしている。仮に、このような左右に2分割されたタッチスクリーンにおいて、検出時間を短縮するために、左右の検出配線を同時にスキャンして検出する場合、左右の検出系が干渉するという問題が発生する。   In the touch screen disclosed in Non-Patent Document 1 described above, the detection wiring in the row direction, which is the Y direction, is divided into two to reduce the wiring resistance. In such a touch screen divided into left and right, in order to shorten the detection time, when the left and right detection wirings are simultaneously scanned and detected, there arises a problem that the left and right detection systems interfere with each other.

このように検出時間を短縮するために、タッチスクリーンの領域を分割し、各領域を同時にスキャンおよび検出をする場合、各領域の検出系が干渉するという問題がある。しかし、非特許文献1には、各領域の検出系が干渉するという問題の解決策については、何ら開示されていない。   As described above, when the area of the touch screen is divided and each area is scanned and detected simultaneously in order to shorten the detection time, there is a problem that the detection system of each area interferes. However, Non-Patent Document 1 does not disclose any solution for the problem that the detection system of each region interferes.

本発明の目的は、検出配線の寄生容量および配線抵抗の影響を抑制し、応答性が高く、安定したタッチ座標を得ることができるタッチパネルおよびそれを用いた表示装置を提供することである。   An object of the present invention is to provide a touch panel that suppresses the influence of parasitic capacitance and wiring resistance of a detection wiring, has high responsiveness, and can obtain stable touch coordinates, and a display device using the touch panel.

本発明のタッチパネルは、予め定める行方向または列方向に延びる分割部で分割された複数の検出領域を有し、各検出領域が、前記行方向および前記列方向に配設される複数の検出用配線を有するタッチスクリーンと、前記複数の検出領域で並行して、前記複数の検出用配線を順次選択するスイッチ回路と、前記スイッチ回路によって選択された前記検出用配線と、前記タッチスクリーンに近接する指示体との間に形成される静電容量を検出する静電容量検出回路と、前記静電容量検出回路の検出結果に基づいて、前記タッチスクリーンにおける前記指示体の位置を表すタッチ座標を算出するタッチ座標算出回路とを備え、前記スイッチ回路は、前記分割部で終端部が対向して隣接する2つの前記検出用配線を、異なるタイミングで選択することを特徴とする。   The touch panel of the present invention has a plurality of detection areas divided by a dividing portion extending in a predetermined row direction or column direction, and each detection area is provided for a plurality of detections arranged in the row direction and the column direction. A touch screen having wiring, a switch circuit that sequentially selects the plurality of detection wirings in parallel in the plurality of detection regions, the detection wiring selected by the switch circuit, and the touch screen Based on the detection result of the electrostatic capacitance detection circuit that detects the electrostatic capacitance formed between the indicator and the electrostatic capacitance detection circuit, touch coordinates representing the position of the indicator on the touch screen are calculated. Touch coordinate calculation circuit, and the switch circuit selects two detection wirings that are adjacent to each other with the end portions facing each other in the division unit at different timings. And wherein the door.

また本発明のタッチパネルは、予め定める行方向または列方向に延びる分割部で分割された複数の検出領域を有し、各検出領域が、前記行方向および前記列方向に配設される複数の検出用配線を有するタッチスクリーンと、前記複数の検出領域で並行して、前記複数の検出用配線を順次選択するスイッチ回路と、前記スイッチ回路によって選択された前記検出用配線と、前記タッチスクリーンに近接する指示体との間に形成される静電容量を検出する静電容量検出回路と、前記静電容量検出回路の検出結果に基づいて、前記タッチスクリーンにおける前記指示体の位置を表すタッチ座標を算出するタッチ座標算出回路とを備え、前記スイッチ回路は、前記分割部で前記分割部の延在方向に沿って隣接する2つの前記検出用配線を、異なるタイミングで選択することを特徴とする。   Further, the touch panel of the present invention has a plurality of detection areas divided by a dividing portion extending in a predetermined row direction or column direction, and each detection area is provided with a plurality of detections arranged in the row direction and the column direction. A touch screen having a wiring for use, a switch circuit for sequentially selecting the plurality of detection wirings in parallel in the plurality of detection regions, the detection wiring selected by the switch circuit, and a proximity to the touch screen A capacitance detection circuit for detecting a capacitance formed between the indicator and the touch coordinate indicating the position of the indicator on the touch screen based on a detection result of the capacitance detection circuit. A touch coordinate calculation circuit for calculating, and the switch circuit connects the two detection wirings adjacent to each other along the extending direction of the division unit in the division unit. And selecting at ring.

また本発明の表示装置は、前記タッチパネルと、前記タッチパネルの前記タッチスクリーンに装着される表示パネルとを備えることを特徴とする。   Moreover, the display device of the present invention includes the touch panel and a display panel attached to the touch screen of the touch panel.

本発明のタッチパネルによれば、スイッチ回路は、分割部で終端部が対向して隣接する2つの検出用配線を、異なるタイミングで選択するので、分割部で終端部が対向して隣接する2つの検出用配線が同時に選択されて静電容量が検出されることを防ぐことができる。これによって、タッチスクリーンへの指などの指示体のタッチによって、分割部で終端部が対向して隣接する2つの検出用配線のうち、一方の検出用配線と指示体との間に静電容量が形成されたとき、形成された静電容量が、他方の検出用配線と指示体との間に形成された静電容量として検出されて偽の検出値となって現れることを防ぐことができる。したがって、複数の検出領域間の干渉を抑えることができるので、指示体によるタッチの発生の有無の誤判定を生じさせることなく、安定したタッチ座標算出結果を得ることができる。   According to the touch panel of the present invention, the switch circuit selects two detection wirings that are adjacent to each other with the terminal portions facing each other at different timings. It is possible to prevent the detection wiring from being selected at the same time and detecting the capacitance. As a result, when the indicator such as a finger touches the touch screen, the capacitance between one of the detection wires and the indicator of the two detection wires adjacent to each other with the terminal portions facing each other in the divided portion. When the is formed, it is possible to prevent the formed capacitance from being detected as a capacitance formed between the other detection wiring and the indicator and appearing as a false detection value. . Therefore, since interference between a plurality of detection areas can be suppressed, a stable touch coordinate calculation result can be obtained without causing an erroneous determination as to whether or not a touch has occurred due to the indicator.

また本発明のタッチパネルによれば、スイッチ回路は、分割部で分割部の延在方向に沿って隣接する2つの検出用配線を、異なるタイミングで選択するので、分割部で分割部の延在方向に沿って隣接する2つの検出用配線が、同時に選択されて静電容量が検出されることを防ぐことができる。これによって、タッチスクリーンへの指などの指示体のタッチによって、分割部で、分割部の延在方向に沿って隣接する2つの検出用配線のうち、一方の検出用配線と指示体との間に静電容量が形成されたとき、形成された静電容量が、他方の検出用配線と指示体との間に形成された静電容量として検出されて偽の検出値となって現れることを防ぐことができる。したがって、複数の検出領域間の干渉を抑えることができるので、指示体によるタッチの発生の有無の誤判定を生じさせることなく、安定したタッチ座標算出結果を得ることができる。   According to the touch panel of the present invention, since the switch circuit selects two detection wirings adjacent to each other along the extending direction of the dividing portion at different timings, the dividing portion extends in the extending direction of the dividing portion. It is possible to prevent two detection wirings adjacent to each other from being selected at the same time and detecting a capacitance. As a result, when the indicator such as a finger touches the touch screen, the divided portion is arranged between one of the two detection wires adjacent to the extending direction of the divided portion and the indicator. When the electrostatic capacitance is formed on the capacitor, the formed electrostatic capacitance is detected as the electrostatic capacitance formed between the other detection wiring and the indicator and appears as a false detection value. Can be prevented. Therefore, since interference between a plurality of detection areas can be suppressed, a stable touch coordinate calculation result can be obtained without causing an erroneous determination as to whether or not a touch has occurred due to the indicator.

また本発明の表示装置によれば、前述の本発明のタッチパネルと表示パネルとを備えて表示装置が構成される。したがって、タッチパネルのタッチスクリーンの複数の検出領域間の干渉を抑え、タッチ発生有無の誤判定を生じさせることなく、安定したタッチ座標算出結果を得ることができるタッチパネル機能を有した表示装置を実現することができる。   According to the display device of the present invention, the display device is configured by including the above-described touch panel and display panel of the present invention. Accordingly, it is possible to realize a display device having a touch panel function capable of obtaining a stable touch coordinate calculation result without suppressing interference between a plurality of detection areas of the touch screen of the touch panel and causing erroneous determination of whether or not a touch has occurred. be able to.

本発明の第1の実施の形態であるタッチパネルにおけるタッチスクリーン1の構成を示す平面図である。It is a top view which shows the structure of the touch screen 1 in the touchscreen which is the 1st Embodiment of this invention. 図1に示すタッチスクリーン1の一部の構成を示す斜視断面図である。FIG. 2 is a perspective sectional view showing a configuration of a part of the touch screen 1 shown in FIG. 1. 本発明の第1の実施の形態であるタッチパネル100の全体構成を模式的に示す図である。It is a figure which shows typically the whole structure of the touch panel 100 which is the 1st Embodiment of this invention. タッチスクリーン1および検出処理回路19の構成を示すブロック図である。2 is a block diagram illustrating configurations of a touch screen 1 and a detection processing circuit 19. FIG. 図4に示す左列配線スイッチ回路X(L)20a、左行配線スイッチ回路Y(L)21a、右列配線スイッチ回路X(R)20bおよび右行配線スイッチ回路Y(R)21bの構成を示すブロック図である。The configuration of the left column wiring switch circuit X (L) 20a, the left row wiring switch circuit Y (L) 21a, the right column wiring switch circuit X (R) 20b, and the right row wiring switch circuit Y (R) 21b shown in FIG. FIG. 左検出領域DLおよび右検出領域DRにおける各検出動作を並行して行う場合の状況を模式的に示す図である。It is a figure which shows typically the condition in the case of performing each detection operation in left detection area | region DL and right detection area | region DR in parallel. タッチスクリーン1へのタッチ容量形成時における左検出領域DLおよび右検出領域DRの等価回路を示す等価回路図である。4 is an equivalent circuit diagram showing an equivalent circuit of a left detection region DL and a right detection region DR when a touch capacitance is formed on the touch screen 1. FIG. 本発明の第1の実施の形態のタッチパネルにおける行検出配線7のスキャン順序を模式的に示す図である。It is a figure which shows typically the scanning order of the row detection wiring 7 in the touchscreen of the 1st Embodiment of this invention. 本発明の第1の実施の形態におけるタッチスクリーン1へのタッチ容量形成時の左検出領域DLおよび右検出領域DRの等価回路を示す等価回路図である。FIG. 3 is an equivalent circuit diagram illustrating an equivalent circuit of a left detection region DL and a right detection region DR when a touch capacitance is formed on the touch screen 1 according to the first embodiment of the present invention. 本発明の第1の実施の形態における検出配線のスキャンシーケンスを示すタイミングチャートである。It is a timing chart which shows the scan sequence of the detection wiring in the 1st Embodiment of this invention. 本発明の第1の実施の形態における検出配線のスキャンシーケンスを示すタイミングチャートである。It is a timing chart which shows the scan sequence of the detection wiring in the 1st Embodiment of this invention. タッチスクリーン1の左検出領域DLおよび右検出領域DRの分割部における列検出配線6a,6b間のカップリング容量Ccxを説明するための図である。FIG. 6 is a diagram for explaining a coupling capacitance Ccx between column detection wirings 6a and 6b in a divided portion of the left detection region DL and the right detection region DR of the touch screen 1. 本発明の第2の実施の形態における左列配線スイッチ回路X(L)20aの構成を示す図である。It is a figure which shows the structure of the left column wiring switch circuit X (L) 20a in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における検出配線のスキャンシーケンスを示すタイミングチャートである。It is a timing chart which shows the scan sequence of the detection wiring in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における検出配線のスキャンシーケンスを示すタイミングチャートである。It is a timing chart which shows the scan sequence of the detection wiring in the 2nd Embodiment of this invention. 本発明の第3の実施の形態における左列配線スイッチ回路X(L)20aの構成を示す図である。It is a figure which shows the structure of the left column wiring switch circuit X (L) 20a in the 3rd Embodiment of this invention. 本発明の第3の実施の形態における右列配線スイッチ回路X(R)20bの構成を示す図である。It is a figure which shows the structure of the right column wiring switch circuit X (R) 20b in the 3rd Embodiment of this invention. 本発明の第3の実施の形態のタッチパネルにおける検出配線のスキャンシーケンスを示すタイミングチャートである。It is a timing chart which shows the scan sequence of the detection wiring in the touch panel of the 3rd Embodiment of this invention. 本発明の第3の実施の形態のタッチパネルにおける検出配線のスキャンシーケンスを示すタイミングチャートである。It is a timing chart which shows the scan sequence of the detection wiring in the touch panel of the 3rd Embodiment of this invention. 本発明の第4の実施の形態である液晶表示装置の構成を示す断面図である。It is sectional drawing which shows the structure of the liquid crystal display device which is the 4th Embodiment of this invention. 本発明の前提技術であるタッチパネルに用いられる弛張発振回路に接続される静電容量と発振周期との関係の一例を示す特性図である。It is a characteristic view which shows an example of the relationship between the electrostatic capacitance connected to the relaxation oscillation circuit used for the touch panel which is the premise technique of this invention, and an oscillation period. 発振周期と検出時間との関係を示す図である。It is a figure which shows the relationship between an oscillation period and detection time.

<前提技術>
図21は、本発明の前提技術であるタッチパネルに用いられる弛張発振回路に接続される静電容量と発振周期との関係の一例を示す特性図である。図22は、発振周期と検出時間との関係を示す図である。
<Prerequisite technology>
FIG. 21 is a characteristic diagram showing an example of the relationship between the capacitance connected to the relaxation oscillation circuit used in the touch panel, which is a prerequisite technology of the present invention, and the oscillation period. FIG. 22 is a diagram illustrating the relationship between the oscillation period and the detection time.

タッチパネルは、検出用配線が行列状に配置されたタッチスクリーンと、タッチスクリーンへの指示体の接触、すなわちタッチを検出する検出回路とを備えて構成される。検出用配線は、出力線およびマルチプレクサ回路を介して、検出回路である容量制御オシレータに接続される。   The touch panel includes a touch screen in which detection wirings are arranged in a matrix, and a detection circuit that detects contact of an indicator with the touch screen, that is, a touch. The detection wiring is connected to a capacitance control oscillator, which is a detection circuit, via an output line and a multiplexer circuit.

容量制御オシレータとしては、たとえば弛張発振回路を用いることができる。弛張発振回路の発振周期は、たとえば抵抗素子および容量素子の充放電による時定数に応じて決まる。弛張発振回路は、指などの指示体と、タッチスクリーンの検出用配線との間に形成される静電容量(以下「タッチ容量」という)の変化を発振周期の変化として検出する。   As the capacity control oscillator, for example, a relaxation oscillation circuit can be used. The oscillation period of the relaxation oscillation circuit is determined according to, for example, a time constant due to charging / discharging of the resistance element and the capacitance element. The relaxation oscillation circuit detects a change in capacitance (hereinafter referred to as “touch capacitance”) formed between an indicator such as a finger and the detection wiring of the touch screen as a change in oscillation cycle.

弛張発振回路に接続される静電容量と発振周期との関係は、図22に示すようにリニアな特性となる。タッチ容量が生じたときの発振周期偏差を、所定の発振周期分、すなわち所定回数Nにわたって積算することによって、タッチ容量に対する検出値を得ることができる。このとき、タッチ容量Ctが生じたときの発振周期偏差は、それ以外の静電容量、たとえば検出回路および検出配線が有する寄生容量がどのような値であっても一定である。   The relationship between the capacitance connected to the relaxation oscillation circuit and the oscillation cycle has a linear characteristic as shown in FIG. A detection value for the touch capacitance can be obtained by integrating the oscillation cycle deviation when the touch capacitance is generated for a predetermined oscillation cycle, that is, for a predetermined number N. At this time, the oscillation period deviation when the touch capacitance Ct occurs is constant regardless of the values of other capacitances, for example, the parasitic capacitances of the detection circuit and the detection wiring.

ところが、図22に示すように、弛張発振回路の検出端に接続される静電容量が大きくなるにつれて、発振周期も大きくなる。したがって、寄生容量となる静電容量が大きくなると、これに伴ってタッチ容量に対して所望の検出値を得るために要する検出時間も、図23に示すように大きくなってしまう。ひいては、タッチスクリーンに使用者の指などによるタッチが生じてから、タッチパネルからタッチ座標データが出力されるまでの応答時間も大きくなり、タッチに対する応答性が低下する。あるいは、所望の検出時間を満足するために、発振周期の積算回数を減らした場合には、タッチ容量に対する検出値の低下を招く。すなわち、タッチ容量に対する検出感度が低下して、検出値に基づいて算出されるタッチ座標データの精度を低下させる。   However, as shown in FIG. 22, the oscillation period increases as the capacitance connected to the detection end of the relaxation oscillation circuit increases. Therefore, when the electrostatic capacitance that becomes a parasitic capacitance increases, the detection time required to obtain a desired detection value for the touch capacitance also increases as shown in FIG. As a result, the response time from when the touch screen is touched by the user's finger or the like until the touch coordinate data is output from the touch panel also increases, and the responsiveness to the touch decreases. Alternatively, when the number of times of oscillation cycle integration is reduced in order to satisfy a desired detection time, the detection value for the touch capacitance is reduced. That is, the detection sensitivity with respect to the touch capacitance is reduced, and the accuracy of the touch coordinate data calculated based on the detection value is reduced.

さて、弛張発振回路などの検出回路の検出端の寄生容量となる静電容量は、行列方向に設けられた検出配線の交差部であるクロス部の容量(以下「クロス部容量」という場合がある)、および検出配線と検出回路との接続を切替えるマルチプレクサ回路が有する寄生容量などから成る。   The electrostatic capacitance that is a parasitic capacitance at the detection end of a detection circuit such as a relaxation oscillation circuit may be referred to as a capacitance of a cross portion (hereinafter, referred to as a “cross portion capacitance”) that is an intersection of detection wirings provided in the matrix direction. ), And a parasitic capacitance included in the multiplexer circuit that switches the connection between the detection wiring and the detection circuit.

また検出配線の抵抗値もタッチ容量の検出感度に影響を与える。たとえば、行列方向に延びる検出配線の検出回路に近い部分、すなわちタッチスクリーンと検出回路との接続用端子側の部分をタッチした場合と、検出回路から遠い部分をタッチした場合とでは、タッチ容量の検出値が異なる。具体的には、タッチ容量と検出回路との間に、より大きな検出配線の抵抗が介在する後者の方、すなわち検出回路から遠い部分をタッチした場合の方が、同じタッチ容量が形成されたときであっても、検出回路によるタッチ容量の検出値が小さくなる。   The resistance value of the detection wiring also affects the detection sensitivity of the touch capacitance. For example, when touching a portion of the detection wiring extending in the matrix direction near the detection circuit, that is, a portion on the connection terminal side of the touch screen and the detection circuit, and when touching a portion far from the detection circuit, the touch capacitance Detection value is different. Specifically, when the same touch capacitance is formed in the latter case where a larger detection wiring resistance is interposed between the touch capacitance and the detection circuit, that is, when a portion far from the detection circuit is touched Even so, the detection value of the touch capacitance by the detection circuit becomes small.

このように、接続用端子側から反接続用端子側、すなわち接続用端子から遠い側にかけて、検出感度の低下が見られる。言い換えれば、タッチ位置によって検出感度偏差を生じることとなる。すなわち、検出感度および応答時間は、検出回路の検出端の寄生容量および検出配線抵抗に大きく左右される。このことは、弛張発振方式以外の他の検出方式を用いる場合であっても同様に当てはまる。   Thus, a decrease in detection sensitivity is seen from the connection terminal side to the anti-connection terminal side, that is, the side far from the connection terminal. In other words, a detection sensitivity deviation occurs depending on the touch position. That is, the detection sensitivity and response time greatly depend on the parasitic capacitance and the detection wiring resistance at the detection end of the detection circuit. This applies similarly even when a detection method other than the relaxation oscillation method is used.

ところが、タッチ容量は、高々数pF程度しか形成されない。特に、タッチスクリーンの前面にガラス板などを設けて堅牢性を確保する場合には、さらにタッチ容量は低下していく。したがって、所望の検出値を得るための検出時間の増加とともに、応答時間も増加する。もしくは、所望の応答時間を満足するために検出値が低下する。そして、この検出値に基づいて算出されるタッチ座標データの精度が低下していく。   However, the touch capacitance is formed only about several pF at most. In particular, when a glass plate or the like is provided on the front surface of the touch screen to ensure robustness, the touch capacity further decreases. Accordingly, the response time increases as the detection time for obtaining a desired detection value increases. Alternatively, the detection value decreases to satisfy the desired response time. And the precision of the touch coordinate data calculated based on this detection value falls.

また検出回路の寄生容量として、検出配線と検出回路の検出端との接続を切替えるマルチプレクサ回路が有する寄生容量などは、タッチスクリーンの大型化に伴って検出配線数が増加する場合、検出配線数の増加に伴って増加していく。さらに、タッチスクリーンの裏面側に組合せて使用される表示装置からのノイズを低減するために、タッチスクリーンの検出配線の裏面側に静電シールド面を設けるように構成される場合は、検出配線の寄生容量も増加する。特にタッチスクリーンを大型化する場合は、検出配線の配線長の増加に伴って、検出配線の寄生容量は増大していく。   The parasitic capacitance of the multiplexer circuit that switches the connection between the detection wiring and the detection end of the detection circuit as the parasitic capacitance of the detection circuit is, for example, increased when the number of detection wiring increases as the touch screen increases in size. It increases with the increase. Furthermore, in order to reduce the noise from the display device used in combination on the back side of the touch screen, when the electrostatic shield surface is provided on the back side of the detection wiring of the touch screen, Parasitic capacitance also increases. Particularly when the touch screen is increased in size, the parasitic capacitance of the detection wiring increases as the wiring length of the detection wiring increases.

このように検出回路および検出配線の寄生容量、ならびに検出配線の抵抗は、タッチスクリーンにおけるタッチの検出時間および検出感度、ひいてはタッチパネルの応答性および座標精度に影響する。この影響は、タッチスクリーンが大型化するに従って顕著になるので、タッチスクリーンの大型化に対する問題となっている。   As described above, the parasitic capacitances of the detection circuit and the detection wiring, and the resistance of the detection wiring influence the touch detection time and detection sensitivity on the touch screen, and thus the touch panel response and coordinate accuracy. Since this influence becomes more prominent as the touch screen becomes larger, it becomes a problem for the enlargement of the touch screen.

検出配線の抵抗の影響を抑えるために、たとえば行方向の検出配線を2分割し、配線抵抗を低減することが考えられる。このように2分割された構成のタッチスクリーンにおいて、検出時間を短縮するために、分割された各領域の検出配線を同時にスキャンして検出すると、各領域の検出系が干渉し、タッチの発生の有無の誤判定が生じるという問題がある。そこで、本発明では、以下の各実施の形態の構成を採用している。   In order to suppress the influence of the resistance of the detection wiring, for example, the detection wiring in the row direction may be divided into two to reduce the wiring resistance. In such a touch screen divided into two parts, in order to shorten the detection time, when the detection wiring of each divided area is scanned and detected simultaneously, the detection system of each area interferes, and the occurrence of touch occurs. There is a problem that erroneous determination of presence or absence occurs. Therefore, in the present invention, the configurations of the following embodiments are employed.

<第1の実施の形態>
図1は、本発明の第1の実施の形態であるタッチパネルにおけるタッチスクリーン1の構成を示す平面図である。タッチスクリーン1は、複数の検出用列配線2と、複数の検出用行配線3とを備える。複数の検出用列配線2は、列方向、図1では紙面に向かって上下方向に延在し、かつ所定のピッチで行方向、図1では紙面に向かって左右方向に平行に配列されている。複数の検出用行配線3は、行方向に延在し、かつ所定のピッチで列方向に平行に配列されている。
<First Embodiment>
FIG. 1 is a plan view showing a configuration of a touch screen 1 in a touch panel according to a first embodiment of the present invention. The touch screen 1 includes a plurality of detection column wirings 2 and a plurality of detection row wirings 3. The plurality of detection column wirings 2 extend in the column direction, in the vertical direction toward the paper surface in FIG. 1, and are arranged in parallel in the row direction at a predetermined pitch and in the horizontal direction in FIG. . The plurality of detection row wirings 3 extend in the row direction and are arranged in parallel in the column direction at a predetermined pitch.

本実施の形態では、複数、たとえば所定本数の検出用列配線2が、一端および他端で、図1では紙面に向かって上端および下端で、それぞれ列接続用配線4によって共通に電気的に接続され、一束の検出用列配線群6を構成している。同様に、複数、たとえば所定本数の検出用行配線3が、一端および他端で、図1では紙面に向かって左端および右端で、それぞれ行接続用配線5によって共通に電気的に接続され、一束の検出用行配線群7を構成している。したがって、各検出用列配線群6の検出用列配線2同士の間には、スリット状の開口部が形成されている。同様に、各検出用行配線群7の検出用行配線3同士の間には、スリット状の開口部が形成されている。   In the present embodiment, a plurality of, for example, a predetermined number of detection column wirings 2 are electrically connected in common by the column connection wirings 4 at one end and the other end, respectively, at the upper end and the lower end in FIG. Thus, a bundle of detection column wiring groups 6 is configured. Similarly, a plurality of, for example, a predetermined number of detection row wires 3 are electrically connected in common by the row connection wires 5 at one end and the other end, respectively, at the left end and the right end in FIG. A bundle detection row wiring group 7 is formed. Therefore, a slit-shaped opening is formed between the detection column wirings 2 of each detection column wiring group 6. Similarly, a slit-shaped opening is formed between the detection row wirings 3 of each detection row wiring group 7.

図1では、一束の検出用列配線群6は、5本の検出用列配線2を備えて構成され、一束の検出用行配線群7は、5本の検出用行配線3を備えて構成される。   In FIG. 1, a bundle of detection column wiring groups 6 includes five detection column wirings 2, and a bundle of detection row wiring groups 7 includes five detection row wirings 3. Configured.

タッチスクリーン1において、検出用行配線群7が延在する方向である行方向を「x軸方向」と定義し、検出用列配線群6が延在する方向である列方向を「y軸方向」と定義する。検出用行配線群7と検出用列配線群6とは互いに直交しており、x軸方向とy軸方向とは互いに直交する。以下の説明において、行方向を「行方向x」、列方向を「列方向y」という場合がある。   In the touch screen 1, a row direction in which the detection row wiring group 7 extends is defined as “x-axis direction”, and a column direction in which the detection column wiring group 6 extends is defined as “y-axis direction”. Is defined. The detection row wiring group 7 and the detection column wiring group 6 are orthogonal to each other, and the x-axis direction and the y-axis direction are orthogonal to each other. In the following description, the row direction may be referred to as “row direction x” and the column direction may be referred to as “column direction y”.

本実施の形態では、複数、たとえば所定本数の検出用列配線群6が、行方向xに間隔をあけて平行に配列されている。また同様に、複数、たとえば所定本数の検出用行配線群7が、列方向yに間隔をあけて平行に配列されている。図1では、検出用列配線群6および検出用行配線群7(以下、検出用列配線群6および検出用行配線群7を総称して「検出用配線群」または「検出用束配線」という場合がある)の一部の図示を省略しているが、後述の通り、本実施の形態では、検出用配線群6,7の所定本数を各々8本としている。以下、各検出用配線群6,7を系統といい、検出用配線群6,7の所定本数を系統数という場合がある。すなわち、本実施の形態では、検出用配線群6,7を、行方向xおよび列方向yで、それぞれ8系統としている。   In the present embodiment, a plurality of, for example, a predetermined number of detection column wiring groups 6 are arranged in parallel in the row direction x at intervals. Similarly, a plurality of, for example, a predetermined number of detection row wiring groups 7 are arranged in parallel at intervals in the column direction y. In FIG. 1, the detection column wiring group 6 and the detection row wiring group 7 (hereinafter, the detection column wiring group 6 and the detection row wiring group 7 are collectively referred to as “detection wiring group” or “detection bundle wiring”). However, as described later, in the present embodiment, the predetermined number of the detection wiring groups 6 and 7 is 8 respectively. Hereinafter, each of the detection wiring groups 6 and 7 may be referred to as a system, and the predetermined number of the detection wiring groups 6 and 7 may be referred to as a system number. In other words, in the present embodiment, the detection wiring groups 6 and 7 have eight systems in the row direction x and the column direction y, respectively.

検出用配線群6,7は、引き出し配線8,9によって端子10に接続されている。本実施の形態では、指示体がタッチスクリーン1にタッチしたときに、検出用配線群6,7を構成する検出用列配線2および検出用行配線3(以下、検出用列配線2および検出用行配線3を総称して「検出用配線」という場合がある)と指示体との間に、タッチ容量が形成される。検出用配線群6,7の本数およびその配線ピッチ、ならびに検出用配線群6,7を構成する検出用配線2,3の本数、配線幅および配線ピッチは、タッチパネルにおける指示体のタッチ位置、より詳細には、タッチ位置のタッチスクリーン1上における座標値(以下「タッチ座標値」という場合がある)の要求分解能から適宜に選択される。   The detection wiring groups 6 and 7 are connected to the terminal 10 by lead wirings 8 and 9. In the present embodiment, when the indicator touches the touch screen 1, the detection column wiring 2 and the detection row wiring 3 (hereinafter referred to as the detection column wiring 2 and the detection wiring) constituting the detection wiring groups 6 and 7. A touch capacitor is formed between the indicator and the row wiring 3 as a generic term “detection wiring”. The number and the wiring pitch of the detection wiring groups 6 and 7 and the number, the wiring width and the wiring pitch of the detection wirings 2 and 3 constituting the detection wiring groups 6 and 7 are determined by the touch position of the indicator on the touch panel. Specifically, the touch position is appropriately selected from the required resolution of the coordinate value on the touch screen 1 (hereinafter sometimes referred to as “touch coordinate value”).

ここで、複数本の検出用配線3,4によって構成される各検出用配線群6,7に代えて、配線内に開口のない、いわゆるベタ配線1本によって構成される配線を設けると、タッチ容量は大きく確保できる。しかし、表示パネルの前面にタッチパネルを配置して使用する場合には、ベタ配線が、表示パネルの表示に使用される光(以下「表示光」という場合がある)の透過を妨げる要因となってしまい、表示光の透過率を低下させてしまう。そこで、本実施の形態では、前述のように複数本の検出用配線2,3によって検出用配線群6,7を構成して、検出用配線2,3同士の間のスリット状開口部の面積を大きく設定することで、表示光の透過率の低下の抑制を図っている。ただし、表示光の透過率の低下という問題を甘受して、各検出用配線群6,7に代えて、1本の、いわゆるベタ配線で構成される配線を設ける変形例を適用してもよい。   Here, in place of each of the detection wiring groups 6 and 7 constituted by a plurality of detection wirings 3 and 4, if a wiring constituted by a so-called solid wiring having no opening in the wiring is provided, the touch Large capacity can be secured. However, when a touch panel is used in front of the display panel, the solid wiring is a factor that prevents transmission of light used for display on the display panel (hereinafter sometimes referred to as “display light”). As a result, the transmittance of display light is reduced. Therefore, in the present embodiment, the detection wiring groups 6 and 7 are configured by the plurality of detection wirings 2 and 3 as described above, and the area of the slit-shaped opening between the detection wirings 2 and 3 is determined. Is set to a large value to suppress a decrease in the transmittance of the display light. However, a modification in which a single wiring, which is a so-called solid wiring, is provided instead of the detection wiring groups 6 and 7 may be applied in view of the problem of a decrease in the transmittance of display light. .

図2は、図1に示すタッチスクリーン1の一部の構成を示す斜視断面図である。図2は、図1に示すタッチスクリーン1を、図1の紙面手前側から斜め方向に見た斜視図に相当し、タッチスクリーン1の厚み方向における層構成を示している。   FIG. 2 is a perspective sectional view showing a configuration of a part of the touch screen 1 shown in FIG. 2 corresponds to a perspective view of the touch screen 1 shown in FIG. 1 as viewed obliquely from the front side of the drawing in FIG. 1, and shows a layer structure in the thickness direction of the touch screen 1.

タッチスクリーン1は、透光性を有する透明基板(以下「ベース基板」という)12と、層間絶縁膜13と、保護膜14とを備える。ベース基板12は、タッチスクリーン1の厚み方向一方側の表面を構成する層である。ベース基板12は、より詳細には透光性および絶縁性を有しており、透明なガラスおよび透明な樹脂などの透光性を有する絶縁性材料から成る。本実施の形態では、ベース基板12は、透明なガラスから成る。   The touch screen 1 includes a translucent transparent substrate (hereinafter referred to as “base substrate”) 12, an interlayer insulating film 13, and a protective film 14. The base substrate 12 is a layer constituting a surface on one side in the thickness direction of the touch screen 1. More specifically, the base substrate 12 has translucency and insulation, and is made of an insulating material having translucency such as transparent glass and transparent resin. In the present embodiment, the base substrate 12 is made of transparent glass.

ベース基板12の厚み方向他方側の表面には、前述の複数の検出用列配線2が形成され、これらの検出用列配線2によって前述の検出用列配線群6が構成される。検出用列配線2は、導電性材料から成る導電膜で構成される。導電性材料としては、たとえば銅(Cu)およびアルミニウム(Al)などの金属配線材料、ITOなどの透光性を有する導電性材料(以下「透明配線材料」という場合がある)が挙げられる。本実施の形態では、導電性材料として透明配線材料が用いられ、検出用列配線2は、透明配線材料から成る透明配線で実現される。   On the surface on the other side in the thickness direction of the base substrate 12, the plurality of detection column wirings 2 are formed, and the detection column wiring group 6 is configured by the detection column wirings 2. The detection column wiring 2 is composed of a conductive film made of a conductive material. Examples of the conductive material include metal wiring materials such as copper (Cu) and aluminum (Al), and light-transmitting conductive materials (hereinafter sometimes referred to as “transparent wiring material”) such as ITO. In the present embodiment, a transparent wiring material is used as the conductive material, and the detection column wiring 2 is realized by a transparent wiring made of a transparent wiring material.

ベース基板12の厚み方向他方側、図2では紙面に向かってベース基板12の下方には、検出用列配線2を被覆するように、透明な層間絶縁膜13が形成される。層間絶縁膜13は、透光性および絶縁性を有しており、窒化シリコン(SiN)などの透光性を有する絶縁性材料から成る。層間絶縁膜13の厚み方向他方側の表面には、前述の複数の検出用行配線3が形成され、これらの検出用行配線3によって前述の検出用行配線群7が構成される。検出用行配線3は、検出用列配線2と同様の導電膜から成る。本実施の形態では、検出用行配線3は、検出用列配線2と同様に透明配線で実現される。   A transparent interlayer insulating film 13 is formed on the other side in the thickness direction of the base substrate 12, and below the base substrate 12 in FIG. The interlayer insulating film 13 has a light-transmitting property and an insulating property and is made of a light-transmitting insulating material such as silicon nitride (SiN). The plurality of detection row wirings 3 described above are formed on the surface of the interlayer insulating film 13 on the other side in the thickness direction, and the detection row wiring group 7 is configured by these detection row wirings 3. The detection row wiring 3 is made of the same conductive film as the detection column wiring 2. In the present embodiment, the detection row wiring 3 is realized by a transparent wiring in the same manner as the detection column wiring 2.

本実施の形態とは異なるが、ベース基板12の厚み方向における検出用列配線2および検出用行配線3の配設位置を逆にして、ベース基板12の厚み方向他方側の表面に検出用行配線3を形成し、層間絶縁膜13の厚み方向他方側の表面に検出用列配線2を形成するようにしてもよい。検出用配線2,3は、ITOなどの透明配線材料を用いた透明配線ではなく、アルミニウムなどの金属配線材料を用いた金属配線で実現されてもよい。この場合には、前述したように、複数本の検出用配線2,3によって検出用配線群6,7を構成して、検出用配線2,3同士の間のスリット状開口部の面積を大きく設定することで、表示光に対する透過率を確保することができる。   Although different from the present embodiment, the arrangement positions of the detection column wirings 2 and the detection row wirings 3 in the thickness direction of the base substrate 12 are reversed, and the detection rows are formed on the surface of the base substrate 12 on the other side in the thickness direction. The wiring 3 may be formed, and the detection column wiring 2 may be formed on the surface of the interlayer insulating film 13 on the other side in the thickness direction. The detection wirings 2 and 3 may be realized not by a transparent wiring using a transparent wiring material such as ITO but by a metal wiring using a metal wiring material such as aluminum. In this case, as described above, the detection wiring groups 6 and 7 are constituted by the plurality of detection wirings 2 and 3, and the area of the slit opening between the detection wirings 2 and 3 is increased. By setting, the transmittance for display light can be secured.

層間絶縁膜13の厚み方向他方側、図2では紙面に向かって層間絶縁膜13の下方には、検出用行配線3を被覆するように、透明な保護膜14が形成される。保護膜14は、透光性および絶縁性を有しており、層間絶縁膜13と同様に、SiNなどの透光性を有する絶縁性材料から成る。   A transparent protective film 14 is formed on the other side in the thickness direction of the interlayer insulating film 13, that is, below the interlayer insulating film 13 in FIG. The protective film 14 has a light-transmitting property and an insulating property, and is made of a light-transmitting insulating material such as SiN, like the interlayer insulating film 13.

図3は、本発明の第1の実施の形態であるタッチパネル100の全体構成を模式的に示す図である。タッチパネル100は、前述の図1および図2に示すタッチスクリーン1と、フレキシブルプリント基板(Flexible Printed Circuit;略称:FPC)17と、コントローラ基板18とを備える。   FIG. 3 is a diagram schematically showing the overall configuration of the touch panel 100 according to the first embodiment of the present invention. The touch panel 100 includes the touch screen 1 shown in FIGS. 1 and 2, a flexible printed circuit (abbreviated as FPC) 17, and a controller substrate 18.

FPC17の一端部に設けられる端子は、タッチスクリーン1の前述の図1に示す端子10に、異方性導電フィルム(Anisotropic Conductive Film;略称:ACF)などを用いることによって実装される。タッチスクリーン1の端子10は、図3では図示を省略している。FPC17の他端部に設けられる端子は、コントローラ基板18に実装される。FPC17を介して、タッチスクリーン1の検出用配線群6,7の端部とコントローラ基板18とが電気的に接続される。これによって、図3に示すパネルはタッチパネル100として機能する。   A terminal provided at one end of the FPC 17 is mounted on the terminal 10 shown in FIG. 1 of the touch screen 1 by using an anisotropic conductive film (abbreviation: ACF) or the like. The terminals 10 of the touch screen 1 are not shown in FIG. A terminal provided at the other end of the FPC 17 is mounted on the controller board 18. Through the FPC 17, the ends of the detection wiring groups 6 and 7 of the touch screen 1 and the controller board 18 are electrically connected. As a result, the panel shown in FIG. 3 functions as the touch panel 100.

コントローラ基板18には、タッチ容量の検出結果に基づいて、指示体のタッチ位置、より詳細には、タッチ位置のタッチスクリーン1上における座標(以下「タッチ座標」という)の算出処理を行う検出処理回路19が搭載されている。検出処理回路19によって算出されたタッチ座標の値、すなわちタッチ座標値は、検出座標データとして、図示しない外部のコンピュータなどに出力される。   The controller board 18 performs detection processing for calculating the touch position of the indicator, more specifically, the coordinates of the touch position on the touch screen 1 (hereinafter referred to as “touch coordinates”) based on the detection result of the touch capacitance. A circuit 19 is mounted. The touch coordinate value calculated by the detection processing circuit 19, that is, the touch coordinate value is output as detected coordinate data to an external computer (not shown).

図4は、タッチスクリーン1および検出処理回路19の構成を示すブロック図である。図5は、図4に示す左列配線スイッチ回路X(L)20a、左行配線スイッチ回路Y(L)21a、右列配線スイッチ回路X(R)20bおよび右行配線スイッチ回路Y(R)21bの構成を示すブロック図である。   FIG. 4 is a block diagram illustrating configurations of the touch screen 1 and the detection processing circuit 19. 5 shows the left column wiring switch circuit X (L) 20a, the left row wiring switch circuit Y (L) 21a, the right column wiring switch circuit X (R) 20b and the right row wiring switch circuit Y (R) shown in FIG. It is a block diagram which shows the structure of 21b.

本実施の形態のタッチスクリーン1は、長方形状であり、たとえば長手方向が行方向、すなわち図4の紙面に向かって左右方向に一致するように配置される。タッチスクリーン1では、実際には図4に示すように、寄生容量および検出配線抵抗の大きい検出用行配線群7が2分割されるように、検出領域を、行方向の一方側の領域と他方側の領域とに2分割している。すなわち図4では、検出領域を、紙面に向かって右側の領域と左方の領域とに2分割している。以下の説明では、行方向の一方側の領域である図4の紙面に向かって左側の検出領域を「左検出領域DL」といい、行方向の他方側の領域である図4の紙面に向かって右側の検出領域を「右検出領域DR」という。また以下の説明では、検出用列配線群6を単に「列検出配線」といい、検出用行配線群7を単に「行検出配線」という場合がある。また列検出配線6および行検出配線7を総称して、「検出配線」という場合がある。   The touch screen 1 of the present embodiment has a rectangular shape, and is arranged, for example, such that the longitudinal direction coincides with the row direction, that is, the left-right direction toward the paper surface of FIG. In the touch screen 1, as shown in FIG. 4, the detection region is divided into one region in the row direction and the other so that the detection row wiring group 7 having a large parasitic capacitance and detection wiring resistance is divided into two. The area is divided into two areas. That is, in FIG. 4, the detection area is divided into two parts, that is, a right area and a left area as viewed in the drawing. In the following description, the detection area on the left side of the paper surface of FIG. 4 that is one area in the row direction is referred to as “left detection area DL”, and is directed to the paper surface of FIG. 4 that is the other area in the row direction. The right detection area is referred to as “right detection area DR”. In the following description, the detection column wiring group 6 may be simply referred to as “column detection wiring”, and the detection row wiring group 7 may be simply referred to as “row detection wiring”. The column detection wiring 6 and the row detection wiring 7 may be collectively referred to as “detection wiring”.

本実施の形態では、左検出領域DLにおけるタッチ検出のための検出用列配線群6を4本、すなわち4系統、具体的には図4に示す第1〜第4左検出用列配線群WxL(1)〜WxL(4)で構成し、検出用行配線群7を6本、すなわち6系統、具体的には図4に示す第1〜第6左検出用行配線群WyL(1)〜WyL(6)で構成する。以下の説明では、第1〜第4左検出用列配線群WxL(1)〜WxL(4)を総称して「左検出用列配線群6a」または「左列検出配線6a」という場合があり、第1〜第6左検出用行配線群WyL(1)〜WyL(6)を総称して「左検出用行配線群7a」または「左行検出配線7a」という場合がある。   In the present embodiment, there are four detection column wiring groups 6 for touch detection in the left detection region DL, that is, four systems, specifically, the first to fourth left detection column wiring groups WxL shown in FIG. (1) to WxL (4), and six detection row wiring groups 7, that is, six systems, specifically, the first to sixth left detection row wiring groups WyL (1) to WyL (1) to FIG. It consists of WyL (6). In the following description, the first to fourth left detection column wiring groups WxL (1) to WxL (4) may be collectively referred to as “left detection column wiring group 6a” or “left column detection wiring 6a”. The first to sixth left detection row wiring groups WyL (1) to WyL (6) may be collectively referred to as “left detection row wiring group 7a” or “left row detection wiring 7a”.

また、右検出領域DRにおけるタッチ検出のための検出用列配線群6を4本、すなわち4系統、具体的には図4に示す第1〜第4右検出用列配線群WxR(1)〜WxR(4)で構成し、検出用行配線群7を6本、すなわち4系統、具体的には図4に示す第1〜第6右検出用行配線群WyR(1)〜WyR(6)で構成する。以下の説明では、第1〜第4右検出用列配線群WxR(1)〜WxR(4)を総称して「右検出用列配線群6b」または「右列検出配線6b」という場合があり、第1〜第6右検出用行配線群WyR(1)〜WyR(6)を総称して「右検出用行配線群7b」または「右行検出配線7b」という場合がある。   Also, there are four detection column wiring groups 6 for touch detection in the right detection region DR, that is, four systems, specifically, the first to fourth right detection column wiring groups WxR (1) to FIG. 4 shown in FIG. WxR (4) and six detection row wiring groups 7, that is, four systems, specifically, first to sixth right detection row wiring groups WyR (1) to WyR (6) shown in FIG. Consists of. In the following description, the first to fourth right detection column wiring groups WxR (1) to WxR (4) may be collectively referred to as “right detection column wiring group 6b” or “right column detection wiring 6b”. The first to sixth right detection row wiring groups WyR (1) to WyR (6) may be collectively referred to as “right detection row wiring group 7b” or “right row detection wiring 7b”.

本実施の形態では、理解を容易にするために、左検出領域DLの検出用列配線群6の本数を4本とし、右検出領域DRの検出用行配線群7の本数を6本として説明するが、たとえば配線群のピッチを、指によるタッチサイズを勘案して、たとえば7mm程度とする場合、スクリーンサイズが対角7インチ以上となると、配線群の本数は、左検出領域DLおよび右検出領域DRでそれぞれ10本を超える本数となる。   In the present embodiment, in order to facilitate understanding, the number of the detection column wiring groups 6 in the left detection region DL is four, and the number of the detection row wiring groups 7 in the right detection region DR is six. However, for example, when the pitch of the wiring group is set to about 7 mm in consideration of the touch size with a finger, when the screen size is 7 inches or more diagonally, the number of wiring groups is determined by the left detection area DL and the right detection. In the region DR, the number exceeds 10 each.

前述の図3に示す検出処理回路19は、図4に示すように、左列配線スイッチ回路X(L)20a、左行配線スイッチ回路Y(L)21a、右列配線スイッチ回路X(R)20b、右行配線スイッチ回路Y(R)21b、左側静電容量検出回路(L)22a、右側静電容量検出回路(R)22b、タッチ座標算出回路23、検出制御回路24、左側バッファ回路25aおよび右側バッファ回路25bを備えて構成される。   As shown in FIG. 4, the detection processing circuit 19 shown in FIG. 3 has a left column wiring switch circuit X (L) 20a, a left row wiring switch circuit Y (L) 21a, and a right column wiring switch circuit X (R). 20b, right row wiring switch circuit Y (R) 21b, left capacitance detection circuit (L) 22a, right capacitance detection circuit (R) 22b, touch coordinate calculation circuit 23, detection control circuit 24, left buffer circuit 25a And a right buffer circuit 25b.

タッチスクリーン1の左検出領域DLにおいて、各左列検出配線WxL(1)〜WxL(4)は左列配線スイッチ回路X(L)20aに接続され、各左行検出配線WyL(1)〜WyL(6)は左行配線スイッチ回路Y(L)21aに接続される。タッチスクリーン1の右検出領域DRにおいて、各右列検出配線WxR(1)〜WxR(4)は右列配線スイッチ回路X(R)20bに接続され、各右行検出配線WyR(1)〜WyR(6)は右行配線スイッチ回路Y(R)21bに接続される。   In the left detection area DL of the touch screen 1, each of the left column detection wirings WxL (1) to WxL (4) is connected to the left column wiring switch circuit X (L) 20a, and each of the left row detection wirings WyL (1) to WyL. (6) is connected to the left row wiring switch circuit Y (L) 21a. In the right detection area DR of the touch screen 1, each of the right column detection wirings WxR (1) to WxR (4) is connected to the right column wiring switch circuit X (R) 20b, and each of the right row detection wirings WyR (1) to WyR. (6) is connected to the right row wiring switch circuit Y (R) 21b.

左列配線スイッチ回路X(L)20aおよび左行配線スイッチ回路Y(L)21aは、左側静電容量検出回路(L)22aおよび左側バッファ回路25aに接続される。右列配線スイッチ回路X(R)20bおよび右行配線スイッチ回路Y(R)21bは、右側静電容量検出回路(R)22bおよび右側バッファ回路25bに接続される。左側バッファ回路25aは、左列配線スイッチ回路X(L)20aおよび左行配線スイッチ回路Y(L)21aに接続される。右側バッファ回路25bは、右列配線スイッチ回路X(R)20bおよび右行配線スイッチ回路Y(R)21bに接続される。左側静電容量検出回路(L)22aおよび右側静電容量検出回路(R)22bは、タッチ座標算出回路23に接続される。検出制御回路24は、左列配線スイッチ回路X(L)20aおよび左行配線スイッチ回路Y(L)21a、右列配線スイッチ回路X(R)20b、右行配線スイッチ回路Y(R)21b、左側静電容量検出回路(L)22a、右側静電容量検出回路(R)22b、およびタッチ座標算出回路23に接続される。   The left column wiring switch circuit X (L) 20a and the left row wiring switch circuit Y (L) 21a are connected to the left capacitance detection circuit (L) 22a and the left buffer circuit 25a. The right column wiring switch circuit X (R) 20b and the right row wiring switch circuit Y (R) 21b are connected to the right capacitance detection circuit (R) 22b and the right buffer circuit 25b. The left buffer circuit 25a is connected to the left column wiring switch circuit X (L) 20a and the left row wiring switch circuit Y (L) 21a. The right buffer circuit 25b is connected to the right column wiring switch circuit X (R) 20b and the right row wiring switch circuit Y (R) 21b. The left capacitance detection circuit (L) 22 a and the right capacitance detection circuit (R) 22 b are connected to the touch coordinate calculation circuit 23. The detection control circuit 24 includes a left column wiring switch circuit X (L) 20a, a left row wiring switch circuit Y (L) 21a, a right column wiring switch circuit X (R) 20b, a right row wiring switch circuit Y (R) 21b, The left capacitance detection circuit (L) 22 a, the right capacitance detection circuit (R) 22 b, and the touch coordinate calculation circuit 23 are connected.

左列配線スイッチ回路X(L)20aは、図5に示すように、セレクタ回路27を備える。セレクタ回路27は、2対1に接続を切替えるスイッチ回路である。以下では、セレクタ回路27のように、2対1に接続を切替えるスイッチ回路を「2対1セレクタ回路」という場合がある。左列配線スイッチ回路X(L)20aにおいて、セレクタ回路27は、左列検出配線6a、すなわち第1〜第m左検出用列配線群WxL1〜WxLmの接続先を、検出用列配線群6毎に、左側静電容量検出回路(L)22aに接続される第1端子a側か、または左側バッファ回路25aに接続される第2端子b側に切替える。   The left column wiring switch circuit X (L) 20a includes a selector circuit 27 as shown in FIG. The selector circuit 27 is a switch circuit that switches the connection 2: 1. Hereinafter, a switch circuit that switches the connection to two-to-one like the selector circuit 27 may be referred to as a “two-to-one selector circuit”. In the left column wiring switch circuit X (L) 20a, the selector circuit 27 determines the connection destination of the left column detection wiring 6a, that is, the first to mth left detection column wiring groups WxL1 to WxLm for each column wiring group for detection 6. Then, switching to the first terminal a side connected to the left capacitance detection circuit (L) 22a or the second terminal b side connected to the left buffer circuit 25a is performed.

左行配線スイッチ回路Y(L)21a、右列配線スイッチ回路X(R)20bおよび右行配線スイッチ回路Y(R)21bは、図5に示す左列配線スイッチ回路X(L)20aと同様の構成であり、それぞれセレクタ回路27を備える。   Left row wiring switch circuit Y (L) 21a, right column wiring switch circuit X (R) 20b, and right row wiring switch circuit Y (R) 21b are the same as left column wiring switch circuit X (L) 20a shown in FIG. Each having a selector circuit 27.

左検出領域DLの左列検出配線6aおよび左行検出配線7aは、それと対応した左列配線スイッチ回路X(L)20aおよび左行配線スイッチ回路Y(L)21aのセレクタ回路27によって、後段の左側静電容量検出回路(L)22aの検出端(以下「検出ノード」という場合がある)との接続、または左側バッファ回路25aの出力端との接続に、接続が切替えられる。また、右検出領域DRの右列検出配線6bおよび右行検出配線7bは、それと対応した右列配線スイッチ回路X(R)20bおよび右行配線スイッチ回路Y(R)21bのセレクタ回路27によって、後段の右側静電容量検出回路(R)22bの検出端との接続、または右側バッファ回路25bの出力端との接続に、接続が切替えられる。   The left column detection wiring 6a and the left row detection wiring 7a in the left detection region DL are set in the subsequent stage by the selector circuit 27 of the corresponding left column wiring switch circuit X (L) 20a and left row wiring switch circuit Y (L) 21a. The connection is switched to the connection with the detection end (hereinafter sometimes referred to as “detection node”) of the left capacitance detection circuit (L) 22a or the connection with the output end of the left buffer circuit 25a. Further, the right column detection wiring 6b and the right row detection wiring 7b in the right detection region DR are caused by the selector circuit 27 of the right column wiring switch circuit X (R) 20b and the right row wiring switch circuit Y (R) 21b corresponding thereto. The connection is switched to the connection with the detection end of the subsequent right-side capacitance detection circuit (R) 22b or the connection with the output end of the right-side buffer circuit 25b.

本実施の形態では、左列配線スイッチ回路X(L)20aおよび左行配線スイッチ回路Y(L)21aのセレクタ回路27は、検出制御回路24から与えられる制御信号の指示に応じて、その接続を選択する。具体的には、左検出領域DLの左列検出配線6aおよび左行検出配線7aの中から1検出配線ずつ、左側静電容量検出回路(L)22aとの接続を順次切替える。すなわち、左側静電容量回路(L)22aとの接続が選択された1つの検出配線が、選択検出配線として検出対象となり、それ以外の検出配線、すなわち左側静電容量回路(L)22aとの接続が選択されていない検出配線(以下「非選択検出配線」という場合がある)は、左側バッファ回路25aの出力端に接続される。   In the present embodiment, the selector circuit 27 of the left column wiring switch circuit X (L) 20a and the left row wiring switch circuit Y (L) 21a is connected in accordance with a control signal instruction given from the detection control circuit 24. Select. Specifically, the connection to the left capacitance detection circuit (L) 22a is sequentially switched one by one from the left column detection wiring 6a and the left row detection wiring 7a in the left detection region DL. That is, one detection wiring selected to be connected to the left capacitance circuit (L) 22a becomes a detection target as the selection detection wiring, and other detection wirings, that is, the left capacitance circuit (L) 22a. A detection wiring that is not selected for connection (hereinafter also referred to as “non-selected detection wiring”) is connected to the output terminal of the left buffer circuit 25a.

同様に、右列配線スイッチ回路X(R)20bおよび右行配線スイッチ回路Y(R)21bのセレクタ回路27は、検出制御回路24から与えられる制御信号の指示に応じて、その接続を選択する。具体的には、右検出領域DRの右列検出配線6bおよび右行検出配線7bの中から1検出配線ずつ、右側静電容量検出回路(R)22bとの接続を順次切替える。すなわち、右側静電容量回路(R)22bとの接続が選択された1つの検出配線が、選択検出配線として検出対象となり、それ以外の検出配線、すなわち右側静電容量回路(R)22bとの接続が選択されていない非選択検出配線は、右側バッファ回路25bの出力端に接続される。   Similarly, the selector circuit 27 of the right column wiring switch circuit X (R) 20b and the right row wiring switch circuit Y (R) 21b selects the connection according to the instruction of the control signal given from the detection control circuit 24. . Specifically, the connection to the right capacitance detection circuit (R) 22b is sequentially switched one by one from the right column detection wiring 6b and the right row detection wiring 7b in the right detection region DR. That is, one detection wiring selected to be connected to the right capacitance circuit (R) 22b becomes a detection target as the selection detection wiring, and other detection wirings, that is, the right capacitance circuit (R) 22b. The non-selected detection wiring whose connection is not selected is connected to the output terminal of the right buffer circuit 25b.

左側静電容量検出回路(L)22aの検出端には、左側バッファ回路25aの入力端が接続され、右側静電容量検出回路(R)22bの検出端には、右側バッファ回路25bの入力端が接続される。ここで、たとえば、静電容量検出回路として、測定する静電容量を含んだ形でRC回路を構成し、その時定数の変化を発振周期の変化として検出する弛張発振器を用いる場合が考えられる。この場合、抵抗素子と容量素子との接続点が検出端となる。また定電流を容量素子へ充電する時間を発振周期とする場合には、定電流源と容量素子との接続点が検出端となる。   The input end of the left buffer circuit 25a is connected to the detection end of the left capacitance detection circuit (L) 22a, and the input end of the right buffer circuit 25b is connected to the detection end of the right capacitance detection circuit (R) 22b. Is connected. Here, for example, as a capacitance detection circuit, a case is considered in which an RC circuit is configured including a capacitance to be measured, and a relaxation oscillator that detects a change in the time constant as a change in the oscillation period is used. In this case, the connection point between the resistive element and the capacitive element is the detection end. In addition, when the time for charging the constant current to the capacitive element is set as the oscillation period, the connection point between the constant current source and the capacitive element is the detection end.

つまり、非選択検出配線には、左列配線スイッチ回路X(L)20a、左行配線スイッチ回路Y(L)21a、右列配線スイッチ回路X(R)20bおよび右行配線スイッチ回路Y(R)21bによって、左側および右側静電容量検出回路22a,22bの検出端の電圧が、左側および右側バッファ回路25a,25bを介してバッファされた電圧として印加される。図4では、左側および右側静電容量検出回路22a,22bの具体的な構成は特に図示しないが、発振回路の後段に計数回路を設け、接続される容量素子の大きさに応じて発振周期が変化する発振信号を所定回数積算し、この時間を計測することで静電容量検出値を得るように構成することができる。   That is, for the non-selection detection wiring, the left column wiring switch circuit X (L) 20a, the left row wiring switch circuit Y (L) 21a, the right column wiring switch circuit X (R) 20b, and the right row wiring switch circuit Y (R ) 21b applies the voltages at the detection ends of the left and right capacitance detection circuits 22a and 22b as buffered voltages via the left and right buffer circuits 25a and 25b. In FIG. 4, the specific configuration of the left and right capacitance detection circuits 22a and 22b is not particularly shown, but a counting circuit is provided at the subsequent stage of the oscillation circuit, and the oscillation cycle varies depending on the size of the connected capacitive element. It is possible to obtain a capacitance detection value by accumulating the changing oscillation signal a predetermined number of times and measuring this time.

左側静電容量検出回路(L)22aおよび右側静電容量検出回路(R)22bから出力される各検出配線に対応した静電容量の検出結果は、後段のタッチ座標算出回路23に与えられる。タッチ座標算出回路23は、左側静電容量検出回路(L)22aおよび右側静電容量検出回路(R)22bから与えられる静電容量の検出結果に基づいて、指示体のタッチスクリーン1上におけるタッチ位置の座標値であるタッチ座標値を算出する。タッチ座標算出回路23によって算出されたタッチ座標値は、検出座標データとして、検出処理回路19の外部のコンピュータなどに出力される。ここで、タッチ座標の算出には、たとえば、所定の閾値を超える検出値となる検出配線がある場合に、指などの指示体によるタッチがあると判定し、これと隣接する検出配線の検出値も用いて、検出配線の間の座標を補間演算して求める。   The detection result of the capacitance corresponding to each detection wiring output from the left capacitance detection circuit (L) 22a and the right capacitance detection circuit (R) 22b is given to the touch coordinate calculation circuit 23 in the subsequent stage. The touch coordinate calculation circuit 23 touches the indicator on the touch screen 1 based on the detection results of the electrostatic capacitance provided from the left electrostatic capacitance detection circuit (L) 22a and the right electrostatic capacitance detection circuit (R) 22b. A touch coordinate value that is a coordinate value of the position is calculated. The touch coordinate value calculated by the touch coordinate calculation circuit 23 is output as detection coordinate data to a computer outside the detection processing circuit 19 or the like. Here, in calculating the touch coordinates, for example, when there is a detection wiring having a detection value exceeding a predetermined threshold, it is determined that there is a touch by an indicator such as a finger, and the detection value of the detection wiring adjacent thereto is detected. Also, the coordinates between the detection wirings are obtained by interpolation calculation.

以上のように本実施の形態のタッチスクリーン1の検出領域は、左検出領域DLおよび右検出領域DRに分割されている。そして、左検出領域DLに含まれる左列検出配線6aおよび左行検出配線7aは、左側静電容量検出回路(L)22aとの接続を順次、それぞれ左列配線スイッチ回路X(L)20aおよび左行配線スイッチ回路Y(L)21aによって切替えて選択し、検出配線と指などの指示体との間に形成される静電容量を検出する。そして、非選択検出配線には、左側バッファ回路25aを介して、左側静電容量検出回路(L)22aの検出端の検出電圧がバッファリングされて印加される。   As described above, the detection area of the touch screen 1 according to the present embodiment is divided into the left detection area DL and the right detection area DR. The left column detection wiring 6a and the left row detection wiring 7a included in the left detection region DL are sequentially connected to the left capacitance detection circuit (L) 22a, respectively, and the left column wiring switch circuit X (L) 20a and The electrostatic capacitance formed between the detection wiring and the indicator such as a finger is detected by switching the selection with the left row wiring switch circuit Y (L) 21a. The detection voltage at the detection end of the left capacitance detection circuit (L) 22a is buffered and applied to the non-selection detection wiring via the left buffer circuit 25a.

また、右検出領域DRに含まれる右列検出配線6bおよび右行検出配線7bは、右側静電容量検出回路(R)22bとの接続を順次、それぞれ右列配線スイッチ回路X(R)20bおよび右行配線スイッチ回路Y(R)21bによって切替えて選択し、検出配線と指などの指示体との間に形成される静電容量を検出する。そして、非選択検出配線には、右側バッファ回路25bを介して、右側静電容量検出回路(R)22bの検出端の検出電圧がバッファリングされて印加される。   The right column detection wiring 6b and the right row detection wiring 7b included in the right detection region DR are sequentially connected to the right capacitance detection circuit (R) 22b, respectively, and the right column wiring switch circuit X (R) 20b and The capacitance formed between the detection wiring and an indicator such as a finger is detected by switching and selecting by the right-side wiring switch circuit Y (R) 21b. The detection voltage at the detection end of the right capacitance detection circuit (R) 22b is buffered and applied to the non-selection detection wiring via the right buffer circuit 25b.

このような構成において、左検出領域DLおよび右検出領域DRにそれぞれ対応する検出配線に形成される静電容量を並行して検出することによって、検出時間の短縮化を図ることができる。また、検出領域を左検出領域DLおよび右検出領域DRに分割することによって、配線長さが1/2となる行検出配線7の寄生容量が概ね1/2となるので、これらを検出するときの検出時間もそれに応じて短縮される。また、それらの抵抗値も小さくなるので、検出感度の観点からも、検出領域を分割しない場合よりも有利である。   In such a configuration, the detection time can be shortened by detecting in parallel the capacitance formed in the detection wiring corresponding to each of the left detection region DL and the right detection region DR. Further, by dividing the detection area into the left detection area DL and the right detection area DR, the parasitic capacitance of the row detection wiring 7 whose wiring length is halved is approximately halved. The detection time is reduced accordingly. In addition, since the resistance values thereof are also reduced, it is more advantageous than the case where the detection region is not divided from the viewpoint of detection sensitivity.

図6は、左検出領域DLおよび右検出領域DRにおける各検出動作を並行して行う場合の状況を模式的に示す図である。図6では、たとえば左検出領域DLの第3左列検出配線WxL(3)と第3左行検出配線WyL(3)との交差部分の中央部付近に、指示体のタッチによってタッチ領域Tが生じた場合を示している。図6では、タッチ領域Tにおける静電容量の検出値を、左端のグラフにおいて、白丸(○)で示している。   FIG. 6 is a diagram schematically illustrating a situation when the detection operations in the left detection region DL and the right detection region DR are performed in parallel. In FIG. 6, for example, the touch region T is formed by the touch of the indicator near the center of the intersection of the third left column detection wiring WxL (3) and the third left row detection wiring WyL (3) in the left detection region DL. The case where it occurred is shown. In FIG. 6, the detected capacitance value in the touch area T is indicated by a white circle (◯) in the leftmost graph.

図6に示すように、左検出領域DLに対応する第1〜第6左行検出配線WyL(1)〜WyL(6)と右検出領域DRに対応する第1〜第6右行検出配線WyR(1)〜WyR(6)との間には、それぞれ分割部において結合容量(以下「カップリング容量」という場合がある)Ccyが生じる。分割部が使用者によって視認されないように、分割部の幅はできるだけ小さくすることが望ましい。ところが、分割部の幅を小さくするほど、カップリング容量Ccyは大きくなる傾向を示す。   As shown in FIG. 6, the first to sixth left row detection lines WyL (1) to WyL (6) corresponding to the left detection region DL and the first to sixth right row detection wires WyR corresponding to the right detection region DR. Between (1) and WyR (6), a coupling capacity (hereinafter sometimes referred to as “coupling capacity”) Ccy is generated in each divided portion. It is desirable to make the width of the divided portion as small as possible so that the divided portion is not visually recognized by the user. However, the coupling capacitance Ccy tends to increase as the width of the divided portion decreases.

図6では、左検出領域DLに対応する第1〜第6左行検出配線WyL(1)〜WyL(6)の走査(以下「スキャン」という場合がある)と、右検出領域DRに対応する第1〜第6右行検出配線WyR(1)〜WyR(6)のスキャンとが、分割部で対向する行検出配線7a,7bで順次並行して行われる場合を示している。具体的には、任意の各行検出配線7a,7b、たとえば第j(jは自然数)番目の左行検出配線WyL(j)と第j番目の右行検出配線WyR(j)とが、順次並行してスキャンされる。以下、第j番目の左行検出配線を「第j左行検出配線」といい、第j番目の右行検出配線を「第j右行検出配線」という場合がある。   In FIG. 6, scanning of the first to sixth left row detection wirings WyL (1) to WyL (6) corresponding to the left detection region DL (hereinafter sometimes referred to as “scan”) corresponds to the right detection region DR. The case where the scans of the first to sixth right row detection wirings WyR (1) to WyR (6) are sequentially performed in parallel by the row detection wirings 7a and 7b facing each other in the dividing unit is shown. Specifically, arbitrary row detection wirings 7a and 7b, for example, the jth (j is a natural number) th left row detection wiring WyL (j) and the jth right row detection wiring WyR (j) are sequentially parallel. And scanned. Hereinafter, the jth left row detection wiring may be referred to as “jth left row detection wiring”, and the jth right row detection wiring may be referred to as “jth right row detection wiring”.

たとえば左検出領域DLの行検出配線は、第1左行検出配線WyL(1)、第2左行検出配線WyL(2)、・・・、第5左行検出配線WyL(5)、第6左行検出配線WyL(6)の順でスキャンされる。他方、右検出領域DRの行検出配線は、左検出領域DLの行検出配線7bと同様に、第1右行検出配線WyR(1)、第2右行検出配線WyR(2)、・・・、第5右行検出配線WyR(5)、第6右行検出配線WyR(6)の順でスキャンされる。   For example, the row detection wirings in the left detection region DL are the first left row detection wiring WyL (1), the second left row detection wiring WyL (2),..., The fifth left row detection wiring WyL (5), the sixth. Scanning is performed in the order of the left row detection wiring WyL (6). On the other hand, the row detection wiring in the right detection region DR is the same as the row detection wiring 7b in the left detection region DL, the first right row detection wiring WyR (1), the second right row detection wiring WyR (2),. The fifth right row detection wiring WyR (5) and the sixth right row detection wiring WyR (6) are scanned in this order.

このように左検出領域DLおよび右検出領域DRを並行して順次スキャンしていく場合、左側静電容量検出回路(L)22aによって検出される左検出領域DLの第3左行検出配線WyL(3)とタッチ領域Tとの間で形成される静電容量の検出値が、並行してスキャンされる右検出領域DRの第3右行検出配線WyR(3)の静電容量の検出値(以下「偽検出値」という場合がある)FVとしても現れる。   When the left detection region DL and the right detection region DR are sequentially scanned in this way, the third left row detection wiring WyL (left detection region DL) detected by the left capacitance detection circuit (L) 22a ( 3) and the capacitance detection value of the third right-row detection wiring WyR (3) in the right detection region DR scanned in parallel with the capacitance detection value formed between the touch region T ( Hereinafter, it may also be referred to as “false detection value”).

図7は、タッチスクリーン1へのタッチ容量形成時における左検出領域DLおよび右検出領域DRの等価回路を示す等価回路図である。図7に示すように、たとえば左検出領域DLの第j左行検出配線WyL(j)に、指示体のタッチによってタッチ領域Tが発生すると、第j左行検出配線WyL(j)は、タッチ領域Tを挟んで、2つの抵抗素子Rwa,Rwb、すなわち第1抵抗素子Rwaおよび第2抵抗素子Rwbを備えることになる。このとき、タッチ領域Tと第j左行検出配線WyL(j)との間に静電容量(以下「タッチ容量」という場合がある)Ctが形成される。そして、第j左行検出配線WyL(j)がスキャンされるとき、第1抵抗素子Rwaが、左行配線スイッチ回路Y(L)21aの対応するセレクタ回路27を介して、左側静電容量検出回路(L)22aの検出端26aに接続される。   FIG. 7 is an equivalent circuit diagram showing an equivalent circuit of the left detection region DL and the right detection region DR when the touch capacitance is formed on the touch screen 1. As shown in FIG. 7, for example, when a touch area T is generated in the jth left row detection wiring WyL (j) of the left detection region DL by touching an indicator, the jth left row detection wiring WyL (j) is touched. Two resistance elements Rwa and Rwb, that is, a first resistance element Rwa and a second resistance element Rwb are provided across the region T. At this time, a capacitance Ct (hereinafter also referred to as “touch capacitance”) Ct is formed between the touch region T and the jth left row detection wiring WyL (j). When the j-th left row detection wiring WyL (j) is scanned, the first resistance element Rwa detects the left capacitance via the corresponding selector circuit 27 of the left-row wiring switch circuit Y (L) 21a. It is connected to the detection end 26a of the circuit (L) 22a.

また右検出領域DRの第j右行検出配線WyR(j)は、1つの抵抗素子(以下「第3抵抗素子」という場合がある)Rwを備えることになる。第j右行検出配線WyR(j)は、第j左行検出配線WyL(j)と並行してスキャンされて、第3抵抗素子Rwが、右行配線スイッチ回路Y(R)の対応するセレクタ回路27を介して、右側静電容量検出回路(R)22bの検出端26bに接続される。左検出領域DLの第j左行検出配線WyL(j)と、右検出領域DRの第j右行検出配線WyR(j)とは、第2抵抗素子Rwbと第3抵抗素子Rwとの間に形成されるカップリング容量Ccyを介して接続される。図7では、理解を容易にするために、左側および右側バッファ回路25a,25bの図示を省略している。   Further, the j-th right-row detection wiring WyR (j) in the right detection region DR includes one resistance element (hereinafter also referred to as “third resistance element”) Rw. The j-th right-row detection wiring WyR (j) is scanned in parallel with the j-th left-row detection wiring WyL (j), and the third resistance element Rw becomes the corresponding selector of the right-row wiring switch circuit Y (R). The circuit 27 is connected to the detection end 26b of the right capacitance detection circuit (R) 22b. The jth left row detection wiring WyL (j) in the left detection region DL and the jth right row detection wiring WyR (j) in the right detection region DR are between the second resistance element Rwb and the third resistance element Rw. They are connected via a coupling capacitor Ccy that is formed. In FIG. 7, the left and right buffer circuits 25a and 25b are not shown for easy understanding.

図7に示すように、タッチ容量Ctは、左検出領域DLの第j左行検出配線WyL(j)と、それと並行してスキャンされる右検出領域DRの第j右行検出配線WyR(j)との間のカップリング容量Ccyを介して、あたかも第j右行検出配線WyR(j)にも形成されるように見えてしまう。これが右行配線スイッチ回路Y(R)21bの対応するセレクタ回路27を介して、右側静電容量検出回路(R)22bによって検出されて、前述の図6に示すように偽検出値FVを生じさせる。   As shown in FIG. 7, the touch capacitance Ct includes the jth left row detection wiring WyL (j) in the left detection region DL and the jth right row detection wiring WyR (j in the right detection region DR that is scanned in parallel therewith. ) To the j-th right-row detection wiring WyR (j) through the coupling capacitance Ccy. This is detected by the right capacitance detection circuit (R) 22b via the corresponding selector circuit 27 of the right row wiring switch circuit Y (R) 21b, and generates a false detection value FV as shown in FIG. Let

このように、右検出領域DRの第j右行検出配線WyR(j)を介して検出されるタッチ容量は、左検出領域DLに形成された本来のタッチ容量Ctと、カップリング容量Ccyとの直列合成容量となる。したがって、タッチ容量Ctに対してカップリング容量Ccyが極めて小さければ、直列合成容量は、ほぼカップリング容量Ccyと等しくなるだけである。ところが、本来のタッチ容量Ctに対してカップリング容量Ccyの大きさが無視できなくなると、直列合成容量はタッチ容量Ctに近づいていく。   As described above, the touch capacitance detected through the jth right row detection wiring WyR (j) in the right detection region DR is the original touch capacitance Ct formed in the left detection region DL and the coupling capacitance Ccy. It becomes a series composite capacity. Therefore, if the coupling capacitance Ccy is extremely small with respect to the touch capacitance Ct, the series composite capacitance is only approximately equal to the coupling capacitance Ccy. However, when the coupling capacitance Ccy cannot be ignored with respect to the original touch capacitance Ct, the series composite capacitance approaches the touch capacitance Ct.

タッチスクリーン1のベース基板12を構成するガラス基板の厚みを大きくしたり、タッチスクリーン1の前面にさらに保護ガラスを配置したりすることで、タッチスクリーン1の堅牢性を確保する場合には、指示体と検出配線との距離が大きくなり、タッチ容量Ctが小さくなる。このようにタッチ容量Ctが小さくなるような場合、タッチ容量Ctに対するカップリング容量Ccyが無視できない状況となる。   In order to ensure the robustness of the touch screen 1 by increasing the thickness of the glass substrate constituting the base substrate 12 of the touch screen 1 or by further providing a protective glass on the front surface of the touch screen 1, an instruction is provided. The distance between the body and the detection wiring increases, and the touch capacitance Ct decreases. When the touch capacitance Ct is thus reduced, the coupling capacitance Ccy for the touch capacitance Ct cannot be ignored.

このように、左検出領域DLおよび右検出領域DRの分割部で対向して隣接する左行検出配線7aと右行検出配線7bとを並行して検出する場合、左右いずれか一方の検出領域の行検出配線7にタッチ容量Ctが形成された場合でも、あたかも他方の検出領域の行検出配線7にもタッチ容量Ctが形成されたような偽検出値が現れる。このことは、換言すると、左右の検出系、すなわち左行検出配線7aおよび右行検出配線7bのうちの一方には、他方から、左右の検出配線のカップリング容量Ccyを介して、クロストークが発生するということもできる。このように、左検出領域DLおよび右検出領域DRに対応する検出系を並行して検出動作を行うと、検出系の干渉が発生する。   As described above, when the left row detection wiring 7a and the right row detection wiring 7b that are opposed to each other in the divided portion of the left detection region DL and the right detection region DR are detected in parallel, either the left or right detection region is detected. Even when the touch capacitance Ct is formed in the row detection wiring 7, a false detection value appears as if the touch capacitance Ct was also formed in the row detection wiring 7 in the other detection region. In other words, crosstalk occurs in one of the left and right detection systems, that is, the left row detection wiring 7a and the right row detection wiring 7b from the other via the coupling capacitance Ccy of the left and right detection wirings. It can also occur. As described above, when detection operations corresponding to the left detection region DL and the right detection region DR are performed in parallel, detection system interference occurs.

このような検出結果を用いて、図4に示すように、左静電容量検出回路(L)22aおよび右静電容量検出回路(R)22bの後段のタッチ座標算出回路23によってタッチ座標値を算出すると、前述の偽検出値が、タッチの発生の有無の誤判定を生じさせる可能性がある。たとえば、誤判定の一例としては、偽検出値が現れる検出領域にも別のタッチが発生した場合、それに応じたタッチ容量Ctの検出値と偽検出値とのどちらが正しいかの判定が困難となったり、当該検出領域で偽検出値に対応する位置に更にもう1点のタッチが発生しているかのように判定されてしまったりする。したがって、偽検出値が発生することは望ましくない。そこで、本実施の形態では、以下のような構成にしている。   Using such a detection result, as shown in FIG. 4, the touch coordinate value is calculated by the touch coordinate calculation circuit 23 at the subsequent stage of the left capacitance detection circuit (L) 22a and the right capacitance detection circuit (R) 22b. When calculated, the false detection value described above may cause an erroneous determination as to whether or not a touch has occurred. For example, as an example of erroneous determination, when another touch occurs in the detection region where the false detection value appears, it is difficult to determine which of the touch capacitance Ct detection value and the false detection value is correct. Or it may be determined as if another touch has occurred at a position corresponding to the false detection value in the detection area. Therefore, it is not desirable that a false detection value is generated. Therefore, in this embodiment, the following configuration is adopted.

図8は、本発明の第1の実施の形態のタッチパネルにおける行検出配線7のスキャン順序を模式的に示す図である。図8では、図6と同様に、左検出領域DLの第3左列検出配線WxL(3)と第3左行検出配線WyL(3)との交差部分の中央部付近に、指示体のタッチによってタッチ領域Tが生じた場合を示している。本実施の形態では、図8に示すように、左検出領域DLの行検出配線7aのスキャン順序と、右検出領域DRの行検出配線7bのスキャン順序とをずらす。すなわち、スキャンをオフセットさせる。図8では、たとえば、左検出領域DLの行検出配線7aは、第1左行検出配線WyL(1)、第2左行検出配線WyL(2)、・・・、第5左行検出配線Wy(5)、第6左行検出配線WyL(6)の順にスキャンする。他方、右検出領域DRの行検出配線7bは、第4右行検出配線WyR(4)、第5右行検出配線WyR(5)、第6右行検出配線WyR(6)、第1右行検出配線WyR(1)、第2右行検出配線WyR(2)、第3右行検出配線WyR(3)の順にスキャンする。   FIG. 8 is a diagram schematically illustrating the scan order of the row detection wiring 7 in the touch panel according to the first embodiment of the present invention. In FIG. 8, as in FIG. 6, the indicator touches near the center of the intersection of the third left column detection wiring WxL (3) and the third left row detection wiring WyL (3) in the left detection region DL. Shows a case where the touch region T is generated. In the present embodiment, as shown in FIG. 8, the scan order of the row detection wiring 7a in the left detection region DL is shifted from the scan order of the row detection wiring 7b in the right detection region DR. That is, the scan is offset. In FIG. 8, for example, the row detection wiring 7a in the left detection region DL includes a first left row detection wiring WyL (1), a second left row detection wiring WyL (2),..., A fifth left row detection wiring Wy. (5) Scan in the order of the sixth left row detection wiring WyL (6). On the other hand, the row detection wiring 7b in the right detection region DR includes the fourth right row detection wiring WyR (4), the fifth right row detection wiring WyR (5), the sixth right row detection wiring WyR (6), and the first right row. Scanning is performed in the order of the detection wiring WyR (1), the second right-row detection wiring WyR (2), and the third right-row detection wiring WyR (3).

このように本実施の形態では、スキャン順序をずらすことによって、左検出領域DLおよび右検出領域DRの分割部で対向して隣接する2つの行検出配線7a,7b、たとえば第j左行検出配線WyL(j)および第j右行検出配線WyR(j)を異なるタイミングでセレクタ回路27が選択するようにする。つまり、分割部で対向して隣接する2つの行検出配線7a,7bによる静電容量が同時に並行して検出されないようにする。これによって、図6に示す場合とは異なり、図8に示すように、右検出領域DRに偽検出値が現れないようにすることができる。つまり、本実施の形態では、偽検出値が現れることを防ぐことができるので、タッチの発生の有無の誤判定を防ぐことができる。   As described above, in the present embodiment, by shifting the scanning order, two row detection wirings 7a and 7b that are adjacent to each other at the divided portions of the left detection region DL and the right detection region DR, for example, the jth left row detection wiring. The selector circuit 27 selects WyL (j) and the j-th right row detection wiring WyR (j) at different timings. That is, the electrostatic capacitance by the two adjacent row detection wirings 7a and 7b facing each other in the division unit is prevented from being detected simultaneously. Thus, unlike the case shown in FIG. 6, it is possible to prevent the false detection value from appearing in the right detection region DR as shown in FIG. That is, in the present embodiment, it is possible to prevent a false detection value from appearing, and thus it is possible to prevent erroneous determination of whether or not a touch has occurred.

行検出配線7の左検出領域DLにおけるスキャン順序と右検出領域DRにおけるスキャン順序とのずれ量を「スキャンオフセット量」という。たとえば図8に示す例では、行検出配線7における右検出領域DRの左検出領域DLに対するスキャンオフセット量は「3」である。このスキャンオフセット量は一例であり、これに限定されない。   A shift amount between the scan order in the left detection region DL and the scan order in the right detection region DR of the row detection wiring 7 is referred to as a “scan offset amount”. For example, in the example shown in FIG. 8, the scan offset amount of the right detection region DR with respect to the left detection region DL in the row detection wiring 7 is “3”. This scan offset amount is an example and is not limited to this.

図9は、本発明の第1の実施の形態におけるタッチスクリーン1へのタッチ容量形成時の左検出領域DLおよび右検出領域DRの等価回路を示す等価回路図である。前述の図7に示した場合と同様に、たとえば左検出領域DLの第j左行検出配線WyL(j)にタッチ領域Tが発生すると、第j左行検出配線WyL(j)は、タッチ領域Tを挟んで、2つの抵抗素子Rwa,Rwb、すなわち第1抵抗素子Rwaおよび第2抵抗素子Rwbを備えることになる。このとき、タッチ領域Tと第j左行検出配線WyL(j)との間に静電容量、すなわちタッチ容量Ctが形成される。そして、第j左行検出配線WyL(j)がスキャンされるとき、第1抵抗素子Rwaが、左行配線スイッチ回路Y(L)21aの対応するセレクタ回路27を介して、左側静電容量検出回路(L)22aの検出端26aに接続される。   FIG. 9 is an equivalent circuit diagram showing an equivalent circuit of the left detection region DL and the right detection region DR when the touch capacitance is formed on the touch screen 1 according to the first embodiment of the present invention. Similarly to the case shown in FIG. 7 described above, for example, when a touch region T occurs in the jth left row detection wiring WyL (j) of the left detection region DL, the jth left row detection wiring WyL (j) Two resistance elements Rwa and Rwb, that is, a first resistance element Rwa and a second resistance element Rwb are provided across T. At this time, an electrostatic capacitance, that is, a touch capacitance Ct is formed between the touch region T and the j-th left row detection wiring WyL (j). When the j-th left row detection wiring WyL (j) is scanned, the first resistance element Rwa detects the left capacitance via the corresponding selector circuit 27 of the left-row wiring switch circuit Y (L) 21a. It is connected to the detection end 26a of the circuit (L) 22a.

左検出領域DLの第k(kは自然数)番目の左行検出配線(以下「第k左行検出配線」という場合がある)WyL(k)は、1つの抵抗素子(以下「第4抵抗素子」という場合がある)Rwを備えることになる。第k左行検出配線WyL(k)がスキャンされるとき、第4抵抗素子Rwが、左行配線スイッチ回路Y(L)21aの対応するセレクタ回路27を介して、左側静電容量検出回路(L)22aの検出端26aに接続される。   The kth (k is a natural number) left row detection wiring (hereinafter sometimes referred to as “kth left row detection wiring”) WyL (k) of the left detection region DL is one resistance element (hereinafter “fourth resistance element”). Rw) will be provided. When the k-th left-row detection wiring WyL (k) is scanned, the fourth resistance element Rw passes through the selector circuit 27 corresponding to the left-row wiring switch circuit Y (L) 21a and the left capacitance detection circuit ( L) Connected to the detection end 26a of 22a.

右検出領域DRの第j右行検出配線WyR(j)は、図7に示した場合と同様に、1つの抵抗素子、すなわち第3抵抗素子Rwを備える。第j右行検出配線WyR(j)がスキャンされるとき、第3抵抗素子Rwが、右行配線スイッチ回路Y(R)の対応するセレクタ回路27を介して、右側静電容量検出回路(R)22bの検出端26bに接続される。   The j-th right-row detection wiring WyR (j) in the right detection region DR includes one resistance element, that is, the third resistance element Rw, as in the case illustrated in FIG. When the j-th right-row detection wiring WyR (j) is scanned, the third resistance element Rw passes through the selector circuit 27 corresponding to the right-row wiring switch circuit Y (R) and the right electrostatic capacitance detection circuit (R ) It is connected to the detection end 26b of 22b.

右検出領域DRの第k(kは自然数)番目の右行検出配線(以下「第k右行検出配線」という場合がある)WyR(k)は、1つの抵抗素子(以下「第5抵抗素子」という場合がある)Rwを備える。第k右行検出配線WyR(k)がスキャンされるとき、第5抵抗素子Rwが、右行配線スイッチ回路Y(R)21bの対応するセレクタ回路27を介して、右側静電容量検出回路(R)22bの検出端26bに接続される。   The k-th (k is a natural number) right-row detection wiring (hereinafter sometimes referred to as “k-th right-row detection wiring”) WyR (k) of the right detection region DR is a single resistance element (hereinafter “fifth resistance element”). Rw). When the k-th right-row detection wiring WyR (k) is scanned, the fifth resistance element Rw passes through the selector circuit 27 corresponding to the right-row wiring switch circuit Y (R) 21b and the right capacitance detection circuit ( R) connected to the detection end 26b of 22b.

左検出領域DLの第j左行検出配線WyL(j)と、右検出領域DRの第j右行検出配線WyR(j)とは、第2抵抗素子Rwbと第3抵抗素子Rwとの間に形成されるカップリング容量Ccyを介して接続される。また左検出領域DLの第k左行検出配線WyL(k)と、右検出領域DRの第k右行検出配線WyR(k)とは、第4抵抗素子Rwと第5抵抗素子Rwとの間に形成されるカップリング容量Ccyを介して接続される。   The jth left row detection wiring WyL (j) in the left detection region DL and the jth right row detection wiring WyR (j) in the right detection region DR are between the second resistance element Rwb and the third resistance element Rw. They are connected via a coupling capacitor Ccy that is formed. The kth left row detection wiring WyL (k) in the left detection region DL and the kth right row detection wiring WyR (k) in the right detection region DR are between the fourth resistance element Rw and the fifth resistance element Rw. Are connected via a coupling capacitor Ccy.

本実施の形態では、たとえば図9に示すように、左検出領域DLの第j左行検出配線WyL(j)がスキャンされるときに、右検出領域DRの第k右行検出配線WyR(k)がスキャンされる。このとき、第k右行検出配線WyR(k)の第5抵抗素子Rwは、右行配線スイッチ回路Y(R)21bの対応するセレクタ回路27を介して、右側静電容量検出回路(R)22bの検出端26bに接続される。   In the present embodiment, for example, as shown in FIG. 9, when the jth left row detection wiring WyL (j) in the left detection region DL is scanned, the kth right row detection wiring WyR (k) in the right detection region DR. ) Is scanned. At this time, the fifth resistance element Rw of the k-th right-row detection wiring WyR (k) is connected to the right-side capacitance detection circuit (R) via the corresponding selector circuit 27 of the right-row wiring switch circuit Y (R) 21b. 22b is connected to the detection end 26b.

他方、左検出領域DLの第j左行検出配線WyL(j)がスキャンされるとき、左検出領域DLおよび右検出領域DRの分割部で対向して隣接する右検出領域DRの第j右行検出配線WyR(j)には、右側静電容量検出回路(R)22bの検出端26bの検出電圧が右側バッファ回路25b、および右行配線スイッチ回路Y(R)21bの対応するセレクタ回路27を介して印加される。   On the other hand, when the j-th left row detection wiring WyL (j) in the left detection region DL is scanned, the j-th right row of the right detection region DR that is adjacent to each other at the divided portion of the left detection region DL and the right detection region DR. In the detection wiring WyR (j), the detection voltage at the detection end 26b of the right capacitance detection circuit (R) 22b is supplied to the right buffer circuit 25b and the corresponding selector circuit 27 of the right row wiring switch circuit Y (R) 21b. Applied.

同様に、左検出領域DLの第j左行検出配線WyL(j)と並行して右検出領域DRの第j右行検出配線WyR(j)がスキャンされるとき、左検出領域DLの第j左行検出配線WyL(j)には、左側静電容量検出回路(L)22aの検出端26aの検出電圧が左側バッファ回路25a、左行配線スイッチ回路Y(L)21aの対応するセレクタ回路27を介して印加される。   Similarly, when the jth right row detection wiring WyR (j) of the right detection region DR is scanned in parallel with the jth left row detection wiring WyL (j) of the left detection region DL, the jth of the left detection region DL is scanned. In the left row detection wiring WyL (j), the detection voltage of the detection end 26a of the left capacitance detection circuit (L) 22a is the selector circuit 27 corresponding to the left buffer circuit 25a and the left row wiring switch circuit Y (L) 21a. Applied.

図10および図11は、本発明の第1の実施の形態における検出配線のスキャンシーケンスを示すタイミングチャートである。図10は、左検出領域DLにおける検出配線のスキャンシーケンスを示すタイミングチャートであり、図11は、右検出領域DRにおける検出配線のスキャンシーケンスを示すタイミングチャートである。   FIG. 10 and FIG. 11 are timing charts showing the scan sequence of the detection wiring in the first embodiment of the present invention. FIG. 10 is a timing chart showing a detection wiring scan sequence in the left detection region DL, and FIG. 11 is a timing chart showing a detection wiring scan sequence in the right detection region DR.

本実施の形態では、図10に示すように、左行配線スイッチ回路Y(L)21aによって、左検出領域DLの左行検出配線7aが、第1左行検出配線WyL(1)、第2左行検出配線WyL(2)、・・・、第5左行検出配線WyL(5)、第6左行検出配線WyL(6)の順にスキャンされ、検出対象として左側静電容量検出回路(L)22aに接続され、静電容量が検出される。   In this embodiment, as shown in FIG. 10, the left row wiring switch circuit Y (L) 21a causes the left row detection wiring 7a in the left detection region DL to be the first left row detection wiring WyL (1), the second The left-row detection wiring WyL (2),..., The fifth left-row detection wiring WyL (5), the sixth left-row detection wiring WyL (6) are scanned in this order, and the left capacitance detection circuit (L ) Connected to 22a and the capacitance is detected.

これと並行して右検出領域DRの右行検出配線7bがスキャンされる。このとき、図11に示すように、右検出領域DRの右行検出配線7bは、左検出領域DLとはオフセットして、第4右行検出配線WyR(4)、第5右行検出配線WyR(5)、・・・、第2右行検出配線WyR(2)、第3右行検出配線WyR(3)の順にスキャンされ、検出対象として右側静電容量検出回路(R)22bに接続され、静電容量が検出される。   In parallel with this, the right row detection wiring 7b in the right detection region DR is scanned. At this time, as shown in FIG. 11, the right row detection wiring 7b in the right detection region DR is offset from the left detection region DL, and the fourth right row detection wiring WyR (4) and the fifth right row detection wiring WyR. (5),..., Second right-row detection wiring WyR (2), third right-row detection wiring WyR (3) are scanned in this order and connected to the right capacitance detection circuit (R) 22b as a detection target. The capacitance is detected.

このようにして、左右の検出領域DL,DRの行検出配線7a,7bを並行してスキャンおよび検出した後、左右の検出領域DL,DRの列検出配線6a,6bを並行してスキャンおよび検出する動作に移行する。   In this way, after the row detection wirings 7a and 7b in the left and right detection areas DL and DR are scanned and detected in parallel, the column detection wirings 6a and 6b in the left and right detection areas DL and DR are scanned and detected in parallel. Move to the operation.

図12は、タッチスクリーン1の左検出領域DLおよび右検出領域DRの分割部における列検出配線6a,6b間のカップリング容量Ccxを説明するための図である。左検出領域DLに対応する第1〜第6左行検出配線WyL(1)〜WyL(6)と、右検出領域DRに対応する第1〜第6右行検出配線WyR(1)〜WyR(6)との間には、前述の図6に示すように、それぞれの分割部においてカップリング容量Ccyが生じる。同様に、列検出配線6a,6bにおいても、図12に示すように、分割部において、分割部の延在方向である長手方向に沿って隣接する、すなわち分割部で対向して隣接する列検出配線6a,6b間に、カップリング(結合)容量Ccxが生じる。本実施の形態では、第4左列検出配線WxL(4)と、第1右列検出配線WxR(1)との間に、カップリング容量Ccxが生じる。   FIG. 12 is a diagram for explaining the coupling capacitance Ccx between the column detection wirings 6a and 6b in the divided portion of the left detection region DL and the right detection region DR of the touch screen 1. First to sixth left row detection lines WyL (1) to WyL (6) corresponding to the left detection region DL, and first to sixth right row detection lines WyR (1) to WyR () corresponding to the right detection region DR. 6), a coupling capacitance Ccy is generated in each divided portion as shown in FIG. Similarly, also in the column detection wirings 6a and 6b, as shown in FIG. 12, in the divided portions, the column detection adjacent to each other along the longitudinal direction that is the extending direction of the divided portions, that is, adjacent to each other in the divided portions. A coupling capacitance Ccx is generated between the wirings 6a and 6b. In the present embodiment, a coupling capacitor Ccx is generated between the fourth left column detection wiring WxL (4) and the first right column detection wiring WxR (1).

図12に示すように、たとえば第4左列検出配線WxL(4)と第3左行検出配線WyL(3)との交差部分の中央部付近に、指示体のタッチによってタッチ領域Tが生じると、タッチ領域Tと第4左列検出配線WxL(4)との間に静電容量であるタッチ容量が形成される。この状態で、左列配線スイッチ回路X(L)20aおよび右列配線スイッチ回路X(R)20bによって、左検出領域DLおよび右検出領域DRの列検出配線6a,6bをスキャンする場合を考える。この場合に、たとえば左検出領域DLの第4左列検出配線WxL(4)と右検出領域DRの第1右列検出配線WxR(1)とを並行して同時に検出対象として選択し、それぞれ左側静電容量検出回路(L)22aおよび右側静電容量検出回路(R)22bによって検出する。このとき、第4左列検出配線WxL(4)に生じたタッチ容量が、第1右列検出配線WxR(1)を選択して検出する場合にも見えてしまい、右側静電容量検出回路(R)20bに偽検出値が生じてしまう。   As shown in FIG. 12, for example, when a touch area T is generated near the center of the intersection of the fourth left column detection wiring WxL (4) and the third left row detection wiring WyL (3) by the touch of the indicator. A touch capacitance that is an electrostatic capacitance is formed between the touch region T and the fourth left column detection wiring WxL (4). In this state, consider a case where the left column wiring switch circuit X (L) 20a and the right column wiring switch circuit X (R) 20b scan the column detection wirings 6a and 6b in the left detection region DL and the right detection region DR. In this case, for example, the fourth left column detection wiring WxL (4) in the left detection region DL and the first right column detection wiring WxR (1) in the right detection region DR are simultaneously selected as detection targets in parallel, Detection is performed by a capacitance detection circuit (L) 22a and a right capacitance detection circuit (R) 22b. At this time, the touch capacitance generated in the fourth left column detection wiring WxL (4) also appears when the first right column detection wiring WxR (1) is selected and detected, and the right capacitance detection circuit ( R) A false detection value is generated in 20b.

そこで本実施の形態では、左検出領域DLおよび右検出領域DRの分割部で対向して隣接する2つの列検出用配線、すなわち第4左列検出配線WxL(4)と第1右列検出配線WxR(1)とを、異なるタイミングでセレクタ回路27が選択するようにする。つまり、分割部で対向して隣接する2つの行検出配線7a,7bが並行して同時に選択して検出することがないように、スキャンを行う。本実施の形態では、前述の図10に示すように、左列配線スイッチ回路X(L)20aによって左検出領域DLの列検出配線6aが、第1左列検出配線WxL(1)、第2左列検出配線WxL(2)、第3左列検出配線WxL(3)、第4左列検出配線WxL(4)の順にスキャンされて選択される。これと並行して、前述の図11に示すように、右検出領域DRの列検出配線6bが、第1右列検出配線WxR(1)、第2右列検出配線WxR(2)、第3右列検出配線WxR(3)、第4右列検出配線WxR(4)の順にスキャンされる。   Therefore, in the present embodiment, two column detection wirings that are adjacent to each other in the divided portion of the left detection region DL and the right detection region DR, that is, the fourth left column detection wiring WxL (4) and the first right column detection wiring. The selector circuit 27 selects WxR (1) at different timings. That is, scanning is performed so that two row detection wirings 7a and 7b that face each other at the dividing portion and are not simultaneously selected and detected in parallel. In the present embodiment, as shown in FIG. 10 described above, the left column wiring switch circuit X (L) 20a causes the column detection wiring 6a in the left detection region DL to be changed to the first left column detection wiring WxL (1), the second The left column detection wiring WxL (2), the third left column detection wiring WxL (3), and the fourth left column detection wiring WxL (4) are scanned and selected in this order. In parallel with this, as shown in FIG. 11 described above, the column detection wiring 6b in the right detection region DR includes the first right column detection wiring WxR (1), the second right column detection wiring WxR (2), the third Scanning is performed in the order of the right column detection wiring WxR (3) and the fourth right column detection wiring WxR (4).

このようにして、第4左列検出配線WxL(4)と第1右列検出配線WxR(1)とが同時に選択されないようにしている。これによって、分割部で隣接する第4左列検出配線WxL(4)および第1右列検出配線WxR(1)のいずれか一方にタッチ容量が発生し、それを選択して検出するときに、カップリング容量Ccxを介して、他方の列検出配線6の偽検出値が発生することを防止することができる。   In this way, the fourth left column detection wiring WxL (4) and the first right column detection wiring WxR (1) are not selected at the same time. As a result, when a touch capacitance is generated in one of the fourth left column detection wiring WxL (4) and the first right column detection wiring WxR (1) adjacent to each other in the division unit, and it is selected and detected, It is possible to prevent the false detection value of the other column detection wiring 6 from being generated via the coupling capacitor Ccx.

このようにして、左検出領域DLおよび右検出領域DRの行検出配線7および列検出配線6が全て、並行してスキャンおよび検出される。そして、タッチ座標算出回路23では、たとえば、行検出配線7の静電容量の検出結果の最大値、および列検出配線6の静電容量の検出結果の最大値が、所定の閾値以上となるか否かによってタッチの有無が判定される。タッチ有りと判定されたときには、たとえば最大値を示す検出配線と隣接する検出配線の検出結果をも用いて、タッチ座標が補間演算され、検出タッチ座標データとして、図示しない外部の装置へ出力される。このような一連の動作が繰返される。   In this manner, the row detection wiring 7 and the column detection wiring 6 in the left detection area DL and the right detection area DR are all scanned and detected in parallel. In the touch coordinate calculation circuit 23, for example, whether the maximum value of the capacitance detection result of the row detection wiring 7 and the maximum value of the capacitance detection result of the column detection wiring 6 are equal to or greater than a predetermined threshold value. The presence / absence of a touch is determined based on whether or not it is present. When it is determined that there is a touch, for example, the touch coordinates are interpolated using also the detection result of the detection wiring adjacent to the maximum value and the detection wiring adjacent thereto, and the detected touch coordinate data is output to an external device (not shown). . Such a series of operations is repeated.

以上のように本実施の形態では、左検出領域DLの行検出配線7aのスキャン順序と、右検出領域DRの行検出配線7bのスキャン順序とをずらす、すなわちスキャンをオフセットさせることによって、分割部で対向して隣接する左右の行検出配線7a,7bが並行して同時に選択されないようにスキャンするように構成している。したがって、左右のいずれか一方の検出領域の行検出配線7にタッチ容量が生じたときに、分割部で隣接する左右の各検出領域の行検出配線7a,7b間のカップリング容量を介して、他方の行検出配線7の静電容量の検出結果として、偽検出値が現れることを防止することができる。   As described above, in the present embodiment, the dividing unit is shifted by shifting the scan order of the row detection wiring 7a in the left detection region DL and the scan order of the row detection wiring 7b in the right detection region DR, that is, by offsetting the scan. The left and right row detection wirings 7a and 7b that are adjacent to each other are scanned so as not to be simultaneously selected in parallel. Therefore, when a touch capacitance is generated in the row detection wiring 7 in either one of the left and right detection regions, the coupling capacitance between the row detection wirings 7a and 7b in the left and right detection regions adjacent to each other in the divided portion is used. As a result of detecting the capacitance of the other row detection wiring 7, it is possible to prevent a false detection value from appearing.

また本実施の形態では、分割部で隣接する左右の列検出配線6が並行して同時に選択されないようにスキャンするように構成している。したがって、分割部で、分割部の延在方向である長手方向に沿って隣接する左検出領域DLおよび右検出領域DRの列検出配線6a,6bのうち、一方の列検出配線6にタッチ容量が生じたときに、分割部で一方の列検出配線6と隣接する他方の列検出配線6との間のカップリング容量を介して、他方の列検出配線6の静電容量の検出結果として、偽検出値が現れることを防止することができる。   In the present embodiment, scanning is performed so that the left and right column detection wirings 6 adjacent to each other in the dividing unit are not simultaneously selected. Accordingly, in the divided portion, one column detection wiring 6 has a touch capacitance among the column detection wirings 6a and 6b of the left detection region DL and the right detection region DR which are adjacent to each other along the longitudinal direction which is the extending direction of the divided portion. When this occurs, as a result of detecting the capacitance of the other column detection wiring 6 through the coupling capacitance between the one column detection wiring 6 and the other adjacent column detection wiring 6 in the dividing unit, The detection value can be prevented from appearing.

また本実施の形態では、非選択の検出用配線6,7には、対応するバッファ回路25a,25bの出力電圧が印加される。これによって、検出対象として選択された検出用配線6,7と、それと同じ検出領域にある非選択の検出用配線6,7との間に形成されるカップリング容量を低減することができるので、検出感度を向上することが可能となる。   In the present embodiment, the output voltages of the corresponding buffer circuits 25a and 25b are applied to the non-selected detection wirings 6 and 7, respectively. As a result, the coupling capacitance formed between the detection wirings 6 and 7 selected as the detection target and the non-selection detection wirings 6 and 7 in the same detection region can be reduced. Detection sensitivity can be improved.

<第2の実施の形態>
前述のように、静電容量検出回路として、たとえば測定静電容量を含むRC回路による弛張発振回路を用いる場合、左右の検出系の左側静電容量検出回路(L)22aおよび右側静電容量検出回路(R)22bの発振は非同期である。したがって、左検出領域DLの第j左行検出配線WyL(j)をスキャンするとき、右検出領域DRに対応した検出端26bの検出電圧が、分割部で隣接する右検出領域DRの第j右行検出配線WyR(j)に右側バッファ回路25bを介して印加される。右検出領域DRに対応した検出端26bの検出電圧は、カップリング容量Ccyを中継して、左検出領域DLの第j左行検出配線WyL(j)に印加されることとなる。左検出領域DLの検出から見ると、検出とは無関係な電圧、すなわちノイズとなって現れる。
<Second Embodiment>
As described above, for example, when a relaxation oscillation circuit using an RC circuit including a measurement capacitance is used as the capacitance detection circuit, the left capacitance detection circuit (L) 22a and the right capacitance detection of the left and right detection systems. The oscillation of the circuit (R) 22b is asynchronous. Therefore, when the jth left row detection wiring WyL (j) in the left detection region DL is scanned, the detection voltage of the detection end 26b corresponding to the right detection region DR is the jth right of the right detection region DR adjacent to the division unit. Applied to the row detection wiring WyR (j) via the right buffer circuit 25b. The detection voltage of the detection end 26b corresponding to the right detection region DR is applied to the jth left row detection wiring WyL (j) of the left detection region DL via the coupling capacitor Ccy. When viewed from the detection of the left detection region DL, it appears as a voltage unrelated to detection, that is, noise.

このことは、右検出領域DRの検出においても同様に当てはまり、左検出領域DLに対応した検出端26aの検出電圧が左側バッファ回路25aを介して印加され、この電圧が、カップリング容量Ccyを中継して、右検出領域DRの検出から見ると、ノイズとなって現れる。以上のようなノイズを「カップリングノイズ」という。   This also applies to the detection of the right detection region DR, and the detection voltage of the detection end 26a corresponding to the left detection region DL is applied via the left buffer circuit 25a, and this voltage relays the coupling capacitor Ccy. When viewed from the detection of the right detection region DR, it appears as noise. Such noise is called “coupling noise”.

このようなカップリングノイズの大きさは、たとえば左行配線スイッチ回路Y(L)21aおよび右行配線スイッチ回路Y(R)21b、ならびに左側静電容量検出回路(L)22aおよび右側静電容量検出回路(R)22bなどの回路が有する寄生容量などの静電容量とカップリング容量Ccとの関係に依存する。前者を大きくすることで、カップリングノイズ量は低減することが可能ではあるが、その反面、検出時間および検出感度の点からは望ましくない。   The magnitude of such coupling noise is, for example, the left row wiring switch circuit Y (L) 21a and the right row wiring switch circuit Y (R) 21b, the left capacitance detection circuit (L) 22a, and the right capacitance. It depends on the relationship between the capacitance such as the parasitic capacitance of the circuit such as the detection circuit (R) 22b and the coupling capacitance Cc. Although the amount of coupling noise can be reduced by increasing the former, it is not desirable in terms of detection time and detection sensitivity.

前述の第1の実施の形態において、図12を参照して説明したように、分割部で隣接する列検出配線6間には、カップリング容量Ccxが生じる。したがって、左検出領域DLの第4左列検出配線WxL(4)をスキャンするとき、この第4左列検出配線WxL(4)に接続される検出端26aの検出電圧が、分割部で隣接する右検出領域DRの第1右列検出配線WxR(1)に印加され、右検出領域DRの右側静電容量検出回路(R)20bの検出端26bにノイズとなって現れる。   In the first embodiment described above, as described with reference to FIG. 12, the coupling capacitance Ccx is generated between the column detection wirings 6 adjacent to each other in the dividing portion. Therefore, when scanning the fourth left column detection wiring WxL (4) in the left detection region DL, the detection voltage of the detection end 26a connected to the fourth left column detection wiring WxL (4) is adjacent in the dividing unit. It is applied to the first right column detection wiring WxR (1) in the right detection region DR, and appears as noise at the detection end 26b of the right capacitance detection circuit (R) 20b in the right detection region DR.

そこで本実施の形態では、左検出領域DLの第j左行検出配線WyL(j)を検出対象として選択するとき、分割部で隣接する右検出領域DRの第j右行検出配線WyR(j)への印加電圧を、たとえばグランド電位などの固定電位とする。同様に、右検出領域DRの第k右行検出配線WyR(k)を検出対象として選択するとき、分割部で隣接する左検出領域DLの第k左行検出配線WyL(k)への印加電圧を、たとえばグランド電位などの固定電位とする。そして、左検出領域DLおよび右検出領域DRのそれぞれが列検出配線6を順次検出対象として選択して検出するときには、第1の実施の形態と同様に、行検出配線とのクロス容量を低減するために、検出端26a,26bの検出電位を、左側および右側バッファ回路25a,25bを介して印加する。   Therefore, in the present embodiment, when the jth left row detection wiring WyL (j) in the left detection region DL is selected as a detection target, the jth right row detection wiring WyR (j) in the right detection region DR adjacent to the division unit. The voltage applied to is a fixed potential such as a ground potential. Similarly, when the k-th right row detection wiring WyR (k) in the right detection region DR is selected as a detection target, the applied voltage to the k-th left row detection wiring WyL (k) in the left detection region DL adjacent in the division unit. Is a fixed potential such as a ground potential. When each of the left detection region DL and the right detection region DR sequentially selects and detects the column detection wiring 6 as a detection target, the cross capacitance with the row detection wiring is reduced as in the first embodiment. For this purpose, the detection potentials of the detection ends 26a and 26b are applied via the left and right buffer circuits 25a and 25b.

図13は、本発明の第2の実施の形態における左列配線スイッチ回路X(L)20aの構成を示す図である。左行配線スイッチ回路Y(L)21a、右行配線スイッチ回路Y(R)21bおよび右列配線スイッチ回路X(R)20bは、図13に示す左列配線スイッチ回路X(L)20aと同様の構成であるので、記載を省略する。左列配線スイッチ回路X(L)20a、左行配線スイッチ回路Y(L)21a、右行配線スイッチ回路Y(R)21bおよび右列配線スイッチ回路X(R)20bを除くその他の構成は、第1の実施の形態と同様であるので、図示および詳細な説明を省略する。   FIG. 13 is a diagram showing a configuration of the left column wiring switch circuit X (L) 20a according to the second embodiment of the present invention. The left row wiring switch circuit Y (L) 21a, the right row wiring switch circuit Y (R) 21b, and the right column wiring switch circuit X (R) 20b are the same as the left column wiring switch circuit X (L) 20a shown in FIG. Since it is the structure of this, description is abbreviate | omitted. Other configurations except the left column wiring switch circuit X (L) 20a, the left row wiring switch circuit Y (L) 21a, the right row wiring switch circuit Y (R) 21b, and the right column wiring switch circuit X (R) 20b are as follows: Since it is the same as that of the first embodiment, illustration and detailed description are omitted.

検出対象として選択される行検出配線7に対応するセレクタ回路27は、前述の第1の実施の形態と同様に、検出制御回路24からの指令に基づいて、第1接点a側に切替えられて、左行配線スイッチ回路Y(L)21aでは、左側静電容量検出回路(L)22aの検出端に接続され、右行配線スイッチ回路Y(R)21bでは、右側静電容量検出回路(R)22bの検出端に接続される。   The selector circuit 27 corresponding to the row detection wiring 7 selected as the detection target is switched to the first contact a side based on a command from the detection control circuit 24 as in the first embodiment. The left row wiring switch circuit Y (L) 21a is connected to the detection end of the left capacitance detection circuit (L) 22a, and the right row wiring switch circuit Y (R) 21b is connected to the right capacitance detection circuit (R). ) Connected to the detection end of 22b.

検出対象として選択される行検出配線7以外の行検出配線7、すなわち非選択の行検出配線7に対応するセレクタ回路27は、第2接点b側に切替えられ、2対1セレクタ回路30で選択された電位を行検出配線7に印加する。2対1セレクタ回路30は、検出制御回路24からの指令に基づいて、行検出配線7をスキャンして検出するときには、第4接点d側に切替えられる。また2対1セレクタ回路30は、列検出配線6をスキャンして検出するときには、第3接点c側に切替えられる。これによって、左行配線スイッチ回路Y(L)21aでは、左側バッファ回路25aの出力電圧がセレクタ回路27の各第2接点b側ノードへ出力され、右行配線スイッチ回路Y(R)21bでは、右側バッファ回路25bの出力電圧が、セレクタ回路27の各第2接点b側ノードへ出力される。   The selector circuit 27 corresponding to the row detection wiring 7 other than the row detection wiring 7 selected as the detection target, that is, the non-selected row detection wiring 7 is switched to the second contact b side and selected by the 2-to-1 selector circuit 30. The applied potential is applied to the row detection wiring 7. The 2-to-1 selector circuit 30 is switched to the fourth contact d side when scanning and detecting the row detection wiring 7 based on a command from the detection control circuit 24. The 2-to-1 selector circuit 30 is switched to the third contact c side when the column detection wiring 6 is detected by scanning. Thus, in the left row wiring switch circuit Y (L) 21a, the output voltage of the left buffer circuit 25a is output to each second contact b side node of the selector circuit 27, and in the right row wiring switch circuit Y (R) 21b, The output voltage of the right buffer circuit 25 b is output to each second contact b side node of the selector circuit 27.

すなわち、左検出領域DLの第j左行検出配線WyL(j)を選択して静電容量を検出するときには、少なくとも分割部で隣接する右検出領域DRの第j右行検出配線WyR(j)には、グランド電位などの固定電位が印加される。また、右検出領域DRの第k右行検出配線WyR(k)を選択して静電容量を検出するときには、少なくとも分割部で隣接する左検出領域DLの第k左行検出配線WyL(k)には、グランド電位などの固定電位が印加される。   That is, when the capacitance is detected by selecting the jth left row detection wiring WyL (j) in the left detection region DL, at least the jth right row detection wiring WyR (j) in the right detection region DR adjacent to the division unit. A fixed potential such as a ground potential is applied to. Further, when the k-th right-row detection wiring WyR (k) in the right detection region DR is selected and the capacitance is detected, at least the k-th left-row detection wiring WyL (k) in the left detection region DL adjacent to the division unit. A fixed potential such as a ground potential is applied to.

そして、左検出領域DLおよび右検出領域DRともに列検出配線6を選択して検出するときには、左検出領域DLの行検出配線7aには、左側静電容量検出回路(L)22aの検出端の検出電圧を左側バッファ回路25aでバッファリングした電圧が印加される。また右検出領域DRの行検出配線7bには、右側静電容量検出回路(R)22bの検出端の検出電圧を右側バッファ回路25bでバッファリングした電圧が印加される。これによって、前述の第1の実施の形態と同様に、列検出配線6を選択して検出するときの行検出配線7のクロス容量を低減することができる。   When the column detection wiring 6 is selected and detected in both the left detection area DL and the right detection area DR, the row detection wiring 7a of the left detection area DL is connected to the detection end of the left capacitance detection circuit (L) 22a. A voltage obtained by buffering the detection voltage by the left buffer circuit 25a is applied. A voltage obtained by buffering the detection voltage at the detection end of the right capacitance detection circuit (R) 22b with the right buffer circuit 25b is applied to the row detection wiring 7b in the right detection region DR. As a result, as in the first embodiment, the cross capacitance of the row detection wiring 7 when the column detection wiring 6 is selected and detected can be reduced.

図14および図15は、本発明の第2の実施の形態における検出配線のスキャンシーケンスを示すタイミングチャートである。図14は、左検出領域DLにおける検出配線のスキャンシーケンスを示すタイミングチャートである。図15は、右検出領域DRにおける検出配線のスキャンシーケンスを示すタイミングチャートである。   14 and 15 are timing charts showing the scan sequence of the detection wiring in the second embodiment of the present invention. FIG. 14 is a timing chart showing a scan sequence of the detection wiring in the left detection region DL. FIG. 15 is a timing chart showing a scan sequence of the detection wiring in the right detection region DR.

行検出配線7および列検出配線6のスキャンシーケンスは、前述の図10および図11に示す第1の実施の形態の場合と同様である。左右の各検出領域DL,DRにおいて、行検出配線7をスキャンするときには、左行配線スイッチ回路Y(L)21aおよび右行配線スイッチ回路Y(R)21bの2対1セレクタ回路30が、図13の第4接点d側に切替えられ、セレクタ回路27の第2接点b側にグランド電位などの固定電位が印加される。したがって、行検出配線7のスキャン時に、非選択の行検出配線7には、固定電位が印加されることになる。   The scan sequence of the row detection wiring 7 and the column detection wiring 6 is the same as in the case of the first embodiment shown in FIGS. When scanning the row detection wiring 7 in the left and right detection regions DL and DR, the two-to-one selector circuit 30 of the left row wiring switch circuit Y (L) 21a and the right row wiring switch circuit Y (R) 21b is shown in FIG. 13 is switched to the fourth contact d side, and a fixed potential such as a ground potential is applied to the second contact b side of the selector circuit 27. Therefore, a fixed potential is applied to the non-selected row detection wiring 7 when scanning the row detection wiring 7.

これによって、左右の各検出領域DL,DRのうち、いずれか一方の検出領域のある行検出配線7を選択して検出しているときに、その行検出配線7と、分割部で隣接する他方の検出領域の行検出配線7とのカップリング容量Ccyを介して、他方の検出領域の検出電圧をバッファリングした電圧がノイズとなって混入することを防ぐことができる。   As a result, when the row detection wiring 7 having one of the left and right detection areas DL and DR is selected and detected, the row detection wiring 7 and the other adjacent to each other at the dividing portion are detected. It is possible to prevent the voltage obtained by buffering the detection voltage of the other detection region from being mixed as noise through the coupling capacitance Ccy with the row detection wiring 7 in the detection region.

また、左行配線スイッチ回路Y(L)21aおよび右行配線スイッチ回路Y(R)21bの2対1セレクタ回路30は、図13の第3接点c側に切替えられ、左側静電容量検出回路(L)22aおよび右側静電容量検出回路(R)22bの検出端における検出電圧が、それぞれ左側バッファ回路25aおよび右側バッファ回路25bを介して、列検出配線6に印加される。これによって、列検出配線6をスキャンして検出するときの行検出配線7とのクロス部容量を低減し、検出感度を向上することができる。   The two-to-one selector circuit 30 of the left row wiring switch circuit Y (L) 21a and the right row wiring switch circuit Y (R) 21b is switched to the third contact c side in FIG. The detection voltage at the detection end of (L) 22a and the right capacitance detection circuit (R) 22b is applied to the column detection wiring 6 via the left buffer circuit 25a and the right buffer circuit 25b, respectively. As a result, the cross section capacitance with the row detection wiring 7 when the column detection wiring 6 is detected by scanning can be reduced, and the detection sensitivity can be improved.

列検出配線6をスキャンするときには、第1の実施の形態と同様に、分割部で隣接する第4左列検出配線WxL(4)と第1右列検出配線WxR(1)とは、並行して同時に選択して検出することがないようにスキャンを行う。これによって、分割部で隣接する第4左列検出配線WxL(4)および第1右列検出配線WxR(1)のいずれか一方にタッチ容量が発生し、それを選択して検出するときに、カップリング容量Ccxを介して、他方の列検出配線6の偽検出値が発生することを防止することができる。   When scanning the column detection wiring 6, as in the first embodiment, the fourth left column detection wiring WxL (4) and the first right column detection wiring WxR (1) adjacent to each other in the dividing unit are parallel to each other. Scan to avoid selecting and detecting at the same time. As a result, when a touch capacitance is generated in one of the fourth left column detection wiring WxL (4) and the first right column detection wiring WxR (1) adjacent to each other in the division unit, and it is selected and detected, It is possible to prevent the false detection value of the other column detection wiring 6 from being generated via the coupling capacitor Ccx.

また、このとき、左列配線スイッチ回路X(L)20aおよび右列配線スイッチ回路X(R)20bの2対1セレクタ回路30が、図13の第4接点d側に切替えられ、セレクタ回路27の第2接点b側にグランド電位などの固定電位が印加される。したがって、列検出配線6のスキャン時に、非選択の列検出配線6には、固定電位が印加されることになる。   At this time, the two-to-one selector circuit 30 of the left column wiring switch circuit X (L) 20a and the right column wiring switch circuit X (R) 20b is switched to the fourth contact d side in FIG. A fixed potential such as a ground potential is applied to the second contact b side. Therefore, a fixed potential is applied to the non-selected column detection wiring 6 when scanning the column detection wiring 6.

これによって、左右の各検出領域DL,DRのうち、いずれか一方の検出領域のある列検出配線6を選択して検出するとき、その列検出配線6と、分割部で隣接する他方の検出領域の列検出配線6とには、固定電位が印加される。したがって、カップリング容量Ccxを介して、他方の検出領域の検出電圧をバッファリングした電圧がノイズとなって混入することを防ぐことができる。   As a result, when the column detection wiring 6 having one of the left and right detection areas DL and DR is selected and detected, the column detection wiring 6 and the other detection area adjacent to each other at the dividing portion are detected. A fixed potential is applied to the column detection wiring 6. Therefore, it is possible to prevent a voltage obtained by buffering the detection voltage of the other detection region from being mixed as noise through the coupling capacitor Ccx.

列検出配線6のスキャン中は、左行配線スイッチ回路Y(L)21aおよび右行配線スイッチ回路Y(R)21bの2対1セレクタ回路30は、図13の第3接点c側に切替えられ、左側静電容量検出回路(L)22aおよび右側静電容量検出回路(R)22bの検出端における検出電圧は、それぞれ左側バッファ回路25aおよび右側バッファ回路25bを介して、行検出配線7に印加される。これによって、列検出配線6をスキャンして検出するときの行検出配線7とのクロス部容量を低減し、検出感度を向上することができる。   During scanning of the column detection wiring 6, the 2-to-1 selector circuit 30 of the left row wiring switch circuit Y (L) 21a and the right row wiring switch circuit Y (R) 21b is switched to the third contact c side in FIG. The detection voltages at the detection ends of the left capacitance detection circuit (L) 22a and the right capacitance detection circuit (R) 22b are applied to the row detection wiring 7 via the left buffer circuit 25a and the right buffer circuit 25b, respectively. Is done. As a result, the cross section capacitance with the row detection wiring 7 when the column detection wiring 6 is detected by scanning can be reduced, and the detection sensitivity can be improved.

<第3の実施の形態>
分割部で隣接する列検出配線6間の隣接部の長さは、行検出配線7の数にも依存するが、ほぼ列検出配線6の長さに相当する。他方、分割部で隣接する行検出配線7間の対向する長さは、行検出配線7の幅、換言すれば行検出配線7のピッチに相当する。したがって、列検出配線6間の隣接部の長さは、行検出配線7間の対向する長さの数十倍となるので、隣接する列検出配線6間のカップリング容量Ccxは、隣接する行検出配線7間のカップリング容量Ccyに比べてかなり大きくなる。また、分割部で隣接する列検出配線6は、他方の検出領域の全ての行検出配線7にも近接するので、さらにこれらの検出配線とのカップリング容量Ccxyも加わることとなる。
<Third Embodiment>
The length of the adjacent portion between the column detection wirings 6 adjacent to each other in the dividing portion is substantially equivalent to the length of the column detection wiring 6 although it depends on the number of row detection wirings 7. On the other hand, the opposing length between adjacent row detection wires 7 in the divided portion corresponds to the width of the row detection wires 7, in other words, the pitch of the row detection wires 7. Therefore, the length of the adjacent portion between the column detection wirings 6 is several tens of times the opposing length between the row detection wirings 7, so that the coupling capacitance Ccx between the adjacent column detection wirings 6 is equal to the adjacent row. The coupling capacitance Ccy between the detection wirings 7 is considerably large. Further, since the column detection wiring 6 adjacent in the divided portion is also close to all the row detection wirings 7 in the other detection region, a coupling capacitance Ccxy with these detection wirings is further added.

前述の実施の形態では、同じ検出領域にある列検出配線6同士のカップリング容量、および列検出配線6と行検出配線7とのクロス部容量は、検出電圧でバッファリングした電位を非選択配線に印加することによってキャンセルされるように構成している。したがって、選択される列検出配線6の検出への影響は極めて小さい。   In the above-described embodiment, the coupling capacitance between the column detection wirings 6 in the same detection region and the cross capacitance between the column detection wiring 6 and the row detection wiring 7 are the non-selected wirings based on the potential buffered with the detection voltage. The configuration is such that it is canceled by applying to the. Therefore, the influence on the detection of the selected column detection wiring 6 is extremely small.

ところが、分割部の一方の検出領域にある列検出配線6と他方の検出領域にある列検出配線6とのカップリング容量は、前述の第1の実施の形態では他方の検出電圧をバッファリングした電位となり、前述の第2の実施の形態では固定電位となる。したがって、他の列検出配線6に比べて、極端に寄生容量が大きくなり、その影響によって検出感度が低下する場合がある。そこで、本実施の形態では、以下のような構成を採用している。   However, the coupling capacitance between the column detection wiring 6 in one detection region of the dividing unit and the column detection wiring 6 in the other detection region is that the other detection voltage is buffered in the first embodiment. The potential becomes a fixed potential in the second embodiment described above. Therefore, as compared with the other column detection wirings 6, the parasitic capacitance becomes extremely large, and the detection sensitivity may be lowered due to the influence. Therefore, in the present embodiment, the following configuration is adopted.

図16は、本発明の第3の実施の形態における左列配線スイッチ回路X(L)20aの構成を示す図である。図17は、本発明の第3の実施の形態における右列配線スイッチ回路X(R)20bの構成を示す図である。本実施の形態では、左列配線スイッチ回路X(L)20aおよび右列配線スイッチ回路X(R)20bは、それぞれ3対1セレクタ回路31を備える。   FIG. 16 is a diagram showing a configuration of the left column wiring switch circuit X (L) 20a according to the third embodiment of the present invention. FIG. 17 is a diagram showing a configuration of the right column wiring switch circuit X (R) 20b according to the third embodiment of the present invention. In the present embodiment, the left column wiring switch circuit X (L) 20a and the right column wiring switch circuit X (R) 20b each include a 3-to-1 selector circuit 31.

左行配線スイッチ回路Y(L)21aは、図16に示す左列配線スイッチ回路X(L)20aと同様の構成であるので、記載を省略する。右行配線スイッチ回路Y(R)21bは、図17に示す右列配線スイッチ回路X(R)20bと同様の構成であるので、記載を省略する。左列配線スイッチ回路X(L)20a、左行配線スイッチ回路Y(L)21a、右行配線スイッチ回路Y(R)21bおよび右列配線スイッチ回路X(R)20bを除くその他の構成は、第1の実施の形態と同様であるので、図示および詳細な説明を省略する。   The left row wiring switch circuit Y (L) 21a has the same configuration as the left column wiring switch circuit X (L) 20a shown in FIG. The right row wiring switch circuit Y (R) 21b has the same configuration as the right column wiring switch circuit X (R) 20b shown in FIG. Other configurations except the left column wiring switch circuit X (L) 20a, the left row wiring switch circuit Y (L) 21a, the right row wiring switch circuit Y (R) 21b, and the right column wiring switch circuit X (R) 20b are as follows: Since it is the same as that of the first embodiment, illustration and detailed description are omitted.

前述の第2の実施の形態における左行配線スイッチ回路Y(L)21aおよび右行配線スイッチ回路Y(R)21bは、左検出領域DLの場合は左側バッファ回路25aの出力電位および固定電位を選択して、セレクタ回路27の第2接点b側ノードに供給し、右検出領域DRの場合は右側バッファ回路25bの出力電位および固定電位を選択して、セレクタ回路27の第2接点b側ノードに供給する2対1セレクタ回路30を備えて構成される。   In the case of the left detection region DL, the left row wiring switch circuit Y (L) 21a and the right row wiring switch circuit Y (R) 21b in the second embodiment described above have the output potential and the fixed potential of the left buffer circuit 25a. The second contact b side node of the selector circuit 27 is selected and supplied to the second contact b side node of the selector circuit 27. In the case of the right detection region DR, the output potential and the fixed potential of the right buffer circuit 25b are selected. 2 to 1 selector circuit 30 is provided.

これに対して、本実施の形態の各スイッチ回路20a,20b,21a,21bは、左側バッファ回路25aおよび右側バッファ回路25bの出力電位、および固定電位を選択して供給する3対1セレクタ回路31を備えて構成される。その他の構成は、前述の第1の実施の形態と同様であるので、詳細な説明を省略する。   On the other hand, each switch circuit 20a, 20b, 21a, 21b of the present embodiment selects a three-to-one selector circuit 31 that selectively supplies the output potential and fixed potential of the left buffer circuit 25a and right buffer circuit 25b. It is configured with. Other configurations are the same as those of the first embodiment described above, and thus detailed description thereof is omitted.

図18および図19は、本発明の第3の実施の形態のタッチパネルにおける検出配線のスキャンシーケンスを示すタイミングチャートである。図18は、左検出領域DLにおける検出配線のスキャンシーケンスを示すタイミングチャートであり、図19は、右検出領域DRにおける検出配線のスキャンシーケンスを示すタイミングチャートである。   18 and 19 are timing charts showing a scan sequence of the detection wiring in the touch panel according to the third embodiment of the present invention. FIG. 18 is a timing chart showing a detection wiring scan sequence in the left detection area DL, and FIG. 19 is a timing chart showing a detection wiring scan sequence in the right detection area DR.

左右の各検出領域DL,DRの行検出配線7のスキャンおよび検出は、前述の第2の実施の形態と同様であり、検出対象配線に対応する左行配線スイッチ回路Y(L)21aおよび右行配線スイッチ回路Y(R)21bのセレクタ回路27が、順次第1接点a側に切替えられて選択され、非選択のときには図16および図17の第2接点b側に切替えられる。セレクタ回路27の第2接点b側ノードへの供給電位を選択する3対1セレクタ31は、図16および図17の第4接点d側に切替えられ、グランド電位などの固定電位が印加される。また、左列配線スイッチ回路X(L)20aおよび右列配線スイッチ回路X(R)20bのセレクタ回路27は、図16および図17の第2接点b側に切替えられ、また3対1セレクタ回路31は第3接点c側に切替えられる。   Scanning and detection of the row detection wiring 7 in each of the left and right detection regions DL and DR are the same as in the second embodiment described above, and the left row wiring switch circuit Y (L) 21a corresponding to the detection target wiring and the right The selector circuit 27 of the row wiring switch circuit Y (R) 21b is sequentially switched to the first contact a side and selected, and when not selected, the selector circuit 27 is switched to the second contact b side in FIGS. The 3-to-1 selector 31 that selects the supply potential to the node on the second contact b side of the selector circuit 27 is switched to the fourth contact d side in FIGS. 16 and 17, and a fixed potential such as a ground potential is applied. In addition, the selector circuit 27 of the left column wiring switch circuit X (L) 20a and the right column wiring switch circuit X (R) 20b is switched to the second contact b side in FIGS. 16 and 17, and a three-to-one selector circuit. 31 is switched to the third contact c side.

このようにして、左右の各検出領域DL,DRの行検出配線7を並行してスキャンおよび検出した後、列検出配線6のスキャンおよび検出に移行する。前述の第1および第2の実施の形態では、行検出配線7および列検出配線6の全てを並行してスキャンおよび検出するように構成しているが、本実施の形態では、分割部にある左右の各検出領域DL,DRにある列検出配線のスキャンおよび検出のみを、左右の各検出領域DL,DRにおいて単独で行う。   In this way, the row detection wirings 7 in the left and right detection regions DL and DR are scanned and detected in parallel, and then the column detection wiring 6 is scanned and detected. In the first and second embodiments described above, all the row detection wirings 7 and the column detection wirings 6 are configured to be scanned and detected in parallel. Only scanning and detection of the column detection wirings in the left and right detection areas DL and DR are performed independently in the left and right detection areas DL and DR.

すなわち、まず分割部にある右検出領域DRの第1右列検出配線WxR(1)を単独でスキャンおよび検出する。このとき、右列配線スイッチ回路X(R)20bの第1右列検出配線WxR(1)に対応するセレクタ回路27は、図16および図17の第1接点a側に切替えられ、第1右列検出配線WxR(1)が選択されて検出対象配線として右側静電容量検出回路(R)22bの検出端に接続される。右検出領域の列検出配線6のスキャンおよび検出期間中は、右列配線スイッチ回路X(R)20bの3対1セレクタ回路31は、図16および図17の第4接点d側に切替わり、第2の実施の形態と同様に、非選択の列検出配線6には固定電位が印加される。また、右行配線スイッチ回路Y(R)21bの3対1セレクタ回路31は、第3接点c側に切替わり、第2の実施の形態と同様に、右検出領域DRにある全ての行検出配線7には、右側静電容量検出回路(R)22bの検出端の電位が、右側バッファ回路25b介して印加され、列検出配線6とのクロス部容量を低減する。   That is, first, the first right column detection wiring WxR (1) in the right detection region DR in the divided portion is scanned and detected independently. At this time, the selector circuit 27 corresponding to the first right column detection wiring WxR (1) of the right column wiring switch circuit X (R) 20b is switched to the first contact a side in FIG. 16 and FIG. The column detection wiring WxR (1) is selected and connected to the detection end of the right capacitance detection circuit (R) 22b as a detection target wiring. During the scan and detection period of the column detection wiring 6 in the right detection region, the 3: 1 selector circuit 31 of the right column wiring switch circuit X (R) 20b is switched to the fourth contact d side in FIGS. As in the second embodiment, a fixed potential is applied to the non-selected column detection wiring 6. Further, the 3: 1 selector circuit 31 of the right row wiring switch circuit Y (R) 21b is switched to the third contact c side, and all row detections in the right detection region DR are detected as in the second embodiment. The potential at the detection end of the right capacitance detection circuit (R) 22b is applied to the wiring 7 via the right buffer circuit 25b, and the cross section capacitance with the column detection wiring 6 is reduced.

右検出領域DRの第1右列検出配線WxR(1)を単独でスキャンおよび検出するとき、左検出領域DLにおいては、スキャンおよび検出を行わない。すなわち、左列配線スイッチ回路X(L)20aおよび左行配線スイッチ回路Y(L)21aのセレクタ回路27は、全て図16および図17の第2接点b側に切替えられ、いずれの検出配線も検出対象として選択しない。このとき、第2接点b側ノードに供給する電位を選択する3対1セレクタ回路31は、第5接点e側に切替わり、右検出領域DRの第1右列検出配線WxR(1)の検出時に、右側静電容量検出回路(R)22bの検出端の検出電位が、右側バッファ回路25bを介して印加される。これによって、分割部にある右検出領域DRの第1右列検出配線WxR(1)と、左検出領域DLの第4左列検出配線WxL(4)との寄生容量を低減することができる。したがって、検出感度の低下を防ぐことができる。   When the first right column detection wiring WxR (1) in the right detection region DR is scanned and detected alone, scanning and detection are not performed in the left detection region DL. That is, all the selector circuits 27 of the left column wiring switch circuit X (L) 20a and the left row wiring switch circuit Y (L) 21a are switched to the second contact b side in FIG. 16 and FIG. Do not select as detection target. At this time, the 3-to-1 selector circuit 31 that selects the potential to be supplied to the second contact b side node is switched to the fifth contact e side, and the detection of the first right column detection wiring WxR (1) in the right detection region DR. Sometimes, the detection potential at the detection end of the right capacitance detection circuit (R) 22b is applied via the right buffer circuit 25b. This can reduce the parasitic capacitance between the first right column detection wiring WxR (1) in the right detection region DR and the fourth left column detection wiring WxL (4) in the left detection region DL in the division unit. Therefore, a decrease in detection sensitivity can be prevented.

右検出領域DRの第1右列検出配線WxR(1)を単独でスキャンおよび検出した後、分割部にない列検出配線6を、第1および第2の実施の形態と同様に、並列して順次スキャンおよび検出する。   After scanning and detecting the first right column detection wiring WxR (1) in the right detection region DR alone, the column detection wiring 6 that is not in the division unit is arranged in parallel as in the first and second embodiments. Scan and detect sequentially.

そして、分割部にある左検出領域DLの第4左列検出配線WxL(4)を単独でスキャンおよび検出する。このとき、左列配線スイッチ回路X(L)20aの第4左列検出配線WxL(4)に対応するセレクタ回路27は、図16および図17の第1接点a側に切替えられ、第4左列検出配線WxL(4)が選択されて、検出対象配線として左側静電容量検出回路(L)22aの検出端に接続される。左検出領域DLの列検出配線6のスキャンおよび検出期間中は、左列配線スイッチ回路X(L)20aの3対1セレクタ回路31は、図16および図17の第4接点d側に切替わり、第2の実施の形態と同様に、非選択の列検出配線6には固定電位が印加される。また、左行配線スイッチ回路Y(L)21aの3対1セレクタ回路31は、第3接点c側に切替わり、第2の実施の形態と同様に、左検出領域DLにある全ての行検出配線7には、左側静電容量検出回路(L)22aの検出端電位が、左側バッファ回路25a介して印加され、列検出配線とのクロス部容量を低減する。   Then, the fourth left column detection wiring WxL (4) in the left detection region DL in the division unit is scanned and detected alone. At this time, the selector circuit 27 corresponding to the fourth left column detection wiring WxL (4) of the left column wiring switch circuit X (L) 20a is switched to the first contact a side in FIGS. The column detection wiring WxL (4) is selected and connected to the detection end of the left capacitance detection circuit (L) 22a as a detection target wiring. During the scan and detection period of the column detection wiring 6 in the left detection region DL, the 3: 1 selector circuit 31 of the left column wiring switch circuit X (L) 20a is switched to the fourth contact d side in FIGS. As in the second embodiment, a fixed potential is applied to the non-selected column detection wiring 6. Further, the 3: 1 selector circuit 31 of the left row wiring switch circuit Y (L) 21a is switched to the third contact c side, and all row detections in the left detection area DL are detected as in the second embodiment. The detection end potential of the left capacitance detection circuit (L) 22a is applied to the wiring 7 via the left buffer circuit 25a, and the cross section capacitance with the column detection wiring is reduced.

左検出領域DLの第4左列検出配線WxL(4)を単独でスキャンおよび検出するとき、右検出領域DRにおいては、スキャンおよび検出を行わない。すなわち、右列配線スイッチ回路X(R)20bおよび右行配線スイッチ回路Y(R)21bのセレクタ回路27は、全て図16および図17の第2接点b側に切替えられ、いずれの検出配線も検出対象として選択しない。このとき、第2接点b側ノードに供給する電位を選択する3対1セレクタ回路31は、第5接点e側に切替わり、左検出領域DLの第4列検出配線WxL(4)の検出時に、左側静電容量検出回路(L)22aの検出端の検出電位が、左側バッファ回路25aを介して印加される。これによって、分割部にある左検出領域DLの第4列検出配線WxL(4)と、右検出領域DRの第1右列検出配線WxR(1)との寄生容量を低減することができる。したがって、検出感度の低下を防ぐことができる。   When the fourth left column detection wiring WxL (4) in the left detection region DL is scanned and detected alone, scanning and detection are not performed in the right detection region DR. That is, all the selector circuits 27 of the right column wiring switch circuit X (R) 20b and the right row wiring switch circuit Y (R) 21b are switched to the second contact b side in FIGS. Do not select as detection target. At this time, the 3-to-1 selector circuit 31 that selects the potential to be supplied to the second contact b side node is switched to the fifth contact e side, and when the fourth column detection wiring WxL (4) in the left detection region DL is detected. The detection potential at the detection end of the left capacitance detection circuit (L) 22a is applied via the left buffer circuit 25a. This can reduce the parasitic capacitance between the fourth column detection wiring WxL (4) in the left detection region DL and the first right column detection wiring WxR (1) in the right detection region DR in the division unit. Therefore, a decrease in detection sensitivity can be prevented.

<第4の実施の形態>
本実施の形態では、前述の第1の実施の形態におけるタッチスクリーン1を液晶表示パネル41と貼合わせることによって、タッチパネルと液晶表示パネルとを一体に構成した液晶表示装置について説明する。
<Fourth embodiment>
In the present embodiment, a liquid crystal display device in which a touch panel and a liquid crystal display panel are integrally formed by bonding the touch screen 1 in the first embodiment to the liquid crystal display panel 41 will be described.

図20は、本発明の第4の実施の形態である液晶表示装置の構成を示す断面図である。液晶表示装置は、前述の図3に示すタッチスクリーン1を含むタッチパネル100と、液晶表示パネル41と、バックライト49とを備えて構成される。液晶表示パネル41は、カラーフィルタ基板44と、TFTアレイ基板46と、液晶層45と、粘着層47と、偏光板48とを備えて構成される。図20では、理解を容易にするために、図3に示すFPC基板17およびコントローラ基板18の記載を省略する。   FIG. 20 is a cross-sectional view showing a configuration of a liquid crystal display device according to the fourth embodiment of the present invention. The liquid crystal display device includes a touch panel 100 including the touch screen 1 shown in FIG. 3 described above, a liquid crystal display panel 41, and a backlight 49. The liquid crystal display panel 41 includes a color filter substrate 44, a TFT array substrate 46, a liquid crystal layer 45, an adhesive layer 47, and a polarizing plate 48. In FIG. 20, the description of the FPC board 17 and the controller board 18 shown in FIG. 3 is omitted for easy understanding.

カラーフィルタ基板44は、ガラス基板上にカラーフィルタ、ブラックマトリックス、透明電極、および配向膜が形成されて成る。TFTアレイ基板46は、ガラス基板上にスイッチング素子である薄膜トランジスタ(Thin Film Transistor;略称:TFT)などが形成されて成る。液晶層45は、カラーフィルタ基板44とTFTアレイ基板46との間に挟持され、たとえばツイステッドネマティック(Twisted Nematic;略称:TN)液晶から成る。偏光板48は、粘着層47によってTFTアレイ基板46の厚み方向他方側の表面に粘着されている。さらに、カラーフィルタ基板44の厚み方向一方側の表面には、粘着層43によって、偏光板42が粘着されている。また、液晶表示パネル41の背面側である厚み方向他方側には、光源であるバックライト49が配設されている。   The color filter substrate 44 is formed by forming a color filter, a black matrix, a transparent electrode, and an alignment film on a glass substrate. The TFT array substrate 46 is formed by forming a thin film transistor (abbreviation: TFT) as a switching element on a glass substrate. The liquid crystal layer 45 is sandwiched between the color filter substrate 44 and the TFT array substrate 46, and is made of, for example, twisted nematic (abbreviation: TN) liquid crystal. The polarizing plate 48 is adhered to the surface on the other side in the thickness direction of the TFT array substrate 46 by the adhesive layer 47. Further, a polarizing plate 42 is adhered to the surface on one side in the thickness direction of the color filter substrate 44 by an adhesive layer 43. A backlight 49 as a light source is disposed on the other side in the thickness direction, which is the back side of the liquid crystal display panel 41.

また、前述の第1の実施の形態に係るタッチスクリーン1は、粘着層40によって、液晶表示パネル41の前面側である厚み方向一方側に配置される偏光板42に粘着されている。   The touch screen 1 according to the first embodiment is adhered to the polarizing plate 42 disposed on one side in the thickness direction, which is the front side of the liquid crystal display panel 41, by the adhesive layer 40.

TFTアレイ基板46には、図示しない外部のドライバ回路から、表示する画像に応じた信号(以下「画像信号」という場合がある)が入力される。TFTアレイ基板46は、入力された画像信号に応じて、画素毎に形成されたTFTによるスイッチング素子を介して、液晶層45の印加電圧を制御して、その液晶分子の配列方向を変化させる。バックライト49からの入射光は、偏光板48を通過して直線偏光の光となり、液晶層45を通過することによって、表示する画像の信号に応じて振動方向が曲げられる。そして振動方向が曲げられた光は、カラーフィルタ基板44に形成されたカラーフィルタを通過することによって、三原色の光に分離され、さらに前面側の偏光板42を通過することによって、画像信号に応じた光強度を有する光となる。そして、さらに、偏光板42を通過した光が、その前面にあるタッチスクリーン1を通過して表示光として使用者に視認される。   A signal corresponding to an image to be displayed (hereinafter also referred to as “image signal”) is input to the TFT array substrate 46 from an external driver circuit (not shown). The TFT array substrate 46 changes the alignment direction of the liquid crystal molecules by controlling the voltage applied to the liquid crystal layer 45 via the switching elements formed by the TFTs formed for each pixel in accordance with the input image signal. Incident light from the backlight 49 passes through the polarizing plate 48 to become linearly polarized light, and passes through the liquid crystal layer 45 so that the vibration direction is bent according to the signal of the image to be displayed. The light whose vibration direction is bent passes through the color filter formed on the color filter substrate 44, and is separated into light of the three primary colors, and further passes through the polarizing plate 42 on the front side, so as to respond to the image signal. The light has a high light intensity. Further, the light that has passed through the polarizing plate 42 passes through the touch screen 1 on the front surface and is visually recognized by the user as display light.

このようにして、画像信号に応じて、バックライト49からの光の透過率を制御することによって、液晶表示装置は所望の表示を行う。また、タッチスクリーン1を含むタッチパネル100は、前述の第1の実施の形態と同様に、発振周期の変化に基づいてタッチ座標値を算出して、タッチ座標値をタッチ座標データとして出力する。   In this way, the liquid crystal display device performs a desired display by controlling the transmittance of light from the backlight 49 in accordance with the image signal. Further, the touch panel 100 including the touch screen 1 calculates the touch coordinate value based on the change in the oscillation cycle, and outputs the touch coordinate value as touch coordinate data, as in the first embodiment.

前述のように、タッチパネル100では、左検出領域DLと右検出領域DRとで検出配線6,7のスキャン順序をずらすことによって、偽検出値が現れることを防止し、タッチの発生の有無の誤判定を生じさせることなく、安定したタッチ座標算出結果を得ることができるという効果を達成している。このようなタッチパネル100を備えて液晶表示装置を構成することによって、タッチの発生の有無の誤判定が無く、安定したタッチ座標算出結果を得ることのできる液晶表示装置を実現することができる。   As described above, the touch panel 100 prevents the false detection value from appearing by shifting the scanning order of the detection wirings 6 and 7 between the left detection region DL and the right detection region DR, and the presence or absence of occurrence of touch. The effect that a stable touch coordinate calculation result can be obtained without causing determination is achieved. By configuring the liquid crystal display device with such a touch panel 100, it is possible to realize a liquid crystal display device that can obtain a stable touch coordinate calculation result without erroneous determination of whether or not a touch has occurred.

また本実施の形態の液晶表示装置では、タッチスクリーン1を表示パネル41に貼付けて一体に構成したので、従来必要であったタッチスクリーンの保持機構を無くすことができ、装置全体を薄くすることが可能となる。   In the liquid crystal display device according to the present embodiment, the touch screen 1 is attached to the display panel 41 so as to be integrated with the liquid crystal display device. Therefore, the touch screen holding mechanism that has been conventionally required can be eliminated, and the entire device can be made thin. It becomes possible.

またタッチスクリーン1と表示パネル41とが一体に構成されるので、タッチスクリーン1と表示パネル41との間隙にゴミなどが混入することを防ぎ、ゴミなどの混入によって生じる表示への悪影響を防止することができる。   Further, since the touch screen 1 and the display panel 41 are integrally formed, dust and the like are prevented from entering the gap between the touch screen 1 and the display panel 41, and adverse effects on the display caused by the dust and the like are prevented. be able to.

また前述の第1の実施の形態で説明したように、タッチスクリーン1では、複数の検出用配線2,3によって検出用配線群6,7を構成して、検出用配線2,3の間のスリット状開口部の面積を大きく設定することで、表示光の透過率の低下を抑制している。これによって、偏光板42を通過した殆どの光は、タッチスクリーン1を通過して表示光となる。したがって、タッチスクリーン1が液晶表示パネル41の前面に配設されていても、表示輝度を殆ど低下させることがない。   Further, as described in the first embodiment, in the touch screen 1, the detection wiring groups 6 and 7 are configured by the plurality of detection wirings 2 and 3, and the detection wirings 2 and 3 are connected to each other. By setting the area of the slit-shaped opening large, a decrease in the transmittance of display light is suppressed. As a result, most of the light passing through the polarizing plate 42 passes through the touch screen 1 and becomes display light. Therefore, even if the touch screen 1 is disposed on the front surface of the liquid crystal display panel 41, the display luminance is hardly lowered.

前述の各実施の形態では、便宜上、左右の各検出領域DL,DRの行検出配線7を6本、列検出配線6を4本として説明したが、検出配線6,7の数はこれらの値に限定されるものではない。また前述の各実施の形態では、行検出配線7のスキャンオフセット量を「3」、すなわち「3本ずらし」として説明したが、分割部で隣接する行検出配線7が並行して選択されて検出されなければ、オフセット量は適宜選定することができる。   In each of the above-described embodiments, for the sake of convenience, the row detection wirings 7 in the left and right detection regions DL and DR have been described as six and the column detection wirings 6 as four. It is not limited to. Further, in each of the above-described embodiments, the scan offset amount of the row detection wiring 7 is described as “3”, that is, “shift by three”, but the adjacent row detection wirings 7 are selected in parallel by the division unit and detected. If not, the offset amount can be selected as appropriate.

また、左右の各検出領域DL,DRの列検出配線6についても、前述の各実施の形態では、左から順次スキャンする場合を説明したが、分割部で隣接する列検出配線6が並行して選択されて検出されなければよく、スキャンする順序はこれに限定されない。   Further, the column detection wirings 6 in the left and right detection regions DL and DR have been described in the above-described embodiments in which scanning is sequentially performed from the left, but the column detection wirings 6 adjacent to each other in the division unit are parallel to each other. The scanning order is not limited to this as long as it is not selected and detected.

また前述の各実施の形態では、タッチスクリーン1の検出領域を、左右方向に2分割した構成について説明したが、上下方向に2分割した構成、あるいは上下方向および左右方向に4分割した構成であっても、同様に実施することが可能である。   In each of the above-described embodiments, the configuration in which the detection area of the touch screen 1 is divided into two in the left-right direction has been described. However, the detection area may be divided into two in the vertical direction, or may be divided into four in the vertical direction and the left-right direction. However, it can be similarly implemented.

また前述の各実施の形態では、各検出配線6,7を選択する左列配線スイッチ回路X(L)20a、右列配線スイッチ回路X(R)20b、左行配線スイッチ回路Y(L)21a、および右行配線スイッチ回路Y(R)21bは、各検出配線6,7に対応して設けられる2対1セレクタ回路27、または2対1セレクタ回路27と、非選択配線に印加される電位を切替えるための2対1セレクタ回路30および3対1セレクタ回路31とを備えて構成されるが、このような構成に限定されない。各検出配線6,7を選択する左列配線スイッチ回路X(L)20a、右列配線スイッチ回路X(R)20b、左行配線スイッチ回路Y(L)21a、および右行配線スイッチ回路Y(R)21bは、検出配線6,7を選択して静電容量検出回路の検出端に接続するとともに、非選択配線に印加される電位を切替えられる構成であればよい。   In each of the above-described embodiments, the left column wiring switch circuit X (L) 20a, the right column wiring switch circuit X (R) 20b, and the left row wiring switch circuit Y (L) 21a that select the detection wirings 6 and 7 are used. , And the right-row wiring switch circuit Y (R) 21b are the two-to-one selector circuit 27 or the two-to-one selector circuit 27 provided corresponding to the detection wirings 6 and 7, and the potential applied to the non-selected wiring. However, the present invention is not limited to such a structure. Left column wiring switch circuit X (L) 20a, right column wiring switch circuit X (R) 20b, left row wiring switch circuit Y (L) 21a, and right row wiring switch circuit Y ( R) 21b only needs to be configured to select the detection wirings 6 and 7 and connect them to the detection end of the capacitance detection circuit, and to switch the potential applied to the non-selection wiring.

また、検出方法は、検出容量の変化によって発振周期が変化する弛張発振回路を用いる方法を中心として説明したが、このような検出方法に限定されるものではない。たとえば、ヒステリシス発振回路を用いる方法であってもよい。   In addition, the detection method has been described centering on a method using a relaxation oscillation circuit in which the oscillation cycle changes according to a change in detection capacitance, but is not limited to such a detection method. For example, a method using a hysteresis oscillation circuit may be used.

1 タッチスクリーン、2 検出用列配線、3 検出用行配線、4 列接続用配線、5 行接続用配線、6 検出用列配線群、7 検出用行配線群、8,9 引き出し配線、10 端子、12 ベース基板、13 層間絶縁膜、14 保護膜、17 フレキシブルプリント基板(FPC)、18 コントローラ基板、19 検出処理回路、20a 左列配線スイッチ回路X(L)、20b 右列配線スイッチ回路X(R)、21a 左行配線スイッチ回路Y(L)、21b 右行配線スイッチ回路Y(R)、22a 左側静電容量検出回路(L)、22b 右側静電容量検出回路(R)、23 タッチ座標算出回路、24 検出制御回路、25a 左側バッファ回路、25b 右側バッファ回路、41 液晶表示パネル、100 タッチパネル、DL 左検出領域、DR 右検出領域。   1 touch screen, 2 detection column wiring, 3 detection row wiring, 4 column connection wiring, 5 row connection wiring, 6 detection column wiring group, 7 detection row wiring group, 8, 9 lead wiring, 10 terminals , 12 base substrate, 13 interlayer insulating film, 14 protective film, 17 flexible printed circuit board (FPC), 18 controller substrate, 19 detection processing circuit, 20a left column wiring switch circuit X (L), 20b right column wiring switch circuit X ( R), 21a Left row wiring switch circuit Y (L), 21b Right row wiring switch circuit Y (R), 22a Left capacitance detection circuit (L), 22b Right capacitance detection circuit (R), 23 Touch coordinates Calculation circuit, 24 detection control circuit, 25a left buffer circuit, 25b right buffer circuit, 41 liquid crystal display panel, 100 touch panel, DL left detection area , DR right detection area.

Claims (7)

予め定める行方向または列方向に延びる分割部で分割された複数の検出領域を有し、各検出領域が、前記行方向および前記列方向に配設される複数の検出用配線を有するタッチスクリーンと、
前記複数の検出領域で並行して、前記複数の検出用配線を順次選択するスイッチ回路と、
前記スイッチ回路によって選択された前記検出用配線と、前記タッチスクリーンに近接する指示体との間に形成される静電容量を検出する静電容量検出回路と、
前記静電容量検出回路の検出結果に基づいて、前記タッチスクリーンにおける前記指示体の位置を表すタッチ座標を算出するタッチ座標算出回路とを備え、
前記スイッチ回路は、前記分割部で終端部が対向して隣接する2つの前記検出用配線を、異なるタイミングで選択することを特徴とするタッチパネル。
A touch screen having a plurality of detection areas divided by division sections extending in a predetermined row direction or column direction, each detection area having a plurality of detection wirings arranged in the row direction and the column direction; ,
A switch circuit for sequentially selecting the plurality of detection wirings in parallel in the plurality of detection regions;
A capacitance detection circuit for detecting a capacitance formed between the detection wiring selected by the switch circuit and an indicator close to the touch screen;
A touch coordinate calculation circuit that calculates touch coordinates representing the position of the indicator on the touch screen based on the detection result of the capacitance detection circuit;
The touch panel according to claim 1, wherein the switch circuit selects two detection wirings that are adjacent to each other with the terminal portions facing each other at different timings.
予め定める行方向または列方向に延びる分割部で分割された複数の検出領域を有し、各検出領域が、前記行方向および前記列方向に配設される複数の検出用配線を有するタッチスクリーンと、
前記複数の検出領域で並行して、前記複数の検出用配線を順次選択するスイッチ回路と、
前記スイッチ回路によって選択された前記検出用配線と、前記タッチスクリーンに近接する指示体との間に形成される静電容量を検出する静電容量検出回路と、
前記静電容量検出回路の検出結果に基づいて、前記タッチスクリーンにおける前記指示体の位置を表すタッチ座標を算出するタッチ座標算出回路とを備え、
前記スイッチ回路は、前記分割部で前記分割部の延在方向に沿って隣接する2つの前記検出用配線を、異なるタイミングで選択することを特徴とするタッチパネル。
A touch screen having a plurality of detection areas divided by division sections extending in a predetermined row direction or column direction, each detection area having a plurality of detection wirings arranged in the row direction and the column direction; ,
A switch circuit for sequentially selecting the plurality of detection wirings in parallel in the plurality of detection regions;
A capacitance detection circuit for detecting a capacitance formed between the detection wiring selected by the switch circuit and an indicator close to the touch screen;
A touch coordinate calculation circuit that calculates touch coordinates representing the position of the indicator on the touch screen based on the detection result of the capacitance detection circuit;
The touch panel according to claim 1, wherein the switch circuit selects two detection wirings adjacent to each other along an extending direction of the division unit at different timings.
各検出領域に対応して設けられる複数の前記静電容量検出回路と、
各静電容量検出回路に対応して設けられ、各静電容量検出回路の検出ノードに現れる検出電圧をバッファリングして出力する複数のバッファ回路とを備え、
各検出領域の前記複数の検出用配線のうち、前記スイッチ回路によって選択された検出用配線以外の検出用配線には、前記バッファ回路の出力電圧が印加されることを特徴とする請求項1または2に記載のタッチパネル。
A plurality of capacitance detection circuits provided corresponding to each detection region;
A plurality of buffer circuits provided corresponding to each capacitance detection circuit and buffering and outputting a detection voltage appearing at a detection node of each capacitance detection circuit;
2. The output voltage of the buffer circuit is applied to a detection wiring other than the detection wiring selected by the switch circuit among the plurality of detection wirings in each detection region. 2. The touch panel according to 2.
各検出領域に対応して設けられる複数の前記静電容量検出回路と、
各静電容量検出回路に対応して設けられ、各静電容量検出回路の検出ノードに現れる検出電圧をバッファリングして出力する複数のバッファ回路とを備え、
前記スイッチ回路は、各検出領域の前記複数の検出用配線のうち、前記行方向に配設される検出用配線を順次選択した後、前記列方向に配設される検出用配線を順次選択し、
前記スイッチ回路によって前記行方向に配設される検出用配線が順次選択されるとき、前記行方向に配設される検出用配線のうち、前記スイッチ回路によって選択された検出用配線以外の検出用配線には固定電位が印加され、前記列方向に配設される検出用配線には、対応する前記バッファ回路の出力電圧が印加され、
前記スイッチ回路によって前記列方向に配設される検出用配線が順次選択されるとき、前記列方向に配設される検出用配線のうち、前記スイッチ回路によって選択された検出用配線以外の検出用配線には固定電位が印加され、前記行方向に配設される検出用配線には、対応する前記バッファ回路の出力電圧が印加されることを特徴とする請求項1または2に記載のタッチパネル。
A plurality of capacitance detection circuits provided corresponding to each detection region;
A plurality of buffer circuits provided corresponding to each capacitance detection circuit and buffering and outputting a detection voltage appearing at a detection node of each capacitance detection circuit;
The switch circuit sequentially selects detection wirings arranged in the row direction among the plurality of detection wirings in each detection region, and then sequentially selects detection wirings arranged in the column direction. ,
When the detection wiring arranged in the row direction is sequentially selected by the switch circuit, the detection wiring other than the detection wiring selected by the switch circuit among the detection wirings arranged in the row direction is selected. A fixed potential is applied to the wiring, and the output voltage of the corresponding buffer circuit is applied to the detection wiring arranged in the column direction.
When the detection wiring arranged in the column direction is sequentially selected by the switch circuit, the detection wiring other than the detection wiring selected by the switch circuit among the detection wirings arranged in the column direction is selected. 3. The touch panel according to claim 1, wherein a fixed potential is applied to the wiring, and an output voltage of the corresponding buffer circuit is applied to the detection wiring arranged in the row direction.
各検出領域に対応して設けられる複数の前記静電容量検出回路と、
各静電容量検出回路に対応して設けられ、各静電容量検出回路の検出ノードに現れる検出電圧をバッファリングして出力する複数のバッファ回路とを備え、
前記スイッチ回路によって、前記分割部で前記分割部の延在方向に沿って隣接する2つの前記検出用配線のうち、一方の検出用配線が選択されるとき、他方の検出用配線が含まれる前記検出領域の各検出用配線には、対応する前記バッファ回路の出力電圧が印加されることを特徴とする請求項2に記載のタッチパネル。
A plurality of capacitance detection circuits provided corresponding to each detection region;
A plurality of buffer circuits provided corresponding to each capacitance detection circuit and buffering and outputting a detection voltage appearing at a detection node of each capacitance detection circuit;
When one of the two detection wirings adjacent to each other along the extending direction of the divided portion is selected by the switch circuit, the other detection wiring is included. The touch panel according to claim 2, wherein an output voltage of the corresponding buffer circuit is applied to each detection wiring in the detection region.
請求項1〜5のいずれか1つに記載のタッチパネルと、
前記タッチパネルの前記タッチスクリーンに装着される表示パネルとを備えることを特徴とする表示装置。
A touch panel according to any one of claims 1 to 5,
And a display panel mounted on the touch screen of the touch panel.
前記タッチスクリーンは、前記表示パネルの前面側に粘着固定されることを特徴とする請求項6に記載の表示装置。   The display device according to claim 6, wherein the touch screen is adhesively fixed to a front side of the display panel.
JP2010110731A 2010-05-13 2010-05-13 Touch panel and display device equipped therewith Pending JP2011238146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010110731A JP2011238146A (en) 2010-05-13 2010-05-13 Touch panel and display device equipped therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010110731A JP2011238146A (en) 2010-05-13 2010-05-13 Touch panel and display device equipped therewith

Publications (1)

Publication Number Publication Date
JP2011238146A true JP2011238146A (en) 2011-11-24

Family

ID=45326033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010110731A Pending JP2011238146A (en) 2010-05-13 2010-05-13 Touch panel and display device equipped therewith

Country Status (1)

Country Link
JP (1) JP2011238146A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094079A (en) * 2010-10-29 2012-05-17 Mitsubishi Electric Corp Touch panel and display device having the same
WO2014174886A1 (en) * 2013-04-24 2014-10-30 シャープ株式会社 Touch panel and display device with touch panel
US9235304B2 (en) 2012-11-12 2016-01-12 Japan Display Inc. Display device for improving detection resolution
JP2023512915A (en) * 2020-02-14 2023-03-30 ホアウェイ・テクノロジーズ・カンパニー・リミテッド display panel and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04308913A (en) * 1991-04-05 1992-10-30 Sharp Corp Display integrated tablet
JPH06250786A (en) * 1993-02-23 1994-09-09 Matsushita Electric Ind Co Ltd Matrix type display panel and coordinate input device using the same
JP2007172028A (en) * 2005-12-19 2007-07-05 Alps Electric Co Ltd Input device
JP2011003035A (en) * 2009-06-18 2011-01-06 Wacom Co Ltd Pointer detection apparatus and pointer detection method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04308913A (en) * 1991-04-05 1992-10-30 Sharp Corp Display integrated tablet
JPH06250786A (en) * 1993-02-23 1994-09-09 Matsushita Electric Ind Co Ltd Matrix type display panel and coordinate input device using the same
JP2007172028A (en) * 2005-12-19 2007-07-05 Alps Electric Co Ltd Input device
JP2011003035A (en) * 2009-06-18 2011-01-06 Wacom Co Ltd Pointer detection apparatus and pointer detection method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012094079A (en) * 2010-10-29 2012-05-17 Mitsubishi Electric Corp Touch panel and display device having the same
US9235304B2 (en) 2012-11-12 2016-01-12 Japan Display Inc. Display device for improving detection resolution
WO2014174886A1 (en) * 2013-04-24 2014-10-30 シャープ株式会社 Touch panel and display device with touch panel
JP2023512915A (en) * 2020-02-14 2023-03-30 ホアウェイ・テクノロジーズ・カンパニー・リミテッド display panel and display device
JP7477068B2 (en) 2020-02-14 2024-05-01 ホアウェイ・テクノロジーズ・カンパニー・リミテッド Display panel and display device
US11983358B2 (en) 2020-02-14 2024-05-14 Huawei Technologies Co., Ltd. Display panel and display apparatus

Similar Documents

Publication Publication Date Title
JP6700896B2 (en) Detection device and display device with touch detection function
KR101657393B1 (en) Display device having capacitive sensor and driving method thereof
JP6549976B2 (en) Touch detection device and display device with touch detection function
JP5042316B2 (en) Touch panel and display device including the same
US10444928B2 (en) Display device
US9244575B2 (en) Touch screen, touch panel, and display device having the same
JP4942729B2 (en) Touch panel and display device including the same
US20120154323A1 (en) Capacitive touch panel
US20150049050A1 (en) Touch display apparatus and driving method thereof
TWI564774B (en) Display device
US20180113364A1 (en) In-cell touch liquid crystal panel and array substrate thereof
US20100328254A1 (en) Capacitance type input device
JP2018181203A (en) Display device
CN101470557A (en) Position sensing panel, detection method and display
JP2013025626A (en) Touch panel and display device including the same
CN103257769A (en) Capacitor-embedded touch screen and capacitor-embedded displaying device
JP2010257178A (en) Touch panel and display device including the same
JP5528301B2 (en) Touch panel and display device including the same
US10976858B2 (en) Display apparatus, proximity detection method, and detection device
JP2007304342A (en) Display apparatus
JP2014010671A (en) Touch screen, touch panel and display device including the same
US20170024038A1 (en) Display device
JP2009042974A (en) Touch panel, and display apparatus with the same
JP2011238146A (en) Touch panel and display device equipped therewith
JP6012532B2 (en) Touch screen and touch panel provided with the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141104