JP2011210984A - Copper foil for printed wiring board and layered body which have superior heating discoloration resistance and etching property - Google Patents
Copper foil for printed wiring board and layered body which have superior heating discoloration resistance and etching property Download PDFInfo
- Publication number
- JP2011210984A JP2011210984A JP2010077803A JP2010077803A JP2011210984A JP 2011210984 A JP2011210984 A JP 2011210984A JP 2010077803 A JP2010077803 A JP 2010077803A JP 2010077803 A JP2010077803 A JP 2010077803A JP 2011210984 A JP2011210984 A JP 2011210984A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- printed wiring
- copper
- coating layer
- atomic concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体に関し、特にフレキシブルプリント配線板用の銅箔及び積層体に関する。 The present invention relates to a copper foil and a laminate for a printed wiring board excellent in heat discoloration resistance and etching properties, and particularly to a copper foil and a laminate for a flexible printed wiring board.
プリント配線板はここ半世紀に亘って大きな進展を遂げ、今日ではほぼすべての電子機器に使用されるまでに至っている。近年の電子機器の小型化、高性能化ニーズの増大に伴い搭載部品の高密度実装化や信号の高周波化が進展し、プリント配線板に対して導体パターンの微細化(ファインピッチ化)や高周波対応等が求められている。 Printed wiring boards have made great progress over the last half century and are now used in almost all electronic devices. In recent years, with the increasing needs for miniaturization and higher performance of electronic devices, higher density mounting of components and higher frequency of signals have progressed, and conductor patterns have become finer (fine pitch) and higher frequency than printed circuit boards. Response is required.
プリント配線板は、銅箔に絶縁基板を接着、もしくは絶縁基板上にNi合金等を蒸着させた後に電気めっきで銅層を形成させて銅箔基板とした後に、エッチングにより銅箔または銅層面に導体パターンを形成するという工程を経て製造されるのが一般的である。そのため、プリント配線板用の銅箔または銅層には良好なエッチング性が要求される。 A printed wiring board is made by bonding an insulating substrate to a copper foil, or depositing a Ni alloy or the like on the insulating substrate and then forming a copper layer by electroplating to form a copper foil substrate, and then etching the copper foil or the copper layer surface by etching. In general, it is manufactured through a process of forming a conductor pattern. Therefore, good etching properties are required for the copper foil or copper layer for printed wiring boards.
銅箔は、樹脂との非接着面に表面処理を施さないと、エッチング後の銅箔回路の銅部分が、銅箔の表面から下に向かって、すなわち樹脂層に向かって、末広がりにエッチングされる(ダレを発生する)。通常は、回路側面の角度が小さい「ダレ」となり、特に大きな「ダレ」が発生した場合には、樹脂基板近傍で銅回路が短絡し、不良品となる場合もある。ここで、図4に、銅回路形成時に「ダレ」を生じて樹脂基板近傍で銅回路が短絡した例を示す回路表面の拡大写真を示す。 If the copper foil is not subjected to surface treatment on the non-adhesive surface with the resin, the copper portion of the copper foil circuit after etching is etched away from the surface of the copper foil, that is, toward the resin layer. (Sagging). Normally, the angle on the side of the circuit is “sagging”, and when a particularly large “sagging” occurs, the copper circuit may short-circuit near the resin substrate, resulting in a defective product. Here, FIG. 4 shows an enlarged photograph of the circuit surface showing an example in which “sagging” occurs during copper circuit formation and the copper circuit is short-circuited in the vicinity of the resin substrate.
このような「ダレ」は極力小さくすることが必要であるが、このような末広がりのエッチング不良を防止するために、エッチング時間を延長して、エッチングをより多くして、この「ダレ」を減少させることも考えられる。しかし、この場合は、すでに所定の幅寸法に至っている箇所があると、そこがさらにエッチングされることになるので、その銅箔部分の回路幅がそれだけ狭くなり、回路設計上目的とする均一な線幅(回路幅)が得られず、特にその部分(細線化された部分)で発熱し、場合によっては断線するという問題が発生する。電子回路のファインパターン化がさらに進行する中で、現在もなお、このようなエッチング不良による問題がより強く現れ、回路形成上で、大きな問題となっている。 Such “sag” needs to be reduced as much as possible, but in order to prevent such widening etching failure, the etching time is extended, the etching is increased, and this “sag” is reduced. It is possible to make it. However, in this case, if there is a portion that has already reached the predetermined width dimension, it will be further etched, so that the circuit width of the copper foil portion will be reduced accordingly, and the circuit design will be a uniform target. The line width (circuit width) cannot be obtained, and heat is generated particularly in that portion (thinned portion), and in some cases, there is a problem of disconnection. As the fine patterning of electronic circuits further progresses, the problem due to such etching failure still appears more strongly and still becomes a big problem in circuit formation.
これらを改善する方法として、エッチング面側の銅箔に銅よりもエッチング速度が遅い金属又は合金層を形成した表面処理が特許文献1に開示されている。この場合の金属又は合金としては、Ni、Co及びこれらの合金である。回路設計に際しては、レジスト塗布側、すなわち銅箔の表面からエッチング液が浸透するので、レジスト直下にエッチング速度が遅い金属又は合金層があれば、その近傍の銅箔部分のエッチングが抑制され、他の銅箔部分のエッチングが進行するので、「ダレ」が減少し、より均一な幅の回路が形成できるという効果をもたらすという、従来技術と比較して急峻な回路形成が可能となり、大きな進歩があったと言える。 As a method for improving these, Patent Document 1 discloses a surface treatment in which a metal or alloy layer having an etching rate slower than that of copper is formed on a copper foil on the etching surface side. In this case, the metal or alloy includes Ni, Co, and alloys thereof. In circuit design, the etching solution penetrates from the resist coating side, that is, from the surface of the copper foil, so if there is a metal or alloy layer with a slow etching rate directly under the resist, the etching of the copper foil portion in the vicinity is suppressed. Since the etching of the copper foil portion of the metal film progresses, the “sag” is reduced, and a circuit with a more uniform width can be formed. This makes it possible to form a sharper circuit compared to the prior art, and a great progress has been made. It can be said that there was.
また、特許文献2では、厚さ1000〜10000ÅのCu薄膜を形成し、該Cu薄膜の上に厚さ10〜300Åの銅よりもエッチング速度が遅いNi薄膜を形成している。 Further, in Patent Document 2, a Cu thin film having a thickness of 1000 to 10,000 mm is formed, and an Ni thin film having an etching rate slower than that of copper having a thickness of 10 to 300 mm is formed on the Cu thin film.
近年、回路の微細化、高密度化がさらに進行し、より急峻に傾斜する側面を有する回路が求められている。しかしながら、特許文献1に記載される技術ではこれらには対応できない。 In recent years, further miniaturization and higher density of circuits have progressed, and there is a demand for circuits having side surfaces that are more steeply inclined. However, the technique described in Patent Document 1 cannot cope with these.
また、特許文献1に記載される表面処理層はソフトエッチングにより除去する必要があること、さらには樹脂との非接着面表面処理銅箔は、銅箔基板に加工される工程で、樹脂の貼付け等の高温処理が施される。これは表面処理層の酸化を引き起こし、結果として銅箔のエッチング性は劣化する。 Moreover, it is necessary to remove the surface treatment layer described in Patent Document 1 by soft etching, and furthermore, the non-adhesive surface-treated copper foil with the resin is applied to the resin in the process of being processed into a copper foil substrate. Etc. are subjected to high temperature treatment. This causes oxidation of the surface treatment layer, and as a result, the etching property of the copper foil deteriorates.
前者については、エッチング除去の時間をなるべく短縮し、きれいに除去するためには、表面処理層の厚さを極力薄くすることが必要であること、また後者の場合には、熱を受けるために、下地の銅層が酸化され(変色するので、通称「ヤケ」と言われている。)、レジストの塗布性(均一性、密着性)の不良やエッチング時の界面酸化物の過剰エッチングなどにより、パターンエッチングでのエッチング性、ショート、回路パターンの幅の制御性などの不良が発生するという問題があるので、改良が必要か又は他の材料に置換することが要求されている。 As for the former, it is necessary to reduce the thickness of the surface treatment layer as much as possible in order to shorten the etching removal time as much as possible, and to remove it cleanly. In the latter case, in order to receive heat, The underlying copper layer is oxidized (discolored, so it is commonly called “yake”), due to poor resist coatability (uniformity, adhesion), excessive etching of interfacial oxide during etching, etc. There is a problem that defects such as etching property in pattern etching, short circuit, and controllability of the width of the circuit pattern occur, so that improvement is required or replacement with other materials is required.
そこで、本発明は、耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体を提供することを課題とする。 Then, this invention makes it a subject to provide the copper foil and laminated body for printed wiring boards excellent in the heat discoloration resistance and etching property.
本発明者らは、鋭意検討の結果、銅箔の樹脂との非接着面側に、通常は樹脂との接着面側に接着性を高めたり、絶縁体上に無電解めっきの核を吸着させることを目的として主に使用されるシランカップリング剤を用いて貴金属粒子を所定の濃度で銅箔上に吸着させた場合には、回路側面の傾斜角が80°以上となるような回路を形勢できることを見出した。これにより、近年の回路の微細化、高密度化に十分対応しうる回路を形成でき、さらに銅箔表面の耐変色性が良好となることを見出した。 As a result of intensive studies, the present inventors have improved the adhesion to the non-adhesive surface side of the copper foil with the resin, usually the adhesive surface side to the resin, or adsorb the electroless plating nucleus on the insulator. When a noble metal particle is adsorbed on a copper foil at a predetermined concentration using a silane coupling agent mainly used for the purpose, a circuit is formed such that the inclination angle of the circuit side surface is 80 ° or more. I found out that I can do it. As a result, it has been found that a circuit that can sufficiently cope with the recent miniaturization and high density of the circuit can be formed, and further, the discoloration resistance of the copper foil surface is improved.
以上の知見を基礎として完成した本発明は一側面において、銅箔基材と、該銅箔基材の表面の少なくとも一部を被覆し、且つ、Au、Pt及びPdのいずれか1種以上を含む被覆層とを備え、被覆層は、Au、Pt及びPdのいずれか1種以上の貴金属粒子と、貴金属粒子を覆うシランカップリング剤とで構成され、XPSによる表面からの深さ方向分析から得られた深さ方向(x:単位nm)のAu、Pt、Pdの原子濃度(%)をa(x)とし、Cuの原子濃度(%)をb(x)とし、Siの原子濃度(%)をc(x)とし、Oの原子濃度(%)をd(x)とし、その他の元素の合計原子濃度(%)をe(x)とすると、区間[0、1.0]において、0.01≦∫a(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.1、0.4≦∫b(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.7、∫c(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.05を満たすプリント配線板用銅箔である。 The present invention completed based on the above knowledge, in one aspect, covers the copper foil base material and at least a part of the surface of the copper foil base material, and contains at least one of Au, Pt and Pd. The coating layer is composed of one or more kinds of noble metal particles of Au, Pt, and Pd and a silane coupling agent that covers the noble metal particles. From the depth direction analysis from the surface by XPS The atomic concentration (%) of Au, Pt, Pd in the depth direction (x: unit nm) obtained is a (x), the atomic concentration (%) of Cu is b (x), and the atomic concentration of Si ( %) Is c (x), the atomic concentration (%) of O is d (x), and the total atomic concentration (%) of other elements is e (x), in the interval [0, 1.0] 0.01 ≦ ∫a (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0 .1, 0.4 ≦ ∫b (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0.7, ∫c (x) dx / (∫a (x) dx + It is a copper foil for a printed wiring board satisfying ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0.05.
本発明は別の一側面において、銅箔基材と、銅箔基材の表面の少なくとも一部を被覆し、且つ、Au、Pt及びPdのいずれか1種以上を含む被覆層とを備え、被覆層は、Au、Pt及びPdのいずれか1種以上の貴金属粒子と、貴金属粒子を覆うシランカップリング剤とで構成され、XPSによる表面からの深さ方向分析から得られた深さ方向(x:単位nm)のAu、Pt、Pdの原子濃度(%)をa(x)とし、Cuの原子濃度(%)をb(x)とし、Siの原子濃度(%)をc(x)とし、Oの原子濃度(%)をd(x)とし、その他の元素の合計原子濃度(%)をe(x)とすると、区間[0、1.0]において、∫a(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.1、∫b(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.4、0.05≦∫c(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx) ≦0.15を満たすプリント配線板用銅箔である。 In another aspect, the present invention includes a copper foil base material, and a coating layer that covers at least a part of the surface of the copper foil base material and includes any one or more of Au, Pt, and Pd, The coating layer is composed of one or more kinds of noble metal particles of Au, Pt, and Pd and a silane coupling agent that covers the noble metal particles, and the depth direction obtained from the depth direction analysis from the surface by XPS ( The atomic concentration (%) of Au, Pt and Pd in x: unit nm) is a (x), the atomic concentration (%) of Cu is b (x), and the atomic concentration (%) of Si is c (x). Assuming that the atomic concentration (%) of O is d (x) and the total atomic concentration (%) of other elements is e (x), in the interval [0, 1.0], ∫a (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0.1, ∫b (x) dx / ( ∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0. 0.05 ≦ ∫c (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0 .15, which is a copper foil for printed wiring boards.
本発明に係るプリント配線板用銅箔の更に別の一実施形態においては、プリント配線板はフレキシブルプリント配線板である。 In another embodiment of the copper foil for printed wiring boards according to the present invention, the printed wiring board is a flexible printed wiring board.
本発明は更に別の一側面において、本発明の銅箔を準備する工程と、銅箔の被覆層をエッチング面として銅箔と樹脂基板との積層体を作製する工程と、被覆層上にレジストで回路パターンを形成した後、塩化第二鉄水溶液又は塩化第二銅水溶液を用いてエッチングを行い銅の不必要部分を除去して銅の回路を形成する工程とを含む電子回路の形成方法である。 In another aspect of the present invention, a step of preparing the copper foil of the present invention, a step of producing a laminate of a copper foil and a resin substrate using the coating layer of the copper foil as an etching surface, and a resist on the coating layer After forming a circuit pattern in step (b), an etching process using a ferric chloride aqueous solution or a cupric chloride aqueous solution to remove unnecessary portions of copper to form a copper circuit is performed. is there.
本発明は更に別の一側面において、本発明に係る銅箔と樹脂基板との積層体である。 In another aspect of the present invention, there is provided a laminate of the copper foil and the resin substrate according to the present invention.
本発明は更に別の一側面において、銅層と樹脂基板との積層体であって、銅層の表面の少なくとも一部を被覆する本発明に係る被覆層を備えた積層体である。 In still another aspect, the present invention is a laminate including a copper layer and a resin substrate, the laminate including the coating layer according to the present invention that covers at least a part of the surface of the copper layer.
本発明に係る積層体の一実施形態においては、樹脂基板がポリイミド基板である。 In one embodiment of the laminate according to the present invention, the resin substrate is a polyimide substrate.
本発明は更に別の一側面において、本発明に係る積層体を材料としたプリント配線板である。 In yet another aspect, the present invention is a printed wiring board made of the laminate according to the present invention.
本発明によれば、耐加熱変色性及びエッチング性に優れたプリント配線板用銅箔及び積層体を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the copper foil and laminated body for printed wiring boards excellent in heat discoloration resistance and etching property can be provided.
(銅箔基材)
本発明に用いることのできる銅箔基材の形態に特に制限はないが、典型的には圧延銅箔や電解銅箔の形態で用いることができる。一般的には、電解銅箔は硫酸銅めっき浴からチタンやステンレスのドラム上に銅を電解析出して製造され、圧延銅箔は圧延ロールによる塑性加工と熱処理を繰り返して製造される。屈曲性が要求される用途には圧延銅箔を適用することが多い。
銅箔基材の材料としてはプリント配線板の導体パターンとして通常使用されるタフピッチ銅や無酸素銅といった高純度の銅の他、例えばSn入り銅、Ag入り銅、Cr、Zr又はMg等を添加した銅合金、Ni及びSi等を添加したコルソン系銅合金のような銅合金も使用可能である。なお、本明細書において用語「銅箔」を単独で用いたときには銅合金箔も含むものとする。
(Copper foil base material)
Although there is no restriction | limiting in particular in the form of the copper foil base material which can be used for this invention, Typically, it can use with the form of rolled copper foil or electrolytic copper foil. In general, the electrolytic copper foil is produced by electrolytic deposition of copper from a copper sulfate plating bath onto a drum of titanium or stainless steel, and the rolled copper foil is produced by repeating plastic working and heat treatment with a rolling roll. Rolled copper foil is often used for applications that require flexibility.
In addition to high-purity copper such as tough pitch copper and oxygen-free copper, which are usually used as conductor patterns for printed wiring boards, for example, Sn-containing copper, Ag-containing copper, Cr, Zr or Mg are added as the copper foil base material. It is also possible to use a copper alloy such as a copper alloy, a Corson copper alloy to which Ni, Si and the like are added. In addition, when the term “copper foil” is used alone in this specification, a copper alloy foil is also included.
本発明に用いることのできる銅箔基材の厚さについても特に制限はなく、プリント配線板用に適した厚さに適宜調節すればよい。例えば、5〜100μm程度とすることができる。但し、ファインパターン形成を目的とする場合には30μm以下、好ましくは20μm以下であり、典型的には5〜20μm程度である。 There is no restriction | limiting in particular also about the thickness of the copper foil base material which can be used for this invention, What is necessary is just to adjust to the thickness suitable for printed wiring boards suitably. For example, it can be set to about 5 to 100 μm. However, for the purpose of forming a fine pattern, it is 30 μm or less, preferably 20 μm or less, and typically about 5 to 20 μm.
本発明に使用する銅箔基材は、特に限定されないが、例えば、粗化処理をしないものを用いても良い。従来は特殊めっきで表面にμmオーダーの凹凸を付けて表面粗化処理を施し、物理的なアンカー効果によって樹脂との接着性を持たせるケースが一般的であるが、一方でファインピッチや高周波電気特性は平滑な箔が良いとされ、粗化箔では不利な方向に働くことがある。また、粗化処理をしないものであると、粗化処理工程が省略されるので、経済性・生産性向上の効果がある。 Although the copper foil base material used for this invention is not specifically limited, For example, you may use what does not perform a roughening process. Conventionally, the surface is generally roughened by special plating with irregularities on the order of μm, and the physical anchor effect provides adhesion to the resin. A smooth foil is considered to have good characteristics, and a roughened foil may work in a disadvantageous direction. Moreover, since the roughening process process is abbreviate | omitted if it does not perform a roughening process, there exists an effect of economical efficiency and productivity improvement.
(被覆層の構成)
銅箔基材の絶縁基板との接着面の反対側(回路形成予定面側)の表面の少なくとも一部には、被覆層が形成されている。被覆層は、貴金属粒子と、貴金属粒子を覆うシランカップリング剤とで構成されている。貴金属は、Au、Pt及びPdの少なくとも1種以上で構成されている。被覆層最表面(表面から0〜1.0nmの範囲)には、これらの貴金属が所定の濃度で付着していると、エッチング性を高める上で望ましい。このため、本発明に係るプリント配線板用銅箔において、XPSによる表面からの深さ方向分析から得られた深さ方向(x:単位nm)のAu、Pt、Pdの原子濃度(%)をa(x)とし、Cuの原子濃度(%)をb(x)とし、Siの原子濃度(%)をc(x)とし、Oの原子濃度(%)をd(x)とし、その他の元素の合計原子濃度(%)をe(x)とすると、区間[0、1.0]において、0.01≦∫a(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.1、0.4≦∫b(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.7、∫c(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.05を満たす。Au、Pt及びPdの少なくとも1種以上、Cu、及び、Siの濃度が上記範囲外になると、良好なエッチング性が得られない。
(Configuration of coating layer)
A coating layer is formed on at least a part of the surface of the copper foil base opposite to the surface to be bonded to the insulating substrate (circuit formation planned surface side). The coating layer is composed of noble metal particles and a silane coupling agent that covers the noble metal particles. The noble metal is composed of at least one of Au, Pt and Pd. It is desirable for improving the etching property that these noble metals adhere to the outermost surface of the coating layer (in the range of 0 to 1.0 nm from the surface) at a predetermined concentration. Therefore, in the copper foil for printed wiring board according to the present invention, the atomic concentration (%) of Au, Pt, and Pd in the depth direction (x: unit nm) obtained from the depth direction analysis from the surface by XPS. a (x), Cu atomic concentration (%) as b (x), Si atomic concentration (%) as c (x), O atomic concentration (%) as d (x), etc. Assuming that the total atomic concentration (%) of the element is e (x), 0.01 ≦ ∫a (x) dx / (∫a (x) dx + ∫b (x) in the interval [0, 1.0] dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0.1, 0.4 ≦ ∫b (x) dx / (∫a (x) dx + ∫b ( x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0.7, ∫c (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0.05 is satisfied. When the concentration of at least one of Au, Pt, and Pd, Cu, and Si is outside the above range, good etching properties cannot be obtained.
また、プリント配線板用銅箔は、ポリイミド硬化相当の熱処理(約350℃にて30分〜数時間程度)を上述のプリント配線板用銅箔に行うことで得ても良い。その場合、XPSによる表面からの深さ方向分析から得られた深さ方向(x:単位nm)のAu、Pt、Pdの原子濃度(%)をa(x)とし、Cuの原子濃度(%)をb(x)とし、Siの原子濃度(%)をc(x)とし、Oの原子濃度(%)をd(x)とし、その他の元素の合計原子濃度(%)をe(x)とすると、区間[0、1.0]において、∫a(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.1、∫b(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.4、0.05≦∫c(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx) ≦0.15を満たす。Au、Pt及びPdの少なくとも1種以上、Cu、及び、Siの濃度が上記範囲外になると、良好なエッチング性が得られない。 Moreover, you may obtain the copper foil for printed wiring boards by performing the heat processing (about 30 minutes-about several hours at about 350 degreeC) equivalent to polyimide hardening to the above-mentioned copper foil for printed wiring boards. In that case, the atomic concentration (%) of Au, Pt, Pd in the depth direction (x: unit nm) obtained from the depth direction analysis from the surface by XPS is defined as a (x), and the atomic concentration of Cu (% ) Is b (x), Si atomic concentration (%) is c (x), O atomic concentration (%) is d (x), and total atomic concentration (%) of other elements is e (x ) In the interval [0, 1.0], ∫a (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0.1, ∫b (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0.4, 0.05 ≦ ∫c (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0.15 is satisfied. When the concentration of at least one of Au, Pt, and Pd, Cu, and Si is outside the above range, good etching properties cannot be obtained.
なお、銅箔基材の絶縁基板との接着面側には、絶縁基板との接着性向上のために、例えば銅箔基材表面から順に積層した中間層及び表層で構成された別の被覆層を形成してもよい。この場合、中間層は、例えば、Ni、Mo、Ti、Zn、Co、V、Sn、Mn、Nb、Ta及びCrの少なくともいずれか1種を含むのが好ましい。中間層は、金属の単体で構成されていてもよく、例えば、Ni、Mo、Ti、Zn、Co、Nb及びTaのいずれか1種で構成されるのが好ましい。中間層は、合金で構成されていてもよく、例えば、Ni、Zn、V、Sn、Mn、Cr及びCuの少なくともいずれか2種の合金で構成されるのが好ましい。 In addition, on the adhesive surface side of the copper foil base material with the insulating substrate, for the purpose of improving the adhesiveness with the insulating substrate, for example, another coating layer composed of an intermediate layer and a surface layer laminated in order from the copper foil base material surface May be formed. In this case, the intermediate layer preferably contains at least one of Ni, Mo, Ti, Zn, Co, V, Sn, Mn, Nb, Ta, and Cr, for example. The intermediate layer may be composed of a single metal, for example, preferably composed of any one of Ni, Mo, Ti, Zn, Co, Nb, and Ta. The intermediate layer may be made of an alloy, for example, preferably made of an alloy of at least any two of Ni, Zn, V, Sn, Mn, Cr and Cu.
(銅箔の製造方法)
本発明に係るプリント配線板用銅箔は、貴金属を含む特殊溶液に銅箔を浸漬させることで得ることができる。すなわち、貴金属を含む特殊溶液に銅箔を浸漬させることによって銅箔基材の表面の少なくとも一部を、被覆層により被覆する。具体的には、貴金属を含むシランカップリング剤への浸漬によって、銅箔のエッチング面側に銅よりもエッチングレートの低い貴金属粒子を付着させる。被覆層は、銅箔の担持剤への浸漬に限らず、例えば、電気めっき、乾式めっきで形成してもよい。
(Manufacturing method of copper foil)
The copper foil for printed wiring boards according to the present invention can be obtained by immersing the copper foil in a special solution containing a noble metal. That is, at least a part of the surface of the copper foil base material is coated with the coating layer by immersing the copper foil in a special solution containing a noble metal. Specifically, noble metal particles having an etching rate lower than that of copper are attached to the etched surface side of the copper foil by immersion in a silane coupling agent containing the noble metal. The coating layer is not limited to immersion of the copper foil in the carrier, but may be formed by, for example, electroplating or dry plating.
(プリント配線板の製造方法)
本発明に係る銅箔を用いてプリント配線板(PWB)を常法に従って製造することができる。以下に、プリント配線板の製造方法の例を示す。
(Printed wiring board manufacturing method)
A printed wiring board (PWB) can be manufactured according to a conventional method using the copper foil according to the present invention. Below, the example of the manufacturing method of a printed wiring board is shown.
まず、銅箔と絶縁基板とを貼り合わせて積層体を製造する。銅箔が積層される絶縁基板はプリント配線板に適用可能な特性を有するものであれば特に制限を受けないが、例えば、リジッドPWB用に紙基材フェノール樹脂、紙基材エポキシ樹脂、合成繊維布基材エポキシ樹脂、ガラス布・紙複合基材エポキシ樹脂、ガラス布・ガラス不織布複合基材エポキシ樹脂及びガラス布基材エポキシ樹脂等を使用し、FPC用にポリエステルフィルムやポリイミドフィルム等を使用する事ができる。 First, a laminated body is manufactured by bonding a copper foil and an insulating substrate. The insulating substrate on which the copper foil is laminated is not particularly limited as long as it has characteristics applicable to a printed wiring board. For example, paper base phenolic resin, paper base epoxy resin, synthetic fiber for rigid PWB Use cloth base epoxy resin, glass cloth / paper composite base epoxy resin, glass cloth / glass non-woven composite base epoxy resin, glass cloth base epoxy resin, etc., use polyester film, polyimide film, etc. for FPC I can do things.
貼り合わせの方法は、リジッドPWB用の場合、ガラス布などの基材に樹脂を含浸させ、樹脂を半硬化状態まで硬化させたプリプレグを用意する。銅箔を被覆層の反対側の面からプリプレグに重ねて加熱加圧させることにより行うことができる。 In the case of the rigid PWB, a prepreg is prepared by impregnating a base material such as a glass cloth with a resin and curing the resin to a semi-cured state. It can be carried out by superposing a copper foil on the prepreg from the opposite surface of the coating layer and heating and pressing.
フレキシブルプリント配線板(FPC)用の場合、ポリイミドフィルム又はポリエステルフィルムと銅箔とをエポキシ系やアクリル系の接着剤を使って接着することができる(3層構造)。また、接着剤を使用しない方法(2層構造)としては、ポリイミドの前駆体であるポリイミドワニス(ポリアミック酸ワニス)を銅箔に塗布し、加熱することでイミド化するキャスティング法や、ポリイミドフィルム上に熱可塑性のポリイミドを塗布し、その上に銅箔を重ね合わせ、加熱加圧するラミネート法が挙げられる。キャスティング法においては、ポリイミドワニスを塗布する前に熱可塑性ポリイミド等のアンカーコート材を予め塗布しておくことも有効である。 In the case of a flexible printed wiring board (FPC), a polyimide film or a polyester film and a copper foil can be bonded using an epoxy or acrylic adhesive (three-layer structure). In addition, as a method without using an adhesive (two-layer structure), a polyimide varnish (polyamic acid varnish), which is a polyimide precursor, is applied to a copper foil and heated to form an imidization or on a polyimide film. There is a laminating method in which a thermoplastic polyimide is applied to the substrate, a copper foil is overlaid thereon, and heated and pressed. In the casting method, it is also effective to apply an anchor coating material such as thermoplastic polyimide in advance before applying the polyimide varnish.
本発明に係る積層体は各種のプリント配線板(PWB)に使用可能であり、特に制限されるものではないが、例えば、導体パターンの層数の観点からは片面PWB、両面PWB、多層PWB(3層以上)に適用可能であり、絶縁基板材料の種類の観点からはリジッドPWB、フレキシブルPWB(FPC)、リジッド・フレックスPWBに適用可能である。また、本発明に係る積層体は、銅箔を樹脂に貼り付けてなる上述のような銅張積層板に限定されず、樹脂上にスパッタリング、めっきで銅層を形成したメタライジング材であってもよい。 The laminate according to the present invention can be used for various printed wiring boards (PWB) and is not particularly limited. For example, from the viewpoint of the number of layers of the conductor pattern, the single-sided PWB, double-sided PWB, and multilayer PWB ( It is applicable to rigid PWB, flexible PWB (FPC), and rigid flex PWB from the viewpoint of the type of insulating substrate material. Further, the laminate according to the present invention is not limited to the above-described copper-clad laminate obtained by attaching a copper foil to a resin, and is a metalizing material in which a copper layer is formed on the resin by sputtering or plating. Also good.
上述のように作製した積層体の銅箔上に形成された被覆層表面にレジストを塗布し、マスクによりパターンを露光し、現像することによりレジストパターンを形成したものをエッチング液に浸漬する。このとき、Pt、Pd、及び、Auのいずれか1種以上を含む被覆層は、銅箔上のレジスト部分に近い位置にあり、レジスト側の銅箔のエッチングは、この被覆層近傍がエッチングされていく速度よりも速い速度で、被覆層から離れた部位の銅のエッチングが進行することにより、銅の回路パターンのエッチングがほぼ垂直に進行する。これにより銅の不必要部分を除去されて、次いでエッチングレジストを剥離・除去して回路パターンを露出することができる。
銅箔基板に回路パターンを形成するために用いるエッチング液に対しては、被覆層のエッチング速度が銅よりも十分に小さいため、エッチングファクターを改善する効果を有する。エッチング液は、塩化第二銅水溶液、又は、塩化第二鉄水溶液等を用いることができるが、特に塩化第二鉄水溶液が有効である。微細回路はエッチングに時間が掛かるが、塩化第二鉄水溶液の方が塩化第二銅水溶液よりもエッチング速度が早いためである。また、被覆層を形成する前に、あらかじめ銅箔基材表面に耐熱層を形成しておいてもよい。
また、被覆層に含まれるシランカップリング剤には防錆効果があるため、被覆層を貴金属粒子を含有するシランカップリング剤で形成すると、裾引きが小さい回路ともに、変色性に優れた銅箔が得られる。
A resist is applied to the surface of the coating layer formed on the copper foil of the laminate produced as described above, the pattern is exposed with a mask, and the resist pattern formed by development is immersed in an etching solution. At this time, the coating layer containing at least one of Pt, Pd, and Au is in a position near the resist portion on the copper foil, and the etching of the copper foil on the resist side is performed in the vicinity of the coating layer. Etching of the copper circuit pattern proceeds substantially vertically by etching of the copper away from the coating layer at a speed higher than the speed of the etching. Thus, unnecessary portions of copper can be removed, and then the etching resist can be peeled and removed to expose the circuit pattern.
With respect to the etching solution used for forming the circuit pattern on the copper foil substrate, the etching rate of the coating layer is sufficiently smaller than that of copper, so that the etching factor is improved. As the etching solution, an aqueous solution of cupric chloride, an aqueous solution of ferric chloride, or the like can be used, but an aqueous solution of ferric chloride is particularly effective. This is because the fine circuit takes time to etch, but the ferric chloride aqueous solution has a higher etching rate than the cupric chloride aqueous solution. In addition, a heat-resistant layer may be formed in advance on the surface of the copper foil base before forming the coating layer.
In addition, since the silane coupling agent contained in the coating layer has a rust-preventing effect, when the coating layer is formed of a silane coupling agent containing noble metal particles, a copper foil with excellent discoloration and a circuit with small tailing Is obtained.
(プリント配線板の銅箔表面の回路のラインパターン形状)
上述のように被覆層側からエッチングされて形成されたプリント配線板の銅箔表面の回路の各ラインパターンは、その長尺状の2つの側面が絶縁基板上に垂直に形成されるのではなく、通常、銅箔の表面から下に向かって、すなわち樹脂層に向かって、末広がりに形成される。これにより、長尺状の2つの側面はそれぞれ絶縁基板表面に対して傾斜角θを有している。現在要求されている回路パターンの微細化(ファインピッチ化)のためには、ラインパターンのピッチをなるべく狭くすることが重要であるが、この傾斜角θが小さいと、それだけ裾引きが大きくなり、ラインパターンのピッチが広くなってしまう。また、傾斜角θは、通常、各ラインパターン及びラインパターン内で完全に一定ではない。このような傾斜角θのばらつきが大きいと、回路の品質に悪影響を及ぼすおそれがある。従って、被覆層側からエッチングされて形成されたプリント配線板の銅箔表面の回路の各ラインパターンは、長尺状の2つの側面がそれぞれ絶縁基板表面に対して65〜90°の傾斜角θを有し、且つ、同一回路内のtanθの標準偏差が1.0以下であるのが望ましい。
(Circuit line pattern shape on the copper foil surface of the printed wiring board)
As described above, each line pattern of the circuit on the copper foil surface of the printed wiring board formed by etching from the coating layer side does not have two long side surfaces formed vertically on the insulating substrate. Usually, it is formed so as to spread from the surface of the copper foil downward, that is, toward the resin layer. Thus, the two long side surfaces each have an inclination angle θ with respect to the surface of the insulating substrate. It is important to reduce the pitch of the line pattern as much as possible for the finer circuit pattern (currently required), but if this inclination angle θ is small, the tailing will increase accordingly. The line pattern pitch becomes wider. In addition, the inclination angle θ is usually not completely constant within each line pattern and line pattern. If the variation in the inclination angle θ is large, the circuit quality may be adversely affected. Therefore, each line pattern of the circuit on the copper foil surface of the printed wiring board formed by etching from the coating layer side has an elongated angle θ of 65 to 90 ° with respect to the two long side surfaces with respect to the insulating substrate surface. And the standard deviation of tan θ in the same circuit is preferably 1.0 or less.
以下、本発明の実施例を示すが、これらは本発明をより良く理解するために提供するものであり、本発明が限定されることを意図するものではない。 EXAMPLES Examples of the present invention will be described below, but these are provided for better understanding of the present invention and are not intended to limit the present invention.
(例1:実施例1〜5)
(銅箔への被覆層の形成)
実施例1〜5の銅箔基材として、厚さ12μmの圧延銅箔(日鉱金属製C1100)を用意した。圧延銅箔の表面粗さ(Rz)は0.5μmであった。
(Example 1: Examples 1 to 5)
(Formation of coating layer on copper foil)
As a copper foil base material of Examples 1 to 5, a rolled copper foil (C1100 made by Nikko Metal) having a thickness of 12 μm was prepared. The surface roughness (Rz) of the rolled copper foil was 0.5 μm.
まず、銅箔の表面に付着している薄い酸化膜を逆スパッタにより取り除き、Ni及びCr単層のターゲットをスパッタリングすることにより、Ni層及びCr層を順に成膜した。スパッタリングに使用した各種金属の単体は純度が3Nのものを用いた。この面を絶縁基材との接着面とした。
・装置:バッチ式スパッタリング装置(アルバック社、型式MNS−6000)
・到達真空度:1.0×10-5Pa
・スパッタリング圧:0.2Pa
・逆スパッタ電力:100W
・スパッタリング電力:50W
・成膜速度:各ターゲットについて一定時間約0.2μm成膜し、3次元測定器で厚さを測定し、単位時間当たりのスパッタレートを算出した。
First, a thin oxide film adhering to the surface of the copper foil was removed by reverse sputtering, and a Ni and Cr single layer target was sputtered to sequentially form a Ni layer and a Cr layer. The simple substance of the various metals used for sputtering used the thing of purity 3N. This surface was used as an adhesive surface with the insulating substrate.
-Equipment: Batch type sputtering equipment (ULVAC, Model MNS-6000)
・ Achieving vacuum: 1.0 × 10 −5 Pa
・ Sputtering pressure: 0.2 Pa
・ Reverse sputtering power: 100W
・ Sputtering power: 50W
Film formation rate: About 0.2 μm of film was formed for each target for a fixed time, the thickness was measured with a three-dimensional measuring device, and the sputtering rate per unit time was calculated.
次に、上記表面処理銅箔の接着面と反対側の表面処理面を塩化ビニルで覆い、これを硫酸(100g/L)に30秒浸漬させて、表面の酸化層を除去した。その後、60℃に温めたシランカップリング剤CB−A(日鉱金属製)に浸漬させた後、軽く水洗することにより、被覆層を形成した。ここで、浸漬時間を変えることでSiとPdとの付着量を変化させた Next, the surface-treated surface opposite to the adhesive surface of the surface-treated copper foil was covered with vinyl chloride, which was immersed in sulfuric acid (100 g / L) for 30 seconds to remove the surface oxide layer. Then, after immersing in the silane coupling agent CB-A (made by Nikko Metal) heated at 60 degreeC, the coating layer was formed by lightly washing with water. Here, the adhesion amount of Si and Pd was changed by changing the immersion time.
被覆層を形成した銅箔に対して、被覆層と反対側の表面に以下の手順により、ポリイミドフィルムを接着した。
(1)7cm×7cmの銅箔に対しアプリケーターを用い、宇部興産製Uワニス−A(ポリイミドワニス)を乾燥体で25μmになるよう塗布。
(2)(1)で得られた樹脂付き銅箔を空気下乾燥機で130℃30分で乾燥。
(3)窒素流量を10L/minに設定した高温加熱炉において、350℃60分でイミド化。
A polyimide film was bonded to the copper foil on which the coating layer was formed, on the surface opposite to the coating layer by the following procedure.
(1) Using an applicator on a copper foil of 7 cm × 7 cm, Ube Industries-made U varnish-A (polyimide varnish) was applied to a dry body to a thickness of 25 μm.
(2) The resin-coated copper foil obtained in (1) is dried at 130 ° C. for 30 minutes in an air dryer.
(3) Imidization at 350 ° C. for 60 minutes in a high-temperature heating furnace with a nitrogen flow rate set to 10 L / min.
<XPSによる測定>
被覆層のデプスプロファイルを作成した際のXPSの稼働条件を以下に示す。
・装置:XPS測定装置(アルバックファイ社、型式5600MC)
・到達真空度:1.5×10-7Pa
・X線:単色AlKα、エックス線出力210W、検出面積800μmφ、試料と検出器のなす角度45°
・イオン線:イオン種Ar+、加速電圧3kV、掃引面積3mm×3mm、スパッタリングレート2.0nm/min(SiO2換算)
・測定は、ポリイミドフィルムへ接着させる前の状態の被膜(熱処理前被膜)、及び、シランカップリング剤への浸漬後、ポリイミド硬化条件(350℃×30分)よりも過酷な条件の熱処理(350℃×120分)を施した状態の被膜(熱処理後被膜)を分析した。
<Measurement by XPS>
The operating conditions of XPS when creating the depth profile of the coating layer are shown below.
・ Device: XPS measuring device (ULVAC-PHI, Model 5600MC)
・ Achieved vacuum: 1.5 × 10 −7 Pa
X-ray: Monochromatic AlKα, X-ray output 210 W, detection area 800 μmφ, angle 45 ° between sample and detector
Ion beam: ion species Ar + , acceleration voltage 3 kV, sweep area 3 mm × 3 mm, sputtering rate 2.0 nm / min (SiO 2 conversion)
・ Measurement is a heat treatment (350 ° C. × 30 minutes) more severe than the polyimide curing condition (350 ° C. × 30 minutes) after being immersed in the coating film before heat treatment (coating before heat treatment) and the silane coupling agent. The film (the film after heat treatment) in a state of being subjected to (° C. × 120 minutes) was analyzed.
(エッチングによる回路形状)
銅箔の被覆層が形成された面に感光性レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を以下の条件で実施した。
(Circuit shape by etching)
Ten circuits were printed by a photosensitive resist coating and exposure process on the surface on which the coating layer of copper foil was formed, and an etching process for removing unnecessary portions of the copper foil was performed under the following conditions.
<エッチング条件>
・塩化第二鉄水溶液:(37wt%、ボーメ度:40°)
・液温:50°C
・スプレー圧:0.25MPa
(50μmピッチ回路形成)
・レジストL/S=33μm/17μm
・仕上がり回路ボトム(底部)幅:25μm
・エッチング時間:10〜130秒
(30μmピッチ回路形成)
・レジストL/S=25μm/5μm
・仕上がり回路ボトム(底部)幅:15μm
・エッチング時間:30〜70秒
・エッチング終点の確認:時間を変えてエッチングを数水準行い、光学顕微鏡で回路間に銅が残存しなくなるのを確認し、これをエッチング時間とした。
エッチング後、45℃のNaOH水溶液(100g/L)に1分間浸漬させてレジストを剥離した。
<Etching conditions>
-Ferric chloride aqueous solution: (37 wt%, Baume degree: 40 °)
・ Liquid temperature: 50 ° C
・ Spray pressure: 0.25 MPa
(50 μm pitch circuit formation)
・ Resist L / S = 33μm / 17μm
-Finished circuit bottom (bottom) width: 25 μm
Etching time: 10 to 130 seconds (30 μm pitch circuit formation)
・ Resist L / S = 25μm / 5μm
-Finished circuit bottom (bottom) width: 15 μm
-Etching time: 30 to 70 seconds-Confirmation of etching end point: Etching was carried out at several levels by changing the time, and it was confirmed by an optical microscope that no copper remained between the circuits.
After the etching, the resist was peeled off by dipping in a 45 ° C. aqueous NaOH solution (100 g / L) for 1 minute.
<エッチングファクターの測定条件>
エッチングファクターは、末広がりにエッチングされた場合(ダレが発生した場合)、回路が垂直にエッチングされたと仮定した場合の、銅箔上面からの垂線と樹脂基板との交点からのダレの長さの距離をaとした場合において、このaと銅箔の厚さbとの比:b/aを示すものであり、この数値が大きいほど、傾斜角は大きくなり、エッチング残渣が残らず、ダレが小さくなることを意味する。図1に、回路パターンの一部の表面写真と、当該部分における回路パターンの幅方向の横断面の模式図と、該模式図を用いたエッチングファクターの計算方法の概略とを示す。このaは回路上方からのSEM観察により測定し、エッチングファクター(EF=b/a)を算出した。このエッチングファクターを用いることにより、エッチング性の良否を簡単に判定できる。さらに、傾斜角θは上記手順で測定したa及び銅箔の厚さbを用いてアークタンジェントを計算することにより算出した。これらの測定範囲は回路長600μmで、12点のエッチングファクター、その標準偏差及び傾斜角θの平均値を結果として採用した。
<Etching factor measurement conditions>
The etching factor is the distance of the length of sagging from the intersection of the vertical line from the upper surface of the copper foil and the resin substrate, assuming that the circuit is etched vertically when sagging at the end (when sagging occurs) Is a ratio of a to the thickness b of the copper foil: b / a, and the larger the value, the larger the inclination angle, and the etching residue does not remain and the sagging is small. It means to become. FIG. 1 shows a surface photograph of a part of a circuit pattern, a schematic diagram of a cross section in the width direction of the circuit pattern at the part, and an outline of a method for calculating an etching factor using the schematic diagram. This a was measured by SEM observation from above the circuit, and the etching factor (EF = b / a) was calculated. By using this etching factor, it is possible to easily determine whether the etching property is good or bad. Furthermore, the inclination angle θ was calculated by calculating the arc tangent using a and the thickness b of the copper foil measured in the above procedure. The measurement range was a circuit length of 600 μm, and an etching factor of 12 points, its standard deviation, and an average value of the inclination angle θ were adopted as a result.
(例2:比較例1:ブランク材)
12μm厚の圧延銅箔を準備し、例1と同じ手順でポリイミドフィルムを接着した。次に反対面に感光性レジスト塗布及び露光工程により10本の回路を印刷し、さらに銅箔の不要部分を除去するエッチング処理を例1の条件で実施した。
(Example 2: Comparative Example 1: Blank material)
A rolled copper foil having a thickness of 12 μm was prepared, and a polyimide film was bonded in the same procedure as in Example 1. Next, 10 circuits were printed on the opposite surface by a photosensitive resist coating and exposure process, and an etching process for removing unnecessary portions of the copper foil was performed under the conditions of Example 1.
(例3:比較例2)
12μm厚の圧延銅箔を準備し、例1と同じ手順でCB−Aに2分浸漬させた後、ポリイミドフィルムを接着した。次に、例1と同様にエッチングで回路を形成した。
例1〜3の各測定結果を表1〜4に示す。
(Example 3: Comparative Example 2)
A rolled copper foil having a thickness of 12 μm was prepared, immersed in CB-A for 2 minutes in the same procedure as in Example 1, and then a polyimide film was adhered thereto. Next, a circuit was formed by etching as in Example 1.
Each measurement result of Examples 1-3 is shown in Tables 1-4.
(実施例1〜5)
実施例1〜5ではいずれもエッチングファクターが大きく且つバラツキもなく、矩形方に近い断面の回路を形成することができた。浸漬時間が20分以上になると、Si、Pd濃度は飽和した。
図2に、実施例3により形成された回路の写真を示す。図3に、実施例4の銅箔(熱処理前)のXPSによるデプスプロファイルを示す。
また、本実施例では銅箔を浸漬する貴金属を含む特殊溶液として、Pd含有シランカップリング剤を用いたが、貴金属としてPdの代わりにAu又はPtを用いても、その良好な耐エッチング性から、同様な効果を有することは明らかである。
(Examples 1-5)
In each of Examples 1 to 5, the etching factor was large and there was no variation, and a circuit having a cross section close to a rectangular shape could be formed. When the immersion time was 20 minutes or more, the Si and Pd concentrations were saturated.
FIG. 2 shows a photograph of the circuit formed according to Example 3. In FIG. 3, the depth profile by XPS of the copper foil (before heat processing) of Example 4 is shown.
Further, in this example, a Pd-containing silane coupling agent was used as a special solution containing a noble metal into which the copper foil was immersed. Obviously, it has a similar effect.
(比較例1〜2)
比較例1は、それぞれ銅箔表面が未処理であるブランク材であり、矩形方の断面の回路を形成することができなかった。
比較例2では、浸漬時間が十分ではなかったためPd濃度が十分ではなく、ブランク材と同様に矩形方の断面の回路を形成することができなかった。
(Comparative Examples 1-2)
Comparative Example 1 was a blank material in which the copper foil surface was untreated, and a circuit with a rectangular cross section could not be formed.
In Comparative Example 2, since the immersion time was not sufficient, the Pd concentration was not sufficient, and a circuit having a rectangular cross section could not be formed like the blank material.
Claims (8)
前記被覆層は、Au、Pt及びPdのいずれか1種以上の貴金属粒子と、該貴金属粒子を覆うシランカップリング剤とで構成され、
XPSによる表面からの深さ方向分析から得られた深さ方向(x:単位nm)のAu、Pt、Pdの原子濃度(%)をa(x)とし、Cuの原子濃度(%)をb(x)とし、Siの原子濃度(%)をc(x)とし、Oの原子濃度(%)をd(x)とし、その他の元素の合計原子濃度(%)をe(x)とすると、区間[0、1.0]において、0.01≦∫a(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.1、0.4≦∫b(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.7、∫c(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.05を満たすプリント配線板用銅箔。 A copper foil base material, and a coating layer that covers at least a part of the surface of the copper foil base material and includes at least one of Au, Pt, and Pd,
The coating layer is composed of one or more kinds of noble metal particles of Au, Pt, and Pd, and a silane coupling agent that covers the noble metal particles.
The atomic concentration (%) of Au, Pt, and Pd in the depth direction (x: unit nm) obtained from the depth direction analysis by XPS is defined as a (x), and the atomic concentration (%) of Cu is defined as b. (x), Si atomic concentration (%) is c (x), O atomic concentration (%) is d (x), and total atomic concentration (%) of other elements is e (x). In the interval [0, 1.0], 0.01 ≦ ∫a (x) dx / (∫a (x) dx + xb (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0.1, 0.4 ≦ ∫b (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x ) dx + ∫e (x) dx) ≦ 0.7, ∫c (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + Copper foil for printed wiring board satisfying ∫e (x) dx) ≦ 0.05.
前記被覆層は、Au、Pt及びPdのいずれか1種以上の貴金属粒子と、該貴金属粒子を覆うシランカップリング剤とで構成され、
XPSによる表面からの深さ方向分析から得られた深さ方向(x:単位nm)のAu、Pt、Pdの原子濃度(%)をa(x)とし、Cuの原子濃度(%)をb(x)とし、Siの原子濃度(%)をc(x)とし、Oの原子濃度(%)をd(x)とし、その他の元素の合計原子濃度(%)をe(x)とすると、区間[0、1.0]において、∫a(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.1、∫b(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx)≦0.4、0.05≦∫c(x)dx/(∫a(x)dx + ∫b(x)dx + ∫c(x)dx + ∫d(x)dx + ∫e(x)dx) ≦0.15を満たすプリント配線板用銅箔。 A copper foil base material, and a coating layer that covers at least a part of the surface of the copper foil base material and includes at least one of Au, Pt, and Pd,
The coating layer is composed of one or more kinds of noble metal particles of Au, Pt, and Pd, and a silane coupling agent that covers the noble metal particles.
The atomic concentration (%) of Au, Pt, and Pd in the depth direction (x: unit nm) obtained from the depth direction analysis by XPS is defined as a (x), and the atomic concentration (%) of Cu is defined as b. (x), Si atomic concentration (%) is c (x), O atomic concentration (%) is d (x), and total atomic concentration (%) of other elements is e (x). In the interval [0, 1.0], ∫a (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e ( x) dx) ≦ 0.1, ∫b (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e (x) dx) ≦ 0.4, 0.05 ≦ ∫c (x) dx / (∫a (x) dx + ∫b (x) dx + ∫c (x) dx + ∫d (x) dx + ∫e ( x) dx) Copper foil for printed wiring board satisfying ≦ 0.15.
前記銅箔の被覆層をエッチング面として該銅箔と樹脂基板との積層体を作製する工程と、
前記被覆層上にレジストで回路パターンを形成した後、塩化第二鉄水溶液又は塩化第二銅水溶液を用いてエッチングを行い銅の不必要部分を除去して銅の回路を形成する工程と、
を含む電子回路の形成方法。 Preparing the copper foil according to any one of claims 1 to 3,
A step of producing a laminate of the copper foil and the resin substrate using the coating layer of the copper foil as an etching surface;
Forming a circuit pattern with a resist on the coating layer, and then etching using a ferric chloride aqueous solution or a cupric chloride aqueous solution to remove unnecessary portions of copper to form a copper circuit;
A method of forming an electronic circuit comprising:
前記銅層の表面の少なくとも一部を被覆する請求項1〜3のいずれかに記載の被覆層を備えた積層体。 A laminate of a copper layer and a resin substrate,
The laminated body provided with the coating layer in any one of Claims 1-3 which coat | covers at least one part of the surface of the said copper layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010077803A JP2011210984A (en) | 2010-03-30 | 2010-03-30 | Copper foil for printed wiring board and layered body which have superior heating discoloration resistance and etching property |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010077803A JP2011210984A (en) | 2010-03-30 | 2010-03-30 | Copper foil for printed wiring board and layered body which have superior heating discoloration resistance and etching property |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011210984A true JP2011210984A (en) | 2011-10-20 |
Family
ID=44941729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010077803A Withdrawn JP2011210984A (en) | 2010-03-30 | 2010-03-30 | Copper foil for printed wiring board and layered body which have superior heating discoloration resistance and etching property |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011210984A (en) |
-
2010
- 2010-03-30 JP JP2010077803A patent/JP2011210984A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5367613B2 (en) | Copper foil for printed wiring boards | |
JP5346054B2 (en) | Copper foil for printed wiring board and laminated board using the same | |
JP5702942B2 (en) | Copper foil for printed wiring board excellent in etching property and laminate using the same | |
JP5506497B2 (en) | Copper foil for printed wiring board for forming circuit with excellent electric transmission characteristics and laminate using the same | |
JP5156784B2 (en) | Copper foil for printed wiring board and laminate using the same | |
JP5558437B2 (en) | Copper foil for printed wiring board and laminated board using the same | |
JP5232823B2 (en) | Copper foil for printed wiring board excellent in etching property and laminate using the same | |
JP5542715B2 (en) | Copper foil for printed wiring board, laminate and printed wiring board | |
JP2011253855A (en) | Laminate of insulating substrate and copper layer or copper foil for printed wiring board, print circuit board, and method of forming circuit board | |
JP5406099B2 (en) | Copper foil and laminate for printed wiring board with excellent etching properties | |
JP5524671B2 (en) | Copper foil and laminate for printed wiring board with excellent etching properties | |
JP5808114B2 (en) | Copper foil for printed wiring board, laminate and printed wiring board | |
JP2011253856A (en) | Forming method of circuit board for printed wiring board | |
JP2012146933A (en) | Method of forming circuit board for printed wiring board | |
JP5816045B2 (en) | Copper foil for printed wiring board excellent in productivity and laminated board using the same | |
JP2011210984A (en) | Copper foil for printed wiring board and layered body which have superior heating discoloration resistance and etching property | |
JP2011210998A (en) | Copper foil for printed wiring board and layered body which have superior heating discoloration resistance and etching property | |
JP2013028823A (en) | Laminate and printed wiring board using the same | |
JP2011210991A (en) | Copper foil for printed wiring board and layered body which have superior etching property | |
JP5079883B2 (en) | Copper foil for printed wiring board excellent in heat discoloration resistance and etching property, and laminate using the same | |
JP2011210986A (en) | Copper foil for printed wiring board and layered body which have superior heating discoloration resistance and etching property | |
JP5746876B2 (en) | Method for forming an electronic circuit | |
JP2011207092A (en) | Laminate of copper foil or copper layer and insulating substrate for printed wiring board, having excellent etching property | |
JP2012235061A (en) | Laminate and printed wiring board using the same | |
WO2013047847A1 (en) | Copper foil for printed circuit board and laminated plate using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130604 |