[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011129841A - Method of manufacturing electronic component - Google Patents

Method of manufacturing electronic component Download PDF

Info

Publication number
JP2011129841A
JP2011129841A JP2009289615A JP2009289615A JP2011129841A JP 2011129841 A JP2011129841 A JP 2011129841A JP 2009289615 A JP2009289615 A JP 2009289615A JP 2009289615 A JP2009289615 A JP 2009289615A JP 2011129841 A JP2011129841 A JP 2011129841A
Authority
JP
Japan
Prior art keywords
interior
exterior
green sheet
ceramic particles
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009289615A
Other languages
Japanese (ja)
Inventor
Yoshitomo Matsushita
慶友 松下
Norihisa Ando
▲徳▼久 安藤
Maya Inomata
満弥 猪股
Yosuke Konno
陽介 今野
Yasushi Matsuyama
靖 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009289615A priority Critical patent/JP2011129841A/en
Publication of JP2011129841A publication Critical patent/JP2011129841A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an electronic component that prevents delamination caused on an interface between an interior part and an exterior part which form the electronic component, and increases the strength of the exterior part by reducing the difference in sintering degree between the interior part and exterior part. <P>SOLUTION: The method of manufacturing the electronic component includes the processes of: forming the interior part by alternately laminating an interior dielectric layer formed using an interior green sheet and an internal electrode layer formed using an internal electrode pattern layer, and laminating at least one exterior dielectric layer formed using an exterior green sheet to obtain a green chip; and baking the green chip to obtain an element main body, the exterior green sheet containing first ceramic particles and second ceramic particles by predetermined amounts. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、積層セラミックコンデンサなどの電子部品の製造方法に関する。   The present invention relates to a method for manufacturing an electronic component such as a multilayer ceramic capacitor.

積層セラミックコンデンサなどの電子部品は、小型、大容量、高信頼性の電子部品として広く利用されている。   Electronic parts such as multilayer ceramic capacitors are widely used as small, large-capacity, and highly reliable electronic parts.

このような積層セラミックコンデンサを構成するコンデンサ素子本体は内装誘電体層と内部電極層が交互に複数積層された内装部を有する。内装部の積層方向の両端には、外装部が配置される。外装部は少なくとも一層の外装誘電体層が積層された構造である。   The capacitor element body constituting such a multilayer ceramic capacitor has an interior portion in which a plurality of interior dielectric layers and internal electrode layers are alternately laminated. An exterior part is arrange | positioned at the both ends of the lamination direction of an interior part. The exterior part has a structure in which at least one exterior dielectric layer is laminated.

ここで、内装誘電体層を構成する内装グリーンシートは薄層化に適したペーストを用いて製造されるため、比較的密度が高い。これに対し、外装部を形成するための外装グリーンシートの密度が低いのは、これにより外装グリーンシートの通気性が確保され、乾燥時や脱バインダ時のエア抜け性が向上し、層間の接着不良や脱バインダ時のクラックを低減することができるためである。   Here, since the interior green sheet constituting the interior dielectric layer is manufactured using a paste suitable for thinning, the density is relatively high. On the other hand, the density of the exterior green sheet for forming the exterior part is low, which ensures the air permeability of the exterior green sheet, improves the air release property during drying and binder removal, and the adhesion between layers This is because defects and cracks during binder removal can be reduced.

このように外装グリーンシートは内装グリーンシートに比べ密度が低いため、外装グリーンシートは内装グリーンシートに比べ焼結しにくく、内装部と外装部とで焼成時の焼結度合いに差が生じることがある。このため、外装部に焼きむらが生じたり、内装部と外装部との界面でデラミネーションが発生することがあった。また、外装部に焼きむらが生じることにより外装部の強度が低下し、製品に不具合が生じるという問題があった。これらの現象は近年、電子部品の小型化の傾向から外装部の厚みがより薄くなったことにより、より一層多く見られるようになってきている。   Since the exterior green sheet has a lower density than the interior green sheet, the exterior green sheet is harder to sinter than the interior green sheet, and there is a difference in the degree of sintering during firing between the interior part and the exterior part. is there. For this reason, uneven burning may occur in the exterior part, or delamination may occur at the interface between the interior part and the exterior part. In addition, there is a problem in that the unevenness of the exterior part decreases due to the occurrence of uneven burning in the exterior part, resulting in defects in the product. In recent years, more and more of these phenomena have been observed as the thickness of the exterior portion has become thinner due to the trend toward miniaturization of electronic components.

このような問題を解決するため、特許文献1には、異形結晶粒子を外装部に添加することで焼結性を調整する方法が開示されている。しかし、異形結晶粒子を形成するための組成、素材または熱処理条件の調整は困難であり、製品ごとに性能のばらつきが生じるという問題がある。   In order to solve such a problem, Patent Document 1 discloses a method of adjusting sinterability by adding deformed crystal particles to an exterior part. However, it is difficult to adjust the composition, material, or heat treatment conditions for forming irregular crystal grains, and there is a problem that performance varies from product to product.

また、従来技術として、ガラス添加によって焼結性を調整する方法などがあるが、添加量の調整が困難であり、所定量を添加しても製品によって性能にばらつきが生じるという問題がある。   Further, as a conventional technique, there is a method of adjusting sinterability by adding glass, but it is difficult to adjust the addition amount, and there is a problem that performance varies depending on products even if a predetermined amount is added.

特開平9−312234号公報JP-A-9-31234

本発明は、このような実状に鑑みてなされ、その目的は、電子部品を形成する内装部と外装部における焼結度合いの差を軽減し、内装部と外装部の界面で生じるデラミネーションを防ぐとともに、外装部の強度を高めることができる電子部品の製造方法を提供することである。   The present invention has been made in view of such a situation, and the object thereof is to reduce the difference in the degree of sintering between the interior part and the exterior part that form the electronic component, and prevent delamination that occurs at the interface between the interior part and the exterior part. At the same time, it is to provide an electronic component manufacturing method capable of increasing the strength of the exterior part.

本発明者等は、上記の目的を達成するために、電子部品の外装部に含まれるセラミック粒子に着目し、外装誘電体層に特定のセラミック粒子を所定量含ませることにより、内装部と外装部における焼結度合いの差を軽減することができることを見出し、本発明を完成させるに至った。   In order to achieve the above-mentioned object, the present inventors pay attention to the ceramic particles contained in the exterior part of the electronic component, and by including a predetermined amount of specific ceramic particles in the exterior dielectric layer, the interior part and the exterior part are included. It has been found that the difference in the degree of sintering in the part can be reduced, and the present invention has been completed.

すなわち、本発明に係る積層セラミックコンデンサの製造方法は、
内装グリーンシートを用いて形成される内装誘電体層と、内部電極パターン層を用いて形成される内部電極層と、を交互に積層して内装部を得て、外装グリーンシートを用いて形成される外装誘電体層を少なくとも一層前記内装部に積層してグリーンチップを得る工程と、
前記グリーンチップを焼成して素子本体を得る工程と、を有する電子部品の製造方法であって、
前記外装グリーンシートには第1セラミック粒子と第2セラミック粒子とが含まれ、
前記第1セラミック粒子は前記内装グリーンシートに含まれる誘電体原料の主成分と前記内装グリーンシートに含まれる誘電体原料の副成分とを含み、
前記第2セラミック粒子は前記内装グリーンシートに含まれる誘電体原料の主成分で構成され、
前記第1セラミック粒子の粒径の累積分布の50%の値をdα μm、第2セラミック粒子の粒径の累積分布の50%の値をdβ μmとした場合、dα とdβ の関係が1.2≦dα/dβ≦3.0であり、
前記外装グリーンシートに含まれる第2セラミック粒子を1重量部としたとき、前記外装グリーンシートに含まれる第1セラミック粒子の含有割合が4.0重量部以上9.0重量部以下であることを特徴とする。
That is, the method for manufacturing a multilayer ceramic capacitor according to the present invention includes:
An interior dielectric layer formed using an interior green sheet and an internal electrode layer formed using an internal electrode pattern layer are alternately stacked to obtain an interior portion, and formed using an exterior green sheet. Laminating at least one exterior dielectric layer on the interior part to obtain a green chip;
A step of obtaining an element body by firing the green chip, and a method of manufacturing an electronic component comprising:
The exterior green sheet includes first ceramic particles and second ceramic particles,
The first ceramic particles include a main component of a dielectric material contained in the interior green sheet and a subcomponent of a dielectric material contained in the interior green sheet,
The second ceramic particles are composed of a main component of a dielectric material contained in the interior green sheet,
When the value of 50% of the cumulative distribution of the particle size of the first ceramic particles is d α μm and the value of 50% of the cumulative distribution of the particle size of the second ceramic particles is d β μm, d α and d β The relationship is 1.2 ≦ d α / d β ≦ 3.0,
When the second ceramic particles contained in the exterior green sheet are 1 part by weight, the content ratio of the first ceramic particles contained in the exterior green sheet is 4.0 parts by weight or more and 9.0 parts by weight or less. Features.

本発明によれば、電子部品の内装部と外装部の焼結度合いの差が軽減され、外装部の焼きむらや、強度不足を解消することができる電子部品の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the difference in the sintering degree of the interior part of an electronic component and an exterior part can be reduced, and the manufacturing method of the electronic component which can eliminate the burning unevenness of an exterior part and an intensity | strength insufficient can be provided.

好ましくは、前記内部電極パターン層が前記第2セラミック粒子を含む。   Preferably, the internal electrode pattern layer includes the second ceramic particles.

好ましくは、前記第1セラミック粒子の粒径が0.35≦dα≦0.50である。 Preferably, the particle diameter of the first ceramic particles is 0.35 ≦ d α ≦ 0.50.

好ましくは、dαとdβの関係が1.5≦dα/dβ≦1.8である。 Preferably, the relationship between d α and d β is 1.5 ≦ d α / d β ≦ 1.8.

前記第1セラミック粒子は前記内装グリーンシートに含まれる誘電体原料の主成分の少なくとも一部を前記内装グリーンシートに含まれる誘電体原料の副成分でコーティングした構造であってもよい。   The first ceramic particles may have a structure in which at least a part of a main component of the dielectric material contained in the interior green sheet is coated with a subcomponent of the dielectric material contained in the interior green sheet.

前記第1セラミック粒子は前記内装グリーンシートに含まれる誘電体原料の主成分の少なくとも一部と前記内装グリーンシートに含まれる誘電体原料の副成分の少なくとも一部とが固溶した構造であってもよい。   The first ceramic particles have a structure in which at least a part of the main component of the dielectric material contained in the interior green sheet and at least a part of the subcomponent of the dielectric material contained in the interior green sheet are in solid solution. Also good.

好ましくは、前記電子部品が積層セラミックコンデンサである。   Preferably, the electronic component is a multilayer ceramic capacitor.

本発明に係る電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装(SMD)チップ型電子部品などが例示される。   The electronic component according to the present invention is not particularly limited, and examples thereof include a multilayer ceramic capacitor, a piezoelectric element, a chip inductor, a chip varistor, a chip thermistor, a chip resistor, and other surface mount (SMD) chip type electronic components.

図1は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention. 図2は本発明の一実施形態に係る積層セラミックコンデンサを構成するコンデンサ素子本体の断面図である。FIG. 2 is a cross-sectional view of a capacitor element body constituting a multilayer ceramic capacitor according to an embodiment of the present invention. 図3(A)は本発明の一実施形態の積層セラミックコンデンサの製造方法に係る第1セラミック粒子を示す模式図であり、図3(B)は本発明の一実施形態に係る第2セラミック粒子を示す模式図である。FIG. 3A is a schematic view showing first ceramic particles according to the method for manufacturing a multilayer ceramic capacitor of one embodiment of the present invention, and FIG. 3B is a second ceramic particle according to one embodiment of the present invention. It is a schematic diagram which shows. 図4aは、図1に示す積層セラミックコンデンサの製造過程を示す工程概略図である。FIG. 4 a is a process schematic diagram showing a manufacturing process of the multilayer ceramic capacitor shown in FIG. 1. 図4bは、図4aの続きの工程を示す工程概略図である。FIG. 4B is a process schematic diagram showing a continuation process of FIG. 4A. 図4cは、図4bの続きの工程を示す工程概略図である。FIG. 4c is a process schematic diagram showing a continuation process of FIG. 4b. 図4dは、図4cの続きの工程を示す工程概略図である。FIG. 4d is a process schematic diagram showing a continuation process of FIG. 4c. 図4eは、図4dの続きの工程を示す工程概略図である。FIG. 4e is a process schematic diagram showing a continuation process of FIG. 4d. 図4fは、図4eの続きの工程を示す工程概略図である。FIG. 4f is a process schematic diagram showing a continuation process of FIG. 4e. 図5は、本発明の実施例における抗折強度の測定方法の説明図である。FIG. 5 is an explanatory diagram of a method for measuring the bending strength in the embodiment of the present invention. 図6は、本発明の実施例における突き出し量δの測定方法の説明図である。FIG. 6 is an explanatory diagram of a method for measuring the protrusion amount δ in the embodiment of the present invention. 図7は、本発明の実施例における各試料の突き出し量を示すグラフである。FIG. 7 is a graph showing the protrusion amount of each sample in the example of the present invention.

以下、本発明を図面に示す実施形態に基づき説明する。   Hereinafter, the present invention will be described based on embodiments shown in the drawings.

本実施形態では、電子部品の一例として、積層セラミックコンデンサについて説明する。   In the present embodiment, a multilayer ceramic capacitor will be described as an example of an electronic component.

本発明の一実施形態に係る製造方法により製造される電子部品は特に限定されず、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装(SMD)チップ型電子部品などが挙げられる。本実施形態では積層セラミックコンデンサについて例示する。   The electronic component manufactured by the manufacturing method according to an embodiment of the present invention is not particularly limited, and may be a multilayer ceramic capacitor, a piezoelectric element, a chip inductor, a chip varistor, a chip thermistor, a chip resistor, or other surface mount (SMD) chip type. Examples include electronic parts. In this embodiment, a multilayer ceramic capacitor is illustrated.

積層セラミックコンデンサの全体構成
図1に示すように、本発明の一実施形態に係る積層セラミックコンデンサ1は、コンデンサ素子本体10を有する。コンデンサ素子本体10は、図2に示すように、内装部22aと外装部22bを有し、内装部22aの積層方向の両端に外装部22bが配置されている。前記内装部22aは、内装誘電体層2aと内部電極層3とが交互に積層された構造であり、前記外装部22bは少なくとも一層の外装誘電体層2bを有する。前記コンデンサ素子本体10の両側端部には、コンデンサ素子本体10の内部で交互に配置された内部電極層3と各々導通する一対の外部電極4が形成してある。
Overall Configuration of Multilayer Ceramic Capacitor As shown in FIG. 1, a multilayer ceramic capacitor 1 according to an embodiment of the present invention has a capacitor element body 10. As shown in FIG. 2, the capacitor element body 10 includes an interior portion 22a and an exterior portion 22b, and the exterior portions 22b are disposed at both ends of the interior portion 22a in the stacking direction. The interior portion 22a has a structure in which interior dielectric layers 2a and internal electrode layers 3 are alternately stacked, and the exterior portion 22b has at least one exterior dielectric layer 2b. A pair of external electrodes 4 are formed on both end portions of the capacitor element body 10 so as to be electrically connected to the internal electrode layers 3 arranged alternately in the capacitor element body 10.

コンデンサ素子本体10の形状に特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよい。   The shape of the capacitor element body 10 is not particularly limited, but is usually a rectangular parallelepiped shape. Moreover, there is no restriction | limiting in particular also in the dimension, What is necessary is just to set it as a suitable dimension according to a use.

(内装誘電体層)
本発明の実施形態に係る内装誘電体層は、内装グリーンシートを焼成することにより得られる。内装グリーンシートに含まれる誘電体原料の主成分および副成分としては特に限定されないが、例えば、以下に示すEIA規格のX8R特性を満足する誘電体原料の主成分および副成分が挙げられる。
(Interior dielectric layer)
The interior dielectric layer according to the embodiment of the present invention is obtained by firing an interior green sheet. The main component and subcomponent of the dielectric material contained in the interior green sheet are not particularly limited, and examples thereof include the main component and subcomponent of the dielectric material that satisfy the X8R characteristics of the EIA standard shown below.

前記誘電体原料は、主成分として、例えば組成式(Ba1−xCa(Ti1−yZr)Oで表される誘電体酸化物を有する。この際、酸素(O)量は、上記式の化学量論組成から若干偏倚してもよい。 The dielectric material as a main component, having, for example, a composition formula (Ba 1-x Ca x) m (Ti 1-y Zr y) dielectric oxide expressed by O 3. At this time, the amount of oxygen (O) may be slightly deviated from the stoichiometric composition of the above formula.

上記式中、xは、好ましくは0≦x≦0.15である。xはCaの原子数を表し、記号x、すなわちCa/Ba比を変えることで結晶の相転移点を任意にシフトさせることが可能となる。そのため、容量温度係数や比誘電率を任意に制御することができる。   In the above formula, x is preferably 0 ≦ x ≦ 0.15. x represents the number of Ca atoms, and the phase transition point of the crystal can be arbitrarily shifted by changing the symbol x, that is, the Ca / Ba ratio. Therefore, the capacity temperature coefficient and the relative dielectric constant can be arbitrarily controlled.

上記式中、yは、好ましくは0≦y≦1.00である。yはTi原子数を表すが、TiOに比べ還元されにくいZrOを置換していくことにより耐還元性がさらに増していく傾向がある。 In the above formula, y is preferably 0 ≦ y ≦ 1.00. Although y represents the number of Ti atoms, there is a tendency that the reduction resistance is further increased by substituting ZrO 2 which is not easily reduced as compared with TiO 2 .

上記式中、mは、好ましくは0.995≦m≦1.020である。mを0.995以上にすることにより還元雰囲気下での焼成に対して半導体化を生じることが防止され、mを1.020以下にすることにより焼成温度を高くしなくても緻密な焼結体を得ることができる。   In the above formula, m is preferably 0.995 ≦ m ≦ 1.020. By making m 0.995 or more, it is possible to prevent the formation of a semiconductor for firing in a reducing atmosphere, and by making m to 1.020 or less, dense sintering can be achieved without increasing the firing temperature. You can get a body.

前記誘電体原料は副成分として、例えば以下の第1〜第4副成分を含有する。すなわち、MgO,CaO,BaOおよびSrOから選択される少なくとも1種を含む第1副成分と、酸化シリコンを主成分として含む第2副成分と、V,MoOおよびWOから選択される少なくとも1種を含む第3副成分と、Rの酸化物(ただし、RはSc,Y,La,Ce,Pr,Nd,Pm,Sm,Eu,Gd,Tb,Dy,Ho,Er,Tm,YbおよびLuから選択される少なくとも1種)を含む第4 副成分と、を有する。 The dielectric material contains, for example, the following first to fourth subcomponents as subcomponents. That is, the first subcomponent including at least one selected from MgO, CaO, BaO and SrO, the second subcomponent including silicon oxide as a main component, V 2 O 5 , MoO 3 and WO 3 are selected. A third subcomponent including at least one of the above and an oxide of R (where R is Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm) And a fourth subcomponent including at least one selected from Yb, Lu).

上記各副成分の比率は、上記主成分100モルに対し、好ましくは
第1副成分:0.1〜5モル、
第2副成分:1〜10モル、
第3副成分:0.01〜0.2モル、
第4副成分:0.1〜12モル、
である。
The ratio of each of the subcomponents is preferably the first subcomponent: 0.1-5 mol with respect to 100 mol of the main component
Second subcomponent: 1 to 10 mol,
Third subcomponent: 0.01 to 0.2 mol,
4th subcomponent: 0.1-12 mol,
It is.

なお、第4副成分の上記比率は、Rの酸化物のモル比ではなく、R元素単独のモル比である。すなわち、たとえば第4副成分(Rの酸化物)として、Yの酸化物を用いた場合、第4副成分の比率が1モルであることは、Yの比率が1モルなのではなく、Y元素の比率が1モルであることを意味する。 The ratio of the fourth subcomponent is not the molar ratio of the R oxide, but the molar ratio of the R element alone. That is, for example, as the fourth subcomponent (oxide of R), when using an oxide of Y, that the ratio of the fourth subcomponent being 1 mole ratio of Y 2 O 3 Instead of 1 mole , Meaning that the ratio of the Y element is 1 mol.

上記所定組成を有する主成分に加えて、これらの第1〜第4副成分を含有させることにより、高い誘電率を維持しながら、容量温度特性を向上させることができ、特に、EIA規格のX8R特性を満足させることができる。第1〜第4副成分の好ましい含有量は上記の通りであり、また、その理由は以下の通りである。   By containing these first to fourth subcomponents in addition to the main component having the predetermined composition, the capacity-temperature characteristics can be improved while maintaining a high dielectric constant, and in particular, the EIA standard X8R The characteristics can be satisfied. The preferred contents of the first to fourth subcomponents are as described above, and the reason is as follows.

第1副成分(MgO,CaO,BaOおよびSrO)は、容量温度特性を平坦化させる効果を示す。なお、第1副成分中における各酸化物の構成比率は任意である。   The first subcomponent (MgO, CaO, BaO and SrO) exhibits an effect of flattening the capacity-temperature characteristics. The composition ratio of each oxide in the first subcomponent is arbitrary.

第2副成分(酸化シリコン)は、酸化シリコンを主成分とし、好ましくは、SiO、MO(ただし、Mは、Ba、Ca、Sr及びMgから選ばれる少なくとも1種の元素)、LiOおよびBから選ばれる少なくとも1種である。第2副成分は、主として焼結助剤として作用するが、薄層化した際の初期絶縁抵抗の不良率を改善する効果を有する。 The second subcomponent (silicon oxide) contains silicon oxide as a main component, preferably SiO 2 , MO (where M is at least one element selected from Ba, Ca, Sr and Mg), Li 2 O. And at least one selected from B 2 O 3 . The second subcomponent mainly acts as a sintering aid, but has an effect of improving the defective rate of the initial insulation resistance when the layer is thinned.

なお、本実施形態においては、第2副成分として、(Ba,Ca)SiO2+x(ただし、x=0.7〜1.2)で表される化合物を使用しても良い。 In the present embodiment, as the second subcomponent, (Ba, Ca) x SiO 2 + x ( however, x = 0.7 to 1.2) may be used a compound represented by.

第3副成分(V,MoOおよびWO)は、キュリー温度以上での容量温度特性を平坦化する効果と、IR寿命を向上させる効果とを示す。なお、第3副成分中における各酸化物の構成比率は任意である。 The third subcomponent (V 2 O 5 , MoO 3 and WO 3 ) exhibits the effect of flattening the capacity-temperature characteristics at the Curie temperature or higher and the effect of improving the IR lifetime. The constituent ratio of each oxide in the third subcomponent is arbitrary.

第4副成分(Rの酸化物)は、キュリー温度を高温側へシフトさせる効果と、容量温度特性を平坦化する効果とを示す。   The fourth subcomponent (R oxide) exhibits the effect of shifting the Curie temperature to the high temperature side and the effect of flattening the capacity-temperature characteristics.

内装誘電体層の厚さは、一層あたり好ましくは0.5〜10μm、より好ましくは0.5〜5.0μmである。また、外装誘電体層の厚さは一層あたり好ましくは3.0〜20μm、より好ましくは3.0〜6.0μmである。本実施形態の積層セラミックコンデンサは、このような薄層化した誘電体層を有する場合であっても、内装部と外装部の焼結度合いの差が生じず、外装部の焼きむらを軽減することができる。なお、内装部の積層数は、2〜300程度であり、外装部の積層数は5〜30である。   The thickness of the inner dielectric layer is preferably 0.5 to 10 μm, more preferably 0.5 to 5.0 μm per layer. The thickness of the exterior dielectric layer is preferably 3.0 to 20 μm, more preferably 3.0 to 6.0 μm per layer. Even if the multilayer ceramic capacitor of this embodiment has such a thin dielectric layer, there is no difference in the degree of sintering between the interior part and the exterior part, and the burning unevenness of the exterior part is reduced. be able to. In addition, the lamination | stacking number of an interior part is about 2-300, and the lamination | stacking number of an exterior part is 5-30.

(外装誘電体層)
外装誘電体層は外装グリーンシートを焼成することにより得られるが、本発明の実施形態では、前記外装グリーンシートが所定量の第1セラミック粒子と第2セラミック粒子とを含むことを特徴とする。
(Exterior dielectric layer)
The exterior dielectric layer is obtained by firing the exterior green sheet. In the embodiment of the present invention, the exterior green sheet includes a predetermined amount of first ceramic particles and second ceramic particles.

ここで、第1セラミック粒子は図3(A)に示すように、前記内装グリーンシートに含まれる誘電体原料の主成分と前記内装グリーンシートに含まれる副成分とを含む。なお、第1セラミック粒子の構造としては、図3(A)に示すように、誘電体原料の副成分が誘電体原料の主成分の全表面または一部の表面をコーティングしていてもよく、また、誘電体原料の主成分と副成分の全部または一部が固溶していてもよい。   Here, as shown in FIG. 3A, the first ceramic particles include a main component of a dielectric material contained in the interior green sheet and a subcomponent contained in the interior green sheet. As the structure of the first ceramic particles, as shown in FIG. 3 (A), the subcomponent of the dielectric material may coat the entire surface or a part of the surface of the main component of the dielectric material, Further, all or part of the main component and subcomponent of the dielectric material may be dissolved.

第1セラミック粒子の製法としては、例えば前記誘電体原料の主成分と副成分を準備し、主成分と副成分を混合・スラリー化し、仮焼きすることにより得られるが、主成分と一部の副成分とを混合・スラリー化し、一回目の仮焼きしたものに、残りの副成分をさらに追加し、混合・スラリー化して二回目の仮焼きをすることによっても得られる。   As a method for producing the first ceramic particles, for example, the main component and the subcomponent of the dielectric material are prepared, and the main component and the subcomponent are mixed, slurried, and calcined. It can also be obtained by mixing and slurrying the subcomponents, adding the remaining subcomponents to the first calcined, mixing and slurrying, and performing the second calcining.

第1セラミック粒子が誘電体原料の主成分と副成分とを含むことにより、誘電体原料の副成分が焼結助剤の役割を果たし、外装グリーンシートの焼結を促進させる。これにより内装部と外装部における焼結度合いの差が軽減され、内装部と外装部の界面で生じるデラミネーションを防ぐことができ、外装部の強度を高めることができる。   When the first ceramic particles include the main component and the subcomponent of the dielectric material, the subcomponent of the dielectric material serves as a sintering aid and promotes the sintering of the exterior green sheet. Thereby, the difference in the degree of sintering between the interior part and the exterior part is reduced, delamination occurring at the interface between the interior part and the exterior part can be prevented, and the strength of the exterior part can be increased.

第2セラミック粒子は図3(B)に示すように、誘電体原料の主成分で構成されている。第1のセラミック粒子よりも粒径の小さい第2セラミック粒子が焼結助剤の役割を果たし焼結を促進させることができる。   As shown in FIG. 3B, the second ceramic particles are composed of the main component of the dielectric material. The second ceramic particles having a particle diameter smaller than that of the first ceramic particles can serve as a sintering aid and promote the sintering.

また、前記第1セラミック粒子の粒径の累積分布の50%の値(以下、「D50」とする。)をdα μm、第2セラミック粒子のD50をdβ μmとした場合、dαとdβの関係は1.2≦dα/dβ≦3.0であり、より好ましくは1.5≦dα/dβ≦1.8である。dα/dβがこの範囲に含まれることで、内装部と外装部の界面で生じるデラミネーションを防ぐことができ、外装部の強度を高めることができる。 Further, when the value of 50% of the cumulative distribution of the particle diameter of the first ceramic particles (hereinafter referred to as “D50”) is d α μm and the D50 of the second ceramic particles is d β μm, d α The relationship of d β is 1.2 ≦ d α / d β ≦ 3.0, more preferably 1.5 ≦ d α / d β ≦ 1.8. By d alpha / d beta is included in this range, it is possible to prevent delamination caused by interface interior portion and exterior portion, it is possible to increase the strength of the exterior part.

α は0.35≦dα≦0.50であることが好ましく、より好ましくは0.35≦dα≦0.40である。dαがこの範囲に含まれることで内装部と外装部の界面で生じるデラミネーションを防ぐことができ、外装部の強度を高めることができる。 d α is preferably 0.35 ≦ d α ≦ 0.50, more preferably 0.35 ≦ d α ≦ 0.40. d alpha can be prevented delamination occurring at the interface between the interior portion and exterior portion by being included in this range, it is possible to increase the strength of the exterior part.

前記外装グリーンシートに含まれる第2セラミック粒子を1重量部としたとき、前記外装グリーンシートに含まれる第1セラミック粒子の含有割合が4.0重量部以上9.0重量部以下であり、好ましくは4.0重量部以上5.7重量部以下である。第1セラミック粒子の含有割合がこの範囲に含まれることで、内装部と外装部の界面で生じるデラミネーションを防ぐとともに、外装部の強度を高めることができる。   When the second ceramic particles contained in the exterior green sheet is 1 part by weight, the content ratio of the first ceramic particles contained in the exterior green sheet is 4.0 parts by weight or more and 9.0 parts by weight or less, preferably Is 4.0 parts by weight or more and 5.7 parts by weight or less. When the content ratio of the first ceramic particles is included in this range, delamination that occurs at the interface between the interior portion and the exterior portion can be prevented, and the strength of the exterior portion can be increased.

(内部電極層3)
内部電極層3に含有される導電性粒子は特に限定されないが、誘電体層2の構成材料が耐還元性を有するため、卑金属を用いることができる。卑金属としては、NiまたはNi合金が好ましい。Ni合金としては、Mn,Cr,CoおよびAlから選択される1種以上の元素とNiとの合金が好ましく、合金中のNi含有量は95重量%以上であることが好ましい。なお、NiまたはNi合金中には、P等の各種微量成分が0.1重量%程度以下含まれていてもよい。内部電極層の厚さは用途等に応じて適宜決定すればよいが、通常、0.5〜5μm、特に0.5〜2.5μm程度であることが好ましい。
(Internal electrode layer 3)
Although the electroconductive particle contained in the internal electrode layer 3 is not specifically limited, Since the constituent material of the dielectric material layer 2 has reduction resistance, a base metal can be used. As the base metal, Ni or Ni alloy is preferable. The Ni alloy is preferably an alloy of Ni and one or more elements selected from Mn, Cr, Co and Al, and the Ni content in the alloy is preferably 95% by weight or more. In addition, in Ni or Ni alloy, various trace components, such as P, may be contained about 0.1 wt% or less. The thickness of the internal electrode layer may be appropriately determined according to the application, etc., but it is usually preferably about 0.5 to 5 μm, particularly preferably about 0.5 to 2.5 μm.

なお、内部電極層は、内部電極パターン層を焼成することにより得られるが、本発明の実施形態では、内部電極パターン層が、前記第2セラミック粒子を含むことが好ましく、より好ましくは導電性粒子100重量部に対して10〜30重量部含まれる。内部電極パターン層に第2セラミック粒子が含まれることで、内部電極パターン層の焼結開始のタイミングが遅くなり、内装部の焼結開始のタイミングが遅くなり、内部電極層と内装誘電体層の焼結開始のタイミングの差が軽減されることにより内装部でのひずみの発生を抑えることができる。また、これにより内装部でのひずみにより生じる内装部と外装部の界面でのデラミネーションを抑えることができ、外装部の強度を高めることができる。   The internal electrode layer is obtained by firing the internal electrode pattern layer. However, in the embodiment of the present invention, the internal electrode pattern layer preferably contains the second ceramic particles, more preferably conductive particles. It is contained in 10 to 30 parts by weight with respect to 100 parts by weight. By including the second ceramic particles in the internal electrode pattern layer, the timing of starting the sintering of the internal electrode pattern layer is delayed, the timing of starting the sintering of the interior portion is delayed, and the internal electrode layer and the interior dielectric layer Generation | occurrence | production of the distortion in an interior part can be suppressed by reducing the difference in the timing of a sintering start. In addition, it is possible to suppress delamination at the interface between the interior part and the exterior part caused by strain in the interior part, and to increase the strength of the exterior part.

(外部電極)
外部電極4に含有される卑金属は特に限定されないが、安価なNi,Cuや、これらの合金を用いることができる。外部電極の厚さは用途等に応じて適宜決定されればよいが、通常、10〜50μm程度であることが好ましい。
(External electrode)
The base metal contained in the external electrode 4 is not particularly limited, but inexpensive Ni, Cu, and alloys thereof can be used. The thickness of the external electrode may be appropriately determined according to the use, etc., but is usually preferably about 10 to 50 μm.

積層セラミックコンデンサの製造方法
本発明の実施形態に係る積層セラミックコンデンサは、従来の積層セラミックコンデンサと同様に、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または転写して焼成することにより製造される。以下、製造方法について具体的に説明する。
Manufacturing Method of Multilayer Ceramic Capacitor After the multilayer ceramic capacitor according to the embodiment of the present invention is manufactured, a green chip is manufactured by a normal printing method or a sheet method using a paste, and fired. It is manufactured by printing or transferring an external electrode and baking. Hereinafter, the manufacturing method will be specifically described.

まず、外装誘電体層用ペーストおよび内装誘電体層用ペーストに含まれる第1セラミック粒子および第2セラミック粒子を準備し、これを塗料化して、外装誘電体層用ペーストおよび内装誘電体層用ペーストを調整する。   First, first ceramic particles and second ceramic particles contained in the exterior dielectric layer paste and the interior dielectric layer paste are prepared, and these are made into a paint, and then the exterior dielectric layer paste and the interior dielectric layer paste Adjust.

(内装誘電体層用ペースト、外装誘電体層用ペースト)
内装誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練した有機系の塗料である。また、外装誘電体層用ペーストは、前記第1セラミック粒子と第2セラミック粒子と有機ビヒクルとを混練した有機系の塗料である。
(Interior dielectric layer paste, exterior dielectric layer paste)
The interior dielectric layer paste is an organic paint obtained by kneading a dielectric material and an organic vehicle. The exterior dielectric layer paste is an organic paint obtained by kneading the first ceramic particles, the second ceramic particles, and the organic vehicle.

なお、前記内装誘電体層用ペーストおよび外装誘電体層用ペーストは、有機ビヒクルの代わりに水系ビヒクルを用いた水系の塗料であってもよい。水系ビヒクルに用いる水溶性樹脂は特に限定されず、例えば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。   The interior dielectric layer paste and the exterior dielectric layer paste may be water-based paints using a water-based vehicle instead of the organic vehicle. The water-soluble resin used for the water-based vehicle is not particularly limited, and for example, polyvinyl alcohol, cellulose, water-soluble acrylic resin, or the like may be used.

誘電体原料としては、上記した酸化物やその混合物、複合酸化物を用いることができるが、その他、焼成により上記した酸化物や複合酸化物となる各種化合物、例えば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物等から適宜選択し、混合して用いることもできる。誘電体原料粉末中の各化合物の含有量は、焼成後に上記した誘電体の組成となるように決定すればよい。   As the dielectric material, the above-mentioned oxide, a mixture thereof, or a composite oxide can be used. In addition, various compounds that become the above-described oxide or composite oxide by firing, for example, carbonate, oxalate, It can be appropriately selected from nitrates, hydroxides, organometallic compounds, and the like, and can also be used as a mixture. What is necessary is just to determine content of each compound in a dielectric material powder so that it may become a composition of the above-mentioned dielectric material after baking.

有機ビヒクルとは、樹脂を有機溶剤中に溶解したものである。有機ビヒクルに用いる樹脂は特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種樹脂から適宜選択すればよい。また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。   An organic vehicle is obtained by dissolving a resin in an organic solvent. The resin used for the organic vehicle is not particularly limited, and may be appropriately selected from ordinary various resins such as ethyl cellulose and polyvinyl butyral. Further, the organic solvent to be used is not particularly limited, and may be appropriately selected from various organic solvents such as terpineol, butyl carbitol, acetone, toluene, and the like, depending on a method to be used such as a printing method or a sheet method.

(内部電極層用ペースト)
内部電極層用ペーストは、導電性粒子と有機ビヒクルとを混練した塗料であり、好ましくはさらに第2セラミック粒子を添加したものである。
(Internal electrode layer paste)
The internal electrode layer paste is a paint in which conductive particles and an organic vehicle are kneaded, and is preferably further added with second ceramic particles.

(外部電極用ペースト)
外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。
(External electrode paste)
The external electrode paste may be prepared in the same manner as the internal electrode layer paste described above.

(グリーンチップ)
グリーンチップは、外装グリーンチップ先駆体と内装グリーンチップ先駆体とからなる。外装グリーンチップ先駆体は少なくとも一層の外装グリーンシートからなり、内装グリーンチップ先駆体は内装グリーンシートと内部電極パターン層が積層した構造となっている。
(Green chip)
The green chip is composed of an exterior green chip precursor and an interior green chip precursor. The exterior green chip precursor is composed of at least one exterior green sheet, and the interior green chip precursor has a structure in which an interior green sheet and an internal electrode pattern layer are laminated.

(1)外装グリーンチップ先駆体
外装グリーンチップ先駆体は外装グリーンシート42bを少なくとも一層積層することにより得られる。具体的には図4aに示すようにたとえばPETフィルムなどで構成される支持シート40の表面に、たとえばドクターブレード法などで外装誘電体層用ペーストを塗布して、外装グリーンシート42bを形成し、次いで図4bに示すように金型などのプレス治具41上に外装グリーンシート42bを積層する。外装グリーンシート42bは、焼成後に図1に示す外装誘電体層2bとなる。
(1) Exterior Green Chip Precursor The exterior green chip precursor is obtained by laminating at least one exterior green sheet 42b. Specifically, as shown in FIG. 4a, the exterior dielectric layer paste is applied to the surface of the support sheet 40 composed of, for example, a PET film by, for example, a doctor blade method to form the exterior green sheet 42b, Next, as shown in FIG. 4b, an exterior green sheet 42b is laminated on a pressing jig 41 such as a mold. The exterior green sheet 42b becomes the exterior dielectric layer 2b shown in FIG. 1 after firing.

(2)内装グリーンチップ先駆体
内装グリーンチップ先駆体は上記した内装誘電体層用ペーストと内部電極層用ペーストを以下のように形成することにより得られる。
(2) Interior Green Chip Precursor The interior green chip precursor is obtained by forming the above-described interior dielectric layer paste and internal electrode layer paste as follows.

図4cに示すように、たとえばPETフィルムなどで構成される支持シート40の表面に、たとえばドクターブレード法などで内装誘電体層用ペーストを塗布して、内装グリーンシート42aを形成する。内装グリーンシート42aは、焼成後に図1に示す内装誘電体層2aとなる。   As shown in FIG. 4c, for example, an interior dielectric layer paste is applied to the surface of a support sheet 40 made of, for example, a PET film by a doctor blade method or the like to form an interior green sheet 42a. The interior green sheet 42a becomes the interior dielectric layer 2a shown in FIG. 1 after firing.

次に、図4dに示すように、支持シート40上に形成された内装グリーンシート42aの表面に、内部電極層用ペーストを所定のパターンに塗布して、内部電極パターン層43を形成する。内部電極パターン層43は、焼成後に図1に示す内部電極層3となる。   Next, as shown in FIG. 4d, the internal electrode pattern layer 43 is formed by applying the internal electrode layer paste in a predetermined pattern on the surface of the interior green sheet 42a formed on the support sheet 40. The internal electrode pattern layer 43 becomes the internal electrode layer 3 shown in FIG. 1 after firing.

図4dの内部電極層3の形成方法は、層を均一に形成できる方法であれば特に限定されず、たとえば内部電極層用ペーストを用いたスクリーン印刷法あるいはグラビア印刷法などの厚膜形成方法、あるいは蒸着、スパッタリングなどの薄膜法が例示される。   The method for forming the internal electrode layer 3 in FIG. 4d is not particularly limited as long as the layer can be formed uniformly. For example, a thick film forming method such as a screen printing method or a gravure printing method using an internal electrode layer paste, Or thin film methods, such as vapor deposition and sputtering, are illustrated.

本実施形態では、内装グリーンシート42aの表面に、内部電極パターン層43を印刷法で形成した後、またはその前に、図4dに示す電極層43が形成されていない内装グリーンシート42aの表面隙間(余白パターン部分44)に、図4eに示すように、内部電極層43と実質的に同じ厚みの余白パターン層45を形成してもよい。余白パターン層44を形成するのは、グリーンシート42aの上で内部電極パターン層43間に段差を生じさせないためである。   In the present embodiment, after the internal electrode pattern layer 43 is formed on the surface of the interior green sheet 42a by the printing method, or before that, the surface gap of the interior green sheet 42a where the electrode layer 43 shown in FIG. As shown in FIG. 4E, a blank pattern layer 45 having substantially the same thickness as the internal electrode layer 43 may be formed in the (margin pattern portion 44). The blank pattern layer 44 is formed in order to prevent a step between the internal electrode pattern layers 43 on the green sheet 42a.

余白パターン層44を形成する電極段差吸収印刷ペーストは、焼成後に内装誘電体層42aと一体となるため、内装誘電体層用ペーストに用いた誘電体原料と、有機バインダを含有することが好ましい。   Since the electrode step absorption printing paste for forming the blank pattern layer 44 is integrated with the interior dielectric layer 42a after firing, it is preferable that the dielectric material used for the interior dielectric layer paste and an organic binder are included.

誘電体原料は、電極段差吸収用印刷ペースト中に、好ましくは30〜70重量%、より好ましくは40〜55重量%含まれる。セラミック粉末の含有割合が少なすぎるとペースト粘度が小さくなり印刷が困難になる。また、セラミック粉末の含有割合が多すぎると、印刷厚みを薄くすることが困難になる傾向にある。   The dielectric raw material is preferably contained in the electrode level difference absorbing printing paste in an amount of 30 to 70% by weight, more preferably 40 to 55% by weight. If the content of the ceramic powder is too small, the paste viscosity becomes small and printing becomes difficult. Moreover, when there is too much content rate of ceramic powder, it exists in the tendency for it to become difficult to make printing thickness thin.

図4fに示すように、内部電極パターン層43および余白パターン層45が形成された内装グリーンシート42aを支持シート40から剥がして順次積層して積層体を形成する。得られた積層体410は、プレス治具を用いた加圧や、静水圧加圧などにより加圧され、各グリーンシート同士を圧着させる。なお、上記では、外装グリーンシートを複数積層した上に、順次内装グリーンシートを積層していく方法を例示したが、積層方法は、限定されず、この他、別途内装グリーンシートを複数積層しておき、その後、複数積層された外装グリーンシートの上に、複数積層された内装グリーンシートを積層する方法でもよい。   As shown in FIG. 4f, the interior green sheet 42a on which the internal electrode pattern layer 43 and the blank pattern layer 45 are formed is peeled off from the support sheet 40 and sequentially laminated to form a laminate. The obtained laminated body 410 is pressed by pressing using a pressing jig, hydrostatic pressing, or the like, and presses the green sheets together. In the above, a method of laminating a plurality of exterior green sheets and then sequentially laminating interior green sheets is illustrated, but the laminating method is not limited, and in addition, a plurality of interior green sheets are separately laminated. Then, a method of laminating a plurality of laminated interior green sheets on a plurality of laminated exterior green sheets may be used.

(積層体410の切断)
積層体410を格子状に切断することによって、グリーンチップを複数形成する。
(Cutting of laminated body 410)
A plurality of green chips are formed by cutting the stacked body 410 into a lattice shape.

グリーンチップ焼成
グリーンチップはバレル研磨等された後、水で洗浄され、乾燥され、焼成される。なお、焼成前に、グリーンチップに脱バインダ処理を施す。脱バインダ処理は、内部電極層用ペースト中の導電材の種類に応じて適宜決定されればよいが、導電材としてNiやNi合金等の卑金属を用いる場合、脱バインダ雰囲気中の酸素分圧を10−45〜10Paとすることが好ましい。酸素分圧が前記範囲含まれると、脱バインダ効果が上がり、内部電極層の酸化が低減される傾向にある。
Green chip firing The green chip is barrel-polished, washed with water, dried and fired. Note that the green chip is subjected to a binder removal process before firing. The binder removal treatment may be appropriately determined according to the type of the conductive material in the internal electrode layer paste, but when a base metal such as Ni or Ni alloy is used as the conductive material, the oxygen partial pressure in the binder removal atmosphere is set. It is preferable to be 10 −45 to 10 5 Pa. When the oxygen partial pressure is included in the above range, the binder removal effect is increased and oxidation of the internal electrode layer tends to be reduced.

また、上記以外の脱バインダ条件としては、昇温速度を好ましくは5〜300℃/時間、保持温度を好ましくは180〜400℃、温度保持時間を好ましくは0.5〜24時間とする。また、焼成雰囲気は、空気もしくは還元性雰囲気とすることが好ましく、還元性雰囲気における雰囲気ガスとしては、たとえばNとHとの混合ガスを加湿して用いることが好ましい。 As binder removal conditions other than those described above, the temperature rising rate is preferably 5 to 300 ° C./hour, the holding temperature is preferably 180 to 400 ° C., and the temperature holding time is preferably 0.5 to 24 hours. Also, the firing atmosphere is preferably the air or a reducing atmosphere, as the atmosphere gas in the reducing atmosphere, it is preferable, for example, a wet mixed gas of N 2 and H 2.

グリーンチップ焼成時の雰囲気は、内部電極層用ペースト中の導電材の種類に応じて適宜決定されればよいが、導電材としてNiやNi合金等の卑金属を用いる場合、焼成雰囲気中の酸素分圧は、10−7〜10−3Paとすることが好ましい。酸素分圧が前記範囲含まれると、内部電極層の導電材が異常焼結を抑えることができ、途切れを防止することができる。 The atmosphere at the time of green chip firing may be appropriately determined according to the type of conductive material in the internal electrode layer paste, but when a base metal such as Ni or Ni alloy is used as the conductive material, the oxygen content in the firing atmosphere The pressure is preferably 10 −7 to 10 −3 Pa. When the oxygen partial pressure is included in the above range, the conductive material of the internal electrode layer can suppress abnormal sintering, and discontinuity can be prevented.

また、焼成時の保持温度は、好ましくは1100〜1400℃である。保持温度が前記範囲に含まれることにより、緻密化が十分になり、内部電極層の異常焼結による電極の途切れを防ぐことができる。   Moreover, the holding temperature at the time of baking becomes like this. Preferably it is 1100-1400 degreeC. When the holding temperature is included in the above range, the densification is sufficient, and electrode breakage due to abnormal sintering of the internal electrode layer can be prevented.

これ以外の焼成条件としては、昇温速度を好ましくは50〜500℃/時間、温度保持時間を好ましくは0.5〜8時間、冷却速度を好ましくは50〜500℃/時間とする。また、焼成雰囲気は還元性雰囲気とすることが好ましく、雰囲気ガスとしてはたとえば、NとHとの混合ガスを加湿して用いることが好ましい。 As other firing conditions, the heating rate is preferably 50 to 500 ° C./hour, the temperature holding time is preferably 0.5 to 8 hours, and the cooling rate is preferably 50 to 500 ° C./hour. Further, the firing atmosphere is preferably a reducing atmosphere, and as the atmosphere gas, for example, a mixed gas of N 2 and H 2 is preferably used by humidification.

還元性雰囲気中で焼成した場合、コンデンサ素子本体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これによりIR寿命を著しく長くすることができるので、信頼性が向上する。アニールの際の雰囲気中の酸素分圧を0.1Pa以上、保持温度を1100℃以下、保持時間を0〜20時間、冷却速度を50〜500℃/時間とすることが好ましい。また、アニールの雰囲気ガスとしては、たとえば、加湿したNガス等を用いることが好ましい。 When firing in a reducing atmosphere, it is preferable to anneal the capacitor element body. Annealing is a process for re-oxidizing the dielectric layer, and this can significantly increase the IR lifetime, thereby improving the reliability. The oxygen partial pressure in the atmosphere at annealing 0.1Pa or higher, the holding temperature 1100 ° C. or less, 0-20 hours retention time, it is preferable that the cooling rate to 50 to 500 ° C. / hour. Further, as the annealing atmosphere gas, for example, humidified N 2 gas or the like is preferably used.

上記した脱バインダ処理、焼成およびアニールにおいて、Nガスや混合ガス等を加湿するには、例えばウェッター等を使用すればよい。この場合、水温は5〜75℃程度が好ましい。 In the above-described binder removal processing, firing and annealing, for example, a wetter or the like may be used to wet the N 2 gas or mixed gas. In this case, the water temperature is preferably about 5 to 75 ° C.

脱バインダ処理、焼成およびアニールは、連続して行なっても、独立に行なってもよい。   The binder removal treatment, firing and annealing may be performed continuously or independently.

上記のようにして得られたコンデンサ素子本体に、例えばバレル研磨やサンドブラストなどにより端面研磨を施し、外部電極用ペーストを印刷または転写して焼成し、外部電極4を形成する。外部電極用ペーストの焼成条件は、例えば、加湿したNとHとの混合ガス中で600〜800℃にて10分間〜1時間程度とすることが好ましい。そして、必要に応じ、外部電極4表面に、めっき等により被覆層を形成する。 The capacitor element body obtained as described above is subjected to end surface polishing, for example, by barrel polishing or sand blasting, and the external electrode paste is printed or transferred and baked to form the external electrode 4. The firing conditions of the external electrode paste are preferably, for example, about 10 minutes to 1 hour at 600 to 800 ° C. in a humidified mixed gas of N 2 and H 2 . Then, if necessary, a coating layer is formed on the surface of the external electrode 4 by plating or the like.

このようにして製造された本発明の実施形態に係る積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。   The multilayer ceramic capacitor according to the embodiment of the present invention thus manufactured is mounted on a printed board or the like by soldering or the like, and used for various electronic devices.

以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。   As mentioned above, although embodiment of this invention was described, this invention is not limited to such embodiment at all, Of course, in the range which does not deviate from the summary of this invention, it can implement in various aspects. .

たとえば、上述した実施形態では、電子部品として積層セラミックコンデンサを例示したが、本発明の実施形態に係る電子部品としては、積層セラミックコンデンサに限定されず、外装部および内装部を有する電子部品であれば何でも良い。また、誘電体原料としてはX8R特性を満足する誘電体原料を示したが、本発明の実施形態に係る誘電体原料としてはX8R特性を満足する誘電体原料に限定されない。   For example, in the above-described embodiment, the multilayer ceramic capacitor is exemplified as the electronic component. However, the electronic component according to the embodiment of the present invention is not limited to the multilayer ceramic capacitor, and may be an electronic component having an exterior part and an interior part. Anything is fine. Moreover, although the dielectric material satisfying the X8R characteristic is shown as the dielectric material, the dielectric material according to the embodiment of the present invention is not limited to the dielectric material satisfying the X8R characteristic.

試料1
(内装誘電体層用ペースト)
まず、誘電体原料を作製するための出発原料として、主成分原料(BaTiO)および副成分原料を用意した。主成分原料は、この実施例では、D50が0.45μmのBaTiO粒子を用いた。
Sample 1
(Interior dielectric layer paste)
First, as a starting material for producing a dielectric material, a main component material (BaTiO 3 ) and a subcomponent material were prepared. In this example, BaTiO 3 particles having D50 of 0.45 μm were used as the main component material.

副成分原料としては以下の原料を用いた。MgOおよびMnOの原料には炭酸塩(第1副成分:MgCO、第5副成分:MnCO)を用い、他の原料には酸化物(第2副成分:(Ba0.6Ca0.4)SiO、第3副成分:V、第4副成分:Yb+Y、第6副成分:CaZrO、その他の副成分:Alを用いた。 The following raw materials were used as subcomponent raw materials. Carbonates (first subcomponent: MgCO 3 , fifth subcomponent: MnCO 3 ) are used as raw materials for MgO and MnO, and oxides (second subcomponent: (Ba 0.6 Ca 0. 4 ) SiO 3 , third subcomponent: V 2 O 5 , fourth subcomponent: Yb 2 O 3 + Y 2 O 3 , sixth subcomponent: CaZrO 3 , other subcomponents: Al 2 O 3 were used.

第2副成分である(Ba0.6Ca0.4)SiOは、BaCO,CaCOおよびSiOをボールミルにより16時間湿式混合し、乾燥後、1150℃で空気中で焼成し、さらに、ボールミルにより100時間湿式粉砕することにより製造した。第5副成分であるCaZrOは、CaCOおよびZrOをボールミルにより16時間湿式混合し、乾燥後、1150℃ にて空気中で焼成し、さらにボールミルにより24時間湿式粉砕することにより製造した。 The second subcomponent (Ba 0.6 Ca 0.4 ) SiO 3 is obtained by wet-mixing BaCO 3 , CaCO 3 and SiO 2 with a ball mill for 16 hours, drying, and firing in air at 1150 ° C., It was manufactured by wet grinding with a ball mill for 100 hours. CaZrO 3 as the fifth subcomponent was produced by wet mixing CaCO 3 and ZrO 2 with a ball mill for 16 hours, drying, firing in air at 1150 ° C., and further wet pulverizing with a ball mill for 24 hours.

なお、主成分であるBaTiOは、BaCOおよびTiOをそれぞれ秤量し、ボールミルを用いて約16時間湿式混合し、これを乾燥したのち、1100℃の温度で空気中にて焼成したものをボールミルにより約16時間湿式粉砕して作製したものを用いても同様の特性が得られた。また、主成分であるBaTiOは、水熱合成法、蓚酸塩法などによって作製されたものを用いても同様の特性が得られた。 In addition, BaTiO 3 as a main component is obtained by weighing BaCO 3 and TiO 2 respectively, wet-mixing them for about 16 hours using a ball mill, drying them, and firing them in air at a temperature of 1100 ° C. Similar characteristics were obtained even when a ball mill was used for approximately 16 hours of wet pulverization. Further, the same characteristics were obtained even when BaTiO 3 as the main component was produced by a hydrothermal synthesis method, an oxalate method or the like.

これらの原料を、焼成後の組成が、主成分であるBaTiO 100モルに対して、MgCO:1モル、(Ba0.6Ca0.4)SiO:3モル、V:0.1モル、Yb:1.75モル、Y:2モル、MnCO:0.374モル、CaZrO:2.0モル、Al:1モル、となるように配合して、ボールミルにより1 6 時間湿式混合し、乾燥させて誘電体原料とした。 For these raw materials, the composition after firing is 100 mol of BaTiO 3 as a main component, MgCO 3 : 1 mol, (Ba 0.6 Ca 0.4 ) SiO 3 : 3 mol, V 2 O 5 : 0.1 mol, Yb 2 O 3 : 1.75 mol, Y 2 O 3 : 2 mol, MnCO 3 : 0.374 mol, CaZrO 3 : 2.0 mol, Al 2 O 3 : 1 mol And mixed with a ball mill for 16 hours and dried to obtain a dielectric material.

次いで、得られた乾燥後の誘電体原料100重量部と、アクリル樹脂4.8 重量部と、酢酸エチル100重量部と、ミネラルスピリット6重量部と、トルエン4重量部とをボールミルで混合してペースト化し、内装誘電体層用ペーストを得た。   Next, 100 parts by weight of the obtained dielectric material after drying, 4.8 parts by weight of acrylic resin, 100 parts by weight of ethyl acetate, 6 parts by weight of mineral spirit, and 4 parts by weight of toluene were mixed with a ball mill. The paste was made into a paste for an interior dielectric layer.

(外装誘電体層用ペースト)
まず、前記内装誘電体層用ペーストに用いたのと同じ分量の主成分原料および副成分原料を準備した。次いで、主成分原料と、Y粉末とをボールミルにより湿式混合粉砕してスラリー化し、このスラリーを乾燥後、仮焼・粉砕して反応済み原料を得た。なお、仮焼き条件は、昇温速度:200℃/時間、保持温度:500℃、温度保持時間:2時間、雰囲気:空気中とした。
(External dielectric layer paste)
First, a main component material and a subcomponent material were prepared in the same amount as that used for the interior dielectric layer paste. Next, the main component raw material and Y 2 O 3 powder were wet-mixed and pulverized by a ball mill to form a slurry. The slurry was dried, calcined and pulverized to obtain a reacted raw material. The calcining conditions were as follows: temperature increase rate: 200 ° C./hour, holding temperature: 500 ° C., temperature holding time: 2 hours, atmosphere: air.

次いで得られた反応済み原料に対して、残りの副成分を添加して、ボールミルにて混合し、得られた混合粉を1200℃で予め仮焼して、D50が0.45μmの仮焼粉を調製し、第1セラミック粒子を得た。第1セラミック粒子には主成分原料表面に副成分が固着していた。次いで、第2セラミック粒子として前記内装誘電体層用ペーストに用いられた主成分原料のうち、D50が0.10μmのものを準備した。得られた第1セラミック粒子と第2セラミック粒子をボールミルで15時間、湿式粉砕し、乾燥し、これらと、アクリル樹脂4.8重量部と、酢酸エチル100重量部と、ミネラルスピリット6重量部と、トルエン4重量部とをボールミルで混合してペースト化し、外装誘電体層用ペーストを得た。   Next, the remaining subcomponents are added to the obtained reacted raw material, mixed in a ball mill, and the obtained mixed powder is preliminarily calcined at 1200 ° C. to obtain calcined powder having a D50 of 0.45 μm. To obtain first ceramic particles. The first ceramic particles had subcomponents fixed on the surface of the main component raw material. Next, among the main component materials used in the interior dielectric layer paste as the second ceramic particles, those having a D50 of 0.10 μm were prepared. The obtained first ceramic particles and second ceramic particles were wet pulverized in a ball mill for 15 hours and dried. These were 4.8 parts by weight of acrylic resin, 100 parts by weight of ethyl acetate, and 6 parts by weight of mineral spirits. Then, 4 parts by weight of toluene was mixed with a ball mill to make a paste to obtain a paste for an exterior dielectric layer.

(内部電極層用ペースト)
平均粒径が0.4μmのNi粒子100重量部に対して、有機ビヒクル(エチルセルロース8重量部をブチルカルビトール92重量部に溶解したもの)40重量部、ブチルカルビトール10重量部、とを3本ロールにより混練してペースト化し内部電極層用ペーストを得た。
(Internal electrode layer paste)
3 parts of 40 parts by weight of organic vehicle (8 parts by weight of ethyl cellulose dissolved in 92 parts by weight of butyl carbitol) and 10 parts by weight of butyl carbitol with respect to 100 parts by weight of Ni particles having an average particle diameter of 0.4 μm. This roll was kneaded into a paste to obtain an internal electrode layer paste.

(外部電極用ペースト)
平均粒径0.5μmのCu粒子100重量部と、有機ビヒクル(エチルセルロース樹脂8重量部をブチルカルビトール92重量部に溶解したもの)35重量部及びブチルカルビトール7重量部とを混練してペースト化し、外部電極用ペーストを得た。
(External electrode paste)
Paste obtained by kneading 100 parts by weight of Cu particles having an average particle size of 0.5 μm, 35 parts by weight of an organic vehicle (8 parts by weight of ethyl cellulose resin dissolved in 92 parts by weight of butyl carbitol) and 7 parts by weight of butyl carbitol Thus, an external electrode paste was obtained.

(積層体製造工程)
PETフィルム状に、ドクターブレード法によりシート成形を行い、乾燥することにより外装グリーンシートを形成した。このとき、外装グリーンシートの厚みは6.0μmとした。次いで金型などのプレス治具上に30層の外装グリーンシートを積層した。
(Laminate manufacturing process)
A sheet was formed into a PET film by the doctor blade method and dried to form an exterior green sheet. At this time, the thickness of the exterior green sheet was 6.0 μm. Next, 30 layers of exterior green sheets were laminated on a pressing jig such as a mold.

次に、得られた内装誘電体層用ペーストを用いて、PETフィルム上に、ドクターブレード法によりシート成形を行い、乾燥することにより、内装グリーンシートを形成した。このとき、内装グリーンシートの厚みは、4.0μmとした。この上に内部電極用ペーストおよび電極段差吸収印刷ペーストを印刷した後、PETフィルムからシートを剥離した。次いで、これらの内装グリーンシートを前記外装グリーンシートの上に積層した。内装グリーンシートの積層数は300層であった。そしてさらに30層の外装グリーンシートを積層することにより積層体を得た。   Next, the obtained interior dielectric layer paste was used to form a sheet on a PET film by a doctor blade method and then dried to form an interior green sheet. At this time, the thickness of the interior green sheet was 4.0 μm. An internal electrode paste and an electrode step absorption printing paste were printed thereon, and then the sheet was peeled from the PET film. Subsequently, these interior green sheets were laminated on the exterior green sheet. The number of laminated interior green sheets was 300. Then, a laminate was obtained by further laminating 30 layers of exterior green sheets.

次いで、積層体を所定サイズに切断しグリーンチップを得た後、脱バインダ処理、焼成及びアニールを行って、コンデンサ素子本体を得た。   Next, the laminate was cut into a predetermined size to obtain a green chip, and then a binder removal process, firing and annealing were performed to obtain a capacitor element body.

脱バインダ処理は、昇温時間15℃/時間、保持温度280℃、保持時間2時間、空気雰囲気の条件で行った。   The binder removal treatment was performed under conditions of a temperature rising time of 15 ° C./hour, a holding temperature of 280 ° C., a holding time of 2 hours, and an air atmosphere.

焼成は、昇温速度200℃/時間、保持温度1260〜1340℃、保持時間2時間、冷却速度300℃/時間、加湿したN+H混合ガス雰囲気(酸素分圧は10−6Pa)の条件で行った。 Firing is performed in a temperature rising rate of 200 ° C./hour, a holding temperature of 1260 to 1340 ° C., a holding time of 2 hours, a cooling rate of 300 ° C./hour, and a humidified N 2 + H 2 mixed gas atmosphere (oxygen partial pressure is 10 −6 Pa). Performed under conditions.

アニールは、保持温度1200℃、温度保持時間2時間、冷却速度300℃/時間、窒素雰囲気の条件で行った。なお、脱バインダ処理及び焼成の際の雰囲気ガスの加湿には、水温を35℃としたウェッターを用いた。   The annealing was performed under the conditions of a holding temperature of 1200 ° C., a temperature holding time of 2 hours, a cooling rate of 300 ° C./hour, and a nitrogen atmosphere. Note that a wetter with a water temperature of 35 ° C. was used for humidifying the atmospheric gas during the binder removal and firing.

以上の工程により得られたコンデンサ素子本体(以下、「コンデンサ試料」という)のサイズは、3.2mm×1.6mm×1.6mmであり、内装部の両端部に配置された外装部のトータルの厚さはそれぞれ0.1mmであり、内装部の厚さは1.4mmであった。   The size of the capacitor element body (hereinafter referred to as “capacitor sample”) obtained through the above steps is 3.2 mm × 1.6 mm × 1.6 mm, and the total of the exterior parts disposed at both ends of the interior part. The thickness of each was 0.1 mm, and the thickness of the interior part was 1.4 mm.

コンデンサ試料について、以下に示す方法によりクラック発生率、抗折強度および突き出し量を測定した。   For the capacitor sample, the crack generation rate, bending strength, and protrusion amount were measured by the following methods.

(クラック発生率)
得られた各コンデンサ試料について、焼上げ素地を研磨し、積層状態を目視にて観察し、素地クラックの有無を確認した。素地クラックの有無の確認は、各10000サンプルについて行った。外観検査の結果、各10000サンプルに対する、素地クラックが発生したサンプルの割合を算出することにより、クラック発生率を求めた。本実施例では、10ppm以下を好ましい範囲、0ppmをより好ましい範囲とした。
(Crack occurrence rate)
About each obtained capacitor | condenser sample, the baking base was grind | polished and the lamination | stacking state was observed visually and the presence or absence of the base crack was confirmed. The presence or absence of the substrate crack was confirmed for each 10000 samples. As a result of the appearance inspection, the crack occurrence rate was determined by calculating the ratio of the samples in which the base cracks were generated with respect to 10,000 samples. In this example, 10 ppm or less was set as a preferable range, and 0 ppm was set as a more preferable range.

(抗折強度)
抗折強度はJIS−R1601に規定される3点式測定法に準拠して以下のとおり測定した。まず、コーナーに幅W1の段を設けた一対の治具54を幅W2の間隔で置いた。そして、図5に示すように外装部が上部になるようにコンデンサ試料52を治具54の段部分に置いた。その後、幅:2.0mm、底面の曲率半径:0.5mmの荷重56により速度30mm/minでコンデンサ試料52を加圧し、破壊した時点の荷重圧力を求めた。本実施例では、245N以上を好ましい範囲、315N以上をより好ましい範囲とした。
(Folding strength)
The bending strength was measured as follows based on the three-point measurement method defined in JIS-R1601. First, a pair of jigs 54 provided with a step having a width W1 at a corner was placed at an interval of a width W2. And the capacitor | condenser sample 52 was set | placed on the step part of the jig | tool 54 so that an exterior part might become an upper part as shown in FIG. Thereafter, the capacitor sample 52 was pressurized at a speed of 30 mm / min with a load 56 having a width of 2.0 mm and a curvature radius of the bottom surface of 0.5 mm, and the load pressure at the time of breaking was determined. In this example, 245N or more was set as a preferable range, and 315N or more was set as a more preferable range.

(突き出し量δ)
得られたコンデンサ試料について、図6に示すように積層方向に垂直な方向についての外装部の端から内装部の端までの幅を測定し、これを突き出し量δとした。なお、単位にはμmである。本実施例では、7μm以下を好ましい範囲、4μm以下をより好ましい範囲とした。
(Projection amount δ)
With respect to the obtained capacitor sample, as shown in FIG. 6, the width from the end of the exterior part to the end of the interior part in the direction perpendicular to the stacking direction was measured, and this was defined as the protrusion amount δ. The unit is μm. In this example, 7 μm or less was set as a preferable range, and 4 μm or less was set as a more preferable range.

試料2〜7
外装誘電体層用ペーストに含まれる第2セラミック粒子のD50を変えた以外は試料1と同様にしてコンデンサ試料を作成し、クラック発生率、抗折強度および突き出し量を求めた。結果を表1に示す。
Samples 2-7
A capacitor sample was prepared in the same manner as Sample 1 except that D50 of the second ceramic particles contained in the exterior dielectric layer paste was changed, and the crack generation rate, bending strength, and protrusion amount were obtained. The results are shown in Table 1.

試料8
内部電極パターン層に、Ni粒子100重量部に対して第2セラミック粒子を30重量部含めた以外は試料4と同様にしてコンデンサ試料を作成し、クラック発生率、抗折強度および突き出し量を求めた。結果を表1に示す。
Sample 8
A capacitor sample was prepared in the same manner as Sample 4 except that 30 parts by weight of the second ceramic particles were included in the internal electrode pattern layer with respect to 100 parts by weight of the Ni particles, and the crack generation rate, bending strength and protrusion amount were obtained. It was. The results are shown in Table 1.

試料1a〜7a
D50が試料1a〜7aに記載のものとなる副成分を含まず主成分原料からなる第1aセラミック粒子および第2セラミック粒子を準備し、ボールミルで15時間、湿式粉砕し、乾燥し、これらと、アクリル樹脂4.8重量部と、酢酸エチル100重量部と、ミネラルスピリット6重量部と、トルエン4重量部とをボールミルで混合してペースト化し、外装誘電体層用ペーストを得た以外は、試料1aは試料1、試料2aは試料2、試料3aは試料3、試料4aは試料4、試料5aは試料5、試料6aは試料6、試料7aは試料7と同様にしてコンデンサ試料を作成し、クラック発生率、抗折強度および突き出し量を求めた。結果を表2に示す。
Samples 1a-7a
D50 prepared 1a ceramic particles and second ceramic particles made of the main component raw material without containing the subcomponents described in Samples 1a to 7a, wet pulverized in a ball mill for 15 hours, dried, and Samples except that 4.8 parts by weight of acrylic resin, 100 parts by weight of ethyl acetate, 6 parts by weight of mineral spirit, and 4 parts by weight of toluene were mixed with a ball mill to obtain a paste for an exterior dielectric layer. Sample 1a is sample 1, Sample 2a is sample 2, Sample 3a is sample 3, Sample 4a is sample 4, Sample 5a is sample 5, Sample 6a is sample 6, Sample 7a is similar to sample 7, and a capacitor sample is prepared. Crack generation rate, bending strength, and protrusion amount were determined. The results are shown in Table 2.

試料11〜17
外装誘電体層用ペーストに含まれる第1セラミック粒子のD50を変えた以外は試料1と同様にしてコンデンサ試料を作成し、クラック発生率および抗折強度を求めた。結果を表3に示す。
Samples 11-17
Create capacitor samples except for changing the D50 of the first ceramic particles contained in the outer dielectric layer paste in the same manner as Sample 1, was determined crack incidence and bending strength. The results are shown in Table 3.

試料21〜27
外装誘電体層用ペーストに含まれる第1セラミック粒子の外装誘電体層用ペーストに含まれる第2セラミック粒子1重量部に対する含有量を変えた以外は試料4と同様にしてコンデンサ試料を作成し、クラック発生率および抗折強度を求めた。結果を表4に示す。
Samples 21-27
A capacitor sample was prepared in the same manner as Sample 4 except that the content of the first ceramic particles contained in the exterior dielectric layer paste was changed to 1 part by weight of the second ceramic particles contained in the exterior dielectric layer paste. The crack occurrence rate and the bending strength were determined. The results are shown in Table 4.

試料31〜37
外装誘電体層用ペーストに含まれる第1セラミック粒子の外装誘電体層用ペーストに含まれる第2セラミック粒子1重量部に対する含有量を変え、第1セラミック粒子の粒径を0.62μm、dα/dβを1.77とした以外は試料1と同様にしてコンデンサ試料を作成し、クラック発生率および抗折強度を求めた。結果を表5に示す。
Samples 31-37
The content of the first ceramic particles contained in the exterior dielectric layer paste with respect to 1 part by weight of the second ceramic particles contained in the exterior dielectric layer paste is changed, and the particle diameter of the first ceramic particles is 0.62 μm, d α. / except that d beta of 1.77 creates a capacitor samples in the same manner as sample 1, was determined crack incidence and bending strength. The results are shown in Table 5.

Figure 2011129841
Figure 2011129841

Figure 2011129841
Figure 2011129841

Figure 2011129841
Figure 2011129841

Figure 2011129841
Figure 2011129841

Figure 2011129841
Figure 2011129841

試料1〜7
試料1〜7より、dα/dβが1.2≦dα/dβ≦3.0の範囲に含まれる場合には、クラック発生率を10ppm以下、素体強度を0.7以上とすることができることが確認できた(試料2〜6)。また、dα/dβが3.0よりも大きい場合、クラック発生率が100ppmとなり、クラック抑制の効果が小さいことが確認できた(試料1)。また、dα/dβが1.5≦dα/dβ≦1.8の範囲に含まれる場合には、クラック発生率を0ppmにできることが確認できた(試料4、5)。
Samples 1-7
From Samples 1 to 7, when d α / d β is included in the range of 1.2 ≦ d α / d β ≦ 3.0, the crack generation rate is 10 ppm or less, and the element body strength is 0.7 or more. (Samples 2 to 6). Further, when d α / d β was larger than 3.0, the crack occurrence rate was 100 ppm, and it was confirmed that the effect of crack suppression was small (Sample 1). Further, if the d α / d β is in the range from 1.5 ≦ d α / d β ≦ 1.8 , it was confirmed that the possible cracking incidence in 0 ppm (Sample 4, 5).

試料4、8
試料4と試料8より、内部電極ペーストに第2セラミック粒子を添加することにより、抗折強度および突き出し量が良好になることが確認できた。
Samples 4 and 8
From Sample 4 and Sample 8, it was confirmed that the bending strength and the protrusion amount were improved by adding the second ceramic particles to the internal electrode paste.

試料1〜7、試料1a〜7a
試料1〜7は試料1a〜7aに比べて突き出し量が良好であることが確認できた(図7)。これは、試料1〜7では、第1セラミック粒子に含まれた誘電体粒子の副成分が焼結助剤の役割を果たしたことにより外装部の焼結が促進し、外装部と内装部の焼結性のずれが抑制されたためであると考えられる。
Samples 1-7, Samples 1a-7a
It was confirmed that Samples 1 to 7 had better protrusion amounts than Samples 1a to 7a (FIG. 7). This is because, in Samples 1 to 7, the secondary component of the dielectric particles contained in the first ceramic particles played the role of a sintering aid, so that the sintering of the exterior portion was promoted. This is considered to be due to the suppression of the sinterability shift.

試料11〜17
試料11〜17より、dα/dβが1.2≦dα/dβ≦3.0の範囲に含まれていても、dαが0.35μmより小さい場合には(試料11)、クラック発生率が80ppmと高まり、dαが0.5μmより大きい場合にも(試料16、17)、クラック発生率が高まることが確認できた。
Samples 11-17
From samples 11 to 17, also d alpha / d beta is included in the range of 1.2 ≦ d α / d β ≦ 3.0, when d alpha is 0.35μm smaller (Sample 11), It was confirmed that the crack generation rate was increased to 80 ppm and the crack generation rate was increased even when d α was larger than 0.5 μm (Samples 16 and 17).

試料21〜27、試料31〜37
試料21〜27および試料31〜37より、Wα/Wβが4≦Wα/Wβ≦9の範囲に含まれる場合にはクラック発生率が良好となることが確認できた。
Samples 21-27, Samples 31-37
From samples 21 to 27 and samples 31 to 37, it was confirmed that the crack generation rate is improved in the case where W α / W β is in the range from 4 ≦ W α / W β ≦ 9.

1… 積層セラミックコンデンサ
10… コンデンサ素子本体
2a… 内装誘電体層
2b… 外装誘電体層
3… 内部電極層
4… 外部電極
20a… 内装部
20b… 外装部
32a、32b… 主成分
34a… 副成分
36… 第1セラミック粒子
38… 第2セラミック粒子
40… 支持シート
41… プレス治具
42a… 内装グリーンシート
43… 内部電極パターン層
44… 余白パターン部分
45… 余白パターン層
410… 積層体
52… コンデンサ試料
54… 治具
56… 荷重
DESCRIPTION OF SYMBOLS 1 ... Multilayer ceramic capacitor 10 ... Capacitor element main body 2a ... Interior dielectric layer 2b ... Exterior dielectric layer 3 ... Internal electrode layer 4 ... External electrode 20a ... Interior part 20b ... Exterior part 32a, 32b ... Main component 34a ... Subcomponent 36 ... 1st ceramic particle 38 ... 2nd ceramic particle 40 ... Support sheet 41 ... Press jig 42a ... Interior green sheet 43 ... Internal electrode pattern layer 44 ... Blank pattern part 45 ... Blank pattern layer 410 ... Laminate 52 ... Capacitor sample 54 ... Jig 56 ... Load

Claims (7)

内装グリーンシートを用いて形成される内装誘電体層と、内部電極パターン層を用いて形成される内部電極層と、を交互に積層して内装部を得て、外装グリーンシートを用いて形成される外装誘電体層を少なくとも一層前記内装部に積層してグリーンチップを得る工程と、
前記グリーンチップを焼成して素子本体を得る工程と、を有する電子部品の製造方法であって、
前記外装グリーンシートには第1セラミック粒子と第2セラミック粒子とが含まれ、
前記第1セラミック粒子は前記内装グリーンシートに含まれる誘電体原料の主成分と前記内装グリーンシートに含まれる誘電体原料の副成分とを含み、
前記第2セラミック粒子は前記内装グリーンシートに含まれる誘電体原料の主成分で構成され、
前記第1セラミック粒子の粒径の累積分布の50%の値をdα μm、第2セラミック粒子の粒径の累積分布の50%の値をdβ μmとした場合、dα とdβ の関係が1.2≦dα/dβ≦3.0であり、
前記外装グリーンシートに含まれる第2セラミック粒子を1重量部としたとき、前記外装グリーンシートに含まれる第1セラミック粒子の含有割合が4.0重量部以上9.0重量部以下であることを特徴とする電子部品の製造方法。
An interior dielectric layer formed using an interior green sheet and an internal electrode layer formed using an internal electrode pattern layer are alternately stacked to obtain an interior portion, and formed using an exterior green sheet. Laminating at least one exterior dielectric layer on the interior part to obtain a green chip;
A step of obtaining an element body by firing the green chip, and a method of manufacturing an electronic component comprising:
The exterior green sheet includes first ceramic particles and second ceramic particles,
The first ceramic particles include a main component of a dielectric material contained in the interior green sheet and a subcomponent of a dielectric material contained in the interior green sheet,
The second ceramic particles are composed of a main component of a dielectric material contained in the interior green sheet,
When the value of 50% of the cumulative distribution of the particle size of the first ceramic particles is d α μm and the value of 50% of the cumulative distribution of the particle size of the second ceramic particles is d β μm, d α and d β The relationship is 1.2 ≦ d α / d β ≦ 3.0,
When the second ceramic particles contained in the exterior green sheet is 1 part by weight, the content ratio of the first ceramic particles contained in the exterior green sheet is 4.0 parts by weight or more and 9.0 parts by weight or less. A method for manufacturing an electronic component.
前記内部電極パターン層が前記第2セラミック粒子を含むことを特徴とする請求項1に記載の電子部品の製造方法。   The method of manufacturing an electronic component according to claim 1, wherein the internal electrode pattern layer includes the second ceramic particles. 前記第1セラミック粒子の粒径が0.35≦dα≦0.50である請求項1または2に記載の電子部品の製造方法。 3. The method of manufacturing an electronic component according to claim 1, wherein a particle diameter of the first ceramic particles is 0.35 ≦ d α ≦ 0.50. αとdβの関係が1.5≦dα/dβ≦1.8である請求項1〜3のいずれかに記載の電子部品の製造方法。 The method for manufacturing an electronic component according to claim 1, wherein a relationship between d α and d β is 1.5 ≦ d α / d β ≦ 1.8. 前記第1セラミック粒子は前記内装グリーンシートに含まれる誘電体原料の主成分の少なくとも一部を前記内装グリーンシートに含まれる誘電体原料の副成分でコーティングした構造である請求項1〜4のいずれかに記載の電子部品の製造方法。   5. The structure according to claim 1, wherein the first ceramic particles have a structure in which at least a part of a main component of the dielectric material contained in the interior green sheet is coated with a subcomponent of the dielectric material contained in the interior green sheet. A method for manufacturing the electronic component according to claim 1. 前記第1セラミック粒子は前記内装グリーンシートに含まれる誘電体原料の主成分の少なくとも一部と前記内装グリーンシートに含まれる誘電体原料の副成分の少なくとも一部とが固溶した構造である請求項1〜4のいずれかに記載の電子部品の製造方法。   The first ceramic particles have a structure in which at least a part of a main component of a dielectric material contained in the interior green sheet and at least a part of a subcomponent of the dielectric material contained in the interior green sheet are in solid solution. Item 5. A method for producing an electronic component according to any one of Items 1 to 4. 前記電子部品が積層セラミックコンデンサである請求項1〜6のいずれかに記載の電子部品の製造方法。   The method of manufacturing an electronic component according to claim 1, wherein the electronic component is a multilayer ceramic capacitor.
JP2009289615A 2009-12-21 2009-12-21 Method of manufacturing electronic component Pending JP2011129841A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009289615A JP2011129841A (en) 2009-12-21 2009-12-21 Method of manufacturing electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009289615A JP2011129841A (en) 2009-12-21 2009-12-21 Method of manufacturing electronic component

Publications (1)

Publication Number Publication Date
JP2011129841A true JP2011129841A (en) 2011-06-30

Family

ID=44292087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009289615A Pending JP2011129841A (en) 2009-12-21 2009-12-21 Method of manufacturing electronic component

Country Status (1)

Country Link
JP (1) JP2011129841A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015109475A (en) * 2013-03-19 2015-06-11 株式会社村田製作所 Multilayer ceramic capacitor and method for manufacturing the same
US9491849B2 (en) 2011-09-01 2016-11-08 Murata Manufacturing Co., Ltd. Electronic component
US9972441B2 (en) 2014-11-28 2018-05-15 Kyocera Corporation Layered ceramic capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109430A (en) * 2001-09-27 2003-04-11 Murata Mfg Co Ltd Dielectric porcelain composite and capacitor using it
JP2007288145A (en) * 2006-03-20 2007-11-01 Tdk Corp Process for manfacturing multilayer ceramic electronic component
JP2008081355A (en) * 2006-09-27 2008-04-10 Kyocera Corp Dielectric raw material powder, method of manufacturing the same, multilayer ceramic capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109430A (en) * 2001-09-27 2003-04-11 Murata Mfg Co Ltd Dielectric porcelain composite and capacitor using it
JP2007288145A (en) * 2006-03-20 2007-11-01 Tdk Corp Process for manfacturing multilayer ceramic electronic component
JP2008081355A (en) * 2006-09-27 2008-04-10 Kyocera Corp Dielectric raw material powder, method of manufacturing the same, multilayer ceramic capacitor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9491849B2 (en) 2011-09-01 2016-11-08 Murata Manufacturing Co., Ltd. Electronic component
JP2015109475A (en) * 2013-03-19 2015-06-11 株式会社村田製作所 Multilayer ceramic capacitor and method for manufacturing the same
US9972441B2 (en) 2014-11-28 2018-05-15 Kyocera Corporation Layered ceramic capacitor

Similar Documents

Publication Publication Date Title
JP5141708B2 (en) Electronic component and method for manufacturing electronic component
JP4203452B2 (en) Manufacturing method of multilayer ceramic capacitor
JP4821357B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP4095586B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2007258646A (en) Laminated electronic component and method for manufacturing the same
KR20150022678A (en) Stacked ceramic electronic component
JP5685931B2 (en) Multilayer ceramic capacitor
JP4561922B2 (en) DIELECTRIC CERAMIC COMPOSITION, ELECTRONIC COMPONENT AND METHOD FOR PRODUCING THEM
JP4403705B2 (en) Dielectric porcelain composition and electronic component
JP5017792B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP4548118B2 (en) DIELECTRIC CERAMIC COMPOSITION, ELECTRONIC COMPONENT AND METHOD FOR PRODUCING THEM
JP2010257937A (en) Conductive paste, method of manufacturing the same, and method of manufacturing electronic parts
JP4267438B2 (en) DIELECTRIC CERAMIC COMPOSITION, ELECTRONIC COMPONENT AND METHOD FOR PRODUCING THEM
JP2007273684A (en) Manufacturing method of laminated electronic component
JP4888572B2 (en) Conductive paste and method for manufacturing electronic component
JP2011129841A (en) Method of manufacturing electronic component
US7820578B2 (en) Dielectric ceramic composition and method of production thereof
JP4098224B2 (en) DIELECTRIC CERAMIC COMPOSITION, ELECTRONIC COMPONENT AND METHOD FOR PRODUCING THEM
JP2007258476A (en) Laminated electronic component and manufacturing method thereof
JP2011132056A (en) Laminated ceramic capacitor
JP2005162557A (en) Method of manufacturing dielectric ceramic composition, method of manufacturing dielectric layer-containing electronic component, and dielectric layer-containing electronic component
JP2012206885A (en) Method for producing dielectric ceramic composition and electronic part
JP2005263508A (en) Dielectric ceramic composition, laminated porcelain capacitor, and method for producing the capacitor
JP4691978B2 (en) Method for manufacturing dielectric composition
JP2007254169A (en) Electronic component, dielectric ceramic composition and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120619