JP2011124373A - インダクタ内蔵部品 - Google Patents

Abstract

【課題】小型・薄型化が可能で、かつ十分なインダクタンスが得られるインダクタ素子を内蔵するインダクタ内蔵部品を提供する。
【解決手段】平面コイル層１２（インダクタ素子）を内蔵したインダクタ内蔵部品１０において、基板１１上にｎ層（ｎは１以上の整数）の平面コイル層１２を形成し、凹部１４ａを有する磁束漏洩防止金属キャップ１４を、その凹部１４ａで基板１１を収容するようにして装着する。磁束漏洩防止金属キャップ１４は、鉄、コバルト、又はニッケルのような強磁性を示す金属材料からなり、平面コイル層１２の上方から基板１１の側面までを被覆する。これにより、平面コイル層１２で発生した磁束の漏洩が防止され平面コイル層１２のインダクタンスを高めることができる。
【選択図】図４

Description

本発明は、インダクタ内蔵部品に係り、さらに詳しくは、基板に平面コイル層が形成された構造を含むインダクタ内蔵部品に関する。

平滑化回路や各種フィルタ回路等にインダクタ（チョークコイル）が使用されている。従来のインダクタとしては、磁性材料からなるコアの周囲に電線を巻いた巻線型のインダクタや平面状に渦巻状のコイル導体を形成した平面型のインダクタ等がある。

特許文献１には、回路基板の両面に形成された平面コイル層を磁性膜で挟んだ構造のインダクタが記載されている。

また、特許文献２には、回路基板の上に、半導体チップ（ＬＳＩ）、抵抗、キャパシタ及び水晶と共に、コイルを実装部品として搭載し、これらの部品が実装された回路基板の上面が封止体及び金属膜（シールド）で封止されたモジュール部品が記載されている。

特開平５−１９８４４５号公報 特開２００４−５６１５５号公報

しかし、回路基板に巻線型のインダクタ部品を実装する場合は、高さと実装面積とをある程度確保する必要があるため、小型・薄型化の要求に容易に対応できない。

この対策として、電子機器の小型・薄型化を図るべく、回路基板に平面コイル層からなるインダクタ素子を作りこむ方法がある。しかし、平面コイル層のみでは外部の空間に磁束が漏洩するため、高いインダクタンスが得られない。

本発明は以上の課題を鑑みて創作されたものであり、小型・薄型化が可能で、かつ十分なインダクタンスが得られるインダクタ素子を内蔵するインダクタ内蔵部品を提供することにある。

上記課題を解決するため、本発明の一観点によれば、基板と、前記基板の上にｎ層（ｎは１以上の整数）で形成された平面コイル層と、凹部に前記基板を収容するようにして前記平面コイル層の上方から前記基板の側面までを被覆する磁束漏洩防止金属キャップと、を有することを特徴とするインダクタ内蔵部品が提供される。

上記一観点のインダクタ装置では、平面コイル層の上方から基板の側面までを被覆する磁束漏洩防止金属キャップを設けている。そのため、平面コイル層を流れる電流によって発生した磁束の外部への漏洩が防止され、平面コイル層と磁束との鎖交回数を増加させることができるので、大きなインダクタンスが得られる。

このように、平面コイル層でインダクタを構成することにより小型・薄型化が可能になると共に、十分なインダクタンスを得ることができる。

これにより、半導体チップと電源回路を構成するインダクタ内蔵部品とを同一の基板上に容易に搭載できるようになる。その結果、電源配線を最短に設定することができるので、電圧低下を防止することができ、半導体チップの安定した動作を実現できるようになる。

インダクタ内蔵部品は、インダクタ部品として使用してもよいし、平面コイル層（インダクタ）を含む電源回路とそれに接続される半導体チップを同一基板に配置してインダクタ内蔵部品としてもよい。

また、本発明の別の一観点によれば、平面コイルが形成された中間基板と、前記中間基板の下に配置され、下面側に第１金属層を備えた下側基板と、前記中間基板の上に配置され、上面側に第２金属層を備えた上側基板と、前記上側基板から下側基板までを貫通して形成されると共に、前記第１、第２金属層に接続され、かつ前記平面コイルの外側を囲むように配置された複数の外側貫通金属部と、前記上側基板から下側基板までを貫通して形成されると共に、前記第１、第２金属層に接続され、かつ前記平面コイルの内側に配置された内側貫通金属部と、を有し、前記第１金属層、前記第２金属層、前記外側貫通金属部、及び前記内側貫通金属部は、磁束漏洩防止金属から形成されていることを特徴とするインダクタ内蔵部品が提供される。

上記別の一観点によるインダクタ内蔵部品は、平面コイル層の上方、下方及び周囲を磁束漏洩防止金属からなる第１金属層、第２金属層、外側貫通金属部及び内側貫通金属部で囲んだ構造となっている。そのため、平面コイル層を流れる電流で発生した磁束の外部への漏洩が防止され、平面コイル層と磁束との鎖交回数を増加させることができ、高いインダクタンスが得られる。

このように、平面コイル層でインダクタを構成することにより小型・薄型化が可能になると共に、十分なインダクタンスを得ることができる。

この発明においても、半導体チップと電源回路を構成するインダクタ内蔵部品を同一の基板上に容易に搭載できるようになる。

以上説明したように、本発明のインダクタ内蔵部品によれば、小型・薄型化が可能で、かつ十分なインダクタンスを得ることができる。

図１は関連技術に係り、半導体チップ搭載部品の電源の構成を示すブロック図である。 図２は関連技術の電源配線の等価回路を示す回路図である。 図３（ａ）は関連技術において半導体チップ（ＬＳＩ）の負荷変動（電流変化）を示す図であり、図３（ｂ）は同じく半導体チップの電源電圧の変化を示す図である。 図４（ａ）〜（ｂ）は本発明の第１実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である。 図５は図４（ａ）のＩ−Ｉ線における断面図である。 図６は本発明の第１実施形態のインダクタ内蔵部品を示す断面図である。 図７は本発明の第１実施形態のインダクタ内蔵部品の使用時の状態を示す模式図（断面図）である。 図８は本発明の第２実施形態のインダクタ内蔵部品の製造方法を示す断面図である。 図９は図８に示す構造を分解した状態で示す斜視図である。 図１０は本発明の第２実施形態のインダクタ内蔵部品の製造方法を示す斜視図である。 図１１（ａ）〜（ｃ）は本発明の第３実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である。 図１２は本発明の第３実施形態のインダクタ内蔵部品を示す断面図である。 図１３（ａ）〜（ｃ）は本発明の第４実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である（その１）。 図１４（ａ）〜（ｂ）は本発明の第４実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である（その２）。 図１５は本発明の第４実施形態のインダクタ内蔵部品を示す断面図である。 図１６は本発明の第５実施形態のインダクタ内蔵部品の製造方法を示す斜視図である（その１）。 図１７は本発明の第５実施形態のインダクタ内蔵部品の製造方法を示す斜視図である（その２）。 図１８は本発明の第５実施形態のインダクタ内蔵部品の製造方法を示す断面図である。 図１９は本発明の第５実施形態のインダクタ内蔵部品を示す断面図である。

（関連技術）
ＦＰＧＡ（Field Programmable Gate Array）やマイクロプロセッサ等のＬＳＩ（Large Scale Integration；以下、半導体チップと呼ぶ）の微細化及び演算処理速度向上にともなって、半導体チップには低電圧且つ大電流の電力供給が求められている。

図１は関連技術に係る半導体チップ搭載部品の電源の構成を示すブロック図である。図１に示すように、半導体チップ５の近傍には外部電源電圧を低電圧化して半導体チップ５に電力を供給するための電源回路１が設けられている。なお、電源回路１はＰＯＬ（Point of Load）電源とも呼ばれる。

電源回路１は、入力された直流電圧と異なる直流電圧を生成するためのＤＣ／ＤＣコンバータ（スイッチング電源）２と、チョークコイル３及び平滑用キャパシタ４とを備えている。チョークコイル３及び平滑用キャパシタ４は出力用ローパスフィルタを構成し、ＤＣ／ＤＣコンバータ２で発生するスイッチングノイズ（リップルノイズ）を取り除き、出力電圧を平滑化する。図１に示す例において、電源回路１はＤＣ／ＤＣコンバータ２、チョークコイル３及び平滑用キャパシタ４を３組並列に接続しており、大電流を出力できる。

近年、半導体チップの消費電流の増加に伴って消費電流の変動幅も拡大している。例えば、半導体チップがメモリアクセスを行う場合や高速クロックでの演算処理を行う際には、半導体チップが静止しているときの２倍以上の電流が流れ、半導体チップによっては消費電流の変動幅が２０Ａ以上にも達する場合も想定される。一方で半導体チップの低電圧化に伴い半導体チップの電源電圧の許容電圧範囲が狭くなりつつある。

図２は関連技術の電源配線の等価回路を示す回路図である。図３（ａ）は関連技術の半導体チップ（ＬＳＩ）の負荷変動（電流変化）を示す図であり、図３（ｂ）は同じく半導体チップの電源端子付近の電圧の変化を示す図である。

図２に示すように、電源配線には半導体チップ５の消費電流の変動に対応するべく複数のデカップリングキャパシタＣ₁〜Ｃ₃が接続される。デカップリングキャパシタＣ₁〜Ｃ₃は、半導体チップ５の消費電流が増加した場合に、図２の矢印１〜３に示すように放電して半導体チップ５に電力を供給する。

電源回路１と半導体チップ５との間の電源配線には寄生抵抗ｒ及び寄生インダクタンスＬ（ｒ及びＬを含めて配線インピーダンスとも呼ぶ）が存在する。またデカップリングキャパシタＣ₁〜Ｃ₃にも、符号ｒ_c1〜ｒ_c3に示す等価直列抵抗（ＥＳＲ）及び符号Ｌ_c1〜Ｌ_c3に示す等価直列インダクタンス（ＥＳＬ）が存在する。

図３（ａ）に示すように、半導体チップ５の消費電流が急増した場合には、前述の配線インピーダンスやデカップリングキャパシタのＥＳＲ及びＥＳＬにより、電源回路１やデカップリングキャパシタＣ₁〜Ｃ₃から半導体チップ５への電流供給が遅れる。

この電流供給の遅れによって、図３（ｂ）に示すように半導体チップ５の電源端子の電圧Ｖ_cc-INTが一時的にΔＶ_Dだけ低下する電圧ディップが生じる。電圧ディップが生じた際の電圧Ｖ_cc-INTがＬＳＩが動作可能な最低動作電圧Ｖ_Lを下回ると、半導体チップ５が誤動作するおそれがある。

一般に電源配線の配線抵抗ｒ及びインダクタンスＬが大きい場合、すなわち電源配線がより長い場合には、電源回路１から電流供給の遅れが大きくなるので、それだけ半導体チップ５の電源端子の電圧ディップが大きくなる。

そこで、電圧ディップを抑制するべく、同じ回路基板の上に電源回路１を半導体チップ５のできる限り直近に搭載してモジュール部品化することにより電源配線の長さを短くすることが考えられる。このようなモジュール部品化を実現するためには、電源回路１のチョークコイル３を小型・薄型化する必要がある。

しかし、電源回路１の電源平滑化には数１００ｎＨから数１０００ｎＨのインダクタンスを備えたチョークコイルが必要であり、従来の表面実装タイプの部品を適用すると、チョークコイルだけで占有面積が大きくなり小型化を容易に達成することは困難である。

一方、回路基板に渦巻状に形成した平面コイル層でインダクタを構成した場合には実装容積が小さくなるものの、電源ノイズの除去に必要とされるインダクタンスが得られない。その理由を下記に説明する。

一般に、巻数Ｎのコイルに電流Ｉ₁を流したときに作られる磁束がそのコイル自身に対して鎖交する回数をＮ・Φ₁とするとき、下記の（１）に示す比例関係が成立する。

Ｎ・Φ₁∝Ｉ₁ …（１）
ここで、Ｎはコイルの巻き数、Φ₁はコイルと鎖交する磁束数、Ｉ₁はコイルを流れる電流である。すなわち、巻数Ｎのコイルに電流Ｉ₁を流したときに作られる磁束がそのコイル自身に対して鎖交する回数Ｎ・Φ₁は電流Ｉ₁に比例する。

上述の比例関係（１）の比例定数をＬ₁とすると（１）式は下記の（２）式のように表わされる。

Ｎ・Φ₁＝Ｌ₁・Ｉ₁ …（２）
ここで、比例定数Ｌ₁はコイルの自己インダクタンスと定義される。すなわち、比例定数Ｌ₁は下記（３）の式に示すように、コイルに単位電流を流したとき、その電路に鎖交する磁束数に比例する。

Ｌ₁＝Ｎ・Φ₁／Ｉ₁ …（３）
したがって、コイルに鎖交する磁束する磁束数が増えれば自己インダクタンスＬ₁は増加する。

しかし、平面コイル層のみからなるインダクタでは、平面コイル層に流れる電流によって発生した磁束が空間に放射されて漏洩してしまい、平面コイルの中心付近を通る磁束数が減少してしまう。そのため、平面コイル層と磁束との鎖交回数が少なくなり、高い自己インダクタンスが得られない。

そこで、小型・薄型化が可能で、かつ大きなインダクタンスが得られるインダクタ素子を内蔵するインダクタ内蔵部品が切望される。

ところで、永久磁石では、その吸着力を増加させるために、ヨークと呼ばれる金属部材が用いられる。このヨークは、軟鉄等の透磁率の高い材料でできた枠体（ケース）であり、薄板状の永久磁石の上面から側面までの部分を被覆するように配置される。ヨークは永久磁石の上面側の磁極から放出される磁束を集めて、永久磁石の側面に配置されたヨークの端部に磁束を集中させる。

このように、ヨークは、永久磁石の上面側の磁極を永久磁石の下面側に移動させるように（Ｎ極とＳ極とを近づけるように）作用し、永久磁石の下面側の磁束密度を高めて永久磁石の吸着力を増加させる。上述のヨークの作用は永久磁石を電磁石とした場合にも得られる。

以上のような知見に鑑みて本願発明者は以下に説明する実施形態を創作した。

（第１実施形態）
図４（ａ）〜（ｂ）は本発明の第１実施形態のインダクタ内蔵部品の製造方法を示す斜視図、図５は図４（ａ）のＩ−Ｉ線における断面図、図６は本発明の第１実施形態のインダクタ内蔵部品を示す断面図である。

以下、図４〜図６を参照しながら、本発明の第１実施形態のインダクタ内蔵部品について説明する。

図４（ａ）、図５及び図６に示すように、第１実施形態のインダクタ内蔵部品１０では、基板１１の上面に平面コイル層１２が形成されている。基板１１としては、ＦＲ４（ガラスエポキシ樹脂基板）、ベークライト、各種有機材料、及びシリコン（Ｓｉ）等からなる基板を用いることができる。また、平面コイル層１２は、例えば銅やアルミニウム等の導電配線材料からなる。なお、図示の例では平面コイル層１２は四角形に巻かれているが、本実施形態はこれに限定されるものではなく多角形又は円形に巻いてもよい。コイル層１２を銅から形成する場合は、コイル層１２はセミアディティブ法等により形成される。

図４（ｂ）及び図６に示すように、基板１１及び平面コイル層１２は樹脂からなる絶縁層１３で被覆されている。絶縁層１３は、半硬化状態の樹脂シートの貼着又は液体樹脂の塗布等により形成される。また、基板１１の下側には、平面コイル層１２の両端に接続される外部接続端子１５（図６）が設けられている。

さらに、基板１１には、下面側に凹部１４ａが形成された磁束漏洩防止金属キャップ１４が装着されている。磁束漏洩防止金属キャップ１４は、鉄（軟鉄）、コバルト及びニッケルのいずれか、又はそれらの合金であって強磁性を示す金属材料（磁束漏洩防止金属）からなる。磁束漏洩防止金属キャップ１４は、例えば、磁束漏洩防止金属の薄板をプレス加工等で凹状に加工して作製される。磁束漏洩防止金属キャップ１４は、その凹部１４ａに基板１１、平面コイル層１２及び絶縁層１３を収容するようにして、平面コイル層１２の上方から基板１１の側面までの部分を被覆している。

図７は本発明の第１実施形態のインダクタ内蔵部品の使用時の状態を示す模式図（断面図）である。

図７に示すように、第１実施形態のインダクタ内蔵部品１０では、接続端子１５を介して平面コイル層１２に電流を流すと、平面コイル層１２の周囲に磁束が発生する。磁束漏洩防止金属キャップ１４は、磁束漏洩を防止できる強磁性金属からなるので、平面コイル層１２で発生した磁束を集め、磁束漏洩防止金属キャップ１４の下端部に磁束を導く。そのため、第１実施形態のインダクタ内蔵部品１０によれば、平面コイル層１２で発生した磁束の漏洩を防止することにより、平面コイル層１２と磁束との鎖交回数を増加させることができ、これにより高いインダクタンスが得られる。

また、本発明のインダクタ内蔵部品１０では、基板１１に薄膜によって平面コイル層１２を作りこむので、小型・薄型化を図ることができる。

これにより、半導体チップと電源回路を構成するインダクタ内蔵部品１０とを同一の基板上に容易に搭載できるようになる。その結果、電源配線を最短に設定することができるので、電圧低下を防止することができ、半導体チップの安定した動作を実現できるようになる。

（第２実施形態）
図８は本発明の第２実施形態のインダクタ内蔵部品の製造方法を示す断面図である。図９は図８に示す構造を分解した状態で示す斜視図である。図１０は本発明の第２実施形態のインダクタ内蔵部品の製造方法を示す斜視図である。なお、図８は、図９のII-II線に沿った断面に対応している。第２実施形態のインダクタ内蔵部品は、平面コイル層を複数積層した積層平面コイルを有している点を特徴とする。

以下、図８〜図１０を参照しながら第２実施形態のインダクタ内蔵部品についてその製造方法と共に説明する。

まず、図８及び図９に示すように、基板２１を用意し、この基板２１の上面に銅等からなる第１平面コイル層３１を形成する。第１平面コイル層３１は、セミアディティブ法等で形成される。

次に、基板２１及び第１平面コイル層３１の上に第１絶縁層２２を形成する。第１絶縁層２２は、半硬化状態の樹脂シートの貼着又は液体樹脂の塗布等で形成される。続いて、第１絶縁層２２をレーザ加工することにより、第１平面コイル層３１の一端部に到達するビアホール２２ａを形成する。

その後、第１絶縁層２２の上及びビアホール２２ａ内に第２平面コイル層３２を形成する。これにより、ビアホール２２ａを介して第１平面コイル層３１と接続された第２平面コイル層３２が得られる。

次に、第１絶縁層２２及び第２平面コイル層３２の上に第２絶縁層２３を形成する。さらに第２絶縁層２３にビアホール２３ａを形成する。その後、ビアホール２３ａを介して第２平面コイル層３２に接続される第３平面コイル層３３を第２絶縁層２３の上に形成する。

以後、同様の工程を繰り返して、第３絶縁層２４及びビアホール２４ａと、第４平面コイル層３４と、第４絶縁層２５及びビアホール２５ａと、第５平面コイル層３５と、を順次形成する。また、これらの工程はビルドアップ基板を製造する際に用いられるビルドアップ工法に相当する。

その後、第４絶縁層２５及び第５平面コイル層３５の上に第５絶縁層２６を形成する。続いて、基板２１の底面に一対の接続端子３６を接続する。この接続端子３６の一方は、配線（不図示）によって第１平面コイル層３１の一端と電気的に接続され、接続端子３６の他方は、配線（不図示）によって第５平面コイル層３５の一端と電気的に接続される。

以上のようにして、基板２１の上に積層された第１〜第５平面コイル層３１〜３５がビアホール２２ａ、２３ａ、２４ａ、２５ａを介して相互接続された積層平面コイル３８が完成する。

次に、図８及び図１０に示すように、積層平面コイル３８が形成された基板１１に磁束漏洩防止金属キャップ３７を装着する。磁束漏洩防止金属キャップ３７は下面側に凹部３７ａを有し、その凹部３７ａに積層平面コイル３８全体を収容するようにして、積層平面コイル３８の上方から側面にかけての部分を被覆して装着される。なお、磁束漏洩防止金属キャップ３７は、図４（ｂ）に示す磁束漏洩防止金属キャップ１４と同様の強磁性金属からなる。

以上により第２実施形態のインダクタ内蔵部品２０が完成する。

第２実施形態のインダクタ内蔵部品２０は、積層平面コイル３８と、その上方から側面に配置された磁束漏洩防止金属キャップ３７とを備える。積層平面コイル３８では、基板２１の上に第１絶縁層２２〜第４絶縁層２５を介して第１〜第５平面コイル層３１、３２、３３、３４、３５が積層されている。第１〜第５平面コイル層３１、３２、３３、３４、３５は、ビアホール２２ａ、２３ａ、２４ａ、２５ａを介して相互接続されている。

磁束漏洩防止金属キャップ３７は、下面側に凹部３７ａを有しており、凹部３７ａが積層平面コイル３８を収容するようにして、積層平面コイル３８の上方から基板２１の側面までの部分を被覆している。

以上のような第２実施形態のインダクタ内蔵部品２０においても、前述した図６に示すインダクタ内蔵部品１０と同様に、磁束漏洩が防止されて十分なインダクタンスが得られる。

さらに、第２実施形態のインダクタ内蔵部品２０では、基板２１の上に薄膜の平面コイル層を積層してインダクタを構成するので、従来の渦巻型のインダクタ部品を実装する場合に比べて小型・薄型化を図ることができる。

これにより、半導体チップと電源回路を構成するインダクタ内蔵部品２０とを同一の基板上に容易に搭載できるようになる。その結果、電源配線を最短に設定することができるので、電圧低下を防止することができ、半導体チップの安定した動作を実現できるようになる。

以上の説明では、インダクタ内蔵部品２０の積層平面コイル３８として５層の平面コイル層を積層した場合を例示したが、平面コイル層の積層数は５層に限定されるものではなく、ｎ層（ｎは２以上の整数）とすることができる。

（第３実施形態）
図１１（ａ）〜（ｃ）は本発明の第３実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である。図１２は第３実施形態のインダクタ内蔵部品を示す断面図である。なお、図１２に示す断面は、図１１（ｃ）のIII−III線に対応している。第３実施形態は、基板上に平面コイル層の他に半導体チップ及び電源回路を配置した点を特徴とする。

以下、第３実施形態のインダクタ内蔵部品について説明する。

図１１（ａ）に示すように、配線基板４１を用意し、その上面に平面コイル層４２を形成する。平面コイル層４２は、配線基板４１の周縁部に沿って形成される。平面コイル層４２を配線基板４１の周縁部に沿って形成することにより、配線基板４１の上面のスペースを有効に利用できる。

次に、配線基板４１上の平面コイル層４２の内側にＤＣ／ＤＣコンバータ４３、半導体チップ４４、及びキャパシタ４５（受動部品）を実装する。平面コイル層４２の一方の端部は配線基板４１の配線（不図示）を介してＤＣ／ＤＣコンバータ４３の出力端子に接続される。また、平面コイル層４２の他方の端部はキャパシタ４５及び半導体チップ４４の電源入力端子（不図示）に接続される。上述の平面コイル層４２、ＤＣ／ＤＣコンバータ４３及びキャパシタ４５は半導体チップ４４に電源供給するための電源回路を構成する。配線基板４１の下面側には、外部接続端子４６が設けられる。

次に、図１１（ｂ）に示すように、配線基板４１、平面コイル層４２、ＤＣ／ＤＣコンバータ４３、半導体チップ４４、及びキャパシタ４５を被覆する絶縁層４７を形成する。絶縁層４７は、樹脂等から形成される。このようにして、配線基板４１の上に、平面コイル層４２、ＤＣ／ＤＣコンバータ４３、半導体チップ４４、キャパシタ４５及び絶縁層４７が配置されて、回路基板４１Ａが得られる。

次に、図１１（ｃ）に示すように、下面側に凹部４８ａを備える磁束漏洩防止金属キャップ４８を回路基板４１Ａに装着する。磁束漏洩防止金属キャップ４８は、鉄（軟鉄）、コバルト及びニッケルのいずれか、又はそれらの合金であって強磁性を示す金属材料（磁束漏洩防止金属）からなる。

磁束漏洩防止金属キャップ４８と回路基板４１Ａとの間には高い熱伝導率を有するシリコングリス等の熱伝導性樹脂を充填するか、あるいは、熱硬化性の接着剤を塗布して磁束漏洩防止金属キャップ４８を装着する。特に、熱伝導性樹脂を充填する場合には、半導体チップ４４の熱を熱伝導性樹脂を介して磁束漏洩防止金属キャップ４８から外部に十分に放熱することができる。つまり、磁束漏洩防止金属キャップ４８は半導体チップ４４の放熱板として兼用することができる。この場合、磁束漏洩防止金属キャップ４８には熱伝導率の高いニッケルが好適に用いられる。

以上により第３実施形態のインダクタ内蔵部品４０が完成する。

図１１（ｃ）及び図１２に示すように、第３実施形態のインダクタ内蔵部品４０は、配線基板４１の上に平面コイル層４２が形成され、平面コイル層４２の内側にＤＣ／ＤＣコンバータ４３、半導体チップ４４及びキャパシタ４５が実装されている。平面コイル層４２、キャパシタ４５及びＤＣ／ＤＣコンバータ４３は半導体チップ４４の電源回路を構成する。さらに、配線基板４１、ＤＣ／ＤＣコンバータ４３、半導体チップ４４及びキャパシタ４５は、絶縁層４７で被覆されている。

磁束漏洩防止金属キャップ４８は、その凹部４８ａに回路基板４１Ａを収容するようにして、平面コイル層４２の上方から配線基板４１の側面までを被覆して装着されている。

以上のように、第３実施形態のインダクタ内蔵部品４０では、平面コイル層４２の上方から配線基板４１の側面までの部分を磁束漏洩防止金属キャップ４８で被覆している。これにより、平面コイル層４２で発生した磁束の漏洩を防止できるので、平面コイル層４２から高いインダクタンスが得られるようになる。さらに、薄膜の平面コイル層４２から、インダクタ素子を形成するので薄型化が可能になる。

したがって、平面コイル層４２を含んで構成される電源回路を半導体チップ４４と同一の配線基板４１に配置できるようになる。また、平面コイル層４２を配線基板４１の周縁部に沿って形成し、その内側に半導体チップ４４及び電源回路を搭載するので、配線基板４１上のスペースを有効利用することができ、回路基板４１Ａをより小型化できる。

このようにして、十分なインダクタンスが得られる薄型の平面コイル層４２（インダクタ素子）をＤＣ／ＤＣコンバータ４３及びキャパシタ４５と共に半導体チップ４４の直近に形成することができる。これにより電源配線の電圧低下を防ぎ、半導体チップ４４の安定動作を実現できる。

（第４実施形態）
図１３（ａ）〜（ｃ）は本発明の第４実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である（その１）。図１４（ａ）〜（ｂ）は本発明の第４実施形態のインダクタ内蔵部品の製造方法を工程順に示す斜視図である（その２）。第４実施形態のインダクタ内蔵部品は、半導体チップ及び電源回路の上に絶縁層を介して平面コイル層を設けた点で図１２に示したインダクタ内蔵部品４０と異なる。

以下、図１３〜図１４を参照しながら第４実施形態のインダクタ内蔵部品についてその製造方法と共に説明する。

図１３（ａ）に示すように、まず、上面に金属柱５２ａ、５２ｂが設けられた配線基板５１を用意する。金属柱５２ａは、後述する平面コイル層の内周側の端部に対応する部分に形成され、金属柱５２ｂは、平面コイル層の外周側の端部に対応する部分に形成されている。

次に、配線基板５１の上面に、ＤＣ／ＤＣコンバータ５３、半導体チップ５４、及びキャパシタ５５（受動部品）等を実装する。配線基板５１の下面側には外部接続端子５６が設けられる。

次いで、図１３（ｂ）に示すように、配線基板５１、金属柱５２ａ、５２ｂ、ＤＣ／ＤＣコンバータ５３、半導体チップ５４、及びキャパシタ５５の上に樹脂等からなる下側絶縁層５７を形成する。続いて、下側絶縁層５７にドリル及びレーザ加工を行うことにより、金属柱５２ａ、５２ｂの上面に到達する開口部５７ａ及び５７ｂをそれぞれ形成する。

その後、図１３（ｃ）に示すように、絶縁層５７及び開口部５７ａ、５７ｂの上に渦巻状の平面コイル層５８を形成する。平面コイル層５８は例えばセミアディティブ法により形成する。平面コイル層５８の外周側の一端は金属柱５２ｂを介してＤＣ／ＤＣコンバータ５３に接続され、平面コイル層５８の内周側の一端は金属柱５２ａを介してキャパシタ５５及び半導体チップ５４に接続される。上記の平面コイル層５８、キャパシタ５５及びＤＣ／ＤＣコンバータ５３は半導体チップ５４に電源を供給するための電源回路を構成する。

次いで、図１４（ａ）に示すように、下側絶縁層５７及び平面コイル層５８の上に上側絶縁層５９を形成する。上側絶縁層５９は、例えばソルダレジスト等の樹脂材料を塗布することにより形成できる。

このようにして、配線基板５１の上に、ＤＣ／ＤＣコンバータ５３、半導体チップ５４及びキャパシタ５５が実装され、それらの上に、下側絶縁層５７を介して平面コイル層５８及び上側絶縁層５９が形成されることにより回路基板５１Ａが構成される。

その後、図１４（ｂ）及び図１５に示すように、下面側に凹部６０ａを備える磁束漏洩防止金属キャップ６０を回路基板５１Ａに装着する。磁束漏洩防止金属キャップ６０は、その凹部６０ａに回路基板５１Ａを収容するようにして、平面コイル層５８の上方から回路基板５１の側面までの部分を被覆して装着される。磁束漏洩防止金属キャップ６０は、鉄（軟鉄）、コバルト及びニッケルのいずれか、又はそれらの合金であって強磁性を示す金属材料（磁束漏洩防止金属）からなる。

磁束漏洩防止金属キャップ６０と回路基板５１との間には、高い熱伝導率を有するシリコングリス等の熱伝導性樹脂を充填するか、あるいは、熱硬化性の接着剤を塗布して磁束漏洩防止金属キャップ６０を装着する。特に、熱伝導性樹脂を充填する場合には、半導体チップ５４の熱を熱伝導性樹脂を介して磁束漏洩防止金属キャップ６０から外部に十分に放熱することができる。このため、本実施形態においても磁束漏洩防止金属キャップ６０は半導体チップ５４の放熱板として兼用することができる。

以上により、第４実施形態のインダクタ内蔵部品５０が完成する。

図１５は、第４実施形態のインダクタ内蔵部品を示す模式図である。なお、図１５の左側は図１４（ｂ）のＩＶ−ＩＶ線に沿った部分の断面を示し、右側は金属柱と平面コイル層との接続部の断面を示している。

図１５に示すように、第４実施形態のインダクタ内蔵部品５０は、回路基板５１Ａと、その上方及び側方を被覆する磁束漏洩防止金属キャップ６０とを備えている。

回路基板５１Ａでは、金属柱５２ａ、５２ｂが形成された配線基板５１の上にＤＣ／ＤＣコンバータ５３、半導体チップ５４、及びキャパシタ５５が実装されている。また、配線基板５１の上にはそれらを被覆する下側絶縁層５７が形成されている。さらに、下側絶縁層５７の上に、下側絶縁層５７に形成された開口部５７ａ、５７ｂを介して金属柱５２ａ、５２ｂと接続された平面コイル層５８が形成されている。さらに、下側絶縁層５７及び平面コイル層５８を被覆する上側絶縁層５９が形成されている。

磁束漏洩防止金属キャップ６０は、その凹部６０ａに回路基板５１Ａを収容するようにして、平面コイル層５８の上方から回路基板５１Ａの側面までの部分を被覆している。

第４実施形態のインダクタ内蔵部品５０は、上述した図１２に示すインダクタ内蔵部品４０と同様に、外部への磁束漏洩を防止できるので、平面コイル層５８のインダクタンスをより高くすることができる。

さらに、インダクタ内蔵部品５０では、平面コイル層５８が下側絶縁層５７を介して半導体チップ５４及び電源回路の上に形成されているので、これらの部品の配置レイアウトに影響されることなく平面コイル層５８を所望の形状に形成できる。

また、平面コイル層５８を含んで構成される電源回路を半導体チップ５４と同一の配線基板５１に搭載することができる。このようにして、十分なインダクタンスが得られる薄型の平面コイル層５８（インダクタ素子）をＤＣ／ＤＣコンバータ５３及びキャパシタ５５と共に半導体チップ５４の直近に形成することができる。これにより電源配線の電圧低下を防ぎ、半導体チップ５４の安定動作を実現できる。

なお、本実施形態においても、平面コイル層５８をｎ層（ｎは２以上の整数）積層してもよい。

（第５実施形態）
図１６及び図１７は第５実施形態のインダクタ内蔵部品の製造方法を示す斜視図である。図１８は第５実施形態のインダクタ内蔵部品の製造方法を示す断面図である。図１９は、第５実施形態のインダクタ内蔵部品７０を示す断面図である。なお、図１９は図１７のＶ−Ｖ線における断面を示している。

第５実施形態のインダクタ内蔵部品は、平面コイル層の上下側に配置された磁束漏洩防止金属からなる金属層と、平面コイル層の外側及び内側に配置された磁束漏洩防止金属からなる貫通金属部とで平面コイル層の上下及び周囲を囲んだ構造を有する点を特徴とする。

以下、第５実施形態のインダクタ内蔵部品についてその製造方法と共に説明する。

まず、図１６に示すように下面側に第１金属層７２を備えた下側基板７１と、上面に平面コイル層７５が形成された中間基板７４と、上面側に第２金属層７７を備えた上側基板７６とを用意する。下側基板７１、中間基板７４及び上側基板７７には第１実施形態の基板１１と同様の材料を用いることができる。

下側基板７１の第１金属層７２は、磁束漏洩防止金属から形成される。磁束漏洩防止金属は、鉄（軟鉄）、コバルト及びニッケルのいずれか又はそれらの合金であって強磁性を示す金属材料からなる。磁束漏洩防止金属をニッケルとする場合には、銅層（銅箔）が貼着された基板を用意し、その銅層の上にニッケル層を電解めっき法で形成することにより、第１金属層７２を得る。

中間基板７４は、中間基板７４の上面にセミアディティブ法等で平面コイル層７６を形成して得られる。

上側基板７６に形成された第２金属層７７は、第１金属層７２と同一金属から形成される。

なお、上記の説明では、第１金属層７２及び第２金属層７７を、銅層と銅層上に形成された磁束漏洩防止金属層とで構成する場合を例示したが、本実施形態はこれに限定されるものではなく、第１金属層７２及び第２金属層７７を磁束漏洩防止金属層のみで構成してもよい。この場合には、第１金属層７２を備えた下側基板７１は基板の下面に磁束漏洩防止金属層をスパッタ法等で形成して作製される。第２金属層７７を備えた上側基板７６についても同様である。

次に、図１７に示すように、下側基板７１、中間基板７４及び上側基板７６を、接着剤を用いて貼り合わせて積層体８０を形成する。その後、第１金属層７２の表面及び第２金属層７７の表面を被覆するように絶縁層（不図示）を形成する。

次に、図１７に示すように、積層体８０にドリル加工を施すことにより、平面コイル層７５の外側を囲む部分に下側基板７１の上面から上側基板７７の下面まで貫通する複数のスルーホールＴＨを形成する。さらに、平面コイル層７５の内側にも下側基板７１の上面から上側基板７７の下面まで貫通するスルーホールＴＨを形成する。

次に、図１８に示すように、スルーホールＴＨが形成された積層体８０を、めっき給電材９０の上に配置し、めっき給電材９０を給電経路とする電解めっき法により、スルーホールＴＨ内に例えばニッケル（Ｎｉ）等の強磁性を示す金属（磁束漏洩防止金属）を形成する。なお、スルーホールＴＨ内には鉄（軟鉄）やコバルトを充填してもよい。これにより、平面コイル層７５の周囲を囲むように配置された複数の外側貫通金属部７８Ａと、平面コイル層７５の内側に配置された内側貫通金属部７８Ｂとが形成される。外側貫通金属部７８Ａ及び内側貫通金属部７８Ｂは、下側基板７１から上側基板７６まで貫通して形成されると共に、第１金属層７２及び第２金属層７７と電気的に接続して形成される。

その後、図１９に示すように、積層体８０の下面に、平面コイル層７５と電気的に接続される外部接続端子７９を形成する。

以上により、第５実施形態のインダクタ内蔵部品７０が完成する。

図１９に示すように、第５実施形態のインダクタ内蔵部品７０は、平面コイル層７５が形成された中間基板７４の下側に、下面側に第１金属層７２を備えた下側基板７１が配置されている。また、中間基板７４の上側には、上面側に第２金属層７７を備えた上側基板７６が配置されている。

さらに、平面コイル層７５の外側には、上側基板７６から下側基板７１までを貫通して形成されると共に、第１、第２金属層７２、７７に接続され、かつ平面コイル層７５の外側を囲むように配置された複数の外側貫通金属部７８Ａが形成されている。また、平面コイル層７５の内側には、上側基板７６から下側基板７１までを貫通して形成されると共に、第１、第２金属層７２、７７に接続された内側貫通金属部７８Ｂが配置されている。

このように、第５実施形態のインダクタ内蔵部品７０では、平面コイル層７５の上下と外側と内側とを磁束漏洩防止金属（第１、第２金属層７２、７７、外側、内側貫通金属部７８Ａ、７８Ｂ）で囲んだ構造となっている。外部接続端子７９を介して平面コイル層７５に電流を流すと、平面コイル層７５の周囲に発生した磁束は、第２金属層７７内に集められる。なお、第２金属層７７の銅層部分は常磁性であるため、銅層では磁束が透過する。

上側の第２金属層７７に集められた磁束は、平面コイル層７５の外側の外側貫通金属部７８Ａに導かれ、外側貫通金属部７８Ａを経て第１金属層７２内に導かれる。さらに、第１金属層７２に導かれた磁束は内側貫通金属部７８Ｂに導かれ、内部貫通金属部７８Ｂを経て再び第２金属層７７に戻る。

このように、第５実施形態のインダクタ内蔵部品７０によれば、平面コイル層７５を流れる電流で発生した磁束は、第１、第２金属層７２、７７、外側貫通金属部７８Ａ及び内側貫通金属部７７Ｂによって閉じ込められ、磁束の外部への漏洩が防止される。そのため、平面コイル層７５と磁束の鎖交回数を増加させることができ、平面コイル層７５のインダクタンスを高めることができる。

また、インダクタ内蔵部品７０では、中間基板７４に薄膜の平面コイル層７５を作り込んでインダクタ素子を構成するので、インダクタ内蔵部品７０の薄型化を図ることができる。

これにより、半導体チップと電源回路を構成するインダクタ内蔵部品７０とを同一の基板上に容易に搭載できるようになる。その結果、電源配線を最短に設定することができるので電源配線の電圧低下を防止することができ、半導体チップの安定した動作を実現できるようになる。

なお、上述の説明では、一層の平面コイル層７５を作りこむ場合を例示したが、本実施形態はこれに限定されるものではなく、平面コイル層７５をｎ層（ｎは２以上の整数）積層した積層平面コイルとしてもよい。この場合には、平面コイル層７５が形成された中間基板を複数積層するとともに、各平面コイル層７５の端部をビア等で相互接続して積層平面コイルを形成することができる。また、平面コイル層７５が形成された中間基板の上にビルドアップ工法等で絶縁層及び平面コイル層を交互に複数層形成することで積層平面コイルを作製してもよい。

１０、２０、４０、５０、７０…インダクタ内蔵部品、１１、２１…基板、１１ａ、２２ａ、２３ａ、２４ａ、２５ａ…ビアホール、１２、３１、３２、３３、３４、３５、４２、５８、７５…平面コイル層、１３、２２、２３、２４、２５、２６、４７、５７、５９…絶縁層、１４、３７、４８、６０…磁束漏洩防止金属キャップ、１５、３６、４６、５６、７９…外部接続端子、４１、５１…配線基板、４１Ａ、５１Ａ…回路基板、５２ａ、５２ｂ…金属柱、４３、５３…ＤＣ／ＤＣコンバータ、４４、５４…半導体チップ、４５、５５…受動部品（キャパシタ）、５７ａ、５７ｂ…開口部、７１…下側基板、７２…第１金属層、７４…中間基板、７６…上側基板、７７…第２金属層、７８Ａ…外側貫通金属部、７８Ｂ…内側貫通金属部、めっき給電材…９０、ＴＨ…スルーホール。

Claims (8)

1. 基板と、
   前記基板の上にｎ層（ｎは１以上の整数）で形成された平面コイル層と、
   凹部に前記基板を収容するようにして前記平面コイル層の上方から前記基板の側面までを被覆する磁束漏洩防止金属キャップと、
   を有することを特徴とするインダクタ内蔵部品。
2. 前記平面コイル層が形成された前記基板は回路基板であり、
   前記回路基板は、
   前記平面コイル層を含んで構成される電源回路と、
   前記電源回路に接続された半導体チップと、
   前記電源回路、前記半導体チップ及び前記平面コイル層を被覆する絶縁層と、
   をさらに含むことを特徴とする請求項１に記載のインダクタ内蔵部品。
3. 前記基板は回路基板であり、
   前記回路基板は、電源回路と、前記電源回路と接続する半導体チップと、前記電源回路と前記半導体チップとを被覆する絶縁層と、を備え、
   前記絶縁層の上に配置された前記平面コイル層と前記電源回路及び前記半導体チップとが前記絶縁層を貫通する金属柱を介して電気的に接続していることを特徴とする請求項１に記載のインダクタ内蔵基板。
4. 前記磁束漏洩防止金属キャップは、鉄、コバルト、及びニッケルのいずれか又はそれらの合金からなることを特徴とする請求項１乃至３のいずれか１項に記載のインダクタ内蔵部品。
5. 前記磁束漏洩防止金属キャップは前記半導体チップの放熱板を兼ねており、前記回路基板と前記磁束漏洩防止金属キャップとの間に熱伝導性樹脂が配置されていることを特徴とする請求項２又は３に記載のインダクタ内蔵部品。
6. 前記平面コイル層は前記回路基板の周縁部に沿って形成され、前記電源回路及び前記半導体チップは前記平面コイル層の内側に実装されていることを特徴とする請求項２に記載のインダクタ内蔵部品。
7. 平面コイル層が形成された中間基板と、
   前記中間基板の下に配置され、下面側に第１金属層を備えた下側基板と、
   前記中間基板の上に配置され、上面側に第２金属層を備えた上側基板と、
   前記上側基板から下側基板までを貫通して形成されると共に、前記第１、第２金属層に接続され、かつ前記平面コイルの外側を囲むように配置された複数の外側貫通金属部と、
   前記上側基板から下側基板までを貫通して形成されると共に、前記第１、第２金属層に接続され、かつ前記平面コイルの内側に配置された内側貫通金属部と、を有し、
   前記第１金属層、前記第２金属層、前記外側貫通金属部、及び前記内側貫通金属部は、磁束漏洩防止金属から形成されることを特徴とするインダクタ内蔵部品。
8. 前記磁束漏洩防止金属は、鉄、コバルト、及びニッケルのいずれか又はそれらの合金からなることを特徴とする請求項７に記載のインダクタ内蔵部品。

Images