[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011119505A - Method of mounting semiconductor device - Google Patents

Method of mounting semiconductor device Download PDF

Info

Publication number
JP2011119505A
JP2011119505A JP2009276340A JP2009276340A JP2011119505A JP 2011119505 A JP2011119505 A JP 2011119505A JP 2009276340 A JP2009276340 A JP 2009276340A JP 2009276340 A JP2009276340 A JP 2009276340A JP 2011119505 A JP2011119505 A JP 2011119505A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
bga
bump lands
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009276340A
Other languages
Japanese (ja)
Inventor
Kenichi Yamamoto
健一 山本
Makoto Auchi
誠 阿内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009276340A priority Critical patent/JP2011119505A/en
Publication of JP2011119505A publication Critical patent/JP2011119505A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】実装基板に半田ボールを介して半導体装置を実装する際に生じる不具合(半田ペーストと半導体装置に供給されたボール状の外部端子との未融合、半田ボールのブリッジ、および半田ボールのボール落ち)を防止して、半導体装置の実装歩留まりを向上させる。
【解決手段】予め、第1解析により第1BGA10aの反り量を測定し、さらに第2解析により半田ボール(伝導経路)13の形状に関する検量線(形状と荷重との関係)を算出し、この第1および第2解析の結果に基づいて、最適な半田ペースト(半導体装置用半田ペースト)の供給量を算出した後、複数のバンプ・ランド(半導体装置用バンプ・ランド)3にそれぞれ半田ペースト(半導体装置用半田ペースト)を供給することによって、実装基板1の第1主面1xに第1BGA10aを実装する際に生じる不具合を防止する。
【選択図】図18
Problems that occur when a semiconductor device is mounted on a mounting substrate via solder balls (solder paste and ball-shaped external terminals supplied to the semiconductor device are not fused, solder ball bridges, and solder ball balls To improve the mounting yield of the semiconductor device.
The amount of warping of the first BGA 10a is measured in advance by a first analysis, and a calibration curve (relation between the shape and load) relating to the shape of a solder ball (conduction path) 13 is calculated by a second analysis. Based on the results of the first and second analyses, the optimum amount of solder paste (solder paste for semiconductor device) is calculated, and then solder paste (semiconductor device bump land) 3 is applied to each bump land (semiconductor device bump land) 3. By supplying the device solder paste, problems that occur when the first BGA 10a is mounted on the first main surface 1x of the mounting substrate 1 are prevented.
[Selection] Figure 18

Description

本発明は、半導体装置の実装技術に関し、特に、ボール状の外部端子を有する半導体装置を、その外部端子を介して実装基板に半田付けする実装方法に適用して有効な技術に関するものである。   The present invention relates to a semiconductor device mounting technique, and more particularly to a technique effectively applied to a mounting method in which a semiconductor device having ball-shaped external terminals is soldered to a mounting substrate via the external terminals.

例えば特開2007−88293号公報(特許文献1)には、電子部品を基板に半田付け実装する際の基板の反りを低減するために、基板の反りを低減したい箇所であって電子部品の実装領域の裏面にあたる部分に反り低減部材を接合する方法が開示されている。反り低減部材は、電子部品の外形寸法とほぼ等しい外形寸法を有し、電子部品の半田接続部よりも融点の低い接合材によって基板に接合されることが記載されている。また、反り低減部材の基板への実装は、その他の電子部品の半田付け実装工程と同一工程内で行うことが記載されている。   For example, in Japanese Patent Application Laid-Open No. 2007-88293 (Patent Document 1), in order to reduce the warpage of the substrate when the electronic component is soldered and mounted on the substrate, the mounting of the electronic component is desired to reduce the warpage of the substrate. A method of joining a warp reducing member to a portion corresponding to the back surface of a region is disclosed. It is described that the warp reducing member has an outer dimension substantially equal to the outer dimension of the electronic component and is bonded to the substrate by a bonding material having a melting point lower than that of the solder connection portion of the electronic component. Further, it is described that the warpage reducing member is mounted on the substrate in the same process as the solder mounting process of other electronic components.

特開2007−88293号公報JP 2007-88293 A

BGA(Ball Grid Array)は、半田からなる小さいボール状の外部端子(以下、半田ボール(BGAボール)と記載する)が格子状に並べられた半導体装置である。BGAは多数の半田ボール(BGAボール)を設けることができるうえ、平面視において、半田ボール(BGAボール)がBGAの周囲から張り出さないので実装面積を小さくすることができる。   A BGA (Ball Grid Array) is a semiconductor device in which small ball-shaped external terminals made of solder (hereinafter referred to as solder balls (BGA balls)) are arranged in a lattice pattern. The BGA can be provided with a large number of solder balls (BGA balls), and the mounting area can be reduced because the solder balls (BGA balls) do not protrude from the periphery of the BGA in plan view.

しかしながら、BGAは、例えばガラスエポキシ系樹脂からなる配線基板に、シリコン基板からなる半導体チップを搭載し、この半導体チップをエポキシ系樹脂により封止したパッケージ構造となっている。また、配線基板の下面には複数の半田ボール(BGAボール)が搭載されている。このように、BGAは、種々の材料によって構成されていることから、BGAに対して熱が加えられると、BGAの至るところにおいて反りが生じる。そのため、BGAを実装基板に実装する工程おいては、以下に説明するBGAの反りに起因した種々の技術的課題が存在する。   However, the BGA has a package structure in which, for example, a semiconductor chip made of a silicon substrate is mounted on a wiring board made of glass epoxy resin, and the semiconductor chip is sealed with epoxy resin. A plurality of solder balls (BGA balls) are mounted on the lower surface of the wiring board. Thus, since BGA is comprised with various materials, when heat | fever is applied with respect to BGA, curvature will arise throughout BGA. Therefore, in the process of mounting the BGA on the mounting substrate, there are various technical problems due to the warpage of the BGA described below.

(1)実装基板の第1主面(上面、表面)に露出して形成されたバンプ・ランド(半導体装置用バンプ・ランド)の表面に印刷される半田ペースト(半導体装置用半田ペースト)と半田ボール(BGAボール)との未融合。   (1) Solder paste (solder paste for semiconductor device) and solder printed on the surface of bump lands (bump lands for semiconductor device) formed exposed on the first main surface (upper surface, surface) of the mounting substrate Unfused with ball (BGA ball).

図27(a)に示すように、実装基板1にBGA10を実装するときには、実装基板1の主面に露出して形成された複数のバンプ・ランド3の表面に印刷された半田ペースト8と、BGA10に供給された半田ボール(BGAボール)12とを接触させる。続いて、230〜240℃の温度でリフロー処理を施すことによって、半田ペースト8と半田ボール(BGAボール)12とを一体化して1つの半田ボール(伝導経路)13を形成する。半田ボール(伝導経路)13とは、半田ペースト8と半田ボール(BGAボール)12とが一体化したものであり、BGA10に供給された半田ボール(BGAボール)12とは区別する。この半田付けにより、BGA10が実装基板1に実装される。   As shown in FIG. 27A, when the BGA 10 is mounted on the mounting substrate 1, solder paste 8 printed on the surfaces of the plurality of bump lands 3 formed exposed on the main surface of the mounting substrate 1, A solder ball (BGA ball) 12 supplied to the BGA 10 is brought into contact. Subsequently, by performing a reflow process at a temperature of 230 to 240 ° C., the solder paste 8 and the solder ball (BGA ball) 12 are integrated to form one solder ball (conduction path) 13. The solder ball (conduction path) 13 is an integration of the solder paste 8 and the solder ball (BGA ball) 12 and is distinguished from the solder ball (BGA ball) 12 supplied to the BGA 10. The BGA 10 is mounted on the mounting substrate 1 by this soldering.

しかし、図27(b)に示すように、リフロー処理においてBGA10の中央部が裏面方向に突き出た凹形状に反ると、BGA10の内側領域に配置された半田ボール(BGAボール)12と半田ペースト8とは接触しても、BGA10の外周領域に配置された半田ボール(BGAボール)12と半田ペースト8とが接触しないことがある。また、半田ボール(BGAボール)12と半田ペースト8とが接触しても、半田ペースト8への半田ボール(BGAボール)12の押し込みが弱いと、図28に示すように、半田ペースト8の表面の被膜(例えば酸化膜)が残ってしまい、半田ペースト8と半田ボール(BGAボール)12とが溶融しないこともある。このような半田ペースト8と半田ボール(BGAボール)12との未融合が生じると、半田ペースト8と半田ボール(BGAボール)12とが一体化せず、この部分において電気的な高抵抗または非導通が生じてしまう。   However, as shown in FIG. 27 (b), when the central portion of the BGA 10 warps in a concave shape protruding in the back surface direction in the reflow process, the solder balls (BGA balls) 12 and the solder paste arranged in the inner region of the BGA 10 are used. Even if it contacts 8, the solder ball (BGA ball) 12 arranged in the outer peripheral area of the BGA 10 and the solder paste 8 may not contact each other. If the solder ball (BGA ball) 12 is weakly pressed into the solder paste 8 even if the solder ball (BGA ball) 12 and the solder paste 8 come into contact with each other, as shown in FIG. Film (for example, oxide film) may remain, and the solder paste 8 and the solder ball (BGA ball) 12 may not melt. When such a fusion of the solder paste 8 and the solder ball (BGA ball) 12 occurs, the solder paste 8 and the solder ball (BGA ball) 12 are not integrated, and an electrical high resistance or non-resistance is generated in this portion. Conduction will occur.

特に、この半田ペースト8と半田ボール(BGAボール)12との未融合は、図27(c)に示すように、黒塗りで示す最外周の四箇所の角部に位置する半田ボール(BGAボール)12において生じ易い。   In particular, the unfused solder paste 8 and the solder ball (BGA ball) 12 are, as shown in FIG. 27C, solder balls (BGA balls) located at the four corners of the outermost periphery shown in black. ) 12 is likely to occur.

(2)実装基板の第1主面(上面、表面)に露出して形成された複数のバンプ・ランド(半導体装置用バンプ・ランド)の表面に印刷される半田ペースト(半導体装置用半田ペースト)と半田ボール(BGAボール)とを融合させることによって生じる半田ボール(伝導経路)のブリッジ。   (2) Solder paste (solder paste for semiconductor devices) printed on the surface of a plurality of bump lands (bump lands for semiconductor devices) formed exposed on the first main surface (upper surface, surface) of the mounting substrate A solder ball (conduction path) bridge formed by fusing a solder ball (BGA ball).

図29(a)に示すように、実装基板1にBGA10を実装するときには、実装基板1の第1主面に露出して形成された複数のバンプ・ランド3の表面に印刷された半田ペースト8と、BGA10に供給された半田ボール(BGAボール)12とを接触させる。続いて、230〜240℃の温度でリフロー処理を施すことによって、半田ペースト8と半田ボール(BGAボール)12とを一体化して1つの半田ボール(伝導経路)13を形成する。この半田付けにより、BGA10が実装基板1に実装される。   As shown in FIG. 29A, when the BGA 10 is mounted on the mounting substrate 1, the solder paste 8 printed on the surface of the plurality of bump lands 3 formed on the first main surface of the mounting substrate 1 is exposed. Then, the solder balls (BGA balls) 12 supplied to the BGA 10 are brought into contact with each other. Subsequently, by performing a reflow process at a temperature of 230 to 240 ° C., the solder paste 8 and the solder ball (BGA ball) 12 are integrated to form one solder ball (conduction path) 13. The BGA 10 is mounted on the mounting substrate 1 by this soldering.

しかし、図29(b)に示すように、リフロー処理においてBGA10の中央部が表面方向に突き出た凸形状に反ると、BGA10の外周領域に形成された半田ボール(伝導経路)13が押しつぶされて、隣接する半田ボール(伝導経路)13同士が繋がってしまう。このような半田ボール(伝導経路)13のブリッジが生じると、この部分において電気的な短絡が生じてしまう。   However, as shown in FIG. 29B, when the central portion of the BGA 10 warps in a convex shape protruding in the surface direction in the reflow process, the solder balls (conduction paths) 13 formed in the outer peripheral area of the BGA 10 are crushed. As a result, adjacent solder balls (conduction paths) 13 are connected to each other. When such a bridge of the solder balls (conduction paths) 13 occurs, an electrical short circuit occurs at this portion.

特に、この半田ボール(伝導経路)13のブリッジは、図29(c)に示すように、黒塗りで示す最外周の斜めに対向する二箇所の角部に位置する半田ボール(BGAボール)12において生じ易い。   In particular, as shown in FIG. 29C, the bridges of the solder balls (conduction paths) 13 are solder balls (BGA balls) 12 located at two corners on the outermost periphery shown in black, which are diagonally opposed to each other. It is easy to occur in.

(3)実装基板の第1主面(上面、表面)にBGAを実装した後、実装基板の第1主面と反対側に位置する第2主面(下面、裏面)に他のBGAを実装するときに、先に実装基板の第1主面に実装したBGAにおいて生じる半田ボール(伝導経路)落ち。   (3) After mounting the BGA on the first main surface (upper surface, front surface) of the mounting substrate, another BGA is mounted on the second main surface (lower surface, rear surface) located on the opposite side of the first main surface of the mounting substrate. When this occurs, the solder balls (conduction paths) that occur in the BGA previously mounted on the first main surface of the mounting substrate are dropped.

実装基板1の第1主面(上面、表面)1xおよび第2主面(下面、裏面)1yに第1BGA10xおよび第2BGA10yをそれぞれ実装する工程は、例えば以下の手順に従って進められる。まず、図30(a)に示すように、実装基板1の第1主面1xに形成された複数のバンプ・ランド3の表面に印刷された半田ペーストと、第1BGA10xに供給された半田ボール(BGAボール)とを接触させる。続いて、1回目の半田付けにより、第1BGA10xを実装基板1の第1主面1xに実装する。次に、同様にして、実装基板1の第2主面1yに形成された複数のバンプ・ランド5の表面に印刷された半田ペースト26と、第2BGA10yに供給された半田ボール(BGAボール)12yとを接触させる。続いて、2回目の半田付けにより、第2BGA10yを実装基板1の第2主面1yに実装する。   The process of mounting the first BGA 10x and the second BGA 10y on the first main surface (upper surface, front surface) 1x and the second main surface (lower surface, back surface) 1y of the mounting substrate 1 is performed, for example, according to the following procedure. First, as shown in FIG. 30A, the solder paste printed on the surfaces of the plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1 and the solder balls ( A BGA ball). Subsequently, the first BGA 10x is mounted on the first main surface 1x of the mounting substrate 1 by the first soldering. Next, similarly, the solder paste 26 printed on the surfaces of the plurality of bump lands 5 formed on the second main surface 1y of the mounting substrate 1, and the solder balls (BGA balls) 12y supplied to the second BGA 10y. And contact. Subsequently, the second BGA 10y is mounted on the second main surface 1y of the mounting substrate 1 by the second soldering.

しかし、図30(b)に示すように、2回目の半田付けのリフロー処理において、第1BGA10xの内側領域に形成された半田ボール(伝導経路)13が第1BGA10xに設けられたバンプ・ランドから外れることがある。図示はしないが、半田ボール(伝導経路)13は、実装基板1のバンプ・ランド3から外れることもある。   However, as shown in FIG. 30B, in the second soldering reflow process, the solder balls (conduction paths) 13 formed in the inner region of the first BGA 10x are disengaged from the bump lands provided in the first BGA 10x. Sometimes. Although not shown, the solder ball (conduction path) 13 may be detached from the bump land 3 of the mounting substrate 1.

これは、以下に説明する現象によると考えられる。   This is considered to be due to the phenomenon described below.

1回目の半田付けにおいて半田ボール(伝導経路)13が凝固するときは、第1BGA10xは半田ボール(伝導経路)13により実装基板1に固定される。このとき、第1BGA10xは構成材料の特性や温度分布などこの時点の条件に見合った反りを呈する。この反りは、これ以降、次に半田ボール(伝導経路)13が溶融して拘束から開放されるまで維持される。   When the solder ball (conduction path) 13 is solidified in the first soldering, the first BGA 10 x is fixed to the mounting substrate 1 by the solder ball (conduction path) 13. At this time, the first BGA 10x exhibits a warp corresponding to the conditions at this time such as the characteristics of the constituent materials and the temperature distribution. This warping is maintained thereafter until the solder ball (conduction path) 13 is melted and released from the restraint.

次に、2回目の半田付けにおいて半田ボール(伝導経路)13が溶融するときは、第1BGA10xは半田ボール(伝導経路)13の再溶融により拘束がなくなり、図30(a)に示すように、構成材料の特性や温度分布などこの時点の条件に見合った反りを呈する。1回目の半田付けにおいて半田ボール(伝導経路)13が凝固するときの構成材料の特性や温度分布などの条件と、2回目の半田付けにおいて半田ボール(伝導経路)13が再溶融するときの構成材料の特性や温度分布などの条件は一致しない。そのため、第1BGA10xは、2回目の半田付けにおいて半田ボール(伝導経路)13が再溶融する際、1回目の半田付けにおいて半田ボール(伝導経路)13が凝固するときと比べて反り量が変化する。この反り量の変化は、凸形状が増す場合があり、第1BGA10xの内側において、第1BGA10xに設けられたバンプ・ランドと実装基板1に設けられたバンプ・ランド3とを離す動きが発生する。   Next, when the solder ball (conduction path) 13 is melted in the second soldering, the first BGA 10x is not restrained by the remelting of the solder ball (conduction path) 13, and as shown in FIG. It exhibits warpage that matches the conditions at this time, such as the characteristics of the constituent materials and the temperature distribution. Conditions such as characteristics of the constituent materials and temperature distribution when the solder ball (conduction path) 13 solidifies in the first soldering, and configuration when the solder ball (conduction path) 13 remelts in the second soldering Conditions such as material properties and temperature distribution do not match. Therefore, in the first BGA 10x, when the solder ball (conduction path) 13 is remelted in the second soldering, the amount of warpage is changed compared to when the solder ball (conduction path) 13 is solidified in the first soldering. . This change in the warping amount may increase the convex shape, and a movement of separating the bump lands provided on the first BGA 10x and the bump lands 3 provided on the mounting substrate 1 occurs inside the first BGA 10x.

また、2回目の半田付けのときの半田ボール(伝導経路)13は、リフロー装置から供給される熱および実装基板1と第1BGA10xとの位置関係から、第1BGA10xの周辺から内側に向かう順番で溶融していく。これは、第1BGA10xを搭載した実装基板1がリフロー装置に備わるリフロー炉の内部に配置された状態で、上述したリフロー処理が行なわれるためである。そのため、第1BGA10xの内側に配置された半田ボール(伝導経路)13は、第1BGA10xの外側に配置された半田ボール(伝導経路)13に比べて溶融されるタイミングが遅れる。そして、リフロー処理の時間が経つにつれて、内側に配置された半田ボール(伝導経路)13とバンプ・ランド3との接合部に生じる応力(剥がれる方向に働く応力)も増加し、内側の半田ボール(伝導経路)13が溶融すると、接合状態が一気に開放されるため、外側の半田ボール(伝導経路)13のように徐々に変形して接合部を維持することができずに、破断が生じる。   Also, the solder balls (conduction paths) 13 at the time of the second soldering are melted in the order from the periphery of the first BGA 10x to the inside from the heat supplied from the reflow device and the positional relationship between the mounting substrate 1 and the first BGA 10x. I will do it. This is because the reflow process described above is performed in a state in which the mounting substrate 1 on which the first BGA 10x is mounted is disposed inside the reflow furnace provided in the reflow apparatus. Therefore, the solder ball (conduction path) 13 arranged inside the first BGA 10x is delayed in timing as compared with the solder ball (conduction path) 13 arranged outside the first BGA 10x. As time of the reflow process passes, the stress (stress acting in the peeling direction) generated at the joint between the solder ball (conduction path) 13 disposed on the inner side and the bump / land 3 also increases, and the inner solder ball ( When the conduction path 13 is melted, the joining state is released all at once, so that the joint is not gradually deformed like the outer solder ball (conduction path) 13 and the joint cannot be maintained, and breakage occurs.

従って、この半田ボール(伝導経路)13のボール落ちは、図30(c)に示すように、黒塗りで示す第1BGA10xの内側領域に位置する半田ボール(BGAボール)12において生じ易い。   Therefore, the ball drop of the solder ball (conduction path) 13 is likely to occur in the solder ball (BGA ball) 12 located in the inner region of the first BGA 10x shown in black, as shown in FIG.

また、半田ボール(伝導経路)13のはがれ易さは、反りの変化量に依存し、さらに、構成材料の半田付けの熱履歴、保管時の吸湿の違いによる特性(例えばガラス転移温度)の変化、1回目の半田付けにおける半田凝固時の温度分布と2回目の半田付けにおける半田再溶融時の温度分布の違いなどの影響を受ける。   Further, the ease of peeling of the solder balls (conduction paths) 13 depends on the amount of change in warpage, and further changes in characteristics (for example, glass transition temperature) due to differences in heat history of soldering of constituent materials and moisture absorption during storage. It is affected by a difference in temperature distribution during solidification of solder in the first soldering and temperature distribution during remelting of solder in the second soldering.

このように、BGA実装工程おいては、BGAの反りに起因した半田ペーストと半田ボール(BGAボール)との未融合、半田ボール(伝導経路)のブリッジ、および半田ボール(伝導経路)のボール落ちなどの問題が発生する。しかし、これらの現象に影響を及ぼす要因は、半田ボール(BGAボール)のピッチ、半田ボール(BGAボール)の配列、BGAの自重、半田ペーストの供給量、リフロー処理の温度および雰囲気、BGAの温度分布など、多岐にわたっている。そのため、これら種々の要因に対してそれぞれに適する値を絞り込むことは難しく、上記した様々な課題を全て解決することは難しい。   As described above, in the BGA mounting process, the solder paste and the solder ball (BGA ball) are not fused due to the warpage of the BGA, the bridge of the solder ball (conduction path), and the ball drop of the solder ball (conduction path). Problems occur. However, the factors affecting these phenomena are the pitch of the solder balls (BGA balls), the arrangement of the solder balls (BGA balls), the weight of the BGA, the supply amount of the solder paste, the temperature and atmosphere of the reflow process, and the temperature of the BGA. The distribution is diverse. Therefore, it is difficult to narrow down values suitable for these various factors, and it is difficult to solve all the various problems described above.

上述の特許文献1では、実装基板の上面と下面に電子部品を半田付け実装する際の実装基板の反りを低減できる実装基板の反り低減構造および実装基板の反り低減方法が開示されている。しかし、この実装基板の反り低減構造および実装基板の反り低減方法では、BGAそのものが反った場合には適用することができない。また、例えば半田ペーストと半田ボール(BGAボール)との未融合および半田ボール(伝導経路)のブリッジは、実装基板の上面のみに電子部品が実装される場合にも生じるため、上述の特許文献1の実装基板の反り低減構造および実装基板の反り低減方法を適用することができない。   Patent Document 1 described above discloses a mounting substrate warpage reduction structure and a mounting substrate warpage reduction method capable of reducing the warpage of the mounting substrate when electronic components are soldered and mounted on the upper and lower surfaces of the mounting substrate. However, the mounting substrate warpage reduction structure and the mounting substrate warpage reduction method cannot be applied when the BGA itself is warped. Further, for example, unfused solder paste and solder balls (BGA balls) and a bridge of solder balls (conduction paths) occur even when an electronic component is mounted only on the upper surface of the mounting substrate. The mounting substrate warpage reduction structure and the mounting substrate warpage reduction method cannot be applied.

本発明の目的は、実装基板に半田ボール(伝導経路)を介して半導体装置を実装する際に生じる不具合(半田ペーストと半導体装置に供給されたボール状の外部端子(半田ボール(BGAボール))との未融合、半田ボール(伝導経路)のブリッジ、および半田ボール(伝導経路)のボール落ち)を防止して、半導体装置の実装歩留まりを向上させることのできる技術を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to cause a defect that occurs when a semiconductor device is mounted on a mounting substrate via a solder ball (conduction path) (a solder paste and a ball-shaped external terminal supplied to the semiconductor device (solder ball (BGA ball)). And a solder ball (conducting path) bridge and a solder ball (conducting path) ball drop), and a technique capable of improving the mounting yield of the semiconductor device.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、本願発明の半導体装置の実装方法では、予め、第1解析により半導体装置の反り量を測定し、さらに第2解析により半田ボール(伝導経路)の形状に関する検量線(形状と荷重との関係)を算出し、この第1および第2解析の結果に基づいて、最適な半田ペーストの供給量を算出した後、複数のバンプ・ランドにそれぞれ半田ペーストを供給するものである。   That is, in the semiconductor device mounting method of the present invention, the amount of warpage of the semiconductor device is measured in advance by a first analysis, and further, a calibration curve relating to the shape of a solder ball (conduction path) is obtained by a second analysis (the relationship between shape and load). ) And the optimal supply amount of solder paste is calculated based on the results of the first and second analyses, and then the solder paste is supplied to each of a plurality of bump lands.

本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。   Among the inventions disclosed in the present application, effects obtained by one embodiment of a representative one will be briefly described as follows.

実装基板に半田ボール(伝導経路)を介して半導体装置を実装する際に生じる不具合、例えば半田ペーストと半導体装置に供給されたボール状の外部端子(半田ボール(BGAボール))との未融合、半田ボール(伝導経路)のブリッジ、および半田ボール(伝導経路)のボール落ちを防止して、半導体装置の実装歩留まりを向上させることができる。   Problems that occur when a semiconductor device is mounted on a mounting substrate via a solder ball (conduction path), for example, unfusion of solder paste and ball-shaped external terminals (solder balls (BGA balls)) supplied to the semiconductor device, It is possible to improve the mounting yield of the semiconductor device by preventing the solder balls (conduction paths) from bridging and the solder balls (conduction paths) from falling off.

本発明の実施の形態1による半導体装置の実装手順を説明する工程図である。It is process drawing explaining the mounting procedure of the semiconductor device by Embodiment 1 of this invention. 本発明の実施の形態1による半導体装置の実装工程を説明する電子装置の要部断面図である。It is principal part sectional drawing of the electronic device explaining the mounting process of the semiconductor device by Embodiment 1 of this invention. 図2に続く電子装置の製造工程中の図2と同じ箇所の要部断面図である。FIG. 3 is an essential part cross-sectional view of the same portion as that in FIG. 2 of the electronic device during a manufacturing step following that of FIG. 2; 本発明の実施の形態1による半田ペーストの供給量を計算する工程図である。It is process drawing which calculates the supply amount of the solder paste by Embodiment 1 of this invention. 本発明の実施の形態1によるBGAの高温反り測定方法を説明する模式図である。It is a schematic diagram explaining the high temperature curvature measuring method of BGA by Embodiment 1 of this invention. 本発明の実施の形態1によるBGAの高温反りの測定範囲を示すBGAの裏面図(裏面に供給された半田ボール(BGAボール)の配置図)である。It is a back view (arrangement figure of the solder ball (BGA ball) supplied to the back) showing the measurement range of the high temperature warpage of BGA by Embodiment 1 of the present invention. 本発明の実施の形態1によるBGAの高温反りの経時変化を示すグラフ図である。It is a graph which shows a time-dependent change of the high temperature curvature of BGA by Embodiment 1 of this invention. (a)および(b)はそれぞれ本発明の実施の形態1による第1BGAの裏面に配置された複数の半田ボール(BGAボール)の配例図および第2BGAの裏面に配置された複数の半田ボール(BGAボール)の配列図である。(A) and (b) are an example of a plurality of solder balls (BGA balls) arranged on the back surface of the first BGA and a plurality of solder balls arranged on the back surface of the second BGA according to Embodiment 1 of the present invention, respectively. It is an arrangement diagram of (BGA ball). 本発明の実施の形態1によるBGAの高温反りの各温度(昇温前の室温、予熱温度、半田溶融温度、およびリフロー最高温度)におけるBGAの形状を示す模式図である。It is a schematic diagram which shows the shape of BGA in each temperature (room temperature before temperature rising, preheating temperature, solder melting temperature, and reflow maximum temperature) of the BGA according to Embodiment 1 of the present invention. (a)、(b)、および(c)はそれぞれ本発明の実施の形態1による実装基板とBGAとの接続部分を半田ボール(伝導経路)で表した模式図、実装基板とBGAとの接続部分をバネで表した模式図、および解析モデルに用いるパラメータを説明する半田ボール(伝導経路)の模式図である。(A), (b), and (c) are schematic diagrams each showing a connection portion between the mounting board and the BGA according to the first embodiment of the present invention with solder balls (conduction paths), and the connection between the mounting board and the BGA. It is the schematic diagram which represented the part with the spring, and the schematic diagram of the solder ball (conduction path) explaining the parameter used for an analysis model. 本発明の実施の形態1による解析モデルを用いて算出された1つの半田ボール(伝導経路)の高さと1つの半田ボール(伝導経路)が負担する荷重との関係の一例を示すグラフ図である。It is a graph which shows an example of the relationship between the height of one solder ball (conduction path) calculated using the analysis model by Embodiment 1 of this invention, and the load which one solder ball (conduction path) bears. . 本発明の実施の形態1による解析モデルを用いて算出された半田ボール(伝導経路)の体積が一定の場合における1つの半田ボール(伝導経路)の高さと1つの半田ボール(伝導経路)の幅との関係の一例を示すグラフ図である。The height of one solder ball (conduction path) and the width of one solder ball (conduction path) when the volume of the solder ball (conduction path) calculated using the analysis model according to Embodiment 1 of the present invention is constant It is a graph which shows an example of a relationship. 本発明の実施の形態1による半田ペーストと半田ボール(BGAボール)とのオーバーラップ量を説明する模式図である。It is a schematic diagram explaining the overlap amount of the solder paste and solder ball (BGA ball) by Embodiment 1 of this invention. (a)および(b)はそれぞれ本発明の実施の形態1による第1BGAが実装される領域の実装基板の第1主面に形成された複数のバンプ・ランドの配列図および第2BGAが実装される領域の実装基板の第1主面に形成された複数のバンプ・ランドの配列図である。(A) and (b) are an arrangement diagram of a plurality of bump lands formed on the first main surface of the mounting substrate in the region where the first BGA according to the first embodiment of the present invention is mounted, and the second BGA is mounted. FIG. 6 is an array diagram of a plurality of bump lands formed on the first main surface of the mounting substrate in a region to be mounted. (a)および(b)はそれぞれ本発明の実施の形態1による第1BGAが実装される領域に対向する印刷マスクの平面図および第2BGAが実装される領域に対向する印刷マスクの平面図である。(A) And (b) is a top view of the printing mask which opposes the area | region where 1st BGA by Embodiment 1 of this invention is mounted, respectively, and the printing mask which opposes the area | region where 2nd BGA is mounted, respectively. . 図3に続く電子装置の製造工程中の図2と同じ箇所の要部断面図である。FIG. 4 is an essential part cross-sectional view of the same place as that in FIG. 2 of the electronic device during a manufacturing step following that of FIG. 3; (a)および(b)はそれぞれ本発明の実施の形態1によるBGAの要部断面図およびBGAの裏面に供給された半田ボール(BGAボール)の配列図である。(A) And (b) is the principal part sectional drawing of BGA by Embodiment 1 of this invention, respectively, and the arrangement | sequence figure of the solder ball (BGA ball) supplied to the back surface of BGA. 図16に続く電子装置の製造工程中の図2と同じ箇所の要部断面図である。FIG. 17 is an essential part cross-sectional view of the same portion as that of FIG. 2 of the electronic device during a manufacturing step following that of FIG. 16; 図18に続く電子装置の製造工程中の図2と同じ箇所の要部断面図である。FIG. 19 is an essential part cross-sectional view of the same portion as that of FIG. 2 of the electronic device during a manufacturing step following that of FIG. 18; 図19に続く電子装置の製造工程中の図2と同じ箇所の要部断面図である。FIG. 20 is an essential part cross-sectional view of the same portion as that of FIG. 2 of the electronic device during a manufacturing step following that of FIG. 19; 図20に続く電子装置の製造工程中の図2と同じ箇所の要部断面図である。FIG. 21 is an essential part cross-sectional view of the same portion as that of FIG. 2 of the electronic device during a manufacturing step following that of FIG. 20; 図21に続く電子装置の製造工程中の図2と同じ箇所の要部断面図である。FIG. 22 is an essential part cross-sectional view of the same portion as that of FIG. 2 of the electronic device during a manufacturing step following that of FIG. 21; 本発明の実施の形態2による解析モデルを用いて算出された1つの半田ボール(伝導経路)の高さと実装基板の主面に形成された1つのバンプ・ランドの径との関係の一例を示すグラフ図である。An example of the relationship between the height of one solder ball (conduction path) calculated using the analysis model according to the second embodiment of the present invention and the diameter of one bump land formed on the main surface of the mounting board is shown. FIG. 本発明の実施の形態2による解析モデルを用いて算出された1つの半田ボール(伝導経路)の幅と実装基板の主面に形成された1つのバンプ・ランドの径との関係の一例を示すグラフ図である。An example of the relationship between the width of one solder ball (conduction path) calculated using the analysis model according to the second embodiment of the present invention and the diameter of one bump land formed on the main surface of the mounting board is shown. FIG. (a)および(b)はそれぞれ本発明の実施の形態2による第1BGAが実装される領域に対向する印刷マスクの平面図および第2BGAが実装される領域に対向する印刷マスクの平面図である。(A) And (b) is a top view of the printing mask which opposes the area | region where 1st BGA by Embodiment 2 of this invention is mounted, respectively, and the printing mask which opposes the area | region where 2nd BGA is mounted, respectively. . (a)および(b)はそれぞれ本発明の実施の形態2による第1BGAが実装される領域の実装基板の第1主面に形成された複数のバンプ・ランドの配列図および第2BGAが実装される領域の実装基板の第1主面に形成された複数のバンプ・ランドの配列図である。(A) and (b) are an arrangement diagram of a plurality of bump lands formed on the first main surface of the mounting substrate in the region where the first BGA according to the second embodiment of the present invention is mounted, and the second BGA is mounted. FIG. 6 is an array diagram of a plurality of bump lands formed on the first main surface of the mounting substrate in a region to be mounted. 本発明者らによって検討された半田ペーストと半田ボール(BGAボール)との未融合を説明する模式図であり、(a)、(b)、および(c)はそれぞれ半田予熱時におけるBGAの要部断面図、半田溶融後におけるBGAの要部断面図、およびBGAの裏面に供給された半田ボール(BGAボール)の配置図である。FIG. 5 is a schematic diagram for explaining the unfusion of the solder paste and the solder ball (BGA ball) studied by the present inventors. (A), (b), and (c) are the main parts of the BGA during solder preheating. FIG. 4 is a partial cross-sectional view, a cross-sectional view of a main part of the BGA after melting the solder, and a layout diagram of solder balls (BGA balls) supplied to the back surface of the BGA. 本発明者らによって検討された半田ペーストと半田ボール(BGAボール)との未融合を説明する半田ボール(BGAボール)部分の要部断面図である。It is principal part sectional drawing of the solder ball (BGA ball) part explaining the unfusion of the solder paste and the solder ball (BGA ball) examined by the present inventors. 本発明者らによって検討された半田ボール(伝導経路)のブリッジを説明する模式図であり、(a)、(b)、および(c)はそれぞれ半田溶融時におけるBGAの要部断面図、半田溶融後におけるBGAの要部断面図、およびBGAの裏面に供給された半田ボール(BGAボール)の配置図である。It is a schematic diagram explaining the bridge | bridging of the solder ball (conduction path | route) examined by the present inventors, (a), (b), and (c) are the principal part sectional drawings at the time of solder melting, respectively, It is principal part sectional drawing of the BGA after a fusion | melting, and the arrangement | positioning figure of the solder ball (BGA ball) supplied to the back surface of BGA. 本発明者らによって検討された半田ボール(伝導経路)のボール落ちを説明する模式図であり、(a)、(b)、および(c)はそれぞれ半田溶融開始時におけるBGAの要部断面図、半田溶融後におけるBGAの要部断面図、およびBGAの裏面に供給された半田ボール(BGAボール)の配置図である。It is a schematic diagram explaining the ball drop of the solder ball (conduction path) examined by the present inventors, and (a), (b), and (c) are cross-sectional views of the main part of the BGA at the start of solder melting, respectively. FIG. 4 is a cross-sectional view of a main part of the BGA after the solder is melted, and a layout diagram of solder balls (BGA balls) supplied to the back surface of the BGA.

以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。   In the following embodiments, when necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other, and one is the other. There are some or all of the modifications, details, supplementary explanations, and the like.

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number. Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態において、半田ボール(伝導経路)とは、半導体装置の裏面に形成された複数のバンプ・ランドに接続された半田ボール(BGAボール)と、実装基板の主面に形成された複数のバンプ・ランドの表面に供給された半田ペーストとが溶融して一体化したものを言い、半導体装置の裏面に供給された上記半田ボール(BGAボール)とは区別する。   Further, in the drawings used in the following embodiments, hatching may be added to make the drawings easy to see even if they are plan views. In the following embodiments, solder balls (conduction paths) are formed on the main surface of the mounting substrate and solder balls (BGA balls) connected to a plurality of bump lands formed on the back surface of the semiconductor device. The solder paste supplied to the surfaces of the plurality of bump lands is fused and integrated, and is distinguished from the solder balls (BGA balls) supplied to the back surface of the semiconductor device.

また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。   In all the drawings for explaining the following embodiments, components having the same function are denoted by the same reference numerals in principle, and repeated description thereof is omitted. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(実施の形態1)
本実施の形態1による半導体装置の実装工程の一例を図1〜図22を用いて工程順に説明する。図1は半導体装置の実装手順を説明する工程図、図2、図3、図16および図18〜図22は本実施の形態1による半導体装置の実装工程中における電子装置の要部断面図、図4〜図13は複数のバンプ・ランドの表面に印刷される半田ペーストの供給量を求める方法を説明する図、図14はBGAが実装される領域の実装基板の第1主面に形成された複数のバンプ・ランドの配列図、図15は実装基板の第1主面に形成された複数のバンプ・ランドに半田ペーストを印刷する際に用いる印刷マスクの平面図、図17(a)および(b)はそれぞれ実装基板に搭載されるBGAの構造の一例を示す要部断面図および裏面の半田ボール(BGAボール)の配置図である。
(Embodiment 1)
An example of the mounting process of the semiconductor device according to the first embodiment will be described in the order of processes with reference to FIGS. FIG. 1 is a process diagram for explaining a mounting procedure of a semiconductor device. FIGS. 2, 3, 16, and 18 to 22 are cross-sectional views of main parts of an electronic device during the mounting process of the semiconductor device according to the first embodiment. 4 to 13 are diagrams for explaining a method for obtaining the supply amount of solder paste printed on the surfaces of a plurality of bumps and lands, and FIG. 14 is formed on the first main surface of the mounting board in the region where the BGA is mounted. FIG. 15 is a plan view of a printing mask used for printing solder paste on the plurality of bump lands formed on the first main surface of the mounting substrate, FIG. (B) is a principal part sectional view showing an example of the structure of the BGA mounted on the mounting substrate, respectively, and a layout diagram of the solder balls (BGA balls) on the back surface.

本実施の形態1では、半導体装置は、半導体装置の裏面(下面)に形成された外部端子を用いて実装基板の主面(第1主面および第2主面)に実装される。ここで、本実施の形態1における外部端子は、半田材(鉛フリー半田を含む)から成り、この外部端子の形状はボール状である。また、このボール状の外部端子(半田ボール(BGAボール))の形成方法には、ボール供給法、印刷法、メッキ法などがあるが、本実施の形態1では、生産性や仕上がり精度の良いボール供給法を採用した。また、ボール供給法の場合、バンプ・ランドに供給される半田の量を、印刷法またはメッキ法を用いた場合に比べて多くできるため、半導体装置の実装強度を向上させることができる。また、ボール状の外部端子は半導体装置の裏面に供給し、実装基板の主面には供給していない。これは、ボール状の外部端子を実装基板の主面に供給しておくと、半田ペースト印刷の際に支障をきたすためである。   In the first embodiment, the semiconductor device is mounted on the main surface (first main surface and second main surface) of the mounting substrate using external terminals formed on the back surface (lower surface) of the semiconductor device. Here, the external terminal in the first embodiment is made of a solder material (including lead-free solder), and the external terminal has a ball shape. Further, the ball-shaped external terminals (solder balls (BGA balls)) can be formed by a ball supply method, a printing method, a plating method, or the like. In the first embodiment, productivity and finish accuracy are good. The ball supply method was adopted. Further, in the case of the ball supply method, the amount of solder supplied to the bumps and lands can be increased as compared with the case where the printing method or the plating method is used, so that the mounting strength of the semiconductor device can be improved. Further, the ball-shaped external terminals are supplied to the back surface of the semiconductor device and are not supplied to the main surface of the mounting substrate. This is because if the ball-shaped external terminals are supplied to the main surface of the mounting substrate, troubles may occur during solder paste printing.

本実施の形態1では、複数の半導体装置および他の搭載部品(例えばチップコンデンサ等)を実装基板の主面に実装した電子装置について説明する。半導体装置としては、BGAを例示する。BGAは、その裏面に複数の半田による小さいボール状の外部端子(半田ボール(BGAボール))を有し、そのボール状の外部端子と実装基板の主面に形成された保護膜(絶縁膜)から露出するように形成された複数のバンプ・ランド(半導体装置用バンプ・ランド)の表面に印刷される半田ペースト(半導体装置用半田ペースト)とを融合させて実装基板に実装される。また、他の搭載部品は、その側面に複数の半田による電極を有し、その電極と実装基板の主面に形成された複数のバンプ・ランドの表面に印刷される半田ペーストとを融合させて実装基板に実装される。   In the first embodiment, an electronic device in which a plurality of semiconductor devices and other mounting components (for example, a chip capacitor) are mounted on the main surface of the mounting substrate will be described. A BGA is exemplified as the semiconductor device. The BGA has a small ball-shaped external terminal (solder ball (BGA ball)) made of a plurality of solders on its back surface, and a protective film (insulating film) formed on the ball-shaped external terminal and the main surface of the mounting substrate. The solder paste (solder paste for semiconductor device) printed on the surface of a plurality of bump lands (semiconductor device bump lands) formed so as to be exposed from the solder is fused and mounted on the mounting substrate. In addition, other mounting parts have electrodes with a plurality of solders on their side surfaces, and fuse the electrodes and solder paste printed on the surfaces of the bumps and lands formed on the main surface of the mounting board. Mounted on a mounting board.

まず、図2に示すように、実装基板1を用意する(図1の実装基板準備工程)。   First, as shown in FIG. 2, the mounting substrate 1 is prepared (mounting substrate preparation step of FIG. 1).

<実装形態について>
実装基板1の第1主面(上面、表面)1x、および第1主面1xと反対側に位置する第2主面(下面、裏面)1yに、BGAおよび他の搭載部品が半田付け実装される。本実施の形態1では、実装基板1の第1主面1xのA領域に第1BGAを実装し、実装基板1の第1主面1xのB領域に第2BGAを実装し、実装基板1の第2主面1yのC領域に第3BGAを実装し、実装基板1の第2主面1yのD領域に第1搭載部品を実装し、実装基板1の第2主面1yのE領域に第2搭載部品を実装するとしたが、これに限定されるものではないことは言うまでもない。
<About mounting form>
BGA and other mounting components are soldered and mounted on the first main surface (upper surface, front surface) 1x of the mounting substrate 1 and the second main surface (lower surface, back surface) 1y located on the opposite side of the first main surface 1x. The In the first embodiment, the first BGA is mounted on the A region of the first main surface 1x of the mounting substrate 1, the second BGA is mounted on the B region of the first main surface 1x of the mounting substrate 1, and the first BGA of the mounting substrate 1 is mounted. The third BGA is mounted on the C region of the second main surface 1y, the first mounted component is mounted on the D region of the second main surface 1y of the mounting substrate 1, and the second B region is mounted on the E region of the second main surface 1y of the mounting substrate 1. Needless to say, the present invention is not limited to this.

<実装基板について>
実装基板1は、基材2と、この基材2の第1主面(実装基板1の第1主面1x側の面)2xに形成された配線層と、この基材2の第1主面2xと反対側に位置する第2主面(実装基板1の第2主面1y側の面)2yに形成された配線層とを有している。ここで、基材2の第1主面2xに形成された配線層は、この配線層に形成された配線(他の配線パターン)と、この配線層に形成された配線の一部から成る複数のバンプ・ランド(半導体装置用バンプ・ランド、電極パッド)3とを有している。そして、このバンプ・ランド3は、基材2の第1主面2xに形成された配線層を覆うようにして形成された保護膜(絶縁膜)4から露出している。同様に、基材2の第2主面2yに形成された配線層は、この配線層に形成された配線(他の配線パターン)と、この配線層に形成された配線の一部から成る複数のバンプ・ランド(半導体装置用バンプ・ランド、電極パッド)5とを有している。そして、このバンプ・ランド5は、基材2の第2主面2yに形成された配線層を覆うようにして形成された保護膜(絶縁膜)6から露出している。
<About the mounting board>
The mounting substrate 1 includes a base material 2, a wiring layer formed on the first main surface (surface on the first main surface 1 x side of the mounting substrate 1) 2 x of the base material 2, and the first main surface of the base material 2. And a wiring layer formed on the second main surface (surface on the second main surface 1y side of the mounting substrate 1) 2y located on the opposite side to the surface 2x. Here, the wiring layer formed on the first main surface 2x of the substrate 2 includes a plurality of wirings (other wiring patterns) formed on the wiring layer and a part of the wiring formed on the wiring layer. Bump lands (bump lands for semiconductor devices, electrode pads) 3. The bump lands 3 are exposed from a protective film (insulating film) 4 formed so as to cover the wiring layer formed on the first main surface 2x of the substrate 2. Similarly, the wiring layer formed on the second main surface 2y of the substrate 2 includes a plurality of wirings (other wiring patterns) formed on the wiring layer and a part of the wiring formed on the wiring layer. Bump lands (bump lands for semiconductor devices, electrode pads) 5. The bump lands 5 are exposed from a protective film (insulating film) 6 formed so as to cover the wiring layer formed on the second main surface 2y of the substrate 2.

基材2は、例えばガラス繊維にエポキシ系またはポリイミド系の熱硬化性の樹脂(所謂、ガラスエポキシ系樹脂)を含浸させた高弾性樹脂基板で形成されている。基材2の第1主面2xおよび第2主面2yに形成された各配線層は、例えば銅を主成分とする金属膜で形成されている。保護膜4,6は、例えばソルダレジスト(絶縁膜)で形成されている。   The base material 2 is formed of, for example, a highly elastic resin substrate in which a glass fiber is impregnated with an epoxy or polyimide thermosetting resin (so-called glass epoxy resin). Each wiring layer formed on the first main surface 2x and the second main surface 2y of the substrate 2 is formed of, for example, a metal film containing copper as a main component. The protective films 4 and 6 are made of, for example, a solder resist (insulating film).

保護膜4,6は、基材2の第1主面2xおよび第2主面2yに形成された各配線層を保護する目的で形成されているが、この配線層に形成された配線の一部からなる複数のバンプ・ランド3,5は、保護膜4,6にそれぞれのバンプ・ランド3,5に対応して形成された開口部7から露出している。複数のバンプ・ランド3,5の直径は、例えば0.4mm、複数のバンプ・ランド3,5を覆う保護膜4,6に形成された開口部の直径は、例えば0.5mmであり、複数のバンプ・ランド3,5の表面および側面が保護膜4,6から露出するように、上記開口部7は設けられている。   The protective films 4 and 6 are formed for the purpose of protecting each wiring layer formed on the first main surface 2x and the second main surface 2y of the substrate 2, and one of the wirings formed on the wiring layer is formed. The plurality of bump lands 3, 5 are exposed from the openings 7 formed in the protective films 4, 6 corresponding to the bump lands 3, 5. The diameter of the plurality of bump lands 3 and 5 is, for example, 0.4 mm, and the diameter of the opening formed in the protective films 4 and 6 covering the plurality of bump lands 3 and 5 is, for example, 0.5 mm. The opening 7 is provided so that the surfaces and side surfaces of the bump lands 3 and 5 are exposed from the protective films 4 and 6.

次に、図3に示すように、実装基板1の第1主面1xに形成された複数のバンプ・ランド3の表面に半田ペースト(半導体装置用半田ペースト)8を供給する(図1の第1主面半田ペースト印刷工程)。   Next, as shown in FIG. 3, a solder paste (solder paste for a semiconductor device) 8 is supplied to the surfaces of the plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1 (the first paste in FIG. 1). 1 main surface solder paste printing process).

半田ペースト8には、例えば鉛を実質的に含まない鉛フリー半田(例えばSn−3[wt%]Ag−0.5[wt%]Cu組成)を用いる。ここで、鉛フリー半田の詳細な定義としては、半田における鉛の含有率が1.000ppm(0.1wt%)以下のものである。鉛フリー半田の融点は217℃であり、後の工程で半田ペースト8を溶融する際(図1の第1回リフロー半田付け工程)には、実装基板1に220〜240℃の熱が加えられる。また、半田ペースト8の供給には、例えば実装基板1の第1主面1xに形成された複数のバンプ・ランド3に対向する位置に開口部9aを有する印刷マスク9を用いた半田ペースト印刷法を用いる。   For the solder paste 8, for example, lead-free solder (for example, Sn-3 [wt%] Ag-0.5 [wt%] Cu composition) substantially free of lead is used. Here, as a detailed definition of the lead-free solder, the content of lead in the solder is the one with 1.000 ppm (0.1 wt%) or less. The melting point of the lead-free solder is 217 ° C., and when the solder paste 8 is melted in the subsequent process (first reflow soldering process in FIG. 1), heat of 220 to 240 ° C. is applied to the mounting substrate 1. . For supplying the solder paste 8, for example, a solder paste printing method using a print mask 9 having openings 9 a at positions facing the plurality of bump lands 3 formed on the first main surface 1 x of the mounting substrate 1. Is used.

ここで、複数のバンプ・ランド3の表面に印刷される半田ペースト8は、複数のバンプ・ランド3毎に適する量が供給される。   Here, the solder paste 8 printed on the surface of the plurality of bump lands 3 is supplied in an amount suitable for each of the plurality of bump lands 3.

前述したように、実装基板にBGAを実装する際には、半田ペーストとBGAに供給された半田ボール(BGAボール)とを接触させ、溶融させることによって、半田ペーストと半田ボール(BGAボール)とを一体化して、伝導経路となる1つの半田ボール(伝導経路)が新たに形成される。しかし、半田ペーストと半田ボール(BGAボール)とを溶融させる工程ではBGAに220〜240℃の熱が加わることから、BGAが凹形状または凸形状に反ってしまう。特に、本実施の形態1では、半田ペーストに鉛フリー半田を用いているので、鉛を含む半田ペーストを用いた場合よりも加熱温度が高くなり、BGAが反り易い。そこで、BGAが反った場合であっても、BGAの反りに起因した半田ペーストと半田ボール(BGAボール)との未融合、半田ボール(伝導経路)のブリッジ、および半田ボール(伝導経路)のボール落ちが生じないように、複数のバンプ・ランド毎に適量の半田ペーストを供給する。   As described above, when mounting the BGA on the mounting substrate, the solder paste and the solder ball (BGA ball) supplied to the BGA are brought into contact with each other and melted, whereby the solder paste and the solder ball (BGA ball) are brought into contact with each other. As a result, a single solder ball (conduction path) that becomes a conduction path is newly formed. However, in the step of melting the solder paste and the solder ball (BGA ball), heat of 220 to 240 ° C. is applied to the BGA, so that the BGA warps in a concave shape or a convex shape. In particular, in the first embodiment, since the lead-free solder is used for the solder paste, the heating temperature becomes higher than when a solder paste containing lead is used, and the BGA is likely to warp. Therefore, even when the BGA is warped, the solder paste and the solder ball (BGA ball) due to the warpage of the BGA are not fused, the bridge of the solder ball (conduction path), and the ball of the solder ball (conduction path) An appropriate amount of solder paste is supplied for each of a plurality of bump lands so as not to drop.

以下に、複数のバンプ・ランド3の表面に印刷される半田ペースト8の供給量を求める方法を<ステップ1>から<ステップ6>に分けて図4〜図13を用いて順次説明する。   Hereinafter, a method for obtaining the supply amount of the solder paste 8 printed on the surfaces of the plurality of bump lands 3 will be described in order from <Step 1> to <Step 6> with reference to FIGS.

図4は半田ペースト8の供給量を計算する工程図である。また、図5〜図8はBGAの高温反りデータを取得する方法を説明する図であり、図5はBGAの高温反り測定方法を説明する模式図、図6はBGAの高温反りの測定範囲を示すBGAの裏面図(裏面に供給された半田ボール(BGAボール)の配置図)、図7はBGAの高温反りの経時変化を示すグラフ図、図8(a)および(b)はそれぞれ第1BGAの裏面に配置された複数の半田ボール(BGAボール)の配例図および第2BGAの裏面に配置された複数の半田ボール(BGAボール)の配列図、図9はBGAの高温反りの各温度(昇温前の室温、予熱温度、半田溶融温度、およびリフロー最高温度)におけるBGAの形状を示す模式図である。また、図10(a)、(b)、および(c)はそれぞれ実装基板とBGAとの接続部分を半田ボール(伝導経路)で表した模式図、実装基板とBGAとの接続部分をバネで表した模式図、および解析モデルに用いるパラメータを説明する半田ボール(伝導経路)の模式図である。また、図11は解析モデルを用いて算出された1つの半田ボール(伝導経路)の高さと1つの半田ボール(伝導経路)が負担する荷重との関係の一例を示すグラフ図、図12は解析モデルを用いて算出された半田ボール(伝導経路)の体積が一定の場合における1つの半田ボール(伝導経路)の高さと幅との関係の一例を示すグラフ図、図13は半田ペーストと半田ボール(BGAボール)とのオーバーラップ量を説明する模式図である。   FIG. 4 is a process diagram for calculating the supply amount of the solder paste 8. 5 to 8 are diagrams for explaining a method for acquiring BGA high-temperature warpage data. FIG. 5 is a schematic diagram for explaining a high-temperature warpage measurement method for BGA. FIG. 6 shows a measurement range for high-temperature warpage of BGA. 7 is a back view of the BGA (arrangement of solder balls (BGA balls) supplied to the back surface), FIG. 7 is a graph showing the time-dependent change of the high-temperature warpage of the BGA, and FIGS. 8A and 8B are the first BGA. FIG. 9 is an arrangement diagram of a plurality of solder balls (BGA balls) arranged on the back surface of the second BGA and an arrangement diagram of the plurality of solder balls (BGA balls) arranged on the back surface of the second BGA. It is a schematic diagram which shows the shape of BGA in the room temperature before temperature rising, preheating temperature, solder melting temperature, and reflow maximum temperature. FIGS. 10A, 10B, and 10C are schematic views in which the connection portion between the mounting substrate and the BGA is represented by solder balls (conduction paths), and the connection portion between the mounting substrate and the BGA is a spring. It is the schematic diagram represented, and the schematic diagram of the solder ball (conduction path | route) explaining the parameter used for an analysis model. FIG. 11 is a graph showing an example of the relationship between the height of one solder ball (conduction path) calculated using the analysis model and the load borne by one solder ball (conduction path), and FIG. 12 shows the analysis. FIG. 13 is a graph showing an example of the relationship between the height and width of one solder ball (conduction path) when the volume of the solder ball (conduction path) calculated using the model is constant, and FIG. 13 shows solder paste and solder ball It is a schematic diagram explaining the amount of overlap with (BGA ball).

<ステップ1(図4の高温反りデータ)>
まず、BGAを加熱する際のBGAの高温反りデータを求める。図5に示すように、高温反りを測定するBGA(半導体装置)10を加熱・冷却槽11に設置する。その後、室温から半田溶融温度へ徐々に昇温し、さらに半田溶融温度からリフロー最高温度へ徐々に昇温する。続いて、リフロー最高温度から半田凝固温度まで降温し、さらに半田凝固温度から室温へ徐々に降温する。このとき、昇温前の室温、半田溶融温度、リフロー最高温度、半田凝固温度、および降温後の室温におけるBGA10の高温反りを測定する。
<Step 1 (high temperature warpage data in FIG. 4)>
First, high temperature warpage data of the BGA when the BGA is heated is obtained. As shown in FIG. 5, a BGA (semiconductor device) 10 that measures high-temperature warpage is installed in a heating / cooling tank 11. Thereafter, the temperature is gradually raised from room temperature to the solder melting temperature, and further gradually raised from the solder melting temperature to the maximum reflow temperature. Subsequently, the temperature is lowered from the maximum reflow temperature to the solder solidification temperature, and then gradually lowered from the solder solidification temperature to room temperature. At this time, the room temperature before the temperature rise, the solder melting temperature, the maximum reflow temperature, the solder solidification temperature, and the high temperature warpage of the BGA 10 at the room temperature after the temperature drop are measured.

BGA10の高温反りの測定は、例えば図6に示すように、BGA10の裏面に供給された半田ボール(BGAボール)12が取り付けられた領域(図6で斜線で示す領域)で行われ、BGA10の高温反りに起因するこの領域の変位を、例えばモアレ像を用いたシャドウモアレ方式またはレーザ変位計を用いた方法により測定する。   For example, as shown in FIG. 6, the measurement of the high-temperature warpage of the BGA 10 is performed in an area where the solder balls (BGA balls) 12 supplied to the back surface of the BGA 10 are attached (areas hatched in FIG. 6). The displacement of this region due to high-temperature warpage is measured by, for example, a shadow moire method using a moire image or a method using a laser displacement meter.

図7に、BGA10の高温反りを測定した結果の一例を示す。高温反りのない状態を反り“0”とし、BGA10の中心部が表現側から裏面側に向かって突出する凹形状を“−”、BGA10の中心部が裏面側から表面側に向かって突出する凸形状を“+”としている。ここでは、互いに構造の異なる2つのBGA10について高温反りを測定し、それぞれの結果を示している。   In FIG. 7, an example of the result of having measured the high temperature curvature of BGA10 is shown. A state where there is no high-temperature warp is defined as “0”, a concave shape in which the central portion of the BGA 10 protrudes from the representation side toward the back surface side is “−”, and a convex shape in which the central portion of the BGA 10 protrudes from the back surface side toward the front surface side The shape is “+”. Here, the high-temperature warpage is measured for two BGAs 10 having different structures, and the respective results are shown.

1つのBGA10は前述した図2のA領域に実装される第1BGA10aであり、例えば図8(a)に示すように、第1BGA10aの裏面の内側領域および外周領域にそれぞれ複数の半田ボール(BGAボール)12aが配置されている。もう一つのBGA10は前述した図2のB領域に実装される第2BGA10bであり、例えば図8(b)に示すように、第2BGA10bの裏面の外周領域のみに複数の半田ボール(BGAボール)12bが配置されている。第1BGA10aの寸法は第2BGA10bの寸法よりも大きく、また、第1BGA10aに供給された半田ボール(BGAボール)12aの寸法も第2BGA10bに供給された半田ボール(BGAボール)12bの寸法よりも大きい。   One BGA 10 is the first BGA 10a mounted in the area A of FIG. 2 described above. For example, as shown in FIG. 8A, a plurality of solder balls (BGA balls) are provided in the inner area and the outer area of the back surface of the first BGA 10a. ) 12a is arranged. Another BGA 10 is the second BGA 10b mounted in the B region of FIG. 2 described above. For example, as shown in FIG. 8B, a plurality of solder balls (BGA balls) 12b are provided only in the outer peripheral region of the back surface of the second BGA 10b. Is arranged. The size of the first BGA 10a is larger than the size of the second BGA 10b, and the size of the solder ball (BGA ball) 12a supplied to the first BGA 10a is also larger than the size of the solder ball (BGA ball) 12b supplied to the second BGA 10b.

図7に示すように、第1BGA10aおよび第2BGA10bともに、室温から徐々に温度を上げていくと、一旦、その中心部が裏面方向に突き出る凹形状となるが、さらに温度をリフロー最高温度へ上げると、その中心部が表面方向に突き出る凸形状となる。次に温度を下げると、その中心部が裏面方向に突き出る凹形状となる。しかし、室温に戻すと、第1BGA10aはその中心部が表面方向に突き出る凸形状となり、第2BGA10bはその中心部が裏面方向に突き出る凹形状となる。また、第1BGA10aの反りの変化量は第2BGA10bの反りの変化量より大きくなっている。   As shown in FIG. 7, when both the first BGA 10a and the second BGA 10b are gradually raised from room temperature, the center part once becomes a concave shape protruding in the back surface direction, but when the temperature is further raised to the maximum reflow temperature , A convex shape whose central portion protrudes in the surface direction. Next, when the temperature is lowered, the center portion becomes a concave shape protruding in the back surface direction. However, when the temperature is returned to room temperature, the first BGA 10a has a convex shape whose central portion protrudes in the front surface direction, and the second BGA 10b has a concave shape whose central portion protrudes in the back surface direction. Further, the amount of change in warpage of the first BGA 10a is larger than the amount of change in warpage of the second BGA 10b.

例えば第1BGA10aのように、その中心部が表面方向に突き出る凸形状となったBGA10の場合は、前述の図29を用いて説明した半田ボール(伝導経路)のブリッジまたは前述の図30を用いて説明した半田ボール(伝導経路)のボール落ちの不良が生じる。また、第2BGA10bのように、その中心部が裏面方向に突き出る凹形状となったBGA10の場合は、前述の図27および図28を用いて説明した半田ペーストと半田ボール(BGAボール)との未融合の不良が生じる。   For example, in the case of the BGA 10 having a convex shape whose central portion protrudes in the surface direction, such as the first BGA 10a, the solder ball (conduction path) bridge described with reference to FIG. 29 described above or the above FIG. The described solder ball (conduction path) has a poor ball drop. In addition, in the case of the BGA 10 having a concave shape with its center portion protruding in the back surface direction, such as the second BGA 10b, the solder paste and the solder ball (BGA ball) described with reference to FIGS. Poor fusion occurs.

図9に、BGA10の高温反りを測定した結果の他の一例を示す。ここでは、第1BGA10aおよび第2BGA10bのそれぞれの高温反りの詳細な分布図を示している。   FIG. 9 shows another example of the result of measuring the high temperature warpage of the BGA 10. Here, detailed distribution diagrams of the high-temperature warpage of each of the first BGA 10a and the second BGA 10b are shown.

平面面積が比較的大きく、半田ボール(BGAボール)12aが比較的多く供給された第1BGA10a(前述の図8(a)参照)の場合は、室温での反り量は小さいが、予熱により、平面形状が四角形からなる半導体装置において、特に外周領域の四隅(角部)が表面側に反って、その中心部が裏面方向に突き出る凹形状となる。引き続いて温度を半田溶融温度へ上げると反りは徐々に緩和されるが、さらに温度をリフロー最高温度へ上げると、特に四隅(角部)が裏面側に強く反ることによって外周領域全体が裏面側に反り、その中心部が表面方向に突き出る凸形状となる。   In the case of the first BGA 10a (see FIG. 8A described above) in which the plane area is relatively large and a relatively large number of solder balls (BGA balls) 12a are supplied, the amount of warpage at room temperature is small, In a semiconductor device having a quadrangular shape, in particular, the four corners (corner portions) of the outer peripheral region are warped to the front surface side, and the central portion has a concave shape protruding in the back surface direction. If the temperature is subsequently raised to the solder melting temperature, the warpage will be gradually eased. However, if the temperature is further raised to the maximum reflow temperature, the entire outer peripheral area will be on the back side, particularly because the four corners (corners) will warp strongly on the back side. And a convex shape whose central portion protrudes in the surface direction.

平面面積が比較的小さく、半田ボール(BGAボール)12bが比較的少なく供給された第2BGA10b(前述の図8(b)参照)の場合は、室温での反り量は小さいが、予熱により、平面形状が四角形からなる半導体装置において、特に外周領域の四隅(角部)が表面側に反る。しかし、その反り量は、上記第1BGA10aの反り量よりは小さい。引き続いて温度を半田溶融温度へ上げると反りは徐々に緩和されるが、さらに温度をリフロー最高温度へ上げると、特に四隅(角部)が裏面側に反ることによって外周領域全体が裏面側に反る。しかし、その反り量は、上記第1BGA10aの反り量よりは小さい。   In the case of the second BGA 10b (see FIG. 8 (b) described above) in which the plane area is relatively small and the solder balls (BGA balls) 12b are supplied in a relatively small amount, the amount of warpage at room temperature is small. In a semiconductor device having a quadrangular shape, particularly, the four corners (corner portions) of the outer peripheral region warp to the surface side. However, the amount of warpage is smaller than the amount of warpage of the first BGA 10a. If the temperature is subsequently raised to the solder melting temperature, the warpage will be gradually eased. However, if the temperature is further raised to the maximum reflow temperature, the entire outer peripheral area will be on the back side, especially when the four corners (corners) warp on the back side. Warp. However, the amount of warpage is smaller than the amount of warpage of the first BGA 10a.

このようにして、BGA10の寸法および半田ボール(BGAボール)12の配列、数、大きさ等が互いに異なる種々のパッケージ構造のBGA10の高温反りデータを求める。   In this manner, high-temperature warpage data of the BGA 10 having various package structures with different dimensions, the arrangement, the number, the size, and the like of the BGA 10 and the solder balls (BGA balls) 12 are obtained.

<ステップ2(図4の端子毎反り量抽出:第1解析)>
次に、<ステップ1>で得られたBGA10の高温反りデータから、個々の半田ボール(BGAボール)12の位置におけるBGA10の高温反り量を抽出する。すなわち、本工程(解析)により、複数のバンプ・ランドのそれぞれの位置におけるBGA10の反り量を測定する。
<Step 2 (Extraction of warpage per terminal in FIG. 4: first analysis)>
Next, the amount of high-temperature warpage of the BGA 10 at the position of each solder ball (BGA ball) 12 is extracted from the high-temperature warpage data of the BGA 10 obtained in <Step 1>. That is, by this step (analysis), the warpage amount of the BGA 10 at each position of the plurality of bump lands is measured.

<ステップ3(図4の半田形状−荷重検量線算出:第2解析)>
次に、半田ボール(伝導経路)13の形状をシミュレーションにより解析する。すなわち、本工程(解析)により、複数の半田ボール(伝導経路)13のそれぞれの形状に関する検量線を算出する。
<Step 3 (Solder shape in FIG. 4 -Load calibration curve calculation: second analysis)>
Next, the shape of the solder ball (conduction path) 13 is analyzed by simulation. That is, a calibration curve relating to the shape of each of the plurality of solder balls (conduction paths) 13 is calculated by this step (analysis).

図10(a)、(b)、および(c)は、解析モデルを説明するための模式図である。図10(a)は実装基板1とBGA10との接続部分を半田ボール(伝導経路)13で表した模式図、図10(b)は実装基板1とBGA10との接続部分をバネ14で表した模式図、図10(c)は解析モデルに用いるパラメータを説明する半田ボール(伝導経路)13の模式図である。   FIGS. 10A, 10B, and 10C are schematic diagrams for explaining the analysis model. FIG. 10A is a schematic diagram showing a connection portion between the mounting substrate 1 and the BGA 10 with a solder ball (conduction path) 13, and FIG. 10B shows a connection portion between the mounting substrate 1 and the BGA 10 with a spring 14. FIG. 10C is a schematic diagram of a solder ball (conduction path) 13 for explaining parameters used in the analysis model.

実装基板1の主面に形成された複数のバンプ・ランド3の表面に印刷される半田ペースト8とBGA10に供給された半田ボール(BGAボール)12とを接触させ、溶融させることによって、半田ペースト8と半田ボール(BGAボール)12とが一体化して、伝導経路となる1つの新たな半田ボール(伝導経路)13が形成される。図10(a)に示すように、溶融した半田ボール(伝導経路)13は、外部からの圧力によって変形するが、表面張力により形状を維持しようとする。図10(b)に示すように、この作用をバネ14として考えて、BGA10の自重(mg)をバネ14が支えるモデルを用いて半田ボール(伝導経路)13の形状を解析する。図10(c)に示すように、バネ14の力(荷重)aを算出する際には、例えばBGA10の裏面に形成された複数のバンプ・ランド30上の保護膜31の開口寸法(直径D1)、実装基板1の主面に形成された複数のバンプ・ランド3の寸法(直径D2)、半田ボール(伝導経路)13の表面張力、半田ボール(伝導経路)13の体積(半田ボール(伝導経路)の幅wと高さh(バンプ・ランド30とバンプ・ランド3との距離))、および半田ボール(伝導経路)13の密度をパラメータとして用いる。   The solder paste 8 printed on the surface of the plurality of bump lands 3 formed on the main surface of the mounting substrate 1 and the solder balls (BGA balls) 12 supplied to the BGA 10 are brought into contact with each other to be melted. 8 and the solder ball (BGA ball) 12 are integrated to form one new solder ball (conduction path) 13 serving as a conduction path. As shown in FIG. 10A, the molten solder ball (conduction path) 13 is deformed by external pressure, but tends to maintain its shape by surface tension. As shown in FIG. 10B, this action is considered as a spring 14, and the shape of the solder ball (conduction path) 13 is analyzed using a model in which the spring 14 supports the own weight (mg) of the BGA 10. As shown in FIG. 10C, when the force (load) a of the spring 14 is calculated, for example, the opening size (diameter D1) of the protective film 31 on the plurality of bump lands 30 formed on the back surface of the BGA 10. ), The dimensions (diameter D2) of the plurality of bump lands 3 formed on the main surface of the mounting substrate 1, the surface tension of the solder ball (conduction path) 13, the volume of the solder ball (conduction path) 13 (solder ball (conduction) (Path) width w and height h (distance between bump land 30 and bump land 3)) and the density of solder balls (conduction path) 13 are used as parameters.

上述の図10に示す解析モデルを用いると、BGA10の自重が加わった場合における、各半田ボール(伝導経路)13に発生する荷重aを一定にするために必要とされる半田ボール(伝導経路)13の体積(高さhおよび幅w)を得ることができる。また、図13に示すように、半田ペースト8と半田ボール(BGAボール)12とのオーバーラップ量を指標として、半田ボール(伝導経路)13の形状を算出することができる。   When the analysis model shown in FIG. 10 is used, the solder ball (conduction path) required to make the load a generated in each solder ball (conduction path) 13 constant when the weight of the BGA 10 is applied. A volume of 13 (height h and width w) can be obtained. Further, as shown in FIG. 13, the shape of the solder ball (conduction path) 13 can be calculated using the overlap amount of the solder paste 8 and the solder ball (BGA ball) 12 as an index.

図11および図12に、上述した解析モデルを用いることによって得られた半田ボール(伝導経路)13の形状等のシミュレーション結果の一例を示す。このシミュレーションには、前述の図10(c)に示した1つの半田ボール(伝導経路)13に関するパラメータに加えて、BGA10に関するデータ(例えばBGA10の寸法、半田ボール(BGAボール)12の配列、半田ボール(BGAボール)12の数、バンプ・ランド30の寸法等)、実装基板1に関するデータ(例えば実装基板1の寸法、バンプ・ランド3の寸法等)、印刷マスク9に関するデータ(例えば開口部9aの開口径等)、および半田ペースト8の供給量などが用いられる。   FIG. 11 and FIG. 12 show an example of a simulation result such as the shape of the solder ball (conduction path) 13 obtained by using the analysis model described above. In this simulation, in addition to the parameters related to one solder ball (conduction path) 13 shown in FIG. 10C, data related to the BGA 10 (for example, the dimensions of the BGA 10, the arrangement of the solder balls (BGA balls) 12, the solder The number of balls (BGA balls) 12, the dimensions of the bump lands 30 and the like, the data relating to the mounting substrate 1 (for example, the dimensions of the mounting substrate 1 and the dimensions of the bump lands 3), and the data relating to the printing mask 9 (eg the opening 9a). And the supply amount of the solder paste 8 are used.

図11は、上述した解析モデルを用いて算出された1つの半田ボール(伝導経路)13の高さhと1つの半田ボール(伝導経路)13が負担している荷重aとの関係の一例を示すグラフ図、図12は、半田ボール(伝導経路)13の体積が一定の場合における1つの半田ボール(伝導経路)13の高さhと幅wとの関係の一例を示すグラフ図である。ここでは、BGA10の裏面に形成された複数のバンプ・ランド30の寸法D1は一定とし、実装基板1の主面に形成された複数のバンプ・ランド3の寸法D2も一定とした。また、半田ボール(伝導経路)13の体積が0.68×10−12(第1半田ボール;φ0.5mm+半田ペーストを想定した体積)の場合と0.36×10−12(第2半田ボール;φ0.4mm+半田ペーストを想定した体積)の場合について半田ボールの形状を解析している。 FIG. 11 shows an example of the relationship between the height h of one solder ball (conduction path) 13 calculated using the analysis model described above and the load a borne by one solder ball (conduction path) 13. FIG. 12 and FIG. 12 are graphs showing an example of the relationship between the height h and the width w of one solder ball (conduction path) 13 when the volume of the solder ball (conduction path) 13 is constant. Here, the dimension D1 of the plurality of bump lands 30 formed on the back surface of the BGA 10 is constant, and the dimension D2 of the plurality of bump lands 3 formed on the main surface of the mounting substrate 1 is also constant. Further, the solder ball (conduction path) 13 has a volume of 0.68 × 10 −12 m 3 (first solder ball; φ0.5 mm + volume assuming a solder paste) and 0.36 × 10 −12 m 3 ( The shape of the solder ball is analyzed in the case of the second solder ball (volume assuming φ0.4 mm + solder paste).

<ステップ4(図4の単体半田形状算出)>
上記<ステップ3>と同時に、BGA10に形成する半田ボール(BGAボール)12の形状をシミュレーションにより算出する。この半田ボール(BGAボール)12の解析方法についても、上記した半田ボール(伝導経路)13の解析方法(図10(a)乃至図10(c)参照)と同じ手法を用いるが、この単体半田形状を算出する工程では、半田ペースト8を使用しない状態で行う。このように、半田量が少ない状態における半田ボール(BGAボール)12の形状変化も算出しておくことで、供給すべき半田ペースト8の量を、より正確に算出することができる。
<Step 4 (Calculation of single solder shape in FIG. 4)>
Simultaneously with the above <Step 3>, the shape of the solder ball (BGA ball) 12 formed on the BGA 10 is calculated by simulation. The solder ball (BGA ball) 12 is analyzed using the same method as the method for analyzing the solder ball (conduction path) 13 (see FIGS. 10A to 10C). In the process of calculating the shape, the solder paste 8 is not used. Thus, by calculating the shape change of the solder ball (BGA ball) 12 in a state where the amount of solder is small, the amount of solder paste 8 to be supplied can be calculated more accurately.

<ステップ5(図4の実装時半田形状算出)>
次に、<ステップ2>で得られた個々の半田ボール(BGAボール)12の位置におけるBGA10の高温反り量、および<ステップ3>で得られた半田ボール(伝導経路)13の形状と荷重との検量線から半田ボール(伝導経路)13の形状を算出する。
<Step 5 (Calculation of solder shape when mounted in FIG. 4)>
Next, the amount of high-temperature warpage of the BGA 10 at the position of each solder ball (BGA ball) 12 obtained in <Step 2>, and the shape and load of the solder ball (conduction path) 13 obtained in <Step 3> From the calibration curve, the shape of the solder ball (conduction path) 13 is calculated.

例えば、BGA10の反りによる半田ペースト8と半田ボール(BGAボール)12との未融合の不良(前述の図27参照)および半田ボール(伝導経路)13のボール落ち(前述の図30参照)を防止するために、半田ペースト8の供給量が多い第1半田ペースト量を用いる。この場合は、図11および図12に示すように、例えば0.05gfの荷重aが加わって形成された半田ボール(伝導経路)13の高さhは約0.270mm、幅wは約0.61mmとなり、0.2gfの荷重aが加わって形成された半田ボール(伝導経路)13の高さhは約0.16mm、幅wは約0.77mmとなる。   For example, the unfused defect between the solder paste 8 and the solder ball (BGA ball) 12 due to the warpage of the BGA 10 (see FIG. 27) and the ball drop of the solder ball (conduction path) 13 (see FIG. 30) are prevented. Therefore, the first solder paste amount with a large supply amount of the solder paste 8 is used. In this case, as shown in FIGS. 11 and 12, for example, the height h of the solder ball (conduction path) 13 formed by applying a load a of 0.05 gf is about 0.270 mm, and the width w is about 0.2 mm. The height h of the solder ball (conduction path) 13 formed by applying a load a of 0.2 gf is about 0.16 mm and the width w is about 0.77 mm.

しかし、半田ボール(伝導経路)13が押しつぶされて、その幅が広くなると、半田ボール(伝導経路)13のブリッジ(前述の図29参照)が問題となる。そこで、0.2gfの荷重aが加わる箇所では、半田ペースト8の供給量を第2半田ペースト量に減らして、半田ボール(伝導経路)13の幅wを小さくする。第2半田ペースト量を用いることにより、0.2gfの荷重aが加わって形成された半田ボール(伝導経路)13の高さhは約0.16mm、幅wは約0.58mmとなる。   However, when the solder ball (conduction path) 13 is crushed and widened, the bridge of the solder ball (conduction path) 13 (see FIG. 29 described above) becomes a problem. Therefore, at a place where a load a of 0.2 gf is applied, the supply amount of the solder paste 8 is reduced to the second solder paste amount, and the width w of the solder ball (conduction path) 13 is reduced. By using the second solder paste amount, the height h of the solder ball (conduction path) 13 formed by applying a load a of 0.2 gf is about 0.16 mm and the width w is about 0.58 mm.

このようにして、実装基板1の主面に形成された個々のバンプ・ランド3の表面に印刷される半田ペースト8の供給量をシミュレーションにより算出することができる。   Thus, the supply amount of the solder paste 8 printed on the surface of each bump land 3 formed on the main surface of the mounting substrate 1 can be calculated by simulation.

<ステップ6(図4の結果の出力)>
次に、計算が終了した後、個々の半田ボール(BGAボール)12に対応する位置に印刷される半田ペース8の供給量が出力され、また、印刷マスク9の厚さおよび開口部9aの開口径等を出力する。さらに、個々の半田ボール(伝導経路)13のデータおよび形状等を出力する。
<Step 6 (Output of the result of FIG. 4)>
Next, after the calculation is completed, the supply amount of the solder pace 8 printed at the position corresponding to each solder ball (BGA ball) 12 is output, and the thickness of the print mask 9 and the opening 9a are opened. Output the caliber, etc. Further, data and shape of each solder ball (conduction path) 13 are output.

上記<ステップ1>〜<ステップ6>に示した解析方法によって得られた適量の半田ペースト8が、複数のバンプ・ランド3毎に供給される。   An appropriate amount of solder paste 8 obtained by the analysis method shown in the above <Step 1> to <Step 6> is supplied to each of the plurality of bump lands 3.

本実施の形態1では、半田ペースト8の供給量を実装基板1の第1主面1xに形成された複数のバンプ・ランド3毎に変えるために、印刷マスク9に形成される複数の開口部9aの開口径を変更した。   In the first embodiment, in order to change the supply amount of the solder paste 8 for each of the plurality of bump lands 3 formed on the first main surface 1 x of the mounting substrate 1, a plurality of openings formed in the printing mask 9. The opening diameter of 9a was changed.

図14(a)および(b)に、それぞれ第1BGA10aが実装される領域(A領域)の実装基板1の第1主面1xに形成された複数のバンプ・ランド3の配列図および第2BGA10bが実装される領域(B領域)の実装基板1の第1主面1xに形成された複数のバンプ・ランド3の配列図を示す。   FIGS. 14A and 14B are an arrangement diagram of a plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1 in a region (A region) where the first BGA 10a is mounted and a second BGA 10b, respectively. The arrangement | sequence diagram of the several bump land 3 formed in the 1st main surface 1x of the mounting board | substrate 1 of the area | region (B area | region) to be mounted is shown.

図14(a)に示すように、実装基板1の第1主面1xのA領域には、このA領域に実装される第1BGA10aに供給された複数の半田ボール(BGAボール)12aと対向するように、その複数の半田ボール(BGAボール)12aのピッチおよび寸法を考慮して、複数のバンプ・ランド3が配置されている。A領域の複数のバンプ・ランド3の寸法は全て一定とした。同様に、図14(b)に示すように、実装基板1の第1主面1xのB領域には、このB領域に実装される第2BGA10bに供給された複数の半田ボール(BGAボール)12bと対向するように、その複数の半田ボール(BGAボール)12bのピッチおよび寸法を考慮して、複数のバンプ・ランド3が配置されている。B領域の複数のバンプ・ランド3の寸法は全て一定とした。複数のバンプ・ランド3の表面および側面は、実装基板1の第1主面1x上を覆う保護膜4に設けられた開口部7から露出している。   As shown in FIG. 14A, the A region of the first main surface 1x of the mounting substrate 1 faces a plurality of solder balls (BGA balls) 12a supplied to the first BGA 10a mounted in the A region. As described above, the plurality of bump lands 3 are arranged in consideration of the pitch and dimensions of the plurality of solder balls (BGA balls) 12a. The dimensions of the plurality of bump lands 3 in the area A are all constant. Similarly, as shown in FIG. 14B, a plurality of solder balls (BGA balls) 12b supplied to the second BGA 10b mounted in the B region are provided in the B region of the first main surface 1x of the mounting substrate 1. A plurality of bump lands 3 are arranged in consideration of the pitch and dimensions of the plurality of solder balls (BGA balls) 12b. The dimensions of the plurality of bump lands 3 in the area B are all constant. The surfaces and side surfaces of the plurality of bump lands 3 are exposed from the openings 7 provided in the protective film 4 covering the first main surface 1x of the mounting substrate 1.

しかし、前述の図7〜図9を用いて説明したように、リフロー処理を施した後、室温に戻したときの第1BGA10aの形状はその中心部が表面方向に突き出る凸形状となり、第2BGA10bの形状はその中心部が裏面方向に突き出る凹形状となる。従って、第1BGA10aでは、実装基板1のA領域の中心部に位置するバンプ・ランド3に印刷される半田ペースト8の供給量を多くし、実装基板1において平面形状が四角形から成るA領域の外周領域(特に四隅(角部))に位置するバンプ・ランド3に印刷される半田ペースト8の供給量を少なくする必要がある。これに対して、第2BGA10bでは、実装基板1において平面形状が四角形から成るB領域の中心部に位置するバンプ・ランド3に印刷される半田ペースト8の供給量を少なくし、実装基板1のB領域の外周領域(特に四隅(角部))に位置するバンプ・ランド3に印刷される半田ペースト8の供給量を多くする必要がある。   However, as described above with reference to FIGS. 7 to 9, the shape of the first BGA 10a when the temperature is returned to room temperature after the reflow process is a convex shape whose central portion protrudes in the surface direction, and the second BGA 10b The shape is a concave shape whose central portion protrudes in the back surface direction. Therefore, in the first BGA 10a, the supply amount of the solder paste 8 printed on the bump lands 3 located at the center of the A region of the mounting substrate 1 is increased, and the outer periphery of the A region in which the planar shape of the mounting substrate 1 is a quadrangle. It is necessary to reduce the supply amount of the solder paste 8 printed on the bump land 3 located in the region (especially at the four corners (corner portions)). On the other hand, in the second BGA 10b, the supply amount of the solder paste 8 printed on the bump land 3 located at the center of the B region having a square shape on the mounting substrate 1 is reduced, and the B of the mounting substrate 1 is reduced. It is necessary to increase the supply amount of the solder paste 8 printed on the bump lands 3 located in the outer peripheral region (particularly, the four corners (corner portions)) of the region.

図15に、実装基板1の第1主面1xに形成された複数のバンプ・ランド3の表面に半田ペースト8を印刷する際に用いる印刷マスク9の一例の平面図を示す。図15(a)は第1BGA10aが実装されるA領域に対向する印刷マスク9の平面図であり、図15(b)は第2BGA10bが実装されるB領域に対向する印刷マスク9の平面図である。   FIG. 15 shows a plan view of an example of a print mask 9 used when the solder paste 8 is printed on the surfaces of the plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1. FIG. 15A is a plan view of the print mask 9 facing the A area where the first BGA 10a is mounted, and FIG. 15B is a plan view of the print mask 9 facing the B area where the second BGA 10b is mounted. is there.

第1BGA10aは、リフロー処理を施した後、室温に戻したときの形状がその中心部を表面方向に突き出す凸形状となるので、半田ボール(伝導経路)13のブリッジおよび半田ボール(伝導経路)13のボール落ちが懸念される。そこで、図15(a)に示すように、実装基板1のA領域の中心部に対向する印刷マスク9には、相対的に径が大きい第1開口径を有する開口部9aを形成して、半田ペースト8の供給量を多くする。これに対して、実装基板1のA領域の四隅(角部)に対向する印刷マスク9には、相対的に径が小さい(第1開口径よりも径が小さい)第2開口径を有する開口部9aを形成して、半田ペースト8の供給量を少なくする。そして、実装基板1のA領域の中心部および四隅(角部)以外の領域に対向する印刷マスク9には、第1開口径よりも小さく、第2開口径よりも大きい第3開口径を有する開口部9aを形成する。   Since the shape of the first BGA 10a when it is returned to room temperature after performing the reflow process becomes a convex shape that protrudes its central portion in the surface direction, the bridge of the solder ball (conduction path) 13 and the solder ball (conduction path) 13 There is concern about falling balls. Therefore, as shown in FIG. 15A, an opening 9a having a first opening diameter having a relatively large diameter is formed in the print mask 9 facing the center of the area A of the mounting substrate 1. The supply amount of the solder paste 8 is increased. On the other hand, the print mask 9 facing the four corners (corner portions) of the A region of the mounting substrate 1 has an opening having a second opening diameter that is relatively small (smaller than the first opening diameter). The portion 9a is formed to reduce the supply amount of the solder paste 8. And the printing mask 9 which opposes area | regions other than the center part and four corners (corner part) of the A area | region of the mounting substrate 1 has a 3rd opening diameter smaller than a 1st opening diameter and larger than a 2nd opening diameter. Opening 9a is formed.

このように、印刷マスク9の開口部9aの開口径を変えることによって、実装基板1のA領域の中心部に半田ペースト8を多く供給し、四隅(角部)に半田ペースト8を少なく供給する。これによって、実装基板1のA領域の四隅(角部)には、その後のリフロー処理によって体積の小さい半田ボール(伝導経路)13を形成することができるので、半田ボール(伝導経路)13のブリッジを防止することができる。また、実装基板1のA領域の中心部には、多量の半田が供給されて、その後のリフロー処理によって第1BGA10aの裏面に形成されたバンプ・ランド30と半田ボール(BGAボール)12aとの接続部分が補強されるので、半田ボール(伝導経路)13のボール落ちを防止することができる。   In this way, by changing the opening diameter of the opening 9a of the printing mask 9, a large amount of solder paste 8 is supplied to the center of the region A of the mounting substrate 1, and a small amount of solder paste 8 is supplied to the four corners (corners). . Thereby, solder balls (conduction paths) 13 having a small volume can be formed at the four corners (corners) of the area A of the mounting substrate 1 by a subsequent reflow process. Can be prevented. Further, a large amount of solder is supplied to the central portion of the A region of the mounting substrate 1, and the connection between the bump land 30 formed on the back surface of the first BGA 10a and the solder ball (BGA ball) 12a by the subsequent reflow process. Since the portion is reinforced, it is possible to prevent the solder balls (conduction paths) 13 from falling off.

一方、第2BGA10bは、リフロー処理を施した後、室温に戻したときの形状がその中心部が裏面方向に突き出す凹形状となるので、半田ペースト8と半田ボール(BGAボール)12との未融合が懸念される。そこで、図15(b)に示すように、実装基板1のB領域の四隅(角部)に対向する印刷マスク9には、相対的に径が大きい第4開口径を有する開口部9aを形成して、半田ペースト8の供給量を多くする。実装基板1の外周領域の四隅(角部)以外の領域に対向する印刷マスク9には、第4開口径よりも小さい第5開口径を有する開口部9aを形成する。   On the other hand, the second BGA 10b has a concave shape in which the central portion protrudes in the back surface direction after returning to room temperature after the reflow treatment, so that the solder paste 8 and the solder ball (BGA ball) 12 are not fused. Is concerned. Therefore, as shown in FIG. 15B, the printing mask 9 facing the four corners (corner portions) of the B region of the mounting substrate 1 is formed with an opening portion 9a having a relatively large fourth opening diameter. Thus, the supply amount of the solder paste 8 is increased. An opening 9 a having a fifth opening diameter smaller than the fourth opening diameter is formed in the print mask 9 that faces areas other than the four corners (corners) of the outer peripheral area of the mounting substrate 1.

このように、印刷マスク9の開口部9aの開口径を変えることによって、実装基板1のB領域の四隅(角部)に半田ペースト8を多く供給する。これによって、実装基板1のB領域の四隅(角部)には、その後のリフロー処理によって体積の大きい半田ボール(伝導経路)13を形成することができるので、半田ペースト8と半田ボール(BGAボール)12との未融合を防止することができる。   In this way, by changing the opening diameter of the opening 9 a of the printing mask 9, a large amount of solder paste 8 is supplied to the four corners (corners) of the B region of the mounting substrate 1. As a result, the solder balls 8 and the solder balls (BGA balls) can be formed at the four corners (corner portions) of the B region of the mounting substrate 1 by the subsequent reflow process. ) Unfused with 12 can be prevented.

図15(a)に示した実装基板1のA領域に対向する印刷マスク9では、互いに開口径の異なる3種類の開口部(第1開口径、第2開口径および第3開口径)を形成し、図15(b)に示した実装基板1のB領域に対向する印刷マスク9では、互いに開口径の異なる2種類の開口部(第4開口径および第5開口径)を形成したが、これに限定されないことは言うまでもない。例えば実装基板1のA領域に対向する印刷マスク9では、互いに開口径の異なる4種類以上の開口部を形成し、実装基板1のB領域に対向する印刷マスク9では、互いに開口径の異なる3種類以上の開口部を形成することもできる。   In the printing mask 9 facing the region A of the mounting substrate 1 shown in FIG. 15A, three types of openings (first opening diameter, second opening diameter, and third opening diameter) having different opening diameters are formed. In the printing mask 9 facing the region B of the mounting substrate 1 shown in FIG. 15B, two types of openings (fourth opening diameter and fifth opening diameter) having different opening diameters were formed. Needless to say, the present invention is not limited to this. For example, the print mask 9 facing the A region of the mounting substrate 1 forms four or more types of openings having different opening diameters, and the printing mask 9 facing the B region of the mounting substrate 1 has 3 different opening diameters. More than one type of opening can be formed.

次に、図16に示すように、実装基板1の第1主面1x上に第1BGA10aおよび第2BGA10bを搭載する(図1のBGA搭載工程)。   Next, as shown in FIG. 16, the first BGA 10a and the second BGA 10b are mounted on the first main surface 1x of the mounting substrate 1 (BGA mounting step in FIG. 1).

詳細に説明すると、実装基板1の第1主面1xのA領域に、A領域に形成された複数のバンプ・ランド3と第1BGA10aに供給された複数の半田ボール(BGAボール)12aとが対向するように、複数のバンプ・ランド3の表面に形成された半田ペースト8を介して第1BGA10aを配置する。同様に、実装基板1の第1主面1xのB領域に、B領域に形成された複数のバンプ・ランド3と第2BGA10bに供給された複数の半田ボール(BGAボール)12bとが対向するように、複数のバンプ・ランド3の表面に形成された半田ペースト8を介して第2BGA10bを配置する。   More specifically, a plurality of bump lands 3 formed in the A region and a plurality of solder balls (BGA balls) 12a supplied to the first BGA 10a are opposed to the A region of the first main surface 1x of the mounting substrate 1. As described above, the first BGA 10a is disposed via the solder paste 8 formed on the surfaces of the plurality of bump lands 3. Similarly, a plurality of bump lands 3 formed in the B region and a plurality of solder balls (BGA balls) 12b supplied to the second BGA 10b are opposed to the B region of the first main surface 1x of the mounting substrate 1. In addition, the second BGA 10b is disposed via the solder paste 8 formed on the surfaces of the plurality of bump lands 3.

図17に、本実施の形態1による実装基板1に搭載されるBGA10の構造の一例を示す。図17(a)および(b)はそれぞれBGA10の要部断面図およびBGA10の裏面に供給された半田ボール(BGAボール)12の配列図である。   FIG. 17 shows an example of the structure of the BGA 10 mounted on the mounting substrate 1 according to the first embodiment. FIGS. 17A and 17B are a cross-sectional view of the main part of the BGA 10 and an array of the solder balls (BGA balls) 12 supplied to the back surface of the BGA 10, respectively.

本実施の形態におけるBGA10は、ガラスエポキシ系樹脂から成り、かつ上面(表面)15x、この上面15xとは反対側の下面(裏面)15y、およびこの下面15yに形成された複数のバンプ・ランド(電極パッド)21を有する配線基板15と、シリコンから成り、かつ主面(表面)、この主面とは反対側の裏面、およびこの主面に形成された半導体素子を有し、配線基板15の上面15xに搭載された半導体チップ16と、エポキシ系樹脂から成り、半導体チップ16を封止する樹脂封止体(封止体)25と、配線基板15の下面15yに形成された複数のバンプ・ランド21のそれぞれに形成された複数の半田ボール(BGAボール)12と、を含むパッケージ構造になっている。なお、配線基板15の上面15xおよび下面15yのそれぞれにおける平面形状は、四角形からなる。   The BGA 10 in the present embodiment is made of a glass epoxy resin and has an upper surface (front surface) 15x, a lower surface (back surface) 15y opposite to the upper surface 15x, and a plurality of bump lands ( A wiring board 15 having an electrode pad) 21, a main surface (front surface) made of silicon, a back surface opposite to the main surface, and a semiconductor element formed on the main surface; A semiconductor chip 16 mounted on the upper surface 15x, a resin sealing body (sealing body) 25 made of an epoxy resin and sealing the semiconductor chip 16, and a plurality of bumps formed on the lower surface 15y of the wiring substrate 15 The package structure includes a plurality of solder balls (BGA balls) 12 formed on each of the lands 21. The planar shape of each of the upper surface 15x and the lower surface 15y of the wiring board 15 is a quadrangle.

<半導体チップ>
配線基板15の上面に接着剤(ダイボンド材)17を介して搭載された半導体チップ16は、その厚さ方向と交差する平面形状が四角形になっている。なお、本実施の形態1で使用する接着剤17は、ペースト状の接着剤であるが、これに限定されるものではなく、フィルム状の接着剤を用いてもよい。
<Semiconductor chip>
The semiconductor chip 16 mounted on the upper surface of the wiring board 15 via an adhesive (die bonding material) 17 has a quadrangular planar shape intersecting the thickness direction. In addition, although the adhesive 17 used in this Embodiment 1 is a paste-form adhesive, it is not limited to this, You may use a film-form adhesive.

また、半導体チップ16は、これに限定されないが、主に、半導体基板と、この半導体基板の主面(表面)に形成された複数の半導体素子(コア電源回路を含む内部回路、入出力回路)と、半導体基板の主面において絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜とを有する構成になっている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム、タングステンまたは銅などの金属膜で形成されている。表面保護膜は、例えば酸化シリコン膜または窒化シリコン膜等の無機絶縁膜および有機絶縁膜を積み重ねた多層膜で形成されている。   The semiconductor chip 16 is not limited to this, but mainly includes a semiconductor substrate and a plurality of semiconductor elements (an internal circuit including a core power supply circuit, an input / output circuit) formed on the main surface (front surface) of the semiconductor substrate. And a multilayer wiring layer in which a plurality of insulating layers and wiring layers are stacked on the main surface of the semiconductor substrate, and a surface protection film formed so as to cover the multilayer wiring layer. The insulating layer is made of, for example, a silicon oxide film. The wiring layer is formed of a metal film such as aluminum, tungsten, or copper. The surface protective film is formed of a multilayer film in which an inorganic insulating film and an organic insulating film such as a silicon oxide film or a silicon nitride film are stacked.

半導体チップ16の主面には、前述した半導体素子と電気的に接続された複数の電極パッド18が半導体チップ16の各辺に沿って配置されている(図17(a)には、複数の電極パッド18のうちの一部を記載)。これら電極パッド18は、半導体チップ16の多層配線層のうちの最上層の配線からなり、半導体チップ16の表面保護膜にそれぞれの電極パッド18に対応して形成された開口部により露出している。   On the main surface of the semiconductor chip 16, a plurality of electrode pads 18 electrically connected to the semiconductor elements described above are arranged along each side of the semiconductor chip 16 (FIG. 17A shows a plurality of electrode pads 18. A part of the electrode pad 18 is described). These electrode pads 18 are composed of the uppermost wiring of the multilayer wiring layers of the semiconductor chip 16 and are exposed through openings formed in the surface protective film of the semiconductor chip 16 corresponding to the respective electrode pads 18. .

<配線基板>
配線基板15は、その厚さ方向と交差する平面形状が四角形になっている。配線基板15は、これに限定されないが、多層配線構造から成り、本実施の形態1では4つの配線層を有している。詳細に説明すると、配線基板15は、コア材と、このコア材の表面に形成された配線層(配線基板15における上から2番目の配線層)と、この配線層を覆うように形成された絶縁層と、この絶縁層の表面に形成された配線層(配線基板15における最上層の配線層)とを有している。ここで、複数のボンディングリード(電極パッド)19は、最上層の配線層に形成された配線の一部から成り、この最上層の配線層を覆うようにして形成された保護膜20から露出している。さらに、配線基板15は、このコア材の表面と反対側に位置する裏面に形成された配線層(配線基板15における上から3番目の配線層)と、この配線層を覆うように形成された絶縁層と、この絶縁層の表面に形成された配線層(配線基板15における最下層の配線層)とを有している。ここで、複数のバンプ・ランド(電極パッド)21は、最下層の配線層に形成された配線の一部から成り、この最下層の配線層を覆うようにして形成された保護膜22から露出している。
<Wiring board>
The wiring board 15 has a quadrangular planar shape that intersects the thickness direction. Although not limited to this, the wiring board 15 has a multilayer wiring structure and has four wiring layers in the first embodiment. More specifically, the wiring board 15 is formed so as to cover the core material, the wiring layer formed on the surface of the core material (second wiring layer from the top in the wiring board 15), and the wiring layer. It has an insulating layer and a wiring layer (the uppermost wiring layer in the wiring board 15) formed on the surface of the insulating layer. Here, the plurality of bonding leads (electrode pads) 19 are formed of a part of the wiring formed in the uppermost wiring layer, and are exposed from the protective film 20 formed so as to cover the uppermost wiring layer. ing. Further, the wiring board 15 is formed so as to cover the wiring layer (third wiring layer from the top in the wiring board 15) formed on the back surface located on the opposite side to the front surface of the core material. It has an insulating layer and a wiring layer (the lowermost wiring layer in the wiring board 15) formed on the surface of the insulating layer. Here, the plurality of bump lands (electrode pads) 21 are formed of a part of the wiring formed in the lowermost wiring layer, and are exposed from the protective film 22 formed so as to cover the lowermost wiring layer. is doing.

また、配線基板15は、配線基板15の上面15xから下面15y、あるいはコア材の表面から裏面に向かって形成された複数の貫通孔(ビア)23のそれぞれの内部(内壁)に導電性部材(配線)を有している。なお、コア材の各絶縁層は、例えばガラス繊維にエポキシ系またはポリイミド系の熱硬化性の樹脂を含浸させた高弾性樹脂基板で形成されている。配線基板15の各配線層は、例えば銅を主成分とする金属膜で形成されている。配線基板15の表面上の保護膜20は、主に配線基板15の最上層に形成された配線を保護する目的で形成され、配線基板15の裏面上の保護膜22は、主に配線基板15の最下層に形成された配線を保護する目的で形成されている。   In addition, the wiring substrate 15 has a conductive member (inner wall) in each of the through holes (vias) 23 formed from the upper surface 15x to the lower surface 15y of the wiring substrate 15 or from the front surface to the back surface of the core material. Wiring). Each insulating layer of the core material is formed of, for example, a highly elastic resin substrate in which a glass fiber is impregnated with an epoxy or polyimide thermosetting resin. Each wiring layer of the wiring board 15 is formed of, for example, a metal film containing copper as a main component. The protective film 20 on the surface of the wiring board 15 is formed mainly for the purpose of protecting the wiring formed on the uppermost layer of the wiring board 15, and the protective film 22 on the back surface of the wiring board 15 is mainly used for the wiring board 15. It is formed for the purpose of protecting the wiring formed in the lowermost layer.

配線基板15に形成された複数の最上層配線と複数の最下層配線とは、コア材を貫通する複数の貫通孔23の内部に形成される導電性部材(配線)によってそれぞれ電気的に接続されている。   The plurality of uppermost layer wirings and the plurality of lowermost layer wirings formed on the wiring board 15 are electrically connected to each other by conductive members (wirings) formed inside the plurality of through holes 23 penetrating the core material. ing.

<ワイヤ>
半導体チップ16の主面に配置された複数の電極パッド18と、配線基板15の上面15xに配置された複数のボンディングリード19とが、複数の導電性部材(本実施の形態1では、ワイヤ)24によってそれぞれ電気的に接続されている(図17(a)には、複数の導電性部材24のうちの一部を記載)。導電性部材24には、例えば金線を用いる。導電性部材24は、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング(ボールボンディング)法により、半導体チップ16の主面に配置された電極パッド18と配線基板15の上面15xに配置されたボンディングリード19とに接続される。
<Wire>
A plurality of electrode pads 18 arranged on the main surface of the semiconductor chip 16 and a plurality of bonding leads 19 arranged on the upper surface 15x of the wiring substrate 15 are a plurality of conductive members (wires in the first embodiment). 24 are electrically connected to each other (a part of the plurality of conductive members 24 is shown in FIG. 17A). For example, a gold wire is used for the conductive member 24. The conductive member 24 is disposed on the electrode pad 18 disposed on the main surface of the semiconductor chip 16 and the upper surface 15x of the wiring substrate 15 by, for example, a nail head bonding (ball bonding) method using ultrasonic vibration in combination with thermocompression bonding. It is connected to the bonding lead 19.

半導体チップ16および導電性部材24は、配線基板15の上面15x上に形成された樹脂封止体(封止体)25によって封止されている。樹脂封止体25は、低応力化を図る目的として、例えばフェノール系硬化剤、シリコーンゴムおよび多数のフィラー(例えばシリカ)等が添加されたエポキシ系の熱硬化性絶縁樹脂で形成されている。樹脂封止体25は、例えばトランスファモールド法により形成される。   The semiconductor chip 16 and the conductive member 24 are sealed by a resin sealing body (sealing body) 25 formed on the upper surface 15x of the wiring board 15. The resin sealing body 25 is formed of an epoxy-based thermosetting insulating resin to which, for example, a phenol-based curing agent, silicone rubber, and a large number of fillers (for example, silica) are added, for the purpose of reducing stress. The resin sealing body 25 is formed by, for example, a transfer mold method.

<外部端子(BGAボール)>
配線基板15の下面15yに形成された複数のバンプ・ランド21には、複数の半田ボール(BGAボール)12が形成されている。前述したように、複数のバンプ・ランド21は、配線基板15の下面15y上の保護膜22にそれぞれのバンプ・ランド21に対応して形成された開口部により露出しており、複数の半田ボール(BGAボール)12は、複数のバンプ・ランド21とそれぞれ電気的に、かつ機械的に接続されている。半田ボール(BGAボール)12としては、鉛を実質的に含まない鉛フリー半田組成の半田バンプ、例えばSn−3[wt%]Ag−0.5[wt%]Cu組成の半田バンプが用いられる。
<External terminal (BGA ball)>
A plurality of solder balls (BGA balls) 12 are formed on the plurality of bump lands 21 formed on the lower surface 15 y of the wiring board 15. As described above, the plurality of bump lands 21 are exposed in the protective film 22 on the lower surface 15y of the wiring board 15 through the openings formed corresponding to the respective bump lands 21, and the plurality of solder balls The (BGA ball) 12 is electrically and mechanically connected to the plurality of bump lands 21. As the solder ball (BGA ball) 12, a solder bump having a lead-free solder composition that does not substantially contain lead, for example, a solder bump having a Sn-3 [wt%] Ag-0.5 [wt%] Cu composition is used. .

次に、図18に示すように、第1BGA10aおよび第2BGA10bを搭載した実装基板1にリフロー処理を施す(図1の第1回リフロー半田付け工程)。   Next, as shown in FIG. 18, a reflow process is performed on the mounting substrate 1 on which the first BGA 10a and the second BGA 10b are mounted (first reflow soldering step in FIG. 1).

リフロー処理の温度は、例えば220〜240℃である。このリフロー処理により、第1BGA10aに供給されている半田ボール(BGAボール)12aと実装基板1のA領域に形成された複数のバンプ・ランド3の表面に印刷された半田ペースト8とが溶融し一体化して、バンプ・ランド3の表面および側面を覆うように、新たな半田ボール(伝導経路)13が形成される。この新たに形成された半田ボール(伝導経路)13が、BGA10と実装基板1との間で電気的な信号の入出力を行うための伝導経路となる。なお、複数の半田ボール(BGAボール)12aを第1BGA10aに実装する際には、半田ペースト(半田ボール用半田ペースト)を介して第1BGA10aの裏面に形成された複数のバンプ・ランド30にそれぞれボール状電極を接続することによって、半田ボール(BGAボール)12が形成されている。従って、上記半田ボール(伝導経路)13には、複数の半田ボール(BGAボール)12aを第1BGA10aに実装する際に用いた上記半田ペーストも含まれている。   The temperature of the reflow process is, for example, 220 to 240 ° C. By this reflow process, the solder balls (BGA balls) 12a supplied to the first BGA 10a and the solder paste 8 printed on the surfaces of the plurality of bump lands 3 formed in the area A of the mounting substrate 1 are melted and integrated. Thus, a new solder ball (conduction path) 13 is formed so as to cover the surface and side surface of the bump land 3. The newly formed solder ball (conduction path) 13 becomes a conduction path for inputting and outputting electrical signals between the BGA 10 and the mounting substrate 1. When a plurality of solder balls (BGA balls) 12a are mounted on the first BGA 10a, the balls are respectively applied to the plurality of bump lands 30 formed on the back surface of the first BGA 10a via a solder paste (solder paste for solder balls). Solder balls (BGA balls) 12 are formed by connecting the shaped electrodes. Therefore, the solder ball (conduction path) 13 includes the solder paste used when the plurality of solder balls (BGA balls) 12a are mounted on the first BGA 10a.

同時に、第2BGA10bに供給されている半田ボール(BGAボール)12bと実装基板1のB領域に形成された複数のバンプ・ランド3の表面に印刷された半田ペースト8とが溶融し一体化して、バンプ・ランド3の表面および側面を覆うように半田ボール(伝導経路)13が形成される。なお、上述した第1BGA10aと同様に、上記半田ボール(伝導経路)13には、複数の半田ボール(BGAボール)12bを第2BGA10bに実装する際に用いた半田ペーストも含まれている。   At the same time, the solder balls (BGA balls) 12b supplied to the second BGA 10b and the solder paste 8 printed on the surfaces of the plurality of bump lands 3 formed in the B region of the mounting substrate 1 are melted and integrated, Solder balls (conduction paths) 13 are formed so as to cover the surface and side surfaces of the bump land 3. Similar to the first BGA 10a described above, the solder ball (conduction path) 13 also includes a solder paste used when a plurality of solder balls (BGA balls) 12b are mounted on the second BGA 10b.

このとき、第1BGA10aは、前述したように、その中心部を表面方向に突き出す凸形状となるので、半田ボール(伝導経路)13のブリッジが懸念される。しかし、実装基板1のA領域の中心部に半田ペースト8を多く供給し、外周領域の四隅(角部)に半田ペースト8を少なく供給しているので、リフロー処理によって、実装基板1のA領域の中心部には体積の大きい半田ボール(伝導経路)13が形成され、実装基板1のA領域の四隅(角部)には体積の小さい半田ボール(伝導経路)13が形成される。これにより、第1BGA10aの外周領域における半田ボール(伝導経路)13のブリッジを防止することができる。   At this time, as described above, the first BGA 10a has a convex shape that protrudes its central portion in the surface direction, so there is a concern about the bridge of the solder balls (conduction paths) 13. However, since a large amount of solder paste 8 is supplied to the center of the A region of the mounting substrate 1 and a small amount of solder paste 8 is supplied to the four corners (corner portions) of the outer peripheral region, the A region of the mounting substrate 1 is obtained by reflow processing. A solder ball (conduction path) 13 having a large volume is formed at the center of the substrate, and solder balls (conduction paths) 13 having a small volume are formed at the four corners (corner portions) of the area A of the mounting substrate 1. Thereby, the bridge of the solder ball (conduction path) 13 in the outer peripheral region of the first BGA 10a can be prevented.

また、第2BGA10bは、前述したように、その中心部を裏面方向に突き出す凹形状となるので、半田ペースト8と半田ボール(BGAボール)12bとの未融合が懸念される。しかし、実装基板1のB領域の外周領域の四隅(角部)に半田ペースト8を多く供給しているので、リフロー処理によって、実装基板1のB領域の四隅(角部)には体積の大きい半田ボール(伝導経路)13が形成される。これにより、第2BGA10bの外周領域における半田ペースト8と半田ボール(BGAボール)12bとの未融合を防止することができる。   Further, as described above, since the second BGA 10b has a concave shape that protrudes its central portion in the back surface direction, there is a concern that the solder paste 8 and the solder balls (BGA balls) 12b are not fused. However, since a large amount of solder paste 8 is supplied to the four corners (corner portions) of the outer peripheral region of the B region of the mounting substrate 1, a large volume is provided to the four corners (corner portions) of the B region of the mounting substrate 1 by reflow processing. Solder balls (conduction paths) 13 are formed. Thereby, unfusion of the solder paste 8 and the solder ball (BGA ball) 12b in the outer peripheral region of the second BGA 10b can be prevented.

次に、図19に示すように、実装基板1を反転する(図1の実装基板反転工程)。   Next, as shown in FIG. 19, the mounting substrate 1 is reversed (mounting substrate reversing step of FIG. 1).

次に、図20に示すように、実装基板1の第2主面(下面、裏面)1yに形成された複数のバンプ・ランド5の表面に半田ペースト(半導体装置用半田ペースト)26を供給する(図1の第2主面半田ペースト印刷工程)。   Next, as shown in FIG. 20, a solder paste (solder paste for a semiconductor device) 26 is supplied to the surfaces of the plurality of bump lands 5 formed on the second main surface (lower surface, back surface) 1y of the mounting substrate 1. (Second main surface solder paste printing step in FIG. 1).

半田ペースト26には、実装基板1の第1主面1x側と同様に、例えば鉛を実質的に含まない鉛フリー半田(例えばSn−3[wt%]Ag−0.5[wt%]Cu組成)を用いる。鉛フリー半田の融点は217℃であり、後の工程で半田ペースト26を溶融する際(図1の第2回リフロー半田付け工程)には、実装基板に220〜240℃の熱が加えられる。また、半田ペースト26の供給には、例えば実装基板1の第2主面1yに形成された複数のバンプ・ランド5に対向する位置に開口部27aを有する印刷マスク27を用いた半田ペースト印刷法を用いる。   Similar to the first main surface 1x side of the mounting substrate 1, the solder paste 26 includes, for example, lead-free solder substantially free of lead (for example, Sn-3 [wt%] Ag-0.5 [wt%] Cu Composition). The melting point of the lead-free solder is 217 ° C., and when the solder paste 26 is melted in the subsequent step (second reflow soldering step in FIG. 1), heat of 220 to 240 ° C. is applied to the mounting substrate. For supplying the solder paste 26, for example, a solder paste printing method using a printing mask 27 having openings 27a at positions facing the plurality of bump lands 5 formed on the second main surface 1y of the mounting substrate 1. Is used.

ここで、前述した第1主面半田ペースト印刷工程(図3〜図15を用いて説明した工程)と同様に、複数のバンプ・ランド5の表面に供給される半田ペースト26は、複数のバンプ・ランド5毎に適する量が供給される。個々のバンプ・ランド5に供給される半田ペースト26の適する量を決定する方法および半田ペースト26を供給する方法については、前述した第1主面半田ペースト印刷工程と同様であるので、ここでの詳細な説明は省略する。   Here, in the same manner as the first main surface solder paste printing step described above (the step described with reference to FIGS. 3 to 15), the solder paste 26 supplied to the surfaces of the plurality of bump lands 5 is a plurality of bumps. -A suitable amount for each land 5 is supplied. The method for determining an appropriate amount of the solder paste 26 to be supplied to each bump land 5 and the method for supplying the solder paste 26 are the same as those in the first main surface solder paste printing step described above. Detailed description is omitted.

例えば実装基板1の第2主面1yのC領域には、第3BGA10cが実装されるが、この第3BGA10cが、例えば前述した第2BGA10bと同様な構造のBGAである場合は、リフロー処理を施した後、室温に戻したときの形状がその中心部が裏面方向に突き出す凹形状となる。この場合は、半田ペースト26と半田ボール(BGAボール)12cとの未融合が懸念される。そこで、前述した図15(b)に示すように、実装基板1において平面形状が四角形からなるC領域の外周領域の四隅(角部)に対向する印刷マスク27には、相対的に径が大きい第4開口径を有する開口部27aを形成して、半田ペースト26の供給量を多くする。実装基板1の四隅(角部)以外の領域に対向する印刷マスク27には、第4開口径よりも小さい第5開口径を有する開口部27aを形成する。   For example, the third BGA 10c is mounted on the C region of the second main surface 1y of the mounting substrate 1, and when the third BGA 10c is a BGA having the same structure as the second BGA 10b described above, for example, a reflow process was performed. After that, the shape when the temperature is returned to room temperature becomes a concave shape whose central portion protrudes in the back surface direction. In this case, there is a concern that the solder paste 26 and the solder ball (BGA ball) 12c are not fused. Therefore, as shown in FIG. 15B described above, the print mask 27 facing the four corners (corner portions) of the outer peripheral region of the C region having a square shape on the mounting substrate 1 has a relatively large diameter. The opening 27a having the fourth opening diameter is formed to increase the supply amount of the solder paste 26. An opening 27 a having a fifth opening diameter smaller than the fourth opening diameter is formed in the printing mask 27 facing the region other than the four corners (corner portions) of the mounting substrate 1.

このように、印刷マスク27の開口部27aの開口径を変えることによって、実装基板1のC領域が外周領域の四隅(角部)に半田ペースト26を多く供給する。これによって、実装基板1のC領域の四隅(角部)には、その後のリフロー処理によって体積の大きい半田ボール(伝導経路)13を形成することができるので、半田ペースト26と半田ボール(BGAボール)12cとの未融合を防止することができる。   In this way, by changing the opening diameter of the opening 27a of the printing mask 27, a large amount of solder paste 26 is supplied from the C region of the mounting substrate 1 to the four corners (corner portions) of the outer peripheral region. As a result, solder balls (conduction paths) 13 having a large volume can be formed at the four corners (corner portions) of the C region of the mounting substrate 1 by the subsequent reflow process. Therefore, the solder paste 26 and the solder balls (BGA balls) ) Unfusion with 12c can be prevented.

次に、図21に示すように、実装基板1の第2主面1y上に第3BGA10c、第1搭載部品10d、および第2搭載部品10eを搭載する(図1のBGAおよび部品搭載工程)。   Next, as shown in FIG. 21, the third BGA 10c, the first mounting component 10d, and the second mounting component 10e are mounted on the second main surface 1y of the mounting substrate 1 (BGA and component mounting step in FIG. 1).

詳細に説明すると、実装基板1の第2主面1yのC領域に、C領域に形成された複数のバンプ・ランド5の表面に形成(供給、印刷)された半田ペースト26と第3BGA10cに形成(供給)された複数の半田ボール(BGAボール)12cとが対向するように、第3BGA10cが搭載される。同時に、実装基板1の第2主面1yのD領域に、D領域に形成された複数のバンプ・ランド5の表面に印刷された半田ペースト26と第1搭載部品10dの側面に形成された電極12dとが接するように、第1搭載部品10dが搭載される。また、同時に、実装基板1の第2主面1yのE領域に、E領域に形成された複数のバンプ・ランド5の表面に印刷された半田ペースト26と第2搭載部品10eの側面に形成された電極12eとが接するように、第2搭載部品10eが搭載される。   More specifically, the solder paste 26 and the third BGA 10c are formed (supplied and printed) on the surfaces of the plurality of bump lands 5 formed in the C region in the C region of the second main surface 1y of the mounting substrate 1. The third BGA 10c is mounted so that the supplied solder balls (BGA balls) 12c face each other. At the same time, the solder paste 26 printed on the surface of the plurality of bump lands 5 formed in the D region and the electrode formed on the side surface of the first mounting component 10d on the D region of the second main surface 1y of the mounting substrate 1 The first mounting component 10d is mounted so as to be in contact with 12d. At the same time, the solder paste 26 printed on the surface of the plurality of bump lands 5 formed in the E region and the side surface of the second mounting component 10e are formed in the E region of the second main surface 1y of the mounting substrate 1. The second mounting component 10e is mounted so as to be in contact with the electrode 12e.

次に、図22に示すように、第3BGA10c、第1搭載部品10dおよび第2搭載部品10eを搭載した実装基板1にリフロー処理を施す(図1の第2回リフロー半田付け工程)。   Next, as shown in FIG. 22, a reflow process is performed on the mounting substrate 1 on which the third BGA 10c, the first mounting component 10d, and the second mounting component 10e are mounted (second reflow soldering step in FIG. 1).

リフロー処理の温度は、例えば220〜240℃である。このリフロー処理により、第3BGA10cに供給されている半田ボール(BGAボール)12cと実装基板1のC領域に形成された複数のバンプ・ランド5の表面に印刷された半田ペースト26とが溶融し一体化して、バンプ・ランド5の表面および側面を覆うように半田ボール(伝導経路)13が形成される。なお、上述した第1BGA10aおよび第2BGA10bと同様に、上記半田ボール(伝導経路)13には、複数の半田ボール(BGAボール)12cを第3BGA10cに実装する際に用いた半田ペーストも含まれている。   The temperature of the reflow process is, for example, 220 to 240 ° C. By this reflow process, the solder balls (BGA balls) 12c supplied to the third BGA 10c and the solder paste 26 printed on the surfaces of the plurality of bump lands 5 formed in the region C of the mounting substrate 1 are melted and integrated. Thus, solder balls (conduction paths) 13 are formed so as to cover the surface and side surfaces of the bump lands 5. Similar to the first BGA 10a and the second BGA 10b described above, the solder ball (conduction path) 13 includes a solder paste used when a plurality of solder balls (BGA balls) 12c are mounted on the third BGA 10c. .

同時に、第1搭載部品10dの電極12dと実装基板1のD領域に形成された複数のバンプ・ランド5の表面に印刷された半田ペースト26とが溶融し一体化する。同時に、第2搭載部品10eの電極12eと実装基板1のE領域に形成された複数のバンプ・ランド5の表面に印刷された半田ペースト26とが溶融し一体化する。   At the same time, the electrode 12d of the first mounting component 10d and the solder paste 26 printed on the surfaces of the plurality of bump lands 5 formed in the D region of the mounting substrate 1 are melted and integrated. At the same time, the electrode 12e of the second mounting component 10e and the solder paste 26 printed on the surfaces of the plurality of bump lands 5 formed in the E region of the mounting substrate 1 are melted and integrated.

このとき、第3BGA10cは、その中心部を裏面方向に突き出す凹形状となるので、半田ペースト26と半田ボール(BGAボール)12cとの未融合が懸念される。しかし、実装基板1のC領域の外周領域の四隅(角部)に半田ペースト26を多く供給しているので、リフロー処理によって、実装基板1のC領域の四隅(角部)には体積の大きい半田ボール(伝導経路)13が形成される。これにより、第3BGA10cの外周領域における半田ペースト26と半田ボール(BGAボール)12cとの未融合を防止することができる。   At this time, since the third BGA 10c has a concave shape that protrudes the central portion in the back surface direction, there is a concern that the solder paste 26 and the solder balls (BGA balls) 12c are not fused. However, since a large amount of solder paste 26 is supplied to the four corners (corner portions) of the outer peripheral region of the C region of the mounting substrate 1, the volume is large at the four corners (corner portions) of the C region of the mounting substrate 1 by reflow processing. Solder balls (conduction paths) 13 are formed. Thereby, unfusion of the solder paste 26 and the solder ball (BGA ball) 12c in the outer peripheral region of the third BGA 10c can be prevented.

また、このとき、第1BGA10aの裏面に形成された複数のバンプ・ランド30と実装基板1の第1主面1xのA領域に形成された複数のバンプ・ランド3との間に位置する半田ボール(伝導経路)13、および第2BGA10bの裏面に形成された複数のバンプ・ランド30と実装基板1の第1主面1xのB領域に形成された複数のバンプ・ランド3との間に位置する半田ボール(伝導経路)13も溶融する。   At this time, the solder balls located between the plurality of bump lands 30 formed on the back surface of the first BGA 10a and the plurality of bump lands 3 formed in the area A of the first main surface 1x of the mounting substrate 1 (Conduction path) 13 and a plurality of bump lands 30 formed on the back surface of the second BGA 10b and a plurality of bump lands 3 formed in a B region of the first main surface 1x of the mounting substrate 1 The solder balls (conduction paths) 13 are also melted.

しかし、前述したように、第1BGA10aは、実装基板1のA領域の中心部に半田ペースト8を多く供給しているので、そこには体積の大きい半田ボール(BGAボール)12が形成されており、半田ボール(伝導経路)13のボール落ちを防止することができる。また、第1BGA10aは、実装基板1のA領域の外周領域の四隅(角部)に半田ペースト8を少なく供給しているので、そこには体積の小さい半田ボール(伝導経路)13が形成されており、半田ボール(伝導経路)13のブリッジを防止することができる。また、第2BGA10bは、実装基板1のB領域の外周領域の四隅(角部)に半田ペースト8を少なく供給しているので、そこには体積の小さい半田ボール(伝導経路)13が形成されており、半田ボール(伝導経路)13のブリッジを防止することができる。   However, as described above, since the first BGA 10a supplies a large amount of solder paste 8 to the center of the A region of the mounting substrate 1, a large volume solder ball (BGA ball) 12 is formed there. Further, it is possible to prevent the balls of the solder balls (conduction paths) 13 from dropping. Further, since the first BGA 10a supplies a small amount of solder paste 8 to the four corners (corner portions) of the outer peripheral area of the area A of the mounting substrate 1, solder balls (conduction paths) 13 having a small volume are formed there. Thus, bridging of the solder balls (conduction paths) 13 can be prevented. In addition, since the second BGA 10b supplies a small amount of solder paste 8 to the four corners (corner portions) of the outer peripheral region of the B region of the mounting substrate 1, solder balls (conduction paths) 13 having a small volume are formed there. Thus, bridging of the solder balls (conduction paths) 13 can be prevented.

以上、説明した工程により、実装基板1の第1主面1xのA領域に第1BGA10aが実装され、B領域に第2BGA10bが実装される。さらに、実装基板1の第2主面1yのC領域に第3BGA10cが実装され、D領域に第1搭載部品10dが実装され、E領域に第2搭載部品10eが実装される。これによって電子装置が略完成する。   As described above, the first BGA 10a is mounted in the A region of the first main surface 1x of the mounting substrate 1 and the second BGA 10b is mounted in the B region by the steps described above. Further, the third BGA 10c is mounted on the C region of the second main surface 1y of the mounting substrate 1, the first mounting component 10d is mounted on the D region, and the second mounting component 10e is mounted on the E region. This substantially completes the electronic device.

なお、本実施の形態1では、複数の半田ボール(伝導経路)13の体積を、それぞれの半田ボール(伝導経路)13が配置される箇所に必要とされる体積とする方法として、実装基板1の第1主面1xまたは第2主面1yに形成された複数のバンプ・ランド3,5の表面に、個々のバンプ・ランド3,5に適する供給量の半田ペースト8,26を印刷する方法を用いた。しかし、この方法に限定されるものではない。   In the first embodiment, the mounting substrate 1 is used as a method of setting the volume of the plurality of solder balls (conduction paths) 13 to a volume required at each solder ball (conduction path) 13 placement. Method of Printing Solder Pastes 8 and 26 in Supply Amount Suitable for Individual Bump Lands 3 and 5 on the Surfaces of the Bump Lands 3 and 5 Formed on the First Main Surface 1x or the Second Main Surface 1y Was used. However, it is not limited to this method.

例えば複数の半田ボール(伝導経路)13の体積を、それぞれの半田ボール(伝導経路)13が配置される箇所に必要とされる体積とする方法として、第1BGA10a、第2BGA10bまたは第3BGA10cの裏面に形成された複数のバンプ・ランド30の表面に、それぞれに適する供給量の半田ペーストを印刷する方法を用いてもよい。すなわち、第1BGA10a、第2BGA10bまたは第3BGA10cの裏面に半田ボール(BGAボール)12a,12b,12cを形成する際には、複数のバンプ・ランド30の表面に半田ペーストを印刷し、複数のバンプ・ランド30の表面にそれぞれボール状電極を供給した後、リフロー処理が施される。そこで、複数のバンプ・ランド30毎に適する量の半田ペーストを印刷して、予め必要な体積を有する半田ボール(BGAボール)12a,12b,12cを形成しておく。そして、この半田ボール(BGAボール)12a,12b,12cと、実装基板1の第1主面1xまたは第2主面1yに形成された複数のバンプ・ランド3,5の表面に印刷された半田ペースト8,26とを溶融させることによって、配置場所に適した形状の半田ボール(伝導経路)13を形成することができる。この場合は、実装基板1の第1主面1xまたは第2主面1yに形成された複数のバンプ・ランド3,5の表面に供給される半田ペースト8,26の量は全て同じであってもよい。   For example, as a method of setting the volume of the plurality of solder balls (conduction paths) 13 to a volume required at the place where each solder ball (conduction path) 13 is disposed, the back surface of the first BGA 10a, the second BGA 10b, or the third BGA 10c is used. A method of printing a suitable amount of solder paste on the surface of the plurality of bump lands 30 formed may be used. That is, when solder balls (BGA balls) 12a, 12b, 12c are formed on the back surface of the first BGA 10a, the second BGA 10b, or the third BGA 10c, a solder paste is printed on the surface of the plurality of bump lands 30, After supplying the ball-shaped electrodes to the surfaces of the lands 30, reflow treatment is performed. Therefore, an appropriate amount of solder paste is printed for each of the plurality of bump lands 30 to form solder balls (BGA balls) 12a, 12b, and 12c having a necessary volume in advance. The solder balls (BGA balls) 12a, 12b, and 12c and the solder printed on the surfaces of the plurality of bump lands 3 and 5 formed on the first main surface 1x or the second main surface 1y of the mounting substrate 1. By melting the pastes 8 and 26, it is possible to form solder balls (conduction paths) 13 having a shape suitable for the place of arrangement. In this case, the amounts of the solder pastes 8 and 26 supplied to the surfaces of the plurality of bump lands 3 and 5 formed on the first main surface 1x or the second main surface 1y of the mounting substrate 1 are all the same. Also good.

このように、本実施の形態1によれば、BGA10(例えば第1BGA10a、第2BGA10b、第3BGA10c)の裏面に形成された複数のバンプ・ランド30と実装基板1の第1主面1xまたは第2主面1yに形成された複数のバンプ・ランド3,5とを接続する複数の半田ボール(伝導経路)13の体積を、それぞれの半田ボール(伝導経路)13が配置される箇所に必要とされる体積とすることによって、実装基板1の第1主面1xまたは第2主面1yにBGA10を実装する際に生じる不具合(半田ペーストと半田ボール(BGAボール)との未融合、半田ボール(伝導経路)のブリッジ、および半田ボール(伝導経路)のボール落ち)を防止することができる。   Thus, according to the first embodiment, the plurality of bump lands 30 formed on the back surface of the BGA 10 (for example, the first BGA 10a, the second BGA 10b, and the third BGA 10c) and the first main surface 1x or the second of the mounting substrate 1 are provided. The volume of the plurality of solder balls (conduction paths) 13 connecting the plurality of bump lands 3 and 5 formed on the main surface 1y is required at the place where each solder ball (conduction path) 13 is disposed. By setting the volume to a predetermined level, defects that occur when the BGA 10 is mounted on the first main surface 1x or the second main surface 1y of the mounting substrate 1 (unfused solder paste and solder balls (BGA balls), solder balls (conduction) Path) and solder balls (conduction paths) can be prevented from falling.

具体的には、実装基板1の第1主面1xまたは第2主面1yに搭載されるBGA10の加熱による変形(反り量および反り形状)を解析し、BGA10の裏面に形成された複数のバンプ・ランド30と実装基板1の第1主面1xまたは第2主面1yに形成された複数のバンプ・ランド3,5とを接続する個々の半田ボール(伝導経路)13の形状を算出することによって、個々のバンプ・ランド3,5に適する半田ペースト8,26の供給量を求める。そして、半田ペースト8,26を供給する際に用いる印刷マスク9,27の開口部9a,27aの開口径を、個々の半田ボール(伝導経路)13の体積に合わせて変更することによって、必要な半田ペースト8,26を実装基板1の第1主面1xまたは第2主面1yに形成された複数のバンプ・ランド3,5の表面に印刷する。その後、BGA10を搭載した実装基板1にリフロー処理を施すことによって、複数の半田ボール(伝導経路)13がそれぞれ配置される箇所に必要とされる体積の半田ボール(伝導経路)13を形成する。   Specifically, the deformation (warpage amount and warpage shape) of the BGA 10 mounted on the first main surface 1x or the second main surface 1y of the mounting substrate 1 is analyzed, and a plurality of bumps formed on the back surface of the BGA 10 Calculation of the shape of each solder ball (conduction path) 13 that connects the land 30 and the plurality of bump lands 3, 5 formed on the first main surface 1 x or the second main surface 1 y of the mounting substrate 1. Thus, the supply amount of the solder pastes 8 and 26 suitable for the individual bump lands 3 and 5 is obtained. Then, the opening diameters of the openings 9a and 27a of the printing masks 9 and 27 used when supplying the solder pastes 8 and 26 are changed according to the volume of each solder ball (conduction path) 13 to be necessary. The solder pastes 8 and 26 are printed on the surfaces of the plurality of bump lands 3 and 5 formed on the first main surface 1x or the second main surface 1y of the mounting substrate 1. Thereafter, a reflow process is performed on the mounting substrate 1 on which the BGA 10 is mounted, thereby forming solder balls (conducting paths) 13 having a volume necessary for the locations where the plurality of solder balls (conducting paths) 13 are respectively arranged.

上記不具合を防止することによって、BGA10の実装歩留まりを向上させることができる。   By preventing the above problems, the mounting yield of the BGA 10 can be improved.

(実施の形態2)
前述した実施の形態1では、半田ペースト8,26を供給する際に用いる印刷マスク9,27の開口部9aの開口径を、個々の半田ボール(伝導経路)13の体積に合わせて変更することによって、必要な量の半田ペースト8,26を実装基板1の第1主面1xまたは第2主面1yに形成された複数のバンプ・ランド3,5のそれぞれの表面に印刷して、配置場所に適した形状の半田ボール(伝導経路)13を形成した。
(Embodiment 2)
In the first embodiment described above, the opening diameters of the openings 9a of the printing masks 9 and 27 used when supplying the solder pastes 8 and 26 are changed according to the volume of each solder ball (conduction path) 13. The required amount of solder paste 8, 26 is printed on the surface of each of the plurality of bump lands 3, 5 formed on the first main surface 1x or the second main surface 1y of the mounting substrate 1, thereby arranging the locations. A solder ball (conduction path) 13 having a shape suitable for the above was formed.

本実施の形態2では、前述した実施の形態1と異なり、実装基板1の第1主面1xまたは第2主面1yに形成された複数のバンプ・ランド3,5の寸法(径)を変更することによって、配置場所に適した形状の半田ボール(伝導経路)13を形成する。   In the second embodiment, unlike the first embodiment, the dimensions (diameters) of the plurality of bump lands 3 and 5 formed on the first main surface 1x or the second main surface 1y of the mounting substrate 1 are changed. As a result, a solder ball (conduction path) 13 having a shape suitable for the placement location is formed.

本実施の形態2による半導体装置の実装工程および半田ボール(伝導経路)13の形状の解析方法は、前述した実施の形態1と同様であるので、ここでの説明は省略する。本実施の形態2では、実装基板1の第1主面1xに形成された複数のバンプ・ランド3の表面に、そのバンプ・ランド3の寸法を変更することにより配置場所に適した半田ボール(伝導経路)13を形成する方法について説明する。実装基板1の第2主面1yに形成された複数のバンプ・ランド5の表面に、そのバンプ・ランド5の寸法を変更することにより配置場所に適した半田ボール(伝導経路)13を形成する方法も同様である。   Since the mounting process of the semiconductor device and the analysis method of the shape of the solder ball (conduction path) 13 according to the second embodiment are the same as those in the first embodiment, the description thereof is omitted here. In the second embodiment, a solder ball (on the surface of the plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1 is changed by changing the dimensions of the bump lands 3). A method for forming the conduction path 13 will be described. On the surface of the plurality of bump lands 5 formed on the second main surface 1y of the mounting substrate 1, solder balls (conduction paths) 13 suitable for the placement location are formed by changing the dimensions of the bump lands 5. The method is the same.

まず、前述した本実施の形態1による半田ボール(伝導経路)13の形状の<ステップ1>〜<ステップ6>に示した解析方法(前述した実施の形態1において図4〜図10を用いて説明した半田ペースト8の供給量の計算方法)を用いて、実装基板1の第1主面1xに形成される複数のバンプ・ランド3のそれぞれの径を計算する。   First, the analysis method shown in <Step 1> to <Step 6> of the shape of the solder ball (conduction path) 13 according to the first embodiment described above (using FIGS. 4 to 10 in the first embodiment described above). The diameter of each of the plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1 is calculated using the above-described method for calculating the supply amount of the solder paste 8).

具体的には、前述の<ステップ5>において、シミュレーションによって、例えば図23および図24に示す実装基板1の第1主面1xに形成された複数のバンプ・ランド3の径に関する計算結果を求める。図23は解析モデルを用いて算出された1つの半田ボール(伝導経路)13の高さと実装基板1の第1主面1xに形成された1つのバンプ・ランド3の径との関係の一例を示すグラフ図、図24は解析モデルを用いて算出された1つの半田ボール(伝導経路)13の幅と実装基板1の第1主面1xに形成された1つのバンプ・ランド3の径との関係の一例を示すグラフ図である。図23および図24では、BGA10の裏面に形成された複数のバンプ・ランド30の寸法は一定とした。また、半田ボール(伝導経路)13の体積が0.68×10−12(第1半田ボール;φ0.5mm+半田ペーストを想定した体積)の場合と0.36×10−12(第2半田ボール;φ0.4mm+半田ペーストを想定した体積)の場合について半田ボール(伝導経路)13の形状を解析している。 Specifically, in <Step 5> described above, calculation results regarding the diameters of the plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1 shown in FIGS. 23 and 24, for example, are obtained by simulation. . FIG. 23 shows an example of the relationship between the height of one solder ball (conduction path) 13 calculated using the analysis model and the diameter of one bump land 3 formed on the first main surface 1x of the mounting substrate 1. FIG. 24 is a graph showing the width of one solder ball (conduction path) 13 calculated using the analysis model and the diameter of one bump land 3 formed on the first main surface 1x of the mounting substrate 1. It is a graph which shows an example of a relationship. 23 and 24, the dimensions of the plurality of bump lands 30 formed on the back surface of the BGA 10 are constant. Further, the solder ball (conduction path) 13 has a volume of 0.68 × 10 −12 m 3 (first solder ball; φ0.5 mm + volume assuming a solder paste) and 0.36 × 10 −12 m 3 ( The shape of the solder ball (conduction path) 13 is analyzed for the case of the second solder ball (φ0.4 mm + volume assuming solder paste).

図23に示すように、同じ量の半田ペースト8が供給されても、バンプ・ランド3の径が異なることによって、半田ペースト8と半田ボール(BGAボール)12との溶融により形成される半田ボール(伝導経路)13の高さは異なり、バンプ・ランド3の径が大きいほど半田ボール(伝導経路)13の高さは低くなる。これに対して、図24に示すように、同じ量の半田ペースト8が供給されても、バンプ・ランド3の径が異なることによって、半田ペースト8と半田ボール(BGAボール)12との溶融により形成される半田ボール(伝導経路)13の幅は異なり、バンプ・ランド3の径が大きいほど半田ボール(伝導経路)13の幅は大きくなる。また、バンプ・ランド3の径が小さい場合は、半田ボール(伝導経路)13の径がバンプ・ランド3の径よりも大きくなるが、バンプ・ランド3の径が大きい場合は、半田ボール(伝導経路)13の径はバンプ・ランド3の径と同じかそれよりも小さくなり、バンプ・ランド3から半田ボール(伝導経路)13がはみ出さなくなる。例えば第2半田ペースト量でバンプ・ランド3の径が0.2mmの場合、半田ボール(伝導経路)13の径は約0.475mmであるが、バンプ・ランド3の径が0.5mmの場合、半田ボール(BGAボール)12の径は約0.5mmとなる。   As shown in FIG. 23, even when the same amount of solder paste 8 is supplied, the solder balls formed by melting the solder paste 8 and the solder balls (BGA balls) 12 due to the different diameters of the bump lands 3. The height of the (conduction path) 13 is different, and the height of the solder ball (conduction path) 13 decreases as the diameter of the bump land 3 increases. On the other hand, as shown in FIG. 24, even when the same amount of solder paste 8 is supplied, the bump lands 3 have different diameters, so that the solder paste 8 and the solder balls (BGA balls) 12 melt. The width of the solder ball (conduction path) 13 to be formed is different, and the width of the solder ball (conduction path) 13 increases as the diameter of the bump land 3 increases. When the diameter of the bump / land 3 is small, the diameter of the solder ball (conduction path) 13 is larger than the diameter of the bump / land 3, but when the diameter of the bump / land 3 is large, the solder ball (conduction) The diameter of the (path) 13 is the same as or smaller than the diameter of the bump land 3, and the solder ball (conduction path) 13 does not protrude from the bump land 3. For example, if the bump land 3 is 0.2 mm in the second solder paste amount, the diameter of the solder ball (conduction path) 13 is about 0.475 mm, but the bump land 3 is 0.5 mm. The diameter of the solder ball (BGA ball) 12 is about 0.5 mm.

従って、BGA10の反りによる半田ペースト8と半田ボール(BGAボール)12との未融合の不良(前述の図27参照)および半田ボール(伝導経路)13のボール落ち(前述の図30参照)を防止する必要がある領域には、半田ボール(伝導経路)13を高く形成するために、相対的に径の小さいバンプ・ランド3を実装基板1の第1主面1xに設ける。しかし、バンプ・ランド3の径が小さいと、半田ボール(伝導経路)13の径がバンプ・ランド3の径よりも大きくなり、半田ボール(伝導経路)13のブリッジ(前述の図29参照)が起き易くなるので、半田ボール(伝導経路)13のブリッジを防止する必要がある領域には、相対的に径の大きいバンプ・ランド3を実装基板1の第1主面1xに設ける。   Therefore, the unfused defect between the solder paste 8 and the solder ball (BGA ball) 12 due to the warpage of the BGA 10 (see FIG. 27) and the ball drop of the solder ball (conduction path) 13 (see FIG. 30) are prevented. A bump land 3 having a relatively small diameter is provided on the first main surface 1x of the mounting substrate 1 in order to form a high solder ball (conduction path) 13 in the region that needs to be formed. However, if the diameter of the bump land 3 is small, the diameter of the solder ball (conduction path) 13 is larger than the diameter of the bump land 3 and the bridge of the solder ball (conduction path) 13 (see FIG. 29 described above). Since it is easy to occur, a bump land 3 having a relatively large diameter is provided on the first main surface 1x of the mounting substrate 1 in a region where it is necessary to prevent the solder ball (conduction path) 13 from bridging.

このようにして、実装基板1の第1主面1xに形成される複数のバンプ・ランド3のそれぞれの径をシミュレーションにより算出することができる。   In this manner, the respective diameters of the plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1 can be calculated by simulation.

次に、適量の半田ペースト8を、複数のバンプ・ランド3毎に供給する。半田ペースト8の供給量を実装基板1の第1主面1xに形成された複数のバンプ・ランド3毎に変えるために、本実施の形態2では、実装基板1の第1主面1xに形成された複数のバンプ・ランド3の寸法を変更したが、印刷マスク9に形成される複数の開口部9aの開口径は一定とした。   Next, an appropriate amount of solder paste 8 is supplied for each of the plurality of bump lands 3. In the second embodiment, the solder paste 8 is formed on the first main surface 1x of the mounting substrate 1 in order to change the supply amount of the solder paste 8 for each of the plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1. The dimensions of the plurality of bump lands 3 were changed, but the opening diameters of the plurality of openings 9a formed in the printing mask 9 were constant.

図25に、実装基板1の第1主面1xに形成された複数のバンプ・ランド3に半田ペースト8を印刷する際に用いる印刷マスク9の一例の平面図を示す。図25(a)は第1BGA10aが実装されるA領域に対向する印刷マスク9の平面図であり、図25(b)は第2BGA10bが実装されるB領域に対向する印刷マスク9の平面図である。   FIG. 25 shows a plan view of an example of the print mask 9 used when the solder paste 8 is printed on the plurality of bump lands 3 formed on the first main surface 1 x of the mounting substrate 1. FIG. 25A is a plan view of the print mask 9 facing the A area where the first BGA 10a is mounted, and FIG. 25B is a plan view of the print mask 9 facing the B area where the second BGA 10b is mounted. is there.

図25(a)に示すように、実装基板1の第1主面1xのA領域に対向する印刷マスク9には、このA領域に形成された複数のバンプ・ランド3と対向するように、同一の開口径を有する複数の開口部9aが形成されている。また、図25(b)に示すように、実装基板1の第1主面1xのB領域に対向する印刷マスク9には、このB領域に形成された複数のバンプ・ランド3と対向するように、同一の開口径を有する複数の開口部9aが形成されている。   As shown in FIG. 25 (a), the print mask 9 facing the A region of the first main surface 1x of the mounting substrate 1 is opposed to the plurality of bump lands 3 formed in the A region. A plurality of openings 9a having the same opening diameter are formed. Further, as shown in FIG. 25B, the print mask 9 facing the B region of the first main surface 1x of the mounting substrate 1 faces the bump lands 3 formed in the B region. In addition, a plurality of openings 9a having the same opening diameter are formed.

図26(a)および(b)に、それぞれ第1BGA10aが実装される領域(A領域)の実装基板1の第1主面1xに形成された複数のバンプ・ランド3の配列図および第2BGA10bが実装される領域(B領域)の実装基板1の第1主面1xに形成された複数のバンプ・ランド3の配列図を示す。   FIGS. 26A and 26B are an arrangement diagram of a plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1 in the region (A region) where the first BGA 10a is mounted and a second BGA 10b, respectively. The arrangement | sequence diagram of the several bump land 3 formed in the 1st main surface 1x of the mounting board | substrate 1 of the area | region (B area | region) to be mounted is shown.

図26(a)に示すように、実装基板1の第1主面1xのA領域には、このA領域に実装される第1BGA10aに供給された複数の半田ボール(BGAボール)12aと対向するように、その複数の半田ボール(BGAボール)12aのピッチおよび寸法を考慮して、複数のバンプ・ランド3が配置されている。複数のバンプ・ランド3の表面および側面は、実装基板1の第1主面1x上を覆う保護膜4に設けられた開口部7から露出している。   As shown in FIG. 26A, the A region of the first main surface 1x of the mounting substrate 1 faces a plurality of solder balls (BGA balls) 12a supplied to the first BGA 10a mounted in the A region. As described above, the plurality of bump lands 3 are arranged in consideration of the pitch and dimensions of the plurality of solder balls (BGA balls) 12a. The surfaces and side surfaces of the plurality of bump lands 3 are exposed from the openings 7 provided in the protective film 4 covering the first main surface 1x of the mounting substrate 1.

しかし、第1BGA10aは、リフロー処理を施した後、室温に戻したときの形状がその中心部を表面方向に突き出す凸形状となるので、半田ボール(伝導経路)13のブリッジおよび半田ボール(伝導経路)13のボール落ちが懸念される。そこで、図26(a)に示すように、実装基板1のA領域の中心部には、相対的に径が小さい第1径を有するバンプ・ランド3を形成して、半田ボール(伝導経路)13を高く形成する。これに対して、実装基板1のA領域の外周領域の四隅(角部)には、相対的に径が大きい(第1径よりも径が大きい)第2径を有するバンプ・ランド3を形成して、半田ボール(伝導経路)13を低く、バンプ・ランド3からのはみ出しの少ない半田ボール(伝導経路)13を形成する。そして、実装基板1のA領域の中心部および四隅(角部)以外の領域には、第1径よりも大きく、第2径よりも小さい第3径を有するバンプ・ランド3を形成する。   However, since the shape of the first BGA 10a when it is returned to room temperature after the reflow treatment is a convex shape that protrudes its central portion in the surface direction, the bridge of the solder ball (conduction path) 13 and the solder ball (conduction path) ) There is concern about 13 balls falling. Therefore, as shown in FIG. 26 (a), a bump land 3 having a relatively small first diameter is formed at the center of the A region of the mounting substrate 1, and solder balls (conduction paths) are formed. 13 is formed high. On the other hand, bump lands 3 having a second diameter having a relatively large diameter (a diameter larger than the first diameter) are formed at the four corners (corner portions) of the outer peripheral area of the area A of the mounting substrate 1. Then, the solder ball (conduction path) 13 having a low protrusion and a small protrusion from the bump land 3 is formed. Then, bump lands 3 having a third diameter larger than the first diameter and smaller than the second diameter are formed in areas other than the central portion and the four corners (corner portions) of the A region of the mounting substrate 1.

このように、実装基板1の第1主面1xに形成されるバンプ・ランド3の径の寸法を変えることによって、実装基板1のA領域の外周領域の四隅(角部)に相対的に低く、バンプ・ランド3からのはみ出しの小さい半田ボール(伝導経路)13が形成されるので、半田ボール(伝導経路)13のブリッジを防止することができる。また、実装基板1のA領域の中心部に相対的に高い半田ボール(伝導経路)13が形成されるので、半田ボール(伝導経路)13のボール落ちを防止することができる。   In this way, by changing the size of the diameter of the bump land 3 formed on the first main surface 1x of the mounting substrate 1, it is relatively low at the four corners (corner portions) of the outer peripheral region of the A region of the mounting substrate 1. Since the solder ball (conduction path) 13 having a small protrusion from the bump land 3 is formed, bridging of the solder ball (conduction path) 13 can be prevented. In addition, since the relatively high solder ball (conduction path) 13 is formed at the center of the A region of the mounting substrate 1, it is possible to prevent the solder ball (conduction path) 13 from falling.

同様に、図26(b)に示すように、実装基板1の第1主面1xのB領域には、このB領域に実装される第2BGA10bに供給された複数の半田ボール(BGAボール)12bと対向するように、その複数の半田ボール(BGAボール)12bのピッチおよび寸法を考慮して、複数のバンプ・ランド3が配置されている。複数のバンプ・ランド3の表面および側面は、実装基板1の第1主面1x上を覆う保護膜4に設けられた開口部7から露出している。   Similarly, as shown in FIG. 26 (b), a plurality of solder balls (BGA balls) 12b supplied to the second BGA 10b mounted in the B region are provided in the B region of the first main surface 1x of the mounting substrate 1. A plurality of bump lands 3 are arranged in consideration of the pitch and dimensions of the plurality of solder balls (BGA balls) 12b. The surfaces and side surfaces of the plurality of bump lands 3 are exposed from the openings 7 provided in the protective film 4 covering the first main surface 1x of the mounting substrate 1.

しかし、第2BGA10bは、リフロー処理した後、室温に戻したときの形状がその中心部が裏面方向に突き出す凹形状となるので、半田ペースト8と半田ボール(BGAボール)12bとの未融合が懸念される。そこで、図26(b)に示すように、実装基板1のB領域の外周領域の四隅(角部)には、相対的に径が小さい第4径を有するバンプ・ランド3を形成して、半田ボール(伝導経路)13を高く形成する。実装基板1の四隅(角部)以外の領域には、第4径よりも大きい第5径を有するバンプ・ランド3を形成する。   However, since the shape of the second BGA 10b when it is returned to room temperature after the reflow process is a concave shape with its central portion protruding in the back surface direction, there is a concern that the solder paste 8 and the solder ball (BGA ball) 12b are not fused. Is done. Therefore, as shown in FIG. 26 (b), bump lands 3 having a relatively small fourth diameter are formed at the four corners (corner portions) of the outer peripheral region of the B region of the mounting substrate 1, The solder balls (conduction paths) 13 are formed high. Bump lands 3 having a fifth diameter larger than the fourth diameter are formed in regions other than the four corners (corner portions) of the mounting substrate 1.

このように、実装基板1の第1主面1xに形成されるバンプ・ランド3の径の寸法を変えることによって、実装基板1のB領域の外周領域の四隅(角部)に相対的に高い半田ボール(伝導経路)13が形成されるので、半田ペースト8と半田ボール(BGAボール)12bとの未融合を防止することができる。   In this way, by changing the size of the diameter of the bump land 3 formed on the first main surface 1x of the mounting substrate 1, it is relatively high at the four corners (corner portions) of the outer peripheral region of the B region of the mounting substrate 1. Since the solder ball (conduction path) 13 is formed, unfusion of the solder paste 8 and the solder ball (BGA ball) 12b can be prevented.

図26(a)に示した実装基板1のA領域には、互いに径の異なる3種類(第1径、第2径および第3径)のバンプ・ランド3を形成し、図26(b)に示した実装基板1のB領域には、互いに径の異なる2種類(第4径および第5径)のバンプ・ランド3を形成したが、これに限定されないことは言うまでもない。例えば実装基板1のA領域に、互いに径の異なる4種類以上のバンプ・ランド3を形成し、実装基板1のB領域に、互いに径の異なる3種類以上のバンプ・ランド3を形成することもできる。   In the area A of the mounting substrate 1 shown in FIG. 26A, three types of bump lands 3 having different diameters (first diameter, second diameter, and third diameter) are formed, and FIG. Two types (fourth and fifth diameters) of bump lands 3 having different diameters are formed in the B region of the mounting substrate 1 shown in FIG. 1, but it goes without saying that the present invention is not limited to this. For example, four or more types of bump lands 3 having different diameters may be formed in the A region of the mounting substrate 1, and three or more types of bump lands 3 having different diameters may be formed in the B region of the mounting substrate 1. it can.

なお、本実施の形態2では、実装基板1の第1主面1xに形成された複数のバンプ・ランド3の寸法を変更することによって、配置場所に適した形状の半田ボール(伝導経路)13を形成する場合について説明した。これと同様に、実装基板1の第2主面1yに形成された複数のバンプ・ランド5の寸法を変更することによって、実装基板1の第2主面1yにも配置場所に適した形状の半田ボール(伝導経路)13を形成することができる。   In the second embodiment, by changing the dimensions of the plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1, solder balls (conduction paths) 13 having a shape suitable for the placement location are provided. The case of forming is described. Similarly, by changing the dimensions of the plurality of bump lands 5 formed on the second main surface 1y of the mounting substrate 1, the second main surface 1y of the mounting substrate 1 has a shape suitable for the arrangement location. Solder balls (conduction paths) 13 can be formed.

また、実装基板1の第1主面1xに形成された複数のバンプ・ランド3の寸法を変更せずに、第1BGA10aの裏面に形成された複数のバンプ・ランド30の寸法(保護膜の開口部から露出しているバンプ・ランド30の寸法)を変更することによって、配置場所に適した形状の半田ボール(伝導経路)13を形成してもよい。あるいは、実装基板1の第1主面1xに形成された複数のバンプ・ランド3の寸法および第1BGA10aの裏面に形成された複数のバンプ・ランド30の寸法(保護膜の開口部から露出しているバンプ・ランド30の寸法)の両方を変更することによって、配置場所に適した形状の半田ボール(伝導経路)13を形成してもよい。   Further, without changing the dimensions of the plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1, the dimensions of the plurality of bump lands 30 formed on the back surface of the first BGA 10a (opening of the protective film). The solder balls (conduction paths) 13 having a shape suitable for the placement location may be formed by changing the dimensions of the bump lands 30 exposed from the portion. Alternatively, the dimensions of the plurality of bump lands 3 formed on the first main surface 1x of the mounting substrate 1 and the dimensions of the plurality of bump lands 30 formed on the back surface of the first BGA 10a (exposed from the opening of the protective film). It is also possible to form solder balls (conduction paths) 13 having a shape suitable for the place of placement by changing both the dimensions of the bump lands 30 provided.

また、印刷マスク9に形成される複数の開口部9aの開口径は一定としたが、互いに開口径の異なる開口部9aを形成してもよい。   Moreover, although the opening diameter of the some opening part 9a formed in the printing mask 9 was made constant, you may form the opening part 9a from which an opening diameter differs mutually.

このように、本実施の形態2によれば、前述した実施の形態1と同様に、実装基板1の第1主面1xまたは第2主面1yにBGA10を実装する際に生じる不具合(半田ペースト8と半田ボール(BGAボール)12との未融合、半田ボール(伝導経路)13のブリッジ、および半田ボール(伝導経路)13のボール落ち)を防止することができる。   As described above, according to the second embodiment, similarly to the first embodiment described above, a problem (solder paste) that occurs when the BGA 10 is mounted on the first main surface 1x or the second main surface 1y of the mounting substrate 1 is mounted. 8 and the solder ball (BGA ball) 12 can be prevented from being fused, the bridge of the solder ball (conduction path) 13, and the ball drop of the solder ball (conduction path) 13.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば前述した実施の形態では、実装基板の第1主面とその反対側の第2主面の両面にBGAまたは他の搭載部品を実装した場合について説明したが、実装基板の片面のみにBGAを実装する場合にも適用することができる。実装基板の片側のみにBGAを実装する場合でも、半田ペーストと半田ボール(BGAボール)との未融合または半田ボール(伝導経路)のブリッジは生じるので、本発明を適用することによって、これらの問題を解決することができる。   For example, in the above-described embodiment, the case where the BGA or other mounting component is mounted on both the first main surface of the mounting substrate and the second main surface on the opposite side is described. However, the BGA is mounted only on one surface of the mounting substrate. It can also be applied to mounting. Even when the BGA is mounted only on one side of the mounting substrate, unfused solder paste and solder balls (BGA balls) or bridges of the solder balls (conducting paths) are generated. Can be solved.

また、BGAを用いた3次元積層実装構造のPOP(Package On Package)にも適用することができる。   The present invention can also be applied to a POP (Package On Package) having a three-dimensional stacked mounting structure using BGA.

本発明は、複数のアレイ状のボール状の外部端子をその裏面に有する半導体装置を実装基板に搭載した電子装置に適用することができる。   The present invention can be applied to an electronic device in which a semiconductor device having a plurality of arrayed ball-shaped external terminals on the back surface thereof is mounted on a mounting substrate.

1 実装基板
1x 第1主面
1y 第2主面
2 基材
2x 第1主面
2y 第2主面
3 バンプ・ランド(半導体装置用バンプ・ランド、電極パッド)
4 保護膜(絶縁膜)
5 バンプ・ランド(半導体装置用バンプ・ランド、電極パッド)
6 保護膜(絶縁膜)
7 開口部
8 半田ペースト(半導体装置用半田ペースト)
9 印刷マスク
9a 開口部
10 BGA(半導体装置)
10a,10x 第1BGA
10b,10y 第2BGA
10c 第3BGA
10d 第1搭載部品
10e 第2搭載部品
11 加熱・冷却槽
12,12a,12b,12c,12y 半田ボール(BGAボール)
12d,12e 電極
13 半田ボール(伝導経路)
14 バネ
15 配線基板
15x 上面(表面)
15y 下面(裏面)
16 半導体チップ
17 接着剤(ダイボンド材)
18 電極パッド
19 ボンディングリード(電極パッド)
20 保護膜
21 バンプ・ランド(電極パッド)
22 保護膜
23 貫通孔(ビア)
24 導電性部材(ワイヤ)
25 樹脂封止体(封止体)
26 半田ペースト(半導体装置用半田ペースト)
27 印刷マスク
27a 開口部
30 バンプ・ランド
31 保護膜
DESCRIPTION OF SYMBOLS 1 Mounting substrate 1x 1st main surface 1y 2nd main surface 2 Base material 2x 1st main surface 2y 2nd main surface 3 Bump land (bump land for semiconductor devices, electrode pad)
4 Protective film (insulating film)
5 Bump land (Bump land for semiconductor devices, electrode pad)
6 Protective film (insulating film)
7 Opening 8 Solder paste (Solder paste for semiconductor device)
9 Print Mask 9a Opening 10 BGA (Semiconductor Device)
10a, 10x 1st BGA
10b, 10y 2nd BGA
10c 3rd BGA
10d First mounting component 10e Second mounting component 11 Heating / cooling tank 12, 12a, 12b, 12c, 12y Solder ball (BGA ball)
12d, 12e Electrode 13 Solder ball (conduction path)
14 Spring 15 Wiring board 15x Upper surface (surface)
15y bottom (back)
16 Semiconductor chip 17 Adhesive (die bond material)
18 Electrode pad 19 Bonding lead (electrode pad)
20 Protective film 21 Bump land (electrode pad)
22 Protective film 23 Through hole (via)
24 Conductive member (wire)
25 Resin sealing body (sealing body)
26 Solder paste (Solder paste for semiconductor devices)
27 Print Mask 27a Opening 30 Bump Land 31 Protective Film

Claims (18)

以下の工程を含むことを特徴とする半導体装置の実装方法:
(a)第1配線基板、前記第1配線基板の下面に形成された複数の第1バンプ・ランド、および前記複数の第1バンプ・ランドに形成された複数の第1半田ボールを有する第1半導体装置を準備する工程;
(b)実装基板の第1主面に形成された複数の第1半導体装置用バンプ・ランドに複数の第1半導体装置用半田ペーストを供給する工程;
(c)前記複数の第1半田ボールと前記複数の第1半導体装置用バンプ・ランドとが対向するように、前記複数の第1半導体装置用半田ペーストを介して前記実装基板の前記第1主面上に前記第1半導体装置を配置する工程;
(d)前記第1半導体装置を搭載した前記実装基板にリフロー処理を施すことにより、前記複数の第1半田ボールと前記複数の第1半導体装置用半田ペーストとを溶融し、複数の第1伝導経路を形成する工程、
ここで、
前記(b)工程の前に、前記第1半導体装置に生じる反りの分布を測定する第1解析により、前記複数の第1バンプ・ランドのそれぞれの位置における前記第1半導体装置の反り量を測定し、さらに、前記複数の第1半田ボールのそれぞれの形状に関する検量線を第2解析により算出し、
前記(b)工程では、前記第1および第2解析の結果に基づいて前記複数の第1半導体装置用バンプ・ランドのそれぞれにおいて最適な前記第1半導体装置用半田ペーストの供給量を算出した後、前記複数の第1半導体装置用バンプ・ランドに前記複数の第1半導体装置用半田ペーストを供給する。
A semiconductor device mounting method including the following steps:
(A) a first wiring board, a plurality of first bump lands formed on a lower surface of the first wiring board, and a plurality of first solder balls formed on the plurality of first bump lands. Preparing a semiconductor device;
(B) supplying a plurality of first semiconductor device solder pastes to the plurality of first semiconductor device bump lands formed on the first main surface of the mounting substrate;
(C) The first main part of the mounting substrate through the plurality of first semiconductor device solder pastes so that the plurality of first solder balls and the plurality of first semiconductor device bump lands are opposed to each other. Disposing the first semiconductor device on a surface;
(D) Reflow treatment is performed on the mounting substrate on which the first semiconductor device is mounted, so that the plurality of first solder balls and the plurality of first semiconductor device solder pastes are melted. Forming a path;
here,
Before the step (b), the amount of warpage of the first semiconductor device at each position of the plurality of first bump lands is measured by a first analysis that measures the distribution of warpage occurring in the first semiconductor device. Further, a calibration curve relating to the shape of each of the plurality of first solder balls is calculated by a second analysis,
In the step (b), after calculating the optimum supply amount of the first semiconductor device solder paste in each of the plurality of first semiconductor device bump lands based on the results of the first and second analyses. The plurality of first semiconductor device solder pastes are supplied to the plurality of first semiconductor device bump lands.
請求項1記載の半導体装置の実装方法において、
前記(a)工程では、ボール供給法により前記複数の第1バンプ・ランドに供給された前記複数の第1半田ボールを有する前記第1半導体装置を準備し、
前記(b)工程では、複数の開口部を有する印刷マスクを用いた印刷法により前記複数の第1半導体装置用半田ペーストを前記複数の第1半導体装置用バンプ・ランドに供給することを特徴とする半導体装置の実装方法。
The method for mounting a semiconductor device according to claim 1,
In the step (a), the first semiconductor device having the plurality of first solder balls supplied to the plurality of first bump lands by a ball supply method is prepared.
In the step (b), the plurality of first semiconductor device solder pastes are supplied to the plurality of first semiconductor device bump lands by a printing method using a print mask having a plurality of openings. Mounting method of semiconductor device.
請求項2記載の半導体装置の実装方法において、
前記第1半導体装置は、
ガラスエポキシ系樹脂から成り、かつ上面、前記上面とは反対側の下面、および前記下面に形成された前記複数の第1バンプ・ランドを有する前記第1配線基板と、
シリコンから成り、かつ主面、前記主面とは反対側の裏面、および前記主面に形成された半導体素子を有し、前記第1配線基板の前記上面に搭載された半導体チップと、
エポキシ系樹脂から成り、前記半導体チップを封止する封止体と、
前記第1配線基板の前記下面に形成された前記複数の第1バンプ・ランドのそれぞれに形成された前記複数の第1半田ボールと、
を含むことを特徴とする半導体装置の実装方法。
In the mounting method of the semiconductor device according to claim 2,
The first semiconductor device includes:
The first wiring substrate made of glass epoxy resin and having an upper surface, a lower surface opposite to the upper surface, and the plurality of first bump lands formed on the lower surface;
A semiconductor chip made of silicon and having a main surface, a back surface opposite to the main surface, and a semiconductor element formed on the main surface, and mounted on the upper surface of the first wiring board;
An epoxy resin and a sealing body for sealing the semiconductor chip;
The plurality of first solder balls formed on each of the plurality of first bump lands formed on the lower surface of the first wiring board;
A method for mounting a semiconductor device, comprising:
請求項3記載の半導体装置の実装方法において、前記(d)工程の後、さらに以下の工程を含む:
(e)第2配線基板、前記第2配線基板の下面に形成された複数の第2バンプ・ランド、および前記複数の第2バンプ・ランドに形成された複数の第2半田ボールを有する第2半導体装置を準備する工程;
(f)前記実装基板の前記第1主面とは反対側の第2主面に形成された複数の第2半導体装置用バンプ・ランドに複数の第2半導体装置用半田ペーストを供給する工程;
(g)前記複数の第2半田ボールと前記複数の第2半導体装置用バンプ・ランドとが対向するように、前記複数の第2半導体装置用半田ペーストを介して前記実装基板の前記第2主面上に前記第2半導体装置を配置する工程;
(h)前記第2半導体装置を搭載した前記実装基板にリフロー処理を施すことにより、前記複数の第2半田ボールと前記複数の第2半導体装置用半田ペーストとを溶融し、複数の第2伝導経路を形成する工程、
ここで、
前記(f)工程の前に、前記第2半導体装置に生じる反りの分布を測定する前記第1解析により、前記複数の第2バンプ・ランドのそれぞれの位置における前記第2半導体装置の反り量を測定し、さらに、前記複数の第2半田ボールのそれぞれの形状に関する検量線を前記第2解析により算出し、
前記(f)工程では、前記第1および第2解析の結果に基づいて前記複数の第2半導体装置用バンプ・ランドのそれぞれにおいて最適な前記第2半導体装置用半田ペーストの供給量を算出した後、前記複数の第2半導体装置用バンプ・ランドに前記複数の第2半導体装置用半田ペーストを供給する。
4. The method of mounting a semiconductor device according to claim 3, further comprising the following steps after the step (d):
(E) a second wiring board, a plurality of second bump lands formed on the lower surface of the second wiring board, and a second solder ball formed on the plurality of second bump lands. Preparing a semiconductor device;
(F) supplying a plurality of second semiconductor device solder pastes to a plurality of second semiconductor device bump lands formed on a second main surface opposite to the first main surface of the mounting substrate;
(G) The second main part of the mounting substrate through the plurality of second semiconductor device solder pastes so that the plurality of second solder balls and the plurality of second semiconductor device bump lands face each other. Disposing the second semiconductor device on a surface;
(H) Reflow processing is performed on the mounting substrate on which the second semiconductor device is mounted, so that the plurality of second solder balls and the plurality of second semiconductor device solder pastes are melted. Forming a path;
here,
Before the step (f), the amount of warpage of the second semiconductor device at each position of the plurality of second bump lands is determined by the first analysis that measures the distribution of warpage generated in the second semiconductor device. And further, a calibration curve related to the shape of each of the plurality of second solder balls is calculated by the second analysis,
In the step (f), after calculating the optimum supply amount of the solder paste for the second semiconductor device in each of the plurality of bump lands for the second semiconductor device based on the results of the first and second analysis, The plurality of second semiconductor device solder pastes are supplied to the plurality of second semiconductor device bump lands.
請求項4記載の半導体装置の実装方法において、
前記複数の第1半田ボールおよび前記第1半導体装置用半田ペーストは、鉛を実質的に含まない組成であることを特徴とする半導体装置の実装方法。
In the mounting method of the semiconductor device according to claim 4,
The semiconductor device mounting method, wherein the plurality of first solder balls and the first semiconductor device solder paste are substantially free of lead.
請求項5記載の半導体装置の実装方法において、
前記第1半導体装置の表面の平面形状は、四角形から成り、
前記実装基板に搭載された前記第1半導体装置の中央部が前記第1半導体装置の裏面側から表面側に向かって突出するように変形する場合には、前記複数の第1半導体装置用バンプ・ランドのうちの前記第1半導体装置の角部と対向する位置に形成された第1半導体装置用バンプ・ランドに供給される前記第1半導体装置用半田ペーストの量が、他の第1半導体装置用バンプ・ランドに供給される前記第1半導体装置用半田ペーストの量よりも少なくなるように、前記(b)工程を行うことを特徴とする半導体装置の実装方法。
In the mounting method of the semiconductor device according to claim 5,
The planar shape of the surface of the first semiconductor device is a quadrangle,
When the central portion of the first semiconductor device mounted on the mounting substrate is deformed so as to protrude from the back surface side to the front surface side of the first semiconductor device, the plurality of first semiconductor device bumps The amount of the solder paste for the first semiconductor device supplied to the bump land for the first semiconductor device formed at a position facing the corner of the first semiconductor device in the land is different from that of the first semiconductor device. A method of mounting a semiconductor device, wherein the step (b) is performed so that the amount of the solder paste for the first semiconductor device supplied to the bump land is reduced.
請求項6記載の半導体装置の実装方法において、
前記(a)工程では、さらに以下の工程を含む:
(a1)前記第1半導体装置の前記複数の第1バンプ・ランドに複数の第1半田ボール用半田ペーストを供給する工程;
(a2)前記複数の第1半田ボール用半田ペーストを介して前記複数の第1バンプ・ランドに前記複数の第1半田ボールを配置する工程;
(a3)前記複数の第1半田ボールを搭載した前記第1半導体装置にリフロー処理を施すことにより、前記複数の第1半田ボールと前記複数の第1半田ボール用半田ペーストとを溶融し、複数の第3半田ボールを形成する工程。
The semiconductor device mounting method according to claim 6,
The step (a) further includes the following steps:
(A1) supplying a plurality of first solder ball solder pastes to the plurality of first bump lands of the first semiconductor device;
(A2) disposing the plurality of first solder balls on the plurality of first bump lands via the plurality of first solder ball solder pastes;
(A3) A reflow process is performed on the first semiconductor device on which the plurality of first solder balls are mounted, thereby melting the plurality of first solder balls and the plurality of first solder ball solder pastes. Forming a third solder ball.
請求項5記載の半導体装置の実装方法において、
前記第1半導体装置の表面の平面形状は、四角形から成り、
前記実装基板に搭載された前記第1半導体装置の中央部が前記第1半導体装置の表面側から裏面側に向かって突出するように変形する場合には、前記複数の第1半導体装置用バンプ・ランドのうちの前記第1半導体装置の角部と対向する位置に形成された第1半導体装置用バンプ・ランドに供給される前記第1半導体装置用半田ペーストの量が、他の第1半導体装置用バンプ・ランドに供給される前記第1半導体装置用半田ペーストの量よりも多くなるように、前記(b)工程を行うことを特徴とする半導体装置の実装方法。
In the mounting method of the semiconductor device according to claim 5,
The planar shape of the surface of the first semiconductor device is a quadrangle,
When the central portion of the first semiconductor device mounted on the mounting substrate is deformed so as to protrude from the front surface side to the back surface side of the first semiconductor device, the plurality of first semiconductor device bumps The amount of the solder paste for the first semiconductor device supplied to the bump land for the first semiconductor device formed at a position facing the corner of the first semiconductor device in the land is different from that of the first semiconductor device. A method of mounting a semiconductor device, wherein the step (b) is performed such that the amount of the solder paste for the first semiconductor device supplied to the bump land is increased.
請求項8記載の半導体装置の実装方法において、
前記(a)工程では、さらに以下の工程を含む:
(a1)前記第1半導体装置の前記複数の第1バンプ・ランドに複数の第1半田ボール用半田ペーストを供給する工程;
(a2)前記複数の第1半田ボール用半田ペーストを介して前記複数の第1バンプ・ランドに前記複数の第1半田ボールを配置する工程;
(a3)前記複数の第1半田ボールを搭載した前記第1半導体装置にリフロー処理を施すことにより、前記複数の第1半田ボールと前記複数の第1半田ボール用半田ペーストとを溶融し、複数の第3半田ボールを形成する工程。
The semiconductor device mounting method according to claim 8,
The step (a) further includes the following steps:
(A1) supplying a plurality of first solder ball solder pastes to the plurality of first bump lands of the first semiconductor device;
(A2) disposing the plurality of first solder balls on the plurality of first bump lands via the plurality of first solder ball solder pastes;
(A3) A reflow process is performed on the first semiconductor device on which the plurality of first solder balls are mounted, thereby melting the plurality of first solder balls and the plurality of first solder ball solder pastes. Forming a third solder ball.
以下の工程を含むことを特徴とする半導体装置の実装方法:
(a)第1配線基板、前記第1配線基板の下面に形成された複数の第1バンプ・ランド、および前記複数の第1バンプ・ランドに形成された複数の第1半田ボールを有する第1半導体装置を準備する工程;
(b)実装基板の第1主面に形成された複数の第1半導体装置用バンプ・ランドに複数の第1半導体装置用半田ペーストを供給する工程;
(c)前記複数の第1半田ボールと前記複数の第1半導体装置用バンプ・ランドとが対向するように、前記複数の第1半導体装置用半田ペーストを介して前記実装基板の前記第1主面上に前記第1半導体装置を配置する工程;
(d)前記第1半導体装置を搭載した前記実装基板にリフロー処理を施すことにより、前記複数の第1半田ボールと前記複数の第1半導体装置用半田ペーストとを溶融し、複数の第1伝導経路を形成する工程、
ここで、
前記(b)工程の前に、前記第1半導体装置に生じる反りの分布を測定する第1解析により、前記複数の第1バンプ・ランドのそれぞれの位置における前記第1半導体装置の反り量を測定し、さらに、前記複数の第1半田ボールのそれぞれの形状に関する検量線を第2解析により算出し、
前記(b)工程では、前記第1および第2解析の結果に基づいてそれぞれにおいて算出された最適な径を有する前記複数の第1半導体装置用バンプ・ランドが形成された前記実装基板を準備する。
A semiconductor device mounting method including the following steps:
(A) a first wiring board, a plurality of first bump lands formed on a lower surface of the first wiring board, and a plurality of first solder balls formed on the plurality of first bump lands. Preparing a semiconductor device;
(B) supplying a plurality of first semiconductor device solder pastes to the plurality of first semiconductor device bump lands formed on the first main surface of the mounting substrate;
(C) The first main part of the mounting substrate through the plurality of first semiconductor device solder pastes so that the plurality of first solder balls and the plurality of first semiconductor device bump lands are opposed to each other. Disposing the first semiconductor device on a surface;
(D) Reflow treatment is performed on the mounting substrate on which the first semiconductor device is mounted, so that the plurality of first solder balls and the plurality of first semiconductor device solder pastes are melted. Forming a path;
here,
Before the step (b), the amount of warpage of the first semiconductor device at each position of the plurality of first bump lands is measured by a first analysis that measures the distribution of warpage occurring in the first semiconductor device. Further, a calibration curve relating to the shape of each of the plurality of first solder balls is calculated by a second analysis,
In the step (b), the mounting board on which the plurality of first semiconductor device bump lands having the optimum diameters calculated based on the results of the first and second analyzes are formed is prepared. .
請求項10記載の半導体装置の実装方法において、
前記(a)工程では、ボール供給法により前記複数の第1バンプ・ランドに供給された前記複数の第1半田ボールを有する前記第1半導体装置を準備し、
前記(b)工程では、複数の開口部を有する印刷マスクを用いた印刷法により前記複数の第1半導体装置用半田ペーストを前記複数の第1半導体装置用バンプ・ランドに供給することを特徴とする半導体装置の実装方法。
In the mounting method of the semiconductor device according to claim 10,
In the step (a), the first semiconductor device having the plurality of first solder balls supplied to the plurality of first bump lands by a ball supply method is prepared.
In the step (b), the plurality of first semiconductor device solder pastes are supplied to the plurality of first semiconductor device bump lands by a printing method using a print mask having a plurality of openings. Mounting method of semiconductor device.
請求項11記載の半導体装置の実装方法において、
前記第1半導体装置は、
ガラスエポキシ系樹脂から成り、かつ上面、前記上面とは反対側の下面、および前記下面に形成された前記複数の第1バンプ・ランドを有する前記第1配線基板と、
シリコンから成り、かつ主面、前記主面とは反対側の裏面、および前記主面に形成された半導体素子を有し、前記第1配線基板の前記上面に搭載された半導体チップと、
エポキシ系樹脂から成り、前記半導体チップを封止する封止体と、
前記第1配線基板の前記下面に形成された前記複数の第1バンプ・ランドのそれぞれに形成された前記複数の第1半田ボールと、
を含むことを特徴とする半導体装置の実装方法。
In the mounting method of the semiconductor device according to claim 11,
The first semiconductor device includes:
The first wiring substrate made of glass epoxy resin and having an upper surface, a lower surface opposite to the upper surface, and the plurality of first bump lands formed on the lower surface;
A semiconductor chip made of silicon and having a main surface, a back surface opposite to the main surface, and a semiconductor element formed on the main surface, and mounted on the upper surface of the first wiring board;
An epoxy resin and a sealing body for sealing the semiconductor chip;
The plurality of first solder balls formed on each of the plurality of first bump lands formed on the lower surface of the first wiring board;
A method for mounting a semiconductor device, comprising:
請求項12記載の半導体装置の実装方法において、前記(d)工程の後、さらに以下の工程を含む:
(e)第2配線基板、前記第2配線基板の下面に形成された複数の第2バンプ・ランド、および前記複数の第2バンプ・ランドに形成された複数の第2半田ボールを有する第2半導体装置を準備する工程;
(f)前記実装基板の前記第1主面とは反対側の第2主面に形成された複数の第2半導体装置用バンプ・ランドに複数の第2半導体装置用半田ペーストを供給する工程;
(g)前記複数の第2半田ボールと前記複数の第2半導体装置用バンプ・ランドとが対向するように、前記複数の第2半導体装置用半田ペーストを介して前記実装基板の前記第2主面上に前記第2半導体装置を配置する工程;
(h)前記第2半導体装置を搭載した前記実装基板にリフロー処理を施すことにより、前記複数の第2半田ボールと前記複数の第2半導体装置用半田ペーストとを溶融し、複数の第2伝導経路を形成する工程、
ここで、
前記(f)工程の前に、前記第2半導体装置に生じる反りの分布を測定する前記第1解析により、前記複数の第2バンプ・ランドのそれぞれの位置における前記第2半導体装置の反り量を測定し、さらに、前記複数の第2半田ボールのそれぞれの形状に関する検量線を前記第2解析により算出し、
前記(f)工程では、前記第1および第2解析の結果に基づいてそれぞれにおいて算出された最適な径を有する前記複数の第2半導体装置用バンプ・ランドが形成された前記実装基板を準備する。
13. The method of mounting a semiconductor device according to claim 12, further comprising the following steps after the step (d):
(E) a second wiring board, a plurality of second bump lands formed on the lower surface of the second wiring board, and a second solder ball formed on the plurality of second bump lands. Preparing a semiconductor device;
(F) supplying a plurality of second semiconductor device solder pastes to a plurality of second semiconductor device bump lands formed on a second main surface opposite to the first main surface of the mounting substrate;
(G) The second main part of the mounting substrate through the plurality of second semiconductor device solder pastes so that the plurality of second solder balls and the plurality of second semiconductor device bump lands face each other. Disposing the second semiconductor device on a surface;
(H) Reflow processing is performed on the mounting substrate on which the second semiconductor device is mounted, so that the plurality of second solder balls and the plurality of second semiconductor device solder pastes are melted. Forming a path;
here,
Before the step (f), the amount of warpage of the second semiconductor device at each position of the plurality of second bump lands is determined by the first analysis that measures the distribution of warpage generated in the second semiconductor device. And further, a calibration curve related to the shape of each of the plurality of second solder balls is calculated by the second analysis,
In the step (f), the mounting substrate on which the plurality of bump lands for the second semiconductor device having the optimum diameters calculated based on the results of the first and second analyzes are formed is prepared. .
請求項13記載の半導体装置の実装方法において、
前記複数の第1半田ボールおよび前記第1半導体装置用半田ペーストは、鉛を実質的に含まない組成であることを特徴とする半導体装置の実装方法。
The method for mounting a semiconductor device according to claim 13,
The semiconductor device mounting method, wherein the plurality of first solder balls and the first semiconductor device solder paste are substantially free of lead.
請求項14記載の半導体装置の実装方法において、
前記第1半導体装置の表面の平面形状は、四角形から成り、
前記実装基板に搭載された前記第1半導体装置の中央部が前記第1半導体装置の裏面側から表面側に向かって突出するように変形する場合には、前記複数の第1半導体装置用バンプ・ランドのうちの前記第1半導体装置の角部と対向する位置に形成された第1半導体装置用バンプ・ランドの径が、他の第1半導体装置用バンプ・ランドの径よりも大きくなるように、前記複数の第1半導体装置用バンプ・ランドが形成されることを特徴とする半導体装置の実装方法。
15. The method of mounting a semiconductor device according to claim 14,
The planar shape of the surface of the first semiconductor device is a quadrangle,
When the central portion of the first semiconductor device mounted on the mounting substrate is deformed so as to protrude from the back surface side to the front surface side of the first semiconductor device, the plurality of first semiconductor device bumps The diameter of the bump land for the first semiconductor device formed at a position of the land facing the corner of the first semiconductor device is larger than the diameter of the bump land for the other first semiconductor device. A method of mounting a semiconductor device, wherein the plurality of bump lands for the first semiconductor device are formed.
請求項15記載の半導体装置の実装方法において、
前記(a)工程では、さらに以下の工程を含む:
(a1)前記第1半導体装置の前記複数の第1バンプ・ランドに複数の第1半田ボール用半田ペーストを供給する工程;
(a2)前記複数の第1半田ボール用半田ペーストを介して前記複数の第1バンプ・ランドに前記複数の第1半田ボールを配置する工程;
(a3)前記複数の第1半田ボールを搭載した前記第1半導体装置にリフロー処理を施すことにより、前記複数の第1半田ボールと前記複数の第1半田ボール用半田ペーストとを溶融し、複数の第3半田ボールを形成する工程。
The method of mounting a semiconductor device according to claim 15,
The step (a) further includes the following steps:
(A1) supplying a plurality of first solder ball solder pastes to the plurality of first bump lands of the first semiconductor device;
(A2) disposing the plurality of first solder balls on the plurality of first bump lands via the plurality of first solder ball solder pastes;
(A3) A reflow process is performed on the first semiconductor device on which the plurality of first solder balls are mounted, thereby melting the plurality of first solder balls and the plurality of first solder ball solder pastes. Forming a third solder ball.
請求項14記載の半導体装置の実装方法において、
前記第1半導体装置の表面の平面形状は、四角形から成り、
前記実装基板に搭載された前記第1半導体装置の中央部が前記第1半導体装置の表面側から裏面側に向かって突出するように変形する場合には、前記複数の第1半導体装置用バンプ・ランドのうちの前記第1半導体装置の角部と対向する位置に形成された第1半導体装置用バンプ・ランドの径が、他の第1半導体装置用バンプ・ランドの径よりも小さくなるように、前記複数の第1半導体装置用バンプ・ランドが形成されることを特徴とする半導体装置の実装方法。
15. The method of mounting a semiconductor device according to claim 14,
The planar shape of the surface of the first semiconductor device is a quadrangle,
When the central portion of the first semiconductor device mounted on the mounting substrate is deformed so as to protrude from the front surface side to the back surface side of the first semiconductor device, the plurality of first semiconductor device bumps The diameter of the bump land for the first semiconductor device formed at a position facing the corner of the first semiconductor device in the land is made smaller than the diameter of the bump land for the other first semiconductor device. A method of mounting a semiconductor device, wherein the plurality of bump lands for the first semiconductor device are formed.
請求項17記載の半導体装置の実装方法において、
前記(a)工程では、さらに以下の工程を含む:
(a1)前記第1半導体装置の前記複数の第1バンプ・ランドに複数の第1半田ボール用半田ペーストを供給する工程;
(a2)前記複数の第1半田ボール用半田ペーストを介して前記複数の第1バンプ・ランドに前記複数の第1半田ボールを配置する工程;
(a3)前記複数の第1半田ボールを搭載した前記第1半導体装置にリフロー処理を施すことにより、前記複数の第1半田ボールと前記複数の第1半田ボール用半田ペーストとを溶融し、複数の第3半田ボールを形成する工程。
The method for mounting a semiconductor device according to claim 17,
The step (a) further includes the following steps:
(A1) supplying a plurality of first solder ball solder pastes to the plurality of first bump lands of the first semiconductor device;
(A2) disposing the plurality of first solder balls on the plurality of first bump lands via the plurality of first solder ball solder pastes;
(A3) A reflow process is performed on the first semiconductor device on which the plurality of first solder balls are mounted, thereby melting the plurality of first solder balls and the plurality of first solder ball solder pastes. Forming a third solder ball.
JP2009276340A 2009-12-04 2009-12-04 Method of mounting semiconductor device Pending JP2011119505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009276340A JP2011119505A (en) 2009-12-04 2009-12-04 Method of mounting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276340A JP2011119505A (en) 2009-12-04 2009-12-04 Method of mounting semiconductor device

Publications (1)

Publication Number Publication Date
JP2011119505A true JP2011119505A (en) 2011-06-16

Family

ID=44284483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276340A Pending JP2011119505A (en) 2009-12-04 2009-12-04 Method of mounting semiconductor device

Country Status (1)

Country Link
JP (1) JP2011119505A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179795A (en) * 2013-05-30 2015-10-08 京セラサーキットソリューションズ株式会社 Wiring board
JP2021022718A (en) * 2019-07-30 2021-02-18 力成科技股▲分▼有限公司 Package structure and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015179795A (en) * 2013-05-30 2015-10-08 京セラサーキットソリューションズ株式会社 Wiring board
JP2021022718A (en) * 2019-07-30 2021-02-18 力成科技股▲分▼有限公司 Package structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
JP3813797B2 (en) Manufacturing method of semiconductor device
JP2000200859A (en) Chip size semiconductor package, aggregate thereof and manufacture thereof
US12278205B2 (en) Semiconductor device package with improved die pad and solder mask design
US6887778B2 (en) Semiconductor device and manufacturing method
US20120319289A1 (en) Semiconductor package
JP2014183057A (en) Semiconductor device manufacturing method and semiconductor mounting substrate
CN202394889U (en) Semiconductor packaging structure
JP2907188B2 (en) Semiconductor device, method of mounting semiconductor device, and method of manufacturing semiconductor device
JPH07235620A (en) Semiconductor device and manufacture thereof, and its mounting structure and mounting method
US9018761B2 (en) Semiconductor device
JPH10135276A (en) Area array semiconductor device, printed board and screen mask
JP2011119505A (en) Method of mounting semiconductor device
JP2003092376A (en) Method and structure of mounting semiconductor device, and semiconductor device and method of manufacturing the same
US8168525B2 (en) Electronic part mounting board and method of mounting the same
US7064451B2 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP3434228B2 (en) Area array electrode type device and wiring board structure for mounting the same
JP2011061055A (en) Method of manufacturing semiconductor device
KR100771675B1 (en) Packaged printed circuit board and its manufacturing method
JP3563170B2 (en) Method for manufacturing semiconductor device
TWI813341B (en) Flip chip bonding method
JP2001168224A (en) Semiconductor device, electronic circuit device, and its manufacturing method
JPH0758244A (en) Semiconductor package and manufacture thereof
WO2006106564A1 (en) Semiconductor device mounting method, and semiconductor device
JPH11186454A (en) BGA type integrated circuit component, its manufacturing method and its mounting method