JP2011181801A - 電界効果型トランジスタの製造方法 - Google Patents

Abstract

【課題】活性層―電極間の寄生抵抗に起因する素子特性のばらつきの少ないＩＧＺＯ系電界効果型トランジスタを製造する。
【解決手段】基板Ｂ上に、ＩＧＺＯ系アモルファス酸化物からなる半導体層１１、ソース電極２２、ドレイン電極２３、ゲート電極２１およびゲート絶縁膜３１とを備えてなる電界効果型トランジスタ１の製造方法において、半導体層１１上にＩＧＺＯ系アモルファス酸化物層２０をスパッタ成膜により成膜し、その後アニール処理を行って、ソース電極２２およびドレイン電極２３の少なくとも半導体層１１に接触する面側を構成する導電層を形成する。スパッタ成膜における背圧は１×１０^−５Ｐａ未満とし、アニール処理におけるアニール温度を１００℃以上、３００℃以下とする。
【選択図】図２

Description

本発明は、ＩＧＺＯ系電界効果型トランジスタの製造方法に関するものである。

電界効果型トランジスタは、半導体メモリ用集積回路の単位素子、高周波信号増幅素子、液晶駆動用素子等に用いられており、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ）として幅広い分野で用いられている。

電界効果型トランジスタを形成する半導体チャネル層（活性層）としては、シリコン半導体やその化合物が多く用いられており、高速動作が必要な高周波増幅素子、集積回路等には単結晶シリコン、低速動作で十分であるが、ディスプレイ用途等大面積化への対応が要求される液晶駆動装置用にはアモルファスシリコンが用いられている。

ディスプレイ分野では、近年、軽量かつ曲げられるフレキシブルディスプレイが注目を浴びている。かかるフレキシブルデバイスには、可撓性の高い樹脂基板が主に用いられるが、樹脂基板は、その耐熱温度が通常１５０〜２００℃、耐熱性の高いポリイミド系樹脂でも３００℃程度とガラス基板等の無機基板に比して低い。

アモルファスシリコンは、その製造工程において３００℃を超える高温の加熱処理が通常必要とされていることから、耐熱性の低い、現在のディスプレイにおけるフレキシブル基板などの支持基板には用いることが難しい。

一方、室温にて成膜可能であり、かつアモルファスでも半導体としての性能を出すことが可能なＩｎ-Ｇａ-Ｚｎ-Ｏ系（ＩＧＺＯ系）の酸化物半導体が東工大細野らにより発見され、次世代ディスプレイ用のＴＦＴ材料として有望視されている（非特許文献1、2）。

しかしながら、ＩＧＺＯ系ＴＦＴは、その組成や製造条件によって程度は様々であるが、その特性にばらつきがあるという問題がある。このＴＦＴ特性のばらつきの一因としては、ソース、ドレイン電極（ＳＤ電極）と活性層の間の寄生抵抗が挙げられる。

従来のＳｉ系ＴＦＴでは、この寄生抵抗を低減させるために、電極接触部分の半導体層に不純物をドーピングして低抵抗化させてオーミックコンタクトを得ている。

特許文献２には、ＩＧＺＯ系半導体層のＳＤ電極と接触する領域に、水素又は重水素を拡散させることにより上記寄生抵抗を低減させてオーミックコンタクトを形成したＩＧＺＯ系ＴＦＴが開示されている。

特開２００９−９９８４７号公報 特許第４３３２５４５号公報

K. Nomura et al, Science, 300 (2003) 1269. K. Nomura et al, Nature, 432 (2004) 488

しかしながら、水素や重水素は軽元素であることから安定性に課題があり、後工程において施される加熱処理（例えばパターニングの際に必要な加熱工程など）や素子として駆動した際の電気的ストレスによってその抵抗値が変化しやすい上、キャリアにもなりうる元素であることからＴＦＴ特性に影響を及ぼす可能性がある。

本発明は上記事情に鑑みてなされたものであり、ソース、ドレイン電極と活性層との間の寄生抵抗に起因するトランジスタ特性のばらつきが少なく、電気的ストレス及び熱に対して安定性の良好なＩＧＺＯ系電界効果型トランジスタの製造方法を提供することを目的とするものである。

本発明者は、ＩＧＺＯ系アモルファス酸化物薄膜を基板上にスパッタ成膜する際に、スパッタ成膜時の背圧と、スパッタ成膜後のアニール処理温度とを好適化することにより、任意の電気抵抗値を有し、且つ、熱安定性の良好なＩＧＺＯ系アモルファス酸化物絶縁体薄膜を製造可能であることを見出した。

更に、本発明者は、上記知見を基に、ＳＤ電極あるいはそのコンタクト層として低抵抗なＩＧＺＯ系アモルファス酸化物導電膜を備えたＩＧＺＯ系電界効果型トランジスタを製造可能であることを見出した。

すなわち、本発明の電界効果型トランジスタの製造方法は、基板上に、ＩＧＺＯ系アモルファス酸化物からなる半導体層、ソース電極、ドレイン電極、ゲート電極およびゲート絶縁膜とを備えてなる電界効果型トランジスタの製造方法であって、
前記半導体層上にＩＧＺＯ系アモルファス酸化物層をスパッタ成膜により成膜し、その後アニール処理を行って、前記ソース電極および前記ドレイン電極の少なくとも前記半導体層に接触する面側を構成する導電層を形成する工程を含み、
前記スパッタ成膜における背圧を、１×１０^−５Ｐａ未満とし、
前記アニール処理におけるアニール温度を１００℃以上、３００℃以下とすることを特徴とするものである。

本明細書において、ＩＧＺＯ系アモルファス酸化物薄膜とは、Ｉｎ，Ｇａを含むアモルファス酸化物薄膜を意味し、好ましくは更にＺｎを含むアモルファス酸化物薄膜を意味する。これらの金属元素以外に、ドーパントや置換元素等の他の元素を含んでいてもよい。

本明細書において、アニール処理とは、スパッタ成膜後のアニール処理に加え、スパッタ成膜された薄膜が加熱されるすべての処理を含むものとし、例えば、フォトリソグラフィ等のパターニング工程や、積層される膜の成膜工程における加熱処理等を含むものとする。

ここで、「スパッタ成膜における背圧」とは、スパッタ成膜する際に基板が設置される真空容器（成膜装置）内の到達真空度であり、成膜開始前、すなわち、成膜装置中に成膜ガスを導入する前の成膜装置内の真空度を意味する。

本明細書において、到達真空度（背圧）は、スパッタ成膜装置に設置されているイオンゲージ（電離真空計）の値を読み取った値としている。成膜装置内の到達真空度（背圧）は、成膜装置内の水分量（水分圧）と概ね等価であるため、質量分析計（例えば、アルバック社のＱｕｌｅｅ ＣＧＭシリーズ等）を用いて測定された水分圧から求めた値としてもよい。

本明細書において、「導電体」は、比抵抗値が１００Ω・ｃｍ以下のものを意味する。また、「半導体」は、比抵抗値が１０^３〜１０^６Ω・ｃｍの範囲内のものを意味する。また、本明細書において「絶縁体」は、比抵抗値が１０^７Ω・ｃｍ以上のものを意味する。

本発明の電界効果型トランジスタの製造方法において、前記背圧を１×１０^−５Ｐａ未満の所定値としてＩＧＺＯ系アモルファス酸化物層をスパッタ成膜し、１００℃以上、３００℃以下の範囲でアニール処理した場合における、前記ＩＧＺＯ系アモルファス酸化物層の電気抵抗値の前記アニール温度依存性を予め取得しておき、
前記導電層を形成する工程において、前記スパッタ成膜における背圧を、前記所定値とし、前記電気抵抗値の変化率が０となる温度±５℃で、前記アニール処理を行うことが好ましい。

また、前記背圧を１×１０^−５Ｐａとして前記アニール温度を１５０℃±５℃とするか、
前記背圧を６×１０⁻⁶Ｐａとし、前記アニール温度を２５０℃±５℃とすることが好ましい。ここで、背圧の値は、±１０％の幅を有するものとする。

本発明の電界効果型トランジスタの製造方法は、前記導電層に接触する金属層を形成する工程を含み、前記導電層および前記金属層からなる前記ソース電極および前記ドレイン電極を形成する構成としてもよい。

本発明のＩＧＺＯ系アモルファス酸化物絶縁膜の製造方法において、前記スパッタ成膜における成膜圧力は、１０Ｐａ以下とすることが好ましい。また、前記スパッタ成膜における成膜ガスは、ＡｒとＯ_２とを含むものとし、該成膜ガス中のＡｒとＯ_２との流量比はＯ_２／Ａｒ≦１／１５とすることが好ましい。

本発明の電界効果型トランジスタの製造方法によれば、前記基板として、可撓性基板を用いることができる。

特開２００７−１０９９１８号公報には、図４（本明細書図７）などにおいて、室温での真空成膜後に半導体膜であったアモルファスＩＧＺＯ膜に１２０℃〜２５０℃のアニール処理（熱処理）を施すと、１桁〜３桁以上低抵抗化することが示されている。通常、スパッタ成膜では、背圧は１×１０^−６Ｐａ台の真空度で行うことが一般的であり、特開２００７−１０９９１８号公報では、ＩＧＺＯ系アモルファス酸化物半導体膜をスパッタ成膜後のアニール温度による抵抗値の変化を調べ、高真空条件でのスパッタ成膜において良好な半導体特性を有するＩＧＺＯ薄膜を得るための成膜条件についての検討を行っている。したがって、特開２００７−１０９９１８号公報には、低抵抗化してしまったＩＧＺＯ膜について、電界効果型トランジスタのＳＤ電極や、コンタクト層として用いることについては記載も示唆もされていない。

更に、特開２００７−１０９９１８号公報をはじめ、ＩＧＺＯ系酸化物薄膜の電気抵抗値に関する公知文献には、スパッタ成膜時の背圧を変化させるという概念は一切示されていない。従って、ＩＧＺＯ系導電膜を成膜可能な背圧条件とアニール処理温度との組み合わせを好適化して、電界効果型トランジスタのＳＤ電極や、コンタクト層としてＩＧＺＯ層を適用可能とするという本発明は、上記公知文献から容易に想到しうるものではない。

本発明のＩＧＺＯ系電界効果型トランジスタの製造方法は、半導体層上にＩＧＺＯ系アモルファス酸化物層をスパッタ法により成膜し、その後アニール処理を行って、ＳＤ電極の少なくとも半導体層に接触する面側を構成する導電層を形成する工程を有している。かかる方法では、活性層と同じＩＧＺＯ系酸化物を用いたＳＤ電極又はそのコンタクト層を形成することができるため、ＳＤ電極と活性層との間の寄生抵抗が殆ど無く、良好なオーミックコンタクトを形成することができる。従って、本発明によれば、上記寄生抵抗に起因するトランジスタ特性のばらつきの少ない電界効果型トランジスタを製造することができる。

また、本発明では、スパッタ成膜における背圧を、１×１０^−５Ｐａ未満とし、アニール処理におけるアニール温度を１００℃以上、３００℃以下としている。従って、本発明により成膜されたＳＤ電極又はそのコンタクト層は、成膜後のアニール処理により安定化処理が施されている。従って、本発明によれば、電気的ストレス及び熱に対して安定性の良好なＩＧＺＯ系電界効果型トランジスタを製造することができる。

スパッタ成膜時に背圧を変化させた時の成膜装置中の水分量と成膜されるＩＧＺＯ系アモルファス酸化物薄膜中の水分量との関係を模式的に示す図 （ａ）〜（ｅ）は、本発明に係る一実施形態の電界効果型トランジスタの製造工程を示す断面図 本発明の電界効果型トランジスタの製造方法により製造される、コンタクト層を備えた電界効果型トランジスタの概略構成断面図 実施例１において異なる背圧でスパッタ成膜されたＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値とアニール処理温度との関係を示す図 図４に示されるスパッタ成膜後のＩＧＺＯ系アモルファス酸化物薄膜表面のＯＨ基のピーク波長付近のＩＲスペクトルを示す図 比較例１において異なる酸素流量でスパッタ成膜されたＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値とアニール処理温度との関係を示す図 特許文献１の図４

本発明者は、電気的ストレスや熱に対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜を製造する方法について鋭意検討を行った。その結果、成膜装置内の水分量によって成膜されるＩＧＺＯ系アモルファス酸化物薄膜の電気抵抗値が変化すること、更に、その値は、スパッタ成膜後のアニール処理温度によって変化すること、つまり、成膜装置内の水分量とスパッタ成膜後のアニール処理温度の組み合わせを好適化することにより、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有し、且つ、電気的ストレス及び熱に対して安定性の良好なＩＧＺＯ系アモルファス酸化物薄膜も製造可能であることを見出した。（後記実施例１、図４を参照）。

本発明では、かかる知見を基に、活性層―ＳＤ電極間寄生抵抗に起因するトランジスタ特性のばらつきの少ない、ＩＧＺＯ系電界効果型トランジスタの製造方法を見出した。従って、まず、本発明者が見出したＩＧＺＯ系アモルファス酸化物薄膜の製造方法について詳細を説明する。

「ＩＧＺＯ系アモルファス酸化物薄膜の製造方法」
スパッタ成膜において、成膜装置内の水含有量（水分圧）は、スパッタ成膜における背圧と相関があることが知られており、背圧が低い、すなわち高真空であるほど水分圧が低くなることが知られている。本発明者は、スパッタ成膜時の背圧を変化させて成膜した電気抵抗値の異なる各ＩＧＺＯ系アモルファス酸化物薄膜についてＦＴ−ＩＲ測定による組成分析を実施し、その結果、それぞれの膜において、ＯＨ基のピーク面積が異なり、背圧を高くすると、ＯＨ基の量が増加すること、つまり、水含有量が増加していることを確認した（後記実施例、図５を参照）。

図１は、背圧（成膜装置内の到達真空度）を変化させた時の、成膜装置内の水分量と、成膜されたＩＧＺＯ系アモルファス酸化物薄膜内の水分量との関係を示すイメージ図である。図示されるように、背圧が高いほど成膜装置内の水分量が多くなる。従って、膜中に取り込まれる水分が多くなり、薄膜の電気抵抗値に影響を及ぼすものと考えられる。

図１及び後記実施例図５より、スパッタ成膜直後のＩＧＺＯ系アモルファス酸化物薄膜中の水分量（ＯＨ基量）は、スパッタ成膜時の背圧により変化することが確認できる。そして、図４には、スパッタ成膜時の背圧の違いとその後のアニール温度とにより導電体領域から絶縁体領域までの領域において様々な電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造できることが示されている。

成膜装置内の水分量の制御方法は、上記したスパッタ成膜における背圧による制御に限定されるものではなく、例えば、成膜中に水分直接を導入する方法等でも制御することが可能である。「課題を解決するための手段」の項において述べたように、背圧は、成膜ガスを導入する前の成膜装置内の真空度であり、容易に設定変更が可能なファクターであることから、本発明者が見出したＩＧＺＯ系アモルファス酸化物薄膜の製造方法においては、背圧により酸化物薄膜中の水分量を制御することが好ましい。以下、背圧を制御して水分量を制御する方法を例に説明する。

図４には、アニール処理を施していない状態のスパッタ成膜直後のＩＧＺＯ系アモルファス酸化物薄膜においても、背圧の違いにより異なる電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を成膜できることが示されているが、なんらかの安定化処理を施していないスパッタ成膜のみの膜は、素子の駆動等による電気的ストレス信頼性に問題がある。従って本発明者が見出したＩＧＺＯ系アモルファス酸化物薄膜の製造方法では、スパッタ成膜後、安定化処理としてアニール処理を実施する。

すなわち、本発明では、スパッタ成膜時に薄膜中に取り込まれる水分量を、成膜装置内の水分量により制御し、その後、その水分量に応じて好適な温度にてアニール処理を施すことにより、導電体から絶縁体の領域で任意の電気抵抗値を有するアモルファス酸化物薄膜を製造する。

上記本発明におけるＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、水分量とアニール処理の温度の組み合わせのうち、アニール処理の温度を一定とし、水分量を変化させる方が、複数の層を本発明により製造する場合に、同一のアニール処理温度にて実施することができるため好ましい。

アニール処理の温度は、アニール処理による安定化効果が得られればよいが、信頼性の高いＩＧＺＯ系アモルファス酸化物薄膜とするに充分な効果を短時間に得るためには、１００℃以上が好ましく、１５０℃以上がより好ましい。

また、上記ＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、樹脂基板等の耐熱性の低い基板に適用可能である。従って、アニール処理の温度も３００℃以下の温度であることが好ましい。

アニール処理の方法は特に制限されないが、常圧でのアニールで充分であるため、ホットプレート等での加熱処理が容易な方法である。その他、クリーンオーブンや真空チャンバーを用いてもよい。

上記したように、本発明者が見出したＩＧＺＯ系アモルファス酸化物薄膜の製造方法では、スパッタ法おいては、その背圧を変化させるだけであり、成膜装置内の水分量は、いずれのスパッタ成膜方法を用いても背圧により変化する。従って、本発明者が見出したＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、スパッタ成膜の方法は特に制限されず適用することができる。

スパッタ成膜方法としては、例えば、２極スパッタリング法、３極スパッタリング法、直流スパッタリング法、高周波スパッタリング法（ＲＦスパッタリング法）、ＥＣＲスパッタリング法、マグネトロンスパッタリング法、対向ターゲットスパッタリング法、パルススパッタ法、及びイオンビームスパッタリング法等が挙げられる。

また、成膜を行う基板としては特に制限されず、Ｓｉ基板、ガラス基板、各種フレキシブル基板等、用途に応じて選択すればよい。上記ＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、３００℃以下の低温プロセスにより実施することができるので、耐熱性の低い樹脂基板にも好適に適用することができる。従って、上記ＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、フレキシブルディスプレイ等に用いられる薄膜トランジスタ（ＴＦＴ）の製造にも適用することが可能である。

フレキシブル基板としては、ポリビニルアルコール系樹脂，ポリカーボネート誘導体（帝人（株）：ＷＲＦ），セルロース誘導体（セルローストリアセテート，セルロースジアセテート），ポリオレフィン系樹脂（日本ゼオン（株）：ゼオノア、ゼオネックス），ポリサルホン系樹脂（ポリエーテルサルホン，ポリサルホン），ノルボルネン系樹脂（ＪＳＲ（株）： アートン），ポリエステル系樹脂（ＰＥＴ，ＰＥＮ，架橋フマル酸ジエステル）ポリイミド系樹脂，ポリアミド系樹脂，ポリアミドイミド系樹脂，ポリアリレート系樹脂，アクリル系樹脂，エポキシ系樹脂，エピスルフィド系樹脂，フッ素系樹脂，シリコーン系樹脂フィルム，ポリベンズアゾ-ル系樹脂，シアネート系樹脂，芳香族エーテル系樹脂（ポリエーテルケトン），マレイミド−オレフィン系樹脂等の樹脂基板、液晶ポリマー基板、
また、これら樹脂基板中に酸化ケイ素粒子，金属ナノ粒子，無機酸化物ナノ粒子，無機窒化物ナノ粒子, 金属系・無機系のナノファイバー又はマイクロファイバー，カーボン繊維，カーボンナノチューブ，ガラスフェレーク，ガラスファイバー，ガラスビーズ，粘土鉱物、雲母派生結晶構造を含んだ複合樹脂基板、
薄いガラスと上記単独有機材料との間に少なくとも1回の接合界面を有する積層プラスチック材料、無機層（ex.SiO2, Al2O3, SiOxNy）と有機層（上記）を交互に積層することで少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、
ステンレス基板、あるいはステンレスと異種金属を積層した金属多層基板、アルミニウム基板、あるいは、表面に酸化処理（例えば、陽極酸化処理）を施すことで、表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板等を挙げることができる。

ＩＧＺＯ系アモルファス酸化物としては、下記一般式（Ｐ１）で表されるＩｎＧａＺｎＯ_４（ＩＧＺＯ）等のホモロガス化合物が一例として挙げられる。

（Ｉｎ_２−ｘＧａ_ｘ）Ｏ_３・（ＺｎＯ）_ｍ・・・（Ｐ１）
（式中０≦ｘ≦２かつｍは自然数）

電界効果型トランジスタ等に適用する場合、本発明におけるＩＧＺＯ系アモルファス酸化物薄膜の製造方法は、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができるので、基板上に、所定の電気抵抗値を有する複数のＩＧＺＯ系アモルファス酸化物薄膜を、スパッタ成膜において背圧を変化させるだけの簡易な方法で成膜することができ、好ましい。

例えば、基板上に半導体領域の所定の電気抵抗値を有する第１のＩＧＺＯ系アモルファス酸化物薄膜を本発明者が見出した製造方法により製造した後、スパッタ成膜における背圧を上げて本発明者が見出した製造方法により、絶縁体領域の所定の電気抵抗値を有する第２のＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。

スパッタ成膜時の背圧は、所望の電気抵抗値が得られれば特に制限されないが、後記実施例１の図４に示されるように、背圧が２×１０^−３Ｐａ以下であれば、アニール処理の温度を調整することによって、導電体領域から絶縁体領域までの領域の任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。

ＩＧＺＯ系アモルファス酸化物薄膜は、スパッタ成膜において加熱することなく良好な半導体特性を有するものを得ることができる。従って、成膜温度は通常室温とする。ここで、室温で成膜するとは、加熱することなく成膜するとの意であり、例えば、後記実施例１では約２５℃にて成膜を実施している。

成膜時の成膜圧力は特に制限されないが、成膜圧力が高すぎると成膜速度が遅くなり生産性が悪くなることから、１０Ｐａ以下であることが好ましく、５Ｐａ以下であることがより好ましく、１Ｐａ以下であることが更に好ましい。

スパッタ成膜時の成膜ガスは特に制限されないが、ＡｒとＯ_２とを含むものが挙げられる。
かかる成膜ガス中のＡｒとＯ_２の流量比により、スパッタ成膜される膜の電気抵抗値は変化するので、本発明におけるＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、背圧に加えてこの流量比も変化させて電気抵抗値を制御してもよいが、酸素分圧を高くすることにより成膜速度が低下する傾向があり、後記比較例１の図６に示されるように、背圧及びアニール処理温度によっては、成膜時の酸素分圧の電気抵抗値への影響はほとんどなくなる場合もある。本発明では、背圧とアニール処理温度を好適化するだけで、導電体領域から絶縁体領域の任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができるので、酸素分圧Ｏ_２／Ａｒは１／１５以下の一定値とすることが好ましい。

後記実施例１では、成膜圧力０．８Ｐａ，投入電力ＤＣ５０Ｗ，Ａｒ:３０ｓｃｃｍ、Ｏ_２：０．２５ｓｃｃｍの条件で、背圧及びアニール処理温度を変化させてＩＧＺＯ系アモルファス酸化物薄膜を製造した。図４に示されるように、背圧が高い範囲と低い範囲、そしてその中間領域とで、アニール処理温度に対する電気抵抗値（比抵抗値）の変化の仕方が異なる。

例えば、図４の▲，◇のプロット（背圧６×１０^−６Ｐａ，１×１０^−５Ｐａ：背圧の低い領域（高真空））はアニール温度１００℃〜３００℃の範囲で極小値を有し、その後４００℃付近では1×１０^６付近の電気抵抗値まで上昇して、ほぼ一定値を示す傾向がある。ここで、極小値付近の電気抵抗値は導電体領域（電気抵抗値１００Ω・ｃｍ以下、好ましくは１０Ω・ｃｍ以下）のものであることから、１×１０^−５Ｐａ未満の背圧で１００℃〜３００℃の範囲内の好適な温度でアニール処理をすることにより、導電体領域の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。

更に、極小値付近の温度でのアニール処理は、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なくなるため好ましい。アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なければ、アニール処理をホットプレートにより実施する場合など、アニール処理中の薄膜の膜面内に温度分布がある場合であっても、膜面内の電気抵抗値の均一性への影響を小さくすることができる。アニール処理温度は、用いる基板の耐熱温度によって、上限が決まってくるため、基板の耐熱性に応じて、アニール処理温度を決定し、そのアニール処理温度付近に極小値を有するような背圧とすることにより、膜面内の導電性の均一性が高い、信頼性の優れた導電膜を製造することができる。

極小値を示すアニール処理温度は、図４に示されるように背圧によって異なると考えられる。従って、極小値を示すアニール処理温度が不明な背圧条件である場合は、背圧を１×１０^−５Ｐａ未満の所定値としてＩＧＺＯ系アモルファス酸化物層をスパッタ成膜し、１００℃以上、３００℃以下の範囲でアニール処理した場合における、ＩＧＺＯ系アモルファス酸化物層の電気抵抗値のアニール処理温度依存性を予め取得し、電気抵抗値の変化率が０となる温度付近（±５℃）でアニール処理を行うことが好ましい。

それとは逆に、図４の○，●のプロット（背圧５×１０^−４Ｐａ，２×１０^−３Ｐａ）はアニール温度１００℃〜３００℃の範囲で極大値を有しその後４００℃付近では1×１０^−６付近の電気抵抗値まで減少して、ほぼ一定値を示す傾向がある。極大値付近の電気抵抗値は絶縁体領域（電気抵抗値１０^７Ω以上）のものであることから、５×１０^−４Ｐａ以上の背圧で１００℃〜３００℃の範囲内の好適な温度でアニール処理をすることにより、絶縁体領域の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造することができる。

極小値と同様、極大値付近の温度でのアニール処理は、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なくなるため好ましい。基板の耐熱性に応じて、アニール処理温度を決定し、そのアニール処理温度付近に極大値を有するような背圧とすることにより、膜面内の絶縁性の均一性が高く、信頼性の優れた絶縁膜を製造することができる。

図４の■，□，◆，△のプロット（背圧１×１０^−４Ｐａ，６．５×１０^−５Ｐａ，５×１０^−５Ｐａ，２×１０^−５Ｐａ）では、アニール温度を上昇させることで、電気抵抗値が３００℃までの領域で連続的に増大している。また、◆のプロットについては、１５０℃〜２５０℃のアニール処理温度範囲において、傾きが非常に緩やかになって１０^４〜１０^５Ω・ｃｍの範囲のほぼ一定な値を示す形となっている。

１０^４〜１０^５Ω・ｃｍの電気抵抗値は、一般に良好なＯＮ−ＯＦＦ特性が得られる半導体領域の電気抵抗値１０^３〜１０^６Ω・ｃｍの範囲内の値である。更に、本発明者は電気抵抗値とキャリア密度とは相関があることを確認している。従って、かかる背圧条件及びアニール処理温度範囲とすることにより、膜面内のキャリア密度の均一性が高く、ＯＮ−ＯＦＦ特性の良好な信頼性の優れたＩＧＺＯ系アモルファス酸化物半導体膜を製造することができる。

図４には、背圧１×１０^−５Ｐａ以上、５×１０^−４Ｐａ以下、アニール処理温度１００℃〜３００℃の範囲において、好適な背圧とアニール処理温度との組み合わせを選択することにより、電気抵抗値１０^３〜１０^６Ω・ｃｍの範囲内の良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造することができることが示されている。

また、背圧５×１０^−５Ｐａとした場合は、１５０℃〜２５０℃のアニール処理温度範囲において、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なく、アニール処理中の薄膜の膜面内の温度分布などによる、膜面内の電気抵抗値の均一性への影響を小さくすることができることも示されている。

更に、図４には、アニール処理温度を４００℃以上とすれば、スパッタ成膜時の背圧に関わらず、良好なＯＮ−ＯＦＦ特性が得られる半導体領域の電気抵抗値を有し、膜面内のキャリア密度の均一性が高く、信頼性の優れたＩＧＺＯ系アモルファス酸化物薄膜を製造できることが示されている。

以上のように、実施例１では、５種類の背圧にてスパッタ成膜した場合について本発明者が見出した製造方法によりＩＧＺＯ系アモルファス酸化物膜を製造しており、上述のようなアニール処理温度と薄膜の電気抵抗値との関係を得ることができている。

上記した、本発明により半導体膜、絶縁膜、導電膜を製造する際の好適な背圧とアニール処理温度の条件を纏めると、半導体膜は下記式（１）及び（２）を満足する条件で、絶縁膜は下記式（２）及び（３）を満足する条件で、導電膜は下記式（２）及び（４）を満足する条件で製造することが好ましい。また、半導体膜は、更に、下記式（５）を満足する条件で製造することがより好ましい。

図４に示されるように、電気抵抗値１０^３〜１０^６Ω・ｃｍの範囲内の良好なＯＮ−ＯＦＦ特性が得られる半導体膜を、下記式（１）及び（２）、又は、（３）及び（２）を満足する範囲全てにおいて得られるわけではない。図４には、下記式（１）を満足する範囲において背圧が低いほど（高真空に近いほど）、良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造可能なアニール温度は、下記式（２）を満足する範囲において高くなる傾向が示されている。

例えば、かかる半導体膜を成膜可能な条件としては、例えば、下記式（６）及び（７）を満足する条件，下記式（８）及び（９）を満足する条件，下記式（１０）及び（１１）を満足する条件，及び下記式（１２）及び（１３）を満足する条件が挙げられる（Ｐは前記背圧、Ｔは前記アニール処理の温度である。）。下記式（６）〜（１３）に示された範囲外であっても、下記式（１）を満足する任意の背圧における（２）式を満足するアニール温度と電気抵抗値との関係を調べ、その結果見出される、背圧とアニール温度との組あわせであれば、良好なＯＮ−ＯＦＦ特性が得られる半導体膜を製造することができる。

１×１０^−５≦Ｐ（Ｐａ）≦５×１０^−４ ・・・（１）、
１００≦Ｔ（℃）≦３００ ・・・（２）、
５×１０^−４≦Ｐ（Ｐａ） ・・・（３）、
Ｐ（Ｐａ）≦１×１０^−５ ・・・（４）、
２×１０^−５≦Ｐ（Ｐａ）≦１×１０^−４ ・・・（５）、
Ｐ（Ｐａ）＝２×１０^−５ ・・・（６）、
２００≦Ｔ（℃）≦３００ ・・・（７）、
Ｐ（Ｐａ）＝５×１０^−５ ・・・（８）、
１２０≦Ｔ（℃）≦２７０ ・・・（９）、
Ｐ（Ｐａ）＝６．５×１０^−５ ・・・（１０）、
１００≦Ｔ（℃）≦２４０ ・・・（１１）、
Ｐ（Ｐａ）＝１×１０^−４ ・・・（１２）、
１００≦Ｔ（℃）≦１９５ ・・・（１３）

なお、上記式（６），（８），（１０），（１２）の背圧Ｐの値は、±１０％の幅を有するものとする。

図４の▲，◇のプロット（背圧６．５×１０^−６Ｐａ，１×１０^−５Ｐａ）は、通常スパッタ成膜を実施している高真空な状態の背圧であることから、実施例１により、スパッタ成膜時の背圧と、アニール処理温度の組み合わせを好適化することにより、導電体領域から絶縁体領域までの任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造できるとすることができる。

更に、通常の高真空による成膜では、アニール処理温度を１００℃〜３００℃の範囲とすると低抵抗化してしまい、アニール処理は４００℃以上の温度で行わなければ良好なＯＮ−ＯＦＦ特性を有する半導体膜を得ることができないことが示されている。このことは比較例１の図６よりも明らかであるが、成膜時の酸素流量を制御し、as-depoの抵抗値を変化させることで、導電膜となる領域を狭くすることは可能である。例えば、比較例１の図６で示すと、成膜時のＯ_２流量０．２５ｓｃｃｍの場合は、３００℃以下の領域であるが、０．３３ｓｃｃｍ、０．４ｓｃｃｍとすると２００℃以上３００以下の領域となる。これは、言い換えれば半導体領域として得られる膜のアニール温度領域を広げることが可能となる。

このように、スパッタ成膜時の背圧によってアニール処理温度に対する電気抵抗値の変化の仕方が異なることはこれまでに報告された例はなく、本発明によって初めて、良好なＯＮ−ＯＦＦ特性を有するＩＧＺＯ半導体膜を耐熱温度が３００℃以下の樹脂基板等のフレキシブル基板上に成膜することを可能となった。

「背景技術」の項に記載したように、ＩＧＺＯ系ＴＦＴは、ＳＤ電極と活性層の間の寄生抵抗に起因する特性のばらつきの問題を有しており、ＳＤ電極又はそのコンタクト層には、新たな設備投資を必要とせずに容易に形成可能であり、良好で安定したオーミックコンタクトが得られることが必要である。オーミックコンタクトの観点からは、できるだけバンドギャップの少ない物質が好ましい。つまり、同一組成に近い物質により、簡易な方法で電極層又はコンタクト層を製造することができることが好ましい。

上記したように、本発明者は、安定性の良好なＩＧＺＯ系酸化物導電膜を製造可能である背圧とアニール処理温度の条件を見出しており、背圧１×１０^−５Ｐａ未満、アニール処理温度１００℃以上、３００℃以下の範囲内であれば、電気的ストレス及び熱に対する安定性の良好なＩＧＺＯ系導電膜を製造することができるので、半導体装置等の薄膜素子において、他の層のアニール処理条件等にあわせてアニール処理温度を選択し、かかるアニール処理温度において所望の導電性（電気抵抗値）を与える背圧を選択することが可能である。従って、本発明によれば、下地層であるＩＧＺＯ系アモルファス酸化物半導体層の電気特性に影響を及ぼさずに、寄生抵抗の少ないＳＤ電極又はコンタクト層を形成することができる。

「電界効果型トランジスタ（薄膜トランジスタ：ＴＦＴ）」
上記したように、本発明者が見出したＩＧＺＯ系アモルファス酸化物薄膜の製造方法によれば、スパッタ成膜時の背圧を変化させてスパッタ成膜を行い、その後アニール処理をするだけの簡易な方法により、導電体領域から絶縁体領域の範囲内において信頼性の高いアモルファス酸化物薄膜を製造することができる。かかる製造方法では、アニール処理温度を１００℃〜３００℃の範囲で、基板の耐熱性や他の層への影響を考慮して、所望の電気抵抗値が得られる背圧とアニール処理温度の組み合わせを選択することができるので、成膜基板として、耐熱温度が３００℃以下の樹脂基板を用いることができる。

図２（ａ）〜図２（ｅ）は、本発明に係る一実施形態の電界効果型トランジスタ（ＴＦＴ）の製造工程図（基板の厚み方向の断面図）である。本実施形態では、ボトムゲート型を例として説明する。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。

図２（ｄ）に示されるように、本実施形態の電界効果型トランジスタ（ＴＦＴ）２は、基板Ｂ上に、ＩＧＺＯ系アモルファス酸化物薄膜１からなる活性層（半導体層）１１及びＩＧＺＯ系アモルファス酸化物導電膜からなる（不可避不純物を含んでもよい）ソース電極２２及びドレイン電極２３（ＳＤ電極２２，２３）を備えたものである。

本発明では、ＩＧＺＯ系電界効果型トランジスタの製造方法は、半導体層１１上にＩＧＺＯ系アモルファス酸化物層２０をスパッタ成膜により成膜し、その後アニール処理を行って、ソース電極２２およびドレイン電極２３の少なくとも半導体層１１に接触する面側を構成する導電層を形成する工程を含み、スパッタ成膜における背圧を１×１０^−５Ｐａ未満とし、アニール処理におけるアニール温度Ｔを１００℃以上、３００℃以下とすることを特徴としている。

図３には、ソース電極２２及びドレイン電極２３のそれぞれのコンタクト層２２Ｃ，２３ＣがＩＧＺＯ系アモルファス酸化物半導体層であり、ソース電極２２及びドレイン電極２３は、通常用いられる金属電極であるＴＦＴ１’の構成を示してある。図３の構成の場合は、半導体層１１上にＩＧＺＯ系アモルファス酸化物層２０及びＳＤ電極２２，２３の金属膜をスパッタ法により成膜し、その後アニール処理を行った後、パターニングを行えばよい。この時、スパッタ成膜における背圧及びアニール処理におけるアニール温度は、図２（ｄ）の構成の時と同様である。
以下に、ＴＦＴ１の製造方法の詳細について説明する。

まず、図２（ａ）に示すように、基板Ｂを用意し、ｎ^＋Ｓｉ等からなるゲート電極２１を形成した後、ゲート絶縁膜３１を形成する。ゲート絶縁膜３１の形成方法は、特に制限されないが、上記本発明者が見出したＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、絶縁膜を形成可能な条件で成膜されたゲート絶縁膜を用いてもよい。基板Ｂは、上記実施形態で説明したのと同様の基板が使用できる。

次いで、図２（ｂ）に示すように、ＩＧＺＯ系アモルファス酸化物薄膜からなる（不可避不純物を含んでもよい）半導体層１１（活性層１１）を形成する。半導体層１１（活性層１１）の形成方法は特に制限されないが、プロセスがより容易となるように、ゲート絶縁膜３１と同様、上記本発明者が見出したＩＧＺＯ系アモルファス酸化物薄膜の製造方法において、半導体膜を形成可能な条件で成膜することが好ましい。

次に、活性層１１上にソース電極２２及びドレイン電極２３を形成する。ソース電極２２及びドレイン電極２３は、まず、上記本発明者が見出したＩＧＺＯ系アモルファス酸化物薄膜の製造方法により、ＩＧＺＯ系アモルファス酸化物導電膜２０をベタ成膜した後（図２（ｃ））、パターニングして形成する（図２（ｄ））。

ＩＧＺＯ系アモルファス酸化物導電膜２０は、活性層１１上に、スパッタ法により成膜された後、アニール処理を施して形成される。スパッタ成膜における背圧及びアニール温度は、背圧１×１０^−５Ｐａ未満、アニール温度を１００℃以上、３００℃以下の範囲で、所望の電気抵抗値（導電性）が得られるように、その他の層の耐熱性等を考慮して決定すればよい。

例えば、下地となるＩＧＺＯ系アモルファス酸化物半導体層の安定化処理を、２００℃の加熱処理にて行った場合は、その上部に形成される層のアニール処理温度は２００℃以下であることが望ましい。従って、アニール処理温度を２００℃以下として、所望の電気抵抗値が得られる背圧を選択することにより、下地層の電気特性へ悪影響を及ぼすことなくＩＧＺＯ系アモルファス酸化物導電膜２０を形成することができる。

このように、本発明により成膜されたＳＤ電極２２，２３又はそのコンタクト層２２Ｃ，２３Ｃは、成膜後のアニール処理により安定化処理が施されている。従って、ＳＤ電極２２，２３は、電気的ストレス及び熱に対して安定性の良好なものとなる。

次に、図２（ｄ）に示されるように、ＩＧＺＯ系アモルファス酸化物導電膜２０をフォトリソグラフィ等によりパターニングしてＳＤ電極２２及び２３を形成する。パターニングの方法は常法により実施できるため、詳細の説明及び図面への記載を省略する。

例えば、ＩＧＺＯ系の酸化物導電膜をフォトリソグラフィでパターニングする際には、レジスト塗布後に露光、現像工程を経て、ウエット及びドライエッチングにてパターニングを行う。ウエットエッチングの場合は、酸系（ＩＴＯエッチング液やアルミエッチング液）、ドライエッチングはフッ素系ガスを用いて行うことが出来る。

下層にＩＧＺＯ系絶縁膜がある場合にはドライエッチングの方が好ましい。ウエットエッチングの場合は下層もエッチングされるため、エッチングレートの制御がドライエッチングより難しい。Ｓ/Ｄ電極をパターニングする際も同様にドライエッチングの方が制御が容易で有り、好ましい。

最後に、図２（ｅ）に示すように、活性層１１、ソース電極２２及びドレイン電極２３上に保護膜（絶縁膜）３２を形成する。
以上の工程により、本実施形態のＴＦＴ１が製造される。

本発明のＩＧＺＯ系電界効果型トランジスタ（ＴＦＴ）１（１’）の製造方法は、半導体層１１上にＩＧＺＯ系アモルファス酸化物層２０をスパッタ成膜により成膜し、その後アニール処理を行って、ＳＤ電極２２，２３の少なくとも半導体層１１に接触する面側を構成する導電層を形成する工程を有している。かかる方法では、活性層１１と同じＩＧＺＯ系酸化物を用いたＳＤ電極２２，２３又はそのコンタクト層２２Ｃ，２３Ｃを形成することができるため、ＳＤ電極２２，２３と活性層１１との間の寄生抵抗を低減させ、良好なオーミックコンタクトを形成することができる。従って、本発明によれば、上記寄生抵抗に起因するトランジスタ特性のばらつきの少ないＴＦＴ１（１’）を製造することができる。

また、本発明では、ＳＤ電極２２，２３又はそのコンタクト層２２Ｃ，２３Ｃの成膜において、スパッタ成膜における背圧を１×１０^−５Ｐａ未満とし、成膜後１００℃以上、３００℃以下のアニール処理により安定化処理を施す。従って、本発明によれば、電気的ストレス及び熱に対して安定性の良好なＩＧＺＯ系ＴＦＴ１を製造することができる。

上記したように、本発明のＴＦＴ１の製造方法では、スパッタ成膜時の背圧とその後のアニール処理により良好なオーミックコンタクトを形成することができる。従って、本発明の電界効果型トランジスタの製造方法は、新たな設備投資も不要であり、コスト面においても好ましい。

上記本発明者らの知見によれば、背圧およびアニール温度の組み合わせを変化させることで、導電体領域から半導体領域の範囲内の任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜も合わせて製造することができるので、基板上に、ＩＧＺＯ系アモルファス酸化物導電膜だけでなく、半導体領域および導電体領域の所定の電気抵抗値を有する複数のＩＧＺＯ系アモルファス酸化物薄膜を、スパッタ成膜において背圧を変化させるだけの簡易な方法で成膜して電界効果型トランジスタを製造することができ、好ましい。

例えば、基板上に絶縁体領域の所定の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を本発明の製造方法により製造した後、スパッタ成膜における背圧を下げて本発明の製造方法により、半導体領域の所定の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造し、その後上記良好なオーミックコンタクトを形成するＩＧＺＯ系アモルファス酸化物導電膜を成膜することができる。この場合、アニール処理の温度は、全ての層を同じとするか、又は、上層の層のアニール温度の方が、下層の層のアニール温度よりも低い温度となるようにすることが好ましい。

製造プロセスの簡易化の点では、できるだけ多くの層を上記ＩＧＺＯ系アモルファス酸化物薄膜の製造方法により製造することが好ましい。

上記実施形態では、ボトムゲート型の電界効果型トランジスタについて説明したが、トップゲート型の電界効果型トランジスタにも好適に適用することができる。

本発明に係る実施例及び比較例について説明する。
（実施例１）
約１ｃｍ^２の正方形の市販の合成石英基板（１ｍｍ厚，Ｔ−４０４０合成石英基板）上に、ＩｎＧａＺｎＯ_４（ａｔ比）多結晶ターゲットを用いて、基板上に膜厚５０ｎｍのＩＧＺＯ膜を成膜した。

背圧及びアニール処理温度によるＩＧＺＯ膜の電気抵抗値への影響を調べるために、背圧（成膜前到達真空度）を、それぞれ、６×１０^−６Ｐａ，１×１０^−５Ｐａ，２×１０^−５Ｐａ，５×１０^−５Ｐａ，６．５×１０^−５Ｐａ，１×１０^−４Ｐａ，５×１０^−４Ｐａ，２×１０^−３Ｐａとして、それぞれサンプルを用意した。この時、背圧の設定は、スパッタ装置の成膜室を大気解放後に真空排気を開始し、スパッタ装置備え付けイオンゲージにて所望の背圧条件に到達確認後に成膜を開始することで行った。その他の成膜条件は、基板温度Ｔｓ＝常温、Ａｒ／Ｏ_２混合雰囲気（Ａｒ流量３０ｓｃｃｍ，Ｏ_２流量０．２５ｓｃｃｍ）、成膜圧力０．８Ｐａ、基板―ターゲット間距離１５０ｍｍ、ターゲット投入電力ＤＣ５０Ｗ（ＩＧＺＯ）、成膜時間約１９分であった。

スパッタ成膜後、アニール処理をする前の５種類のサンプルについて膜厚及び組成をＸＲＦにより測定した結果、いずれのサンプルも、Ｉｎ：Ｇａ：Ｚｎ＝１：０．９：０．７、膜厚約５０ｎｍであることを確認した。

次に、上記サンプルに対してホットプレートを用いて、各種アニール処理温度（１００℃，１５０℃，２００℃，２５０℃，３００℃，３５０℃，４００℃，４５０℃，５００℃，６００℃）にて５分間アニールを施し、ハイレスタ（三菱化学製，ＭＣＰ−ＨＴ４５０（プローブタイプＵＲＳ））を用いて電気抵抗値（比抵抗）測定を行った。その結果を図４に示す。

図４には、例えば、アニール処理温度２５０℃の場合、電気抵抗値が背圧条件により約９桁変化していることが示されている。図４より、スパッタ成膜時の背圧とアニール処理温度とを好適化することにより、導電体領域〜絶縁体領域において任意の電気抵抗値を有するＩＧＺＯ系アモルファス酸化物薄膜を製造できることが確認された。

スパッタ成膜時の背圧が膜特性に与える要因を調べるために、スパッタ成膜後アニール未処理の５種類のサンプル及びリファレンスとして用いた石英基板について表面のＦＴ−ＩＲ測定（ＴｈｅｒｍｏＦｉｓｈｅｒ製Ｎｉｃｏｌｅｔ４７００）をＡＴＲ法により実施した。その結果を図５に示す。図５に示されるように、いずれのサンプルもＯＨ基の伸縮振動に由来するピーク（２５００ｃｍ^−１〜４０００ｃｍ^−１までの範囲のブロードなピーク）が観測され、背圧が高くなるにつれてそのピーク面積が大きくなることが確認された。

なお、上記傾向は、ターゲットとして複数のターゲットを用いる共スパッタにおいても同様であることを確認してある。

（比較例１）
背圧を１×１０^−６Ｐａの一定条件とし、成膜ガスの酸素流量を０．２５ｓｃｃｍ，０．３３ｓｃｃｍ，０．４ｓｃｃｍと変化させた以外は実施例１と同様としてＩＧＺＯアモルファス酸化物薄膜のサンプルを作製し、実施例１と同様のアニール条件でアニールしてそれぞれの電気抵抗値を測定した。その結果を図６に示す。

図６に示されるように、酸素流量を増加させることにより、スパッタ成膜後のＩＧＺＯ薄膜の電気抵抗値は高くなっているが、いずれも２５０℃のアニール処理により極小値となり導電体領域まで低抵抗化していることが確認された。

本発明は、液晶ディスプレイや有機ＥＬディスプレイに搭載される電界効果型トランジスタや、Ｘ線センサ、アクチュエータの製造に好ましく適用することができる。

１，１’ ＩＧＺＯ系アモルファス酸化物薄膜（ＩＧＺＯ系アモルファス酸化物薄膜）
２ 電界効果型トランジスタ（薄膜トランジスタ：ＴＦＴ）
１１ 活性層（半導体層）
２１ ゲート電極
２２ ソース電極
２３ ドレイン電極
２２Ｃ，２３Ｃ コンタクト層
３１ ゲート絶縁膜
３２ 保護膜
Ｂ 成膜基板

Claims (8)

1. 基板上に、ＩＧＺＯ系アモルファス酸化物からなる半導体層、ソース電極、ドレイン電極、ゲート電極およびゲート絶縁膜とを備えてなる電界効果型トランジスタの製造方法であって、
   前記半導体層上にＩＧＺＯ系アモルファス酸化物層をスパッタ成膜により成膜し、その後アニール処理を行って、前記ソース電極および前記ドレイン電極の少なくとも前記半導体層に接触する面側を構成する導電層を形成する工程を含み、
   前記スパッタ成膜における背圧を、１×１０^−５Ｐａ未満とし、
   前記アニール処理におけるアニール温度を１００℃以上、３００℃以下とすることを特徴とする電界効果型トランジスタの製造方法。
2. 前記背圧を１×１０^−５Ｐａ未満の所定値としてＩＧＺＯ系アモルファス酸化物層をスパッタ成膜し、１００℃以上、３００℃以下の範囲でアニール処理した場合における、前記ＩＧＺＯ系アモルファス酸化物層の電気抵抗値の前記アニール温度依存性を予め取得しておき、
   前記導電層を形成する工程において、
   前記スパッタ成膜における背圧を、前記所定値とし、
   前記電気抵抗値の変化率が０となる温度±５℃で、前記アニール処理を行うことを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
3. 前記背圧を１×１０^−５Ｐａとし、
   前記アニール温度を１５０℃±５℃とすることを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
4. 前記背圧を６×１０⁻⁶Ｐａとし、
   前記アニール温度を２５０℃±５℃とすることを特徴とする請求項１に記載の電界効果型トランジスタの製造方法。
5. 前記導電層に接触する金属層を形成する工程を含み、前記導電層および前記金属層からなる前記ソース電極および前記ドレイン電極を形成することを特徴とする請求項１〜４のいずれかに電界効果型トランジスタの製造方法。
6. 前記スパッタ成膜における成膜圧力を、１０Ｐａ以下とすることを特徴とする請求項１〜５のいずれかに記載の電界効果型トランジスタの製造方法。
7. 前記スパッタ成膜における成膜ガスを、ＡｒとＯ_２とを含むものとし、
   該成膜ガス中のＡｒとＯ_２との流量比をＯ_２／Ａｒ≦１／１５とすることを特徴とする請求項１〜６のいずれかに記載の電界効果型トランジスタの製造方法。
8. 前記基板として、可撓性基板を用いることを特徴とする請求項１〜７のいずれかに記載の電界効果型トランジスタの製造方法。

Images