JP2011172372A - Ｐｆｃコンバータ - Google Patents

Abstract

【課題】リップル電流を低減するとともに、ＥＭＩノイズのピークレベルを低減したＰＦＣコンバータを構成する。
【解決手段】入力端子Ｐ１１，Ｐ１２にはダイオードブリッジＢ１が接続され、このダイオードブリッジＢ１の出力側に、インダクタＬ１１，Ｌ１２、スイッチング素子Ｑ１１，Ｑ１２、及びダイオードＤ１１，Ｄ１２による二つのＰＦＣ回路ＰＦＣ１，ＰＦＣ２が構成されている。平滑コンデンサＣｏの両端は出力端子Ｐ２１，Ｐ２２が接続されている。スイッチング制御回路３０は、インダクタＬ１１，Ｌ１２に流れる平均電流が入力電圧波形（全波整流波形）と相似形となるように、且つ出力電圧が一定となるようにスイッチング素子Ｑ１１，Ｑ１２に対するゲート制御電圧信号をＰＷＭ変調する。その際、スイッチング素子Ｑ１，Ｑ２を互いに周波数の異なる複数のスイッチング周波数でスイッチングする。
【選択図】図３

Description

本発明はＰＦＣコンバータに関し、特にマルチフェーズＰＦＣ回路を使用したＰＦＣコンバータに関するものである。

高調波電流規制をクリアするためにＡＣ−ＤＣコンバータに用いられるＰＦＣコンバータ（力率改善回路）は一般的に１つのスイッチ素子を用いた昇圧チョッパー回路が構成されている。大電力用途などの場合には、特許文献１に示されているように、複数のＰＦＣ回路を並列に接続して、電力変換を分担するマルチフェーズ方式のＰＦＣコンバータが構成されている。

図１（Ａ）は、前記マルチフェーズＰＦＣコンバータの主要部の構成を示す回路図、図１（Ｂ）はそのインダクタに流れる電流波形図である。
商用交流電源の交流入力電圧を全波整流した電圧が端子Ｐ３１，Ｐ３２に印加され、端子Ｐ３１とＰ３２の間にはインダクタＬ１１とスイッチング素子Ｑ１１とからなる直列回路、及びインダクタＬ１２とスイッチング素子Ｑ１２とからなるもう一つの直列回路が並列に接続されている。スイッチング素子Ｑ１１とインダクタＬ１１との接続点と平滑コンデンサＣｏとの間にダイオードＤ１１が接続され、スイッチング素子Ｑ１２とインダクタＬ１２との接続点と平滑コンデンサＣｏとの間にダイオードＤ１２が接続されている。平滑コンデンサＣｏの両端は出力端子Ｐ２１，Ｐ２２に接続されている。

ＰＦＣ制御ＩＣ（不図示）は、インダクタＬ１１，Ｌ１２に流れる電流の検出信号を受けて、スイッチング素子Ｑ１１、Ｑ１２に制御信号を送り、スイッチング素子Ｑ１１，Ｑ１２を位相差１８０で交互に（インターリーブ方式で）オン／オフする。

図１（Ｂ）に示すように、ＰＦＣコンバータに対する入力電流ｉ(L11+L12)は、インダクタＬ１１に流れる電流ｉ(L11)とインダクタＬ１２に流れる電流ｉ(L12)との加算である。このようにマルチフェーズのＰＦＣコンバータでは商用交流電源からの入力電流のリップルが小さくなり、インダクタ等の部品を小型化でき、ＰＦＣコンバータを小型・低背化することができる。

特開２００６−１８７１４０号公報

特許文献１に示されているスイッチング電源装置は、４つのＰＦＣ回路を並列接続したものであり、４つのスイッチング素子は同じ周波数で、それぞれ９０°毎に異なる位相で（すなわち４相で）動作する。このように相数を増すと、その分リップル電流が低減される。

しかし、４つのスイッチング素子のスイッチング周波数は同じであるので、そのスイッチング周波数及びその高次のＥＭＩノイズについては、単一のインダクタと単一のスイッチング素子を用いたシングルフェーズＰＦＣと同等の強度で発生してしまう、という課題があった。

ここで、シングルフェーズＰＦＣと２フェーズＰＦＣとについて、発生するＥＭＩノイズのスペクトルの例を図２に示す。図２（Ａ）はシングルフェーズＰＦＣのスイッチング素子を１００ｋＨｚで駆動したときのＥＭＩノイズのスペクトル、図２（Ｂ）は２フェーズＰＦＣのスイッチング素子を１８０度位相差をもって１００ｋＨｚで駆動したときのＥＭＩノイズのスペクトルである。

シングルフェーズＰＦＣの場合、図２（Ａ）のように、１００ｋＨｚ以外に１００ｋＨｚの整数倍の周波数にもＥＭＩノイズが生じる。これらの高次のノイズは高次になる程レベルは漸次低くなる。

２フェーズＰＦＣの場合、図２（Ｂ）のように、１００ｋＨｚ以外に１００ｋＨｚの整数倍の周波数にもＥＭＩノイズが生じる。２００ｋＨｚや４００ｋＨｚのような、基本波周波数１００ｋＨｚの偶数倍の周波数では、二つのＰＦＣ回路で生じるノイズ成分が重なって、レベルの高いノイズが依然として生じる。

このように、各スイッチング素子のスイッチングで生じるノイズの周波数成分は同一であって、それらが重畳されるので、ＥＭＩノイズのピークレベルはシングルフェーズＰＦＣと同等であった。

この発明の目的は、ＥＭＩノイズのピークレベルを低減したＰＦＣコンバータを提供することにある。

この発明のＰＦＣコンバータは、
商用交流電源が接続される交流電圧入力部と、
負荷が接続される直流電圧出力部と、
インダクタと、前記交流電圧入力部から入力される電流をオン期間に前記インダクタに通電するスイッチング素子と、前記スイッチング素子のオフ期間に前記インダクタに流れる電流（生じる電圧）を通電するダイオードと、をそれぞれ含む、並列接続された複数のＰＦＣ回路と、
前記ＰＦＣ回路より後段で、前記ＰＦＣ回路から出力される電圧を平滑して前記直流電圧出力部へ出力する平滑コンデンサと、
前記スイッチング素子の制御を行うスイッチング制御回路とを備え、
前記スイッチング制御回路は、前記複数のスイッチング素子を互いに周波数の異なる複数のスイッチング周波数でスイッチングすることを特徴とする。

例えば、前記ＰＦＣ回路は３つ以上あり、且つ前記スイッチング周波数は３つ以上あって、これらのスイッチング周波数は、隣接する周波数での周波数差が等しい。すなわち等間隔に定められる。

前記スイッチング制御回路は、時間変化に応じて、互いの周波数差をほぼ等しく保ったまま前記複数のスイッチング周波数を変動させる。すなわち周波数ジッタを含むものとする。
前記複数のスイッチング周波数は周期的に上昇と下降を繰り返すように変動し、前記スイッチング周波数が上昇から下降あるいは下降から上昇に転じる時点を前記交流電圧入力部から入力される電流が略０になる時点とする。

この発明によれば、同一周波数でのＥＭＩノイズの重畳が無くなり、ＥＭＩノイズのピークレベルが抑えられる。

図１（Ａ）は、マルチフェーズＰＦＣコンバータの主要部の構成を示す回路図、図１（Ｂ）はそのインダクタに流れる電流波形図である。 図２（Ａ）はシングルフェーズＰＦＣのスイッチング素子を１００ｋＨｚで駆動したときのＥＭＩノイズのスペクトル、図２（Ｂ）は２フェーズＰＦＣのスイッチング素子を１８０度の位相差をもって１００ｋＨｚで駆動したときのＥＭＩノイズのスペクトルである。 第１の実施形態に係るスイッチング電源装置の回路図である。 図４（Ａ）は２フェーズＰＦＣの二つのスイッチング素子を何れも１００ｋＨｚで駆動したときのＥＭＩノイズのスペクトル、図４（Ｂ）は２フェーズＰＦＣの一方のスイッチング素子を９５ｋＨｚで駆動し、他方のスイッチング素子１０５ｋＨｚで駆動したときのＥＭＩノイズのスペクトルである。 スイッチング制御回路３０の構成をブロック化して表した図である。 図６（Ａ），図６（Ｂ）は、二つのスイッチング素子Ｑ１，Ｑ２のスイッチング周波数の時間経過にともなう変化を示す図である。 図７（Ａ）は、第１の実施形態で示したＰＦＣコンバータにおけるＥＭＩノイズのスペクトルである。図７（Ｂ）は図６（Ａ）または図６（Ｂ）に示したようにスイッチング素子Ｑ１，Ｑ２のスイッチング周波数にジッタを含ませたときのＥＭＩノイズのスペクトルである。

《第１の実施形態》
第１の実施形態に係るＰＦＣコンバータについて、図３，図４，図５を参照して説明する。
図３は第１の実施形態に係るＰＦＣコンバータ１０１の回路図である。図３において入力端子Ｐ１１，Ｐ１２に商用交流電源ＡＣが接続される。また、出力端子Ｐ２１，Ｐ２２に負荷２０が接続され、所定の直流電圧が負荷２０へ出力される。入力端子Ｐ１１，Ｐ１２は本発明に係る「交流電圧入力部」に相当する。また、出力端子Ｐ２１，Ｐ２２は本発明に係る「直流電圧出力部」に相当する。

負荷２０は例えばＤＣ−ＤＣコンバータ及びそのＤＣ−ＤＣコンバータによって電源供給を受ける電子機器の回路である。

入力端子Ｐ１１，Ｐ１２にはダイオードブリッジＢ１が接続され、このダイオードブリッジＢ１の出力に、インダクタＬ１１とスイッチング素子Ｑ１１とからなる直列回路、及びインダクタＬ１２とスイッチング素子Ｑ１２とからなるもう一つの直列回路が接続されている。スイッチング素子Ｑ１１とインダクタＬ１１との接続点と平滑コンデンサＣｏとの間にダイオードＤ１１が接続され、スイッチング素子Ｑ１２とインダクタＬ１２との接続点と平滑コンデンサＣｏとの間にダイオードＤ１２が接続されている。平滑コンデンサＣｏの両端には出力端子Ｐ２１，Ｐ２２が接続されている。

スイッチング素子Ｑ１１は、入力端子Ｐ１１，Ｐ１２から入力される電流をオン期間にインダクタＬ１１に通電する。ダイオードＤ１１はスイッチング素子Ｑ１１のオフ期間にインダクタＬ１１に流れる電流（生じる電圧）を通電する。同様に、スイッチング素子Ｑ１２は、入力端子Ｐ１１，Ｐ１２から入力される電流をオン期間にインダクタＬ１２に通電する。ダイオードＤ１２はスイッチング素子Ｑ１２のオフ期間にインダクタＬ１２に流れる電流を通電する。

前記インダクタＬ１１、ダイオードＤ１１、及びスイッチング素子Ｑ１１によって第１のＰＦＣ回路ＰＦＣ１が構成されている。同様に、前記インダクタＬ１２、ダイオードＤ１２、及びスイッチング素子Ｑ１２によって第２のＰＦＣ回路ＰＦＣ１が構成されている。

入力端子Ｐ１１，Ｐ１２間には入力電圧検出回路１１が設けられている。また、出力端子Ｐ２１，Ｐ２２間には出力電圧検出回路１２が設けられている。
スイッチング制御回路３０は、入力電圧検出回路１１が検出した入力電圧検出信号、出力電圧検出回路１２が検出した出力電圧検出信号、インダクタＬ１１，Ｌ１２に流れる電流の検出信号をそれぞれ入力し、スイッチング素子Ｑ１１，Ｑ１２のゲート制御電圧を出力する。

スイッチング制御回路３０は、具体的にはインダクタＬ１１，Ｌ１２に流れる電流が入力電圧波形（全波整流波形）と相似形となるように、且つ出力電圧が一定となるようにスイッチング素子Ｑ１１，Ｑ１２に対するゲート制御電圧信号をＰＷＭ変調する。すなわち、ゲート制御電圧信号のオンデューティ（オン期間）を制御する。

図５は、前記スイッチング制御回路３０の構成をブロック化して表した図である。図５おいて、加算要素３１は、出力電圧目標値Ｖｒｅｆに対する出力電圧検出値Ｖｏの誤差ｅｖを求める。出力電圧誤差増幅器３２は、誤差ｅｖに対して所定の比例係数を乗じて電流基準振幅値Ｖｍを求める。乗算器３３は、電流基準振幅値Ｖｍに対して入力電圧検出値Ｖｉを乗じて正弦波状の電流基準値ｉrefを求める。

インダクタ電流平均値検出器３７Ａは、電流検出信号の電圧Ｖrs1からインダクタ電流の平均値に対応する電圧を生成する。同様に、インダクタ電流平均値検出器３７Ｂは、電流検出信号の電圧Ｖrs2からインダクタ電流の平均値に対応する電圧を生成する。

加算要素３４Ａは、電流基準値ｉrefに対するインダクタ電流平均値Ｖ(iL)１の差分である入力電流誤差値ｅi1を求める。入力電流誤差増幅器３５Ａは入力電流誤差値ｅi1を増幅してパルス生成器に対する変調信号Ｄ１を発生する。同様に、加算要素３４Ｂは、電流基準値ｉrefに対するインダクタ電流の平均値Ｖ(iL)２の差分である入力電流誤差値ｅi2を求める。入力電流誤差増幅器３５Ｂは入力電流誤差値ｅi2を増幅してパルス生成器に対する変調信号Ｄ２を発生する。

発振器３８Ａは、スイッチング制御回路３０内部に備えた制御回路から与えられる発振周波数制御電圧Ｆｃ１に応じた周波数の三角波信号を発生する。同様に、電圧制御発振器３８Ｂは、スイッチング制御回路３０内部に備えた制御回路から与えられる発振周波数制御電圧Ｆｃ２に応じた周波数の三角波信号を発生する。

パルス生成器３６Ａは前記変調信号Ｄ１と前記三角波信号との比較を行って、ＰＷＭ変調されたゲート制御電圧Ｑｇ１を出力する。同様に、パルス生成器３６Ｂは前記変調信号Ｄ２と前記三角波信号との比較を行って、ＰＷＭ変調されたゲート制御電圧Ｑｇ２を出力する。

パルス生成器３６Ｂは前記変調信号Ｄ２に基づいて、スイッチング素子Ｑ２のゲート制御電圧Ｑｇ２を出力する。

図５に示したスイッチング制御回路３０は、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数が互いに異なるように、発振周波数制御電圧Ｆｃ１，Ｆｃ２を出力する。

例えば、スイッチング素子Ｑ１１のゲート制御電圧信号の周波数をｆ１、スイッチング素子Ｑ１２のゲート制御電圧信号の周波数をｆ２とすれば、ｆ１＝９５ｋＨｚ、ｆ２＝１０５ｋＨｚとする。

図４（Ａ）は２フェーズＰＦＣの二つのスイッチング素子を何れも１００ｋＨｚで駆動したときのＥＭＩノイズのスペクトル、図４（Ｂ）は２フェーズＰＦＣの一方のスイッチング素子を９５ｋＨｚで駆動し、他方のスイッチング素子を１０５ｋＨｚで駆動したときのＥＭＩノイズのスペクトルである。

９５ｋＨｚの２倍の周波数１９０ｋＨｚ、１０５ｋＨｚの２倍の周波数２１０ｋＨｚにノイズのピークがそれぞれ生じている。また、３倍波以上の高次のノイズについても同様に９５ｋＨｚと１０５ｋＨｚの整数倍の周波数にピークが生じている。

このように、第１のＰＦＣ回路ＰＦＣ１と第２のＰＦＣ回路ＰＦＣ２とでそれぞれ発生するノイズの周波数成分はピーク周波数がそれぞれずれるので、２００ｋＨｚ以上の高周波におけるＥＭＩノイズ、特に、２倍波のノイズ低減効果が高いことが分かる。

《第２の実施形態》
第２の実施形態に係るＰＦＣコンバータについて、図６、図７を参照して説明する。
第２の実施形態に係るＰＦＣコンバータ１０２の回路図、及びスイッチング制御回路３０は第１の実施形態に係るＰＦＣコンバータ１０１と同じである。第１の実施形態で図３に示したＰＦＣコンバータ１０１と異なるのは、スイッチング制御回路３０内部にジッタ機能を備えた発振器を有している点である。

第２の実施形態においては、図５に示したスイッチング制御回路３０は、互いの周波数差をほぼ等しく保ったままスイッチング素子Ｑ１，Ｑ２のスイッチング周波数が時間変化に応じて変動するように発振周波数制御電圧Ｆｃ１，Ｆｃ２を出力する。

図６（Ａ），図６（Ｂ）は、二つのスイッチング素子Ｑ１，Ｑ２のスイッチング周波数の時間経過にともなう変化を示す図である。
図６（Ａ）の例では、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数Ｆ１，Ｆ２は互いの周波数差を等しく保ったまま、上昇下降を繰り返す。この例では、スイッチング素子Ｑ１のスイッチング周波数Ｆ１は周波数ｆｏ１を中心として周波数ｆＬからｆｃの範囲で変化し、スイッチング素子Ｑ２のスイッチング周波数Ｆ２は周波数ｆｏ２を中心として周波数ｆｃからｆＨの範囲で変化する。

図６（Ｂ）の例では、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数Ｆ１，Ｆ２は互いの周波数差を等しく保ったまま、上昇方向に変化するとともに、スイッチング周波数Ｆ１，Ｆ２の周波数の高低関係が断続的に入れ替わる。この例では、スイッチング周波数Ｆ１は下限周波数ｆＬから上限周波数ｆＨまで上昇し、その後再び下限周波数ｆＬまで戻る。スイッチング周波数Ｆ２についても同様であるが、変化周期の位相がスイッチング周波数Ｆ１に比べて１８０度ずれている。

図６（Ａ）、図６（Ｂ）に示したように、スイッチング周波数Ｆ１、Ｆ２の上昇と下降の動作を切り替える時点や、Ｆ１、Ｆ２の高低関係を入れ替える時点を、スイッチング制御回路３０への入力電圧Ｖｉまたは入力電流Ｉｉがゼロになる点、いわゆるゼロクロス点に定めてもよい。換言すれば、スイッチング周波数Ｆ１，Ｆ２の変動周期は商用電源周波数の半周期又は半周期の整数倍の周期に同期させてもよい。

ゼロクロス点においては、ＰＦＣコンバータへの入力電流が流れないか極めて小さいため、その点でスイッチング周波数Ｆ１、Ｆ２が急激に変化したとしてもＰＦＣコンバータの動作への影響を抑えることができる。

なお、スイッチング周波数の切り替え時点が正確にゼロクロス点でなくても、ゼロクロス付近であってもよい。ゼロクロス付近であればＰＦＣコンバータへの入力電流が小さいため、ＰＦＣコンバータの動作への影響を小さくできる。
このようにして、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数にジッタを含ませる。

図７（Ａ）は、図５に示した第１のスイッチング素子Ｑ１のスイッチング周波数を９５ｋＨｚに固定し、第２のスイッチング素子Ｑ２のスイッチング周波数を１０５ｋＨｚに固定したときの（すなわち第１の実施形態で示したＰＦＣコンバータにおける）ＥＭＩノイズのスペクトルである。図７（Ｂ）は図６（Ａ）または図６（Ｂ）に示したようにスイッチング素子Ｑ１，Ｑ２のスイッチング周波数にジッタを含ませたときのＥＭＩノイズのスペクトルである。

図７（Ｂ）に現れているように、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数にジッタを含ませたことにより、ノイズの周波数スペクトルがより拡散される。そのため、図中丸印で示す準尖頭値は数ｄＢ低下し、図中バツ印で示す平均値は１０ｄＢ以上低下させることができる。

《他の実施形態》
以上の各実施形態で示した例では、２フェーズのＰＦＣコンバータを構成したが、３フェーズ以上のマルチフェーズＰＦＣについても同様に適用できる。すなわち、３つ以上のＰＦＣ回路を設けて、各スイッチング素子を互いに周波数の異なる３つ以上の周波数でスイッチングする。

これらのスイッチング周波数は、隣接する周波数での周波数差が等しい、すなわち等間隔にしてもよい。そのことにより、極端に離れたスイッチング周波数でスイッチング素子を駆動することによる、電力変換特性や効率の低下を抑制できる。

ＡＣ…商用交流電源
Ｂ１…ダイオードブリッジ
Ｃｏ…平滑コンデンサ
Ｐ１１，Ｐ１２…入力端子
Ｐ２１，Ｐ２２…出力端子
ＰＦＣ１，ＰＦＣ２…スイッチング回路
ＰＦＣ１１，ＰＦＣ１２…ＰＦＣ回路
ＰＦＣ２１，ＰＦＣ２２…ＰＦＣ回路
ＰＦＣ３１，ＰＦＣ３２…ＰＦＣ回路
Ｑ１，Ｑ２…スイッチング素子
Ｑ１１，Ｑ１２…スイッチング素子
Ｑ２１，Ｑ２２…スイッチング素子
１１…入力電圧検出回路
１２…出力電圧検出回路
２０…負荷
３０…スイッチング制御回路
１０１〜１０５…ＰＦＣコンバータ

Claims (4)

1. 商用交流電源が接続される交流電圧入力部と、
   負荷が接続される直流電圧出力部と、
   インダクタと、前記交流電圧入力部から入力される電流をオン期間に前記インダクタに通電するスイッチング素子と、前記スイッチング素子のオフ期間に前記インダクタに流れる電流を通電するダイオードと、をそれぞれ含む、複数のＰＦＣ回路と、
   前記ＰＦＣ回路より後段で、前記ＰＦＣ回路から出力される電圧を平滑して前記直流電圧出力部へ出力する平滑コンデンサと、
   前記スイッチング素子の制御を行うスイッチング制御回路とを備えたＰＦＣコンバータにおいて、
   前記スイッチング制御回路は、前記複数のスイッチング素子を互いに周波数の異なる複数のスイッチング周波数でスイッチングすることを特徴とするＰＦＣコンバータ。
2. 前記ＰＦＣ回路は３つ以上あり、且つ前記スイッチング周波数は３つ以上あって、これらのスイッチング周波数は、隣接する周波数での周波数差が等しい、請求項１に記載のＰＦＣコンバータ。
3. 前記スイッチング制御回路は、時間変化に応じて、互いの周波数差をほぼ等しく保ったまま前記複数のスイッチング周波数を変動させる、請求項１又は２に記載のＰＦＣコンバータ。
4. 前記複数のスイッチング周波数は周期的に上昇と下降を繰り返すように変動し、前記スイッチング周波数が上昇から下降あるいは下降から上昇に転じる時点を前記交流電圧入力部から入力される電流が略０になる時点とする、請求項３に記載のＰＦＣコンバータ。

Images