JP2011155205A - Semiconductor optical element and method of manufacturing the same - Google Patents
Semiconductor optical element and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011155205A JP2011155205A JP2010016998A JP2010016998A JP2011155205A JP 2011155205 A JP2011155205 A JP 2011155205A JP 2010016998 A JP2010016998 A JP 2010016998A JP 2010016998 A JP2010016998 A JP 2010016998A JP 2011155205 A JP2011155205 A JP 2011155205A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- layer
- semiconductor
- forming
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 119
- 230000003287 optical effect Effects 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims description 23
- 238000001039 wet etching Methods 0.000 claims description 7
- 230000012010 growth Effects 0.000 abstract description 38
- 238000000034 method Methods 0.000 description 20
- 238000005253 cladding Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- BMYNFMYTOJXKLE-UHFFFAOYSA-N 3-azaniumyl-2-hydroxypropanoate Chemical compound NCC(O)C(O)=O BMYNFMYTOJXKLE-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 206010067482 No adverse event Diseases 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、ドライエッチングなどの半導体プロセスにより加工され平坦でなくなった半導体表面にエピタキシャル成長を行う工程を有する半導体光素子とその製造方法に関する。 The present invention relates to a semiconductor optical device having a step of performing epitaxial growth on a semiconductor surface which has been processed by a semiconductor process such as dry etching and has become non-flat, and a method for manufacturing the same.
半導体光素子の製造工程では、微細な凸構造を有する表面にエピタキシャル成長を行う場合がある。そのような半導体光素子としては、光導波路となる微細なリッジ構造を形成したあとに、電流ブロック層をエピタキシャル成長させる場合が挙げられる。リッジ構造にのみ電流を流すために電流ブロック層でリッジ構造を埋め込む半導体光素子は埋込型半導体レーザと呼ばれる。その他、各種デバイスを同一基板にモノリシックに結合するために複数回のエピタキシャル成長が行われる複合デバイスも平坦でない半導体表面にエピタキシャル成長を行う。ここで、同一基板に搭載されるデバイスとしては、レーザ素子、導波路、光結合器、光増幅器、EA変調器、位相変調器などが挙げられる。 In the manufacturing process of a semiconductor optical device, epitaxial growth may be performed on a surface having a fine convex structure. As such a semiconductor optical device, there is a case where a current block layer is epitaxially grown after a fine ridge structure to be an optical waveguide is formed. A semiconductor optical device in which a ridge structure is embedded in a current blocking layer in order to pass a current only through the ridge structure is called an embedded semiconductor laser. In addition, a composite device that undergoes a plurality of epitaxial growths to monolithically couple various devices to the same substrate also performs epitaxial growth on a non-planar semiconductor surface. Here, examples of devices mounted on the same substrate include laser elements, waveguides, optical couplers, optical amplifiers, EA modulators, and phase modulators.
平坦でない半導体表面にエピタキシャル成長を行う工程を含む半導体光素子の製造工程などについては特許文献1乃至5に記載がある。 Patent Documents 1 to 5 describe a manufacturing process of a semiconductor optical device including a process of performing epitaxial growth on a non-flat semiconductor surface.
表面に微細構造を有する半導体基板にエピタキシャル成長を行う場合、成長レートには面方位依存性がある。成長レートの面方位依存性に起因してエピタキシャル成長後の半導体層が平坦とならない問題があった。 When epitaxial growth is performed on a semiconductor substrate having a fine structure on the surface, the growth rate has a plane orientation dependency. There has been a problem that the semiconductor layer after epitaxial growth is not flat due to the dependence of the growth rate on the plane orientation.
半導体光素子に用いられるIII-V族結晶材料を有機金属気相成長法(MOCVD)によって成長する場合、通常はV族原料ガス供給量がIII族ガス供給量より多い条件で成長される。そのような成長条件においては、(100)面に比べて(111)A面の成長が早い。また、(111)B面の成長は遅くなる。このことについて図15、16を参照して説明する。半導体基板100上に形成された活性層102、クラッド層104が上述の微細構造を形成する。そしてマスク層106をクラッド層104上に形成する。次いで、半導体基板100上に半導体層をエピタキシャル成長する。図16にはエピタキシャル成長した半導体層108が記載されている。そうすると、半導体層108の(111)A面の成長レートが大きいため、半導体基板100表面に突起が形成される場合がある。当該突起は図16に(111)A面として矢示されている。なお、図16において半導体層108は複数のラインで記載されているが、これは成長の進捗を可視化するものである。つまり、一定時間経過毎に半導体層108を線引きして示した。
When a group III-V crystal material used for a semiconductor optical device is grown by metal organic chemical vapor deposition (MOCVD), the group V source gas supply amount is usually grown under a condition where the group III gas supply amount is larger. Under such growth conditions, the (111) A plane grows faster than the (100) plane. In addition, the growth of the (111) B plane is slow. This will be described with reference to FIGS. The
この突起が形成された結果、後の半導体加工プロセスが狙いどおり行えないことがある。その結果、光導波路近傍に不均一な形状が形成され実効的な屈折率変化が生じ、導波する光の散乱や反射などが生じる。すなわち、半導体光素子の特性に悪影響を及ぼす問題があった。 As a result of the formation of the protrusions, the subsequent semiconductor processing process may not be performed as intended. As a result, a non-uniform shape is formed in the vicinity of the optical waveguide, an effective refractive index change occurs, and scattering or reflection of the guided light occurs. That is, there is a problem that adversely affects the characteristics of the semiconductor optical device.
このような突起発生の抑制のために以下の対策をとることが考えられる。すなわち、半導体層のエピタキシャル成長時の成長炉内圧力を低くする、成長温度を高くする、V/III比を変更する、または成長時に原料ガスと同時にHClガスなどのエッチング性ガスを同時に供給するなどの方法がある。しかし上述のような成長条件の変更は、結晶欠陥やアンドープレベルなどの結晶特性を保持する観点や、装置パラメータの制限などから禁止される場合が多い。よって、エピタキシャル成長条件を変えることによる突起の抑制は困難であるという問題があった。 The following measures can be taken to suppress the occurrence of such protrusions. That is, the growth furnace pressure during epitaxial growth of the semiconductor layer is lowered, the growth temperature is raised, the V / III ratio is changed, or an etching gas such as HCl gas is supplied simultaneously with the source gas during the growth. There is a way. However, changes in the growth conditions as described above are often prohibited from the standpoint of maintaining crystal characteristics such as crystal defects and undoped levels, and from limiting device parameters. Therefore, there is a problem that it is difficult to suppress protrusions by changing the epitaxial growth conditions.
本発明は、上述のような課題を解決するためになされたもので半導体層の突起による弊害を回避した半導体光素子とその製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor optical device that avoids the adverse effects caused by the protrusions of the semiconductor layer and a method for manufacturing the same.
本願の発明にかかる半導体光素子は、半導体基板と、該半導体基板上に形成されたリッジと、該リッジの側面に接して形成された半導体層とを備える。そして、該リッジの側面であって該半導体層に埋め込まれた部分の上端部分には(111)B面が形成されたことを特徴とする。 A semiconductor optical device according to the invention of the present application includes a semiconductor substrate, a ridge formed on the semiconductor substrate, and a semiconductor layer formed in contact with a side surface of the ridge. A (111) B surface is formed on the side surface of the ridge and at the upper end portion of the portion embedded in the semiconductor layer.
本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面であって該マスク層と接する部分に(111)B面を形成するようにエッチングを行う工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする。 A method of manufacturing a semiconductor optical device according to the present invention includes a step of forming a ridge on a semiconductor substrate, a step of forming a mask layer on the ridge, and a portion of the side surface of the ridge that is in contact with the mask layer. Etching to form a (111) B surface, and forming a semiconductor layer in contact with the side surface of the ridge so as to bury the ridge.
本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面をウェットエッチし、該マスク層が該リッジのひさしを形成するように張り出した状態とする工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする。 The method of manufacturing a semiconductor optical device according to the present invention includes a step of forming a ridge on a semiconductor substrate, a step of forming a mask layer on the ridge, wet-etching the side surface of the ridge, And a step of forming a ridge overhang to form an eave and a step of forming a semiconductor layer in contact with a side surface of the ridge so as to embed the ridge.
本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程と、該半導体層を形成する工程で形成された突起部分を物理的な力で除去する工程とを備えたことを特徴とする。 A method of manufacturing a semiconductor optical device according to the present invention includes a step of forming a ridge on a semiconductor substrate, a step of forming a mask layer on the ridge, and a semiconductor layer so as to bury the ridge in contact with a side surface of the ridge. And a step of removing the projecting portion formed in the step of forming the semiconductor layer with a physical force.
本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程と、該半導体層を形成する工程で形成された突起部分を選択的にエッチングする異方性エッチングを行う工程とを備えたことを特徴とする。 A method of manufacturing a semiconductor optical device according to the present invention includes a step of forming a ridge on a semiconductor substrate, a step of forming a mask layer on the ridge, and a semiconductor layer so as to bury the ridge in contact with a side surface of the ridge. And a step of performing anisotropic etching for selectively etching the protruding portion formed in the step of forming the semiconductor layer.
本発明によれば、平坦でない半導体表面にエピタキシャル成長を行った際の突起による弊害を抑制できる。 ADVANTAGE OF THE INVENTION According to this invention, the bad influence by the protrusion at the time of performing epitaxial growth on the semiconductor surface which is not flat can be suppressed.
実施の形態1
本実施形態は図1乃至図5を参照して説明する。なお、同一または対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。他の実施形態でも同様である。
Embodiment 1
This embodiment will be described with reference to FIGS. In addition, the same code | symbol may be attached | subjected to the same or corresponding component, and description of multiple times may be abbreviate | omitted. The same applies to other embodiments.
図1は本実施形態の半導体光素子の断面図である。本実施形態の半導体光素子10は半導体基板12上に形成されたリッジを備える。リッジは活性層14、クラッド層16、コンタクト層18を備える。なお、説明の便宜上、コンタクト層を含まない構造をリッジと称することもある。リッジの側面にはリッジに接して半導体層20が形成される。半導体層20は電流ブロック層である。半導体層20は半導体基板12の(100)面に形成される。活性層14とクラッド層16は半導体層20によって埋め込まれる。
FIG. 1 is a cross-sectional view of the semiconductor optical device of this embodiment. The semiconductor
クラッド層16の側面はほとんど(011)面である。しかし、クラッド層16の側面であって、半導体層20によって埋め込まれた部分の上端部分には(111)B面が形成される。
The side surface of the
図2は半導体光素子10の製造方法について説明するフローチャートである。図2に沿って半導体光素子の製造工程を説明する。まず、ステップ50にてマスク層30が形成される。マスク層30は活性層14となるべき層とクラッド層16となるべき層の上に形成される。活性層14となるべき層およびクラッド層16となるべき層はエッチングされてリッジを構成する層であるのでこのように称する。ステップ50を終えるとステップ52へと処理が進められる。ステップ52は活性層14となるべき層およびクラッド層16となるべき層をエッチングしてリッジを形成する工程である。ステップ52では先ずマスク層30上にレジストを塗布する。そして転写処理により当該レジストをパターニングする。その後マスク層30をエッチングしてマスク層30のパターンを形成する。次いでマスク層30をマスクとして、活性層14となるべき層とクラッド層16となるべき層をエッチングする。こうしてマスク層30のパターンを反映したリッジが形成される。ステップ52までを終えると図3に示す構造が得られる。マスク層30は後述の半導体層がクラッド層16上に形成されることを防止するものである。マスク層30はたとえばSiO2で形成される。
FIG. 2 is a flowchart illustrating a method for manufacturing the semiconductor
ステップ52を終えるとステップ54へと処理が進められる。ステップ54ではリッジの側面をエッチングする。このエッチングは酸性溶液と過酸化水素の混合溶液を用いたウェットエッチングまたは、HCl、HBrなどのハロゲン系の反応性ガスを用いたガスエッチングである。これらのエッチングは(111)B面のエッチレートが低い。よって、エッチングの結果、図4に記載のリッジ側面形状が形成できる。ステップ54でリッジがエッチングされた幅は、図4において「L」で示されている。ここで、(100)面に成長するべき層厚×<100>方向の成長レート÷<011>方向の成長レート、で求められる値を「必要エッチング幅」と称する。前述のLは必要エッチング幅より大きい値である。
When
ステップ54を終えるとステップ56へと処理が進められる。ステップ56では半導体層20が形成される。半導体層20によりバットジョイント構造が形成される。半導体層20は成長の進捗を可視化するために等時間間隔で線引きされて表示されている。図5に示されるように、ステップ56を終えるとほぼ平坦の半導体層20が形成される。
When
リッジなどの微細構造を有する平坦でない表面にエピタキシャル成長を行う場合は、成長レートの大きい(111)A面が形成されることがある。エピタキシャル成長において、(111)A面の成長が急速に進み、半導体層の突起が形成される問題があった。しかしながら、本実施形態の半導体光素子はリッジに(111)B面が形成されているためこの問題を解消できる。すなわち、(111)B面は一般的なIII−V族結晶成長条件において成長レートが遅くなるため、半導体層20の形成過程での突起の発生を抑制できる。特に、リッジ側面は上述の必要エッチング幅より深くエッチングされるため、半導体層20の形成過程において突起発生を防止できる。これによりエピタキシャル成長の成長条件の変更を伴わず、突起による弊害を防止できる。
When epitaxial growth is performed on a non-flat surface having a fine structure such as a ridge, a (111) A surface having a high growth rate may be formed. In the epitaxial growth, there has been a problem that the growth of the (111) A plane proceeds rapidly and the protrusion of the semiconductor layer is formed. However, the semiconductor optical device of this embodiment can solve this problem because the (111) B surface is formed on the ridge. That is, since the (111) B plane has a slow growth rate under general III-V group crystal growth conditions, generation of protrusions during the formation process of the
実施の形態2
本実施形態は図6乃至図10を参照して説明する。本実施形態はSiO2などのマスク層を利用して半導体層の(111)A面方向の成長を抑制することが特徴である。図6は本実施形態の半導体光素子の断面図である。本実施形態の半導体光素子60は活性層62、クラッド層64、コンタクト層18からなるリッジを備える。活性層62、クラッド層64は半導体層66に埋め込まれる。
Embodiment 2
This embodiment will be described with reference to FIGS. This embodiment is characterized in that the growth in the (111) A plane direction of the semiconductor layer is suppressed using a mask layer such as SiO2. FIG. 6 is a sectional view of the semiconductor optical device of this embodiment. The semiconductor
図7は半導体光素子60の製造方法について説明するフローチャートである。図7に沿って半導体光素子60の製造工程を説明する。ステップ50および、ステップ52にて図8に示す構造が形成される。ステップ50およびステップ52については実施形態1で説明したので省略する。ステップ52を終えた段階では、マスク層30はクラッド層64上に配置されている。
FIG. 7 is a flowchart for explaining a method for manufacturing the semiconductor
ステップ52を終えるとステップ70へと処理が進められる。ステップ70では活性層62とクラッド層64の側面をウェットエッチングする。このウェットエッチングは、臭化水素酸と過酸化水素水の混合溶液などの、等方的なエッチングレートをもったエッチャントを用いて行う。図9は前述のウェットエッチング後の形状を説明する図である。ウェットエッチングの結果、マスク層30がひさしのようにリッジに対して数μm程度張り出す。マスク層30のひさし部分は図9において破線72で囲む部分である。
When
ステップ70を終えるとステップ56へと処理が進められる。ステップ56では図9に示す構造に対してエピタキシャル成長を行い半導体層66が形成される。ステップ56では、マスク層30のひさしによりマスク層30上からマイグレーションによりマスク層30直下に供給されるIII族原子や、直接的にマスク層30下に供給される原料原子が減少する。従って、マスク層30下の結晶成長は抑制される。半導体層66は活性層62とクラッド層64の側面と接し、それらを埋め込む。図10に示されるように、ステップ56を終えるとほぼ平坦の半導体層66が形成される。
When
本実施形態ではマスク層30の一部であるひさし部分72が半導体層の(111)A面方向の成長を抑制する。そのため、実施形態1と同様に半導体層の突起などの形状不良を抑制できる。なお、本実施形態ではウェットエッチングによりひさし部分を形成したが、ドライエッチングによって形成してもよい。
In this embodiment, the
実施の形態3
本実施形態は図11乃至図14を参照して説明する。本実施形態は、半導体層の(111)A面が成長し突起が形成された後に、突起を除去する点が特徴である。図11は本実施形態の半導体光素子の断面図である。図11に示すように破線で囲まれた突起82が形成されたあとに、突起82に物理的な力を加えることにより突起82を除去する。そのような物理的な力は図11に矢印で示す方向に行う。また、物理的な力はブラシなどを用いて直接的に力を加えても良いし水流によって力を加えても良い。
Embodiment 3
This embodiment will be described with reference to FIGS. The present embodiment is characterized in that the protrusion is removed after the (111) A surface of the semiconductor layer has grown and the protrusion has been formed. FIG. 11 is a cross-sectional view of the semiconductor optical device of this embodiment. After the
図12を参照して本実施形態の変形例について説明する。図12に示すように、マスク層84の形状をリッジ側面方向に尖った形状としても良い。このようにマスク層を尖らせるためには、たとえばマスク層84のパターニングに用いられるレジストとマスク層84の付着力を強化すれば良い。あるいはマスク層84のパターニングをする際のエッチング条件を、側面方向へエッチングレートを増大するように変更することも考えられる。しかしながらマスク層84を図12のように尖らせる方法は上述の方法に限定されない。
A modification of the present embodiment will be described with reference to FIG. As shown in FIG. 12, the shape of the
このようなマスク層84により突起82に加わる力を一箇所に集中させ、突起除去性を向上させることができる。同様に図13に示すマスク層86のようにマスク層86を尖らせても良い。半導体基板12には複数のリッジが形成されることが一般的であるが、図12、13のように突起を除去すれば面内で均一な突起除去が可能である。
The force applied to the
図14を参照して本実施形態の変形例について説明する。図14は半導体層の突起を異方性エッチングにより除去する方法について説明する図である。図14に破線で示すように、半導体層80は突起82を有している。この突起は半導体層80が(111)A面方向に急速に成長したために形成されたものである。この変形例では突起82の除去のために硫酸、塩酸、リン酸、酒石酸などといった酸性溶液を用いた異方性エッチングを行う。エッチレートの異方性により(100)方向のエッチング量を最小限に抑制しつつ、(111)A面方向のエッチングが進む。その結果、突起82が選択的にエッチングされるため、突起82を除去または半導体光素子の特性上無視できる程度まで微小にできる。
A modification of the present embodiment will be described with reference to FIG. FIG. 14 is a diagram for explaining a method of removing the protrusions of the semiconductor layer by anisotropic etching. As indicated by a broken line in FIG. 14, the
ここまでの全ての実施形態においては半導体層がリッジを埋め込む際に突起が形成されることを問題とした。しかしながら、平坦でない表面にエピタキシャル成長を行う場合であって(111)A面方向の成長が急速に進む場合には本発明が実施できる。よって、リッジの組成は実施形態の記載に限定されない。また、たとえば、各種デバイスを同一基板に搭載する場合などにも本発明が実施できる。 In all of the embodiments so far, the problem is that protrusions are formed when the semiconductor layer embeds the ridge. However, the present invention can be implemented when epitaxial growth is performed on a non-flat surface and growth in the (111) A plane direction proceeds rapidly. Therefore, the composition of the ridge is not limited to the description of the embodiment. Further, for example, the present invention can be implemented when various devices are mounted on the same substrate.
10 半導体光素子、 12 半導体基板、 14 活性層、 16 クラッド層、 20 半導体層
DESCRIPTION OF
Claims (6)
前記半導体基板上に形成されたリッジと、
前記リッジの側面に接して形成された半導体層とを備え、
前記リッジの側面であって前記半導体層に埋め込まれた部分の上端部分には(111)B面が形成されたことを特徴とする半導体光素子。 A semiconductor substrate;
A ridge formed on the semiconductor substrate;
A semiconductor layer formed in contact with the side surface of the ridge,
2. A semiconductor optical device according to claim 1, wherein a (111) B surface is formed on a side surface of the ridge and at an upper end portion of the portion embedded in the semiconductor layer.
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面であって前記マスク層と接する部分に(111)B面を形成するようにエッチングを行う工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする半導体光素子の製造方法。 Forming a ridge on the semiconductor substrate;
Forming a mask layer on the ridge;
Etching to form a (111) B surface on the side surface of the ridge that is in contact with the mask layer;
Forming a semiconductor layer so as to be in contact with a side surface of the ridge and burying the ridge.
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面をウェットエッチし、前記マスク層が前記リッジのひさしを形成するように張り出した状態とする工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする半導体光素子の製造方法。 Forming a ridge on the semiconductor substrate;
Forming a mask layer on the ridge;
Wet etching the side surface of the ridge, and the mask layer protruding so as to form an eaves of the ridge;
Forming a semiconductor layer so as to be in contact with a side surface of the ridge and burying the ridge.
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程と、
前記半導体層を形成する工程で形成された突起部分を物理的な力で除去する工程とを備えたことを特徴とする半導体光素子の製造方法。 Forming a ridge on the semiconductor substrate;
Forming a mask layer on the ridge;
Forming a semiconductor layer in contact with a side surface of the ridge so as to embed the ridge;
And a step of removing the protruding portion formed in the step of forming the semiconductor layer by a physical force.
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程と、
前記半導体層を形成する工程で形成された突起部分を選択的にエッチングする異方性エッチングを行う工程とを備えたことを特徴とする半導体光素子の製造方法。 Forming a ridge on the semiconductor substrate;
Forming a mask layer on the ridge;
Forming a semiconductor layer in contact with a side surface of the ridge so as to embed the ridge;
And a step of performing anisotropic etching for selectively etching the protrusion formed in the step of forming the semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010016998A JP5521583B2 (en) | 2010-01-28 | 2010-01-28 | Semiconductor optical device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010016998A JP5521583B2 (en) | 2010-01-28 | 2010-01-28 | Semiconductor optical device and manufacturing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014078692A Division JP5846239B2 (en) | 2014-04-07 | 2014-04-07 | Semiconductor optical device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011155205A true JP2011155205A (en) | 2011-08-11 |
JP5521583B2 JP5521583B2 (en) | 2014-06-18 |
Family
ID=44540946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010016998A Active JP5521583B2 (en) | 2010-01-28 | 2010-01-28 | Semiconductor optical device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5521583B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722691A (en) * | 1993-06-30 | 1995-01-24 | Mitsubishi Electric Corp | Semiconductor laser and manufacture thereof |
JP2005333144A (en) * | 2004-05-20 | 2005-12-02 | Samsung Electronics Co Ltd | Photonic integrated device using reverse-mesa structure and method for fabricating same |
-
2010
- 2010-01-28 JP JP2010016998A patent/JP5521583B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722691A (en) * | 1993-06-30 | 1995-01-24 | Mitsubishi Electric Corp | Semiconductor laser and manufacture thereof |
JP2005333144A (en) * | 2004-05-20 | 2005-12-02 | Samsung Electronics Co Ltd | Photonic integrated device using reverse-mesa structure and method for fabricating same |
Also Published As
Publication number | Publication date |
---|---|
JP5521583B2 (en) | 2014-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014038322A (en) | Manufacturing method of optical semiconductor element | |
JP2011243857A (en) | Method of manufacturing semiconductor substrate | |
CN112582255A (en) | Method for fabricating thick dielectric films using stress control | |
JP5846239B2 (en) | Semiconductor optical device manufacturing method | |
JP5521583B2 (en) | Semiconductor optical device and manufacturing method thereof | |
CN110875575A (en) | Method for manufacturing narrow ridge structure of semiconductor laser | |
JP2010192888A (en) | Method to form semiconductor laser | |
JP2010267674A (en) | Method of fabricating group iii-v compound semiconductor optical element | |
JP5891695B2 (en) | Method for fabricating a quantum cascade laser | |
JP2005129943A (en) | Method of etching sidewall of group iii-v based compound for electro-optical element | |
US20080108224A1 (en) | Patterning methods | |
JP2009182249A (en) | Method of manufacturing semiconductor optical device | |
JP5082593B2 (en) | Semiconductor optical device manufacturing method | |
JP2008294156A (en) | Method of manufacturing substrate for semiconductor film deposition | |
JP3716039B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2018198193A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2009088074A (en) | Semiconductor device manufacturing method | |
JP2012204472A (en) | DRY ETCHING METHOD OF SiC SUBSTRATE | |
JP2006245342A (en) | Method of manufacturing semiconductor laser | |
JP2008034531A (en) | Method of manufacturing compound semiconductor optical element | |
JP2010014880A (en) | Optical waveguide and method of manufacturing the same | |
JPWO2003067293A1 (en) | Manufacturing method of optical waveguide | |
JP2013191810A (en) | Method for manufacturing semiconductor light-emitting element and semiconductor light-emitting element | |
JP4984264B2 (en) | Fabrication method of waveguide | |
JP2011151075A (en) | Method of fabricating semiconductor optical integrated element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5521583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |