[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011155205A - Semiconductor optical element and method of manufacturing the same - Google Patents

Semiconductor optical element and method of manufacturing the same Download PDF

Info

Publication number
JP2011155205A
JP2011155205A JP2010016998A JP2010016998A JP2011155205A JP 2011155205 A JP2011155205 A JP 2011155205A JP 2010016998 A JP2010016998 A JP 2010016998A JP 2010016998 A JP2010016998 A JP 2010016998A JP 2011155205 A JP2011155205 A JP 2011155205A
Authority
JP
Japan
Prior art keywords
ridge
layer
semiconductor
forming
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010016998A
Other languages
Japanese (ja)
Other versions
JP5521583B2 (en
Inventor
Takashi Nagira
崇 柳楽
Akihito Ono
彰仁 大野
Haruo Yamaguchi
晴央 山口
Sho Hatanaka
奨 畠中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010016998A priority Critical patent/JP5521583B2/en
Publication of JP2011155205A publication Critical patent/JP2011155205A/en
Application granted granted Critical
Publication of JP5521583B2 publication Critical patent/JP5521583B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor optical element that avoids a baneful influence caused by a projection of a semiconductor layer formed when epitaxial growth is made on a semiconductor surface which is not flat as a ridge etc., is formed, and a method of manufacturing the same. <P>SOLUTION: The semiconductor optical element includes a semiconductor substrate, the ridge formed on the semiconductor substrate, and a semiconductor layer formed in contact with a side face of the ridge. Then a (111)B plane is formed on the side face of the ridge and at an upper-end part of a part buried in the semiconductor layer. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、ドライエッチングなどの半導体プロセスにより加工され平坦でなくなった半導体表面にエピタキシャル成長を行う工程を有する半導体光素子とその製造方法に関する。   The present invention relates to a semiconductor optical device having a step of performing epitaxial growth on a semiconductor surface which has been processed by a semiconductor process such as dry etching and has become non-flat, and a method for manufacturing the same.

半導体光素子の製造工程では、微細な凸構造を有する表面にエピタキシャル成長を行う場合がある。そのような半導体光素子としては、光導波路となる微細なリッジ構造を形成したあとに、電流ブロック層をエピタキシャル成長させる場合が挙げられる。リッジ構造にのみ電流を流すために電流ブロック層でリッジ構造を埋め込む半導体光素子は埋込型半導体レーザと呼ばれる。その他、各種デバイスを同一基板にモノリシックに結合するために複数回のエピタキシャル成長が行われる複合デバイスも平坦でない半導体表面にエピタキシャル成長を行う。ここで、同一基板に搭載されるデバイスとしては、レーザ素子、導波路、光結合器、光増幅器、EA変調器、位相変調器などが挙げられる。   In the manufacturing process of a semiconductor optical device, epitaxial growth may be performed on a surface having a fine convex structure. As such a semiconductor optical device, there is a case where a current block layer is epitaxially grown after a fine ridge structure to be an optical waveguide is formed. A semiconductor optical device in which a ridge structure is embedded in a current blocking layer in order to pass a current only through the ridge structure is called an embedded semiconductor laser. In addition, a composite device that undergoes a plurality of epitaxial growths to monolithically couple various devices to the same substrate also performs epitaxial growth on a non-planar semiconductor surface. Here, examples of devices mounted on the same substrate include laser elements, waveguides, optical couplers, optical amplifiers, EA modulators, and phase modulators.

平坦でない半導体表面にエピタキシャル成長を行う工程を含む半導体光素子の製造工程などについては特許文献1乃至5に記載がある。   Patent Documents 1 to 5 describe a manufacturing process of a semiconductor optical device including a process of performing epitaxial growth on a non-flat semiconductor surface.

特開平6−314853号公報Japanese Patent Laid-Open No. 6-314853 特開平5−235467号公報JP-A-5-235467 特開平4−349679号公報JP-A-4-349679 特開昭62−128516号公報Japanese Patent Laid-Open No. 62-128516 特開平8−5853号公報JP-A-8-5853

表面に微細構造を有する半導体基板にエピタキシャル成長を行う場合、成長レートには面方位依存性がある。成長レートの面方位依存性に起因してエピタキシャル成長後の半導体層が平坦とならない問題があった。   When epitaxial growth is performed on a semiconductor substrate having a fine structure on the surface, the growth rate has a plane orientation dependency. There has been a problem that the semiconductor layer after epitaxial growth is not flat due to the dependence of the growth rate on the plane orientation.

半導体光素子に用いられるIII-V族結晶材料を有機金属気相成長法(MOCVD)によって成長する場合、通常はV族原料ガス供給量がIII族ガス供給量より多い条件で成長される。そのような成長条件においては、(100)面に比べて(111)A面の成長が早い。また、(111)B面の成長は遅くなる。このことについて図15、16を参照して説明する。半導体基板100上に形成された活性層102、クラッド層104が上述の微細構造を形成する。そしてマスク層106をクラッド層104上に形成する。次いで、半導体基板100上に半導体層をエピタキシャル成長する。図16にはエピタキシャル成長した半導体層108が記載されている。そうすると、半導体層108の(111)A面の成長レートが大きいため、半導体基板100表面に突起が形成される場合がある。当該突起は図16に(111)A面として矢示されている。なお、図16において半導体層108は複数のラインで記載されているが、これは成長の進捗を可視化するものである。つまり、一定時間経過毎に半導体層108を線引きして示した。   When a group III-V crystal material used for a semiconductor optical device is grown by metal organic chemical vapor deposition (MOCVD), the group V source gas supply amount is usually grown under a condition where the group III gas supply amount is larger. Under such growth conditions, the (111) A plane grows faster than the (100) plane. In addition, the growth of the (111) B plane is slow. This will be described with reference to FIGS. The active layer 102 and the clad layer 104 formed on the semiconductor substrate 100 form the fine structure described above. Then, a mask layer 106 is formed on the cladding layer 104. Next, a semiconductor layer is epitaxially grown on the semiconductor substrate 100. FIG. 16 shows an epitaxially grown semiconductor layer 108. Then, since the growth rate of the (111) A plane of the semiconductor layer 108 is large, a protrusion may be formed on the surface of the semiconductor substrate 100. The protrusion is shown as an arrow (111) A in FIG. In FIG. 16, the semiconductor layer 108 is described by a plurality of lines, which visualizes the progress of growth. That is, the semiconductor layer 108 is drawn by drawing every certain time.

この突起が形成された結果、後の半導体加工プロセスが狙いどおり行えないことがある。その結果、光導波路近傍に不均一な形状が形成され実効的な屈折率変化が生じ、導波する光の散乱や反射などが生じる。すなわち、半導体光素子の特性に悪影響を及ぼす問題があった。   As a result of the formation of the protrusions, the subsequent semiconductor processing process may not be performed as intended. As a result, a non-uniform shape is formed in the vicinity of the optical waveguide, an effective refractive index change occurs, and scattering or reflection of the guided light occurs. That is, there is a problem that adversely affects the characteristics of the semiconductor optical device.

このような突起発生の抑制のために以下の対策をとることが考えられる。すなわち、半導体層のエピタキシャル成長時の成長炉内圧力を低くする、成長温度を高くする、V/III比を変更する、または成長時に原料ガスと同時にHClガスなどのエッチング性ガスを同時に供給するなどの方法がある。しかし上述のような成長条件の変更は、結晶欠陥やアンドープレベルなどの結晶特性を保持する観点や、装置パラメータの制限などから禁止される場合が多い。よって、エピタキシャル成長条件を変えることによる突起の抑制は困難であるという問題があった。   The following measures can be taken to suppress the occurrence of such protrusions. That is, the growth furnace pressure during epitaxial growth of the semiconductor layer is lowered, the growth temperature is raised, the V / III ratio is changed, or an etching gas such as HCl gas is supplied simultaneously with the source gas during the growth. There is a way. However, changes in the growth conditions as described above are often prohibited from the standpoint of maintaining crystal characteristics such as crystal defects and undoped levels, and from limiting device parameters. Therefore, there is a problem that it is difficult to suppress protrusions by changing the epitaxial growth conditions.

本発明は、上述のような課題を解決するためになされたもので半導体層の突起による弊害を回避した半導体光素子とその製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor optical device that avoids the adverse effects caused by the protrusions of the semiconductor layer and a method for manufacturing the same.

本願の発明にかかる半導体光素子は、半導体基板と、該半導体基板上に形成されたリッジと、該リッジの側面に接して形成された半導体層とを備える。そして、該リッジの側面であって該半導体層に埋め込まれた部分の上端部分には(111)B面が形成されたことを特徴とする。   A semiconductor optical device according to the invention of the present application includes a semiconductor substrate, a ridge formed on the semiconductor substrate, and a semiconductor layer formed in contact with a side surface of the ridge. A (111) B surface is formed on the side surface of the ridge and at the upper end portion of the portion embedded in the semiconductor layer.

本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面であって該マスク層と接する部分に(111)B面を形成するようにエッチングを行う工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする。   A method of manufacturing a semiconductor optical device according to the present invention includes a step of forming a ridge on a semiconductor substrate, a step of forming a mask layer on the ridge, and a portion of the side surface of the ridge that is in contact with the mask layer. Etching to form a (111) B surface, and forming a semiconductor layer in contact with the side surface of the ridge so as to bury the ridge.

本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面をウェットエッチし、該マスク層が該リッジのひさしを形成するように張り出した状態とする工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする。   The method of manufacturing a semiconductor optical device according to the present invention includes a step of forming a ridge on a semiconductor substrate, a step of forming a mask layer on the ridge, wet-etching the side surface of the ridge, And a step of forming a ridge overhang to form an eave and a step of forming a semiconductor layer in contact with a side surface of the ridge so as to embed the ridge.

本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程と、該半導体層を形成する工程で形成された突起部分を物理的な力で除去する工程とを備えたことを特徴とする。   A method of manufacturing a semiconductor optical device according to the present invention includes a step of forming a ridge on a semiconductor substrate, a step of forming a mask layer on the ridge, and a semiconductor layer so as to bury the ridge in contact with a side surface of the ridge. And a step of removing the projecting portion formed in the step of forming the semiconductor layer with a physical force.

本願の発明にかかる半導体光素子の製造方法は、半導体基板上にリッジを形成する工程と、該リッジ上にマスク層を形成する工程と、該リッジの側面と接し該リッジを埋め込むように半導体層を形成する工程と、該半導体層を形成する工程で形成された突起部分を選択的にエッチングする異方性エッチングを行う工程とを備えたことを特徴とする。   A method of manufacturing a semiconductor optical device according to the present invention includes a step of forming a ridge on a semiconductor substrate, a step of forming a mask layer on the ridge, and a semiconductor layer so as to bury the ridge in contact with a side surface of the ridge. And a step of performing anisotropic etching for selectively etching the protruding portion formed in the step of forming the semiconductor layer.

本発明によれば、平坦でない半導体表面にエピタキシャル成長を行った際の突起による弊害を抑制できる。   ADVANTAGE OF THE INVENTION According to this invention, the bad influence by the protrusion at the time of performing epitaxial growth on the semiconductor surface which is not flat can be suppressed.

実施形態1の半導体光素子の断面図である。1 is a cross-sectional view of a semiconductor optical device according to Embodiment 1. FIG. 実施形態1の半導体光素子の製造方法を説明するフローチャートである。3 is a flowchart illustrating a method for manufacturing the semiconductor optical device according to the first embodiment. リッジの形成について説明する図である。It is a figure explaining formation of a ridge. (111)B面の形成について説明する図である。It is a figure explaining formation of a (111) B surface. 半導体層の形成について説明する図である。It is a figure explaining formation of a semiconductor layer. 実施形態2の半導体光素子の断面図である。It is sectional drawing of the semiconductor optical element of Embodiment 2. 実施形態2の半導体光素子の製造方法を説明するフローチャートである。6 is a flowchart illustrating a method for manufacturing a semiconductor optical device according to the second embodiment. リッジの形成について説明する図である。It is a figure explaining formation of a ridge. マスク層のひさし部分の形成について説明する図である。It is a figure explaining formation of the eaves part of a mask layer. 半導体層の形成について説明する図である。It is a figure explaining formation of a semiconductor layer. 実施形態3における突起の除去について説明する図である。It is a figure explaining the removal of the protrusion in Embodiment 3. マスク層を尖らせて突起の除去を行うことを説明する図である。It is a figure explaining sharpening a mask layer and removing a projection. マスク層を尖らせて突起の除去を行うことを説明する図である。It is a figure explaining sharpening a mask layer and removing a projection. 異方性エッチングにより突起を除去することを説明する図である。It is a figure explaining removing a protrusion by anisotropic etching. 本発明の課題を説明する図である。It is a figure explaining the subject of this invention. 本発明の課題を説明する図である。It is a figure explaining the subject of this invention.

実施の形態1
本実施形態は図1乃至図5を参照して説明する。なお、同一または対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。他の実施形態でも同様である。
Embodiment 1
This embodiment will be described with reference to FIGS. In addition, the same code | symbol may be attached | subjected to the same or corresponding component, and description of multiple times may be abbreviate | omitted. The same applies to other embodiments.

図1は本実施形態の半導体光素子の断面図である。本実施形態の半導体光素子10は半導体基板12上に形成されたリッジを備える。リッジは活性層14、クラッド層16、コンタクト層18を備える。なお、説明の便宜上、コンタクト層を含まない構造をリッジと称することもある。リッジの側面にはリッジに接して半導体層20が形成される。半導体層20は電流ブロック層である。半導体層20は半導体基板12の(100)面に形成される。活性層14とクラッド層16は半導体層20によって埋め込まれる。   FIG. 1 is a cross-sectional view of the semiconductor optical device of this embodiment. The semiconductor optical device 10 of this embodiment includes a ridge formed on the semiconductor substrate 12. The ridge includes an active layer 14, a cladding layer 16, and a contact layer 18. For convenience of explanation, a structure that does not include a contact layer may be referred to as a ridge. A semiconductor layer 20 is formed on the side surface of the ridge in contact with the ridge. The semiconductor layer 20 is a current block layer. The semiconductor layer 20 is formed on the (100) plane of the semiconductor substrate 12. The active layer 14 and the cladding layer 16 are embedded with a semiconductor layer 20.

クラッド層16の側面はほとんど(011)面である。しかし、クラッド層16の側面であって、半導体層20によって埋め込まれた部分の上端部分には(111)B面が形成される。   The side surface of the cladding layer 16 is almost (011) plane. However, a (111) B surface is formed on the side surface of the cladding layer 16 and at the upper end portion of the portion embedded by the semiconductor layer 20.

図2は半導体光素子10の製造方法について説明するフローチャートである。図2に沿って半導体光素子の製造工程を説明する。まず、ステップ50にてマスク層30が形成される。マスク層30は活性層14となるべき層とクラッド層16となるべき層の上に形成される。活性層14となるべき層およびクラッド層16となるべき層はエッチングされてリッジを構成する層であるのでこのように称する。ステップ50を終えるとステップ52へと処理が進められる。ステップ52は活性層14となるべき層およびクラッド層16となるべき層をエッチングしてリッジを形成する工程である。ステップ52では先ずマスク層30上にレジストを塗布する。そして転写処理により当該レジストをパターニングする。その後マスク層30をエッチングしてマスク層30のパターンを形成する。次いでマスク層30をマスクとして、活性層14となるべき層とクラッド層16となるべき層をエッチングする。こうしてマスク層30のパターンを反映したリッジが形成される。ステップ52までを終えると図3に示す構造が得られる。マスク層30は後述の半導体層がクラッド層16上に形成されることを防止するものである。マスク層30はたとえばSiO2で形成される。   FIG. 2 is a flowchart illustrating a method for manufacturing the semiconductor optical device 10. A manufacturing process of the semiconductor optical device will be described with reference to FIG. First, in step 50, the mask layer 30 is formed. The mask layer 30 is formed on the layer to be the active layer 14 and the layer to be the cladding layer 16. The layer to be the active layer 14 and the layer to be the cladding layer 16 are referred to as such because they are etched to form a ridge. When step 50 is completed, the process proceeds to step 52. Step 52 is a step of etching the layer to be the active layer 14 and the layer to be the cladding layer 16 to form a ridge. In step 52, a resist is first applied on the mask layer 30. Then, the resist is patterned by a transfer process. Thereafter, the mask layer 30 is etched to form a pattern of the mask layer 30. Next, using the mask layer 30 as a mask, the layer to be the active layer 14 and the layer to be the cladding layer 16 are etched. Thus, a ridge reflecting the pattern of the mask layer 30 is formed. When step 52 is completed, the structure shown in FIG. 3 is obtained. The mask layer 30 prevents a semiconductor layer described later from being formed on the cladding layer 16. Mask layer 30 is formed of, for example, SiO2.

ステップ52を終えるとステップ54へと処理が進められる。ステップ54ではリッジの側面をエッチングする。このエッチングは酸性溶液と過酸化水素の混合溶液を用いたウェットエッチングまたは、HCl、HBrなどのハロゲン系の反応性ガスを用いたガスエッチングである。これらのエッチングは(111)B面のエッチレートが低い。よって、エッチングの結果、図4に記載のリッジ側面形状が形成できる。ステップ54でリッジがエッチングされた幅は、図4において「L」で示されている。ここで、(100)面に成長するべき層厚×<100>方向の成長レート÷<011>方向の成長レート、で求められる値を「必要エッチング幅」と称する。前述のLは必要エッチング幅より大きい値である。   When step 52 is completed, the process proceeds to step 54. In step 54, the side surfaces of the ridge are etched. This etching is wet etching using a mixed solution of an acidic solution and hydrogen peroxide, or gas etching using a halogen-based reactive gas such as HCl or HBr. These etchings have a low etch rate on the (111) B surface. Therefore, as a result of etching, the ridge side surface shape shown in FIG. 4 can be formed. The width of the ridge etched in step 54 is indicated by “L” in FIG. Here, a value obtained by the equation: (layer thickness to be grown on (100) plane × <100> direction growth rate / <011> direction growth rate) is referred to as “necessary etching width”. The aforementioned L is larger than the required etching width.

ステップ54を終えるとステップ56へと処理が進められる。ステップ56では半導体層20が形成される。半導体層20によりバットジョイント構造が形成される。半導体層20は成長の進捗を可視化するために等時間間隔で線引きされて表示されている。図5に示されるように、ステップ56を終えるとほぼ平坦の半導体層20が形成される。   When step 54 is completed, the process proceeds to step 56. In step 56, the semiconductor layer 20 is formed. A butt joint structure is formed by the semiconductor layer 20. The semiconductor layer 20 is drawn and displayed at equal time intervals in order to visualize the progress of growth. As shown in FIG. 5, when step 56 is completed, a substantially flat semiconductor layer 20 is formed.

リッジなどの微細構造を有する平坦でない表面にエピタキシャル成長を行う場合は、成長レートの大きい(111)A面が形成されることがある。エピタキシャル成長において、(111)A面の成長が急速に進み、半導体層の突起が形成される問題があった。しかしながら、本実施形態の半導体光素子はリッジに(111)B面が形成されているためこの問題を解消できる。すなわち、(111)B面は一般的なIII−V族結晶成長条件において成長レートが遅くなるため、半導体層20の形成過程での突起の発生を抑制できる。特に、リッジ側面は上述の必要エッチング幅より深くエッチングされるため、半導体層20の形成過程において突起発生を防止できる。これによりエピタキシャル成長の成長条件の変更を伴わず、突起による弊害を防止できる。   When epitaxial growth is performed on a non-flat surface having a fine structure such as a ridge, a (111) A surface having a high growth rate may be formed. In the epitaxial growth, there has been a problem that the growth of the (111) A plane proceeds rapidly and the protrusion of the semiconductor layer is formed. However, the semiconductor optical device of this embodiment can solve this problem because the (111) B surface is formed on the ridge. That is, since the (111) B plane has a slow growth rate under general III-V group crystal growth conditions, generation of protrusions during the formation process of the semiconductor layer 20 can be suppressed. In particular, since the side surface of the ridge is etched deeper than the above-described required etching width, generation of protrusions can be prevented in the process of forming the semiconductor layer 20. As a result, no adverse effects due to protrusions can be prevented without changing the growth conditions for epitaxial growth.

実施の形態2
本実施形態は図6乃至図10を参照して説明する。本実施形態はSiO2などのマスク層を利用して半導体層の(111)A面方向の成長を抑制することが特徴である。図6は本実施形態の半導体光素子の断面図である。本実施形態の半導体光素子60は活性層62、クラッド層64、コンタクト層18からなるリッジを備える。活性層62、クラッド層64は半導体層66に埋め込まれる。
Embodiment 2
This embodiment will be described with reference to FIGS. This embodiment is characterized in that the growth in the (111) A plane direction of the semiconductor layer is suppressed using a mask layer such as SiO2. FIG. 6 is a sectional view of the semiconductor optical device of this embodiment. The semiconductor optical device 60 of this embodiment includes a ridge composed of an active layer 62, a cladding layer 64, and a contact layer 18. The active layer 62 and the cladding layer 64 are embedded in the semiconductor layer 66.

図7は半導体光素子60の製造方法について説明するフローチャートである。図7に沿って半導体光素子60の製造工程を説明する。ステップ50および、ステップ52にて図8に示す構造が形成される。ステップ50およびステップ52については実施形態1で説明したので省略する。ステップ52を終えた段階では、マスク層30はクラッド層64上に配置されている。   FIG. 7 is a flowchart for explaining a method for manufacturing the semiconductor optical device 60. A manufacturing process of the semiconductor optical device 60 will be described with reference to FIG. In step 50 and step 52, the structure shown in FIG. 8 is formed. Since Step 50 and Step 52 have been described in the first embodiment, a description thereof will be omitted. At the stage where step 52 is completed, the mask layer 30 is disposed on the cladding layer 64.

ステップ52を終えるとステップ70へと処理が進められる。ステップ70では活性層62とクラッド層64の側面をウェットエッチングする。このウェットエッチングは、臭化水素酸と過酸化水素水の混合溶液などの、等方的なエッチングレートをもったエッチャントを用いて行う。図9は前述のウェットエッチング後の形状を説明する図である。ウェットエッチングの結果、マスク層30がひさしのようにリッジに対して数μm程度張り出す。マスク層30のひさし部分は図9において破線72で囲む部分である。   When step 52 is finished, the process proceeds to step 70. In step 70, the side surfaces of the active layer 62 and the cladding layer 64 are wet etched. This wet etching is performed using an etchant having an isotropic etching rate, such as a mixed solution of hydrobromic acid and hydrogen peroxide. FIG. 9 is a diagram for explaining the shape after the wet etching described above. As a result of the wet etching, the mask layer 30 protrudes about several μm from the ridge like eaves. The eaves portion of the mask layer 30 is a portion surrounded by a broken line 72 in FIG.

ステップ70を終えるとステップ56へと処理が進められる。ステップ56では図9に示す構造に対してエピタキシャル成長を行い半導体層66が形成される。ステップ56では、マスク層30のひさしによりマスク層30上からマイグレーションによりマスク層30直下に供給されるIII族原子や、直接的にマスク層30下に供給される原料原子が減少する。従って、マスク層30下の結晶成長は抑制される。半導体層66は活性層62とクラッド層64の側面と接し、それらを埋め込む。図10に示されるように、ステップ56を終えるとほぼ平坦の半導体層66が形成される。   When step 70 is completed, the process proceeds to step 56. In step 56, the semiconductor layer 66 is formed by epitaxial growth of the structure shown in FIG. In step 56, the group III atoms supplied from the mask layer 30 directly below the mask layer 30 by migration from the eaves of the mask layer 30 and the source atoms supplied directly under the mask layer 30 are reduced. Therefore, crystal growth under the mask layer 30 is suppressed. The semiconductor layer 66 is in contact with the side surfaces of the active layer 62 and the cladding layer 64 and embeds them. As shown in FIG. 10, when step 56 is finished, a substantially flat semiconductor layer 66 is formed.

本実施形態ではマスク層30の一部であるひさし部分72が半導体層の(111)A面方向の成長を抑制する。そのため、実施形態1と同様に半導体層の突起などの形状不良を抑制できる。なお、本実施形態ではウェットエッチングによりひさし部分を形成したが、ドライエッチングによって形成してもよい。   In this embodiment, the eaves portion 72 which is a part of the mask layer 30 suppresses the growth of the semiconductor layer in the (111) A plane direction. Therefore, shape defects such as protrusions of the semiconductor layer can be suppressed as in the first embodiment. Although the eaves portion is formed by wet etching in this embodiment, it may be formed by dry etching.

実施の形態3
本実施形態は図11乃至図14を参照して説明する。本実施形態は、半導体層の(111)A面が成長し突起が形成された後に、突起を除去する点が特徴である。図11は本実施形態の半導体光素子の断面図である。図11に示すように破線で囲まれた突起82が形成されたあとに、突起82に物理的な力を加えることにより突起82を除去する。そのような物理的な力は図11に矢印で示す方向に行う。また、物理的な力はブラシなどを用いて直接的に力を加えても良いし水流によって力を加えても良い。
Embodiment 3
This embodiment will be described with reference to FIGS. The present embodiment is characterized in that the protrusion is removed after the (111) A surface of the semiconductor layer has grown and the protrusion has been formed. FIG. 11 is a cross-sectional view of the semiconductor optical device of this embodiment. After the projection 82 surrounded by the broken line is formed as shown in FIG. 11, the projection 82 is removed by applying a physical force to the projection 82. Such physical force is applied in the direction indicated by the arrow in FIG. The physical force may be applied directly using a brush or the like, or may be applied by a water flow.

図12を参照して本実施形態の変形例について説明する。図12に示すように、マスク層84の形状をリッジ側面方向に尖った形状としても良い。このようにマスク層を尖らせるためには、たとえばマスク層84のパターニングに用いられるレジストとマスク層84の付着力を強化すれば良い。あるいはマスク層84のパターニングをする際のエッチング条件を、側面方向へエッチングレートを増大するように変更することも考えられる。しかしながらマスク層84を図12のように尖らせる方法は上述の方法に限定されない。   A modification of the present embodiment will be described with reference to FIG. As shown in FIG. 12, the shape of the mask layer 84 may be sharpened in the ridge side surface direction. In order to sharpen the mask layer in this way, for example, the adhesion between the resist used for patterning the mask layer 84 and the mask layer 84 may be strengthened. Alternatively, it is conceivable to change the etching conditions for patterning the mask layer 84 so as to increase the etching rate in the side surface direction. However, the method of sharpening the mask layer 84 as shown in FIG. 12 is not limited to the method described above.

このようなマスク層84により突起82に加わる力を一箇所に集中させ、突起除去性を向上させることができる。同様に図13に示すマスク層86のようにマスク層86を尖らせても良い。半導体基板12には複数のリッジが形成されることが一般的であるが、図12、13のように突起を除去すれば面内で均一な突起除去が可能である。   The force applied to the protrusions 82 by such a mask layer 84 can be concentrated in one place, and the protrusion removal property can be improved. Similarly, the mask layer 86 may be sharpened like the mask layer 86 shown in FIG. In general, a plurality of ridges are formed on the semiconductor substrate 12. However, if the protrusions are removed as shown in FIGS.

図14を参照して本実施形態の変形例について説明する。図14は半導体層の突起を異方性エッチングにより除去する方法について説明する図である。図14に破線で示すように、半導体層80は突起82を有している。この突起は半導体層80が(111)A面方向に急速に成長したために形成されたものである。この変形例では突起82の除去のために硫酸、塩酸、リン酸、酒石酸などといった酸性溶液を用いた異方性エッチングを行う。エッチレートの異方性により(100)方向のエッチング量を最小限に抑制しつつ、(111)A面方向のエッチングが進む。その結果、突起82が選択的にエッチングされるため、突起82を除去または半導体光素子の特性上無視できる程度まで微小にできる。   A modification of the present embodiment will be described with reference to FIG. FIG. 14 is a diagram for explaining a method of removing the protrusions of the semiconductor layer by anisotropic etching. As indicated by a broken line in FIG. 14, the semiconductor layer 80 has a protrusion 82. This protrusion is formed because the semiconductor layer 80 is rapidly grown in the (111) A plane direction. In this modification, anisotropic etching using an acidic solution such as sulfuric acid, hydrochloric acid, phosphoric acid, tartaric acid or the like is performed to remove the protrusions 82. Etching in the (111) A plane direction proceeds while suppressing the etching amount in the (100) direction to a minimum due to the anisotropy of the etch rate. As a result, since the protrusions 82 are selectively etched, the protrusions 82 can be removed or made minute enough to be negligible in terms of the characteristics of the semiconductor optical device.

ここまでの全ての実施形態においては半導体層がリッジを埋め込む際に突起が形成されることを問題とした。しかしながら、平坦でない表面にエピタキシャル成長を行う場合であって(111)A面方向の成長が急速に進む場合には本発明が実施できる。よって、リッジの組成は実施形態の記載に限定されない。また、たとえば、各種デバイスを同一基板に搭載する場合などにも本発明が実施できる。   In all of the embodiments so far, the problem is that protrusions are formed when the semiconductor layer embeds the ridge. However, the present invention can be implemented when epitaxial growth is performed on a non-flat surface and growth in the (111) A plane direction proceeds rapidly. Therefore, the composition of the ridge is not limited to the description of the embodiment. Further, for example, the present invention can be implemented when various devices are mounted on the same substrate.

10 半導体光素子、 12 半導体基板、 14 活性層、 16 クラッド層、 20 半導体層   DESCRIPTION OF SYMBOLS 10 Semiconductor optical device, 12 Semiconductor substrate, 14 Active layer, 16 Clad layer, 20 Semiconductor layer

Claims (6)

半導体基板と、
前記半導体基板上に形成されたリッジと、
前記リッジの側面に接して形成された半導体層とを備え、
前記リッジの側面であって前記半導体層に埋め込まれた部分の上端部分には(111)B面が形成されたことを特徴とする半導体光素子。
A semiconductor substrate;
A ridge formed on the semiconductor substrate;
A semiconductor layer formed in contact with the side surface of the ridge,
2. A semiconductor optical device according to claim 1, wherein a (111) B surface is formed on a side surface of the ridge and at an upper end portion of the portion embedded in the semiconductor layer.
半導体基板上にリッジを形成する工程と、
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面であって前記マスク層と接する部分に(111)B面を形成するようにエッチングを行う工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする半導体光素子の製造方法。
Forming a ridge on the semiconductor substrate;
Forming a mask layer on the ridge;
Etching to form a (111) B surface on the side surface of the ridge that is in contact with the mask layer;
Forming a semiconductor layer so as to be in contact with a side surface of the ridge and burying the ridge.
半導体基板上にリッジを形成する工程と、
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面をウェットエッチし、前記マスク層が前記リッジのひさしを形成するように張り出した状態とする工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程とを備えたことを特徴とする半導体光素子の製造方法。
Forming a ridge on the semiconductor substrate;
Forming a mask layer on the ridge;
Wet etching the side surface of the ridge, and the mask layer protruding so as to form an eaves of the ridge;
Forming a semiconductor layer so as to be in contact with a side surface of the ridge and burying the ridge.
半導体基板上にリッジを形成する工程と、
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程と、
前記半導体層を形成する工程で形成された突起部分を物理的な力で除去する工程とを備えたことを特徴とする半導体光素子の製造方法。
Forming a ridge on the semiconductor substrate;
Forming a mask layer on the ridge;
Forming a semiconductor layer in contact with a side surface of the ridge so as to embed the ridge;
And a step of removing the protruding portion formed in the step of forming the semiconductor layer by a physical force.
前記マスク層は前記リッジ側面方向に尖った形状となるように形成されることを特徴とする請求項4に記載の半導体光素子の製造方法。   5. The method of manufacturing a semiconductor optical device according to claim 4, wherein the mask layer is formed so as to have a sharp shape in the side surface direction of the ridge. 半導体基板上にリッジを形成する工程と、
前記リッジ上にマスク層を形成する工程と、
前記リッジの側面と接し前記リッジを埋め込むように半導体層を形成する工程と、
前記半導体層を形成する工程で形成された突起部分を選択的にエッチングする異方性エッチングを行う工程とを備えたことを特徴とする半導体光素子の製造方法。
Forming a ridge on the semiconductor substrate;
Forming a mask layer on the ridge;
Forming a semiconductor layer in contact with a side surface of the ridge so as to embed the ridge;
And a step of performing anisotropic etching for selectively etching the protrusion formed in the step of forming the semiconductor layer.
JP2010016998A 2010-01-28 2010-01-28 Semiconductor optical device and manufacturing method thereof Active JP5521583B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010016998A JP5521583B2 (en) 2010-01-28 2010-01-28 Semiconductor optical device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010016998A JP5521583B2 (en) 2010-01-28 2010-01-28 Semiconductor optical device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014078692A Division JP5846239B2 (en) 2014-04-07 2014-04-07 Semiconductor optical device manufacturing method

Publications (2)

Publication Number Publication Date
JP2011155205A true JP2011155205A (en) 2011-08-11
JP5521583B2 JP5521583B2 (en) 2014-06-18

Family

ID=44540946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010016998A Active JP5521583B2 (en) 2010-01-28 2010-01-28 Semiconductor optical device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5521583B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722691A (en) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp Semiconductor laser and manufacture thereof
JP2005333144A (en) * 2004-05-20 2005-12-02 Samsung Electronics Co Ltd Photonic integrated device using reverse-mesa structure and method for fabricating same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722691A (en) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp Semiconductor laser and manufacture thereof
JP2005333144A (en) * 2004-05-20 2005-12-02 Samsung Electronics Co Ltd Photonic integrated device using reverse-mesa structure and method for fabricating same

Also Published As

Publication number Publication date
JP5521583B2 (en) 2014-06-18

Similar Documents

Publication Publication Date Title
JP2014038322A (en) Manufacturing method of optical semiconductor element
JP2011243857A (en) Method of manufacturing semiconductor substrate
CN112582255A (en) Method for fabricating thick dielectric films using stress control
JP5846239B2 (en) Semiconductor optical device manufacturing method
JP5521583B2 (en) Semiconductor optical device and manufacturing method thereof
CN110875575A (en) Method for manufacturing narrow ridge structure of semiconductor laser
JP2010192888A (en) Method to form semiconductor laser
JP2010267674A (en) Method of fabricating group iii-v compound semiconductor optical element
JP5891695B2 (en) Method for fabricating a quantum cascade laser
JP2005129943A (en) Method of etching sidewall of group iii-v based compound for electro-optical element
US20080108224A1 (en) Patterning methods
JP2009182249A (en) Method of manufacturing semiconductor optical device
JP5082593B2 (en) Semiconductor optical device manufacturing method
JP2008294156A (en) Method of manufacturing substrate for semiconductor film deposition
JP3716039B2 (en) Semiconductor device and manufacturing method thereof
WO2018198193A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2009088074A (en) Semiconductor device manufacturing method
JP2012204472A (en) DRY ETCHING METHOD OF SiC SUBSTRATE
JP2006245342A (en) Method of manufacturing semiconductor laser
JP2008034531A (en) Method of manufacturing compound semiconductor optical element
JP2010014880A (en) Optical waveguide and method of manufacturing the same
JPWO2003067293A1 (en) Manufacturing method of optical waveguide
JP2013191810A (en) Method for manufacturing semiconductor light-emitting element and semiconductor light-emitting element
JP4984264B2 (en) Fabrication method of waveguide
JP2011151075A (en) Method of fabricating semiconductor optical integrated element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140324

R150 Certificate of patent or registration of utility model

Ref document number: 5521583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250