JP2011009853A - Signal transmitter - Google Patents
Signal transmitter Download PDFInfo
- Publication number
- JP2011009853A JP2011009853A JP2009148862A JP2009148862A JP2011009853A JP 2011009853 A JP2011009853 A JP 2011009853A JP 2009148862 A JP2009148862 A JP 2009148862A JP 2009148862 A JP2009148862 A JP 2009148862A JP 2011009853 A JP2011009853 A JP 2011009853A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- differential pair
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Logic Circuits (AREA)
Abstract
【課題】送信端の出力におけるバイアス低下を防ぐ。
【解決手段】入力信号を正相入力端子1、逆相入力端子2で共通に入力し、互いに同相の出力信号を伝送路に出力する第1および第2の送信部と、第1および第2の送信部の出力端間を接続する容量素子14、15と、伝送路とインピーダンスマッチングすると共に、第2の送信部の直流負荷として接続される抵抗素子12、13と、を備え、第1の送信部は、伝送路を介した受信側の入力段の入力抵抗21、22を直流負荷として接続する。ここで、第1の送信部は、差動対となるNMOSトランジスタ8、9、およびこの差動対に電流を供給する定電流源6から構成され、第2の送信部は、差動対となるNMOSトランジスタ10、11、およびこの差動対に電流を供給する定電流源7から構成される。
【選択図】図1A bias reduction in the output of a transmission end is prevented.
First and second transmitters for inputting an input signal in common to a positive phase input terminal 1 and a negative phase input terminal 2 and outputting output signals having the same phase to a transmission line, and first and second Capacitive elements 14 and 15 that connect between the output ends of the transmitter section, and resistance elements 12 and 13 that impedance-match the transmission path and are connected as a DC load of the second transmitter section, The transmission unit connects the input resistors 21 and 22 of the input stage on the reception side via a transmission line as a DC load. Here, the first transmission unit includes NMOS transistors 8 and 9 serving as a differential pair, and a constant current source 6 that supplies current to the differential pair, and the second transmission unit includes a differential pair and NMOS transistors 10 and 11, and a constant current source 7 for supplying current to the differential pair.
[Selection] Figure 1
Description
本発明は、信号伝送装置に係り、特に、伝送路に対しインピーダンス整合を取る終端技術に係る。 The present invention relates to a signal transmission device, and more particularly, to a termination technique for matching impedance with a transmission line.
近年、デジタルAV機器においては、アナログ映像音声インタフェースに代わりデジタル映像音声インタフェースが用いられるようになってきている。2002年に登場したHDMI(High-Definition Multimedia Interface)規格はその代表例である。Blu−rayディスクの登場や、薄型デジタルテレビにおける映像処理技術の目覚ましい進歩などに伴い、デジタル映像音声インタフェースにおける伝送速度が上昇してきている。例えば、2006年にはHDMI規格も伝送速度の向上が図られ、従来の伝送路一組あたり1.65Gbpsから3.4Gbpsへと高速化されている。このようなインタフェースの高速化に際し、コネクタなど伝送路途中でのインピーダンス不整合に伴い発生する波形ひずみ等で伝送信号品質が劣化するシグナル・インテグリティ(完全性、整合性)問題が顕在化している。 In recent years, in digital AV equipment, a digital video / audio interface has been used instead of an analog video / audio interface. The HDMI (High-Definition Multimedia Interface) standard that appeared in 2002 is a typical example. With the advent of Blu-ray discs and the remarkable progress of video processing technology in thin digital televisions, the transmission speed of digital video / audio interfaces has increased. For example, the transmission speed of the HDMI standard has been improved in 2006, and the speed has been increased from 1.65 Gbps to 3.4 Gbps per conventional transmission line set. When such an interface is increased in speed, a signal integrity (integrity, consistency) problem in which a transmission signal quality is deteriorated due to a waveform distortion or the like caused by impedance mismatching in the middle of a transmission path such as a connector has become apparent.
そこで、インピーダンス不整合によって生じた入力端への反射波を吸収するために、受信端のみならず送信端においてもインピーダンス整合を取るように終端抵抗を接続する送信終端(Back termination)技術が知られている。従来技術では、半導体外部において差動伝送路間に送信側で終端抵抗を接続する構成の回路が開示されている(非特許文献1参照)。 Therefore, in order to absorb the reflected wave to the input end caused by the impedance mismatch, a transmission termination (Back termination) technique is known in which a termination resistor is connected so as to achieve impedance matching not only at the reception end but also at the transmission end. ing. In the prior art, a circuit having a configuration in which a terminating resistor is connected on the transmission side between differential transmission paths outside a semiconductor is disclosed (see Non-Patent Document 1).
図3は、非特許文献1に記載された信号伝送装置の回路例を示す図である。図3において、送信器160は、NMOSトランジスタ8、9からなる差動対と、この差動対に接続された定電流源6と、正相入力端子1と、逆相入力端子2と、正相出力端子4と、逆相出力端子5とを備え、正相出力端子4と逆相出力端子5の間に送信終端抵抗25が接続される。
FIG. 3 is a diagram illustrating a circuit example of the signal transmission device described in
送信器160に接続される受信器17は、差動コンパレータ23と、正相入力端子18と、逆相入力端子19と、終端電源端子20とを備え、正相入力端子18と終端電源端子20の間に終端抵抗21が接続され、逆相入力端子19と終端電源端子20の間に終端抵抗22が接続される。
The
送信器160の正相出力端子4と受信器17の正相入力端子18は、差動伝送路の正相伝送路を介して直流結合で接続され、送信器160の逆相出力端子5と受信器17の逆相入力端子19は、差動伝送路の逆相伝送路を介して直流結合で接続される。
The positive-
このような構成の実際の装置では、差動伝送路の途中にコネクタやプラグ等の接点が存在し、そこでインピーダンスが不整合となり信号の反射が発生する。この反射波が送信端に戻って送信端で再反射し、出力信号と重畳されることで出力波形歪となり、シグナル・インテグリティを劣化させることが一般的に知られている。送信端での再反射について、送信端での反射係数ρは、差動伝送路の差動インピーダンスをZ0とし、送信終端抵抗25の抵抗値をRtとすれば、ρ=(Rt−Z0)/(Rt+Z0)と表される。ここで、Rt=Z0と選ぶことで、ρ=0となり、インピーダンスの不整合部分から送信側へ反射してきた波形の送信端での再反射を防ぐことができ、シグナル・インテグリティを良好に保つことができる。
In an actual apparatus having such a configuration, contacts such as connectors and plugs exist in the middle of the differential transmission path, where impedances are mismatched and signal reflection occurs. It is generally known that this reflected wave returns to the transmission end, is re-reflected at the transmission end, and is superimposed on the output signal, resulting in output waveform distortion and deterioration in signal integrity. Regarding re-reflection at the transmission end, the reflection coefficient ρ at the transmission end is expressed as follows: ρ = (Rt−Z0) /, where Z0 is the differential impedance of the differential transmission path and Rt is the resistance value of the
以下の分析は本発明において与えられる。 The following analysis is given in the present invention.
図3において、定電流源6の電流値をi0、終端電源端子20の電圧をVbとすれば、ハイレベル側の出力直流電圧Vhは、Vh=Vb−i0×Rl×Rl/(2Rl+Rt)と表され、ローレベル側の出力直流電圧Vlは、Vl=Vb−i0×Rl×(Rl+Rt)/(2Rl+Rt)と表される。したがって、送信終端抵抗25の存在によって、Vhは、Vbからi0×Rl×Rl/(2Rl+Rt)だけバイアスが低下した出力電圧となってしまう。バイアスが低下すると受信側において信号を判別するアイ開口率が低下し、安定な受信ができなくなる虞がある。
In FIG. 3, if the current value of the constant
本発明の1つのアスペクト(側面)に係る信号伝送装置は、入力信号を共通に入力し、互いに同相の出力信号を伝送路に出力する第1および第2の送信部と、第1および第2の送信部の出力端間を接続する容量素子と、伝送路とインピーダンスマッチングすると共に、第2の送信部の直流負荷として接続される抵抗素子と、を備え、第1の送信部は、伝送路を介した受信側の入力段の入力抵抗を直流負荷として接続する。 A signal transmission apparatus according to one aspect of the present invention includes a first transmission unit, a second transmission unit that inputs an input signal in common, and outputs an output signal having the same phase to each other, and a first transmission unit and a second transmission unit. A capacitive element that connects between the output ends of the transmission unit, and a resistance element that impedance-matches with the transmission line and is connected as a DC load of the second transmission unit. The first transmission unit includes a transmission line Connect the input resistance of the input stage on the receiving side as a DC load.
本発明によれば、送信端の出力におけるバイアス低下を防ぐと共に、送信端での再反射を低減することができる。 According to the present invention, it is possible to prevent a decrease in bias at the output of the transmission end and reduce rereflection at the transmission end.
本発明の実施形態に係る信号伝送装置は、入力信号を共通に入力し、互いに同相の出力信号を伝送路に出力する第1および第2の送信部と、第1および第2の送信部の出力端間を接続する容量素子と、伝送路とインピーダンスマッチングすると共に、第2の送信部の直流負荷として接続される抵抗素子と、を備え、第1の送信部は、伝送路を介した受信側の入力段の入力抵抗を直流負荷として接続する。 The signal transmission device according to the embodiment of the present invention includes a first transmission unit that inputs an input signal in common, and outputs an in-phase output signal to the transmission path, and a first transmission unit and a second transmission unit. A capacitive element that connects between the output terminals, and a resistance element that is impedance-matched with the transmission line and connected as a DC load of the second transmission unit, the first transmission unit receiving via the transmission line Connect the input resistance of the input stage as a DC load.
信号伝送装置において、第1および第2の送信部は、それぞれ出力段が差動対で構成され、容量素子および抵抗素子は、差動対に対応してそれぞれ2個ずつ備えることが好ましい。 In the signal transmission device, it is preferable that the first and second transmission units each have an output stage formed of a differential pair, and that two capacitance elements and two resistance elements respectively correspond to the differential pair.
信号伝送装置において、第1および第2の送信部におけるそれぞれの差動対に対しそれぞれ電流を供給する第1および第2の電流源を備えることが好ましい。 The signal transmission device preferably includes first and second current sources that supply currents to the differential pairs in the first and second transmission units, respectively.
信号伝送装置において、第1の電流源の電流値と受信側の入力段の入力抵抗の抵抗値との積に、第2の電流源の電流値と抵抗素子の抵抗値との積を加算した値が一定となるように、第1および第2の電流源の電流値を設定する制御部をさらに備えるようにしてもよい。 In the signal transmission device, the product of the current value of the second current source and the resistance value of the resistance element is added to the product of the current value of the first current source and the resistance value of the input resistance of the input stage on the receiving side. You may make it further provide the control part which sets the electric current value of the 1st and 2nd electric current source so that a value may become fixed.
上記の信号伝送装置を備える半導体装置として構成してもよい。 You may comprise as a semiconductor device provided with said signal transmission apparatus.
以上のような信号伝送装置によれば、第1の送信部と第2の送信部が容量結合で接続され、送信器の直流出力バイアスは第1の送信部でのみ生成される。また、第2の送信部の直流負荷として接続される抵抗素子を伝送路のインピーダンスと整合させる終端抵抗とすることで送信端での再反射を低減する。したがって、終端抵抗は、伝送路に対し容量結合で終端されることとなり、送信端におけるバイアス低下を発生させない。この結果、バイアスが低下することで生じる受信側におけるアイ開口率の低下を防ぎ、安定的な受信が可能である。 According to the signal transmission apparatus as described above, the first transmission unit and the second transmission unit are connected by capacitive coupling, and the DC output bias of the transmitter is generated only by the first transmission unit. Moreover, the re-reflection at the transmission end is reduced by using a terminal resistor that matches the impedance of the transmission line as the resistance element connected as the DC load of the second transmission unit. Therefore, the termination resistor is terminated by capacitive coupling with respect to the transmission line, and does not cause a decrease in bias at the transmission end. As a result, it is possible to prevent a decrease in the eye opening ratio on the receiving side caused by a decrease in the bias and to perform stable reception.
以下、実施例に即し、図面を参照して詳しく説明する。 Hereinafter, it will be described in detail with reference to the drawings in accordance with embodiments.
図1は、本発明の第1の実施例に係る信号伝送装置の回路図である。図1において、図3と同一の符号は、同一物を表し、その説明を省略する。 FIG. 1 is a circuit diagram of a signal transmission apparatus according to a first embodiment of the present invention. 1, the same reference numerals as those in FIG. 3 represent the same items, and the description thereof is omitted.
送信器16は、正相入力端子1、逆相入力端子2、終端電源端子3、正相出力端子4、逆相出力端子5、定電流源6、7、NMOSトランジスタ8、9、10、11、終端抵抗12、13、コンデンサ14、15を備える。第1の送信部は、NMOSトランジスタ8、9から成る第1の差動対と、第1の差動対に接続される定電流源6とから構成される。第2の送信部は、NMOSトランジスタ10、11からなる第2の差動対と、第2の差動対に接続される定電流源7と、NMOSトランジスタ10のドレインと終端電源端子3の間に接続される終端抵抗12と、NMOSトランジスタ11のドレインと終端電源端子3の間に接続される終端抵抗13とから構成される。
The
NMOSトランジスタ8のゲートおよびNMOSトランジスタ10のゲートは、逆相入力端子2に接続され、NMOSトランジスタ9のゲートおよびNMOSトランジスタ11のゲートは、正相入力端子1に接続される。NMOSトランジスタ10のドレインは、コンデンサ14を介して正相出力端子4に接続され、NMOSトランジスタ11のドレインは、コンデンサ15を介して逆相出力端子5に接続される。なお、第1および第2の送信部は、同一ダイ上に形成されるようにしてもよい。
The gate of the
送信器16と接続される受信器17は、コンパレータ23と、正相入力端子18と、逆相入力端子19と、終端電源端子20と、終端抵抗21、22を備える。正相入力端子18と終端電源端子20の間に終端抵抗21が接続され、逆相入力端子19と終端電源端子20の間に終端抵抗22が接続される。コンパレータ23は、正相入力端子18と逆相入力端子19のそれぞれの電圧を比較して比較結果を出力する。
The
送信器16の正相出力端子4と受信器17の正相入力端子18とは、差動伝送路の正相伝送路を介して直流結合で接続され、送信器16の逆相出力端子5と受信器17の逆相入力端子19とは、差動伝送路の逆相伝送路を介して直流結合で接続される。
The positive
以上のような構成の信号伝送装置において、正相入力端子1および逆相入力端子2間に供給される入力信号は、第1および第2の送信部によって、反転増幅され、正相出力端子4および逆相出力端子5から電流信号として出力される。この時、直流分は、第1の送信部のみによって出力され、交流分は、第1および第2の送信部によって出力される。正相出力端子4および逆相出力端子5から電流信号として出力された信号は、受信器17においてそれぞれ正相入力端子18および逆相入力端子19を介してそれぞれ終端抵抗21、22に流れる。コンパレータ23は、正相入力端子18および逆相入力端子19間の電圧を比較することで、受信信号を得る。
In the signal transmission apparatus configured as described above, the input signal supplied between the positive
ここで、終端抵抗12、13の抵抗値をRaとし、出力信号の周波数fにおいて、コンデンサ14、15の容量値Caを、Ra≫1/(2π×f×Ca)を満たすように選ぶことで、コンデンサ14、15によるインピーダンスを充分小さいものであると見なすことができる。
Here, the resistance value of the
第2の送信部は、コンデンサ14、15を介してそれぞれ正相出力端子4、逆相出力端子5に接続されているため、コンデンサ14、15によって直流成分がカットされ、出力端子の直流バイアスに影響を及ぼすことがない。したがって、出力直流電圧Vhは、Vh=Vbと表され、出力直流電圧Vlは、Vl=Vb−i0×Rlと表される。Vh=Vbであり、従来技術での課題であったバイアスの低下を防ぐことができる。
Since the second transmitter is connected to the positive-
なお、交流振幅Vswingは、第1の送信部と第2の送信部の出力振幅の和となることから、Vswing=i0×Rl+i1×Raと表される。 The AC amplitude Vswing is the sum of the output amplitudes of the first transmitter and the second transmitter, and is expressed as Vswing = i0 × R1 + i1 × Ra.
ここで伝送路の差動インピーダンスをZ0とすると、送信端での反射係数ρは、ρ=(Ra−Z0)/(Ra+Z0)と表される。Ra=Z0とすることで、ρ=0となり、従来技術と同様にインピーダンスの不整合部から送信側へ反射してきた波形の送信端での再反射を防ぐことができ、シグナル・インテグリティを良好に保つことが可能となる。例えば、Ra=Rl=Z0、i0=i1=i/2とすることで、Vh=Vb、Vl=Vb−i/2×Rl、Vswing=i×Rl、ρ=0となり、バイアスの低下を来すことなくシグナル・インテグリティを良好に保つことができる。 Here, when the differential impedance of the transmission line is Z0, the reflection coefficient ρ at the transmission end is expressed as ρ = (Ra−Z0) / (Ra + Z0). By setting Ra = Z0, ρ = 0, and re-reflection at the transmitting end of the waveform reflected from the impedance mismatched portion to the transmitting side can be prevented as in the conventional technique, and signal integrity is improved. It becomes possible to keep. For example, by setting Ra = Rl = Z0 and i0 = i1 = i / 2, Vh = Vb, Vl = Vb−i / 2 × Rl, Vswing = i × Rl, ρ = 0, and the bias decreases. Signal integrity can be maintained without any problem.
図2は、本発明の第2の実施例に係る信号伝送装置の回路図である。図2において、図1と同一の符号は、同一物を表し、その説明を省略する。図2の送信器16aは、図1に対し、定電流源6a、7aに接続される制御手段24を備える。制御手段24は、定電流源6aの電流値i0及び定電流源7aの電流値i1を可変とするように制御を行う。
FIG. 2 is a circuit diagram of a signal transmission apparatus according to the second embodiment of the present invention. 2, the same reference numerals as those in FIG. 1 represent the same items, and the description thereof is omitted. The
実施例1で説明したように、交流振幅Vswingは、Vswing=i0×Rl+i1×Raと表され、出力直流電圧Vhは、Vh=Vbと表され、出力直流電圧Vlは、Vl=Vb−i0×Rlと表される。したがって、制御手段24は、i0×Rl+i1×Raが一定となる条件下において、i0、i1を変化させることで、送信器16aは、交流振幅Vswingを一定に保ったまま、Vlの出力直流電圧を変化させることが可能となる。
As described in the first embodiment, the AC amplitude Vswing is expressed as Vswing = i0 × R1 + i1 × Ra, the output DC voltage Vh is expressed as Vh = Vb, and the output DC voltage V1 is Vl = Vb−i0 ×. Represented as Rl. Therefore, the
なお、前述の非特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。 It should be noted that the disclosures of the above-mentioned non-patent documents are incorporated herein by reference. Within the scope of the entire disclosure (including claims) of the present invention, the embodiments and examples can be changed and adjusted based on the basic technical concept. Various combinations and selections of various disclosed elements are possible within the scope of the claims of the present invention. That is, the present invention of course includes various variations and modifications that could be made by those skilled in the art according to the entire disclosure including the claims and the technical idea.
1、18 正相入力端子
2、19 逆相入力端子
3、20 終端電源端子
4 正相出力端子
5 逆相出力端子
6、6a、7、7a 定電流源
8、9、10、11 NMOSトランジスタ
12、13、21、22 終端抵抗
14、15 コンデンサ
16、16a 送信器
17 受信器
23 コンパレータ
24 制御手段
DESCRIPTION OF
Claims (5)
前記第1および第2の送信部の出力端間を接続する容量素子と、
前記伝送路とインピーダンスマッチングすると共に、前記第2の送信部の直流負荷として接続される抵抗素子と、
を備え、
前記第1の送信部は、前記伝送路を介した受信側の入力段の入力抵抗を直流負荷として接続することを特徴とする信号伝送装置。 A first and a second transmitter for inputting an input signal in common and outputting an in-phase output signal to the transmission line;
A capacitive element for connecting between the output ends of the first and second transmission units;
A resistance element that is impedance matched with the transmission line and connected as a DC load of the second transmission unit,
With
The first transmission unit connects an input resistance of an input stage on the receiving side via the transmission line as a DC load.
前記容量素子および前記抵抗素子は、前記差動対に対応してそれぞれ2個ずつ備えることを特徴とする請求項1記載の信号伝送装置。 Each of the first and second transmission units has an output stage composed of a differential pair,
The signal transmission device according to claim 1, wherein two capacitance elements and two resistance elements are provided corresponding to the differential pair.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009148862A JP2011009853A (en) | 2009-06-23 | 2009-06-23 | Signal transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009148862A JP2011009853A (en) | 2009-06-23 | 2009-06-23 | Signal transmitter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011009853A true JP2011009853A (en) | 2011-01-13 |
Family
ID=43566039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009148862A Withdrawn JP2011009853A (en) | 2009-06-23 | 2009-06-23 | Signal transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011009853A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016134877A (en) * | 2015-01-22 | 2016-07-25 | 株式会社メガチップス | Differential output buffer |
WO2019124211A1 (en) * | 2017-12-18 | 2019-06-27 | 日本電信電話株式会社 | Ic chip |
-
2009
- 2009-06-23 JP JP2009148862A patent/JP2011009853A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016134877A (en) * | 2015-01-22 | 2016-07-25 | 株式会社メガチップス | Differential output buffer |
WO2019124211A1 (en) * | 2017-12-18 | 2019-06-27 | 日本電信電話株式会社 | Ic chip |
JPWO2019124211A1 (en) * | 2017-12-18 | 2020-04-02 | 日本電信電話株式会社 | IC chip |
US11233393B2 (en) | 2017-12-18 | 2022-01-25 | Nippon Telegraph And Telephone Corporation | IC chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5163437B2 (en) | Differential output circuit and communication device | |
JPH0823354A (en) | Signal input / output device | |
JP2009055306A (en) | Data receiver | |
WO2008002806A2 (en) | System, method and apparatus for transmitting and receiving a transition minimized differential signal | |
US20150149678A1 (en) | Apparatus of high speed interface system and high speed interface system | |
US20170250730A1 (en) | Passive equalizer capable of use in high-speed data communication | |
US20150319014A1 (en) | Voltage mode transmitter | |
US9780744B2 (en) | Transceiver circuit for communicating differential and single-ended signals via transmission lines | |
US8305113B1 (en) | Intra-pair skew cancellation technique for differential signaling | |
US10606788B2 (en) | USB chipset | |
US9442875B2 (en) | Multi-protocol combined receiver for receiving and processing data of multiple protocols | |
JP2018110363A (en) | Equalization device, equalization method, and signaling device | |
US20120140853A1 (en) | Differential signal output device and portable device | |
US6459323B2 (en) | Interface isolator and method for communication of differential digital signals | |
JP2011009853A (en) | Signal transmitter | |
US9041490B2 (en) | De-noise circuit and de-noise method for differential signals and chip for receiving differential signals | |
US9698746B2 (en) | Active connector having loop through function | |
US11489516B2 (en) | Deskew circuit for differential signal | |
US10148308B2 (en) | Auxiliary channel transceiving circuit of displayport interface | |
JPWO2010061510A1 (en) | Signal transmission device | |
CN104579378B (en) | Low-voltage differential transmitter for achieving pre-emphasis circuit of capacitor | |
CN102195665B (en) | Transceiver device and related transceiver system | |
US8938771B2 (en) | Network receiver and control method thereof | |
US9459648B2 (en) | AC coupled single-ended LVDS receiving circuit comprising low-pass filter and voltage regulator | |
US10289599B2 (en) | System and method employed for signal reception by providing programmable and switchable line terminations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120904 |