[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2011082248A - 半導体発光素子及びその製造方法、並びにランプ - Google Patents

半導体発光素子及びその製造方法、並びにランプ Download PDF

Info

Publication number
JP2011082248A
JP2011082248A JP2009231389A JP2009231389A JP2011082248A JP 2011082248 A JP2011082248 A JP 2011082248A JP 2009231389 A JP2009231389 A JP 2009231389A JP 2009231389 A JP2009231389 A JP 2009231389A JP 2011082248 A JP2011082248 A JP 2011082248A
Authority
JP
Japan
Prior art keywords
thin film
light emitting
layer
semiconductor light
transparent substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009231389A
Other languages
English (en)
Inventor
Toshisuke Teranishi
俊輔 寺西
Hidesuke Yokoyama
英祐 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2009231389A priority Critical patent/JP2011082248A/ja
Publication of JP2011082248A publication Critical patent/JP2011082248A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Devices (AREA)

Abstract

【課題】半導体発光素子の垂直方向においても高い光取り出し効率が得られ、発光強度等の素子特性に優れた半導体発光素子及びその製造方法、並びに発光特性に優れたランプを提供する。
【解決手段】結晶成長面１２上に複数の凸部１３が設けられてなる主面１１を有する透明基板１０と、透明基板１０の主面１１上に形成された、少なくとも発光層を含む積層半導体層とを具備してなり、凸部１３が、第１薄膜１３Ａと、該第１薄膜１３Ａの屈折率とは異なる屈折率を有する第２薄膜１３Ｂとが交互に積層されてなる多層積層体から構成されている。
【選択図】図１

Description

本発明は、発光ダイオード（ＬＥＤ）構造を有する半導体発光素子及びその製造方法、並びにランプに関する。
近年、短波長の光を発する半導体発光素子用の材料としてＩＩＩ族窒化物半導体が注目を集めている。ＩＩＩ族窒化物半導体は、一般式ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表され、サファイア単結晶をはじめ種々の酸化物やＩＩＩ−Ｖ族化合物からなる基板の上に、有機金属化学気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって形成される。
上記材料が用いられた一般的な半導体発光素子では、サファイア単結晶等からなる基板の上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層及びｐ型半導体層がこの順で積層される。ここで、サファイア単結晶からなる基板は絶縁体であるので、その素子構造は、一般的に、ｐ型半導体層上に形成された正極とｎ型半導体層上に形成された負極とが同一面上に存在する構造となる。このような半導体発光素子には、正極に透明電極を使用してｐ型半導体側から光を取り出すフェイスアップ方式と、正極にＡｇなどの高反射膜を使用して透明基板側から光を取り出すフリップチップ方式との２種類がある。
このような発光素子の出力の指標として、外部量子効率が用いられる。外部量子効率とは、内部量子効率と光取り出し効率とを掛け合わせたものであり、この外部量子効率が高ければ、発光出力の高い半導体発光素子と言うことができる。ここで、内部量子効率とは、素子に注入した電流のエネルギーが発光層で光に変換される割合であり、また、光取り出し効率とは、発光層で発生した光のうち発光素子の外部に取り出すことができる光の割合である。
半導体発光素子の光取り出し効率を向上させる方法としては、例えば、半導体発光素子の半導体層側の光取り出し面に凹凸を形成することにより、半導体発光素子の内部への光の閉じ込めを低減させる技術等が提案されている（例えば、特許文献１を参照）。
また、結晶性の向上を目的として、サファイアからなる基板の表面に凹凸を形成し、その上にＩＩＩ族窒化物半導体層を成長させる方法が提案されている（例えば、特許文献２を参照）。このような技術によれば、基板の表面に形成された凹凸により、結晶が横方向に成長するのを利用して結晶欠陥を低減させ、内部量子効率を向上させることが可能となる。
ここで、特許文献２に記載の技術のように、基板上に凹凸を設ける場合には、例えば、基板表面をエッチング法等で加工することにより、基板材質と同材質の凸部を基板表面に設けることが一般的である。このように、透明基板上に凸部を設けることにより、発光層から出射された光が、凸部を有する透明基板の表面によって散乱されるので、上述した結晶性向上効果に加え、半導体発光素子の光取り出し性が向上するという効果が得られる。しかしながら、このような構成では、特に、半導体発光素子から垂直方向への光取り出しが十分ではないという問題がある。
また、半導体発光素子の光取り出し効率を向上させる技術としては、その他、各種提案が行われている。例えば、窒化ガリウム層の最上部に、酸化ケイ素と酸化チタンとが交互に積層されてなる、所謂ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）構造を有する層を設ける技術が提案されている（例えば、特許文献３を参照）。
また、発光層から出射された光を基板側から効率的に散乱、出射させるため、サファイアからなる透明基板の半導体結晶成長面に、酸化シリコンからなる凸部を形成する技術が提案されている（例えば、特許文献４を参照）。
また、基板と半導体層との間に凹凸が形成されたＤＢＲ層を設けることにより、発光層から出射された光を乱反射させ、半導体発光素子表面からの光取り出し効率を向上させる技術が提案されている（例えば、特許文献５を参照）。
また、基板と半導体層との間に、酸化ケイ素と酸化チタンが交互に積層されたＤＢＲミラー層を設けることにより、結晶成長用基板による光の吸収を低減して光取り出し効率の向上を図る技術が提案されている（例えば、特許文献６を参照）。
また、基板上に形成されたバッファ層と半導体層との間に、酸化ケイ素と酸化チタンが交互に積層されたＤＢＲ膜を設けることにより、発光層を含む半導体層の結晶性を高めて発光出力を向上させる技術が提案されている（例えば、特許文献７を参照）。
また、基板上に形成されたバッファ層と半導体層との間に、ＡｌＧａＮとＧａＮが交互に積層されたＤＢＲ反射層を設けることにより、半導体発光素子表面からの光取り出し効率を向上させる技術が提案されている（例えば、特許文献８を参照）。
特許第２８３６６８７号公報 特開２００２−２８０６１１号公報 特開２００２−３１９７０８号公報 特開２００７−１０９７９３号公報 特開２００８−６６４４２号公報 特開２００８−２１１１６４号公報 特開２００９−１６５０５号公報 特開２００３−３０９２８７号公報
しかしながら、上記した何れの特許文献に記載の技術においても、半導体発光素子から垂直方向への光取り出しが十分ではなく、発光強度を向上させることが出来ないという問題があった。また、光取り出しが十分な構造とした場合であっても、結晶性の低下を招き内部量子効率を低下させてしまうという問題があった。
本発明は上記課題に鑑みてなされたものであり、半導体発光素子の垂直方向においても高い光取り出し効率が得られ、発光強度等の素子特性に優れた半導体発光素子及びその製造方法を提供することを目的とする。
さらに、本発明は、上記半導体発光素子が用いられてなり、発光特性に優れたランプを提供することを目的とする。
本発明者は、上記問題を解決するために鋭意検討した結果、透明基板の結晶成長面側に設ける凸部の構造や材質を適性化することにより、特に、半導体発光素子の垂直方向における光取り出し効率を向上させることが可能となることを見出し、本発明を完成した。
即ち、本発明は以下に関する。
［１］ 結晶成長面上に複数の凸部が設けられてなる主面を有する透明基板と、前記透明基板の主面上に形成された、少なくとも発光層を含む積層半導体層と、を具備してなり、前記凸部は、第１薄膜と、該第１薄膜の屈折率とは異なる屈折率を有する第２薄膜とが交互に積層されてなる多層積層体から構成されていることを特徴とする半導体発光素子。
［２］ 前記透明基板の前記主面と反対の他面側に、第３薄膜と、該第３薄膜の屈折率とは異なる屈折率を有する第４薄膜とが交互に積層されてなる多層積層膜が備えられていることを特徴とする上記［１］に記載の半導体発光素子。
［３］ 前記凸部の上面が平坦面であることを特徴とする上記［１］又は［２］に記載の半導体発光素子。
［４］ 前記第１薄膜及び第２薄膜が、それぞれ、酸化チタン、酸化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウム、酸化ニオブの内の何れかの薄膜材料からなることを特徴とする上記［１］〜［３］の何れか１項に記載の半導体発光素子。
［５］ 前記第３薄膜及び第４薄膜が、それぞれ、酸化チタン、酸化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウム、酸化ニオブの内の何れかの薄膜材料からなることを特徴とする上記［２］〜［４］の何れか１項に記載の半導体発光素子。
［６］ 前記凸部は、前記基部幅が０．０５〜４μｍとされており、前記結晶成長面からの高さが０．０５〜４μｍの範囲で且つ前記基部幅の１／４以上とされており、隣接する前記凸部間の間隔が前記基部幅の０．５〜５倍とされていることを特徴とする上記［１］〜［５］の何れか１項に記載の半導体発光素子。
［７］ 前記凸部は上部に向かって徐々に外形が小さくなる形状であることを特徴とする上記［１］〜［６］の何れか１項に記載の半導体発光素子。
［８］ 前記積層半導体層は、前記透明基板の前記主面の上に、少なくともｎ型半導体層、前記発光層及びｐ型半導体層の各層がこの順で積層されてなることを特徴とする上記［１］〜［７］の何れか１項に記載の半導体発光素子。
［９］ 前記透明基板の前記主面の上に、前記結晶成長面及び前記凸部を覆うようにバッファ層及び下地層がこの順で積層され、該下地層上に前記積層半導体層が形成されていることを特徴とする上記［８］に記載の半導体発光素子。
［１０］ 結晶成長面上に、第１薄膜と、該第１薄膜の屈折率とは異なる屈折率を有する第２薄膜とを交互に積層することにより、多層積層体からなる複数の凸部が設けられた主面を有する透明基板を形成する基板形成工程と、前記透明基板の前記主面上に、少なくとも発光層を含む積層半導体層を形成する半導体層形成工程と、を少なくとも具備することを特徴とする半導体発光素子の製造方法。
［１１］ 前記基板形成工程は、さらに、前記透明基板の前記主面と反対の他面側に、第３薄膜と、該第３薄膜の屈折率とは異なる屈折率を有する第４薄膜とを交互に積層することにより、多層積層膜を形成することを特徴とする上記［１０］に記載の半導体発光素子の製造方法。
［１２］ 前記基板形成工程は、前記第１薄膜及び第２薄膜を、それぞれ、酸化チタン、酸化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウム、酸化ニオブの内の何れかの薄膜材料を用いて形成することを特徴とする上記［１０］又は［１１］に記載の半導体発光素子の製造方法。
［１３］ 前記基板形成工程は、前記第３薄膜及び第４薄膜を、それぞれ、酸化チタン、酸化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウム、酸化ニオブの内の何れかの薄膜材料を用いて形成することを特徴とする上記［１０］〜［１２］の何れか１項に記載の半導体発光素子の製造方法。
［１４］ 前記基板形成工程は、前記結晶成長面上に第１薄膜及び第２薄膜を構成する薄膜材料を交互に順次堆積させた後、該薄膜材料の上にレジスト層を形成し、次いで、該レジスト層をパターニングした後、前記薄膜材料を、フッ素系エッチングガスを用いてエッチングすることにより、多層積層体からなる前記凸部を形成することを特徴とする上記［１０］〜［１３］の何れか１項に記載の半導体発光素子の製造方法。
［１５］ 前記半導体層形成工程は、前記透明基板の前記主面の上に、少なくともｎ型半導体層、前記発光層及びｐ型半導体層をこの順で形成することにより、前記積層半導体層を形成することを特徴とする上記［１０］〜［１４］の何れか１項に記載の半導体発光素子の製造方法。
［１６］ 前記半導体層形成工程は、前記透明基板の前記主面上に、前記結晶成長面及び前記凸部を覆うようにバッファ層及び下地層をこの順で積層し、該下地層上に前記積層半導体層を形成することを特徴とする上記［１５］に記載の半導体発光素子の製造方法。
［１７］ 上記［１０］〜［１６］の何れか１項に記載の製造方法によって得られる半導体発光素子。
［１８］ 上記［１］〜［９］、及び［１７］の何れか１項に記載の半導体発光素子が用いられてなることを特徴とするランプ。
本発明の半導体発光素子によれば、結晶成長面上に複数の凸部が設けられた主面を有する透明基板と、この透明基板の主面上に形成された少なくとも発光層を含む積層半導体層とを具備し、結晶成長面上に設けられる凸部が、第１薄膜と、該第１薄膜の屈折率とは異なる屈折率を有する第２薄膜とが交互に積層されてなる、ＤＢＲ構造の多層積層体から構成されているので、発光層から出射されて凸部に向かう光は、凸部に対して垂直方向の光が全反射する一方、凸部に対して斜め方向から向かう光は透過又は散乱する。これにより、凸部によって全反射された光は、半導体発光素子の垂直方向に向けて出射する光の成分となるので、垂直方向における光取り出し効率が向上し、発光強度の高い半導体発光素子が実現できる。
また、本発明の半導体発光素子の製造方法によれば、結晶成長面上に、第１薄膜と、該第１薄膜の屈折率とは異なる屈折率を有する第２薄膜とを交互に積層することで、多層積層体から構成される複数の凸部が設けられた主面を有する透明基板を形成する基板形成工程と、透明基板の主面上に、少なくとも発光層を含む積層半導体層を形成する半導体層形成工程と、を少なくとも具備する方法なので、上述のような、ＤＢＲ構造の多層積層体からなる凸部を有する透明基板上に積層半導体層が形成されてなり、発光強度に優れた本発明の半導体発光素子を得ることができる。
さらに、本発明に係るランプは、本発明の半導体発光素子が用いられてなるものであるので、発光特性に優れたものとなる。
本発明に係る半導体発光素子の一例を模式的に説明する図であり、結晶成長面上に多層積層体からなる凸部が設けられた透明基板の断面構造を示す概略図である。 本発明に係る半導体発光素子の一例を模式的に説明する図であり、図１に示す透明基板の上に、バッファ層、下地層及び積層半導体層が形成された半導体発光素子を示す断面図である。 本発明に係る半導体発光素子の一例を模式的に説明する図であり、透明基板の反射率と発光波長との関係を示すグラフである。 本発明に係る半導体発光素子の製造方法の一例を模式的に説明する図である。 本発明に係る半導体発光素子を用いて構成したランプの一例を模式的に説明する概略図である。
以下、本発明に係る半導体発光素子（以下、発光素子と略称することがある）及びその製造方法、並びにランプの一実施形態について、図面を適宜参照しながら説明する。
図１は、本発明に係る発光素子１の要部を説明するための図であり、透明基板１０の結晶成長面１２上に設けられた凸部１３の断面構造を詳細に示す図である。また、図２は、図１に示す透明基板１０の主面１１上に、バッファ層２及び下地層３が形成され、下地層３の上に、さらに、積層半導体層２０が形成されてなる発光素子１を説明するための断面図であり、図中、符号７は透光性正極、符号８は正極を示し、符号９は負極を示している。また、図３は、本発明の発光素子に備えられる透明基板の光の反射率と発光波長との関係を示すグラフである。また、図４は、本発明に係る発光素子１の製造方法の工程を説明する断面図であり、図５は本実施形態の発光素子１が用いられてなるランプ３０を示す断面図である。
なお、以下の説明において参照する図面は、半導体発光素子及びその製造方法、並びにランプを説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子等の寸法関係とは異なっている。
［半導体発光素子］
本実施形態の半導体発光素子１は、図１及び図２に示す一例のように、結晶成長面１２上に複数の凸部１３が設けられてなる主面１１を有する透明基板１０と、この透明基板１０の主面１１上に形成された少なくとも発光層５を含む積層半導体層２０とを具備してなり、凸部１３は、第１薄膜１３Ａと、該第１薄膜１３Ａの屈折率とは異なる屈折率を有する第２薄膜１３Ｂとが交互に積層されてなる多層積層体から概略構成されている。
また、図２に示す例の発光素子１は、透明基板１０の結晶成長面１２の上に、凸部１３を覆うようにバッファ層２及び下地層３がこの順で積層されており、下地層３の上に、ｎ型半導体層４、発光層５及びｐ型半導体層６の各層がこの順で積層されてなる積層半導体層２０が形成されている。
また、図２に示す例では、透明基板１０の主面１１と反対の他面１５側に、第３薄膜１６Ａと、この第３薄膜１６Ａの屈折率とは異なる屈折率を有する第４薄膜１６Ｂとが交互に積層されてなる多層積層膜１６が備えられている。
本実施形態で説明する例の発光素子１は、図２に示す例のように、一面電極型のものであり、上述したような透明基板１０上に、バッファ層２と、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物半導体からなる積層半導体層２０とが形成されているものである。
以下、発光素子１の積層構造について詳しく説明する。
『透明基板』
本実施形態で用いられる透明基板１０は、基体１０Ａの結晶成長面１２上に凸部１３が設けられた主面１１を有してなり、図１及び図２に示す例では、凸部１３が、上部に向かって徐々に外形が小さくなる形状として形成されている。また、図示例の凸部１３は、上面１３ｃが平坦面とされ、基部１３ａの平面形状が円形とされている。
「基板（基体）材料」
本実施形態の発光素子１において、透明基板１０を構成する基体１０Ａに用いることが可能な基板材料としては、ＩＩＩ族窒化物半導体結晶を表面にエピタキシャル成長させることができ、且つ、所定の処理によって高い透明性が得られる基板材料であれば特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。また、上記基板材料の中でも、特に、サファイアを用いることが好ましく、サファイアからなる基体１０ＡのＣ面上に後述のバッファ層２が形成されることが望ましい。
「凸部」
凸部１３は、上述したように、第１薄膜１３Ａと、この第１薄膜１３Ａの屈折率とは異なる屈折率を有する第２薄膜１３Ｂとが交互に積層されてなる多層積層体からなる。凸部１３は、上記積層構造により、所謂ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ Ｒｅｆｌｅｃｔｏｒ）構造を有する層として、基体１０Ａの結晶成長面１２上に形成される。
凸部１３の材料としては、特に限定されないが、第１薄膜１３Ａ及び第２薄膜１３Ｂが、それぞれ、酸化チタン、酸化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウム、酸化ニオブの内の何れかの薄膜材料からなる構成とすることができる。また、この際、第１薄膜１３Ａの薄膜材料と第２薄膜１３Ｂの薄膜材料とで、それぞれ光の屈折率が異なる薄膜材料を採用する。例えば、第１薄膜１３Ａを酸化チタンから形成し、第２薄膜１３Ｂを酸化ケイ素から形成する場合には、これらを交互に各々５層ずつ積層してペアとし、計１０層で成膜した構成とすることができる。
また、第１薄膜１３Ａ及び第２薄膜１３Ｂの各層の膜厚も、特に限定されないが、例えば、１層辺りの膜厚を２０〜１００ｎｍ程度とし、凸部１３全体、つまり、凸部１３の高さｈを１００〜４０００ｎｍ程度とすることが好ましい。凸部１３全体、並びに、凸部１３を構成する第１薄膜１３Ａ及び第２薄膜１３Ｂの各層の膜厚を上記範囲とすることにより、詳細を後述する光取り出し効率が効果的に向上する。
「結晶成長面と凸部とからなる主面」
本実施形態で用いられる透明基板１０は、上記構成とされた複数の凸部１３が設けられている。そして、透明基板１０の主面１１において凸部１３の形成されていない部分は、Ｃ面からなる結晶成長面１２とされている。従って、図１及び図２に示す例のように、透明基板１０の主面１１は、Ｃ面からなる結晶成長面１２と、複数の凸部１３とから構成されている。
図１及び図２に示すように、凸部１３は、基部１３ａの平面形状が略円形であり、上部に向かって徐々に外形が小さくなる形状とされており、側面１３ｂが傾斜した、上部に向かって徐々に外形が小さくなる形状とされている。凸部１３の平面配置は、図１及び図２に示すように、略碁盤目状に等間隔に配置されている。
また、図１及び図２に示す例の凸部１３は、基部幅ｄ１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍの範囲で且つ基部幅ｄ１の１／４以上とされており、隣接する凸部１３間の間隔ｄ２が基部幅ｄ１の０．５〜５倍とされている。ここで、凸部１３の基部幅ｄ１とは、凸部１３の底辺（基部１３ａ）における最大幅の長さのことをいう。また、隣接する凸部１３の間隔ｄ２とは、最も近接した凸部１３の基部１３ａの縁の間の距離をいう。
隣接する凸部１３間の間隔ｄ２は、基部幅ｄ１の０．５〜５倍の範囲とされることが好ましい。凸部１３間の間隔ｄ２が基部幅ｄ１の０．５倍未満であると、下地層３をエピタキシャル成長させる際に、Ｃ面からなる結晶成長面１２上からの結晶成長が促進され難くなり、凸部１３を、バッファ層２を介して下地層３で完全に覆うことが難しくなり、また、下地層３の表面３ａの平坦性が十分に得られない場合がある。このため、凸部１３をバッファ層２及び下地層３で覆い、下地層３上に積層半導体層をなす各半導体層の結晶を形成した場合、この結晶に多くのピットが形成され、半導体発光素子の出力や電気特性等が低下する。また、凸部１３間の間隔ｄ２が基部幅ｄ１の５倍を超えると、透明基板１０を用いて半導体発光素子を形成した場合に、透明基板１０と、透明基板１０上に形成された層との界面における光の乱反射作用が低下し、光取り出し効率を十分に向上させることができなくなる虞がある。
凸部１３の基部幅ｄ１は、０．０５〜４μｍの範囲とされていることが好ましい。凸部１３の基部幅ｄ１が０．０５μｍ未満であると、透明基板１０を用いて半導体発光素子を形成した場合に、光を乱反射させる作用が十分に得られない虞がある。また、凸部１３の基部幅ｄ１が４μｍを超えると、バッファ層２を介して、凸部１３を覆うように下地層３をエピタキシャル成長させるのが困難になる。また、平坦性及び結晶性の良好な下地層が形成できたとしても、下地層と発光層との間の歪みが大きくなり、内部量子効率の低下を招いてしまう。
凸部１３の結晶成長面１２からの高さｈは０．０５〜４μｍの範囲とされていることが好ましい。凸部１３の高さｈが０．０５μｍ未満だと、透明基板１０を用いて半導体発光素子を形成した場合に、光を乱反射させる作用が充分に得られない虞がある。また、凸部１３の高さｈが４μｍを超えると、バッファ層２を介して、凸部１３を覆うように下地層３をエピタキシャル成長させることが困難になり、下地層３の表面３ａの平坦性が充分に得られない場合がある。
また、凸部１３の結晶成長面１２からの高さｈは、基部幅ｄ１の１／４以上とされることが好ましい。凸部１３の高さｈが基部幅ｄ１の１／４未満だと、透明基板１０を用いて半導体発光素子を形成した場合における光を乱反射させる作用や、光取り出し効率を向上させる効果が充分に得られない虞がある。
また、凸部１３の結晶成長面１２上に占める面積の割合は、その上限を６０％程度とすることが好ましい。凸部１３の結晶成長面１２上に占める面積の割合が６０％を越えると、その上に形成されるバッファ層２、下地層３及び積層半導体層２０の結晶性が低下し、発光特性が劣化する虞がある。また、本発明による光取り出し効率の向上効果を得るためには、凸部１３の結晶成長面１２上に占める面積の割合の下限を１０％以上とすることが好ましい。
なお、凸部１３の形状は、図１及び図２に示す例に限定されるものではなく、いかなる形状であっても、本発明の効果が得られる。例えば、図示例のような基部１３ａの平面形状が円形とされた形状の他、基部が略多角状とされ、上部に向かって徐々に外形が小さくなる形状とされていてもよいし、また、側面が外側に向かって湾曲している形状であってもよい。また、側面の傾斜角度が２段階的変化する形状であっても良く、さらには、円柱形としても構わない。
また、凸部１３の平面配置の形態についても、図１及び図２に示す例に限定されるものではなく、例えば、凸部１３の各々の間が等間隔でなくてもよい。また、凸部１３の平面配置の形態は、四角形状の配置であってもよいし、三角形状やランダムの配置であってもよい。
本発明の半導体発光素子では、上記構成のＤＢＲ構造からなる凸部１３を有する透明基板１０が備えられることにより、積層半導体層２０（発光層５）から出射されて凸部１３に向かう光は、凸部１３に対して垂直方向の光が全反射され、一方、凸部１３に対して斜め方向で向かう光は透過又は散乱する。これにより、凸部１３によって全反射された光は、半導体発光素子１の垂直方向（図２における上下方向）に向けて出射する光の成分となるので、垂直方向における光取り出し効率が向上し、発光強度の高い半導体発光素子１が実現できる。
また、本発明の半導体発光素子においては、サファイア材料等から構成される基体１０Ａの結晶成長面１２に当たった光は、通常の散乱形態となり、半導体発光素子１の外部に向けて出射される。
また、本発明においては、上述のようなＤＢＲ構造とされた凸部の膜構造を制御することにより、全反射する光の波長を調整することができる。この場合、特に、積層半導体層２０（発光層５）の直下に配される凸部１３が所定の波長の光を全反射するように、その膜構造を制御することにより、所定の波長の光、例えば、４５０ｎｍ前後の青色波長領域の発光強度を高めることが可能となる。
図３（ａ）は、後述の実施例２に記載の突起部構造と同等な形状を有する透明基板の光の反射率と波長との関係を示すグラフである。図３（ａ）中に示すように、本発明で規定するＤＢＲ構造を有する凸部１３を備えた透明基板は、酸化ケイ素の単層構造からなる凸部を備える従来の構成の透明基板（後述の比較例２に記載の突起部構造と同等な構造を有する）に比べ、特に、４５０ｎｍ周辺の青色波長領域における反射率が高いことがわかる。
このような、ＤＢＲ構造の凸部１３が設けられた透明基板１０を備える本発明の半導体発光素子は、高い発光出力が得られるものとなる。
またさらに、本発明の半導体発光素子の構成によれば、透明基板１０と下地層３との界面が、バッファ層２を介して凹凸とされることにより、光の乱反射によって発光素子の内部への光の閉じ込めが低減され、光取り出し効率がより向上する。
また、本発明においては、透明基板１０を、上記構成の結晶成長面１２と凸部１３とからなる主面１０を有する構成とすることにより、Ｃ面からなる結晶成長面１２上でバッファ層２を介して成長する下地層３が、さらに横成長して凸部１３を覆うように形成される。これにより、下地層３が、結晶欠陥が抑制されて良好な結晶性を有する層となるので、その上に形成される、発光層５を含む積層半導体層２０の結晶性が向上し、優れた発光特性を備える半導体発光素子１が実現できる。
「他面側の多層積層膜」
本発明の半導体発光素子においては、図１及び図２に例示するように、さらに、透明基板１０の主面１１と反対の他面１５側に、第３薄膜１６Ａと、この第３薄膜１６Ａの屈折率とは異なる屈折率を有する第４薄膜１６Ｂとが交互に積層されてなる多層積層膜１６が備えられた構成とすることができる。
多層積層膜１６の材質としては、上記凸部１３と同様に、第３薄膜１６Ａ及び第４薄膜１６Ｂが、それぞれ、酸化チタン、酸化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウム、酸化ニオブの内の何れかの薄膜材料からなる。また、多層積層膜１６は、他面１５側において基体１０Ａを覆うように形成されている点で、凸部１３の構成とは異なる。
図３（ｂ）は、後述の実施例４で用いた裏面ＤＢＲ（突起部構造を有しないＤＢＲ薄膜積層構造）と同等な構造を有する透明基板の光の反射率と波長との関係を示すグラフである。図３（ｂ）中に示すように、本発明で規定するＤＢＲ構造を有する第３薄膜１６Ａ及び第４薄膜１６Ｂからなる多層積層膜１６を備えた透明基板１０は、酸化ケイ素の単層構造からなる構成の透明基板に比べ、特に、３７０〜６００ｎｍの波長領域における反射率が高いことがわかる。
本発明においては、上記構成の凸部１３に加え、さらに、同様のＤＢＲ構造を有する多層積層膜１６が備えられた構成とすることにより、凸部１３をすり抜けて透明基板１０の基体１０Ａを透過した光が、多層積層膜１６で反射される。これにより、半導体発光素子１の外部に効果的に光を出射することが可能となり、光取り出し効率が向上する。
また、上記構成により、透明基板１０上に各層が形成されたウェーハを、例えば、レーザスクライブ法等を用いて分割して半導体発光素子チップとして切り出す際に、レーザ光が透明基板１０に入り込み易くなるので、所望の位置で確実に裁断してチップとすることが可能となる。
従来の半導体素子においては、透明基板の裏側に金属膜からなる反射膜を貼り付けることにより、透明基板を透過して他面側に向かう光を反射させていた。しかしながら、このような構成では、サファイア等からなる基体から、金属膜が剥がれ易いという問題があった。
本発明においては、上記構成のＤＢＲ構造を有する多層積層膜１６をサファイア等からなる基体１０Ａに接合する構成なので、高い接合力が得られる。また、第３薄膜１６Ａ及び第４薄膜１６Ｂを、酸化チタン及び酸化ケイ素からなる構成として積層することで、各層間が酸化膜同士で接合されるので、剥がれ難いという効果が得られる。
『バッファ層』
本実施形態では、透明基板１０の主面１１上に、凸部１３を覆うようにバッファ層２及び後述の下地層３が順次積層されている。
バッファ層２は、サファイアからなる基体１０Ａと下地層３との格子定数の違いを緩和し、Ｃ軸を有する透明基板１０の主面１１上にＣ軸配向した単結晶を容易に形成できる作用が得られる。従って、バッファ層２の上に単結晶のＩＩＩ族窒化物半導体層を積層することにより、結晶性に優れた下地層３が形成できる。バッファ層２は、図１及び図２に示す例のように、透明基板１０と下地層３の間に形成することが最も好ましいが、素子の仕様を考慮しながら、バッファ層を省略した構成とすることも可能である。
バッファ層２は、ＡｌＸＧａ１−ＸＮ（０≦ｘ≦１）なる組成で透明基板１０の主面１１上に積層され、例えば、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させる反応性スパッタ法によって形成することができる。このような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
また、バッファ層２は、上記ＡｌＸＧａ１−ＸＮ（０≦ｘ≦１）なる組成のＩＩＩ族窒化物化合物であれば、如何なる材料でも用いることができる。また、バッファ層２を、Ａｌを含んだ組成とすることが好ましく、この場合には、Ａｌの組成が５０％以上とされていることがより好ましい。また、バッファ層２は、ＡｌＮからなる構成とすることが最も好ましい。
バッファ層２は、単結晶構造であることが、バッファ機能の面から好ましい。このようなバッファ層２をなすＩＩＩ族窒化物の結晶は、六方晶系の結晶構造を持ち、成膜条件をコントロールすることで単結晶膜とすることができる一方、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。
本実施形態の発光素子１に備えられる下地層３及び積層半導体層２０をなすＩＩＩ族窒化物結晶は、一般に、成膜条件等を制御することにより、上方向だけではなく、面内方向にも成長した結晶を成膜することが可能となる。上述のような単結晶構造を有するバッファ層２を透明基板１０の主面１１上に成膜した場合、バッファ層２のバッファ機能が有効に作用するため、その上に成長する下地層３及び積層半導体層２０は、良好な配向性及び結晶性を持つ層となる。
『下地層』
本実施形態で説明する下地層３は、ＩＩＩ族窒化物半導体からなり、上述したように、透明基板１０の主面１１上に、バッファ層２を介して、結晶成長面１２及び凸部１３を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成される。
下地層３の材料としては、例えば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）なる組成のＩＩＩ族窒化物化合物を用いることができる。また、下地層３として、ＡｌｙＧａ１―ｙＮ層（０≦ｙ≦１、好ましくは０≦ｙ≦０．５、さらに好ましくは０≦ｙ≦０．１）なる組成の材料を用いることが、結晶性の良好な下地層３を形成できる点でより好ましく、例えば、ＡｌＧａＮ又はＧａＮ等を採用することができる。また、下地層３の材料は、上記組成のようにバッファ層２と異なる材料を用いても良いが、バッファ層２と同じ材料を用いることも可能である。
『積層半導体層』
本実施形態で説明する例では、下地層３の上に積層半導体層２０を積層することにより、ＬＥＤ構造を備える半導体発光素子１を構成することができる。積層半導体層２０を構成する各層は、各々ＩＩＩ族窒化物半導体からなり、上述したように、ｎ型半導体層４、発光層５及びｐ型半導体層６が順次積層されてなるものである。このような積層半導体層２０の各層は、ＭＯＣＶＤ法で形成することにより、より結晶性の高いものが得られる。
「ｎ型半導体層」
ｎ型半導体層４は、ｎ型コンタクト層４ａ及びｎ型クラッド層４ｂが順次積層されてなる。また、本実施形態においては、ｎ型コンタクト層４ａがｎ型クラッド層４ｂを兼ねた構成とすることも可能である。
ｎ型コンタクト層４ａは、負極を設けるための層である。ｎ型コンタクト層４ａは、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）なる組成の材料から構成されることが好ましい。また、ｎ型コンタクト層４ａには、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触が維持できる点から好ましい。また、ｎ型コンタクト層４ａにドープするｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ又はＳｎ等が挙げられ、Ｓｉ又はＧｅが好ましい。
次に、ｎ型コンタクト層４ａと発光層５との間には、ｎ型クラッド層４ｂを設けることが好ましい。ｎ型クラッド層４ｂは、発光層５へのキャリアの注入とキャリアの閉じ込めを行なうための層であり、ＡｌＧａＮ、ＧａＮ又はＧａＩｎＮ等の材料から形成することが可能である。また、ｎ型クラッド層４ｂは、上記材料からなる層構造のヘテロ接合や、複数回積層した超格子構造としても良い。また、ｎ型クラッド層４ｂをＧａＩｎＮから形成する場合には、後述の発光層５を構成するＧａＩｎＮのバンドギャップよりも大きくすることが好ましいことは言うまでもない。
ここで、半導体結晶の結晶性を表す指標として、一般に、Ｘ線ロッキングカーブ（ＸＲＣ）半値幅が用いられる。このＸＲＣ半値幅が小さな数値であるほど、結晶性の優れたものと言うことができる。本実施形態においては、バッファ層２を介して、結晶成長面１２及び凸部１３を覆うように下地層３を形成し、その上にｎ型コンタクト層４ａを形成した状態におけるＸＲＣ半値幅は、透明基板１０に設けられる凸部１３の基部幅ｄ１によって適正に制御することが可能である。
一方、基板に凸部を形成せず、Ｃ面の結晶成長面のみからなる主面上に、バッファ層、下地層及びｎ型コンタクト層を形成した場合には、半導体発光素子としての光取り出し効率が低下するとともに、下地層の結晶欠陥を抑制するのが困難となる。このため、下地層の結晶性が低下し、その上に形成されるｎ型コンタクト層の結晶性も低下するので、上述のＸＲＣ半値幅も大きな数値となってしまう。
本実施形態では、結晶成長面１２上にＤＢＲ構造を有する凸部１３が設けられた透明基板１０を用いることにより、下地層３の結晶性が向上するので、その上のｎ型コンタクト層４ａも結晶性に優れた層となる。これにより、さらに、この上に積層されるｎ型クラッド層４ｂ、発光層５、ｐ型半導体層６の各層も結晶性に優れた層となるので、発光特性に非常に優れた半導体発光素子１が実現できる。
「発光層」
ｎ型半導体層４の上に積層される発光層５としては、単一量子井戸構造あるいは多重量子井戸構造等の構造を採用することができる。例えば、図２に示す例の発光素子１における量子井戸構造の井戸層（図２中の符号５ｂを参照）としては、青色発光を呈する構成とする場合には、通常、Ｇａ１−ｙＩｎｙＮ（０＜ｙ＜０．４）なる組成のＩＩＩ族窒化物半導体が用いられる。また、図２に示す例では、発光層５が、障壁層５ａと井戸層５ｂとが交互に積層され、ｎ型半導体層４側及びｐ型半導体層６側に障壁層５ａが配される順で積層されてなる。
本発明のような多重量子井戸構造の発光層５の場合は、上記Ｇａ１−ｙＩｎｙＮを井戸層５ｂとし、井戸層５ｂよりバンドギャップエネルギーが大きいＡｌｘＧａ１−ｘＮ（０≦ｚ＜０．３）を障壁層５ａとすることが好ましい。また、井戸層５ｂおよび障壁層５ａには、設計により不純物をドープしてもしなくてもよい。
本発明においては、上述したように、結晶成長面１２上にＤＢＲ構造を有する凸部１３が設けられた透明基板１０を用い、バッファ層２を介して結晶成長面１２及び凸部１３を覆って埋め込むように下地層３が形成されている。ここで、サファイアからなる基体１０Ａの結晶成長面１２上に単結晶のＩＩＩ族窒化物半導体層をエピタキシャル成長させる場合、サファイアＣ面からはＣ軸方向に配向した単結晶がエピタキシャル成長するが、凸部１３からはエピタキシャル成長しない。このため、下地層３が成長する際、サファイアＣ面からなる結晶成長面１２からのみ、Ｃ軸方向に配向した結晶がエピタキシャル成長することになる。従って、下地層３は、結晶成長面１２上において凸部１３を覆うようにエピタキシャル成長するので、結晶中に転位等の結晶欠陥が生じるのが抑制され、結晶性が良好になるという効果も得られる。
そして、上述のように結晶性が良好に制御された下地層３の上に、ｎ型コンタクト層４ａを始めとする、積層半導体層２０を構成する各層を形成することにより、発光層５は、結晶欠陥等が抑制された、結晶性に優れる層となる。これにより、内部量子効率の低下を抑制することができるので、発光出力が高い発光素子１とすることが可能となる。
「ｐ型半導体層」
ｐ型半導体層６は、通常、ｐ型クラッド層６ａ及びｐ型コンタクト層６ｂから構成される。また、本実施形態においては、ｐ型コンタクト層６ｂがｐ型クラッド層６ａを兼ねた構成とすることも可能である。
ｐ型クラッド層６ａは、発光層５へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐ型クラッド層６ａの組成としては、発光層５のバンドギャップエネルギーより大きくなる組成で、発光層５へのキャリアの閉じ込めができるものであれば、特に限定されないが、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）なる組成とすることが好ましい。また、ｐ型クラッド層６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３の範囲であることが好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３の範囲である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。また、ｐ型クラッド層６ａにドープするｐ型不純物としては、例えばＭｇを用いることができる。また、ｐ型クラッド層６ａは、上記材料からなる層構造を複数回積層した超格子構造を含む層としても良い。
ｐ型コンタクト層６ｂは、正極（電極）を設けるための層であり、例えば、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）なる組成の材料から形成することが好ましい。ｐ型コンタクト層６ｂにおけるＡｌ組成を上記範囲とすることで、良好な結晶性を維持できるとともに、その上に形成される透光性正極７との良好なオーミック接触が実現できる。また、ｐ型コンタクト層６ｂは、ｐ型不純物を１×１０１８〜１×１０２１／ｃｍ３の濃度、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有することが、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持等の観点から好ましい。ｐ型コンタクト層６ｂにドープされるｐ型不純物としては、特に限定されないが、例えば、Ｍｇを用いることが好ましい。
『透光性正極』
透光性正極７は、ｐ型コンタクト層６ｂ上に設けられる透光性のｐ型電極である。
透光性正極７としては、例えば、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）から選ばれる少なくとも一種類を含んだ材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、透光性正極７の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。また、透光性正極７は、ｐ型コンタクト層６ｂ上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。また、透光性正極７を成膜した後に、合金化や透明化を目的とした熱アニールを施しても良いし、施さなくても構わない。
『正極及び負極』
正極８は、透光性正極７上に形成され、回路基板やリードフレーム等との電気接続のために設けられるｐ型電極である。正極８としては、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
負極９は、ｎ型半導体層４のｎ型コンタクト層４ｂに接するように形成されるｎ型電極である。負極９を設ける際は、ｐ型半導体層６、発光層５及びｎ型半導体層４の一部を除去してｎ型コンタクト層４ｂの露出領域４ｃを形成し、この上に負極９を形成する。負極９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。
以上説明したような、本発明に係る半導体発光素子１によれば、結晶成長面１２上に複数の凸部１３が設けられた主面１１を有する透明基板１０と、この透明基板１０の主面１１上に形成された少なくとも発光層５を含む積層半導体層２０とを具備し、結晶成長面１２上に設けられる凸部１３が、第１薄膜１３Ａと、この第１薄膜１３Ａの屈折率とは異なる屈折率を有する第２薄膜１３Ｂとが交互に積層されてなる、ＤＢＲ構造の多層積層体から構成されているので、発光層５から出射されて凸部１３に向かう光は、凸部１３に対して垂直方向で向かう光が全反射する一方、凸部１３に対して斜め方向で向かう光は透過又は散乱する。これにより、凸部１３によって全反射された光は、半導体発光素子１の垂直方向に向けて出射する光の成分となるので、垂直方向における光取り出し効率が向上し、発光強度の高い半導体発光素子１が実現できる。
［半導体発光素子の製造方法］
本発明に係る半導体発光素子の製造方法は、上述したような本発明の半導体発光素子を製図する際、結晶成長面１２上に、第１薄膜１３Ａと、この第１薄膜１３Ａの屈折率とは異なる屈折率を有する第２薄膜１３Ｂとを交互に積層することにより、多層積層体からなる複数の凸部１３が設けられた主面１１を有する透明基板１０を形成する基板形成工程と、透明基板１０の主面１１上に、少なくとも発光層５を含む積層半導体層２０を形成する半導体層形成工程と、を少なくとも具備する方法である。また、本実施形態においては、透明基板１０の主面１１上に、凸部１３を覆うようにバッファ層２及び下地層３をこの順で積層し、この下地層３上に積層半導体層２０を形成する例を挙げて説明する。
以下、本発明の製造方法に備えられる各工程について詳しく説明する。
『基板形成工程』
図４（ａ）〜（ｄ）は、図１の模式図に示すＤＢＲ構造を有する凸部１３が設けられてなる透明基板１０を製造する工程の一例を説明するための図であり、本実施形態の製造方法において準備する透明基板１０を示す断面図である。この透明基板１０は、基体１０ＡのＣ面からなる結晶成長面１２と、この結晶成長面１２上に形成される複数の凸部１３とからなる主面１１を有してなる。
以下、図１に示すような透明基板１０を製造する方法の一例を説明する。
本実施形態の基板形成工程では、例えば、サファイアからなる基体１０ＡのＣ面からなる結晶成長面１２上に、上述のＤＢＲ構造を有する複数の凸部１３を形成することにより、Ｃ面からなる結晶成長面１２と凸部１３とからなる主面１１を形成して透明基板１０を製造する。このような基板形成工程は、図４（ａ）〜（ｄ）に示す例のように、結晶成長面１２上に屈折率の異なる薄膜材料を交互に堆積させた後、この薄膜材料の上にレジスト層１８を形成し、次いで、レジスト層１８をパターニングした後、薄膜材料をエッチング除去することにより、凸部１３を形成する方法とすることができる。
本実施形態の基板形成工程においては、まず、図４（ａ）に示すように、サファイアからなる基体１０Ａの結晶成長面１２上に、薄膜材料を堆積させる。具体的には、酸化チタン、酸化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウム、酸化ニオブの内の何れかの薄膜材料を用いて、第１薄膜１３Ａ及び第２薄膜１３Ｂをなす薄膜材料を、従来公知の方法で交互に順次堆積させる。この際、第１薄膜１３Ａ及び第２薄膜１３Ｂの薄膜材料として、それぞれ光の屈折率が異なる薄膜材料を選択し、これらの材料を、例えば、５層ずつのペアとして計１０層で、結晶成長面１２全体に交互に成膜する。
次いで、図４（ｂ）に示すように、結晶成長面１２上に堆積させた薄膜材料の積層構造の上に、従来公知の方法及び材料を用いてレジスト層１８を形成する。具体的には、レジスト材料を薄膜材料（図４（ｂ）中の符号１３Ａ、１３Ｂを参照）上に堆積させた後、結晶成長面１２上に形成する凸部１３の形状及び配置に合わせ、一般的なフォトリソグラフィー法を用いてパターニングを行ない、レジスト層１８を形成する。
この際、結晶成長面１２の全面を均一にパターニングするためには、フォトリソグラフィー法の中でもステッパー露光法を用いることが好ましい。しかしながら、基部幅ｄ１が１μｍとされた凸部１３のパターンを形成する場合には高価なステッパー装置が必要となり、製造コストが上昇する虞がある。このため、１μｍ以下とされた凸部１３の基部幅ｄ１のマスクパターンを形成する場合には、光ディスクの分野で使用されているレーザ露光法、もしくはナノインプリント法の他、電子ビーム（ＥＢ）露光法等を用いることがより好ましい。
次いで、図４（ｃ）に示すように、交互に堆積させた薄膜材料をエッチングすることにより、ＤＢＲ構造を有する複数の凸部１３を形成する。この際、上記薄膜材料をエッチングする方法としては、従来公知のドライエッチング法やウェットエッチング法を用いることができる。本実施形態では、これらの方法の中でもドライエッチング法を用いることが、均一な凸部１３を形成でき、また、Ｃ面からなる結晶成長面１２を効果的に露出できる点から好ましい。また、ドライエッチングに用いるエッチングガスとしては、トリフルオロメタン（ＣＨＦ３）等のフッ素系エッチングガスを用いることが好ましい。
一般に、サファイア基板をドライエッチングする場合には、エッチングガスとしてＣｌ２が用いられるが、本実施形態においてＣｌ２を用いると、薄膜材料のみならず、サファイアからなる基体１０Ａもエッチングされてしまうという問題がある。本実施形態では、エッチングガスとしてＣＨＦ３を用いて薄膜材料をエッチングすることにより、上記薄膜材料の一部をエッチング除去する際に、基体１０Ａがエッチングストッパとして機能する。このような方法とすることにより、複数の凸部１３を間隔の狭いピッチで配置した場合であっても、Ｃ面からなる結晶成長面１２を確実に露出させることが可能となる。
また、基板形成工程においては、上記フッ素系エッチングガスを用いてエッチングを行なう際の条件を調整することにより、図１及び図２に示すような上部に向かって徐々に外形が小さくなる形状とされた凸部３を形成することが可能となる。基板形成工程では、エッチングの処理時間等の各条件を適宜調整することにより、図示例のような形状に制御することが可能となる。
また、基板形成工程においては、図４（ｄ）に示すように、さらに、透明基板１０の主面１１と反対の他面１５側に、第３薄膜１６Ａと、この第３薄膜１６Ａの屈折率とは異なる屈折率を有する第４薄膜１６Ｂとを交互に積層することにより、他面１５側において基体１０Ａを覆うように、多層積層膜１６を形成する方法とすることができる。この際、第３薄膜１６Ａ及び第４薄膜１６Ｂをなす薄膜材料や、形成方法については、凸部１３と同じ材料及び方法を採用することができる。
また、第３薄膜１６Ａ及び第４薄膜１６Ｂ、並びに多層積層膜１６全体の膜厚については、特に制限されないが、生産性や光の反射性能等を考慮した場合、第３薄膜１６Ａ及び第４薄膜１６Ｂの膜厚を１層あたりで２０〜１００ｎｍ、多層積層膜１６全体の膜厚を、１００〜４０００ｎｍの範囲とすることが好ましい。
なお、チップ状に分割する前に基板の裏面を研削・研磨して、基板の厚さを薄くする工程がある場合には、基板を薄くした後に多層積層膜１６を形成することが好ましい。
『バッファ層の形成』
次に、バッファ層形成工程では、上記方法によって準備された透明基板１０の主面１１をなす結晶成長面１２上に、図２に示すようなバッファ層２を形成する。
まず、透明基板１０の表面に各種前処理を施した後、透明基板１０を、例えば、スパッタリング装置のチャンバ内に導入し、スパッタリング法によって単結晶のＡｌＮからなるバッファ層２を成膜する。この際の、透明基板１０の主面１１の前処理方法としては、例えば、従来公知のＲＣＡ洗浄方法等の湿式処理や、プラズマ中に透明基板１０の主面１１を曝す方法等を用いることができる。バッファ層２を透明基板１０上に成膜する方法としては、スパッタリング法の他、例えば、ＭＯＣＶＤ法、パルスレーザーデポジション（ＰＬＤ）法、パルス電子線堆積（ＰＥＤ）法等が挙げられ、適宜選択して用いることができる。
なお、本発明においては、上述したようにバッファ層を省略した構成とすることも可能なので、この場合にはバッファ層形成工程を行なわなくても良い。
『下地層の形成〜半導体層形成工程』
次に、下地層３を形成する工程においては、透明基板１０上にバッファ層２が形成されたウェーハを図示略のＭＯＣＶＤ装置の反応炉内に導入し、バッファ層２上に、ＡｌＸＧａ１−ＸＮ（０≦ｘ≦１）なる組成の下地層３を形成する。
次に、半導体層形成工程においては、下地層３の上に、ｎ型半導体層４、発光層５及びｐ型半導体層６の各層を順次積層して成膜する。ここで、上述の下地層３と、ｎ型半導体層４、発光層５及びｐ型半導体層６を形成する際の窒化ガリウム系化合物半導体（ＩＩＩ族窒化物半導体）の成長方法は特に限定されず、反応性スパッタ法、ＭＯＣＶＤ（有機金属化学気相成長）法、ＨＶＰＥ（ハイドライド気相成長）法、ＭＢＥ（分子線エピタキシー）法等、窒化物半導体を成長させることが知られている全ての方法を適用できる。これらの方法の内、ＭＯＣＶＤ法によって窒化ガリウム系化合物半導体を形成する場合には、キャリアガスとして水素（Ｈ２）又は窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
また、上述したような窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、及びＢｅ等のドーパント元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
具体的には、まず、図示略のＭＯＣＶＤ装置の反応炉内部に供給する原料ガス及び有機金属原料を選択、調整することにより、中間層３上に、単結晶のＡｌＸＧａ１―ＸＮ（０≦ｘ≦１）からなるｎ型コンタクト層４ａ及びｎ型クラッド層４ｂを順次積層する。この際、上述したようなｎ型不純物（ドーパント）を反応炉内に供給することにより、ｎ型コンタクト層４ａ及びｎ型クラッド層４ｂにｎ型不純物をドープする。
次いで、同じＭＯＣＶＤ装置を用いて、ｎ型クラッド層４ｂ上に、障壁層５ａ及び井戸層５ｂを交互に積層することにより、発光層５を形成する。図２中に例示する発光層５を形成する場合には、ＳｉドープのＧａＮからなる６層の障壁層５ａと、ノンドープのＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層５ｂとを交互に積層して形成する。
次いで、発光層５上、つまり、発光層５の最上層となる障壁層５ａ上に、同じＭＯＣＶＤ装置を用いて、ｐ型クラッド層６ａ及びｐ型コンタクト層６ｂからなるｐ型半導体層６を形成する。ｐ型半導体層６を形成する際は、例えば、Ａｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層６ａを発光層５（最上層の障壁層５ａ）上に形成し、その上に、Ａｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層６ｂを形成する。また、この際、反応炉内にＭｇ等のｐ型不純物を供給することにより、ｐ型クラッド層６ａ及びｐ型コンタクト層６ｂにｐ型不純物をドープする。
『透光性正極の形成』
次に、ｐ型半導体層６のｐ型コンタクト層６ｂ上に、透光性並びに導電性を有する材料からなる透光性正極７を形成する。
透光性正極７の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造や材質も、従来公知のものを含め、如何なるものも何ら制限なく用いることができる。
具体的には、例えば、ＩＴＯの他、ＡＺＯ、ＩＺＯ、ＧＺＯ等の材料を用いて、スパッタ法等の方法により、透光性正極７を成膜する。また、透光性正極７を形成した後、合金化や透明化を目的とした熱アニールを施しても良いし、又は、施さなくても構わない。
「正極及び負極の形成」
次いで、透光性正極７上に正極８を形成する。この正極８は、例えば、透光性正極７の表面側から順に、Ｔｉ、Ａｌ、Ａｕの各材料を従来公知の方法で積層することにより、詳細な図示を省略する３層構造の電極とすることができる。
また、負極９を形成する際は、まず、透明基板１０上に形成されたｐ型半導体層６、発光層５及びｎ型半導体層４からなる半導体層２０の一部をドライエッチング等の方法によって除去することにより、ｎ型コンタクト層４ｂの露出領域４ｄを形成する。そして、この露出領域４ｄ上に、例えば、ｎ型コンタクト層４ｂ側から順に、Ｎｉ、Ａｌ、Ｔｉ及びＡｕの各材料を、従来公知の方法で積層することにより、詳細な図示を省略する４層構造の負極９を形成することができる。
そして、上記各工程によって得られたウェーハを、透明基板１０の裏面を研削及び研磨してミラー状の面とした後、レーザスクライブ法等を用いて、例えば、３５０μｍ角の正方形に切断することにより、チップ状の半導体発光素子１とすることができる。
以上説明したような、本実施形態の半導体発光素子の製造方法によれば、結晶成長面上１２に、第１薄膜１３Ａと、この第１薄膜１３Ａの屈折率とは異なる屈折率を有する第２薄膜１３Ｂとを交互に積層することで、多層積層体から構成される複数の凸部１３が設けられた主面１０を有する透明基板１０を形成する基板形成工程と、透明基板１０の主面１１上に、少なくとも発光層５を含む積層半導体層２０を形成する半導体層形成工程と、を少なくとも具備する方法なので、上述のような、ＤＢＲ構造の多層積層体からなる凸部１３を有する透明基板１０上に積層半導体層が形成されてなり、発光強度に優れた半導体発光素子１を得ることができる。
［ランプ］
本発明のランプは、本発明の半導体発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の半導体発光素子と蛍光体とを組み合わせてなるものを挙げることができる。半導体発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段により、周知の構成とすることができる。また、従来より、半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
図５は、本発明に係る半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図５に示すランプ３０は砲弾型のものであり、図２に示す発光素子１が用いられてなる。図５に示すように、半導体発光素子１の正極８がワイヤー３３で２本のフレーム３１、３２の内の一方（図５ではフレーム３１）に接合され、発光素子１の負極９がワイヤー３４で他方のフレーム３２に接合されることにより、発光素子１が実装されている。また、発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本発明のランプは、本発明の半導体発光素子１が用いられてなるものであるので、優れた発光特性を備えたものとなる。
なお、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
次に、本発明の半導体発光素子及びその製造方法、並びにランプを、実施例及び比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。また、本実施例においては、図１〜５を適宜参照しながら説明する。
［実施例１〜４］
本実施例においては、以下に説明するような手順によって半導体発光素子を作製した（図１及び図２、図５を参照）
（基板形成工程）
まず、サファイアからなる基体１０Ａの（０００１）Ｃ面からなる結晶成長面１２上に、以下に説明する材料及び構造を有する複数の凸部１３を形成した。この際、複数の凸部１３を、下記表１に示す「基部幅」、「高さ」、「隣接する凸部間の間隔」とすることにより、実施例１〜４の透明基板１０を形成した。
即ち、まず、直径４インチのＣ面サファイアからなる基体１０Ａの結晶成長面１２上に、従来公知のスパッタ法を用いて、第１薄膜１３Ａを構成する薄膜材料として酸化チタンを、また、第２薄膜１３Ｂを構成する薄膜材料として酸化ケイ素を堆積させた。この際、酸化チタンと酸化ケイ素を、５層ずつのペアとして、計１０層で結晶成長面１２全体に交互に成膜した。
次いで、結晶成長面１２上に積層した薄膜材料の上に、従来公知のフォトリソグラフィー法を用いてレジスト層１８を積層した後、結晶成長面１２上に形成する凸部１３の形状及び配置に合わせてパターニングを行なった。
次いで、パターニングされたレジスト層１８をマスクとして、薄膜材料をドライエッチングすることによって凸部１３を形成し、透明基板１０上に、結晶成長面１２及び凸部１３からなる主面１１を形成した。この際、エッチングガスとして、フッ素系エッチングガスであるトリフルオロメタン（ＣＨＦ３）を用い、また、露光法として、紫外光によるステッパー露光法を用いた。
このようにして得られた透明基板１０は、結晶成長面１２上に形成された凸部１３が、上部に向かうに従って徐々に外径が小さくなる形状であり、また、その上面１３ｃが平面とされていた。
そして、得られた透明基板１０の光の反射率を、反射分光膜厚装置（大塚電子株式会社製）を用いて、発光波長を４５０ｎｍとして測定し、結果を下記表１に示した。
（バッファ層及び下地層の形成）
次いで、複数の凸部１３が形成された透明基板１０をスパッタ成膜装置のチャンバ内へ導入して５００℃まで加熱した。そして、チャンバ内に窒素ガスを導入した後、内圧を１Ｐａに保持し、基板側に５００Ｗの高周波バイアスを印加して透明基板１０を窒素プラズマに曝すことで、透明基板１０の表面を洗浄した（前処理）。
そして、基板１０の主面上に、ＲＦスパッタリング法を用いて、単結晶構造を有するＡｌＮからなる厚さ５０ｎｍのバッファ層２を形成した。
次いで、バッファ層２上に、減圧ＭＯＣＶＤ法を用いて下地層３を形成した。この際、まず、バッファ層２が形成された基板１０をＭＯＣＶＤ装置の反応炉内に導入した後、アンモニアガスの流通を続けながら、水素雰囲気中において基板１０の温度を１１２０℃に昇温させ、トリメチルガリウム（ＴＭＧ）を反応炉内に供給した。これにより、バッファ層２上に、３μｍの膜厚のアンドープのＧａＮからなる下地層３を成長させた。
（半導体層形成工程）
次いで、下地層３の形成に用いた装置と同じＭＯＣＶＤ装置により、ＧａＮからなるｎ型コンタクト層４ａの初期層を形成した。この際、ｎ型コンタクト層４ａにはＳｉをドープし、結晶成長は、Ｓｉのドーパント原料としてＳｉＨ４を流通させた以外は、下地層と同じ条件によって行った。
次いで、ｎ型コンタクト層４ａ上に、同じＭＯＣＶＤ装置を用いてｎ型クラッド層４ｂを積層した。
次いで、ｎ型クラッド層４ｂ上に、同じＭＯＣＶＤ装置を用いて発光層５を積層した。本実施例では、ＧａＮからなる障壁層５ａと、Ｇａ０．８５Ｉｎ０．１５Ｎからなる井戸層５ｂとから構成される多重量子井戸構造を有する発光層５を形成した。この発光層５の形成にあたっては、まず、ｎ型クラッド層４ｂ上に障壁層５ａを形成し、この障壁層５ａ上に、Ｇａ０．８５Ｉｎ０．１５Ｎからなる井戸層５ｂを形成した。このような積層手順を５回繰り返した後、５番目に積層した井戸層５ｂ上に、６番目の障壁層５ａを形成し、多重量子井戸構造を有する発光層５の両側に障壁層５ａを配した構造とした。
次いで、上記各工程と同じＭＯＣＶＤ装置を用いて、発光層５上に、ＭｇをドープしたＧａＮよりなるｐ型クラッド層６ａを成膜した。そして、このｐ型クラッド層６ａの上に、ＭｇドープＧａＮからなるｐ型コンタクト層６ｂを成膜し、ｐ型半導体層６とした。
このような手順により、下地層３上に、ｎ型半導体層４、発光層５及びｐ型半導体層６が順次積層されてなる半導体層２０を形成した。
（透光性正極の形成）
次いで、上記手順で得られたウェーハ上に透光性正極７を形成した。この際、スパッタ法を用いて、ＩＴＯからなる透光性正極７を、ｐ型半導体層６の上面全体を覆うように、従来公知の条件で成膜した。また、成膜後の透光性正極７に、合金化及び透明化のためのアニール処理を施した。
（正極及び負極の形成）
次いで、公知のフォトリソグラフィー技術によって、透光性正極７の表面に、Ｔｉ、Ａｌ及びＡｕを順に積層することにより、３層構造の正極８を形成した。
また、透光性正極７及び半導体層２０の一部をドライエッチングによって除去することにより、ｎ型コンタクト層４ａが露出した露出領域４ｄを形成した後、この上にＮｉ、Ａｌ、Ｔｉ及びＡｕの各層を順次積層することにより、図２に示すような負極９を形成した。
（半導体発光素子チップへの分割）
次いで、各電極が形成されたウェーハの透明基板１０の裏面側を研削及び研磨してミラー状の面とした。
また、実施例４においては、透明基板１０の結晶成長面１２上に形成した凸部１３に加え、さらに、他面１５側に、凸部１３と同じ材質及び積層構造を有する多層積層膜１６を形成した。そして、このウェーハを、レーザスクライブ法によって２４０μｍ×６００μｍ角の長方形のチップに切断し、ＬＥＤ（発光ダイオード）のチップ（半導体発光素子１）とした。
（半導体発光素子によるＬＥＤランプの作製）
そして、このチップ（半導体発光素子１）を、図５に示すように、正極８及び負極９側が上になるようにリードフレーム３１上に載置し、金線でリードフレームに結線することによってランプ３０を作製した。
そして、上記方法で作製したランプ３０のｐ側（正極８）及びｎ側（負極９）の電極間に２０ｍＡの順方向電流を流した際の駆動電圧Ｖｆ（ｍＶ）を測定するとともに、発光出力Ｐｏ（ｍＷ）を測定し、結果を下記表１に示した。
［比較例１、２］
比較例１、２においては、透明基板の作製条件を下記表１に示す条件とした点を除き、上記実施例１と同様の方法で、２４０μｍ×６００μｍ角の長方形とされた半導体発光素子チップを作製した。そして、上記同様、この半導体発光素子チップを用いてランプを作製した。
そして、上記同様の方法で、ランプのｐ側（正極）及びｎ側（負極）の電極間に２０ｍＡの順方向電流を流した際の駆動電圧Ｖｆ（ｍＶ）を測定するとともに、発光出力Ｐｏ（ｍＷ）を測定し、結果を下記表１に示した。
Figure 2011082248
［評価結果］
表１に示すように、本発明で規定する条件で作製した、凸部１３を有する透明基板１０上に積層半導体層２０を形成して作製した実施例１〜４の半導体発光素子は、順方向電流（Ｉ）２０ｍＡにおける駆動電圧Ｖｆが３．０〜３．１Ｖと低く、また、発光出力Ｐｏが２０．５〜２２．５ｍＷであり、非常に高い発光出力が得られた。また、実施例１〜４において作製した透明基板１０は、青色発光領域である４５０ｎｍの発光波長における反射率が１０〜１５％と、非常に高い反射率を有していることがわかる。
ここで、実施例４は、結晶成長面１２上の凸部１３に加え、他面１５側にも同様の積層構造を有する多層積層膜１６が形成されているので、発光出力Ｐｏが２２．５ｍＷと非常に高い数値を示している。
これに対して、凸部が設けられていない透明基板の上に積層半導体層が形成された比較例１では、駆動電圧Ｖｆは３．１Ｖと、上記実施例１〜４と同等であるが、発光出力Ｐｏが１８．２ｍＷと、上記実施例１〜４の半導体素子に比べて低出力となっている。
また、基体上に形成された凸部が、従来公知の酸化シリコンからなる単層構造とされ、このような凸部を有する透明基板上に積層半導体層が形成された比較例２においては、上記比較例１と同様、駆動電圧Ｖｆが３．１Ｖと実施例１〜４と同等であるが、発光出力Ｐｏが１９ｍＷと、上記各実施例に比べて低出力となっている。
また、比較例１、２において作製した透明基板は、青色発光領域である４５０ｎｍの発光波長における反射率が２〜３％と、上記実施例１〜４で作製した透明基板に比べ、著しく低い反射率となっていることがわかる。
比較例１、２では、透明基板に凸部が備えられていないか、又は、凸部における光の反射特性が適正でないため、上記反射率が低下し、特に、半導体発光素子の垂直方向における光取り出し効率が低くなり、発光出力が低くなっているものと考えられる。
上記実施例の結果により、本発明の半導体発光素子が、特に、半導体発光素子の垂直方向においても高い光取り出し効率が得られ、発光出力等の素子特性に優れていることが明らかである。
１…半導体発光素子、２…バッファ層、３…下地層、４…ｎ型半導体層、５…発光層、６…ｐ型半導体層、７…透光性正極、１０…基板、１１…主面、１２…結晶成長面、１３…凸部、１３Ａ…第１薄膜（薄膜材料）、１３Ｂ…第２薄膜（薄膜材料）、１５…他面、１６…多層積層膜、１６Ａ…第３薄膜（薄膜材料）、１６Ｂ…第４薄膜（薄膜材料）、１８…レジスト層、２０…半導体層、３０…ランプ

Claims (18)

  1. 結晶成長面上に複数の凸部が設けられてなる主面を有する透明基板と、
    前記透明基板の主面上に形成された、少なくとも発光層を含む積層半導体層と、を具備してなり、
    前記凸部は、第１薄膜と、該第１薄膜の屈折率とは異なる屈折率を有する第２薄膜とが交互に積層されてなる多層積層体から構成されていることを特徴とする半導体発光素子。
  2. 前記透明基板の前記主面と反対の他面側に、第３薄膜と、該第３薄膜の屈折率とは異なる屈折率を有する第４薄膜とが交互に積層されてなる多層積層膜が備えられていることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記凸部の上面が平坦面であることを特徴とする請求項１又は請求項２に記載の半導体発光素子。
  4. 前記第１薄膜及び第２薄膜が、それぞれ、酸化チタン、酸化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウム、酸化ニオブの内の何れかの薄膜材料からなることを特徴とする請求項１〜請求項３の何れか１項に記載の半導体発光素子。
  5. 前記第３薄膜及び第４薄膜が、それぞれ、酸化チタン、酸化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウム、酸化ニオブの内の何れかの薄膜材料からなることを特徴とする請求項２〜請求項４の何れか１項に記載の半導体発光素子。
  6. 前記凸部は、前記基部幅が０．０５〜４μｍとされており、前記結晶成長面からの高さが０．０５〜４μｍの範囲で且つ前記基部幅の１／４以上とされており、隣接する前記凸部間の間隔が前記基部幅の０．５〜５倍とされていることを特徴とする請求項１〜請求項５の何れか１項に記載の半導体発光素子。
  7. 前記凸部は上部に向かって徐々に外形が小さくなる形状であることを特徴とする請求項１〜請求項６の何れか１項に記載の半導体発光素子。
  8. 前記積層半導体層は、前記透明基板の前記主面の上に、少なくともｎ型半導体層、前記発光層及びｐ型半導体層の各層がこの順で積層されてなることを特徴とする請求項１〜請求項７の何れか１項に記載の半導体発光素子。
  9. 前記透明基板の前記主面の上に、前記結晶成長面及び前記凸部を覆うようにバッファ層及び下地層がこの順で積層され、該下地層上に前記積層半導体層が形成されていることを特徴とする請求項８に記載の半導体発光素子。
  10. 結晶成長面上に、第１薄膜と、該第１薄膜の屈折率とは異なる屈折率を有する第２薄膜とを交互に積層することにより、多層積層体からなる複数の凸部が設けられた主面を有する透明基板を形成する基板形成工程と、
    前記透明基板の前記主面上に、少なくとも発光層を含む積層半導体層を形成する半導体層形成工程と、
    を少なくとも具備することを特徴とする半導体発光素子の製造方法。
  11. 前記基板形成工程は、さらに、前記透明基板の前記主面と反対の他面側に、第３薄膜と、該第３薄膜の屈折率とは異なる屈折率を有する第４薄膜とを交互に積層することにより、多層積層膜を形成することを特徴とする請求項１０に記載の半導体発光素子の製造方法。
  12. 前記基板形成工程は、前記第１薄膜及び第２薄膜を、それぞれ、酸化チタン、酸化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウム、酸化ニオブの内の何れかの薄膜材料を用いて形成することを特徴とする請求項１０又は請求項１１に記載の半導体発光素子の製造方法。
  13. 前記基板形成工程は、前記第３薄膜及び第４薄膜を、それぞれ、酸化チタン、酸化ケイ素、窒化ケイ素、酸化タンタル、酸化ジルコニウム、酸化ニオブの内の何れかの薄膜材料を用いて形成することを特徴とする請求項１０〜請求項１２の何れか１項に記載の半導体発光素子の製造方法。
  14. 前記基板形成工程は、前記結晶成長面上に第１薄膜及び第２薄膜をなす薄膜材料を交互に順次堆積させた後、該薄膜材料の上にレジスト層を形成し、次いで、該レジスト層をパターニングした後、前記薄膜材料を、フッ素系エッチングガスを用いてエッチングすることにより、多層積層体からなる前記凸部を形成することを特徴とする請求項１０〜請求項１３の何れか１項に記載の半導体発光素子の製造方法。
  15. 前記半導体層形成工程は、前記透明基板の前記主面の上に、少なくともｎ型半導体層、前記発光層及びｐ型半導体層をこの順で形成することにより、前記積層半導体層を形成することを特徴とする請求項１０〜請求項１４の何れか１項に記載の半導体発光素子の製造方法。
  16. 前記半導体層形成工程は、前記透明基板の前記主面上に、前記結晶成長面及び前記凸部を覆うようにバッファ層及び下地層をこの順で積層し、該下地層上に前記積層半導体層を形成することを特徴とする請求項１５に記載の半導体発光素子の製造方法。
  17. 請求項１０〜請求項１６の何れか１項に記載の製造方法によって得られる半導体発光素子。
  18. 請求項１〜請求項９、及び請求項１７の何れか１項に記載の半導体発光素子が用いられてなることを特徴とするランプ。
JP2009231389A 2009-10-05 2009-10-05 半導体発光素子及びその製造方法、並びにランプ Pending JP2011082248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009231389A JP2011082248A (ja) 2009-10-05 2009-10-05 半導体発光素子及びその製造方法、並びにランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009231389A JP2011082248A (ja) 2009-10-05 2009-10-05 半導体発光素子及びその製造方法、並びにランプ

Publications (1)

Publication Number Publication Date
JP2011082248A true JP2011082248A (ja) 2011-04-21

Family

ID=44076020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009231389A Pending JP2011082248A (ja) 2009-10-05 2009-10-05 半導体発光素子及びその製造方法、並びにランプ

Country Status (1)

Country Link
JP (1) JP2011082248A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543475B2 (en) 2014-11-14 2017-01-10 Samsung Electronics Co., Ltd Light emitting device and method of manufacturing the same
JP2018019023A (ja) * 2016-07-29 2018-02-01 日亜化学工業株式会社 発光装置及びその製造方法
CN115966641A (zh) * 2022-12-07 2023-04-14 淮安澳洋顺昌光电技术有限公司 图形化衬底及制备方法以及包含该衬底的外延结构和芯片

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270754A (ja) * 1997-03-24 1998-10-09 Sanyo Electric Co Ltd 半導体発光素子および発光ランプ
JPH11214744A (ja) * 1998-01-27 1999-08-06 Nichia Chem Ind Ltd 窒化物半導体発光素子
JPH11251631A (ja) * 1998-03-03 1999-09-17 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
JP2001313440A (ja) * 2000-04-27 2001-11-09 Sony Corp 窒化物半導体発光素子
JP2003318441A (ja) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子
JP2005183911A (ja) * 2003-12-23 2005-07-07 Samsung Electro Mech Co Ltd 窒化物半導体発光素子及び製造方法
JP2006128450A (ja) * 2004-10-29 2006-05-18 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP2007116097A (ja) * 2005-09-22 2007-05-10 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP2008166673A (ja) * 2006-12-27 2008-07-17 Shogen Koden Kofun Yugenkoshi 発光ダイオード及びその製造方法
JP2009141085A (ja) * 2007-12-05 2009-06-25 Rohm Co Ltd 窒化物半導体素子

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270754A (ja) * 1997-03-24 1998-10-09 Sanyo Electric Co Ltd 半導体発光素子および発光ランプ
JPH11214744A (ja) * 1998-01-27 1999-08-06 Nichia Chem Ind Ltd 窒化物半導体発光素子
JPH11251631A (ja) * 1998-03-03 1999-09-17 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
JP2001313440A (ja) * 2000-04-27 2001-11-09 Sony Corp 窒化物半導体発光素子
JP2003318441A (ja) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd 半導体発光素子
JP2005183911A (ja) * 2003-12-23 2005-07-07 Samsung Electro Mech Co Ltd 窒化物半導体発光素子及び製造方法
JP2006128450A (ja) * 2004-10-29 2006-05-18 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
JP2007116097A (ja) * 2005-09-22 2007-05-10 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP2008166673A (ja) * 2006-12-27 2008-07-17 Shogen Koden Kofun Yugenkoshi 発光ダイオード及びその製造方法
JP2009141085A (ja) * 2007-12-05 2009-06-25 Rohm Co Ltd 窒化物半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543475B2 (en) 2014-11-14 2017-01-10 Samsung Electronics Co., Ltd Light emitting device and method of manufacturing the same
JP2018019023A (ja) * 2016-07-29 2018-02-01 日亜化学工業株式会社 発光装置及びその製造方法
CN115966641A (zh) * 2022-12-07 2023-04-14 淮安澳洋顺昌光电技术有限公司 图形化衬底及制备方法以及包含该衬底的外延结构和芯片

Similar Documents

Publication Publication Date Title
JP4908381B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TWI425664B (zh) 半導體發光元件及半導體發光元件之製造方法
US8502254B2 (en) Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp
TWI377698B (en) Gan type semiconductor light emitting element and lamp
US8614454B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
US8796055B2 (en) Method for manufacturing group III nitride semiconductor light-emitting element, group III nitride semiconductor light-emitting element, lamp, and reticle
KR101060830B1 (ko) 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 이를 이용한 램프
JP5250856B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
WO2010100844A1 (ja) 窒化物半導体素子及びその製造方法
JP2005277374A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US10043943B2 (en) UV light emitting diode having a stress adjustment layer
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2004006662A (ja) 窒化ガリウム系化合物半導体素子
WO2010100900A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
KR20140013249A (ko) 자외선 발광 소자 및 발광 소자 패키지
JP2012084667A (ja) 化合物半導体発光素子及びその製造方法、ランプ、電子機器並びに機械装置
JP2011159801A (ja) 半導体発光素子及びその製造方法、並びにランプ
KR20110091246A (ko) 반도체 발광소자의 제조방법 및 이에 의해 제조된 반도체 발광소자
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR101919109B1 (ko) 자외선 발광 소자 및 자외선 발광 소자 패키지
KR101652792B1 (ko) 발광 소자 및 그 제조 방법
KR102014172B1 (ko) 자외선 발광 소자 및 발광 소자 패키지
JP2009253056A (ja) Ｉｉｉ族窒化物半導体発光素子及びランプ
JP2008306225A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120703

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401