JP2011078054A - 電流源、電子機器および集積回路 - Google Patents

Abstract

【課題】低電圧駆動において安定した定電流を供給する。
【解決手段】電流源１は、入力電流に応じた周波数の発振信号を出力する電流制御発振部１１と、発振信号と基準信号とを比較する比較部１３と、比較部１３の比較結果に応じた電流を出力するチャージポンプ１４と、チャージポンプ１４の出力電流により充放電される平滑キャパシタ４２を含むローパスフィルタ１５と、平滑キャパシタ４２に接続され、平滑キャパシタ４２が生成する電圧に応じた電流を生成し、入力電流として電流制御発振部１１へ供給するループ用変換部１６と、ローパスフィルタ１５に接続され、ローパスフィルタ１５において生成される電圧に応じた電流を生成し、出力電流として出力する出力用変換部１７とを有する。
【選択図】図１

Description

本発明は、ＰＬＬ回路を用いた電流源、電子機器および集積回路に関する。

特許文献１は、位相同期回路を開示する。
特許文献１の位相同期回路であるＰＬＬ回路は、制御ループ内の電圧制御発振器の電圧電流変換部において一対の電圧を生成し、この一対の電圧をチャージポンプの定電流源用のトランジスタに入力する。
これにより、特許文献１では、チャージポンプの定電流源用のトランジスタを定電流動作させるための外部電源を不要にしている。

特開平４−２１５３１７号公報

特許文献１の位相同期回路は、電圧電流変換部とチャージポンプの定電流源用のトランジスタとにより、チャージポンプで使用する電流を発生している。
よって、特許文献１の位相同期回路は、電流源として流用できる可能性がある。

しかしながら、特許文献１では、ＰＬＬ回路の制御ループに含まれる電圧電流変換部を、一対の電圧を生成する特殊な構成にすることにより、一対の電圧を生成する。
具体的には、特許文献１では、チャージポンプで利用する一対の電圧を生成するために、電圧電流変換部の入力部にオペアンプを使用する。
また、特許文献１では、オペアンプの出力にトランジスタおよび抵抗素子を接続し、抵抗素子の電圧をオペアンプにフィードバックする。
そのため、特許文献１の電圧電流変換部が動作するためには、電源電圧として少なくともトランジスタ２段分の降下電圧と、フィードバック用の抵抗素子の電圧との和の電圧が必要である。
よって、特許文献１の位相同期回路を電流源として流用する場合、この電流源は、トランジスタ２段分の降下電圧程度の低電圧により駆動することができない。

この他にも、特許文献１の位相同期回路を電流源として流用する場合、以下の問題点がある。

特許文献１の電圧電流変換部は、オペアンプや抵抗素子などを用いて電圧電流変換を行う。そのため、特許文献１の位相同期回路を電流源として流用する場合、電流源の実装面積が大きい。

また、特許文献１の電圧電流変換部が生成する電圧は、チャージポンプの出力変動によりダイレクトに変動する。この結果、定電流源用のトランジスタが生成する電流も、チャージポンプの出力変動によりダイレクトに変動する。
そして、ＰＬＬ回路の制御ループ内のチャージポンプは、位相同期回路により同期させる２つの信号の位相差に応じた時間により離散的に平滑キャパシタを充放電する。
チャージポンプは、たとえば２つの信号の位相差が生じている期間毎に平滑キャパシタを充放電する。
そのため、チャージポンプの出力は、位相同期回路により同期させる２個の信号の間にわずかな位相差が生じたとしても、離散的に平滑キャパシタを充放電する。
それゆえ、特許文献１の位相同期回路を電流源として流用する場合、２つの信号の間に位相差が殆ど生じていない安定した状態であったとしても、出力電流は、リップル成分により変動する。

この出力電流の変動は、その出力電流で動作する回路の動作に影響を与える。
また、この出力電流の変動は、電流源に接続される回路の設計上の制約条件となる。
なお、この出力電流の変動は、電圧電流変換部の出力に大きな容量のキャパシタを接続することにより抑えることが可能である。しかしながら、大きな容量のキャパシタを使用することにより、電流源の実装面積が更に増大する。
また、この出力電流の変動は、オペアンプの帯域を制限することによっても抑えることが可能である。しかしながら、オペアンプの帯域は、ＰＬＬのループ特性に影響が生じないようにしなければならない。そのため、オペアンプの帯域は、出力電流において所望の安定度が得られる程度に大幅に制限することが困難である。

このように電流源には、低電圧駆動において安定した定電流を供給することが求められている。

本発明の第１の観点の電流源は、入力電流に応じた周波数の発振信号を出力する電流制御発振部と、発振信号と基準信号とを比較する比較部と、比較部の比較結果に応じた電流を出力するチャージポンプと、チャージポンプの出力電流により充放電される平滑キャパシタを含むローパスフィルタと、平滑キャパシタに接続され、平滑キャパシタが生成する電圧に応じた電流を生成し、入力電流として電流制御発振部へ供給するループ用変換部と、ローパスフィルタに接続され、ローパスフィルタにおいて生成される電圧に応じた電流を生成し、出力電流として出力する出力用変換部とを有する。

好適には、ローパスフィルタは、キャパシタと抵抗素子とを直列に接続した回路が、平滑キャパシタと並列に接続され、出力用変換部は、キャパシタと抵抗素子との接続ノードに接続されてもよい。

好適には、電流源は、出力用変換部に接続され、出力用変換部の出力電流と補助電流とが入力される電流合成部を有し、電流合成部は、出力電流と補助電流とを合成して出力してもよい。

好適には、電流源は、出力用変換部と並列にローパスフィルタに接続され、ローパスフィルタにおいて生成される電圧に応じた電流を生成する内用変換部を有し、内用変換部の電流およびループ用変換部の電流は、電流制御発振部へ入力電流として供給されてもよい。

好適には、電流源は、集積回路に形成され、内用変換部は、集積回路への電源供給により動作し、電流を出力する電流供給部と、電流供給部からの電流を折り返し出力する第１カレントミラー回路と、出力用変換部と並列にローパスフィルタに接続され、ローパスフィルタにおいて生成される電圧に応じた電流を生成する電圧電流変換回路と、電圧電流変換回路からの電流を折り返し出力する第２カレントミラー回路とを有し、第１カレントミラー回路の出力と第２カレントミラー回路の出力とが接続され、第１カレントミラー回路の出力電流と第２カレントミラー回路の出力電流との和の電流を生成してもよい。

好適には、内用変換部は、制御電極、第１電極および第２電極を含む調整用トランジスタを有し、調整用トランジスタは、制御電極が、第２カレントミラー回路に接続され、第２電極が、電流供給部に接続され、電流供給部から第１カレントミラー回路へ供給される電流から、電圧電流変換回路から第２カレントミラー回路へ供給される電流と同じ値の電流を引き込み、生成する電流を、第１電流から第２電流までの間で変化させてもよい。

好適には、出力用変換部は、制御電極、第１電極および第２電極を有する出力トランジスタを有し、出力トランジスタは、制御電極が、ローパスフィルタに接続され、第１電極から第２電極へ、制御電極の電圧に応じた出力電流が流れてもよい。

第１の観点では、電流制御発振部、比較部、チャージポンプ、平滑キャパシタ、ループ用変換部により、ＰＬＬ回路として機能する制御ループが構成される。そして、電流制御発振部は、比較部に入力される基準信号と位相または周波数が揃った信号を発振する。
電流制御発振部が発振する信号が安定している場合、ローパスフィルタのたとえば平滑キャパシタが生成する電圧も安定する。
出力用変換部は、このローパスフィルタが生成する安定した電圧から、安定した電流を生成する。
これにより、第１の観点の電流源は、低電圧駆動において安定した定電流を供給できる。

本発明の第２の観点の電子機器は、電流を出力する電流源と、電流源の出力電流が入力される被入力部とを有する。そして、電流源は、入力電流に応じた周波数の発振信号を出力する電流制御発振部と、発振信号と基準信号とを比較する比較部と、比較部の比較結果に応じた電流を出力するチャージポンプと、チャージポンプの出力電流により充放電される平滑キャパシタを含むローパスフィルタと、ローパスフィルタに接続され、ローパスフィルタが出力する電圧に応じた電流を生成し、入力電流として電流制御発振部へ供給するループ用変換部と、ローパスフィルタに接続され、ローパスフィルタにおいて生成される電圧に応じた電流を生成し、出力電流として出力する出力用変換部とを有する。

本発明の第３の観点の集積回路は、電流源を有する。そして、電流源は、入力電流に応じた周波数の発振信号を出力する電流制御発振部と、発振信号と基準信号とを比較する比較部と、比較部の比較結果に応じた電流を出力するチャージポンプと、チャージポンプの出力電流により充放電される平滑キャパシタを含むローパスフィルタと、ローパスフィルタに接続され、ローパスフィルタが出力する電圧に応じた電流を生成し、入力電流として電流制御発振部へ供給するループ用変換部と、ローパスフィルタに接続され、ローパスフィルタにおいて生成される電圧に応じた電流を生成し、出力電流として出力する出力用変換部とを有する。

本発明では、低電圧駆動において安定した定電流を供給できる。

図１は、本発明の第１の実施形態に係る定電流源のブロック図である。 図２は、図１の出力用変換部として利用可能な電圧電流変換回路のブロック図である。 図３は、図１の電流制御発振部における駆動電流と発振周波数との関係を示す特性図である。 図４は、本発明の第２の実施形態に係る定電流源のブロック図である。 図５は、本発明の第３の実施形態に係る定電流源のブロック図である。 図６は、本発明の第４の実施形態での内用変換部の回路図である。 図７は、本発明の第４の実施形態での電流制御発振部の駆動電流と発振周波数との関係を示す特性図である。 図８は、本発明の第５の実施形態に係る定電流源のブロック図である。 図９は、図８の電流加算部の回路図である。 図１０は、本発明の第６の実施形態に係る信号伝送装置の装置構成図である。 図１１は、図１０の送信ＩＣの概略構成のブロック図である。 図１２は、比較例に係る第１の電流源の回路図である。 図１３は、比較例に係る第２の電流源のブロック図である。

以下、本発明の実施の形態を図面に関連付けて説明する。説明は以下の順に行う。
１．第１の実施形態 （出力用変換部がキャパシタと抵抗素子の接続ノードに接続される定電流源の例）
２．第２の実施形態 （出力電流がスイッチにより切り替えられる定電流源の例）
３．第３の実施形態 （内用変換部を有する定電流源の例）
４．第４の実施形態 （内用変換部が起動時用の電流供給部を有し、これらの和の電流を出力する定電流源の例）
５．第４の実施形態 （出力用変換部の電流に起動時用電流を加算して出力する定電流源の例）
６．第６の実施形態 （電子機器の例）
７．比較例１ （カレントミラー回路による電流源の一例）
８．比較例２ （定電圧発生部と電圧電流変換部とを有する電流源の一例）

＜１．第１の実施形態＞
［定電流源１の構成］
図１は、本発明の第１の実施形態に係る定電流源（ＣＳ）１のブロック図である。
図１の定電流源１は、電流制御発振部（ＣＣＯ）１１、分周部（１／Ｎ）１２、比較部（ＰＦＤ）１３、チャージポンプ（ＣＰ）１４、ローパスフィルタ（ＬＰＦ）１５、ループ用変換部（ＬＯＯＰ）１６、および出力用変換部（ＯＵＴ）１７を有する。
図１の定電流源１は、集積回路に集積して使用される。

電流制御発振部１１は、奇数個の複数のインバータ２１を有する。
複数のインバータ２１は、直列に接続される。また、直列接続の最終段のインバータ２１の出力は、初段のインバータ２１に入力される。
この複数のインバータ２１の閉ループで信号を循環することにより、電流制御発振部１１は、発振信号を生成する。

ループ用変換部１６は、電流制御発振部１１の複数のインバータ２１と、後述するローパスフィルタ１５の信号線４１とに接続される。
そして、ループ用変換部１６は、各インバータ２１に、ループ用変換部１６の入力電圧に応じた駆動電流を出力する。
ループ用変換部１６は、たとえばローパスフィルタ１５からの入力電圧が高いほど、大きな駆動電流を出力する。

図２は、図１の出力用変換部１７として利用可能な電圧電流変換回路３１のブロック図である。
電圧電流変換回路３１は、１個のＮｃｈトランジスタ３２と、入力ノード３３と、出力ノード３４とを有する。
Ｎｃｈトランジスタ３２のゲート電極（制御電極）は、入力ノード３３に接続される。ソース電極（第１電極）は、集積回路のグランドに接続される。ドレイン電極（第２電極）は、出力ノード３４に接続される。
そして、電圧電流変換回路３１のＮｃｈトランジスタ３２は、入力ノードに入力される電圧Ｖｉｎによりソース電極とドレイン電極との間にＮチャネルを形成する。
これにより、ドレイン電極からソース電極へ、入力ノードに入力される電圧に応じた電流が流れる。
この電流が出力電流Ｉｏｕｔとなる。

図２の電圧電流変換回路３１をループ用変換部１６に使用する場合、図２の入力ノード３３は、後述するローパスフィルタ１５の信号線４１に接続される。出力ノード３４は、電流制御発振部１１の複数のインバータ２１に接続される。
そして、図２の電圧電流変換回路３１によるループ用変換部１６は、出力ノード３４から電流を引き込む。電流制御発振部１１の各インバータ２１の信号遅延時間は、この引き込み電流に応じた時間となる。
よって、ループ用変換部１６は、ループ用変換部１６の入力電圧に応じた周波数の発振信号を出力する。

分周部１２は、電流制御発振部１１に接続される。
そして、分周部１２は、電流制御発振部１１から入力される発振信号を１／Ｎ（Ｎは自然数）に分周する。

比較部１３は、分周部１２と、クロック入力端子１８に接続される。クロック入力端子１８には、基準クロック信号が入力される。
そして、比較部１３は、分周された発振信号と、基準クロック信号とを比較し、これらの信号の位相差および周波数差に応じた信号を出力する。
なお、クロック入力端子１８は、たとえば集積回路の外部クロック入力端子に接続される。

チャージポンプ１４は、比較部１３に接続される。
そして、チャージポンプ１４は、比較部１３から入力される信号に応じた電流を出力する。
たとえば、チャージポンプ１４は、基準クロック信号に対して、分周された発振信号の位相が進んでいる場合、比較部１３から入力される信号に基づいて、その進み期間において進み量に応じた電流を引き込む。
また、基準クロック信号に対して、分周された発振信号の位相が遅れている場合、チャージポンプ１４は、比較部１３から入力される信号に基づいて、その遅れ期間において遅れ量に応じた電流を供給する。

ローパスフィルタ１５は、信号線４１、平滑キャパシタ４２、第２キャパシタ４３および抵抗素子４４を有する。
平滑キャパシタ４２の一端は、信号線４１により、チャージポンプ１４の出力に接続される。平滑キャパシタ４２の他端は、グランドに接続される。
抵抗素子４４の一端は、信号線４１により、チャージポンプ１４の出力に接続される。抵抗素子４４の他端は、第２キャパシタ４３の一端に接続される。第２キャパシタ４３の他端は、グランドに接続される。
これにより、第２キャパシタ４３と抵抗素子４４とを直列に接続した回路が、平滑キャパシタ４２と並列に接続される。
以下、抵抗素子４４と第２キャパシタ４３とが接続されるノードを、接続ノード４５と呼ぶ。

出力用変換部１７は、ローパスフィルタ１５の接続ノード４５と、定電流源１の出力端子１９とに接続される。
出力用変換部１７は、たとえば図２の電圧電流変換回路３１により形成できる。
この場合、図２のＮｃｈトランジスタ３２は、出力トランジスタとして機能する。また、図２の入力ノード３３は、ローパスフィルタ１５の接続ノード４５に接続される。出力ノード３４は、定電流源１の出力端子１９に接続される。
そして、図２の電圧電流変換回路３１による出力用変換部１７は、接続ノード４５から出力用変換部１７へ入力される電圧が高いほど、出力端子１９から大きな電流を引き込む。

［定電流源１の動作］
図１の定電流源１が集積化された集積回路に電源が供給されると、電流制御発振部１１は、直列接続された複数段のインバータ２１による閉ループを循環する発振信号を生成する。この発振信号は、分周部１２により分周され、比較部１３に入力される。

また、クロック入力端子１８に基準信号が入力されると、比較部１３は、分周された発振信号と基準クロック信号との位相差および周波数差に応じた信号を出力する。
チャージポンプ１４は、位相差または周波数差を減らす電流を出力する。
この電流により、ローパスフィルタ１５の平滑キャパシタ４２および第２キャパシタ４３は、充電または放電される。
ローパスフィルタ１５の信号線４１の電圧レベルは、分周された発振信号と基準信号との位相差および周波数差を抑制する電圧レベルに変化する。
ループ用変換部１６は、ローパスフィルタ１５の信号線４１の電圧レベルに応じた駆動電流を、電流制御発振部１１の複数のインバータ２１へ供給する。

以上の制御により、分周された発振信号と基準信号との位相差および周波数差が減るようにローパスフィルタ１５の信号線４１の電圧レベルが制御される。
また、信号線４１が所望の電圧レベルになると、分周された発振信号と基準信号との位相差および周波数差が略０となる。
この状態で、制御ループの動作状態が安定する。

また、出力用変換部１７は、ローパスフィルタ１５の接続ノード４５の電圧に応じた出力電流を、定電流源１の出力端子１９へ出力する。
制御ループの動作状態が安定している場合、ローパスフィルタ１５の第２キャパシタ４３の電圧も安定する。
よって、出力用変換部１７が出力する電流も安定する。

このように第１の実施形態の定電流源１は、電流制御発振部１１、分周部１２、比較部１３、チャージポンプ１４、ローパスフィルタ１５およびループ用変換部１６によるＰＬＬ回路（位相ロック回路）を有する。
なお、分周部１２が無くても、ＰＬＬ回路として機能する。

そして、第１の実施形態の定電流源１は、ＰＬＬ回路（位相ロック回路）構造の制御ループを好適に用いることで定電流を生成する。
よって、第１の実施形態の定電流源１は、低電圧駆動が可能である。

また、第１の実施形態の定電流源１は、製造ばらつき、電源電圧変動、温度変動などの所謂ＰＶＴ（Process, Voltage, Thermo）変動に強い、安定した定電流を供給することができる。
図３は、電流制御発振部１１における駆動電流と発振周波数との関係を示す特性図である。
ＰＬＬ回路の制御ループにおいて発振信号の周波数および位相がロックされた状態では、ロック周波数に応じた駆動電流が電流制御発振部１１に流れる。この電流値は、一般的に、電源電圧変動に対する感度を下げるように設計される。
また、製造ばらつきに対する感度は、主に電流制御発振部１１を構成している発振ステージの負荷に依存する。発振ステージの負荷は、インバータ２１を構成するトランジスタのゲート酸化膜厚で決まる。ゲート酸化膜厚は、高い精度で製造可能である。
この結果、制御電流の製造ばらつきに対する感度は小さくなる。同様の理由により、温度変動に対する感度も小さくなる。

第１の実施形態では、出力用変換部１７として、電流制御発振部１１に電流を供給するループ用変換部１６と同一構造（レプリカ構造）の電圧電流変換回路３１を用いる。
そのため、第１の実施形態では、従来手法の電流源では実現が困難だった低電圧駆動において、高精度の定電流を供給できる。

また、第１の実施形態では、出力用変換部１７は、ローパスフィルタ１５の信号線４１ではなく、ローパスフィルタ１５の接続ノード４５に接続する。
この接続ノード４５は、周波数情報を有する電位となる。
これに対して、信号線４１では、周波数引き込み時および通常動作時において、チャージポンプ１４の出力が過渡的に電荷を引き抜いたり、または電荷を流し込む。
そのため、信号線４１の電圧は、制御ループの制御による電圧のリップル成分を含み、過渡的な電位変動が生じる。
一方、接続ノード４５の電圧は、抵抗素子４４（Ｒ１）と第２キャパシタ４３の容量（Ｃ１）とで構成されるローパスフィルタにより、信号線４１の電圧変動が平滑化される。
そのため、接続ノード４５の電圧を出力用変換部１７に入力することで、定電流源１の出力電流の過渡的な電流変化を避け、この出力電流を利用する被入力部における誤動作を防止できる。
すなわち、第１の実施形態の定電流源１は、ＰＬＬ回路のローパスフィルタ１５において周波数情報を有する電位を、ループ用変換部１６のレプリカの出力用変換部１７に入力し、得られる電流を出力電流とする回路構成を有する。

よって、第１の実施形態の定電流源１は、以下の効果を有する。
第１の実施形態の定電流源１を用いることにより、従来の定電流源では実現困難な低電源電圧においても、精度のよい電流を出力する定電流源１が実現できる。
これにより、従来の定電流源などアナログ回路では、たとえばＰＬＬ回路などと比べて、必要とする最低電源電圧の制約が厳しかったが、その制約を超えた低電圧化が可能となる。
また、第１の実施形態の定電流源１は、定電流源１を実現するため必要な回路の大部分が、ＰＬＬ回路の流用により実現できる。
このため、定電流をＰＬＬ回路内のたとえばチャージポンプ１４などで使用する場合には、定電流源１を実現するための追加回路を少なく抑え、定電流源１の実装面積を非常に小さくすることができる。
また、第１の実施形態の定電流源１は、定電流源１に接続される各被入力回路から、定電流源１における電流の急激な変化、過渡応答の影響が見えにくい構造である。
そのため、被入力回路の設計は、容易になる。
第１の実施形態の定電流源１では、過渡応答を減衰させるためのローパスフィルタやアンプなどを別途用いる必要が無い。
その結果、第１の実施形態の定電流源１は、小面積、省電力で安定した定電流出力が可能である。
このように第１の実施形態の定電流源１は、小面積、省電力で高精度な電流源を容易に実現できる。
しかも、ＰＬＬ回路を用いる集積回路では、そのＰＬＬ回路を利用して、定電流源１を実現できる。

＜２．第２の実施形態＞
［定電流源１の構成］
図４は、本発明の第２の実施形態に係る定電流源１のブロック図である。
図４の定電流源１は、図１の定電流源１と比較して、複数の出力用変換部（ＯＵＴ）１７−１〜１７−ｎと、複数のスイッチ（ＳＷ１〜ＳＷｎ）５１−１〜５１−ｎと、制御部（ＣＴＲＬ）５２とを有する点で異なる。
図４の定電流源１は、集積回路に集積して使用される。
図４の構成要素について、図１と同じ機能を奏する構成要素には同一の符号を付して説明を省略する。

複数の出力用変換部１７−１〜１７−ｎは、ローパスフィルタ１５の接続ノード４５に接続される。
出力用変換部１７は、たとえば図２の電圧電流変換回路３１である。

スイッチ５１は、制御信号により開閉するスイッチ５１である。
スイッチ５１は、たとえばトランジスタでよい。
複数のスイッチ５１−１〜５１−ｎの一端は、複数の出力用変換部１７−１〜１７−ｎの各々に接続される。
また、複数のスイッチ５１−１〜５１−ｎの他端は、定電流源１の出力端子１９に接続される。
そして、スイッチ５１が閉じると、出力用変換部１７は、定電流源１の出力端子１９に接続される。
スイッチ５１が開くと、出力用変換部１７は、定電流源１の出力端子１９から切り離される。

制御部５２は、複数のスイッチ５１−１〜５１−ｎに接続される。
そして、制御部５２は、各スイッチ５１へ、開閉制御信号を出力する。
これにより、制御部５２は、複数のスイッチ５１−１〜１７−ｎの開閉を制御する。

［定電流源１の動作］
集積回路に電源が供給されると、電流制御発振部１１は、発振信号を生成する。
また、分周部１２、比較部１３、チャージポンプ１４、ローパスフィルタ１５、ループ用変換部１６で構成される制御ループは、基準クロック信号と、分周された発振信号との位相差および周波数差を減らすように動作する。

そして、基準クロック信号と、分周された発振信号との位相差および周波数差が減ると、制御ループの動作状態が安定する。
また、各出力用変換部１７は、ローパスフィルタ１５の接続ノード４５の電圧に応じた出力電流を、定電流源１の出力端子１９へ出力する。
制御ループの動作状態が安定している場合、各出力用変換部１７が出力する電流も安定する。

制御部５２は、複数のスイッチ５１−１〜５１−ｎへ開閉制御信号を出力する。
これにより、複数のスイッチ５１−１〜５１−ｎは、個別に開閉される。
そして、たとえばすべてのスイッチ５１−１〜５１−ｎが閉じた場合、複数の出力用変換部１７−１〜１７−ｎのすべてが定電流源１の出力端子１９に接続される。この場合、複数の出力用変換部１７−１〜１７−ｎによる合成電流が出力端子１９から出力される。
この他にも例えば、１個のスイッチ５１が閉じ、かつ残りの全てのスイッチ５１が開いた場合、１個の出力用変換部１７が定電流源１の出力端子１９に接続される。この場合、１個の出力用変換部１７による電流が出力端子１９から出力される。
このように第２の実施形態の定電流源１は、制御部５２によるスイッチ５１の開閉制御により、出力電流を切り替えることができる。

以上のように、第２の実施形態の定電流源１では、定電流源１の出力電流を、デジタル的に制御し変更することができる。
その結果、第２の実施形態の定電流源１では、制御ループ内の接続ノード４５の電圧に制限されることなく、任意の出力電流を得ることができる。

なお、第２の実施形態の定電流源１では、複数の出力用変換部１７−１〜１７−ｎが複数のスイッチ５１−１〜５１−ｎに１対１対応で接続されている。
この他にも例えば、１個の出力用変換部１７が、複数の出力トランジスタと、複数のスイッチ５１とを有し、１個の出力用変換部１７の内部において出力端子１９に接続する出力トランジスタを切り替えてもよい。

＜３．第３の実施形態＞
［定電流源１の構成］
図５は、本発明の第３の実施形態に係る定電流源１のブロック図である。
図５の定電流源１は、図１の定電流源１と比較して、内用変換部（ＩＮＴ）６１を有する点で異なる。
図５の定電流源１は、集積回路に集積して使用される。
図５の構成要素について、図１と同じ機能を奏する構成要素には同一の符号を付して説明を省略する。

内用変換部６１は、出力用変換部１７と並列にローパスフィルタ１５の接続ノード４５に接続される。
内用変換部６１は、たとえば図２の電圧電流変換回路３１である。
この場合、図２の入力ノード３３は、ローパスフィルタ１５の接続ノード４５に接続される。出力ノード３４は、ループ用変換部１６と並列に、電流制御発振部１１の複数のインバータ２１に接続される。
そして、図２の電圧電流変換回路３１による内用変換部６１は、接続ノード４５から内用変換部６１へ入力される電圧が高いほど、出力端子１９から大きな電流を引き込む。

［定電流源１の動作］
集積回路に電源が供給されると、電流制御発振部１１は、発振信号を生成する。
また、分周部１２、比較部１３、チャージポンプ１４、ローパスフィルタ１５、ループ用変換部１６で構成される制御ループは、基準クロック信号と、分周された発振信号との位相差および周波数差を減らすように動作する。
また、内用変換部６１も、接続ノード４５の電圧に応じた電流を、電流制御発振部１１の複数のインバータ２１へ供給する。

そして、基準クロック信号と、分周された発振信号との位相差および周波数差が減ると、制御ループの動作状態が安定する。
制御ループの動作状態が安定している場合、内用変換部６１が電流制御発振部１１の複数のインバータ２１へ供給する電流も安定する。
この状態で、出力用変換部１７は、接続ノード４５の電圧に応じて安定した定電流を出力端子１９から出力する。

以上のように、第３の実施形態の定電流源１において、電流制御発振部１１には、ループ用変換部１６の電流と、内用変換部６１の電流とが供給される。
また、内用変換部６１は、ローパスフィルタ１５の接続ノード４５の電圧に応じた電流を供給する。
そのため、内用変換部６１の電圧電流変換特性は、ループ用変換部１６の電圧電流変換特性と異なる。
この第３の実施形態の定電流源１は、たとえば、定電流源１においてＰＬＬ回路を構成する制御ループにおける周波数の引き込み特性と、ＰＬＬ回路が安定して発振する周波数とを独立に設定することが可能である。

＜４．第４の実施形態＞
［定電流源１の構成］
本発明の第４の実施形態に係る定電流源１は、図５に示す第３の実施形態に係る定電流源１と同様のブロック構成を有し、集積回路に形成される。
ただし、内用変換部６１の回路構成は、図２と異なる。
第４の実施形態に係る定電流源１の構成要素について、第３の実施形態に係る定電流源１と同じ機能を奏する構成要素には同一の符号を付して説明を省略する。

図６は、第４の実施形態での内用変換部（Ｖ−Ｉ ＩＮＴ）６１の回路図である。
図６の内用変換部６１は、電流供給部（ＣＳＲ）６２、第１カレントミラー回路（ＣＭ１）６３、第２カレントミラー回路（ＣＭ２）６４、電圧電流変換回路（Ｖ−Ｉ ＣＶＴＲ）６５、電流反転回路（Ｉ−ＩＮＶ）６６、および調整用トランジスタ６７を有する。
また、内用変換部６１は、入力ノード３３と、出力ノード３４とを有する。

電流供給部６２は、抵抗素子７１と、一対のＮｃｈトランジスタ７２、７３とを有する。
電流供給部６２の抵抗素子７１の一端は、集積回路の高圧側の電源に接続される。抵抗素子４４の他端は、一方のトランジスタ７２のドレイン電極に接続される。
この一方のトランジスタ７２のソース電極は、集積回路のグランドに接続される。この一方のトランジスタ７２のゲート電極は、ドレイン電極に接続される。
これにより、この一方のトランジスタ７２は、ダイオード接続される。

また、電流供給部６２の他方のトランジスタ７３のゲート電極は、ダイオード接続された一方のトランジスタ７２のゲート電極に接続される。
他方のトランジスタ７３のソース電極は、集積回路のグランドに接続される。
そして、電流供給部６２は、集積回路に電源が供給されると、抵抗素子４４とダイオード接続された一方のトランジスタ７２に電流が流れる。
一方のトランジスタ７２のゲート電極の電位は、他方のトランジスタ７３のゲート電極となる。
よって、他方のトランジスタ７３のソース電極−ドレイン電極の間には、一方のトランジスタ７２と同じ電流が流れる。

第１カレントミラー回路６３は、一対のＰｃｈトランジスタ７４、７５を有する。
一対のトランジスタ７４、７５のソース電極は、集積回路の高圧側の電源に接続される。
第１カレントミラー回路６３の一方のトランジスタ７４のゲート電極は、他方のトランジスタ７５のゲート電極に接続される。
一方のトランジスタ７４のドレイン電極は、一方のトランジスタ７４のゲート電極に接続される。
これにより、カレントミラー構造が形成される。
そして、第１カレントミラー回路６３においてダイオード接続された一方のトランジスタ７４には、電流供給部６２から供給される電流が流れる。
よって、他方のトランジスタ７５のソース電極−ドレイン電極の間には、一方のトランジスタ７４と同じ電流が流れる。

電圧電流変換回路６５は、１個のＮｃｈトランジスタ７６を有する。
トランジスタ７６のソース電極は、集積回路のグランドに接続される。ゲート電極は、入力ノード３３に接続される。入力ノード３３は、ローパスフィルタ１５の接続ノード４５に接続される。
ドレイン電極は、後述する第２カレントミラー回路６４の一方のトランジスタ７７のドレイン電極に接続される。
そして、電圧電流変換回路６５は、ローパスフィルタ１５の接続ノード４５の電圧に応じた電流を出力する。

第２カレントミラー回路６４は、第１カレントミラー回路６３と同様に、一対のＰｃｈトランジスタ７７、７８によるカレントミラー構造を有する。
そして、ダイオード接続された一方のトランジスタ７７には、電圧電流変換回路６５から供給される電流が流れる。
一方のトランジスタ７７のゲート電極の電位は、他方のトランジスタ７８のゲート電極となる。
よって、他方のトランジスタ７８のソース電極−ドレイン電極の間には、一方のトランジスタ７７と同じ電流が流れる。

電流反転回路６６は、一対のＮｃｈトランジスタ７９、８１とを有する。
一対のトランジスタ７９、８１のソース電極は、集積回路のグランドに接続される。
電流反転回路６６の一方のトランジスタ７９のゲート電極は、他方のトランジスタ８０のゲート電極に接続される。
一方のトランジスタ７９のドレイン電極は、一方のトランジスタ７９のゲート電極と、第１カレントミラー回路６３の他方のトランジスタ７５のドレイン電極と、第２カレントミラー回路６４の他方のトランジスタ７８のドレイン電極とに接続される。
他方のトランジスタ８０のドレイン電極は、内用変換部６１の出力ノード３４に接続される。
この内用変換部６１の出力ノード３４は、図５に示すように、電流制御発振部１１に接続される。

そして、電流反転回路６６においてダイオード接続された一方のトランジスタ７９には、第１カレントミラー回路６３の電流と、第２カレントミラー回路６４の電流とが供給される。
一方のトランジスタ７９のゲート電極の電位は、他方のトランジスタ８０のゲート電極となる。
よって、他方のトランジスタ８０のソース電極−ドレイン電極の間には、一方のトランジスタ７９と同じ電流が流れる。
そして、この電流は、電流供給部６２が出力する電流に基づいて第１カレントミラー回路６３が生成した第１電流と、電圧電流変換回路３１が出力する電流に基づいて第２カレントミラー回路６４が生成した第２電流との和の電流となる。

調整用トランジスタ６７は、１個のＰｃｈトランジスタである。
調整用トランジスタ６７のソース電極は、集積回路の高圧側の電源に接続される。
ゲート電極は、第２カレントミラー回路６４の一方のトランジスタ７７のゲート電極に接続される。
ドレイン電極は、第１カレントミラー回路６３の一方のトランジスタ７４のドレイン電極に接続される。

［定電流源１の起動動作］
集積回路に電源が供給されると、内用変換部６１では、電流供給部６２が動作し、第１カレントミラー回路６３は、電流反転回路６６へ第１電流Ｉ１を供給する。
この場合、電流反転回路６６が電流制御発振部１１に供給する電流は、第１電流になる。
電流制御発振部１１は、この第１電流と、ループ用変換部１６から供給される電流とにより動作を開始し、それらの和の電流に応じた遅延時間に基づく発振信号を生成する。
また、定電流源１の制御ループは、分周された発振信号と、基準クロック信号との位相差および周波数差を減らすようにフィードバック制御を実行する。
これにより、ローパスフィルタ１５の平滑キャパシタ４２および第２キャパシタ４３は、充電される。

第２キャパシタ４３が充電され始めると、電圧電流変換回路３１は、第２カレントミラー回路６４へ電流を供給する。
第２カレントミラー回路６４は、電流反転回路６６へ第２電流Ｉ２を供給する。
また、第２カレントミラー回路６４が電流供給を開始すると、調整用トランジスタ６６は、オン状態となる。
そして、調整用トランジスタ６７は、電流供給部６２が第１カレントミラー回路６３へ供給する第１電流Ｉ１の一部を引き込む。
よって、第２カレントミラー回路６４が電流供給を開始すると、第１カレントミラー回路６３の一方のトランジスタ７４に流れる電流が減り、第１カレントミラー回路６３が出力する電流が減る。
第１カレントミラー回路６３の出力電流の減量分は、第２電流Ｉ２の増加分に等しい。
その結果、制御ループの動作が安定するまでの期間において、電流反転回路６６が出力する電流は、第１電流Ｉ１から第２電流Ｉ２までに変化する。

また、分周された発振信号と、基準クロック信号との位相差および周波数差が十分に小さくなると、ローパスフィルタ１５の平滑キャパシタ４２および第２キャパシタ４３の充電電圧が安定する。
そして、安定状態における第２電流Ｉ２が第１電流Ｉ１より大きい場合、安定状態において電流反転回路６６が出力する和の電流は、第２電流Ｉ２となる。
このように、第４の実施形態の図６の内用変換部６１は、集積回路の電源供給開始から安定するまでの期間において、電流制御発振部１１に供給する電流を第１電流Ｉ１から第２電流Ｉ２までの間で変化させる。

以上のように、第４の実施形態の定電流源１では、内用変換部６１が電流制御発振部１１に供給する電流を第１電流Ｉ１から第２電流Ｉ２までの間で変化させる。

図７は、電流制御発振部１１の駆動電流と発振周波数との関係を示す特性図である。
図７には、電流制御発振部１１の特性線が図示されている。
そして、たとえばループ用変換部１６の電流値がＩ（ＩＮ）であり、この電流値Ｉ（ＩＮ）が電流制御発振部１１を所定の周波数で発振させるために必要となる最低電流ＩＭＩＮより低い場合であっても、不足する電流を第１電流Ｉ１で補うことができる。
なお、この場合に周波数が安定する時に電流制御発振部１１に供給される電流ＩＬＯＣＫは、ループ用変換部１６の電流値Ｉ（ＩＮ）と、第２電流Ｉ２とを加算した電流値となる。この時点、第１電流Ｉ１は使用されない。

なお、第４の実施形態では、調整用トランジスタ６７を用いて第１電流Ｉ１と第２電流Ｉ２との切り替えを自動的に切り替えているが、第１電流Ｉ１と第２電流Ｉ２との切り替えを手動設定により切り替えるようにしてもよい。

＜５．第５の実施形態＞
［定電流源１の構成］
図８は、本発明の第５の実施形態に係る定電流源１のブロック図である。
第５の実施形態に係る定電流源１は、図１に示す第１の実施形態に係る定電流源１に、電流合成部（Ｉ ＡＤＤ）８１を追加したブロック構成を有し、集積回路に形成される。
電流合成部８１は、出力用変換部１７と出力端子１９との間に接続される。
また、電流合成部８１は、補助電流端子８２に接続される。
補助電流端子８２には、定電流源１外から、補助電流Ｉａｄｄが供給される。
第５の実施形態に係る定電流源１の構成要素について、第１の実施形態に係る定電流源１と同じ機能を奏する構成要素には同一の符号を付して説明を省略する。

図９は、図８の電流合成部８１の回路図である。
電流合成部８１は、Ｐ型第１カレントミラー回路（ＣＭＰ１）８３、Ｎ型第１カレントミラー回路（ＣＭＮ１）８４、Ｎ型第２カレントミラー回路（ＣＭＮ２）８５、Ｎ型調整用トランジスタ８７、出力カレントミラー回路（ＣＭＰＯ）８６を有する。

Ｐ型第１カレントミラー回路８３は、一対のＰｃｈトランジスタ９１、９２を有する。
一対のトランジスタ９１、９２のソース電極は、集積回路の高圧側の電源に接続される。
一方のトランジスタ９１ゲート電極は、他方のトランジスタ９２のゲート電極に接続される。
一方のトランジスタ９１のドレイン電極は、一方のトランジスタ９１のゲート電極と、出力用変換部１７に接続される。
これにより、カレントミラー構造が形成される。
そして、Ｐ型第１カレントミラー回路８３においてダイオード接続された一方のトランジスタ９１には、出力用変換部１７から供給される電流Ｉｏｕｔが流れる。
一方のトランジスタ９１のゲート電極の電位は、他方のトランジスタ９２のゲート電極となる。
よって、他方のトランジスタ９２のソース電極−ドレイン電極の間には、一方のトランジスタ９１と同じ電流が流れる。

Ｎ型第１カレントミラー回路８４は、一対のＮｃｈトランジスタ９３、９４を有する。
一対のトランジスタ９３、９４のソース電極は、集積回路の低圧側の電源（グランド）に接続される。
一方のトランジスタ９３ゲート電極は、他方のトランジスタ９４のゲート電極に接続される。
一方のトランジスタ９３のドレイン電極は、一方のトランジスタ９３のゲート電極と、Ｐ型第１カレントミラー回路８３の他方のトランジスタ９２のドレイン電極に接続される。
これにより、カレントミラー構造が形成される。
そして、Ｎ型第１カレントミラー回路８４においてダイオード接続された一方のトランジスタ９３には、Ｐ型第１カレントミラー回路８３から供給される電流Ｉｏｕｔが流れる。
一方のトランジスタ９３のゲート電極の電位は、他方のトランジスタ９４のゲート電極となる。
よって、他方のトランジスタ９４のソース電極−ドレイン電極の間には、一方のトランジスタ９３と同じ電流が流れる。すなわち、電流Ｉｏｕｔが流れる。

Ｎ型第２カレントミラー回路８５は、一対のＮｃｈトランジスタ９５、９６を有する。
一対のトランジスタ９５、９６のソース電極は、集積回路の低圧側の電源に接続される。
一方のトランジスタ９５ゲート電極は、他方のトランジスタ９６のゲート電極に接続される。
一方のトランジスタ９５のドレイン電極は、一方のトランジスタ９５のゲート電極と、補助電流端子８２に接続される。
これにより、カレントミラー構造が形成される。
そして、Ｎ型第２カレントミラー回路８５においてダイオード接続された一方のトランジスタ９５には、補助電流端子８２から供給される補助電流Ｉａｄｄが流れる。
一方のトランジスタ９５のゲート電極の電位は、他方のトランジスタ９６のゲート電極となる。
よって、他方のトランジスタ９６のソース電極−ドレイン電極の間には、一方のトランジスタ９５と同じ電流が流れる。すなわち、補助電流Ｉａｄｄが流れる。

出力カレントミラー回路８６は、一対のＰｃｈトランジスタ９７、９８を有する。
一対のトランジスタ９７、９８のソース電極は、集積回路の高圧側の電源に接続される。
一方のトランジスタ９７ゲート電極は、他方のトランジスタ９８のゲート電極に接続される。
一方のトランジスタ９７のドレイン電極は、一方のトランジスタ９７のゲート電極と、Ｎ型第１カレントミラー回路８４の他方のトランジスタ９４のドレイン電極と、Ｎ型第２カレントミラー回路８５の他方のトランジスタ９６のドレイン電極とに接続される。
これにより、カレントミラー構造が形成される。
そして、出力カレントミラー回路８６においてダイオード接続された一方のトランジスタ９７には、Ｎ型第１カレントミラー回路８４から供給される電流Ｉｏｕｔと、Ｎ型第２カレントミラー回路８５から供給される電流Ｉａｄｄとが流れる。
一方のトランジスタ９７のゲート電極の電位は、他方のトランジスタ９８のゲート電極となる。
よって、他方のトランジスタ９８のソース電極−ドレイン電極の間には、一方のトランジスタ９７と同じ電流が流れる。
すなわち、Ｎ型第１カレントミラー回路８４から供給される電流Ｉｏｕｔと、Ｎ型第２カレントミラー回路８５から供給される電流Ｉａｄｄとの合成電流が流れる。

Ｎ型調整用トランジスタ８７は、１個のＮｃｈトランジスタである。
Ｎ型調整用トランジスタ６７のソース電極は、集積回路の低圧側の電源に接続される。
ゲート電極は、Ｎ型第１カレントミラー回路８４の一方のトランジスタ９３のゲート電極に接続される。
ドレイン電極は、Ｎ型第２カレントミラー回路８５の一方のトランジスタ９５のドレイン電極に接続される。

［定電流源１の起動動作］
補助電流端子８２から補助電流Ｉａｄｄが供給されると、電流合成部８１のＮ型第２カレントミラー回路８５は、この補助電流を折り返す。
これにより、出力カレントミラー回路８６に、補助電流Ｉａｄｄが入力される。また、出力カレントミラー回路８６は、出力端子１９へ補助電流Ｉａｄｄを出力する。

また、集積回路に電源が供給されると、出力用変換部１７が出力電流Ｉｏｕｔを出力する。
電流合成部８１のＰ型第１カレントミラー回路８３およびＮ型第１カレントミラー回路８４は、この出力電流を折り返す。
ただし、Ｎ型調整用トランジスタ８７のゲート電極は、Ｎ型第１カレントミラー回路８４のトランジスタ９３のゲート電極に接続されている。また、Ｎ型調整用トランジスタ８７のドレイン電極は、補助電流端子８２に接続されている。
このため、Ｎ型調整用トランジスタ８７は、補助電流端子８２から入力される補助電流から、出力電流Ｉｏｕｔに相当する電流を引き込む。
その結果、Ｎ型第１カレントミラー回路８４およびＮ型第２カレントミラー回路８５から出力カレントミラー回路８６へ供給される電流は、以下の関係となる。
たとえば補助電流が出力用変換部１７の出力電流より大きい場合には、補助電流が出力カレントミラー回路８６へ供給される。
また、出力用変換部１７の出力電流が補助電流以上である場合には、出力電流が出力カレントミラー回路８６へ供給される。
そして、出力カレントミラー回路８６は、入力された電流を折り返して、出力端子１９へ出力する。
これにより、たとえば電源投入直後の起動期間中において、出力用変換部１７から十分な出力電流が出力されない場合でも、電流源１の出力端子１９に接続される負荷回路は、補助電流が最低限供給されることになる。
負荷回路は、補助電流により速やかに動作を開始することができる。

［具体例］
次に、図９の回路の具体例を説明する。
以下の説明は、Ｎ型トランジスタ９３とＮ型調整用トランジスタ８７とのゲート−ソース間電圧が、同一電流を流した場合に、他のＮ型トランジスタ９４，９５，９６のゲート−ソース間電圧の１／２となる場合を例に説明する。
たとえばＮ型トランジスタ９３およびＮ型調整用トランジスタ８７の各々を２個のトランジスタで構成し、他のＮ型トランジスタ９４，９５，９６を１個のトランジスタで構成することにより、上述したゲート−ソース間電圧の関係を実現できる。
出力用変換部１７の出力電流Ｉｏｕｔは、Ｎ型第１カレントミラー回路８４の一方のＮ型トランジスタ９３に流れる。このとき、Ｎ型調整用トランジスタ８７にも、出力電流Ｉｏｕｔが流れる。
そして、出力電流Ｉｏｕｔが補助電流Ｉａｄｄより小さい場合、Ｎ型トランジスタ９５，９６に流れる電流は、補助電流Ｉａｄｄから出力電流Ｉｏｕｔを減算した電流となる。
また、Ｎ型トランジスタ９４に流れる電流は、出力電流Ｉｏｕｔの半分となる。
よって、出力電流Ｉｏｕｔが補助電流Ｉａｄｄより小さい場合、出力カレントミラー回路８６のトランジスタ９７，９８には、（Ｉａｄｄ−Ｉｏｕｔ／２）が流れる。
また、出力電流Ｉｏｕｔが補助電流Ｉａｄｄ以上である場合、Ｎ型トランジスタ９５，９６には電流が流れない。
また、Ｎ型トランジスタ９４に流れる電流は、出力電流Ｉｏｕｔの半分となる。
よって、出力電流Ｉｏｕｔが補助電流Ｉａｄｄ以上である場合、出力カレントミラー回路８６のトランジスタ９７，９８には、（Ｉｏｕｔ／２）が流れる。
このように、図９の回路の具体例では、たとえば動作安定時の出力電流の半分の電流を補助電流として供給することにより、電流源１から電流を出力し続けることができる。

また、図９の回路では、補助電流を動作安定時の出力電流より大きくすることにより、出力電流より大きな電流を負荷回路へ供給することができる。
また、図９の回路では、補助電流を切り替えることにより、補助電流と出力電流とを切り替えて負荷回路へ供給することができる。

＜６．第６の実施形態＞
［電子機器の構成］
図１０は、本発明の第６の実施形態に係る信号伝送装置１０１の装置構成図である。
図１０の信号伝送装置１０１は、送信ＩＣ（ＴＸ−ＩＣ）１０２と、受信ＩＣ（ＲＸ−ＩＣ）１０３と、これらを接続するチップ間信号線１０４とを有する。
送信ＩＣ１０２と、受信ＩＣ１０３とは、高速シリアル通信用のＩＣである。

信号線１０４は、たとえばＩＣの実装基板に形成された一対の配線対である。
そして、送信ＩＣ１０２は、一対の配線対へ、小振幅の差動信号（ＬＶＤＳ：ｌｏｗ ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌ）を送信する。
受信ＩＣ１０３は、一対の配線対から、小振幅の差動信号を受信する。
これにより、送信ＩＣ１０２は、受信ＩＣ１０３へデータを高速シリアル通信する。

図１１は、図１０の送信ＩＣ１０２の概略構成のブロック図である。
図１１の送信ＩＣ１０２は、定電流源（ＣＳ）１と、電流分配部（Ｉ−ＤＩＶ）１１１と、差動信号生成部（ＤＩＦ）１１２と、一対の差動信号出力端子１１３とを有する。
差動信号生成部１１２は、定電流源１の出力電流により動作する被入力部である。

定電流源１は、たとえば図１の第１の実施形態の定電流源１である。
そして、定電流源１は、定電流を出力する。
この他にも、定電流源１は、図４、図５などの第２の実施形態から４の定電流源１であってもよい。
これらの定電流源１は、たとえば送信ＩＣ１０２に電源が供給され、さらに送信ＩＣ１０２に基準クロック信号が供給されることにより、安定した一定の電流を出力する。
なお、基準クロック信号は、送信ＩＣ１０２の内部で発生することもできる。

電流分配部１１１は、定電流源１の出力電流に基づく電流を、定電流源１の出力電流により動作する回路へ分配して供給する。
図１１の電流分配部１１１は、第１Ｐｃｈトランジスタ１２１、第２Ｐｃｈトランジスタ１２２および第１Ｎｃｈトランジスタ１２３を有する。
第１Ｐｃｈトランジスタ１２１は、ソース電極が送信ＩＣ１０２の高圧側の電源に接続される。ゲート電極およびドレイン電極は、定電流源１に接続される。第１Ｐｃｈトランジスタ１２１は、ダイオード接続される。
第２Ｐｃｈトランジスタ１２２は、ソース電極が送信ＩＣ１０２の高圧側の電源に接続され、ゲート電極が、第１Ｐｃｈトランジスタのゲート電極に接続される。
第１Ｎｃｈトランジスタ１２３のソース電極は、送信ＩＣ１０２のグランドに接続される。また、ドレイン電極は、ゲート電極と、第２Ｐｃｈトランジスタ１２２のドレイン電極とに接続される。

差動信号生成部１１２は、定電流源１の出力電流により動作する回路である。
図１１の差動信号生成部１１２は、第３Ｐｃｈトランジスタ１３１、第２Ｎｃｈトランジスタ１３２、４個のスイッチトランジスタ１３３−１〜１３３−４、および信号制御部１３４を有する。
第３Ｐｃｈトランジスタ１３１は、ソース電極が送信ＩＣ１０２の高圧側の電源に接続され、ゲート電極が、第１Ｐｃｈトランジスタ１２１のゲート電極に接続される。
第２Ｎｃｈトランジスタ１３２のソース電極は、送信ＩＣ１０２のグランドに接続される。また、ゲート電極は、図１１中央の第１Ｎｃｈトランジスタ１２３のゲート電極に接続される。
以上の接続により、第３Ｎｃｈトランジスタ１３１と、第２Ｎｃｈトランジスタ１３２とは、定電流源１から供給される電流と略同じ電流を出力する。

４個のスイッチトランジスタ１３３−１〜１３３−４は、２個ずつが直列に接続される。
図１１では、左上の第１スイッチトランジスタ１３３−１と、左下の第２スイッチトランジスタ１３３−２とが直列に接続される。また、右上の第３スイッチトランジスタ１３３−３と、右下の第４スイッチトランジスタ１３３−４とが直列に接続される。

また、第１スイッチトランジスタ１３３−１のドレイン電極と第２スイッチトランジスタ１３３−２のドレイン電極とは、一方の差動信号出力端子１１３に接続される。
第３スイッチトランジスタ１３３−３のドレイン電極と第４スイッチトランジスタ１３３−４のドレイン電極とは、他方の差動信号出力端子１１３に接続される。
また、直列接続された２列のスイッチトランジスタ１３３は、第３Ｎｃｈトランジスタ１３１と、第２Ｎｃｈトランジスタ１３２との間に並列に接続される。

信号制御部１３４は、２本の制御線１３５、１３６により、４個のスイッチトランジスタ１３３に接続される。
図１１では、一方の制御線１３５は、左上の第１スイッチトランジスタ１３３−１のゲート電極と、右下の第４スイッチトランジスタ１３３−４のゲート電極とに接続される。
他方の制御線１３６は、左下の第２スイッチトランジスタ１３３−２のゲート電極と、右上の第３スイッチトランジスタ１３３−３のゲート電極とに接続される。

［電子機器の動作］
信号制御部１３４は、送信ＩＣ１０２から受信ＩＣ１０３へ送信するデータに基づいて、２本の制御線１３５、１３６の一方をハイレベルに制御し、他方をローレベルに制御する。

たとえば、信号制御部１３４は、送信するデータが１である場合、一方の制御線１３５をハイレベルに制御し、他方の制御線１３６をローレベルに制御する。
この場合、図１１左上の第１スイッチトランジスタ１３３−１と、図１１右下の第４スイッチトランジスタ１３３−４とはオン状態となる。
また、図１１左下の第２スイッチトランジスタ１３３−２と、図１１右上の第３スイッチトランジスタ１３３−３とはオフ状態となる。
よって、一方の差動信号出力端子１１３には、第１スイッチトランジスタ１３３−１により電流分配部１１１の第３Ｐｃｈトランジスタ１３１に接続され、ハイレベルに制御される。
また、他方の差動信号出力端子１１３には、第４スイッチトランジスタ１３３−４により電流分配部１１１の第２Ｎｃｈトランジスタ１３２に接続され、ローレベルに制御される。

この他にも例えば信号制御部１３４は、送信するデータが０である場合、一方の制御線１３５をローレベルに制御し、他方の制御線１３６をハイレベルに制御する。
この場合、図１１左上の第１スイッチトランジスタ１３３−１と、図１１右下の第４スイッチトランジスタ１３３−４とはオフ状態となる。
また、図１１左下の第２スイッチトランジスタ１３３−２と、図１１右上の第３スイッチトランジスタ１３３−３とはオン状態となる。
よって、一方の差動信号出力端子１１３には、第２スイッチトランジスタ１３３−２により電流分配部１１１の第２Ｎｃｈトランジスタ１３２に接続され、ローレベルに制御される。
また、他方の差動信号出力端子１１３には、第３スイッチトランジスタ１３３−３により電流分配部１１１の第３Ｐｃｈトランジスタ１３１に接続され、ハイレベルに制御される。

信号制御部１３４は、送信するデータの値に応じて４個のスイッチトランジスタ１３３をオン状態とオフ状態との間で高速に切り替える。
これにより、送信ＩＣ１０２は、小振幅の差動信号を受信ＩＣ１０３へ送信する。

以上のように、図１０に示す第６の実施形態の送信ＩＣ１０２または受信ＩＣ１０３では、複数のＩＣ間で高速シリアル通信が可能である。
このように複数のＩＣ間または複数のボード間において高速シリアル通信をする場合、その通信では、通常、ＩＣの内部ロジック電圧の振幅に比べて小さい振幅の信号を使用する。ＬＶＤＳでは、たとえば０．３５Ｖの振幅を使用する。
そのため、高速シリアル通信をするＩＣには、低電圧においても精度よく安定して動作する定電流源１が必要になる。

また、高速シリアル通信に用いるＳｅｒＤｅｓ（シリアライザおよびデシリアライザ）では、データをパラレル−シリアル変換またはシリアル−パラレル変換する。
これらの変換処理では、ＩＣ内で使用するクロック信号よりも周波数が高い多層クロック信号もしくは逓倍クロック信号を使用する。
そして、これらのクロック信号は、ＰＬＬ回路により生成できる。
そのため、第６の実施形態の高速シリアル通信用の送信ＩＣ１０２では、既存の高速シリアル通信用のＰＬＬ回路に、出力用変換部１７を追加することにより、本発明の定電流源１を実現できる。
よって、定電流源１を実装するための実装面積を大幅に削減できる。また、本発明の定電流源１は、低電圧駆動において安定した定電流を出力する。

また、電源電圧変動などに起因による定電流源１の出力電流の変動は、外部放射ノイズ（ＥＭＩ）の一因となる。
本発明の定電流源１の出力電流は、電源電圧変動に対する高い耐性を有するので、外部放射ノイズが少ない。
図１０の送信ＩＣ１０２または受信ＩＣ１０３は、低ＥＭＩのインターフェースを有する。

＜７．比較例１＞
図１２は、比較例に係る第１の電流源１５１の回路図である。
図１２の電流源は、カレントミラー回路により出力電流を生成する一般的な電流源である。
第１の電流源１５１は、抵抗素子１５２と、第１Ｎｃｈトランジスタ１５３、第２Ｎｃｈトランジスタ１５４、第１Ｐｃｈトランジスタ１５５、第２Ｐｃｈトランジスタ１５６、および第３Ｐｃｈトランジスタ１５７を有する。

抵抗素子１５２の一端は、グランドに接続される。
抵抗素子１５２の他端は、第２Ｎｃｈトランジスタ１５４のソース電極に接続される。
第２Ｎｃｈトランジスタ１５４のドレイン電極は、第２Ｐｃｈトランジスタ１５６のドレイン電極に接続される。
第２Ｎｃｈトランジスタ１５４のソース電極は、高圧側の電源に接続される。
また、第２Ｐｃｈトランジスタ１５６のゲート電極は、ドレイン電極にダイオード接続される。

第１Ｎｃｈトランジスタ１５３のソース電極は、グランドに接続される。
第１Ｎｃｈトランジスタ１５３のドレイン電極は、第１Ｐｃｈトランジスタ１５５のドレイン電極に接続される。
第１Ｐｃｈトランジスタ１５５のソース電極は、高圧側の電源に接続される。
また、第１Ｎｃｈトランジスタ１５３のゲート電極は、抵抗素子１５２の他端に接続される。
第２Ｎｃｈトランジスタ１５４のゲート電極は、第１Ｎｃｈトランジスタ１５３のドレイン電極に接続される。
さらに、第１Ｐｃｈトランジスタ１５５のゲート電極は、第２Ｐｃｈトランジスタ１５６のゲート電極に接続される。

以上のカレントミラー構成により、図１２の電流源１５１の第１Ｐｃｈトランジスタ１５５および第２Ｐｃｈトランジスタ１５６には、略同じ電流が流れる。

第３Ｐｃｈトランジスタ１５７は、ソース電極が高圧側の電源に接続され、ゲート電極が第２Ｐｃｈトランジスタ１５６のゲート電極に接続される。
これにより、第３Ｐｃｈトランジスタ１５７には、第２Ｐｃｈトランジスタ１５６と略同じ電流が流れる。
この電流が、図１２の第１の電流源１５１の出力電流となる。

図１２の第１の電流源１５１が出力する電流は、下記式１となる。
式１において、Ｒは抵抗素子１５２の抵抗値、ＶＴ１は、第１Ｎｃｈトランジスタ１５３の閾値、β１はＴｒａｎｓｃｏｎｄｕｃｔａｎｃｅパラメータである。

式１に示すように、図１２の第１の電流源１５１が出力する電流は、電源電圧変動に対する感度が低い。
しかしながら、図１２の第１の電流源１５１が出力する電流は、電流源を構成する抵抗素子１５２とトランジスタの製造ばらつきへの依存性と、これらの素子温度への依存性とが強い。
このため、図１２の第１の電流源１５１は、電流の絶対値の精度が要求される用途では使用することが難しい。

また、図１２の第１の電流源１５１は、電流源として動作するための最低駆動電圧として、下記式２に示すように２ＶＴより大きい電圧を必要とずる。
そのため、図１２の第１の電流源１５１は、第１の実施形態〜５に係る本発明の定電流源１より高い電源電圧を必要とし、低電圧駆動される集積回路において利用できない。
なお、下記式２において、Ｖｇｓｎは、第１Ｎｃｈトランジスタ１５３のゲートソース間電圧である。Ｖｇｓｐは、ダイオード接続される第２Ｐｃｈトランジスタ１５６のゲートソース間電圧である。

＜８．比較例２＞
図１３は、比較例に係る第２の電流源１６１のブロック図である。
図１３の第２の電流源１６１は、バンドギャップリファレンス回路（ＢＧＲ回路）１６２により発生した電圧を、電圧電流変換回路１６３により出力電流へ変換する一般的な電流源である。

ＢＧＲ回路１６２は、第１トランジスタ１７１、第２トランジスタ１７２、第１抵抗素子１７３、第２抵抗素子１７４、第３抵抗素子１７５および第１オペアンプ１７６を有する。

第１トランジスタ１７１のドレイン電極およびゲート電極と、第２トランジスタ１７２のドレイン電極およびゲート電極とは、グランドに接続される。
第１トランジスタ１７１のソース電極には、第１抵抗素子１７３の一端が接続される。
以下、このノードを第１ノードとよぶ。
第２トランジスタ１７２のソース電極には、第２抵抗素子１７４の一端が接続される。第２抵抗素子１７４の他端は、第３抵抗素子１７５の一端に接続される。
以下、このノードを第２ノードとよぶ。
第１ノードおよび第２ノードは、第１オペアンプ１７６に接続される。
第１オペアンプ１７６の出力は、第１抵抗素子１７３の他端と、第３抵抗素子１７５の他端とに接続される。

ＢＧＲ回路１６２において、第１抵抗素子１７３は、第１オペアンプ１７６の出力電圧を基準として、第１トランジスタ１７１との間に流れる電流により、電圧を発生する。
また、第３抵抗素子１７５は、第１オペアンプ１７６の出力電圧を基準として、第２抵抗素子１７４および第２トランジスタ１７２との間に流れる電流により、電圧を発生する。
その結果、ＢＧＲ回路１６２の第１オペアンプ１７６は、その出力電圧を基準として、第１抵抗素子１７３による降下電圧と、第３抵抗素子１７５による降下電圧との電位差に応じた電圧を出力する。
これにより、ＢＧＲ回路１６２は、安定した参照電圧を出力する。

電圧電流変換回路１６３は、第２オペアンプ１８１と、出力トランジスタ１８２と、第３トランジスタ１８３と、第４抵抗素子１８４とを有する。

第４抵抗素子１８４の一端は、グランドに接続される。
第４抵抗素子１８４の他端は、第３トランジスタ１８３のソース電極に接続される。
第３トランジスタ１８３のドレイン電極は、高圧側の電源に接続される。
第２オペアンプ１８１には、ＢＧＲ回路１６２と、第４抵抗素子１８４の他端とが接続される。
第２オペアンプ１８１の出力は、第３トランジスタ１８３のゲート電極に接続される。
これにより、第２オペアンプ１８１は、ＢＧＲ回路１６２の参照電圧の下で、第４抵抗素子１８４に発生する電圧が参照電圧となるように動作する。
そして、第４抵抗素子１８４に発生する電圧が参照電圧になると、第２オペアンプ１８１の動作が安定する。
この安定状態では、第４抵抗素子１８４に一定の電流が流れる。

また、出力トランジスタ１８２は、ソース電極が高圧側の電源に接続され、ゲート電極が第２オペアンプ１８１の出力に接続される。
これにより、図１３の第２の電流源１６１は、一定の電流を出力トランジスタ１８２から出力する。
このときの電流値は、下記式３で決まる。式３において、Ｖｒｅｆは参照電圧、Ｒは第４抵抗素子１８４の抵抗値である。

そして、図１３の第２の電流源１６１の出力電流についての電源電圧変動に対する感度は、ＢＧＲ回路１６２による定電圧源と、第２オペアンプ１８１のＰＳＲＲ（Power Supply-Noise Rejection Ratio）とに依存する。
多くの場合において、この感度が低くなるように設計することができる。
そのため、図１３の第２の電流源１６１の出力電流の変動は、主に、抵抗の製造ばらつき、抵抗の温度特性による。

また、図１３の第２の電流源１６１では、バイポーラトランジスタを使用する。
その結果、図１３の第２の電流源１６１は、プロセスの微細化の恩恵を受けることなく、一定の回路実装面積を必要とする。
また、図１３の第２の電流源１６１は、常時電流を消費する。
このため、図１３の第２の電流源１６１は、実装面積または消費電力に制約がある場合に使用することが難しい。

また、図１３の第２の電流源１６１は、第２オペアンプ１８１などを使用し、しかも、バイポーラトランジスタを使用する。
そのため、図１３の第２の電流源１６１は、電流源として動作するための最低駆動電圧として、大きな電圧を必要とずる。
図１３の第２の電流源１６１は、第１の実施形態〜５に係る本発明の定電流源１より高い電源電圧を必要とし、トランジスタ２段分の降下電圧程度の低電圧により駆動することができない。

以上の各実施形態は、本発明の好適な実施形態の例であるが、本発明は、これに限定されるものではなく、発明の要旨を逸脱しない範囲において種々の変形または変更が可能である。

たとえば上記各実施形態では、ローパスフィルタ１５に接続される出力用変換部１７は、第２キャパシタ４３と抵抗素子４４との接続ノード４５に接続されている。
この他にも例えば、出力用変換部１７は、ローパスフィルタ１５の信号線４１に接続されてもよい。
ただし、出力用変換部１７をローパスフィルタ１５の信号線４１に接続した場合、この信号線４１にはチャージポンプ１４の充放電電流制御による電圧のリップル成分が含まれる。
これに対して、出力用変換部１７を第２キャパシタ４３と抵抗素子４４との接続ノード４５に接続した場合、この第２キャパシタ４３と抵抗素子４４とによるローパスフィルタ１５により、電圧のリップル成分が効果的に抑制される。
その結果、定電流源１の出力電流はさらに安定したものになる。

上記各実施形態では、電流制御発振部１１と比較部１３との間に分周部１２が接続されている。
この他にも例えば電流制御発振部１１を比較部１３に直接接続してもよい。この場合、比較部１３は、発振信号と基準クロック信号とを比較する。

上記第６の実施形態では、本発明の電流源を、信号伝送装置１０１の送信ＩＣ１０２に適用している。
この他にも例えば、本発明の電流源は、信号伝送装置１０１の受信ＩＣ１０３に適用してもよい。
また、本発明の電流源は、送信ＩＣ１０２、受信ＩＣ１０３以外の集積回路に適用してもよい。
また、本発明の電流源は、信号伝送装置以外にも、信号伝送システムの送信機、信号伝送システムの受信機、信号処理装置、表示装置などの電子機器に適用してもよい。

１…定電流源（電流源）、１１…電流制御発振部、１３…比較部、１４…チャージポンプ、４２…平滑キャパシタ、１５…ローパスフィルタ、１６…ループ用変換部、１７…出力用変換部、１９…出力端子、３２…Ｎｃｈトランジスタ（出力トランジスタ）、４３…第２キャパシタ、４４…抵抗素子、４５…接続ノード、５１…スイッチ、５２…制御部、６１…内用変換部、６２…電流供給部、６３…第１カレントミラー回路、６４…第２カレントミラー回路、６５…電圧電流変換回路、６７…調整用トランジスタ、８１…電流合成部、１０１…電子機器（信号伝送装置）、１０２…送信ＩＣ（集積回路）、１１２…差動信号生成部（被入力部）、Ｉ１…第１電流、Ｉ２…第２電流

Claims (10)

1. 入力電流に応じた周波数の発振信号を出力する電流制御発振部と、
   前記発振信号と基準信号とを比較する比較部と、
   前記比較部の比較結果に応じた電流を出力するチャージポンプと、
   前記チャージポンプの出力電流により充放電される平滑キャパシタを含むローパスフィルタと、
   前記平滑キャパシタに接続され、前記平滑キャパシタが生成する電圧に応じた電流を生成し、前記入力電流として前記電流制御発振部へ供給するループ用変換部と、
   前記ローパスフィルタに接続され、前記ローパスフィルタにおいて生成される電圧に応じた電流を生成し、出力電流として出力する出力用変換部と
   を有する電流源。
2. 前記ローパスフィルタは、
   キャパシタと抵抗素子とを直列に接続した回路が、前記平滑キャパシタと並列に接続され、
   前記出力用変換部は、前記キャパシタと前記抵抗素子との接続ノードに接続される
   請求項１記載の電流源。
3. 前記電流源は、
   前記出力用変換部に接続され、前記出力用変換部の出力電流と補助電流とが入力される電流合成部を有し、
   前記電流合成部は、
   前記出力電流と前記補助電流とを合成して出力する
   請求項１または２記載の電流源。
4. 前記電流源は、
   前記出力用変換部と並列に前記ローパスフィルタに接続され、前記ローパスフィルタにおいて生成される電圧に応じた電流を生成する内用変換部
   を有し、
   前記内用変換部の電流および前記ループ用変換部の電流は、前記電流制御発振部へ前記入力電流として供給される
   を有する請求項１から３のいずれか一項記載の電流源。
5. 当該電流源は、集積回路に形成され、
   前記内用変換部は、
   当該集積回路への電源供給により動作し、電流を出力する電流供給部と、
   前記電流供給部からの電流を折り返し出力する第１カレントミラー回路と、
   前記出力用変換部と並列に前記ローパスフィルタに接続され、前記ローパスフィルタにおいて生成される電圧に応じた電流を生成する電圧電流変換回路と、
   前記電圧電流変換回路からの電流を折り返し出力する第２カレントミラー回路と
   を有し、
   前記第１カレントミラー回路の出力と前記第２カレントミラー回路の出力とが接続され、前記第１カレントミラー回路の出力電流と前記第２カレントミラー回路の出力電流との和の電流を生成する
   請求項４記載の電流源。
6. 前記内用変換部は、
   制御電極、第１電極および第２電極を含む調整用トランジスタ
   を有し、
   前記調整用トランジスタは、
   前記制御電極が、前記第２カレントミラー回路に接続され、
   前記第２電極が、前記電流供給部に接続され、
   前記電流供給部から前記第１カレントミラー回路へ供給される電流から、前記電圧電流変換回路から前記第２カレントミラー回路へ供給される電流と同じ値の電流を引き込み、
   生成する電流を、前記第１電流から前記第２電流までの間で変化させる
   請求項５記載の電流源。
7. 前記出力用変換部は、
   制御電極、第１電極および第２電極を有する出力トランジスタを有し、
   前記出力トランジスタは、
   前記制御電極が、前記ローパスフィルタに接続され、
   前記第１電極から前記第２電極へ、前記制御電極の電圧に応じた前記出力電流が流れる
   請求項１から６のいずれか一項記載の電流源。
8. 前記電流源は、
   複数の前記出力用変換部と、
   複数のスイッチと、
   前記電流源の電流を出力する出力端子と、
   制御部と
   を有し、
   前記出力端子には、複数の前記スイッチが接続され、
   複数の前記スイッチの各々には、複数の前記出力用変換部の各々が接続され、
   複数の出力用変換部は、前記ローパスフィルタに接続され、
   前記制御部は、
   複数の前記スイッチに接続され、
   複数の前記スイッチの開閉を制御することにより前記出力端子から出力する電流を切り替える
   請求項１から６のいずれか一項記載の電流源。
9. 電流を出力する電流源と、
   前記電流源の出力電流が入力される被入力部と
   を有し、
   前記電流源は、
   入力電流に応じた周波数の発振信号を出力する電流制御発振部と、
   前記発振信号と基準信号とを比較する比較部と、
   前記比較部の比較結果に応じた電流を出力するチャージポンプと、
   前記チャージポンプの出力電流により充放電される平滑キャパシタを含むローパスフィルタと、
   前記ローパスフィルタに接続され、前記ローパスフィルタが出力する電圧に応じた電流を生成し、前記入力電流として前記電流制御発振部へ供給するループ用変換部と、
   前記ローパスフィルタに接続され、前記ローパスフィルタにおいて生成される電圧に応じた電流を生成し、出力電流として出力する出力用変換部と
   を有する電子機器。
10. 電流源を有し、
    前記電流源は、
    入力電流に応じた周波数の発振信号を出力する電流制御発振部と、
    前記発振信号と基準信号とを比較する比較部と、
    前記比較部の比較結果に応じた電流を出力するチャージポンプと、
    前記チャージポンプの出力電流により充放電される平滑キャパシタを含むローパスフィルタと、
    前記ローパスフィルタに接続され、前記ローパスフィルタが出力する電圧に応じた電流を生成し、前記入力電流として前記電流制御発振部へ供給するループ用変換部と、
    前記ローパスフィルタに接続され、前記ローパスフィルタにおいて生成される電圧に応じた電流を生成し、出力電流として出力する出力用変換部と
    を有する集積回路。

Images