JP2010238000A - モジュールのバス接続/切り離し装置 - Google Patents
モジュールのバス接続/切り離し装置 Download PDFInfo
- Publication number
- JP2010238000A JP2010238000A JP2009085918A JP2009085918A JP2010238000A JP 2010238000 A JP2010238000 A JP 2010238000A JP 2009085918 A JP2009085918 A JP 2009085918A JP 2009085918 A JP2009085918 A JP 2009085918A JP 2010238000 A JP2010238000 A JP 2010238000A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- module
- signal
- output
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【課題】モジュールの送信系回路の故障を検出でき、この検出で故障モジュールをシステムバスから確実に切り離しできる。
【解決手段】モジュール4Aは、出力バッファ13を通してシステムバスに載せた送信信号TXDをコネクタの別のピンを通して送信リターン信号TXD_Rとして自モジュールに読み返す読み返し用入力バッファ16と、送信リターン信号TXD_Rの変化が無くなり、この状態が設定時間だけ継続したときに送信異常と判定する監視回路17を備える。バッファ制御回路19は、送信異常の判定信号で出力バッファ・イネーブル信号EN2をインアクティブにして出力バッファ13をシステムバスから切り離し、バイパス・バッファ・イネーブル信号EN1をアクティブにしてバイパス・バッファ11をバイパス状態にする。
【選択図】図1
【解決手段】モジュール4Aは、出力バッファ13を通してシステムバスに載せた送信信号TXDをコネクタの別のピンを通して送信リターン信号TXD_Rとして自モジュールに読み返す読み返し用入力バッファ16と、送信リターン信号TXD_Rの変化が無くなり、この状態が設定時間だけ継続したときに送信異常と判定する監視回路17を備える。バッファ制御回路19は、送信異常の判定信号で出力バッファ・イネーブル信号EN2をインアクティブにして出力バッファ13をシステムバスから切り離し、バイパス・バッファ・イネーブル信号EN1をアクティブにしてバイパス・バッファ11をバイパス状態にする。
【選択図】図1
Description
本発明は、複数のモジュールをシステムバスにディジーチェーン接続したコンピュータシステムに係り、特にモジュールのバス接続/切り離し装置に関する。
コンピュータシステムの構築方式として、複数の機能モジュール間をシステムバスで接続するビルディングブロック方式がある。例えば、プログラマブルコントローラ(PLC)は、図6に組み立て構造を示すように、ベース(バックプレーンとも呼ぶ)1に電源モジュール2、CPUモジュール3、各種機能モジュール/IOモジュール4A〜4Nをアプリケーションに合わせてバス接続するものが主流となっている。
ベース1の機能は、構造的に各モジュールを固定する他、図7に示すように、システムバスとして各モジュールヘの電源供給、CPUモジュールと他の各モジュール間のデータ転送がある。システムバスを構成するデータバスに対して、各モジュールはT分岐接続となっている。T分岐接続の分岐長はモジュール内でパターンを最短距離で配線することにより、ある一定の伝送速度までは実用的に問題なく動作させることは可能である。しかし、システムバス上のデータ伝送速度がある一定レベルを超えると、伝送信号の反射の影響が無視できなくなり、正常なデータ伝送ができなくなる。
一方、各モジュールをディジーチェーン接続する方式は、伝送路長が短くなると共にモジュール間が1対1接続となり、伝送波形の反射が軽減されるため、T分岐接続の場合に比べて速い伝送速度に対応できる。
ディジーチェーン接続方式のシステムバス構成を図8に示す。ディジーチェーン接続方式にした場合、モジュールが実装されないスロットはベース上でバイパスするモジュールのバス接続/切り離し装置が必要となる。このバス接続/切り離し装置は、図9に概略構成を示すように、各段のモジュール側に設けた内部回路14によるバイパス・バッファ11および出力バッファ13に対するイネーブル信号EN1,EN2のコントロールによって行う(例えば、特許文献1,2,3参照)。
図10はバス接続/切り離し装置の具体的な回路構成例を示す。ベース1のデータバスにはモジュール毎にバイパス・バッファ11を介挿し、実装するモジュール(4Aの場合を示す)にはバイパス・バッファ11に入力される伝送信号をモジュール内に取り込む入力バッファ12と、モジュールからの出力信号をバイパス・バッファ11の出力側に載せる出力バッファ13とを設ける。バイパス・バッファ11による伝送信号のバイパス/抑止の切換はモジュールの内部回路14から発生するバイパス・バッファ・イネーブル信号EN1のアクティブ(L)/インアクティブ(H)で制御し、内部回路14からデータバスに載せる伝送信号の出力/抑止の切換は出力バッファ13に与える出力バッファ・イネーブル信号EN2のアクティブ(L)/インアクティブ(H)で制御する。
この構成において、モジュール4Aが正常な場合はENIをインアクティブ「H」にすることでバイパス・バッファ出力をハイインピーダンス状態にし、EN2をアクティブ「L」にすることで出力バッファ13を出力状態にし、ディジーチェーン接続が構成される。モジュール不実装のスロットではイネーブル信号EN1のプルダウン抵抗15によってバイパス・バッファ11を出力状態とする。
前記のように、各モジュールをディジーチェーン接続したシステムバスにおけるモジュールのバス接続/切り離し制御には、バイパス・バッファ・イネーブル信号EN1と出力バッファ・イネーブル信号EN2のアクティブ(L)/インアクティブ(H)で制御する。
ここで、モジュール切り離し制御の具体例を説明する。まず、モジュールのシステムバスからの受信系回路が故障し、正常に受信できなかった場合を想定する。ディジーチェーンの場合、受信系回路で正常に機能しないと次のスロットヘの送信も機能しなくなる。この場合、モジュール14の内部回路では受信データを監視し、一定時間正常な受信ができなかった場合は受信系回路の故障と判断し、自モジュールをシステムバスから切り離すことが考えられ、これによりシステム全体への影響を回避することが可能となる。
しかし、モジュールのシステムバスに対する送信系回路が故障し、システムバスに対して正常に送信できない場合、上記の受信データによる監視方式では故障判断ができない。ディジーチェーン接続の場合、送信系回路の故障を検出できないと通信が途絶え、システムバス全体の通信が機能しなくなる。
本発明の目的は、モジュールの送信系回路の故障を検出でき、この検出で故障モジュールをシステムバスから確実に切り離しできるモジュールのバス接続/切り離し装置を提供することにある。
本発明は、前記の課題を解決するため、自モジュールからの送信信号をシステムバスを通して読み返すことで送信系回路の異常監視を行い、または下位のスロットに接続されたモジュールの受信系回路の異常発生信号をチェックすることで送信系回路の異常監視を行い、これらの監視で送信系回路が故障と判断した場合は故障モジュールをシステムバスから切り離すようにしたもので、以下の構成を特徴とする。
(1)複数のモジュール間をディジーチェーン接続するシステムバスは、データバスにモジュール毎のバイパス・バッファを介挿し、
前記データバスにコネクタ接続する各モジュールは、自モジュールの上位のモジュールから出力されて前記バイパス・バッファの入力側に伝送される出力信号を入力バッファを通して受信信号RXDとして取り込む受信処理回路と、自モジュールからの出力信号を出力バッファを通して前記バイパス・バッファの出力側に載せる送信処理回路と、前記バイパス・バッファによる伝送信号のバイパス/抑止の切換制御に前記バイパス・バッファに与えるバイパス・バッファ・イネーブル信号EN1を発生し、自モジュールから前記データバスに載せる伝送信号の出力/抑止の切換制御に前記出力バッファに与える出力バッファ・イネーブル信号EN2を発生するバッファ制御回路とを備えたコンピュータシステムにおいて、
前記各モジュールは、前記出力バッファを通してシステムバスに載せた送信信号TXDをコネクタの別のピンを通して送信リターン信号TXD_Rとして自モジュールに読み返す読み返し用入力バッファと、前記送信リターン信号TXD_Rの変化が無くなり、この状態が設定時間だけ継続したときに送信異常と判定する監視回路を備え、
前記バッファ制御回路は、前記送信異常の判定信号で前記出力バッファ・イネーブル信号EN2をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号EN1をアクティブにして前記バイパス・バッファをバイパス状態にする手段を備えたことを特徴とする。
前記データバスにコネクタ接続する各モジュールは、自モジュールの上位のモジュールから出力されて前記バイパス・バッファの入力側に伝送される出力信号を入力バッファを通して受信信号RXDとして取り込む受信処理回路と、自モジュールからの出力信号を出力バッファを通して前記バイパス・バッファの出力側に載せる送信処理回路と、前記バイパス・バッファによる伝送信号のバイパス/抑止の切換制御に前記バイパス・バッファに与えるバイパス・バッファ・イネーブル信号EN1を発生し、自モジュールから前記データバスに載せる伝送信号の出力/抑止の切換制御に前記出力バッファに与える出力バッファ・イネーブル信号EN2を発生するバッファ制御回路とを備えたコンピュータシステムにおいて、
前記各モジュールは、前記出力バッファを通してシステムバスに載せた送信信号TXDをコネクタの別のピンを通して送信リターン信号TXD_Rとして自モジュールに読み返す読み返し用入力バッファと、前記送信リターン信号TXD_Rの変化が無くなり、この状態が設定時間だけ継続したときに送信異常と判定する監視回路を備え、
前記バッファ制御回路は、前記送信異常の判定信号で前記出力バッファ・イネーブル信号EN2をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号EN1をアクティブにして前記バイパス・バッファをバイパス状態にする手段を備えたことを特徴とする。
(2)電源投入時の自モジュールの異常発生診断とバスからの切り離し手段として、
前記バッファ制御回路は、前記バイパス・バッファ・イネーブル信号EN1をインアクティブ、前記出力バッファ・イネーブル信号EN2をアクティブにしてシステムバスヘ接続する手段を設け、
前記受信処理回路は、前記受信信号RXDに代えて前記読み返し信号TXD_Rをマルチプレクサで選択して取り込み、この信号と前記送信信号TXDとの一致/不一致を比較することで送信異常と判定する手段を設け、
前記バッファ制御回路は、前記送信異常の判定信号で前記出力バッファ・イネーブル信号EN2をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号EN1をアクティブにして前記バイパス・バッファをバイパス状態にする手段を備えたことを特徴とする。
前記バッファ制御回路は、前記バイパス・バッファ・イネーブル信号EN1をインアクティブ、前記出力バッファ・イネーブル信号EN2をアクティブにしてシステムバスヘ接続する手段を設け、
前記受信処理回路は、前記受信信号RXDに代えて前記読み返し信号TXD_Rをマルチプレクサで選択して取り込み、この信号と前記送信信号TXDとの一致/不一致を比較することで送信異常と判定する手段を設け、
前記バッファ制御回路は、前記送信異常の判定信号で前記出力バッファ・イネーブル信号EN2をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号EN1をアクティブにして前記バイパス・バッファをバイパス状態にする手段を備えたことを特徴とする。
(3)複数のモジュール間をディジーチェーン接続するシステムバスは、データバスにモジュール毎のバイパス・バッファを介挿し、
前記データバスにコネクタ接続する各モジュールは、自モジュールの上位のモジュールから出力されて前記バイパス・バッファの入力側に伝送される出力信号を入力バッファを通して受信信号RXDとして取り込む受信処理回路と、自モジュールからの出力信号を出力バッファを通して前記バイパス・バッファの出力側に載せる送信処理回路と、前記バイパス・バッファによる伝送信号のバイパス/抑止の切換制御に前記バイパス・バッファに与えるバイパス・バッファ・イネーブル信号EN1を発生し、自モジュールから前記データバスに載せる伝送信号の出力/抑止の切換制御に前記出力バッファに与える出力バッファ・イネーブル信号EN2を発生するバッファ制御回路とを備えたコンピュータシステムにおいて、
前記各モジュールは、上位モジュールからの受信信号RXDの変化が無くなり、この状態が設定時間tR1だけ継続したときに異常発生信号RXD_ERR1を該上位モジュールに出力する監視回路を備え、
前記バッファ制御回路は、
下位のモジュールから前記異常発生信号RXD_ERR1を受けたときに前記出力バッファ・イネーブル信号EN2をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号EN1をアクティブにして前記バイパス・バッファをバイパス状態にする手段と、
前記バイパス・バッファのバイパス状態で、異常発生信号RXD_ERR1を受けたときから一定時間tT2経過後に該受信異常信号RXD_ERR1が受信異常無しのときは異常発生による自モジュールのバス切り離しを継続し、該受信異常信号RXD_ERR1が受信異常有りのときは自モジュールをシステムバスに再接続する手段とを備えたことを特徴とする。
前記データバスにコネクタ接続する各モジュールは、自モジュールの上位のモジュールから出力されて前記バイパス・バッファの入力側に伝送される出力信号を入力バッファを通して受信信号RXDとして取り込む受信処理回路と、自モジュールからの出力信号を出力バッファを通して前記バイパス・バッファの出力側に載せる送信処理回路と、前記バイパス・バッファによる伝送信号のバイパス/抑止の切換制御に前記バイパス・バッファに与えるバイパス・バッファ・イネーブル信号EN1を発生し、自モジュールから前記データバスに載せる伝送信号の出力/抑止の切換制御に前記出力バッファに与える出力バッファ・イネーブル信号EN2を発生するバッファ制御回路とを備えたコンピュータシステムにおいて、
前記各モジュールは、上位モジュールからの受信信号RXDの変化が無くなり、この状態が設定時間tR1だけ継続したときに異常発生信号RXD_ERR1を該上位モジュールに出力する監視回路を備え、
前記バッファ制御回路は、
下位のモジュールから前記異常発生信号RXD_ERR1を受けたときに前記出力バッファ・イネーブル信号EN2をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号EN1をアクティブにして前記バイパス・バッファをバイパス状態にする手段と、
前記バイパス・バッファのバイパス状態で、異常発生信号RXD_ERR1を受けたときから一定時間tT2経過後に該受信異常信号RXD_ERR1が受信異常無しのときは異常発生による自モジュールのバス切り離しを継続し、該受信異常信号RXD_ERR1が受信異常有りのときは自モジュールをシステムバスに再接続する手段とを備えたことを特徴とする。
以上のとおり、本発明によれば、自モジュールからの送信信号をシステムバスを通して読み返すことで送信系回路の異常監視を行い、または下位のスロットに接続されたモジュールの受信系回路の異常発生信号をチェックすることで送信系回路の異常監視を行い、これらの監視で送信系回路が故障と判断した場合は故障モジュールをシステムバスから切り離すようにしたため、モジュールの送信系回路の故障を検出でき、この検出で故障モジュールをシステムバスから確実に切り離してシステムバス全体の通信機能を確保できる。
(実施形態1)
図1は、本発明の実施形態を示すバス接続/切り離し装置の回路構成図であり、図10と同等の部分は同一符号で示す。
図1は、本発明の実施形態を示すバス接続/切り離し装置の回路構成図であり、図10と同等の部分は同一符号で示す。
図1において、出力バッファ13を通してシステムバスに載せた送信信号TXDはコネクタの別のピンを通して送信リターン信号TXD_Rとして読み返し用入力バッファ16が自モジュール内に読み返す。モジュール(4Aとする)内ではTXD_R信号を監視回路17に取り込むと共に、マルチプレクサ18の一方の入力とする。監視回路17は読み返した送信リターン信号TXD_Rの時間監視によって送信系回路の異常の有無を監視し、この監視で異常有りと判定した場合には出力信号TXD_ERRをバッファ制御回路19に入力する。一方、マルチプレクサ18では入力バッファ12を通して受信された入力データ信号RXDと送信リターン信号TXD_Rを切り替えて受信処理回路20へ入力する。
図2は送信系回路の異常時の動作タイミングチャートを示し、この図を参照してモジュールの監視と切り離し制御を説明する。まず、モジュール4Aの接続状態では、入力バッファ12を通した受信信号RXDをマルチプレクサ18を通して受信処理回路20に受信し、この受信によって送信処理回路21から出力バッファ13を通して送信信号TXDを送信する。
この送信において、送信信号TXDは送信リターン信号TXD_Rとして読み返し用入力バッファ16を通して監視回路17およびマルチプレクサ18に読み返される。このとき、監視回路17は、送信リターン信号TXD_Rの変化が無くなり、LレベルまたはHレベルの状態が設定時間tT1だけ継続したときに送信異常と判定して出力信号TXD_ERRをHレベルにする。
バッファ制御回路19では出力信号TXD_ERRがHレベルになると出力バッファ・イネーブル信号EN2をHレベル(インアクティブ)にして出力バッファ13でシステムバスから切り離し、バイパス・バッファ・イネーブル信号EN1をLレベル(アクティブ)にしてベース上のバイパス・バッファ11をデータバイパス状態にする。
これにより、システムバスからはモジュール4Aが切り離され、正常に通信を継続する。そして、バイパス・バッファ11がバイパス状態になると監視回路の出力信号TXD_ERRはLになるため、この出力信号TXD_ERRがL→Hの変化で異常をラッチすることにより再度システムバスヘの接続を回避させる。
また、電源投入時の自モジュールの異常発生診断とバスからの切り離しには、バッファ制御回路19がバイパス・バッファ・イネーブル信号EN1をH、出力バッファ・イネーブル信号EN2をLにしてシステムバスヘ接続した後、受信処理回路20がマルチプレクサ18で読み返し信号TXD_Rを選択して受信回路に取り込み、この信号と送信信号TXDとの一致/不一致を比較することで送信正常/異常を判定し、送信異常の場合にはバッファ制御回路19は、出力バッファ・イネーブル信号EN2をHにして前記出力バッファをシステムバスから切り離し、バイパス・バッファ・イネーブル信号EN1をLにしてバイパス・バッファ11をバイパス状態にすることができる。
(実施形態2)
本実施形態の構成を図3に示す。同図が図1と異なる部分は、受信信号RXDの監視回路22は時限が異なる2つのタイマを持ち、この監視回路22の出力信号RXD_ERR1はシステムバスを通して上位のスロットのバッファ制御回路(19)に入力され、また、監視回路22の出力信号RXD_ERR2は自モジュール内のバッファ制御回路19に入力される。
本実施形態の構成を図3に示す。同図が図1と異なる部分は、受信信号RXDの監視回路22は時限が異なる2つのタイマを持ち、この監視回路22の出力信号RXD_ERR1はシステムバスを通して上位のスロットのバッファ制御回路(19)に入力され、また、監視回路22の出力信号RXD_ERR2は自モジュール内のバッファ制御回路19に入力される。
図4は送信系回路の異常時の動作タイミングチャートを示し、この図を参照してモジュールの異常発生監視と切り離し制御を説明する。まず、スロットNに実装されたモジュール(4Aとする)の送信系回路に故障が発生したとき(時刻t1)、スロットN+1に実装されたモジュール(4Bとする)の監視回路(22)は受信信号RXDの変化が無くなり、LレベルまたはHレベルの状態が設定時間tR1だけ継続したときに受信異常信号RXD_ERR1をHレベルにする(時刻t2)。
バッファ制御回路19では受信異常信号RXD_ERR1がHレベルになると自回路内の異常フラグERR_FLGをHレベルにセットする。異常フラグERR_FLGがHレベルになると、イネーブル信号EN2をHレベルにしてシステムバスからモジュール4Aを切り離し、イネーブル信号EN1をLレベルにしてベース上のバイパス・バッファ11をバイパス状態にする。これにより、システムバスはモジュール4Aを除き、正常に通信を継続する。
バイパス・バッファ11がバイパス状態になると、下位のモジュール(スロット)からの受信異常信号RXD_ERR1は再び受信異常無しのLレベルになる(時刻t3)。一方、バッファ制御回路19内の異常フラグERR_FLGがHレベルにセットされてから一定時間tT2の経過後にバッファ制御回路19内のチェック信号CHK_FLGをHレベルにする(時刻t4)。このタイミングで受信異常信号RXD_ERR1をチェックし、Lレベルであれば異常フラグERR_FLGをHレベルのまま保持し、異常発生による切り離しを継続する。
次に、下位のスロットN+1に実装したモジュールの受信系回路の異常時の動作タイミングチャートを図5に示す。下位のスロットN+1のモジュール4Bでは受信系回路が故障し(時刻t1)、時間tR1後に受信異常信号RXD_ERR1をHレベルにする(時刻t2)。さらに、時間tR2後に受信異常信号RXD_ERR2をHレベルにして、バッファ制御回路(19)が自モジュール4Bをバスから切り離す(時刻t5)。
スロットNのモジュール4Aでは受信異常信号RXD_ERRlがHレベルになると、バッファ制御回路19内のフラグERR_FLGをHレベルにセットし、バッファ制御回路19によりイネーブル信号EN2をHレベルにしてシステムバスからモジュール4Aを一旦切り離す(時刻t2)。この後、時間tT2後に受信異常信号RXD_ERR1をチェックし、Hレベル(受信異常有り)のままであれば、スロットN+1の受信系故障と判断し、モジュール4Aをシステムバスに再接続する(時刻t4)。
1 ベース
2 電源モジュール
3 CPUモジュール
4A〜4N 機能モジュール/IOモジュール
11 バイパス・バッファ
12 入力バッファ
13 出力バッファ
14 内部回路
15プルダウン抵抗
16 読み返し用入力バッファ
17、22 監視回路
18 マルチプレクサ
19 バッファ制御回路
20 受信処理回路
21 送信処理回路
2 電源モジュール
3 CPUモジュール
4A〜4N 機能モジュール/IOモジュール
11 バイパス・バッファ
12 入力バッファ
13 出力バッファ
14 内部回路
15プルダウン抵抗
16 読み返し用入力バッファ
17、22 監視回路
18 マルチプレクサ
19 バッファ制御回路
20 受信処理回路
21 送信処理回路
Claims (3)
- 複数のモジュール間をディジーチェーン接続するシステムバスは、データバスにモジュール毎のバイパス・バッファを介挿し、
前記データバスにコネクタ接続する各モジュールは、自モジュールの上位のモジュールから出力されて前記バイパス・バッファの入力側に伝送される出力信号を入力バッファを通して受信信号RXDとして取り込む受信処理回路と、自モジュールからの出力信号を出力バッファを通して前記バイパス・バッファの出力側に載せる送信処理回路と、前記バイパス・バッファによる伝送信号のバイパス/抑止の切換制御に前記バイパス・バッファに与えるバイパス・バッファ・イネーブル信号EN1を発生し、自モジュールから前記データバスに載せる伝送信号の出力/抑止の切換制御に前記出力バッファに与える出力バッファ・イネーブル信号EN2を発生するバッファ制御回路とを備えたコンピュータシステムにおいて、
前記各モジュールは、前記出力バッファを通してシステムバスに載せた送信信号TXDをコネクタの別のピンを通して送信リターン信号TXD_Rとして自モジュールに読み返す読み返し用入力バッファと、前記送信リターン信号TXD_Rの変化が無くなり、この状態が設定時間だけ継続したときに送信異常と判定する監視回路を備え、
前記バッファ制御回路は、前記送信異常の判定信号で前記出力バッファ・イネーブル信号EN2をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号EN1をアクティブにして前記バイパス・バッファをバイパス状態にする手段を備えたことを特徴とするモジュールのバス接続/切り離し装置。 - 電源投入時の自モジュールの異常発生診断とバスからの切り離し手段として、
前記バッファ制御回路は、前記バイパス・バッファ・イネーブル信号EN1をインアクティブ、前記出力バッファ・イネーブル信号EN2をアクティブにしてシステムバスヘ接続する手段を設け、
前記受信処理回路は、前記受信信号RXDに代えて前記読み返し信号TXD_Rをマルチプレクサで選択して取り込み、この信号と前記送信信号TXDとの一致/不一致を比較することで送信異常と判定する手段を設け、
前記バッファ制御回路は、前記送信異常の判定信号で前記出力バッファ・イネーブル信号EN2をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号EN1をアクティブにして前記バイパス・バッファをバイパス状態にする手段を備えたことを特徴とする請求項1に記載のモジュールのバス接続/切り離し装置。 - 複数のモジュール間をディジーチェーン接続するシステムバスは、データバスにモジュール毎のバイパス・バッファを介挿し、
前記データバスにコネクタ接続する各モジュールは、自モジュールの上位のモジュールから出力されて前記バイパス・バッファの入力側に伝送される出力信号を入力バッファを通して受信信号RXDとして取り込む受信処理回路と、自モジュールからの出力信号を出力バッファを通して前記バイパス・バッファの出力側に載せる送信処理回路と、前記バイパス・バッファによる伝送信号のバイパス/抑止の切換制御に前記バイパス・バッファに与えるバイパス・バッファ・イネーブル信号EN1を発生し、自モジュールから前記データバスに載せる伝送信号の出力/抑止の切換制御に前記出力バッファに与える出力バッファ・イネーブル信号EN2を発生するバッファ制御回路とを備えたコンピュータシステムにおいて、
前記各モジュールは、上位モジュールからの受信信号RXDの変化が無くなり、この状態が設定時間tR1だけ継続したときに異常発生信号RXD_ERR1を該上位モジュールに出力する監視回路を備え、
前記バッファ制御回路は、
下位のモジュールから前記異常発生信号RXD_ERR1を受けたときに前記出力バッファ・イネーブル信号EN2をインアクティブにして前記出力バッファをシステムバスから切り離し、前記バイパス・バッファ・イネーブル信号EN1をアクティブにして前記バイパス・バッファをバイパス状態にする手段と、
前記バイパス・バッファのバイパス状態で、異常発生信号RXD_ERR1を受けたときから一定時間tT2経過後に該受信異常信号RXD_ERR1が受信異常無しのときは異常発生による自モジュールのバス切り離しを継続し、該受信異常信号RXD_ERR1が受信異常有りのときは自モジュールをシステムバスに再接続する手段とを備えたことを特徴とするモジュールのバス接続/切り離し装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009085918A JP2010238000A (ja) | 2009-03-31 | 2009-03-31 | モジュールのバス接続/切り離し装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009085918A JP2010238000A (ja) | 2009-03-31 | 2009-03-31 | モジュールのバス接続/切り離し装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010238000A true JP2010238000A (ja) | 2010-10-21 |
Family
ID=43092253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009085918A Pending JP2010238000A (ja) | 2009-03-31 | 2009-03-31 | モジュールのバス接続/切り離し装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010238000A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017068796A (ja) * | 2015-10-02 | 2017-04-06 | 株式会社ジェイテクト | プログラマブルコントローラ |
CN110768815A (zh) * | 2018-07-27 | 2020-02-07 | 汉能移动能源控股集团有限公司 | 切换信号线的方法和太阳能系统 |
EP3703320A1 (en) | 2019-02-28 | 2020-09-02 | Kabushiki Kaisha Yaskawa Denki | Slave device and communication system |
-
2009
- 2009-03-31 JP JP2009085918A patent/JP2010238000A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017068796A (ja) * | 2015-10-02 | 2017-04-06 | 株式会社ジェイテクト | プログラマブルコントローラ |
CN110768815A (zh) * | 2018-07-27 | 2020-02-07 | 汉能移动能源控股集团有限公司 | 切换信号线的方法和太阳能系统 |
CN110768815B (zh) * | 2018-07-27 | 2023-10-10 | 东君新能源有限公司 | 切换信号线的方法和太阳能系统 |
EP3703320A1 (en) | 2019-02-28 | 2020-09-02 | Kabushiki Kaisha Yaskawa Denki | Slave device and communication system |
US11245548B2 (en) | 2019-02-28 | 2022-02-08 | Kabushiki Kaisha Yaskawa Denki | Slave device and communication system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120137159A1 (en) | Monitoring system and method of power sequence signal | |
JP2006260259A (ja) | 情報処理システムの制御方法、情報処理システム、情報処理システムの制御プログラム、冗長構成制御装置 | |
US8509057B2 (en) | Communication system, test apparatus, communication apparatus, communication method and test method | |
US20160149835A1 (en) | Relay Apparatus | |
JP2010238000A (ja) | モジュールのバス接続/切り離し装置 | |
KR20150018993A (ko) | Bms의 페일 세이프 장치 및 방법 | |
CN110469529A (zh) | 服务器风扇控制系统 | |
JP2012068907A (ja) | バス接続回路及びバス接続方法 | |
US10621024B2 (en) | Signal pairing for module expansion of a failsafe computing system | |
JP5234374B2 (ja) | 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル | |
JP2007293678A (ja) | 共用バス接続診断装置 | |
KR101512921B1 (ko) | 프로그래머블 로직 컨트롤러 | |
CN112291128B (zh) | 基于总线的通信系统、片上系统和用于其的方法 | |
JP4935336B2 (ja) | システムバスのインタフェース | |
US11973636B2 (en) | Performing network communication regardless of state of network connected device | |
JPH1165603A (ja) | 二重化プロセス入出力装置 | |
JP2009187284A (ja) | ボード間接続監視装置 | |
JP3261014B2 (ja) | データ処理システムにおけるモジュール交換方法および自己診断方法 | |
JP2009003729A (ja) | データ処理システム | |
JP2009130536A (ja) | 回線接続装置及び通信システム | |
WO2016202390A1 (en) | Power generation plant monitoring apparatus and monitoring system | |
JP2004334548A (ja) | 分散型監視制御システムの故障監視システム | |
JP2007171019A (ja) | 電子回路および接続診断回路 | |
JP2800765B2 (ja) | 光バースト信号出力制御回路 | |
JP5203649B2 (ja) | 集積回路及び回路基板 |