JP2010226266A - ２値化回路 - Google Patents

Abstract

【課題】 入力信号を２値化する２値化回路を提供する。
【解決方法】 ２値化回路１０は、入力端子２０と基本クロック端子２２と判定クロック端子２３とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６と遅れ出力端子２８とピークホールド回路３０とボトムホールド回路４０と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０を備えている。２値化回路１０では、停止判定信号が入力信号の停止期間を検出し、この停止期間にピークホールド回路３０とボトムホールド回路４０が、各々の記憶値を入力信号に追従して変化させる。これによって、停止期間に、入力信号がピークホールド回路３０とボトムホールド回路４０の記憶値から算出される閾値を越えて変化することが抑制され、停止期間に２値化出力が反転することが抑制される。
【選択図】 図１

Description

本発明は、時間に対して変化する入力信号を２値化する２値化回路に関する。

磁性体回転時における、磁性体表面の凹凸の違いによる磁界の変化により生じる電気信号のような、時間に対して変化する入力信号を２値化する２値化回路が知られている。このような２値化回路では、入力信号を測定し、ピークホールド回路とボトムホールド回路等のホールド回路を利用して、測定した入力信号のピーク電圧とボトム電圧を検出する。そして、入力信号のピーク電圧とボトム電圧の中間値を求め、その中間値を閾値電圧に利用して入力信号を２値化する。入力信号を正確に２値化するためには、入力信号のピーク電圧とボトム電圧の双方を正確に検出する技術が必要とされる。

入力信号の中には、短周期で変化する電圧に長周期で変化する電圧が重畳していることがある。
図１９（ａ）は、長周期で変化する電圧が低下傾向にある時に測定される入力信号を例示している。この場合、短周期で変化する入力信号のピーク電圧を検出する必要がある。
図１９（ｂ）は、長周期で変化する電圧が上昇傾向にある時に測定される入力信号を例示している。この場合でも、短周期で変化する入力信号のボトム電圧を検出する必要がある。
図１９（ａ）の場合、単純なピークホールド回路を用いると、破線で示すピーク電圧Ｖｐ’を検出していまい、短周期で変化する入力信号のピーク電圧を検出することができない。図１９（ｂ）の場合、単純なボトムホールド回路を用いると、破線で示すボトム電圧Ｖｂ’を検出していまい、短周期で変化する入力信号のボトム電圧を検出することができない。

特許文献１に、入力信号の各々のピーク電圧と入力信号の各々のボトム電圧の双方を正確に検出する回路が開示されている。
特許文献１のピークホールド回路は、第１記憶回路を備えており、第１記憶回路の記憶値よりも入力端子の電圧の方が高い場合は第１記憶回路の記憶値を増加させる。また、第１記憶回路は、外部から入力されるクロック信号の入力に同期して記憶値を減少させる。特許文献１のボトムホールド回路は、第２記憶回路を備えており、第２記憶回路の記憶値よりも入力端子の電圧の方が低い場合は第２記憶回路の記憶値を減少させる。また、第２記憶回路は、外部から入力されるクロック信号の入力に同期して記憶値を増加させる。

特許文献１の技術では、外部から入力されるクロック信号に基づいて第１記憶回路と第２記憶回路の記憶値を変化させる。すなわち、図１９（ａ）に実線で示すように、長周期で変化する電圧が低下傾向にある場合には、第１記憶回路の記憶値を減少させて、短周期で変化する入力電圧のピーク電圧の下降に備える。これによって、ピークホールド回路で保持される電圧をピーク電圧の低下に合せて減少させることができる。
同様に、図１９（ｂ）に実線で示すように、長周期で変化する電圧が上昇傾向にある場合には、第２記憶回路の記憶値を増加させて、短周期で変化する入力電圧のボトム電圧の上昇に備える。これによって、ボトムホールド回路で保持される電圧をボトム電圧の上昇に合せて増加させることができる。

特開２００７−１７８４９８号公報

入力信号では、所定期間内に入力信号が閾値電圧を超えて変化する運転期間と、所定期間に亘って入力信号が閾値電圧を超えて変化しない停止期間が繰り返されることがある。このような入力信号を上記の２値化回路に入力すると、運転期間では、所定期間内に入力信号が閾値電圧を超えて変化し、出力信号が反転する。また、停止期間では、所定期間に亘って入力信号が閾値電圧を超えて変化せず、出力信号が反転しないため、検出対象の状態を検出できるように思われる。さらに、出力信号が所定期間に反転しないことで、入力信号が停止期間であることも検出することができるように思われる。

特許文献１の２値化回路では、ピーク電圧の減少によってピーク電圧と入力信号が同電位となるまでの時間に比べて停止期間が長い場合、停止期間においてピーク電圧と入力信号が一致する。同様に、ボトム電圧の上昇によってボトム電圧と入力信号が同電位となるまでの時間に比べて停止期間が長い場合、停止期間においてボトム電圧と入力信号が一致する。ピーク電圧とボトム電圧と入力信号が一致した場合、閾値電圧と入力信号が一致し、２値化回路の出力電圧が不安定となる。例えば、入力信号に低電圧側に振れるノイズが重畳した場合、入力信号が閾値電圧を超えて低下し、２値化回路の出力信号が反転する。また、入力信号に高電圧側に振れるノイズが重畳した場合、入力信号が閾値電圧を超えて上昇し、２値化回路の出力信号が反転する。さらに、再回転直後の１エッジ目の２値化信号が検出できない場合がある。このように、２値化回路の出力信号が誤って反転したり、失われる問題があり、検出対象の状態を正しく検出することができない。さらにこの場合、２値化回路の出力信号に基づいて停止期間を検出することもできない。

本発明は上記の課題を解決する。すなわち本発明は、２値化回路の出力信号に基づいて検出対象の状態を正しく検出し、入力信号の運転期間と停止期間を精度良く検出することができる技術を提供することを目的としている。

本発明は、時間に対して変化する入力信号を２値化する２値化回路に具現化される。この２値化回路は、停止判定回路と、ピークホールド回路と、ボトムホールド回路と、２値化判定回路を備えている。
ピークホールド回路は、第１記憶回路を備えており、第１記憶回路の記憶値を２値化判定回路に出力している。ピークホールド回路は、入力信号の電圧が第１記憶回路の記憶値より高い間は第１記憶回路の記憶値を増加させる処理を実行する。また、停止判定回路からの停止判定信号がオンする場合に、入力信号の電圧が第１記憶回路の記憶値より低い間に亘って、入力信号の変化に追従して第１記憶回路の記憶値を変化させる処理を実行する。

ボトムホールド回路は、第２記憶回路を備えており、第２記憶回路の記憶値を２値化判定回路に出力している。ボトムホールド回路は、入力信号の電圧が第２記憶回路の記憶値より低い間は第２記憶回路の記憶値を減少させる処理を実行する。また、停止判定回路からの停止判定信号がオンする場合に、入力信号の電圧が第１記憶回路の記憶値より高い間に亘って、入力信号の変化に追従して第２記憶回路の記憶値を変化させる処理を実行する。

２値化判定回路は、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化した出力信号を出力端子に出力する。
また、停止判定回路は、所定期間内に出力信号が反転する場合はオフし、所定期間に亘って出力信号が反転しない場合はオンする停止判定信号をピークホールド回路とボトムホールド回路に出力する。

上記の２値化回路では、停止判定信号がオフする運転期間において、入力信号の電圧が第１記憶回路の記憶値より高い間は、ピークホールド回路の第１記憶回路の記憶値を増加させる。また、入力信号の電圧が第２記憶回路の記憶値より低い間は、ボトムホールド回路の第２記憶回路の記憶値を減少させる。これによって、運転期間において、第１記憶回路に入力信号の電圧のピーク値をピークホールド回路に記憶することができ、また、第２記憶回路に入力信号の電圧のボトム値をボトムホールド回路に記憶することができる。

また、上記のピークホールド回路とボトムホールド回路では、停止判定信号がオンする停止期間において、各々の記憶値が入力信号の変化に追従して変化する。
この２値化回路によれば、停止期間において、入力信号が閾値を越えて変化することが抑制される。これによって、停止期間に２値化回路の出力信号が反転することが抑制され、検出対象の状態を正しく検出できる。さらに、２値化回路の出力信号に基づいて運転期間と停止期間を精度良く検出することができる。

本発明の２値化回路は、下記のように表すことができる。本発明の２値化回路は、入力信号を入力する入力端子と、出力信号を出力する出力端子と、停止判定回路と、ピークホールド回路と、ボトムホールド回路と、２値化判定回路を備えている。
ピークホールド回路は、入力端子と停止判定回路と２値化判定回路に接続されている。ピークホールド回路は、第１記憶回路を備えており、第１記憶回路の記憶値を２値化判定回路に出力するとともに、少なくとも下記の３つの処理を実行する。
（１）停止判定回路からの停止判定信号がオフする場合に、入力信号の電圧が第１記憶回路の記憶値より高い間に亘って第１記憶回路の記憶値を増加させる。
（２）停止判定回路からの停止判定信号がオンし、第１記憶回路の記憶値が入力信号の電圧よりも低い場合に、第１記憶回路の記憶値を増加させる。
（３）停止判定回路からの停止判定信号がオンし、第１記憶回路の記憶値が入力信号の電圧よりも高い場合に、入力信号の変化に追従して第１記憶回路の記憶値を変化させる。

ボトムホールド回路は、入力端子と停止判定回路と２値化判定回路に接続されている。ボトムホールド回路は、第２記憶回路を備えており、第２記憶回路の記憶値を２値化判定回路に出力するとともに、少なくとも下記の３つの処理を実行する。
（１）停止判定回路からの停止判定信号がオフする場合に、入力信号の電圧が第２記憶回路の記憶値より低い間に亘って第２記憶回路の記憶値を減少させる。
（２）停止判定回路からの停止判定信号がオンし、第２記憶回路の記憶値が入力信号の電圧よりも高い場合に、第２記憶回路の記憶値を減少させる。
（３）停止判定回路からの停止判定信号がオンし、第２記憶回路の記憶値が入力信号の電圧よりも低い場合に、入力信号の変化に追従して第２記憶回路の記憶値を変化させる。

２値化判定回路は、入力端子と出力端子とピークホールド回路とボトムホールド回路に接続されている。２値化判定回路は、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化した出力信号を出力端子に出力する処理を実行する。

停止判定回路は、入力端子と出力端子とピークホールド回路とボトムホールド回路に接続されている。停止判定回路は、所定期間内に出力信号が反転する場合はオフし、所定期間に亘って出力信号が反転しない場合はオンする停止判定信号をピークホールド回路とボトムホールド回路に出力する。

上記の停止判定回路では、所定期間内に出力信号が反転する運転期間において停止判定信号がオフし、所定期間に亘って出力信号が反転しない停止期間において停止判定信号がオンする。上記の２値化回路では、停止判定信号がオンしている停止期間において、第１記憶回路の記憶値が入力信号よりも高く、第２記憶回路の記憶値が入力信号よりも低い状態を形成するとともに、第１記憶回路の記憶値と第２記憶回路の記憶値を入力信号に追従して変化させる。

上記の２値化回路によれば、停止期間において、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値を入力信号に追従して変化させることができる。そのため、停止期間に２値化回路の出力信号が反転することが抑制され、検出対象の状態を正しく検出できる。

上記の２値化回路では、入力信号検出回路を備えていることが好ましい。入力信号検出回路は、入力端子とピークホールド回路とボトムホールド回路に接続されている。入力信号検出回路は、第３記憶回路を備えており、第３記憶回路の記憶値が入力信号の電圧よりも高い場合はオンし、第３記憶回路の記憶値が入力信号の電圧よりも低い場合はオフする検出信号をピークホールド回路とボトムホールド回路に出力する。また、入力信号の変化に追従して第３記憶回路の記憶値を変化させる。
さらに上記の２値化回路では、第１記憶回路と第２記憶回路と第３記憶回路が、デジタル化した電圧を記憶する手段を備えている。つまり、第３記憶回路は入力信号をデジタル化して第３記憶回路に記憶する。同様に、第１記憶回路は入力信号のピーク値をデジタル化して第１記憶回路に記憶する。第２記憶回路は入力信号のボトム値をデジタル化して第２記憶回路に記憶する。

上記の２値化回路によれば、第１〜第３記憶回路の記憶値がデジタル化されている。そのため、記憶値を変化させる際に、デジタル化された記憶値を変化させればよい。アナログ電圧を変更する必要がなく、処理に必要な時間を短縮することができる。また、一般にアナログ電圧を記憶する回路に比べて、デジタル値を記憶する回路は小型化して形成することができる。そのため、２値化回路を小型化して形成することができる。

上記の２値化回路では、第１クロック端子と第２クロック端子を備えていることが好ましい。第１クロック端子は、第１クロック信号を入力するとともに、ピークホールド回路とボトムホールド回路と入力信号検出回路に接続されている。また、第２クロック端子は、第２クロック信号を入力するとともに、ピークホールド回路とボトムホールド回路と入力信号検出回路に接続されている。第１記憶回路と第２記憶回路と第３記憶回路は、各々の記憶値を増加あるいは減少させる際には、第１クロック信号に基づいて各々の記憶値を増加あるいは減少させ、各々の記憶値を入力信号の変化に追従して変化させる際には、第２クロック信号に基づいて各々の記憶値を変化させる。
上記の２値化回路によれば、第１記憶回路と第２記憶回路と第３記憶回路において、各々の記憶値を増加あるいは減少させる際の変化速度と、各々の記憶値を入力信号の変化に追従して変化させる際の変化速度を別々に設定することができる。これにより、それぞれの状況に応じて変化速度を設定することができ、第１記憶回路の記憶値と第２記憶回路の記憶値を入力信号に精度良く追従させることができる。

本発明は、下記に示す２値化回路にも具現化される。本発明の第２の２値化回路は、停止判定回路と、ピークホールド回路と、ボトムホールド回路と、２値化判定回路を備えている。
ピークホールド回路は、第１記憶回路を備えており、第１記憶回路の記憶値を２値化判定回路に出力している。ピークホールド回路は、入力信号の電圧が第１記憶回路の記憶値より高い間は第１記憶回路の記憶値を増加させる処理を実行する。また、停止判定回路からの停止判定信号がオンする場合に、入力信号の電圧が第１記憶回路の記憶値より低い間に亘って、入力信号の変化に追従して第１記憶回路の記憶値を変化させる処理を実行する。

ボトムホールド回路は、第２記憶回路を備えており、第２記憶回路の記憶値を２値化判定回路に出力している。ボトムホールド回路は、入力信号の電圧が第２記憶回路の記憶値より低い間は第２記憶回路の記憶値を減少させる処理を実行する。また、停止判定回路からの停止判定信号がオンする場合に、入力信号の電圧が第１記憶回路の記憶値より高い間に亘って、入力信号の変化に追従して第２記憶回路の記憶値を変化させる処理を実行する。

２値化判定回路は、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化した出力信号を出力端子に出力する。
停止判定回路は、所定期間内に出力信号が反転する場合はオフし、所定期間に亘って出力信号が反転しない場合はオンする停止判定信号をピークホールド回路とボトムホールド回路に出力する。

上記の２値化回路ではさらに、停止期間において、ピークホールド回路とボトムホールド回路が各々の記憶値を入力信号の変化に追従して変化させるのに先立って、第１記憶回路の記憶値と第２記憶回路の記憶値のいずれか一方を入力信号の電圧に略一致させる処理を実行する。
この２値化回路によれば、停止期間において、ピークホールド回路とボトムホールド回路が各々の記憶値を変化させる際に、第１記憶回路の記憶値と第２記憶回路の記憶値のいずれか一方で入力信号の変化を検出する。これによって、停止期間に２値化回路で行われる処理を簡素化することができる。また、入力信号の変化を検出するための回路を用意する必要がない。このため、回路の構成を簡略化できる。

本発明の第２の２値化回路は、下記のように表すことができる。本発明の第２の２値化回路は、入力信号を入力する入力端子と、出力信号を出力する出力端子と、停止判定回路と、ピークホールド回路と、ボトムホールド回路と、２値化判定回路を備えている。
ピークホールド回路は、入力端子と出力端子と停止判定回路と２値化判定回路に接続されている。ピークホールド回路は、第１記憶回路を備えており、第１記憶回路の記憶値を２値化判定回路に出力するとともに、少なくとも下記の３つの処理を実行する。
（１）入力信号の電圧が第１記憶回路の記憶値より高い間に亘って第１記憶回路の記憶値を増加させる。
（２）停止判定回路からの停止判定信号がオフからオンに遷移し、その時の２値化判定回路からの出力信号がハイである場合に、第１記憶回路の記憶値を減少させ、第１記憶回路の記憶値を入力信号の電圧よりも低くした後に、入力信号の変化に追従して第１記憶回路の記憶値を変化させる。
（３）停止判定回路からの停止判定信号がオフからオンに遷移し、その時の２値化判定回路からの出力信号がローである場合に、ボトムホールド回路の第２記憶回路の記憶値を入力信号の電圧よりも高くした後に、第２記憶回路の記憶値の変化に追従して第１記憶回路の記憶値を変化させる。
ここで「出力信号がハイ」とは、後述する２値化判定回路において、入力信号の電圧が閾値よりも高い状態を示しており、「出力信号がロー」とは、後述する２値化判定回路において、入力信号の電圧が閾値よりも低い状態を示している。

ボトムホールド回路は、入力端子と出力端子と停止判定回路と２値化判定回路に接続されている。ボトムホールド回路は、第２記憶回路を備えており、第２記憶回路の記憶値を２値化判定回路に出力するとともに、少なくとも下記の３つの処理を実行する。
（１）入力信号の電圧が第２記憶回路の記憶値より低い間に亘って第２記憶回路の記憶値を減少させる。
（２）停止判定回路からの停止判定信号がオフからオンに遷移し、その時の２値化判定回路からの出力信号がハイである場合に、ピークホールド回路の第１記憶回路の記憶値を入力信号の電圧よりも低くした後に、第１記憶回路の記憶値の変化に追従して第２記憶回路の記憶値を変化させる。
（３）停止判定回路からの停止判定信号がオフからオンに遷移し、その時の２値化判定回路からの出力信号がローである場合に、第２記憶回路の記憶値を増加させ、第２記憶回路の記憶値を入力信号の電圧よりも高くした後に、入力信号の変化に追従して第２記憶回路の記憶値を変化させる。

２値化判定回路は、入力端子と出力端子とピークホールド回路とボトムホールド回路に接続されている。２値化判定回路は、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化した出力信号を出力端子に出力する処理を実行する。

停止判定回路は、入力端子と出力端子とピークホールド回路とボトムホールド回路に接続されている。停止判定回路は、所定期間内に出力信号が反転する場合はオフし、所定期間に亘って出力信号が反転しない場合はオンする停止判定信号をピークホールド回路とボトムホールド回路に出力する。

上記の停止判定回路では、停止判定信号がオンする停止期間において、第１記憶回路の記憶値と第２記憶回路の記憶値を入力信号に追従して変化させる。
上記の２値化回路によれば、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値を入力信号に追従して変化させることができる。これによって、停止期間に２値化回路の出力信号が反転することが抑制され、検出対象の状態を正しく検出できる。さらに、２値化回路の出力信号に基づいて入力信号の運転期間と停止期間を精度良く検出することができる。

また上記の２値化回路では、停止期間に第１記憶回路の記憶値と第２記憶回路の記憶値を入力信号に追従して変化させるに先立って、下記の処理を実行する。
（１）２値化回路からの出力信号がハイの場合、つまり入力信号の電圧が閾値よりも高い場合に、第１記憶回路の記憶値を減少させ、第１記憶回路の記憶値と入力信号の電圧を略一致させる。
（２）２値化回路からの出力信号がローの場合、つまり入力信号の電圧が閾値よりも低い場合に、第２記憶回路の記憶値を増加させ、第２記憶回路の記憶値と入力信号の電圧を略一致させる。

上記の２値化回路では、入力信号の電圧が閾値よりも高い場合に、第１記憶回路の記憶値を入力信号の電圧に略一致させる。これによって、停止期間に第１記憶回路の記憶値と第２記憶回路の記憶値を入力信号に追従して変化させる際に、第１記憶回路の記憶値で入力信号の変化を検出できる。このため、入力信号の停止期間に、２値化回路で行われる処理を簡素化することができる。また、入力信号の変化を検出するための回路を用意する必要がない、このため回路を簡略化することができる。
同様に、入力信号が閾値よりも低い場合に、第２記憶回路の記憶値を入力信号の電圧に略一致させる。これによって、停止期間に第１記憶回路の記憶値と第２記憶回路の記憶値を入力信号に追従して変化させる際に、第２記憶回路の記憶値で入力信号の変化を検出できる。このため、入力信号の停止期間に、２値化回路で行われる処理を簡素化することができる。また、入力信号の変化を検出するための回路を用意する必要がない、このため回路を簡略化することができる。

上記の２値化回路では、第１電圧判定回路と第２電圧判定回路を備えていることが好ましい。第１電圧判定回路は、出力端子とピークホールド回路と停止判定回路に接続されている。第１電圧判定回路は、停止判定信号がオンした直後に、２値化回路からの出力がハイの場合において、第１記憶回路の記憶値が入力信号の電圧よりも低くなった時に、反転するピークホールド値一致信号をピークホールド回路に出力する。第２電圧判定回路は、出力端子とボトムホールド回路と停止判定回路に接続されている。第２電圧判定回路は、停止判定信号がオンした直後に、２値化回路からの出力がハイの場合において、第２記憶回路の記憶値が入力信号の電圧よりも高くなった時に、反転するボトムホールド値一致信号をボトムホールド回路に出力する。
上記の２値化回路によれば、第１記憶回路の記憶値が入力信号と略一致するタイミングを、ピークホールド値一致信号を用いて精度良く検出することができる。また、第２記憶回路の記憶値が入力信号と略一致するタイミングを、ボトムホールド値一致信号を用いて精度良く検出することができる。

上記の２値化回路では、第１クロック端子と第２クロック端子を備えていることが好ましい。第１クロック端子は、第１クロック信号を入力するとともに、ピークホールド回路とボトムホールド回路に接続されている。また、第２クロック端子は、第２クロック信号を入力するとともに、ピークホールド回路とボトムホールド回路に接続されている。第１記憶回路と第２記憶回路は、各々の記憶値を増加あるいは減少させる際には、第１クロック信号に基づいて各々の記憶値を増加あるいは減少させ、各々の記憶値を入力信号の変化に追従して変化させる際には、第２クロック信号に基づいて各々の記憶値を変化させる。
上記の２値化回路によれば、第１記憶回路と第２記憶回路において、各々の記憶値を増加あるいは減少させる際の変化速度と、各々の記憶値を入力信号の変化に追従して変化させる際の変化速度を別々に設定することができる。これにより、それぞれの状況に応じて変化速度を設定することができ、第１記憶回路の記憶値と第２記憶回路の記憶値を入力信号に精度良く追従させることができる。

上記の２つの２値化回路では、第３クロック端子を備えていることが好ましい。第３クロック端子は、第３クロック信号を入力するとともに、停止判定回路に接続されている。停止判定回路は、第３クロック信号の周期に基づいて所定期間を決定する。
上記の２値化回路によれば、出力信号が反転したか否かを判定する所定期間を、外部から入力する第３クロック信号を用いて設定することができる。

本発明によれば、入力信号の停止期間に２値化回路の出力信号が反転することが抑制される。これによって、検出対象の状態を正しく検出できる。さらに、入力信号の運転期間と停止期間を精度良く検出することができる。

２値化回路１０の回路図を示す。 入力信号検出回路１３０の回路図を示す。 ピークホールド回路３０の回路図を示す。 ボトムホールド回路４０の回路図を示す。 ２値化回路１０のフローチャートを示す。 ２値化回路１０のフローチャートを示す。 ２値化判定回路１２０の回路図を示す。 ２値化判定回路１２０の動作を説明する図である。 停止判定回路１４０の回路図を示す。 ２値化回路１０の効果を説明する図である。 ２値化回路２１０の回路図を示す。 ピークホールド回路２３０の回路図を示す。 ボトムホールド回路２４０の回路図を示す。 ２値化回路２１０のフローチャートを示す。 停止／電圧判定回路３４０の回路図を示す。 制御信号生成回路３３０の回路図を示す。 ピークフラグ信号Ｆｐとボトムフラグ信号Ｆｂの反転動作を説明する図である。 ２値化回路２１０の効果を説明する図である。 従来技術の問題点を説明する図である。

以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）ピークホールド回路は、コンパレータと、ピークカウンタ制御回路と、ピークカウンタと、Ｄ／Ａ変換回路を備えている。
（特徴２）ボトムホールド回路は、コンパレータと、ボトムカウンタ制御回路と、ボトムカウンタと、Ｄ／Ａ変換回路を備えている。
（特徴３）入力信号検出回路は、コンパレータと、入力カウンタ制御回路と、入力カウンタと、Ｄ／Ａ変換回路を備えている。
（特徴４）判定クロック信号は、基本クロック信号を分周して形成される。
（特徴５）温度補償クロック信号は、基本クロック信号を分周して形成される。
（特徴６）温度補償クロック信号の周波数は、判定クロック信号の周波数よりも高い。
（特徴７）入力信号の周波数は、基本クロック信号の周波数よりも低く、判定クロック信号の周波数よりも高く設定されている。

図１に、２値化回路１０を示す。２値化回路１０は、入力端子２０と基本クロック端子２２（第１クロック端子に相当する）と判定クロック端子２３（第３クロック端子に相当する）とリセット端子２４と温度補償クロック端子２５（第２クロック端子に相当する）と２値化出力端子２６（出力端子に相当する）と遅れ出力端子２８とピークホールド回路３０とボトムホールド回路４０と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０を備えている。

入力端子２０は、ピークホールド回路３０とボトムホールド回路４０と２値化判定回路１２０に接続されており、例えば磁気センサなどの外部回路（図示されていない）から入力信号が入力されている。
基本クロック端子２２は、ピークホールド回路３０とボトムホールド回路４０と入力信号検出回路１３０と停止判定回路１４０に接続されており、外部回路から基本クロック信号Ｃｌ１が入力されている。
判定クロック端子２３は、停止判定回路１４０に接続されており、外部回路から判定クロック信号Ｃｌ３が入力されている。判定クロック信号Ｃｌ３は基本クロック信号Ｃｌ１を分周して形成されており、その周波数は入力信号の周波数よりも低く設定されている。
リセット端子２４は、ピークホールド回路３０とボトムホールド回路４０と入力信号検出回路１３０と停止判定回路１４０に接続されており、外部回路からリセット信号が入力されている。
温度補償クロック端子２５は、ピークホールド回路３０とボトムホールド回路４０と入力信号検出回路１３０に接続されており、外部回路から温度補償クロック信号Ｃｌ２が入力されている。温度補償クロック信号Ｃｌ２は基本クロック信号Ｃｌ１を分周して形成されている。温度補償クロック信号Ｃｌ２の周波数は、判定クロック信号Ｃｌ３の周波数よりも高く設定されており、入力信号の周波数よりも低く設定されている。

入力信号検出回路１３０は、入力端子２０と基本クロック端子２２とリセット端子２４と温度補償クロック端子２５とピークホールド回路３０とボトムホールド回路４０と停止判定回路１４０に接続されている。図２に入力信号検出回路１３０の具体的な構成を示す。入力信号検出回路１３０は、コンパレータ１３１と、入力カウンタ制御回路１３２と、入力カウンタ回路１３３と、Ｄ／Ａ変換回路１３４を備えている。コンパレータ１３１の非反転入力端子１３１ａが入力端子２０に接続されている。コンパレータ１３１の反転入力端子１３１ｂがＤ／Ａ変換回路１３４の出力端子１３４ａに接続されている。コンパレータ１３１の出力端子１３１ｃが入力カウンタ制御回路１３２の入力部１３２ａに接続されているとともに、ピークホールド回路３０とボトムホールド回路４０に接続されている。入力カウンタ制御回路１３２の入力部１３２ａには、上記のコンパレータ１３１の出力端子１３１ｃの他に、基本クロック端子２２と温度補償クロック端子２５と停止判定回路１４０が接続されている。入力カウンタ制御回路１３２の出力部１３２ｂが入力カウンタ回路１３３のＵＰ端子１３３ｂとＤＯＷＮ端子１３３ｃに接続されている。入力カウンタ回路１３３のリセット（ＲＥＳ）入力端子１３３ａがリセット端子２４に接続されている。入力カウンタ回路１３３はＤ／Ａ変換回路１３４に接続されている。Ｄ／Ａ変換回路１３４の出力端子１３４ａはコンパレータ１３１の反転入力端子１３１ｂに接続されている。

コンパレータ１３１では、非反転入力端子１３１ａに入力される電圧Ｖｉｎ（すなわち入力信号の電圧）が、反転入力端子１３１ｂに入力される入力信号検出回路１３０の記憶値Ｖ３よりも高い場合に、出力端子１３１ｃの電圧がハイとなる。他方、電圧Ｖｉｎが記憶値Ｖ３よりも低い場合に、出力端子１３１ｃの電圧がローとなる。
入力カウンタ回路１３３は、デジタル化された入力カウンタ値Ｄｉｎを備えており、リセット端子２４と入力カウンタ制御回路１３２から入力される信号に応じて入力カウンタ値Ｄｉｎを増減させる。即ち、入力カウンタ回路１３３が第３記憶回路に相当し、入力カウンタ回路１３３に記憶されている入力カウンタ値Ｄｉｎが第３記憶回路の記憶値に相当する。入力カウンタ回路１３３では、ＵＰ用入力端子１３３ｂに信号が入力されると、この信号に伴って入力カウンタ回路１３３の入力カウンタ値Ｄｉｎを第１所定値だけ増加させる。ＤＯＷＮ用入力端子１３３ｃに信号が入力されると、この信号に伴って入力カウンタ回路１３３の入力カウンタ値Ｄｉｎを第２所定値だけ減少させる。入力信号検出回路１３０では、リセット端子２４からリセット信号が入力された場合に、入力カウンタ値Ｄｉｎを初期値にリセットする。

入力信号検出回路１３０は、停止判定回路１４０から入力される停止判定信号に基づいて、入力カウンタ値Ｄｉｎを下記のように制御する。
（１）停止判定信号がオフの場合
図５（ａ）に示すように、コンパレータ１３１から入力される電圧Ｖｃｏｍｉｎに基づいて入力カウンタ回路１３３の入力カウンタ値Ｄｉｎを制御する。電圧Ｖｃｏｍｉｎがハイ（すなわち電圧Ｖｉｎが記憶値Ｖ３よりも高い）の場合（Ｓ１０においてＹＥＳ）には、基本クロック信号Ｃｌ１の立ち上がりに同期して入力カウンタ値Ｄｉｎを第１所定値（ここでは「１」）だけ増加させる（Ｓ１２）。また、電圧Ｖｃｏｍｉｎがローの場合（Ｓ１０においてＮＯ）には、基本クロック信号Ｃｌ１の立ち上がりに同期して入力カウンタ値Ｄｉｎを第２所定値（ここでは「１」）だけ減少させる（Ｓ１４）。
（２）停止判定信号がオンの場合
図６（ａ）に示すように、電圧Ｖｃｏｍｉｎに基づいて入力カウンタ回路１３３の入力カウンタ値Ｄｉｎを制御する。電圧Ｖｃｏｍｉｎがハイの場合（Ｓ４０において（１）ＹＥＳ）に、温度補償クロック信号Ｃｌ２が立ち下がった（Ｓ４０において（２）ＹＥＳ）場合には基本クロック信号Ｃｌ１の立ち上がりに同期して入力カウンタ値Ｄｉｎを第１所定値だけ増加させるとともに、後述するピークホールド回路３０のピークカウンタ値Ｄｐとボトムホールド回路４０のボトムカウンタ値Ｄｂを第１所定値だけ増加させる（Ｓ４２）。また、電圧Ｖｃｏｍｉｎがローの場合（Ｓ４０において（１）ＮＯ）に、温度補償クロック信号Ｃｌ２が立ち下がった（Ｓ４０において（２）ＹＥＳ）場合には基本クロック信号Ｃｌ１の立ち上がりに同期して入力カウンタ値Ｄｉｎを第２所定値だけ減少させるとともに、後述するピークホールド回路３０のピークカウンタ値Ｄｐとボトムホールド回路４０のボトムカウンタ値Ｄｂを第２所定値だけ減少させる（Ｓ４４）。
上記の処理によって、入力信号の電圧Ｖｉｎが入力信号検出回路１３０の記憶値Ｖ３に記憶される。

入力信号検出回路１３０は、停止判定信号がオフする運転期間に、基本クロック信号Ｃｌ１に同期して入力信号検出回路１３０の入力カウンタ値Ｄｉｎを制御し、停止判定信号がオンする停止期間に、温度補償クロック信号Ｃｌ２の立ち下がりのタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期して入力信号検出回路１３０の入力カウンタ値Ｄｉｎを制御する。これによって、運転期間の入力信号の電圧Ｖｉｎの変化を、入力信号検出回路１３０の記憶値Ｖ３に精度よく記憶することができる。さらに、停止判定信号がオンする停止期間では、温度補償クロック信号Ｃｌ２の立ち下がりのタイミングで入力信号検出回路１３０の記憶値Ｖ３の変化と同様に、ピークカウンタ値Ｄｐとボトムカウンタ値Ｄｂも変化させることにより、停止判定信号がオンする停止期間の温度補償を行うことができる。
入力信号検出回路１３０では、記憶値Ｖ３をデジタル値である入力カウンタ値Ｄｉｎとして記憶する。これによって、記憶値Ｖ３の処理に必要な時間を短縮することができるとともに、入力信号検出回路１３０を小型化して形成することができる。

ピークホールド回路３０は、入力端子２０と基本クロック端子２２とリセット端子２４と温度補償クロック端子２５と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０に接続されている。図３にピークホールド回路３０の具体的な構成を示す。ピークホールド回路３０は、コンパレータ３１と、ピークカウンタ制御回路３２と、ピークカウンタ回路３３と、Ｄ／Ａ変換回路３４を備えている。コンパレータ３１の非反転入力端子３１ａが入力端子２０に接続されている。コンパレータ３１の反転入力端子３１ｂがＤ／Ａ変換回路３４の出力端子３４ａに接続されている。コンパレータ３１の出力端子３１ｃがピークカウンタ制御回路３２の入力部３２ａに接続されている。ピークカウンタ制御回路３２の入力部３２ａには、上記のコンパレータ３１の出力端子３１ｃの他に、基本クロック端子２２と温度補償クロック端子２５と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０が接続されている。ピークカウンタ制御回路３２の出力部３２ｂがピークカウンタ回路３３のＵＰ端子３３ｂと第１ＤＯＷＮ端子３３ｃと第２ＤＯＷＮ端子３３ｄに接続されている。ピークカウンタ回路３３のリセット（ＲＥＳ）入力端子３３ａがリセット端子２４に接続されている。ピークカウンタ回路３３はＤ／Ａ変換回路３４に接続されている。Ｄ／Ａ変換回路３４の出力端子３４ａはコンパレータ３１の反転入力端子３１ｂに接続されているとともに、２値化判定回路１２０に接続されている。

コンパレータ３１では、非反転入力端子３１ａに入力される電圧Ｖｉｎ（すなわち入力信号の電圧）が、反転入力端子３１ｂに入力されるピークホールド回路３０の記憶値Ｖ１よりも高い場合に、出力端子３１ｃの電圧がハイとなる。他方、電圧Ｖｉｎが記憶値Ｖ１よりも低い場合に、出力端子３１ｃの電圧がローとなる。
ピークカウンタ回路３３は、デジタル化されたピークカウンタ値Ｄｐを備えており、リセット端子２４とピークカウンタ制御回路３２から入力される信号に応じてピークカウンタ値Ｄｐを増減させる。即ち、ピークカウンタ回路３３が第１記憶回路に相当し、ピークカウンタ回路３３に記憶されているピークカウンタ値Ｄｐが第１記憶回路の記憶値に相当する。ピークカウンタ回路３３では、ＵＰ用入力端子３３ｂに信号が入力されると、この信号に伴ってピークカウンタ回路３３のピークカウンタ値Ｄｐを第１所定値だけ増加させる。第１ＤＯＷＮ用入力端子３３ｃに信号が入力されると、この信号に伴ってピークカウンタ回路３３のピークカウンタ値Ｄｐを第２所定値だけ減少させる。第２ＤＯＷＮ用入力端子３３ｄに信号が入力されると、この信号に伴ってピークカウンタ回路３３のピークカウンタ値Ｄｐを第３所定値だけ減少させる。ピークホールド回路３０では、リセット端子２４からリセット信号が入力された場合に、ピークカウンタ値Ｄｐを初期値にリセットする。

ピークホールド回路３０は、停止判定回路１４０から入力される停止判定信号に基づいて、ピークカウンタ値Ｄｐを下記のように制御する。
（１）停止判定信号がオフの場合
図５（ｂ）に示すように、コンパレータ３１から入力される電圧Ｖｃｏｍｐと２値化判定回路１２０から入力されるピークホールド値減少信号Ｖθ１に基づいてピークカウンタ回路３３のピークカウンタ値Ｄｐを制御する。電圧Ｖｃｏｍｐがハイ（すなわち電圧Ｖｉｎが記憶値Ｖ１よりも高い）の場合（Ｓ２０において（１）ＹＥＳ）には、基本クロック信号Ｃｌ１の立ち上がりに同期してピークカウンタ値Ｄｐを第１所定値だけ増加させる（Ｓ２２）。また、電圧Ｖｃｏｍｐがローであり、ピークホールド値減少信号Ｖθ１がローからハイに反転した場合（Ｓ２０において（１）ＮＯ（２）ＹＥＳ）には、基本クロック信号Ｃｌ１の立ち上がりに同期してピークカウンタ値Ｄｐを第３所定値（ここでは「ｍ」）だけ減少させる（Ｓ２４）。
（２）停止判定信号がオンの場合
図６（ａ）、（ｂ）に示すように、コンパレータ３１、１３１から入力される電圧Ｖｃｏｍｉｎ、Ｖｃｏｍｐに基づいてピークカウンタ回路３３のピークカウンタ値Ｄｐを制御する。図６（ａ）を用いて前述したように、電圧Ｖｃｏｍｉｎがハイの場合には、温度補償クロック信号Ｃｌ２の立ち下がりのタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してピークカウンタ値Ｄｐを第１所定値だけ増加させる。また、電圧Ｖｃｏｍｉｎがローの場合には、温度補償クロック信号Ｃｌ２の立ち下がりのタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してピークカウンタ値Ｄｐを第２所定値だけ減少させる。それに加えて、電圧Ｖｃｏｍｐがハイの場合（Ｓ５０において（１）ＹＥＳ）で、温度補償クロック信号Ｃｌ２の立ち下がりがない（Ｓ５０において（２）ＮＯ）場合には基本クロック信号Ｃｌ１の立ち上がりに同期してピークカウンタ値Ｄｐを第１所定値だけ増加させる（Ｓ５２）。
本実施例のピークホールド回路３０では、停止判定信号がオンしている停止期間においても入力信号の電圧Ｖｉｎがピークホールド回路３０の記憶値Ｖ１よりも高くなった場合には、基本クロック信号Ｃｌ１に同期して記憶値Ｖ１を入力信号の電圧Ｖｉｎに追従させる。

ピークホールド回路３０は、停止判定信号がオフする運転期間に、２値化判定回路１２０からのピークホールド値減少信号Ｖθ１の立ち上がりのタイミングでピークカウンタ回路３３のピークカウンタ値Ｄｐを減少する。そのため、入力信号の電圧Ｖｉｎが短周期の変動成分とともに長周期の変動成分を含んでおり、これによって入力信号の電圧Ｖｉｎのピーク電圧が緩慢に減少していく場合でも、短周期で変化するピーク電圧をピークホールド回路３０に記憶することができる。また、停止判定信号がオンする停止期間に、ピークホールド回路３０の記憶値Ｖ１が入力信号の電圧Ｖｉｎよりも高い状況を形成するとともに、温度補償クロック信号Ｃｌ２の立ち下がりのタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してピークホールド回路３０の記憶値Ｖ１を入力信号の電圧Ｖｉｎに追従させる。これによってピークホールド回路３０の記憶値Ｖ１と入力信号の電圧Ｖｉｎを一定の電位差に保つことができる。
ピークホールド回路３０では、記憶値Ｖ１をデジタル値であるピークカウンタ値Ｄｐとして記憶する。これによって、記憶値Ｖ１の処理に必要な時間を短縮することができるとともに、ピークホールド回路３０を小型化して形成することができる。

ボトムホールド回路４０は、入力端子２０と基本クロック端子２２とリセット端子２４と温度補償クロック端子２５と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０に接続されている。図４にボトムホールド回路４０の具体的な構成を示す。ボトムホールド回路４０は、コンパレータ４１と、ボトムカウンタ制御回路４２と、ボトムカウンタ回路４３と、Ｄ／Ａ変換回路４４を備えている。コンパレータ４１の反転入力端子４１ｂが入力端子２０に接続されている。コンパレータ４１の非反転入力端子４１ａがＤ／Ａ変換回路４４の出力端子４４ａに接続されている。コンパレータ４１の出力端子４１ｃがボトムカウンタ制御回路４２の入力部４２ａに接続されている。ボトムカウンタ制御回路４２の入力部４２ａには、上記のコンパレータ４１の出力端子４１ｃの他に、基本クロック端子２２と温度補償クロック端子２５と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０が接続されている。ボトムカウンタ制御回路４２の出力部４２ｂがボトムカウンタ回路４３のＤＯＷＮ端子４３ｂと第１ＵＰ端子４３ｃと第２ＵＰ端子４３ｄに接続されている。ボトムカウンタ回路４３のリセット（ＲＥＳ）入力端子４３ａがリセット端子２４に接続されている。ボトムカウンタ回路４３はＤ／Ａ変換回路４４に接続されている。Ｄ／Ａ変換回路４４の出力端子４４ａはコンパレータ４１の非反転入力端子４１ａに接続されているとともに、２値化判定回路１２０に接続されている。

コンパレータ４１では、反転入力端子４１ｂに入力される電圧Ｖｉｎ（すなわち入力信号の電圧）が、非反転入力端子４１ａに入力されるボトムホールド回路４０の記憶値Ｖ２よりも低い場合に、出力端子４１ｃの電圧がハイとなる。他方、電圧Ｖｉｎが記憶値Ｖ２よりも高い場合に、出力端子４１ｃの電圧がローとなる。ボトムカウンタ回路４３は、デジタル化されたボトムカウンタ値Ｄｂを備えており、リセット端子２４とボトムカウンタ制御回路４２から入力される信号に応じてボトムカウンタ値Ｄｂを増減させる。即ち、ボトムカウンタ回路４３が第２記憶回路に相当し、ボトムカウンタ回路４３に記憶されているボトムカウンタ値Ｄｂが第２記憶回路の記憶値に相当する。ボトムカウンタ回路４３では、ＤＯＷＮ用入力端子４３ｂに信号が入力されると、この信号に伴ってボトムカウンタ回路４３のボトムカウンタ値Ｄｂを第１所定値だけ減少させる。第１ＵＰ用入力端子４３ｃに信号が入力されると、この信号に伴ってボトムカウンタ回路４３のボトムカウンタ値Ｄｂを第２所定値だけ増加させる。第２ＵＰ用入力端子４３ｄに信号が入力されると、この信号に伴ってボトムカウンタ回路４３のボトムカウンタ値Ｄｂを第３所定値だけ増加させる。ボトムホールド回路４０では、リセット端子２４からリセット信号が入力された場合に、ボトムカウンタ値Ｄｂを初期値にリセットする。

ボトムホールド回路４０は、停止判定回路１４０から入力される停止判定信号に基づいて、ボトムカウンタ値Ｄｂを下記のように制御する。
（１）停止判定信号がオフの場合
図５（ｃ）に示すように、コンパレータ４１から入力される電圧Ｖｃｏｍｂと２値化判定回路１２０から入力されるボトムホールド値増加信号Ｖθ２に基づいてボトムカウンタ回路４３のボトムカウンタ値Ｄｂを制御する。電圧Ｖｃｏｍｂがハイ（すなわち電圧Ｖｉｎが記憶値Ｖ２よりも低い）の場合（Ｓ３０において（１）ＹＥＳ）には、基本クロック信号Ｃｌ１の立ち上がりに同期してボトムカウンタ値Ｄｂを第１所定値だけ減少させる（Ｓ３２）。また、電圧Ｖｃｏｍｂがローであり、ボトムホールド値増加信号Ｖθ２がローからハイに反転した場合（Ｓ３０において（１）ＮＯ（２）ＹＥＳ）には、基本クロック信号Ｃｌ１の立ち上がりに同期してボトムカウンタ値Ｄｂを第３所定値だけ増加させる（Ｓ３４）。
（２）停止判定信号がオンの場合
図６（ａ）、（ｃ）に示すように、コンパレータ４１、１３１から入力される電圧Ｖｃｏｍｉｎ、Ｖｃｏｍｂに基づいてボトムカウンタ回路４３のボトムカウンタ値Ｄｂを制御する。図６（ａ）を用いて前述したように、電圧Ｖｃｏｍｉｎがハイの場合には、温度補償クロック信号Ｃｌ２の立ち下がりのタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してボトムカウンタ値Ｄｂを第１所定値だけ増加させる。また、電圧Ｖｃｏｍｉｎがローの場合には、温度補償クロック信号Ｃｌ２の立ち下がりのタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してボトムカウンタ値Ｄｂを第２所定値だけ減少させる。それに加えて、電圧Ｖｃｏｍｂがハイの場合（Ｓ６０において（１）ＹＥＳ）で、温度補償クロック信号Ｃｌ２の立ち下がりがない（Ｓ６０において（２）ＮＯ）場合には基本クロック信号Ｃｌ１の立ち上がりに同期してボトムカウンタ値Ｄｂを第１所定値だけ減少させる（Ｓ６２）。
本実施例のボトムホールド回路４０では、停止判定信号がオンする停止期間においても入力信号の電圧Ｖｉｎがボトムホールド回路４０の記憶値Ｖ２よりも低くなった場合には、基本クロック信号Ｃｌ１に同期して記憶値Ｖ２を入力信号の電圧Ｖｉｎに追従させる。

ボトムホールド回路４０は、停止判定信号がオフする運転期間に、２値化判定回路１２０からのボトムホールド値増加信号Ｖθ２に基づいてボトムカウンタ回路４３のボトムカウンタ値Ｄｂを増加する。そのため、入力信号の電圧Ｖｉｎが短周期の変動成分とともに長周期の変動成分を含んでおり、これによって入力信号の電圧Ｖｉｎのボトム電圧が緩慢に増加していく場合でも、短周期で変化するボトム電圧をボトムホールド回路４０に記憶することができる。また、停止判定信号がオンする停止期間に、ボトムホールド回路４０の記憶値Ｖ２が入力信号の電圧Ｖｉｎよりも低い状況を形成するとともに、温度補償クロック信号Ｃｌ２の立ち下がりのタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してボトムホールド回路４０の記憶値Ｖ２を入力信号の電圧Ｖｉｎに追従させる。これによってボトムホールド回路４０の記憶値Ｖ２と入力信号の電圧Ｖｉｎを一定の電位差に保つことができる。
ボトムホールド回路４０では、記憶値Ｖ２をデジタル値であるボトムカウンタ値Ｄｂとして記憶する。これによって、記憶値Ｖ２の処理に必要な時間を短縮することができるとともに、ボトムホールド回路４０を小型化して形成することができる。

２値化判定回路１２０は、入力端子２０と２値化出力端子２６と遅れ出力端子２８と
とピークホールド回路３０とボトムホールド回路４０に接続されている。図７に２値化判定回路１２０の具体的な構成を示す。２値化判定回路１２０は、閾値演算回路５０と第１比較回路６０と第２比較回路７０と第１選択回路８０と第２選択回路９０と第３選択回路１００と第４選択回路１１０を備えている。２値化判定回路１２０の具体的な構造と機能を、図７を用いて説明する。

図７の左側に、閾値演算回路５０の具体的な構成を示す。閾値演算回路５０は、ピークホールド回路３０との接続端子５１とボトムホールド回路４０との接続端子５５の間に、４つの抵抗Ｒ１〜Ｒ４がこの順に直列に接続されている。抵抗Ｒ１と抵抗Ｒ２の間に、第１接続端子５２が形成されている。抵抗Ｒ２と抵抗Ｒ３の間に、第２接続端子５３が形成されている。抵抗Ｒ３と抵抗Ｒ４の間に、第３接続端子５４が形成されている。
抵抗Ｒ１〜Ｒ４の抵抗値は同一である。したがって、各接続端子５２、５３、５４の電圧は、以下の値に調整される。
Ｖref＝（記憶値Ｖ１−記憶値Ｖ２）×（１／２）＋記憶値Ｖ１
Ｖｕ ＝（記憶値Ｖ１−記憶値Ｖ２）×（３／４）＋記憶値Ｖ１
Ｖｄ ＝（記憶値Ｖ１−記憶値Ｖ２）×（１／４）＋記憶値Ｖ１
第２接続端子５３の電圧Ｖrefは、ピークホールド回路３０の記憶値Ｖ１とボトムホールド回路４０の記憶値Ｖ２の平均値であり、中間閾値Ｖrefとして用いられる。第１接続端子５２の電圧Ｖｕは、記憶値Ｖ１と中間閾値Ｖrefの平均値であり、高側オフセット閾値Ｖｕとして用いられる。第３接続端子５４の電圧Ｖｄは、中間閾値Ｖrefと記憶値Ｖ２の平均値であり、低側オフセット閾値Ｖｄとして用いられる。

第１比較回路６０は、第１トランジスタＳ１と第２トランジスタＳ２と第１コンパレータ６１とＮＯＴ回路６２を備えている。第１トランジスタＳ１の一方の端子に高側オフセット閾値Ｖｕが入力されており、他方の端子は第１コンパレータ６１の反転入力端子６１ａに接続されている。第１トランジスタＳ１のゲート電極Ｇ１にＮＯＴ回路６２の出力端子６２ｂが接続されている。第２トランジスタＳ２の一方の端子に中間閾値Ｖrefが入力されており、他方の端子は第１コンパレータ６１の反転入力端子６１ａに接続されている。第２トランジスタＳ２のゲート電極Ｇ２に第１コンパレータ６１の出力端子６１ｃが接続されている。第１コンパレータ６１の非反転入力端子６１ｂは入力端子２０に接続されている。第１コンパレータ６１の出力端子６１ｃは、第２トランジスタＳ２のゲート電極Ｇ２に接続されているとともに、ＮＯＴ回路６２の入力端子６２ａと第２選択回路９０と第３選択回路１００に接続されている。ＮＯＴ回路６２の出力端子６２ｂは、第１トランジスタＳ１のゲート電極Ｇ１に接続されているとともに、第１選択回路８０に接続されている。

第２比較回路７０は、第３トランジスタＳ３と第４トランジスタＳ４と第２コンパレータ７１とＮＯＴ回路７２を備えている。第３トランジスタＳ３の一方の端子に中間閾値Ｖrefが入力されており、他方の端子は第２コンパレータ７１の反転入力端子７１ａに接続されている。第３トランジスタＳ３のゲート電極Ｇ３にＮＯＴ回路７２の出力端子７２ｂが接続されている。第４トランジスタＳ４の一方の端子には低側オフセット閾値Ｖｄが入力されており、他方の端子は第２コンパレータ７１の反転入力端子７１ａに接続されている。第４トランジスタＳ４のゲート電極Ｇ４に第２コンパレータ７１の出力端子７１ｃが接続されている。第２コンパレータ７１の非反転入力端子７１ｂは入力端子２０に接続されている。第２コンパレータ７１の出力端子７１ｃは、第４トランジスタＳ４のゲート電極Ｇ４に接続されているとともに、ＮＯＴ回路７２の入力端子７２ａと第１選択回路８０に接続されている。ＮＯＴ回路７２の出力端子７２ｂは、第３トランジスタＳ３のゲート電極Ｇ３に接続されているとともに、第２選択回路９０と第４選択回路１１０に接続されている。

図８を用いて、第１比較回路６０及び第２比較回路７０の動作を説明する。図８（Ａ）は、入力端子２０に入力する入力信号の電圧Ｖｉｎの変化を示しており、図８（Ａ）では、ピーク電圧とボトム電圧が一定の入力信号を用いて説明する。ピーク電圧とボトム電圧が一定の場合、高側オフセット閾値Ｖｕと中間閾値Ｖrefと低側オフセット閾値Ｖｄも一定となる。図８（Ｂ）は、第１比較回路６０が第１選択回路８０に出力している出力電圧を示す。図８（Ｃ）は、第２比較回路７０が第２選択回路９０と第４選択回路１１０に出力している出力電圧を示す。図８（Ｄ）は、第１選択回路８０が２値化出力端子２６に出力している第１出力信号である２値化信号を示す。図８（Ｅ）は、第２選択回路９０が第遅れ出力端子２８に出力している第２出力信号である遅れ２値化信号を示す。

第１比較回路６０の動作を説明する。図７に示す第１トランジスタＳ１と第２トランジスタＳ２は、双方ともｎ型のトランジスタであり、ゲート電極にハイ電圧が印加されることでオンする。入力信号の電圧Ｖｉｎが高側オフセット閾値Ｖｕを上回る時（ｔ１２）までは、第１トランジスタＳ１がオンしており、第２トランジスタＳ２がオフしている。第１コンパレータ６１の反転入力端子６１ａに高側オフセット閾値Ｖｕが入力されており、図８（Ｂ）に示すように、第１選択回路８０にハイ信号が出力されている。
入力信号の電圧Ｖｉｎが高側オフセット閾値Ｖｕを上回った時（ｔ１２）に、第１コンパレータ６１の出力端子６１ｃの電圧がハイに切換わる。これによって第２トランジスタＳ２がオンする。また、ＮＯＴ回路６２の出力端子６２ｂの電圧がローに切換わる。これによって、第１トランジスタＳ１がオフする。この結果、第１コンパレータ６１の反転入力端子６１ａの電圧が中間閾値Ｖrefへと切換わり、図８（Ｂ）に示すように、第１選択回路８０に出力される信号がローに切換わる。
次に、入力信号の電圧Ｖｉｎが中間閾値Ｖrefを下回った時（ｔ１３）に、第１コンパレータ６１の出力端子６１ｃの電圧がローに切換わる。これによって第２トランジスタＳ２がオフする。また、ＮＯＴ回路６２の出力端子６２ｂの電圧がハイに切換わる。これによって、第１トランジスタＳ１がオンする。この結果、第１コンパレータ６１の反転入力端子６１ａの電圧が高側オフセット閾値Ｖｕへと切換わり、図８（Ｂ）に示すように、第１選択回路８０に出力される信号がハイに切換わる。以後、この動作が繰返される。
第１比較回路６０では、第１トランジスタＳ１と第２トランジスタＳ２を用いて第１コンパレータ６１の反転入力端子６１ａに入力される電圧を高側オフセット閾値Ｖｕと中間閾値Ｖrefの間で切換える。これによって、入力信号の電圧Ｖｉｎが中間閾値Ｖrefを下回った時と高側オフセット閾値Ｖｕを上回った時に反転する信号が出力される。

次に、第２比較回路７０の動作を説明する。図７に示す第３トランジスタＳ３と第４トランジスタＳ４は、双方ともｎ型のトランジスタであり、ゲート電極にハイ電圧が印加されることでオンする。入力信号の電圧Ｖｉｎが中間閾値Ｖrefを上回る時（ｔ１１）までは、第３トランジスタＳ３がオンしており、第４トランジスタＳ４がオフしている。第２コンパレータ７１の反転入力端子７１ａに中間閾値Ｖrefが入力されており、図８（Ｃ）に示すように、第２選択回路９０と第４選択回路１１０にハイ信号が出力されている。
入力信号の電圧Ｖｉｎが中間閾値Ｖrefを上回った時（ｔ１１）に、第２コンパレータ７１の出力端子７１ｃの電圧がハイに切換わる。これによって第４トランジスタＳ４がオンする。また、ＮＯＴ回路７２の出力端子７２ｂの電圧がローに切換わる。これによって、第３トランジスタＳ３がオフする。この結果、第２コンパレータ７１の反転入力端子７１ａの電圧が低側オフセット閾値Ｖｄへと切換わり、図８（Ｃ）に示すように、第２選択回路９０と第４選択回路１１０に出力される信号がローに切換わる。
次に、入力信号の電圧Ｖｉｎが低側オフセット閾値Ｖｄを下回った時（ｔ１４）に、第２コンパレータ７１の出力端子７１ｃの電圧がローに切換わる。これによって第４トランジスタＳ４がオフする。また、ＮＯＴ回路７２の出力端子７２ｂの電圧がハイに切換わる。これによって、第３トランジスタＳ３がオンする。この結果、第２コンパレータ７１の反転入力端子７１ａの電圧が中間閾値Ｖrefへと切換わり、図５（Ｃ）に示すように、第２選択回路９０と第４選択回路１１０に出力される信号がハイに切換わる。以後、この動作が繰返される。
第２比較回路７０では、第３トランジスタＳ３と第４トランジスタＳ４を用いて第２コンパレータ７１の反転入力端子７１ａに入力される電圧を中間閾値Ｖrefと低側オフセット閾値Ｖｄの間で切り換える。これによって、入力信号の電圧Ｖｉｎが低側オフセット閾値Ｖｄを下回った時と中間閾値Ｖrefを上回った時に反転する信号が出力される。

第１選択回路８０は、フリップフロップ回路８１を備えている。フリップフロップ回路８１は、セット端子８１Ｓとリセット端子８１Ｒと出力端子８１Ｑを有している。フリップフロップ回路８１では、セット端子８１Ｓがローからハイに立ち上がった場合には、出力端子８１Ｑの電圧がハイとなり、リセット端子８１Ｒがローからハイに立ち上がった場合には、出力端子８１Ｑの電圧がローとなる。
フリップフロップ回路８１のセット端子８１Ｓは、第２比較回路７０に接続されており、図８（Ｃ）に示す信号を反転させた信号が入力されている。フリップフロップ回路８１のリセット端子８１Ｒは、第１比較回路６０に接続されており、図８（Ｂ）に示す信号が入力されている。フリップフロップ回路８１の出力端子８１Ｑは、２値化出力端子２６に接続されている。上記に説明したフリップフロップ回路の入出力信号特性により、２値化出力端子２６からは、図８（Ｄ）に示すように、入力信号の電圧Ｖｉｎが中間閾値Ｖrefを下回った時（ｔ１１）と中間閾値Ｖrefを上回った時（ｔ１３）に反転する２値化信号が出力される。

第２選択回路９０は、フリップフロップ回路９１を備えている。フリップフロップ回路９１は、フリップフロップ回路８１と同一の端子及び入出力特性を備えており、重複した説明を省略する。
フリップフロップ回路９１のセット端子９１Ｓは、第１比較回路６０に接続されており、図８（Ｂ）に示す信号を反転させた信号が入力されている。フリップフロップ回路９１のリセット端子９１Ｒは、第２比較回路７０に接続されており、図８（Ｃ）に示す信号が入力されている。フリップフロップ回路９１の出力端子９１Ｑは、遅れ出力端子２８に接続されている。上記に説明したフリップフロップ回路の入出力信号特性により、第２出力端子２８からは、図８（E）に示すように、入力信号の電圧Ｖｉｎが高側オフセット閾値Ｖｕを上回った時（ｔ１２）と低側オフセット閾値Ｖｄを下回った時（ｔ１４）に反転する遅れ２値化信号が出力される。

第３選択回路１００は、立ち上がり検出回路１０１を備えている。立ち上がり検出回路１０１の入力端子１０１ａには図８（Ｂ）に示す信号を反転させた信号が入力されており、立ち上がり検出回路１０１の出力端子１０１ｂはピークホールド回路３０に接続されている。立ち上がり検出回路１０１は、入力端子１０１ａから入力される信号が、ローからハイに立ち上がる際に出力端子１０１ｂからピークホールド値減少信号Ｖθ１を出力する。
また、第４選択回路１１０は、立ち下がり検出回路１１１を備えている。立ち下がり検出回路１１１の入力端子１１１ａには図８（Ｃ）に示す信号が入力されており、立ち下がり検出回路１１１の出力端子１１１ｂはボトムホールド回路４０に接続されている。立ち下がり検出回路１１１は、入力端子１１１ａから入力される信号が、ハイからローに立ち下がる際に出力端子１１１ｂからボトムホールド値増加信号Ｖθ２を出力する。
上記では、第１比較回路６０を直接第３選択回路１００に接続しており、第２比較回路７０を直接第４選択回路１１０に接続している。これに代えて、第１比較回路６０と第２比較回路７０を、第２選択回路９０を介して第３選択回路１００と第４選択回路１１０に接続してもよい。

停止判定回路１４０は、基本クロック端子２２と判定クロック端子２３とリセット端子２４と２値化出力端子２６とピークホールド回路３０とボトムホールド回路４０と入力信号検出回路１３０に接続されている。
停止判定回路１４０の具体的な構成を図９に示す。停止判定回路１４０は、ＮＯＴ回路１４１〜１４８とリセット機能付きＤフリップフロップ回路１５１〜１６２とセット機能付きＤフリップフロップ回路１６３〜１６６とＳＲフリップフロップ回路１６７とＡＮＤ回路１７１〜１８０とＯＲ回路１８１、１８２とＮＡＮＤ回路１９１〜１９４によって実現される。リセット機能付きＤフリップフロップ回路は、データ端子Ｄとクロック端子ＣＫとリセット端子Ｒと出力端子Ｑと反転出力端子ＱＢを有している。リセット機能付きＤフリップフロップ回路は、クロック端子ＣＫがローからハイに立ち上がった場合に、データ端子Ｄの値を読み込み出力端子Ｑに出力する。また、反転出力端子ＱＢには、その反転値を出力する。リセット端子Ｒがローになった場合には、出力端子Ｑはロー、反転出力端子ＱＢはハイになる。セット機能付きＤフリップフロップ回路は、データ端子Ｄとクロック端子ＣＫとセット端子Ｓと出力端子Ｑと反転出力端子ＱＢを有している。セット機能付きＤフリップフロップ回路は、クロック端子ＣＫがローからハイに立ち上がった場合に、データ端子Ｄの値を読み込み出力端子Ｑに出力する。また、反転出力端子ＱＢには、その反転値を出力する。セット端子Ｓがローになった場合には、出力端子Ｑはハイ、反転出力端子ＱＢはローになる。ＳＲフリップフロップ回路１６７は、セット端子Ｓとリセット端子Ｒと出力端子Ｑを有している。ＳＲフリップフロップ回路１６７は、セット端子Ｓがローからハイに立ち上がった場合に、出力端子Ｑをハイにする。また、リセット端子Ｒがローからハイに立ち上がった場合に、出力端子Ｑをローにする。

停止判定回路１４０には、２値化信号と判定クロック信号Ｃｌ３が入力されている。停止判定回路１４０では、２値化信号と判定クロック信号Ｃｌ３を用いて、判定クロック信号Ｃｌ３の半周期に亘って２値化信号が反転する場合にオフとなり、反転しない場合にオンとなる停止判定信号を生成する。停止判定信号はピークホールド回路３０とボトムホールド回路４０と入力信号検出回路１３０に出力されている。ピークホールド回路３０では、停止判定信号がオフすることで入力信号が反転したことを検出する。つまり、入力信号が反転する運転期間であることを検出する。また、ピークホールド回路３０では、停止判定信号がオンすることで入力信号が反転しないことを検出する。つまり、入力信号が反転しない停止期間であることを検出する。ボトムホールド回路４０と入力信号検出回路１３０においても同様である。

図１０に本実施例の２値化回路１０を用いて入力信号を２値化した結果を示す。図１０では、２つの入力信号ＶｉｎＡ、ＶｉｎＢを２つの２値化回路を用いて２値化した出力信号ＶｏｕｔＡ、ＶｏｕｔＢを示している。ＶｐＡは入力信号ＶｉｎＡのピーク電圧を示しており、ＶｂＡは入力信号ＶｉｎＡのボトム電圧を示している。ＶｐＢは入力信号ＶｉｎＢのピーク電圧を示しており、ＶｂＢは入力信号ＶｉｎＢのボトム電圧を示している。また、Ｔ１は運転期間を示し、Ｔ２は停止期間を示している。図１０では、停止期間Ｔ２に周辺温度がＴｅｍｐ１からＴｅｍｐ２へと低下している。
本実施例の２値化回路１０によれば、停止判定信号がオンする停止期間Ｔ２に、電圧ＶｐＡ（Ｂでも同様、以下重複した説明を省略する）と入力信号ＶｉｎＡの電位差が一定に保たれ、電圧ＶｂＡと入力信号ＶｉｎＡの電位差も一定に保たれる。そのため、電圧ＶｂＡと電圧ＶｐＡから算出される閾値（中間閾値Ｖref、高側オフセット閾値Ｖｕ、高側オフセット閾値Ｖｕ）と入力信号ＶｉｎＡの電位差も一定に保たれ、出力信号ＶｏｕｔＡが停止期間に反転することが抑制される。
また、本実施例の２値化回路１０によれば、停止期間Ｔ２に電圧ＶｐＡと入力信号ＶｉｎＡと電圧ＶｂＡの電位差を一定に保つことができ、停止期間Ｔ２から運転期間Ｔ１に移行した後の運転期間Ｔ１の初期期間においても、入力信号ＶｉｎＡを正確に２値化することができる。

図１１に、２値化回路２１０を示す。２値化回路２１０は、入力端子２０と基本クロック端子２２と判定クロック端子２３とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６と遅れ出力端子２８とピークホールド回路２３０とボトムホールド回路２４０と２値化判定回路１２０と制御信号生成回路３３０と停止／電圧判定回路３４０を備えている。

入力端子２０は、ピークホールド回路２３０とボトムホールド回路２４０と２値化判定回路１２０に接続されている。基本クロック端子２２は、ピークホールド回路２３０とボトムホールド回路２４０と制御信号生成回路３３０と停止／電圧判定回路３４０に接続されている。判定クロック端子２３は、停止／電圧判定回路３４０に接続されている。リセット端子２４は、ピークホールド回路２３０とボトムホールド回路２４０と制御信号生成回路３３０と停止／電圧判定回路３４０に接続されている。温度補償クロック端子２５は、ピークホールド回路２３０とボトムホールド回路２４０と制御信号生成回路３３０に接続されている。それぞれの端子から入力される信号は、２値化回路１０と同一であり、重複した説明を省略する。

ピークホールド回路２３０は、入力端子２０と基本クロック端子２２とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６とボトムホールド回路２４０と２値化判定回路１２０と制御信号生成回路３３０と停止／電圧判定回路３４０に接続されている。図１２にピークホールド回路２３０の具体的な構成を示す。コンパレータ２３１の出力端子２３１ｃがボトムホールド回路２４０と制御信号生成回路３３０と停止／電圧判定回路３４０に接続されている。ピークカウント制御回路２３２の入力部２３２ａに、２値化出力端子２６とボトムホールド回路２４０と制御信号生成回路３３０と停止／電圧判定回路３４０が接続されている。その他の接続は、図３に示すピークホールド回路３０と等しく、重複した説明を省略する。

ボトムホールド回路２４０は、入力端子２０と基本クロック端子２２とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６とピークホールド回路２３０と２値化判定回路１２０と制御信号生成回路３３０と停止／電圧判定回路３４０に接続されている。図１３にボトムホールド回路２４０の具体的な構成を示す。コンパレータ２４１の出力端子２４１ｃがピークホールド回路２３０と制御信号生成回路３３０と停止／電圧判定回路３４０に接続されている。ボトムカウント制御回路２４２の入力部２４２ａに、２値化出力端子２６とピークホールド回路２３０と制御信号生成回路３３０と停止／電圧判定回路３４０が接続されている。その他の接続は、図４に示すボトムホールド回路４０と等しく、重複した説明を省略する。

ピークホールド回路２３０とボトムホールド回路２４０は、停止／電圧判定回路３４０から入力される停止判定信号と２値化出力端子２６から出力される２値化信号Ｖｏｕｔに基づいて、ピークカウンタ値Ｄｐとボトムカウンタ値Ｄｂを下記のように制御する。なお、停止判定信号がオフの場合の制御は、ピークホールド回路３０とボトムホールド回路４０の場合と同じであり、重複した説明を省略する。
本実施例の２値化回路２１０では、停止判定信号がオンとなると、まず図１４（ａ）に示す初期動作を実行する。初期動作では、停止／電圧判定回路３４０から入力されるピークホールド値一致信号Ｖｐｃｌとボトムホールド値一致信号Ｖｂｃｌをハイに設定（Ｓ７０）し、２値化信号Ｖｏｕｔを監視する（Ｓ７２）。２値化信号Ｖｏｕｔがハイの場合（Ｓ７２でＹＥＳ）には、ステップＳ８０に移行する。２値化信号Ｖｏｕｔがローの場合（Ｓ７２でＮＯ）には、ステップＳ９０に移行する。

ステップＳ８０では、ピークホールド回路２３０において、コンパレータ２３１から入力される電圧Ｖｃｏｍｐを監視し、電圧Ｖｃｏｍｐがハイ（すなわち電圧Ｖｉｎが記憶値Ｖ１よりも高い）の場合（Ｓ８０においてＹＥＳ）の場合、ステップＳ８４に移行する。電圧Ｖｃｏｍｐがローの場合（Ｓ８０でＮＯ）には、基本クロック信号Ｃｌ１の立ち上がりに同期してピークホールド回路２３０に記憶されているピークカウンタ値Ｄｐを第２所定値だけ減少させる（Ｓ８２）。ステップＳ８０とステップＳ８２を繰返すことで記憶値Ｖ１が減少し、電圧Ｖｉｎが記憶値Ｖ１よりも高い状態で電圧Ｖｉｎと記憶値Ｖ１が略一致する。そして、ステップＳ８４に移行すると、ピークホールド値一致信号Ｖｐｃｌと制御信号生成回路３３０から入力されるピークフラグ信号Ｆｐをローに設定（Ｓ８４、Ｓ８６）し、図１４（ｂ）に示す温度補償動作へと移行する。

図１４（ｂ）に示す温度補償動作では、コンパレータ２３１から入力される電圧Ｖｃｏｍｐとピークフラグ信号Ｆｐに基づいてピークカウンタ値Ｄｐとボトムカウンタ値Ｄｂを制御する。
電圧Ｖｃｏｍｐがハイ（すなわち電圧Ｖｉｎが記憶値Ｖ１よりも高い）の場合（Ｓ１０００において（１）ＹＥＳ）に、温度補償クロック信号Ｃｌ２の立ち下がり（Ｓ１００において（３）ＹＥＳ）のタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してピークカウンタ値Ｄｐを第１所定値だけ増加させ、ボトムカウンタ値Ｄｂを第２所定値だけ増加させ、ピークフラグ信号Ｆｐをローに設定する（Ｓ１０２）。また、電圧Ｖｃｏｍｐがハイの場合に、温度補償クロック信号Ｃｌ２の立ち下がりがない（Ｓ１００において（３）ＮＯ）場合には基本クロック信号Ｃｌ１の立ち上がりに同期してピークカウンタ値Ｄｐを第１所定値だけ増加させる（Ｓ１０４）。
また、電圧Ｖｃｏｍｐがローの場合（Ｓ１００において（１）ＮＯ）には、ピークフラグ信号Ｆｐがハイ（Ｓ１００において（２）ＹＥＳ）の場合に、温度補償クロック信号Ｃｌ２の立ち下がり（Ｓ１００において（３）ＹＥＳ）のタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してボトムカウンタ値Ｄｂを第２所定値だけ増加させるとともに、ピークフラグ信号Ｆｐをローに設定する（Ｓ１０６）。また、ピークフラグ信号Ｆｐがロー（Ｓ１００において（２）ＮＯ）の場合に、温度補償クロック信号Ｃｌ２の立ち下がり（Ｓ１００において（３）ＹＥＳ）のタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してピークカウンタ値Ｄｐを第２所定値だけ減少させ、ボトムカウンタ値Ｄｂを第１所定値だけ減少させる（Ｓ１０８）。
ステップＳ１００〜ステップＳ１０８の処理によって、停止判定信号がオンとなる停止期間に、記憶値Ｖ１と記憶値Ｖ２を電圧Ｖｉｎに追従して変化させることができ、記憶値Ｖ１と記憶値Ｖ２と電圧Ｖｉｎを一定の電位差に保つことができる。

上記の制御では、初期動作に電圧Ｖｉｎと記憶値Ｖ１を略一致させる処理を行い、温度補償動作に記憶値Ｖ１を電圧Ｖｉｎに追従して変化させる処理を行う。記憶値Ｖ１を電圧Ｖｉｎに追従させるに先立って、電圧Ｖｉｎと記憶値Ｖ１を略一致させておくと、記憶値Ｖ１と記憶値Ｖ２を電圧Ｖｉｎに追従させる際に、記憶値Ｖ１を電圧Ｖｉｎと等しく設定することができる。そのため、ピークホールド回路２３０における処理を簡略化することができる。また、ピークホールド回路２３０において電圧Ｖｉｎと記憶値Ｖ１を略一致させておくので、ピークホールド回路２３０とは別に電圧Ｖｉｎを記憶しておく回路（例えば、２値化回路１０の入力信号検出回路１３０）を用意する必要がない。そのため、２値化回路２１０の構成を簡略化することができる。

ステップＳ９０では、ボトムホールド回路２４０において、コンパレータ２４１から入力される電圧Ｖｃｏｍｂを監視し、電圧Ｖｃｏｍｂがハイ（すなわち電圧Ｖｉｎが記憶値Ｖ２よりも低い）の場合（Ｓ９０においてＹＥＳ）の場合、ステップＳ９４に移行する。電圧Ｖｃｏｍｂがローの場合（Ｓ９０でＮＯ）には、基本クロック信号Ｃｌ１の立ち上がりに同期してボトムホールド回路２４０に記憶されているボトムカウンタ値Ｄｂを第２所定値だけ増加させる（Ｓ９２）。ステップＳ９０とステップＳ９２を繰返すことで記憶値Ｖ２が増加し、電圧Ｖｉｎが記憶値Ｖ２よりも低い状態で電圧Ｖｉｎと記憶値Ｖ１が略一致する。そして、ステップＳ９４に移行すると、ボトムホールド値一致信号Ｖｂｃｌと制御信号生成回路３３０から入力されるボトムフラグ信号Ｆｂをローに設定（Ｓ９４、Ｓ９６）し、図１４（ｃ）に示す温度補償動作へと移行する。

図１４（ｃ）に示す温度補償動作では、コンパレータ２４１から入力される電圧Ｖｃｏｍｂとボトムフラグ信号Ｆｂに基づいてピークカウンタ値Ｄｐとボトムカウンタ値Ｄｂを制御する。
電圧Ｖｃｏｍｂがハイ（すなわち電圧Ｖｉｎが記憶値Ｖ２よりも低い）の場合（Ｓ１１０において（１）ＹＥＳ）には、温度補償クロック信号Ｃｌ２の立ち下がり（Ｓ１１０において（３）ＹＥＳ）のタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してピークカウンタ値Ｄｐを第２所定値だけ減少させ、ボトムカウンタ値Ｄｂを第１所定値だけ減少させ、ボトムフラグ信号Ｆｂをローに設定する（Ｓ１１２）。また、温度補償クロック信号Ｃｌ２の立ち下がりがない（Ｓ１１０において（３）ＮＯ）場合には基本クロック信号Ｃｌ１の立ち上がりに同期してボトムカウンタ値Ｄｂを第１所定値だけ減少させる（Ｓ１１４）。
また、電圧Ｖｃｏｍｂがローの場合（Ｓ１１０において（１）ＮＯ）には、ボトムフラグ信号Ｆｂがハイ（Ｓ１１０において（２）ＹＥＳ）の場合に、温度補償クロック信号Ｃｌ２の立ち下がり（Ｓ１１０において（３）ＹＥＳ）のタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してピークカウンタ値Ｄｐを第２所定値だけ減少させるとともに、ボトムフラグ信号Ｆｂをローに設定する（Ｓ１１６）。また、ボトムフラグ信号Ｆｂがロー（Ｓ１１０において（２）ＮＯ）の場合に、温度補償クロック信号Ｃｌ２の立ち下がり（Ｓ１００において（３）ＹＥＳ）のタイミングで基本クロック信号Ｃｌ１の立ち上がりに同期してピークカウンタ値Ｄｐを第１所定値だけ増加させ、ボトムカウンタ値Ｄｂを第２所定値だけ増加させる（Ｓ１１８）。
ステップＳ１１０〜ステップＳ１１８の処理によって、停止判定信号がオンとなる停止期間に、記憶値Ｖ１と記憶値Ｖ２を電圧Ｖｉｎに追従して変化させることができ、記憶値Ｖ１と記憶値Ｖ２と電圧Ｖｉｎを一定の電位差に保つことができる。

上記の制御では、初期動作に電圧Ｖｉｎと記憶値Ｖ２を略一致させる処理を行い、温度補償動作に記憶値Ｖ２を電圧Ｖｉｎに追従して変化させる処理を行う。記憶値Ｖ２を電圧Ｖｉｎに追従させるに先立って、電圧Ｖｉｎと記憶値Ｖ２を略一致させておくと、記憶値Ｖ２を電圧Ｖｉｎに追従させる際に、記憶値Ｖ２を電圧Ｖｉｎと等しく設定することができる。そのため、ボトムホールド回路２４０における処理を簡略化することができる。また、ボトムホールド回路２４０において電圧Ｖｉｎと記憶値Ｖ２を略一致させておくので、ボトムホールド回路２４０とは別に電圧Ｖｉｎを記憶しておく回路（例えば、２値化回路１０の入力信号検出回路１３０）を用意する必要がない。そのため、２値化回路２１０の構成を簡略化することができる。

２値化判定回路１２０は、入力端子２０と２値化出力端子２６と遅れ出力端子２８と
とピークホールド回路２３０とボトムホールド回路２４０に接続されている。２値化判定回路１２０は図１に示す２値化回路１０の２値化判定回路１２０と同一であり、重複した説明を省略する。

停止／電圧判定回路３４０は、基本クロック端子２２と判定クロック端子２３とリセット端子２４と２値化出力端子２６とピークホールド回路２３０とボトムホールド回路２４０と制御信号生成回路３３０に接続されている。
停止／電圧判定回路３４０の具体的な構成を図１５に示す。停止／電圧判定回路３４０では、図９に示す２値化回路１０の停止判定回路１４０に加えて、ＮＯＴ回路３４１とＡＮＤ回路１７１、１７２とＳＲフリップフロップ回路１６８〜１６９を備えている。これによって、停止判定回路１４０で実行される処理に加えて、下記の処理をさらに実行する。
停止／電圧判定回路３４０は、ピークホールド回路２３０から電圧Ｖｃｏｍｐが入力されている。停止／電圧判定回路３４０では、停止期間において、２値化信号Ｖｏｕｔがハイの期間に電圧Ｖｃｏｍｐがハイとなった場合にローとなるピークホールド値一致信号Ｖｐｃｌを出力する。ピークホールド値一致信号Ｖｐｃｌを用いると、停止期間において記憶値Ｖ１と電圧Ｖｉｎが略一致するタイミングを精度良く検出することができる。
また、停止／電圧判定回路３４０は、ボトムホールド回路２４０から電圧Ｖｃｏｍｂが入力されている。停止／電圧判定回路３４０では、停止期間において、２値化信号Ｖｏｕｔがローの期間に電圧Ｖｃｏｍｂがハイとなった場合にローとなるボトムホールド値一致信号Ｖｂｃｌを出力する。ボトムホールド値一致信号Ｖｂｃｌを用いると、停止期間において記憶値Ｖ２と電圧Ｖｉｎが略一致するタイミングを精度良く検出することができる。

制御信号生成回路３３０は、基本クロック端子２２とリセット端子２４と温度補償クロック端子２５とピークホールド回路２３０とボトムホールド回路２４０と停止／電圧判定回路３４０に接続されている。
制御信号生成回路３３０の具体的な構造を図１６に示す。制御信号生成回路３３０は、ＮＯＴ回路３５１〜３５５とＳＲフリップフロップ回路３６１、３６２とＡＮＤ回路３７１〜３７６とＮＡＮＤ回路３８１〜３８４とリセット機能付きＤフリップフロップ回路３９１〜３９４とセット機能付きＤフリップフロップ回路３９５〜３９８によって実現される。

制御信号生成回路３３０には、停止／電圧判定回路３４０から停止判定信号とピークホールド値一致信号Ｖｐｃｌとボトムホールド値一致信号Ｖｂｃｌが入力されている。また、ピークホールド回路２３０から電圧Ｖｃｏｍｐが入力されており、ボトムホールド回路２４０から電圧Ｖｃｏｍｂが入力されている。制御信号生成回路３３０では、上記の信号を用いて、ピークフラグ信号Ｆｐとボトムフラグ信号Ｆｂを出力する。
図１７に示すように、ピークフラグ信号Ｆｐは、停止判定信号がオンする停止期間において、ピークホールド値一致信号Ｖｐｃｌの立ち下がりに同期して立ち下がる。その後、ピークフラグ信号Ｆｐは、ピークホールド回路２３０のコンパレータ２３１の出力端子２３１ｃから信号の立ち上がりに同期して立ち上がり、温度補償クロック信号Ｃｌ２の立ち下がりに同期して立ち下がる。ボトムフラグ信号Ｆｂは、停止判定信号がオンする停止期間において、ボトムホールド値一致信号Ｖｂｃｌの立ち下がりに同期して立ち下がる。その後、ボトムフラグ信号Ｆｂは、ボトムホールド回路２４０のコンパレータ２４１の出力端子２４１ｃから信号の立ち上がりに同期して立ち上がり、温度補償クロック信号Ｃｌ２の立ち下がりに同期して立ち下がる。

図１８に本実施例の２値化回路２１０を用いて入力信号を２値化した結果を示す。
本実施例の２値化回路２１０においても、電圧ＶｂＡと電圧ＶｐＡから算出される閾値と入力信号ＶｉｎＡの電位差も一定に保たれ、出力信号ＶｏｕｔＡが停止期間に反転することが抑制される。また、本実施例の２値化回路１０によれば、停止期間Ｔ２に電圧ＶｐＡと入力信号ＶｉｎＡと電圧ＶｂＡの電位差を一定に保つことができ、停止期間Ｔ２から運転期間Ｔ１に移行した後の運転期間Ｔ１の初期期間においても、入力信号ＶｉｎＡを正確に２値化することができる。
さらに、２値化回路２１０では、記憶値Ｖ１と記憶値Ｖ２を電圧Ｖｉｎに追従して変化させるに先立って、記憶値Ｖ１と記憶値Ｖ２の少なくとも一方を電圧Ｖｉｎに略一致させる。これによって、２値化回路２１０に含まれるピークホールド回路２３０とボトムホールド回路２４０における処理を簡略化することができる。また、記憶値Ｖ１と記憶値Ｖ２の少なくとも一方を電圧Ｖｉｎに略一致させておくので、ピークホールド回路２３０やボトムホールド回路２４０とは別に電圧Ｖｉｎを記憶しておく回路（例えば、２値化回路１０の入力信号検出回路１３０）を用意する必要がない。そのため、２値化回路２１０の構成を簡略化することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０、２１０ ２値化回路
２０ 入力端子
２２ 基本クロック端子
２３ 判定クロック端子
２４ リセット端子
２５ 温度補償クロック端子
２６ ２値化出力端子
２８ 遅れ出力端子
３０、２３０ ピークホールド回路
３１、２３１ コンパレータ
３２、２３２ ピークカウンタ制御回路
３３、２３３ ピークカウンタ回路
３４、２４４ Ｄ／Ａ変換回路
４０、２４０ ボトムホールド回路
４１、２４１ コンパレータ
４２、２４２ ボトムカウンタ制御回路
４３、２４３ ボトムカウンタ回路
４４、２４４ Ｄ／Ａ変換回路
５０ 閾値演算回路
６０ 第１比較回路
７０ 第２比較回路
８０ 第１選択回路
９０ 第２選択回路
１００ 第３選択回路
１１０ 第４選択回路
１２０ ２値化判定回路
１３０ 入力信号検出回路
１３１ コンパレータ
１３２ 入力カウンタ制御回路
１３３ 入力カウンタ回路
１３４ Ｄ／Ａ変換回路
１４０ 停止判定回路
３３０ 制御信号生成回路
３４０ 停止／電圧判定回路
Ｃｌ１ 基本クロック信号
Ｃｌ２ 温度補償クロック信号
Ｃｌ３ 判定クロック信号
Ｄｂ ボトムカウンタ値
Ｄｉｎ 入力カウンタ値
Ｄｐ ピークカウンタ値
Ｆｂ ボトムフラグ信号
Ｆｐ ピークフラグ信号
Ｖ１ ピークホールド回路の記憶値
Ｖ２ ボトムホールド回路の記憶値
Ｖ３ 入力信号検出回路の記憶値
Ｖｂｃｌ ボトムホールド値一致信号
Ｖｐｃｌ ピークホールド値一致信号
Ｖθ１ ピークホールド値減少信号
Ｖθ２ ボトムホールド値増加信号
Ｔ１ 運転期間
Ｔ２ 停止期間

Claims (9)

1. 時間に対して変動する入力信号を２値化する２値化回路であって、
   停止判定回路と、ピークホールド回路と、ボトムホールド回路と、２値化判定回路を備えており、
   ピークホールド回路は、第１記憶回路を備え、第１記憶回路の記憶値を２値化判定回路に出力しており、入力信号の電圧が第１記憶回路の記憶値より高い間に亘って第１記憶回路の記憶値を増加させ、停止判定回路からの停止判定信号がオンする場合に、入力信号の電圧が第１記憶回路の記憶値より低い間に亘って入力信号の変化に追従して第１記憶回路の記憶値を変化させる処理を実行しており、
   ボトムホールド回路は、第２記憶回路を備え、第２記憶回路の記憶値を２値化判定回路に出力しており、入力信号の電圧が第２記憶回路の記憶値より低い間に亘って第２記憶回路の記憶値を減少させ、停止判定回路からの停止判定信号がオンする場合に、入力信号の電圧が第１記憶回路の記憶値より高い間に亘って入力信号の変化に追従して第２記憶回路の記憶値を変化させる処理を実行しており、
   ２値化判定回路は、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化した出力信号を出力端子に出力しており、
   停止判定回路は、所定期間内に出力信号が反転する場合はオフし、所定期間に亘って出力信号が反転しない場合はオンする停止判定信号をピークホールド回路とボトムホールド回路に出力する２値化回路。
2. 時間に対して変動する入力信号を２値化する２値化回路であって、
   入力信号を入力する入力端子と、出力信号を出力する出力端子と、停止判定回路と、ピークホールド回路と、ボトムホールド回路と、２値化判定回路を備えており、
   ピークホールド回路は、入力端子と停止判定回路と２値化判定回路に接続されており、第１記憶回路を備え、第１記憶回路の記憶値を２値化判定回路に出力しており、（１）停止判定回路からの停止判定信号がオフする場合に、入力信号の電圧が第１記憶回路の記憶値より高い間に亘って第１記憶回路の記憶値を増加させ、（２）停止判定回路からの停止判定信号がオンし、第１記憶回路の記憶値が入力信号の電圧よりも低い場合に、第１記憶回路の記憶値を増加させ、（３）停止判定回路からの停止判定信号がオンし、第１記憶回路の記憶値が入力信号の電圧よりも高い場合に、入力信号の変化に追従して第１記憶回路の記憶値を変化させる処理を実行しており、
   ボトムホールド回路は、入力端子と停止判定回路と２値化判定回路に接続されており、第２記憶回路を備え、第２記憶回路の記憶値を２値化判定回路に出力しており、（１）停止判定回路からの停止判定信号がオフする場合に、入力信号の電圧が第２記憶回路の記憶値より低い間に亘って第２記憶回路の記憶値を減少させ、（２）停止判定回路からの停止判定信号がオンし、第２記憶回路の記憶値が入力信号の電圧よりも高い場合に、第２記憶回路の記憶値を減少させ、（３）停止判定回路からの停止判定信号がオンし、第２記憶回路の記憶値が入力信号の電圧よりも低い場合に、入力信号の変化に追従して第２記憶回路の記憶値を変化させる処理を実行しており、
   ２値化判定回路は、入力端子と出力端子とピークホールド回路とボトムホールド回路に接続されており、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化した出力信号を出力端子に出力しており、
   停止判定回路は、入力端子と出力端子とピークホールド回路とボトムホールド回路に接続されており、所定期間内に出力信号が反転する場合はオフし、所定期間に亘って出力信号が反転しない場合はオンする停止判定信号をピークホールド回路とボトムホールド回路に出力する請求項１に記載の２値化回路。
3. 入力信号検出回路を備えており、
   入力信号検出回路は、入力端子とピークホールド回路とボトムホールド回路に接続されており、第３記憶回路を備え、第３記憶回路の記憶値が入力信号の電圧よりも高い場合はオンし、第３記憶回路の記憶値が入力信号の電圧よりも低い場合はオフする検出信号をピークホールド回路とボトムホールド回路に出力しており、入力信号の変化に追従して第３記憶回路の記憶値を変化させる処理を実行しており、
   第１記憶回路と第２記憶回路と第３記憶回路は、デジタル化した電圧を記憶する手段を備えていることを特徴とする請求項１または２に記載の２値化回路。
4. 第１クロック信号を入力するとともに、ピークホールド回路とボトムホールド回路と入力信号検出回路に接続されている第１クロック端子と、
   第２クロック信号を入力するとともに、ピークホールド回路とボトムホールド回路と入力信号検出回路に接続されている第２クロック端子を備えており、
   第１記憶回路と第２記憶回路と第３記憶回路は、各々の記憶値を増加あるいは減少させる際には、第１クロック信号に基づいて各々の記憶値を増加あるいは減少させ、各々の記憶値を入力信号の変化に追従して変化させる際には、第２クロック信号に基づいて各々の記憶値を変化させることを特徴とする請求項３に記載の２値化回路。
5. 時間に対して変動する入力信号を２値化する２値化回路であって、
   停止判定回路と、ピークホールド回路と、ボトムホールド回路と、２値化判定回路を備えており、
   ピークホールド回路は、第１記憶回路を備え、第１記憶回路の記憶値を２値化判定回路に出力しており、入力信号の電圧が第１記憶回路の記憶値より高い間に亘って第１記憶回路の記憶値を増加させ、停止判定回路からの停止判定信号がオンする場合に、入力信号の電圧が第１記憶回路の記憶値より低い間に亘って入力信号の変化に追従して第１記憶回路の記憶値を変化させる処理を実行しており、
   ボトムホールド回路は、第２記憶回路を備え、第２記憶回路の記憶値を２値化判定回路に出力しており、入力信号の電圧が第２記憶回路の記憶値より低い間に亘って第２記憶回路の記憶値を減少させ、停止判定回路からの停止判定信号がオンする場合に、入力信号の電圧が第１記憶回路の記憶値より高い間に亘って入力信号の変化に追従して第２記憶回路の記憶値を変化させる処理を実行しており、
   ２値化判定回路は、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化した出力信号を出力端子に出力しており、
   停止判定回路は、所定期間内に出力信号が反転する場合はオフし、所定期間に亘って出力信号が反転しない場合はオンする停止判定信号をピークホールド回路とボトムホールド回路に出力しており、
   ピークホールド回路とボトムホールド回路では、停止判定回路からの停止判定信号がオンする場合に、入力信号の変化に追従して各々の記憶値を変化させるのに先立って、第１記憶回路の記憶値と第２記憶回路の記憶値のいずれか一方を入力信号の電圧に略一致させることを特徴とする２値化回路。
6. 時間に対して変動する入力信号を２値化する２値化回路であって、
   入力信号を入力する入力端子と、出力信号を出力する出力端子と、停止判定回路と、ピークホールド回路と、ボトムホールド回路と、２値化判定回路を備えており、
   ピークホールド回路は、入力端子と出力端子と停止判定回路と２値化判定回路に接続されており、第１記憶回路を備え、第１記憶回路の記憶値を２値化判定回路に出力しており、（１）入力信号の電圧が第１記憶回路の記憶値より高い間に亘って第１記憶回路の記憶値を増加させ、（２）停止判定回路からの停止判定信号がオンし、２値化判定回路からの出力信号がハイである場合に、第１記憶回路の記憶値を減少させ、第１記憶回路の記憶値を入力信号の電圧よりも低くした後に、入力信号の変化に追従して第１記憶回路の記憶値を変化させ、（３）停止判定回路からの停止判定信号がオンし、２値化判定回路からの出力信号がローである場合に、ボトムホールド回路の第２記憶回路の記憶値を入力信号の電圧よりも高くした後に、第２記憶回路の記憶値の変化に追従して第１記憶回路の記憶値を変化させる処理を実行しており、
   ボトムホールド回路は、入力端子と出力端子と停止判定回路と２値化判定回路に接続されており、第２記憶回路を備え、第２記憶回路の記憶値を２値化判定回路に出力しており、（１）入力信号の電圧が第２記憶回路の記憶値より低い間に亘って第２記憶回路の記憶値を減少させ、（２）停止判定回路からの停止判定信号がオンし、２値化判定回路からの出力信号がハイである場合に、ピークホールド回路の第１記憶回路の記憶値を入力信号の電圧よりも低くした後に、第１記憶回路の記憶値の変化に追従して第２記憶回路の記憶値を変化させ、（３）停止判定回路からの停止判定信号がオンし、２値化判定回路からの出力信号がローである場合に、第２記憶回路の記憶値を増加させ、第２記憶回路の記憶値を入力信号の電圧よりも高くした後に、入力信号の変化に追従して第２記憶回路の記憶値を変化させる処理を実行しており、
   ２値化判定回路は、入力端子と出力端子とピークホールド回路とボトムホールド回路に接続されており、第１記憶回路の記憶値と第２記憶回路の記憶値から算出される閾値に基づいて入力信号を２値化した出力信号を出力端子に出力しており、
   停止判定回路は、入力端子と出力端子とピークホールド回路とボトムホールド回路に接続されており、所定期間内に出力信号が反転する場合はオフし、所定期間に亘って出力信号が反転しない場合はオンする停止判定信号をピークホールド回路とボトムホールド回路に出力する請求項５に記載の２値化回路。
7. 第１電圧判定回路と第２電圧判定回路を備えており、
   第１電圧判定回路は、出力端子とピークホールド回路と停止判定回路に接続されており、停止判定信号がオンし、第１記憶回路の記憶値が入力信号の電圧よりも低くなる場合に、反転するピークホールド値一致信号をピークホールド回路に出力しており、
   第２電圧判定回路は、出力端子とボトムホールド回路と停止判定回路に接続されており、停止判定信号がオンし、第２記憶回路の記憶値と入力信号の電圧よりも高くなる場合に、反転するボトムホールド値一致信号をボトムホールド回路に出力することを特徴とする請求項５または６に記載の２値化回路。
8. 第１クロック信号を入力するとともに、ピークホールド回路とボトムホールド回路に接続される第１クロック端子と、
   第２クロック信号を入力するとともに、ピークホールド回路とボトムホールド回路に接続される第２クロック端子を備えており、
   第１記憶回路と第２記憶回路は、各々の記憶値を増加あるいは減少させる際には、第１クロック信号に基づいて各々の記憶値を増加あるいは減少させ、各々の記憶値を入力信号の変化に追従して変化させる際には、第２クロック信号に基づいて各々の記憶値を変化させることを特徴とする請求項７に記載の２値化回路。
9. 第３クロック信号を入力するとともに、停止判定回路に接続される第３クロック端子を備えており、
   停止判定回路は、第３クロック信号の周期に基づいて所定期間を決定することを特徴とする請求項１〜８に記載の２値化回路。

Images