JP2010217965A - 定電圧回路 - Google Patents

Abstract

【課題】 突入電流のピークを通常動作時用に設定された制限電流よりも低くすることで起動時に周辺回路・装置に悪影響を与える恐れの少ない定電圧回路を提供する。
【解決手段】 パワートランジスタＭｐｔに流れる電流をカレントミラー回路１３と電流検出回路１４で検出し、それが予め設定された値以上になった場合、電流の大きさに応じた電流検出信号Ｓｃｄを補正回路１６に供給する。補正回路１６において、パワートランジスタＭｐｔに供給される駆動信号Ｓｄｒｖを電流検出信号Ｓｃｄの大きさに応じて減少させる。起動時においては、レベル切換回路１５が電流検出回路１４に電流検出信号Ｓｃｄのレベルを大きくさせ、補正回路１６における駆動信号Ｓｄｒｖの減少量を通常運転字よりも大きくさせる。
【選択図】 図１

Description

本発明は、負荷装置に安定した電圧を供給するための定電圧回路に関し、起動時における突入電流の抑制と通常動作時における過電流の防止を一つの過電流保護回路で適切に実施するための技術に関するものである。

シリーズレギュレータ型の定電圧回路は、その内部に安定した電圧を得るためのフィードバック制御ループを有し、消費電力の小さい負荷装置に安定した電圧を供給するための電源として広く使用されている。定電圧回路に限らずフィードバック制御ループで安定した出力電圧を生成する回路装置では、出力短絡等によって出力電圧が低下したとき、フィードバック制御ループに出力電圧を上昇させようとする作用が生じ、過大な電流が流れてしまう恐れがある。そこで通常は、定電圧回路の内部にフィードバック制御ループと共に過電流保回路を構成して、過大な電流から回路装置を保護している。

図６は、その内部に過電流保護回路を有した従来の定電圧回路の回路図である。
図６の定電圧回路は、回路入力端子ＩＮと回路出力端子ＯＵＴの間に接続された電流制御用のパワートランジスタＭｐｔと、回路出力端子ＯＵＴと回路の基準電位点（グランド）の間に接続された電圧検出用の抵抗Ｒ１、Ｒ２と、その出力端子をパワートランジスタＭｐｔに接続し、その反転入力端子を抵抗Ｒ１とＲ２の共通接続点に接続したエラーアンプＥＡ１と、その高電位側をエラーアンプＥＡ１の非反転入力端子に接続し、低電位側をグランドに接続した基準電圧源Ｖｒ１と、エラーアンプＥＡ１の出力端子に接続された過電流保護回路ＯＣＰから構成されている。なお、回路出力端子ＯＵＴとグランドの間に接続されたコンデンサＣ１は、定電圧回路に外付けされた平滑コンデンサである。

図６に示す構成の回路では、パワートランジスタＭｐｔのソースから、抵抗Ｒ１とＲ２の接続点、エラーアンプＥＡ１の反転入力端子および出力端子を経て、パワートランジスタＭｐｔのゲートに戻る経路でフィードバック制御ループが形成されている。このフィードバック制御ループによる出力電圧を安定化するための動作と作用は、様々な文献で説明されているため、ここでの説明は省略する。

一方、図６中の過電流保護回路ＯＣＰは、エラーアンプＥＡ１からパワートランジスタＭｐｔのゲートに供給される駆動信号Ｓｄｒｖを検出し、その駆動信号Ｓｄｒｖが所定の値を越えて大きくなろうとしたときに駆動信号Ｓｄｒｖの増加を防止するよう構成されている。このような過電流保護回路ＯＣＰの具体的な構成例は、例えば特許文献１の図２に示されている。なお、過電流保護回路ＯＣＰにはパワートランジスタＭｐｔを流れる電流を検出して駆動信号Ｓｄｒｖの上昇を防止するようなものもあり、そのような過電流保護回路の構成例は特許文献１の図１に示されている。

過電流保護回路ＯＣＰの動作作用について説明を補足すると、過電流保護回路ＯＣＰは、定電圧回路の出力電圧と出力電流に「垂下特性」や「フの字特性」の関係が現れるように、パワートランジスタＭｐｔに供給される駆動信号Ｓｄｒｖの大きさを制限する。具体的には、駆動信号Ｓｄｒｖの大きさが所定の値より大きくなったとき、その駆動信号の大きさに応じてエラーアンプＥＡ１の出力を減じ、これによりパラートランジスタＭｐｔを通過する電流を制限し、出力電圧と出力電流に「垂下特性」や「フの字特性」の関係を出現させる。あるいは、パワートランジスタＭｐｔの通過電流が所定の値より大きくなったとき、その電流値に応じてエラーアンプＥＡ１の出力を減じ、出力電圧と出力電流に「垂下特性」の関係を出現させる。これにより過電流保護回路ＯＣＰは、フィードバック制御ループの電圧安定化作用によって過大な電流が流れるのを防止している。

特開平０３−１８６９０９号公報 特開２００６−１５５０９９号公報

過電流保護回路を有する定電圧回路を実際に作成する場合、過電流保護回路が過電流状態と判断して動作を開始する出力電流の値（以下、制限電流値と言う）は、当然、動作中の負荷装置が通常要求する電流の最大値より高く設定しなければならない。負荷装置の中には動作時に多量の電流を必要とするものもあり、そのような負荷装置に出力電圧を供給する定電圧回路では、過電流保護回路の制限電流値を高く設定せざるを得ない。

ところで、定電圧回路に設けられる過電流保護回路は、通常運転時の過電流を防止する場面だけでなく、起動時の突入電流を抑制する場面でも使用可能である。過電流保護回路を突入電流の抑制に利用する技術は、例えば引用文献２などに開示されている。過電流保護回路を突入電流抑制にも利用する定電圧回路で、先の例のように制限電流を高く設定している場合、起動時においてごく短時間でゼロから制限電流値まで上昇する大きな突入電流が流れてしまう。このような突入電流が流れると、バッテリーの劣化を早めたり、前段回路に異常動作を発生させるなど、定電圧回路の周辺回路・装置に悪影響を与える恐れがあった。

そこで本発明は、通常動作時における過電流の防止と起動時における突入電流の抑制を過電流保護回路で行う定電圧回路において、突入電流のピークを通常動作時用に設定された制限電流よりも低くし、もって起動時に周辺回路・装置に悪影響を与える恐れの少ない定電圧回路を提供することを目的とする。

上記課題を解決するための本発明は、
エラーアンプにおいて回路の出力電圧と基準電圧に応じた駆動信号を生成し、駆動信号によって回路の入出力端子間に接続されたパワートランジスタの動作をフィードバック制御する定電圧回路において、 パワートランジスタを通過する電流に比例した電流を流すカレントミラー回路と、 カレントミラー回路を流れる電流を検出し、電流に応じた電流検出信号を出力する電流検出回路と、 電流検出回路に接続され、電流検出信号のレベルを変化させるレベル切換回路と、 検出信号の大きさ応じてパワートランジスタに供給される駆動信号を減じる補正回路と、 を具備し、 ここでレベル切換回路は、定電圧回路の起動時に電流検出信号のレベルを相対的に大きくし、通常運転時に電流検出信号のレベルを相対的に小さくするように動作する ことを特徴とする。

起動してから一定時間が経過するまでの間は電流検出信号のレベルが高くなるため、パワートランジスタに供給される駆動信号は通常動作時における過電流状態のときよりも大きく減じられる。これにより突入電流のピークは制限電流よりも低い値に抑えらえ、起動時に周辺回路・装置に悪影響を与える恐れの少ない定電圧回路を提供できる。

本発明による定電圧回路のブロック図。 本発明による定電圧回路の第１の実施例の回路図。 本発明による定電圧回路の第２の実施例の回路図。 本発明による定電圧回路の第３の実施例の回路図。 本発明による定電圧回路の第４の実施例の回路図。 従来の定電圧回路の回路図。

本発明による定電圧回路の実施形態を、図１のブロック図を使って説明する。
図１において、パワートランジスタＭｐｔ、電圧検出用の抵抗Ｒ１とＲ２、エラーアンプＥＡ１および基準電圧源Ｖｒ１の接続構成は図６の従来例と同一である。本発明の好適な実施の形態においては、パワートランジスタＭｐｔ〜基準電圧源Ｖｒ１によって構成されたシリーズレギュレータに、本発明で中心的役割を果たす過電流保護回路ＯＣＰ０と、イネーブル受信回路１１および遅延回路１２を設置する。

ここで過電流保護回路ＯＣＰ０は、パワートランジスタＭｐｔを流れる電流に比例した電流を流すカレントミラー回路１３と、 カレントミラー回路１３を流れる電流を検出し、その電流の大きさに応じた電流検出信号Ｓｃｄを生成する電流検出回路１４と、 電流検出回路１４に接続され、電流検出信号Ｓｃｄの信号レベルを変化させるレベル切換回路１５と、 電流検出信号Ｓｃｄに応じてエラーアンプＥＡ１からパワートランジスタＭｐｔに供給される駆動信号Ｓｄｒｖを減じる補正回路１６から構成される。

そして、定電圧回路の起動時と定常動作時において、それぞれ過電流保護回路ＯＣＰ０に所望の動作を行わせるために、イネーブル受信回路１１と遅延回路１２を設けている。ここで、イネーブル受信回路１１は、定電圧回路の起動の際に端子Ｅｎを介して外部からイネーブル信号の供給を受けるものである。一方、遅延回路１２は、イネーブル受信回路１１がイネーブル信号を受信した時点では第１の状態となり、イネーブル信号を受信してから一定時間経過後は第２の状態となるレベル指令信号Ｓｌｅｖを前記レベル切換回路１５に供給するものである。

以上の構成を持つ定電圧回路では、パワートランジスタＭｐｔに大量の電流が流れると、それに比例した電流がカレントミラー回路１３に流れる。電流検出回路１４はカレントミラー回路１３を流れる電流を検出し、それが予め設定された値以上になると電流の大きさに応じた電流検出信号Ｓｃｄを補正回路１６に供給する。そして補正回路１６は、エラーアンプＥＡ１からパワートランジスタＭｐｔに供給される駆動信号Ｓｄｒｖを電流検出信号Ｓｃｄの大きさに応じて減少させる。これにより図１の定電圧回路の内部に設けられた過電流保護回路ＯＣＰ０は、パワートランジスタＭｐｔを通過する電流量を減少させ、突入電流のピークを制限し、あるいは過電流の流通を防止する。

ここで、本発明の特徴として、遅延回路１２および過電流保護回路ＯＣＰ０の内部で次の動作が行われる。
イネーブル信号が供給された時点において、遅延回路１２は、レベル切換回路１５に供給するレベル指令信号Ｓｌｅｖを第１の状態とする。レベル指令信号Ｓｌｅｖが第１の状態であるとき、レベル切換回路１５は、電流検出回路１４から補正回路１６に供給される電流検出信号Ｓｃｄのレベルを大きくする。すると、補正回路１６における駆動信号Ｓｄｒｖの減少量が電流検出信号Ｓｃｄのレベルに応じて大きくなり、パワートランジスタＭｐｔを通過する電流量はより一層減じられることになる。

そしてイネーブル信号が供給されてから所定の時間が経過すると、遅延回路１２は、レベル指令信号Ｓｌｅｖを第２の状態とする。レベル指令信号Ｓｌｅｖが第２の状態になると、レベル切換回路１５は、電流検出回路１４から補正回路１６に供給される電流検出信号Ｓｃｄのレベルを小さくする。すると、補正回路１６における駆動信号Ｓｄｒｖの減少量が電流検出信号Ｓｃｄのレベルに応じて小さくなり、パワートランジスタＭｐｔを通過する電流は相応の大きさに制限される。

上で説明した動作において、イネーブル信号が供給されてから所定時間が経過するまでの間は定電圧回路が起動している期間に当たり、イネーブル信号が供給されてから所定時間が経過した後は定電圧回路が通常運転している期間に当たる。つまり、過電流保護回路ＯＣＰ０の内部では、レベル切換回路１５によって、定電圧回路の起動時には電流検出信号Ｓｃｄのレベルが相対的に大きくなるよう操作され、逆に通常運転時には電流検出信号Ｓｃｄのレベルが相対的に小さくなるよう操作されることになる。これにより起動時の突入電流のピークは、レベル切換回路１５の動作作用によって、通常運転時の制限電流値よりも低く抑えられる。

図２は本発明による定電圧回路の第１の実施例の回路図である。図２の定電圧回路は本発明の中心部分をなす過電流保護回路ＯＣＰ１を以下のように構成している。
（過電流保護回路ＯＣＰ１の部分を除けば、基本的に図１と図２の回路は同じ構成となっているので、詳しい説明は省略する。以下、他の回路図においても同様とする。）

先ず、パワートランジスタＭｐｔとカレントミラー回路を構成するトランジスタＭｍｉを設け、トランジスタＭｐｔとＭｍｉの各ゲート同士と各ソース同士をそれぞれ共通接続する。トランジスタＭｍｉのドレインは、外部（図では遅延回路１２）から供給される信号（レベル指令信号）の状態に応じて電気抵抗値を変化させる可変抵抗回路ＲＬを介して入力端子ＩＮに接続する。

続いて、エラーアンプＥＡ２を設け、その非反転入力端子を可変抵抗回路ＲＬの一端、すなわちトランジスタＭｍｉ側端子に接続する。エラーアンプＥＡ２の反転入力端子は、基準電圧源Ｖｒ２を介して可変抵抗ＲＬ回路の一端、すなわち入力端子ＩＮ側端子、に接続する。なお、基準電圧源Ｖｒ２の極性方向は、そこに生じる電圧によってエラーアンプＥＡ２の反転入力端子に供給される信号が減じられるような向きとする。そして補正回路１６を設け、その２つの入力端子をそれぞれエラーアンプＥＡ１の出力端子とエラーアンプＥＡ２の出力端に接続し、その出力端子をパワートランジスタＭｐｔとトランジスタＭｍｉのゲートの共通接続点に接続する。

以上の構成を持つ過電流保護回路ＯＣＰ１の内部では、パワートランジスタＭｐｔの電流に比例した電流がトランジスタＭｍｉを流れ、トランジスタＭｍｉを流れる電流に応じて可変抵抗回路ＲＬの端子間に電圧降下が生じる。例えば、トランジスタＭｍｉを流れる電流が大きくなり、可変抵抗回路ＲＬに生じる電圧降下が基準電圧源Ｖｒ２で生じる基準電圧値を越えると、エラーアンプＥＡ２の出力は正から負に転じる。すると補正回路１６は、エラーアンプＥＡ２の出力（図１の電流検出信号に相当）の大きさに応じてエラーアンプＥＡ１の出力（図１の駆動信号Ｓｄｒｖに相当）を減じる。

ここで可変抵抗回路ＲＬは、遅延回路１２から供給されるレベル指令信号Ｓｌｅｖに応じて電気抵抗値を変化させる。具体的に、イネーブル受信回路１１がイネーブル信号を受信した時点で、遅延回路１２はレベル指令信号Ｓｌｅｖを第１の状態とする。可変抵抗回路ＲＬは第１の状態であるレベル指令信号Ｓｌｅｖに応動して電気抵抗値を相対的に高くする。すると、可変抵抗回路ＲＬに生じる電圧降下が大きくなり、等価的に電流の検出レベルが高くなる。そしてエラーアンプＥＡ２の非反転入力端子に供給される電圧の降下量が大きくなり、その分大きくなったエラーアンプＥＡ２の負の出力によってエラーアンプＥＡ１の出力が一層減少することになる。

なお、イネーブル受信回路１１がイネーブル信号を受信してから所定時間の経過後、遅延回路１２はレベル指令信号Ｓｌｅｖを第２の状態とする。可変抵抗回路ＲＬは第２の状態であるレベル指令信号Ｓｌｅｖに応動して電気抵抗値を相対的に低くする。すると、可変抵抗回路ＲＬに生じる電圧降下が小さくなり、等価的に電流の検出レベルが低くなる。その結果、エラーアンプＥＡ２の非反転入力端子に供給される電圧の降下量が小さくなり、エラーアンプＥＡ１の出力の減少量は相応のものになる。
このような動作が過電流保護回路ＯＣＰ１の内部で行われることにより、定電圧回路の起動時に生じる突入電流のピークを通常運転時の制限電流値より低くすることが可能になる。

図３は本発明による定電圧回路の第２の実施例の回路図である。図３の定電圧回路は本発明の中心部分をなす過電流保護回路ＯＣＰ２を以下のように構成している。
先ず、パワートランジスタＭｐｔとカレントミラー回路を構成するトランジスタＭｍｉを設け、トランジスタＭｐｔとＭｍｉの各ゲート同士と各ソース同士をそれぞれ共通接続する。トランジスタＭｍｉのドレインは、外部から供給されるレベル指令信号の状態に応じて電気抵抗値を変化させる可変抵抗回路ＲＬを介して入力端子ＩＮに接続する。

可変抵抗回路ＲＬとトランジスタＭｍｉの接続点にドレイン、ゲート間が短絡されたトランジスタＭ１のソースを接続し、トランジスタＭ１のドレインを電流源ＣＳ１を介してグランド（＝回路の基準電位点）に接続する。トランジスタＭ１のゲートにトランジスタＭ２のゲートを接続し、トランジスタＭ２のソースを抵抗Ｒ３を介して入力端子ＩＮに接続する。トランジスタＭ２のドレインを電流源ＣＳ２を介してグランドに接続する。

トランジスタＭ２のドレインにトランジスタＭ３のゲートを接続し、トランジスタＭ３のソースをグランドに接続する。エラーアンプＥＡ１の出力端子とパワートランジスタＭｐｔのゲートの間に抵抗Ｒ４を接続し、パワートランジスタＭｐｔのゲートにトランジスタＭ３のドレインを接続する。なお、トランジスタＭ１とＭ２はＰチャネル型とし、トランジスタＭ３はＮチャネル型とする。

以上の構成を持つ過電流保護回路ＯＣＰ１の内部では、電流源ＣＳ１によって可変抵抗回路ＲＬに一定の電流が流れ得るようになっている。ここにパワートランジスタＭｐｔの電流に比例した電流がトランジスタＭｍｉに流れると、可変抵抗回路ＲＬを流れる電流が増加し、可変抵抗回路ＲＬの端子間には電流源ＣＳ１とトランジスタＭｍｉを流れる電流に応じた電圧降下が生じる。するとトランジスタＭ２のゲートには、入力端子ＩＮの電圧より可変抵抗回路ＲＬとトランジスタＭ１において生じた電圧降下の分だけ低い電圧が供給される。

例えば、トランジスタＭｍｉの電流を次第に大きくしていくと、可変抵抗回路ＲＬにおける電圧降下も大きくなっていく。これに伴ってトランジスタＭ２のゲートに供給される電圧は低下し、トランジスタＭ２のソース、ドレイン間の電気抵抗は小さくなっていく。するとトランジスタＭ３のゲートに供給される電圧は上昇して行き、その電圧がトランジスタＭ３のしきい値を越えるとエラーアンプＥＡ１の出力端子からトランジスタＭ３の主電流路に向って電流が流れるようになる。トランジスタＭ３の主電流路に流れる電流はトランジスタＭｍｉの電流、ひいては可変抵抗回路ＲＬの電圧降下の量に応じた大きさになるため、事実上、パワートランジスタＭｐｔに供給されるエラーアンプＥＡ１の出力は可変抵抗回路ＲＬの電圧降下の量に応じて減少することになる。

ここで可変抵抗回路ＲＬは、図１、図２の時と同様に、遅延回路１２から供給されるレベル指令信号Ｓｌｅｖに応じて電気抵抗値を変化させる。具体的に、イネーブル受信回路１１がイネーブル信号を受信した時点で、遅延回路１２はレベル指令信号Ｓｌｅｖを第１の状態とする。可変抵抗回路ＲＬは第１の状態であるレベル指令信号Ｓｌｅｖに応動して電気抵抗値を相対的に高くする。すると、可変抵抗回路ＲＬに生じる電圧降下の量が大きくなり、トランジスタＭ３を流れる電流が大きくなる。これによりパワートランジスタＭｐｔに供給されるエラーアンプＥＡ１の出力は一層減少し、パワートランジスタＭｐｔを流れる電流は小さな値に制限される。

なお、イネーブル受信回路１１がイネーブル信号を受信してから所定時間の経過後、遅延回路１２はレベル指令信号Ｓｌｅｖを第２の状態とする。可変抵抗回路ＲＬは第２の状態であるレベル指令信号Ｓｌｅｖに応動して電気抵抗値を相対的に低くする。すると、可変抵抗回路ＲＬに生じる電圧降下は小さくなり、トランジスタＭ３を流れる電流が小さくなる。これによりパワートランジスタＭｐｔに供給されるエラーアンプＥＡ１の出力は相応に減少し、パワートランジスタＭｐｔを流れる電流は相応の値に制限される。
このような動作が過電流保護回路ＯＣＰ２の内部で行われることにより、定電圧回路の起動時に生じる突入電流のピークを通常運転時の制限電流値より低くすることが可能になる。

図４は本発明による定電圧回路の第３の実施例の回路図である。図４の定電圧回路は過電流保護回路ＯＣＰ３を以下のように構成している。
パワートランジスタＭｐｔとカレントミラー回路を構成するトランジスタＭｍｉを設け、トランジスタＭｐｔとＭｍｉの各ゲート同士と各ソース同士をそれぞれ共通接続する。トランジスタＭｍｉのドレインは、外部から供給されるレベル指令信号の状態に応じて電気抵抗値を変化させる可変抵抗回路ＲＬを介してグランドに接続する。

エラーアンプＥＡ２を設け、その非反転入力端子を可変抵抗回路ＲＬの一端（トランジスタＭｍｉ側端子）に接続する。エラーアンプＥＡ２の反転入力端子は、エラーアンプＥＡ１と共通の基準電圧源Ｖｒ１に接続する。そして補正回路１６を設け、その２つの入力端子をそれぞれエラーアンプＥＡ１の出力端子とエラーアンプＥＡ２の出力端に接続し、その出力端子をパワートランジスタＭｐｔとトランジスタＭｍｉのゲートの共通接続点に接続する。なお、この図４の実施例回路では、パワートランジスタＭｐｔおよびトランジスタＭｍｉはＰチャネル型とする。

以上の構成を持つ過電流保護回路ＯＣＰ３は、図２中の過電流保護回路ＯＣＰ１と等価なものである。すなわち、パワートランジスタＭｐｔおよびトランジスタＭｍｉがＰチャネル型であるため、それに対応可能なように過電流保護回路ＯＣＰ３の各部の極性を反転させたものである。過電流保護回路ＯＣＰ３の内部で行われる動作は、図２中の過電流保護回路ＯＣＰ１と基本的に同じになるため、説明は省略する。

図５は本発明による定電圧回路の第４の実施例の回路図である。図５の定電圧回路は過電流保護回路ＯＣＰ４を以下のように構成している。
パワートランジスタＭｐｔとカレントミラー回路を構成するトランジスタＭｍｉを設け、トランジスタＭｐｔとＭｍｉの各ゲート同士と各ソース同士をそれぞれ共通接続する。更にもう一つパワートランジスタＭｐｔとカレントミラー回路を構成するトランジスタＭ４を設け、トランジスタＭｐｔとＭ４の各ゲート同士と各ソース同士をそれぞれ共通接続する。

トランジスタＭｍｉのドレインは抵抗Ｒ５を介してグランドに接続する。一方、トランジスタＭ４のドレインは、外部（図では遅延回路１２）から供給される信号（レベル指令信号）の状態に応じてオンオフするスイッチＳＷを介してトランジスタＭｍｉと抵抗Ｒ５の共通接続点に接続する。エラーアンプＥＡ２を設け、その非反転入力端子を抵抗Ｒ５の一端（トランジスタＭｍｉ側端子）に接続し、その反転入力端子を基準電圧源Ｖｒ１に接続する。そして補正回路１６を設け、その２つの入力端子をそれぞれエラーアンプＥＡ１の出力端子とエラーアンプＥＡ２の出力端に接続し、その出力端子をパワートランジスタＭｐｔのゲートに接続する。なお、パワートランジスタＭｐｔ、トランジスタＭｍｉおよびＭ４はＰチャネル型とする。

以上の構成を持つ過電流保護回路ＯＣＰ４は、図４の過電流保護回路ＯＣＰ３のように可変抵抗回路ＲＬの電気抵抗値を変化させる代わりに、カレントミラー回路（Ｍｍｉ、Ｍ４）の電流量を変化させるように構成したものである。例えば、イネーブル受信回路１１がイネーブル信号を受信した時点で、遅延回路１１はレベル指令信号Ｓｌｅｖを第１の状態とする。スイッチＳＷは第１の状態であるレベル指令信号Ｓｌｅｖに応動してオン状態となり、抵抗Ｒ５に供給する電流量を多くする。すると、抵抗Ｒ５の端子間電圧が上昇し、見かけ上、電流の検出レベルが高くなったのと同じ状態になる。そしてエラーアンプＥＡ２の非反転入力端子に供給される電圧が大きくなり、エラーアンプＥＡ２の正の出力によってエラーアンプＥＡ１の出力が一層増加する。

ここで、パワートランジスタＭｐｔはＰチャネル型であり、エラーアンプＥＡ１の出力の増減はＮチャネル型のトランジスと逆に作用する。このためエラーアンプＥＡ１の出力の増加は、図５のパワートランジスタＭｐｔにとって、実質的に駆動信号の減少として作用する。その結果、パワートランジスタＭｐｔを流れる電流は小さな値に制限される。

なお、イネーブル受信回路１１がイネーブル信号を受信してから所定時間の経過後、遅延回路１２はレベル指令信号Ｓｌｅｖを第２の状態とする。スイッチＳＷは第２の状態であるレベル指令信号Ｓｌｅｖに応動してオフ状態となり、抵抗Ｒ５に供給する電流量を少なくする。すると、抵抗Ｒ５の端子間電圧が低下し、見かけ上、電流の検出レベルが低くなったのと同じ状態になる。そしてエラーアンプＥＡ２の非反転入力端子に供給される電圧が小さくなり、エラーアンプＥＡ２の出力によってエラーアンプＥＡ１の出力の増加量が相応のものになる。

このような動作が過電流保護回路ＯＣＰ４の内部で行われることにより、定電圧回路の起動時に生じる突入電流のピークを通常運転時の制限電流値より低くすることが可能になる。

以上に説明した本発明の実施例において、補正回路１６は２つの信号を加算的に合成するようなものであり、最も単純には抵抗加算回路で構成される。なお、例えば、エラーアンプＥＡ１の出力回路がプッシュ側制御のシングルエンド型でありエラーアンプＥＡ２の出力回路がプル側制御のシングルエンド型である場合など、各エラーアンプの内部構成（特に出力回路部分）によっては補正回路１６を省略することも有り得る。

また、以上に説明した本発明の実施例では、定電圧回路の起動時に外部からイネーブル信号が供給される場合を想定しているが、イネーブル信号の供給が無い場合などでは、例えば、入力端子ＩＮに対する外部からの電源供給を検知する回路を設置してイネーブル入信回路１１の代用にしても良い。ただしこの場合には、遅延回路１２を、電源供給を検知した時点でレベル指令信号Ｓｌｅｖを第１の状態とし、電源供給を検知してから所定時間の経過後、レベル指令信号Ｓｌｅｖを第２の状態とするような構成にする必要がある。

１１：イネーブル受信回路
１２：遅延回路
１３：カレントミラー回路
１４：電流検出回路
１５：レベル切換回路
１６：補正回路
ＩＮ：回路の入力端子
ＯＵＴ：回路の出力端子
ＯＣＰ０〜ＯＣＰ４：過電流保護回路
ＣＳ１：第１の電流源
ＣＳ２：第２の電流源
ＥＡ１：エラーアンプ
ＥＡ２：エラーアンプ（第２のエラーアンプ）
Ｍｐｔ：パワートランジスタ
Ｍｍｉ：トランジスタ（カレントミラー）
Ｍ１：第１のトランジスタ
Ｍ２：第２のトランジスタ
Ｍ３：第３のトランジスタ
Ｒ３：第１の抵抗
Ｒ４：第２の抵抗
ＲＬ：可変抵抗回路
Ｓｃｄ：電流検出信号
Ｓｄｒｖ：駆動信号
Ｓｌｅｖ：レベル指令信号
Ｖｒ１：基準電圧源
Ｖｒ２：基準電圧源

Claims (5)

1. エラーアンプにおいて回路の出力電圧と基準電圧に応じた駆動信号を生成し、該駆動信号によって回路の入出力端子間に接続されたパワートランジスタの動作をフィードバック制御する定電圧回路において、
   該パワートランジスタを通過する電流に比例した電流を流すカレントミラー回路と、
   該カレントミラー回路を流れる電流を検出し、該電流に応じた電流検出信号を出力する電流検出回路と、
   該電流検出回路に接続され、該電流検出信号のレベルを変化させるレベル切換回路と、
   該検出信号の大きさ応じて該パワートランジスタに供給される該駆動信号を減じる補正回路と、
   を具備し、
   ここで該レベル切換回路は、定電圧回路の起動時に該電流検出信号のレベルを相対的に大きくし、通常運転時に該電流検出信号のレベルを相対的に小さくするように動作する
   ことを特徴とする定電圧回路。
2. 起動時に外部からイネーブル信号の供給を受けるイネーブル受信回路と、
   該イネーブル受信回路に接続され、前記レベル切換回路にレベル指令信号を供給する遅延回路と、
   を更に具備し、
   ここで該遅延回路は、該イネーブル受信回路が該イネーブル信号を受信した時点では該レベル指令信号を第１の状態とし、該イネーブル信号を受信してから一定時間経過後は該レベル指令信号を第２の状態とする
   ことを特徴とする、請求項１に記載した定電圧回路。
3. 前記レベル切換回路が、前記カレントミラー回路に直列接続された可変抵抗回路を具備し、前記レベル指令信号が第１の状態の時に該可変抵抗回路を相対的に高抵抗の状態とし、前記レベル指令信号が第２の状態の時に該可変抵抗回路を相対的に低抵抗の状態とする
   ことを特徴とする、請求項２に記載した定電圧回路。
4. 前記電流検出回路が、
   前記カレントミラー回路に直列接続された前記可変抵抗回路と、
   該可変抵抗回路の所定の端子の電圧を検出し、前記検出信号を生成する第２のエラーアンプと、
   を具備することを特徴とする、請求項３に記載した定電流回路。
5. 前記電流検出回路が、
   前記カレントミラー回路に直列接続された前記可変抵抗回路と、
   該カレントミラー回路と該可変抵抗回路の接続点に接続された第１のトランジスタと第１の定電流源の直列回路と、
   該第１のトランジスタを電流基準側として該第１のトランジスタとカレントミラー回路を構成する第２のトランジスタと、
   該第２のトランジスタの主電流路の両側にそれぞれ直列接続された第１の抵抗素子および第２の定電流源と
   を具備し、
   前記補正回路が、
   前記エラーアンプと前記パワートランジスタの制御端子の間に接続された第２の抵抗素子と、
   主電流路を前記パワートランジスタの制御端子と回路の基準電位点との間に接続し、制御端子を第２のトランジスタと第２の定電流源の接続点に接続した第３のトランジスタと、
   を具備することを特徴とする、請求項３に記載した定電流回路。

Images