JP2010287817A - Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板 - Google Patents
Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板 Download PDFInfo
- Publication number
- JP2010287817A JP2010287817A JP2009142003A JP2009142003A JP2010287817A JP 2010287817 A JP2010287817 A JP 2010287817A JP 2009142003 A JP2009142003 A JP 2009142003A JP 2009142003 A JP2009142003 A JP 2009142003A JP 2010287817 A JP2010287817 A JP 2010287817A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- soi substrate
- soi
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】引っ張り応力を高めたＧｅ膜を有する基板を提供する。
【解決手段】絶縁性基板である石英基板又はガラス基板上に、シリコン薄膜を備えるＳＯＩ基板を用意する工程と、ゲルマニウムを上記ＳＯＩ基板のシリコン薄膜の上にエピタキシャル成長させてゲルマニウム膜を形成する工程とを少なくとも含んでなるＧｅ膜付きＳＯＩ基板の製造方法を提供する。また、絶縁性基板である石英基板又はガラス基板上のシリコン薄膜を備えるＳＯＩ基板と、上記ＳＯＱ基板のシリコン薄膜の上にエピタキシャル成長させたゲルマニウム膜を備える半導体用Ｇｅ膜付きＳＯＩ基板を提供する。
【選択図】図２
【解決手段】絶縁性基板である石英基板又はガラス基板上に、シリコン薄膜を備えるＳＯＩ基板を用意する工程と、ゲルマニウムを上記ＳＯＩ基板のシリコン薄膜の上にエピタキシャル成長させてゲルマニウム膜を形成する工程とを少なくとも含んでなるＧｅ膜付きＳＯＩ基板の製造方法を提供する。また、絶縁性基板である石英基板又はガラス基板上のシリコン薄膜を備えるＳＯＩ基板と、上記ＳＯＱ基板のシリコン薄膜の上にエピタキシャル成長させたゲルマニウム膜を備える半導体用Ｇｅ膜付きＳＯＩ基板を提供する。
【選択図】図２
Description
本発明は、Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板に関する。
近年、有用な半導体材料としてゲルマニウム（Ｇｅ）が再び脚光を浴びている。半導体デバイスの分野では、キャリアの移動度を向上させる方法の一つとして、シリコンと比較し、より早いゲルマニウム中のキャリアの移動度を利用するものである（電子で約２倍、ホールで約４倍）。また、光材料としては、シリコンと比較し、１．６μｍ以下の波長で高い吸収係数を有することから太陽電池の材料や１．５５μｍ帯の光通信に用いられる受光素子の材料としても有望といえる。
しかし、ゲルマニウムはシリコンと異なり、大口径の基板が得られないことや、希少な元素であることから、バルクの単結晶を用いることは難しく、また高コストにつながる。このことから、最近はＧｅをシリコン上に成長させる方法などが提案され、Ｇｅの有用性は益々高まっている。これは、ＧｅとＳｉとの格子定数の差が４％程度であるため、エピタキシャル成長が可能なためである。
ＧｅをＳｉ上にエピタキシャル成長させる方法としては二つある。
（ａ）シリコンウェーハ上にゲルマニウム濃度を少しずつ上げたＳｉ１−ｘＧｅｘ層をシリコン上に何層にも堆積し（緩衝層の堆積）、ｘを漸次増加させ、最終的にゲルマニウムエピタキシャル層を得る方法（非特許文献１）と、
（ｂ）ＳｉＧｅの緩衝層なしで、直接ＧｅをＳｉ上に成長させる方法（非特許文献２）である。
（ａ）シリコンウェーハ上にゲルマニウム濃度を少しずつ上げたＳｉ１−ｘＧｅｘ層をシリコン上に何層にも堆積し（緩衝層の堆積）、ｘを漸次増加させ、最終的にゲルマニウムエピタキシャル層を得る方法（非特許文献１）と、
（ｂ）ＳｉＧｅの緩衝層なしで、直接ＧｅをＳｉ上に成長させる方法（非特許文献２）である。
ＧｅをＳｉ上に成長させるもう一つの利点として、ＧｅとＳｉとは熱膨張率が異なるために（Ｇｅ：５．５７×１０−６／Ｋ、Ｓｉ：２．６０×１０−６／Ｋ）、高温でＧｅをＳｉ上に成長させ、室温の戻した際にはＧｅの膜には大きな引っ張り応力（ｔｅｎｉｓｉｌｅ ｓｔｒａｉｎ）が導入されることが報告されている。この引っ張り応力により、Ｇｅのバンドギャップが縮小し、バンド端（１．５５μｍ領域）付近での吸収（非特許文献２）が増大することも報告されている。Ｇｅの吸収端は１．５５μｍ付近で急速に立ち上がり、波長が短くなるにつれ増大するため、現在長距離光通信で用いられる波長領域（Ｃバンド：１５２８〜１５６８ｎｍ、Ｌバンド：１５６８〜１６１０ｎｍ）では、特にこの特性は重要である。
Ｇｅをエピタキシャル成長させる方法としては、例えば、ＣＶＤが挙げられる（非特許文献２と非特許文献３）。
R. People, "Physics and applications of GexSi1-x/Si strained layer structures," IEEE Journal of Quantum Electronics, QE-22, 1696(1986)
Y. Ishikawa et al, "Strain-induced band gap shrinkage in Ge grown on Si substrate," Applied PhyＳｉcs Letters, Vol.82, Number 13, pp.2044-2046(2003)
M. Halbwax et al., "UHV-CVD growth and annealing of thin fully relaxed Ge films on (001)Si," Optical Materials, 27(2005), pp.822-825
非特許文献２によれば、Ｓｉ上に直接エピタキシャル成長させたＧｅは１．５５μｍ波長領域でバルクＧｅよりも高い吸収を示すが、短波長側と比較すると低い値を示している。よって、通信帯領域でのＧｅの活用には、より多くの引っ張り応力を導入して吸収を高める必要がある。本発明は、引っ張り応力を高めたＧｅ膜を有する基板を提供する。
本発明によれば、絶縁性基板である石英基板又はガラス基板上に、シリコン薄膜を備えるＳＯＩ基板を用意する工程と、ゲルマニウムを上記ＳＯＩ基板のシリコン薄膜の上に７００〜９００℃エピタキシャル成長させてゲルマニウム膜を形成する工程とを少なくとも含んでなるＧｅ膜付きＳＯＩ基板の製造方法の製造方法を提供することができる。また、絶縁性基板である石英基板又はガラス基板上のシリコン薄膜を備えるＳＯＩ基板と、上記ＳＯＱ基板のシリコン薄膜の上にエピタキシャル成長させたゲルマニウム膜を備える半導体用Ｇｅ膜付きＳＯＩ基板を提供できる。
ＳＯＩ（絶縁性基板が石英基板のときはＳＯＱ、ガラス基板のときはＳＯＧ）のシリコン薄膜上にエピタキシャル成長を成長させたＧｅ膜付ＳＯＩ基板は、Ｓｉ基板上にエピタキシャル成長させたＧｅ膜付きＳｉ基板やバルクＧｅよりも、引っ張り応力が増大されており、Ｇｅのバンドギャップが縮小し、バンド端（１．５５μｍ領域）付近での吸収が増大する。これにより、有用な半導体材料となる。
石英基板又はガラス基板上にシリコン薄膜を有するＳＯＩ基板は、特に限定されないが、好ましくは、ドナー基板である単結晶シリコン基板の表面又は単結晶シリコン基板の熱酸化膜を有する表面からイオンを注入してイオン注入層を設けたドナー基板の該イオン注入面と、石英基板又はガラス基板であるハンドル基板の表面との双方もしくは片方に表面活性化処理を施す工程と、その後、上記ドナー基板のイオン注入面と上記ハンドル基板の表面とを、１０〜１００℃で貼り合わせる工程と、貼り合わされた基板を１５０〜３５０℃で熱処理する熱処理工程と、上記熱処理された貼り合わせ基板の上記イオン注入層に機械的衝撃を加えて該イオン注入層にそって剥離して単結晶シリコン薄膜を上記ハンドル基板に転写する剥離工程とを少なくとも含んでなる製造方法によって得られるものである。剥離工程で得られた基板の単結晶シリコン薄膜の表面に、必要に応じてエッチング及び／又は表面研磨を施してよい。
ハンドル基板である絶縁性基板は、石英基板又はガラス基板である。
絶縁性基板の好ましい厚さは、特に限定されないが、ＳＥＭＩ等で規定されているシリコン基板の厚さに近いものが望ましい。これは、半導体装置はこの厚さの基板を扱うように設定されていることが多いためである。この観点から好ましくは３００〜９００μｍである。
絶縁性基板の好ましい厚さは、特に限定されないが、ＳＥＭＩ等で規定されているシリコン基板の厚さに近いものが望ましい。これは、半導体装置はこの厚さの基板を扱うように設定されていることが多いためである。この観点から好ましくは３００〜９００μｍである。
ドナー基板である単結晶シリコン基板としては、特に限定されないが、例えばチョクラルスキー法により育成された単結晶をスライスして得られたもので、例えば直径が１００〜３００ｍｍ、導電型がＰ型またはＮ型、抵抗率が１０Ω・ｃｍ程度のものが挙げられる。
単結晶シリコン基板の表面は、あらかじめ薄い絶縁膜を形成しておくことが好ましい。絶縁膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。絶縁膜としては、好ましくは５０〜５００ｎｍの厚さを有するシリコン酸化膜が好ましい。これはあまり薄いと、膜厚の酸化膜厚の制御が難しく、またあまり厚いと時間が掛かりすぎるためである。シリコン酸化膜は、一般的な熱酸化法により形成することができる。
単結晶シリコン基板の表面は、あらかじめ薄い絶縁膜を形成しておくことが好ましい。絶縁膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。絶縁膜としては、好ましくは５０〜５００ｎｍの厚さを有するシリコン酸化膜が好ましい。これはあまり薄いと、膜厚の酸化膜厚の制御が難しく、またあまり厚いと時間が掛かりすぎるためである。シリコン酸化膜は、一般的な熱酸化法により形成することができる。
以下、好ましいＳＯＩ基板の製造方法を図１に示す例に基づき説明するが、ＳＯＩ基板はこれに限定されるものでない。
図１（ａ）の単結晶シリコン基板（ドナー基板）２は、オプションとして図１（ｂ）に示すように、単結晶シリコン基板の表面にシリコン熱酸化膜３を形成させてもよい。図１（ｃ）に示すように、単結晶シリコン基板（ドナー基板）２の表面から好ましくは水素イオン又は希ガスイオンＤを注入し、基板中にイオン注入層４を形成する。
図１（ａ）の単結晶シリコン基板（ドナー基板）２は、オプションとして図１（ｂ）に示すように、単結晶シリコン基板の表面にシリコン熱酸化膜３を形成させてもよい。図１（ｃ）に示すように、単結晶シリコン基板（ドナー基板）２の表面から好ましくは水素イオン又は希ガスイオンＤを注入し、基板中にイオン注入層４を形成する。
イオン注入層４の形成方法は、特に限定されず、例えば、単結晶シリコン基板の表面から所望の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオン又は希ガスイオンを注入する。このときの条件として、例えば注入エネルギーは３０〜１００ｋｅＶ、注入線量は２×１０１６〜１×１０１７／ｃｍ２とできる。注入される水素イオンとしては、２×１０１６〜１×１０１７（ａｔｏｍｓ／ｃｍ２）のドーズ量の水素イオン（Ｈ＋）、又は１×１０１６〜５×１０１６（ａｔｏｍｓ／ｃｍ２）のドーズ量の水素分子イオン（Ｈ２ ＋）が好ましい。特に好ましくは、８．０×１０１６（ａｔｏｍｓ／ｃｍ２）のドーズ量の水素イオン（Ｈ＋）、又は４．０×１０１６（ａｔｏｍｓ／ｃｍ２）のドーズ量の水素分子イオン（Ｈ２ ＋）である。
イオン注入された基板表面からイオン注入層までの深さは、絶縁性基板上に設けるシリコン薄膜の所望の厚さに依存するが、好ましくは３００〜５００ｎｍ、更に好ましくは４００ｎｍ程度である。また、イオン注入層の厚さは、機械衝撃によって容易に剥離できる厚さが良く、好ましくは２００〜４００ｎｍ、更に好ましくは３００ｎｍ程度である。
イオン注入された基板表面からイオン注入層までの深さは、絶縁性基板上に設けるシリコン薄膜の所望の厚さに依存するが、好ましくは３００〜５００ｎｍ、更に好ましくは４００ｎｍ程度である。また、イオン注入層の厚さは、機械衝撃によって容易に剥離できる厚さが良く、好ましくは２００〜４００ｎｍ、更に好ましくは３００ｎｍ程度である。
好ましくは、図１（ｄ）に示すように、イオン注入層４を設けた単結晶シリコン基板２を、ドナー基板１と貼り合わせる前に熱Ｈ１による熱処理（貼り合わせ前の熱処理）を行ってもよい。貼り合わせ前の熱処理の熱処理は、注入したガスイオンのガスが凝集して表面がふくらむブリスターやマクロバブルなどの基板表面の形状変化が発生しない温度を選択する。基板表面の形状変化が発生し、表面に凸凹が発生すると、貼り合わせ時に基板同士が密着できない部分が発生し、ボイドと呼ばれる薄膜の転写されない領域が発生するからである。貼り合わせ前の熱処理は、好ましくは１５０℃以上、より好ましくは２００℃以上であり、好ましくは２５０℃以下、より好ましくは２２５℃以下であるが、基板表面の形状が変わらない範囲で出来るだけ高温が良い。例えば、好ましくは１５０〜２５０℃、より好ましくは２００〜２５０℃、さらに好ましくは２００〜２２５℃である。第１の熱処理の時間は、温度により変わるが、例えば３０分〜２４時間である。
イオン注入層の元素の結合の脆化が足りないため、機械的衝撃に用いる剥離時に基板が破壊することがあるが、貼り合わせ前の熱処理を行なうことにより、ドナー基板のイオン注入層を予め脆化させてスムースに剥離させることができる。また、ハンドル基板と貼り合わせた後の熱処理を低減化又は低温化することも可能となり、熱処理中の破損を防止することもできる。
イオン注入層の元素の結合の脆化が足りないため、機械的衝撃に用いる剥離時に基板が破壊することがあるが、貼り合わせ前の熱処理を行なうことにより、ドナー基板のイオン注入層を予め脆化させてスムースに剥離させることができる。また、ハンドル基板と貼り合わせた後の熱処理を低減化又は低温化することも可能となり、熱処理中の破損を防止することもできる。
図１には示さないが、貼り合わせの前（貼り合わせ前の熱処理をするときはその熱処理後）に、単結晶シリコン基板２のイオン注入された表面と、ハンドル基板１の表面との双方もしくは片方に表面活性化処理を施す。表面活性化処理は、表面のＯＨ基を増加させて活性化させる処理であり、例えば、オゾン処理、ＵＶオゾン処理、イオンビーム処理及びプラズマ処理からなる群から選ばれる一つの処理または二以上の処理の組合せである。
ＵＶオゾン処理は、例えば、大気を導入したチャンバ中に単結晶シリコン基板及び／又はハンドル基板を載置し、波長の短い（例：２００ｎｍ前後）のＵＶ光を当てることで、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。このオゾンにより表面の有機物などが除去され反応性の高いＯＨ基に置換されることで活性化を行う方法である。
オゾン処理は、例えば、純水中にオゾンガスを混入させ、基板を浸漬させることでＵＶオゾンと同等の効果をもたらすものである。
イオンビーム処理は、例えば、高真空下で処理を行うことにより、表面の未反応手（ダングリングボンド）を露出させ、表面の活性化を行う方法である。
プラズマ処理は、例えば、真空チャンバ中に単結晶シリコン基板及び／又はハンドル基板を載置し、プラズマ用ガスを導入した後、１００Ｗ程度の高周波プラズマに５〜１０秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、単結晶シリコン基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、窒素ガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を挙げることができる。ハンドル基板を処理する場合は、いずれのガスでもよい。
表面活性化処理により、単結晶シリコン基板２及び／又はハンドル基板の表面の有機物が酸化して除去され、さらに表面のＯＨ基が増加し、活性化する。処理は単結晶シリコン基板、ハンドル基板の両方ともに行なうのがより好ましいが、いずれか一方だけ行なってもよい。
ＵＶオゾン処理は、例えば、大気を導入したチャンバ中に単結晶シリコン基板及び／又はハンドル基板を載置し、波長の短い（例：２００ｎｍ前後）のＵＶ光を当てることで、大気中の酸素をオゾンに変換することで、表面をオゾン処理する。このオゾンにより表面の有機物などが除去され反応性の高いＯＨ基に置換されることで活性化を行う方法である。
オゾン処理は、例えば、純水中にオゾンガスを混入させ、基板を浸漬させることでＵＶオゾンと同等の効果をもたらすものである。
イオンビーム処理は、例えば、高真空下で処理を行うことにより、表面の未反応手（ダングリングボンド）を露出させ、表面の活性化を行う方法である。
プラズマ処理は、例えば、真空チャンバ中に単結晶シリコン基板及び／又はハンドル基板を載置し、プラズマ用ガスを導入した後、１００Ｗ程度の高周波プラズマに５〜１０秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、単結晶シリコン基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、窒素ガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガス等を挙げることができる。ハンドル基板を処理する場合は、いずれのガスでもよい。
表面活性化処理により、単結晶シリコン基板２及び／又はハンドル基板の表面の有機物が酸化して除去され、さらに表面のＯＨ基が増加し、活性化する。処理は単結晶シリコン基板、ハンドル基板の両方ともに行なうのがより好ましいが、いずれか一方だけ行なってもよい。
次に、図１（ｅ）に示すように、単結晶シリコン基板２のイオン注入された表面とハンドル基板１の表面とを貼り合わせる。単結晶シリコン基板のイオン注入面または絶縁性基板の表面の少なくとも一方が活性化処理されているため、より強く接合できる。なお、単結晶シリコン基板２のシリコン酸化膜３は、ハンドル基板１と貼り合わせる前に、その酸化膜をエッチングや研磨等により、薄くあるいは除去してもよい。
貼り合わせの温度は、１００℃以下、好ましくは５０℃以下であり、より好ましくは３０℃以下であり、また、１０℃以上、好ましくは１５℃以上である。例えば、１０〜１００℃、好ましくは１５〜５０℃、より好ましくは１５〜３０℃、特に好ましくは室温（２５℃）である。貼り合わせの温度が１００℃を超えると、エピタキシャル成長後に室温に戻したときの引っ張り応力が充分でなく、貼り合わせの温度が１０℃未満となると、貼り合わせ後の熱処理において、加熱に伴うひび割れ等の破損を招く場合がある。
貼り合わせの温度は、１００℃以下、好ましくは５０℃以下であり、より好ましくは３０℃以下であり、また、１０℃以上、好ましくは１５℃以上である。例えば、１０〜１００℃、好ましくは１５〜５０℃、より好ましくは１５〜３０℃、特に好ましくは室温（２５℃）である。貼り合わせの温度が１００℃を超えると、エピタキシャル成長後に室温に戻したときの引っ張り応力が充分でなく、貼り合わせの温度が１０℃未満となると、貼り合わせ後の熱処理において、加熱に伴うひび割れ等の破損を招く場合がある。
貼り合わせ後に、図１（ｆ）に示すように熱Ｈ２による熱処理（貼り合わせ後の熱処理）を行なう。貼り合わせ後の熱処理により、単結晶シリコン基板２とハンドル基板１の結合が強化される。貼り合わせ後の熱処理は、貼り合わせ基板が熱膨張率の差の影響（熱応力）で破損しない温度を選択する。第２の熱処理は、１５０℃以上、好ましくは２００℃以上であり、また、３５０℃以下、好ましくは３００℃以下、より好ましくは２５０℃以下である。例えば、１５０〜３５０℃、好ましくは１５０〜３００℃、より好ましくは１５０〜２５０℃である。貼り合わせ後の熱処理の時間は、温度により変わるが、例えば１〜２４時間である。
貼り合わせ後の熱処理後、図１（ｇ）に示すように、貼り合わせ基板のイオン注入層４に機械的衝撃等の機械的力を加えてイオン注入層４にそって剥離し、シリコン薄膜２Ａ（シリコン酸化膜が使用され、除去されていない場合はシリコン酸化膜３Ａを有する）をハンドル基板１に転写する。
イオン注入層４に衝撃等を与えて機械的剥離を行なうので、加熱に伴う熱歪、ひび割れ、貼り合わせ面の剥離等が発生するおそれがない。剥離は、イオン注入層にそって貼り合わせ基板の一端から他端に向かうへき開によるものが好ましい。
イオン注入層に衝撃を与えるためには、例えば、ガスや液体等の流体のジェットを貼り合わせた基板の側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
貼り合わせ基板の単結晶シリコン基板側に補強材を配置して機械的衝撃を加えることが好ましい。上記補強材としては、好ましくは、保護テープ、静電チャック及び真空チャックからなる群から選択される。単結晶シリコン基板側に割れ防止のために保護テープ５を単結晶シリコン基板側に貼り付けて剥離を行う方法や、または静電チャック又は真空チャックに単結晶シリコン基板側を密着させて剥離を行うことでより確実に剥離を行うことができる。
保護テープは、特に材質、厚さ等に限定されず、半導体製造工程で用いられるダイシングテープやＢＧテープ等が使用できる。静電チャックは、特に限定されず、炭化ケイ素や窒化アルミニウム等のセラミックス静電チャック等が挙げられる。真空チャックは、特に限定されず、多孔質ポリエチレン、アルミナ等の真空チャックが挙げられる。
イオン注入層４に衝撃等を与えて機械的剥離を行なうので、加熱に伴う熱歪、ひび割れ、貼り合わせ面の剥離等が発生するおそれがない。剥離は、イオン注入層にそって貼り合わせ基板の一端から他端に向かうへき開によるものが好ましい。
イオン注入層に衝撃を与えるためには、例えば、ガスや液体等の流体のジェットを貼り合わせた基板の側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
貼り合わせ基板の単結晶シリコン基板側に補強材を配置して機械的衝撃を加えることが好ましい。上記補強材としては、好ましくは、保護テープ、静電チャック及び真空チャックからなる群から選択される。単結晶シリコン基板側に割れ防止のために保護テープ５を単結晶シリコン基板側に貼り付けて剥離を行う方法や、または静電チャック又は真空チャックに単結晶シリコン基板側を密着させて剥離を行うことでより確実に剥離を行うことができる。
保護テープは、特に材質、厚さ等に限定されず、半導体製造工程で用いられるダイシングテープやＢＧテープ等が使用できる。静電チャックは、特に限定されず、炭化ケイ素や窒化アルミニウム等のセラミックス静電チャック等が挙げられる。真空チャックは、特に限定されず、多孔質ポリエチレン、アルミナ等の真空チャックが挙げられる。
剥離工程で得られたＳＯＩ基板に、必要に応じてエッチング及び／又は表面研磨を施してよい。単結晶シリコン薄膜２Ａの側面に熱酸化膜３Ａの一部が残っている場合には、これを薄くあるいは除去してもよい。
このようにして、図２（ｈ）に示すように、単結晶シリコン薄膜２Ａが転写されたＳＯＩ基板５が製造される。石英基板又はガラス基板上に積層されている単結晶シリコン膜は、石英基板又はガラス基板と低い温度で貼り合わせられているため、ＳＯＩ基板の単結晶シリコン薄膜は室温では応力が低く、室温で貼り合わせた場合には応力は殆ど掛かっていない。
このようにして、図２（ｈ）に示すように、単結晶シリコン薄膜２Ａが転写されたＳＯＩ基板５が製造される。石英基板又はガラス基板上に積層されている単結晶シリコン膜は、石英基板又はガラス基板と低い温度で貼り合わせられているため、ＳＯＩ基板の単結晶シリコン薄膜は室温では応力が低く、室温で貼り合わせた場合には応力は殆ど掛かっていない。
このＳＯＩ基板５の単結晶シリコン膜上２Ａに、図２（ｉ）に示すように、Ｇｅをエピタキシャル成長させ、Ｇｅ膜６を形成する。
Ｓｉ基板にＧｅをエピ成長した際に導入される引っ張り応力は下記の式（１）で表されると考えられる。
σｔ ∝ （αＳｉ−αＧｅ）・（ＴＨ−ＴＬ） ・・・（１）
（上式中、σｔは導入される応力、αＳｉ、αＧｅ、はそれぞれＳｉ、Ｇｅの熱膨張率であり、ＴＨはプロセス最高温度、ＴＬは室温を示す。）
また、単結晶シリコン薄膜付き石英基板であるＳＯＱ上にＧｅをエピ成長させた場合は近似的に下記の式（２）で表される。
σｔ ∝ （αｑｕａｒｔｚ−αＧｅ）・（ＴＨ−ＴＬ） ・・・（２）
（上式中、σｔは導入される応力、αｑｕａｒｔｚ、αＧｅ、はそれぞれ石英、Ｇｅの熱膨張率であり、ＴＨはプロセス最高温度、ＴＬは室温を示す。）
単結晶シリコン薄膜付きガラス基板であるＳＯＧ上にＧｅをエピ成長させた場合は近似的に下記の式（３）で表される。
σｔ ∝ （αｇｌａｓｓ−αＧｅ）・（ＴＨ−ＴＬ） ・・・（３）
（上式中、σｔは導入される応力、αｇｌａｓｓ、αＧｅ、はそれぞれガラス、Ｇｅの熱膨張率であり、ＴＨはプロセス最高温度、ＴＬは室温を示す。）
これらの式から、導入される引っ張り応力は基板（Ｓｉ、石英又はガラス）の熱膨張率に大きく依存することが分かる。
Ｓｉ基板にＧｅをエピ成長した際に導入される引っ張り応力は下記の式（１）で表されると考えられる。
σｔ ∝ （αＳｉ−αＧｅ）・（ＴＨ−ＴＬ） ・・・（１）
（上式中、σｔは導入される応力、αＳｉ、αＧｅ、はそれぞれＳｉ、Ｇｅの熱膨張率であり、ＴＨはプロセス最高温度、ＴＬは室温を示す。）
また、単結晶シリコン薄膜付き石英基板であるＳＯＱ上にＧｅをエピ成長させた場合は近似的に下記の式（２）で表される。
σｔ ∝ （αｑｕａｒｔｚ−αＧｅ）・（ＴＨ−ＴＬ） ・・・（２）
（上式中、σｔは導入される応力、αｑｕａｒｔｚ、αＧｅ、はそれぞれ石英、Ｇｅの熱膨張率であり、ＴＨはプロセス最高温度、ＴＬは室温を示す。）
単結晶シリコン薄膜付きガラス基板であるＳＯＧ上にＧｅをエピ成長させた場合は近似的に下記の式（３）で表される。
σｔ ∝ （αｇｌａｓｓ−αＧｅ）・（ＴＨ−ＴＬ） ・・・（３）
（上式中、σｔは導入される応力、αｇｌａｓｓ、αＧｅ、はそれぞれガラス、Ｇｅの熱膨張率であり、ＴＨはプロセス最高温度、ＴＬは室温を示す。）
これらの式から、導入される引っ張り応力は基板（Ｓｉ、石英又はガラス）の熱膨張率に大きく依存することが分かる。
ＳＯＩ基板５のシリコン薄膜２Ａの上にゲルマニウムをエピタキシャル成長させる方法は、例えば、非特許文献２、非特許文献３で示されているようにＣＶＤを用いて行うことができる。原料ガスは、ＧｅＨ４をＨ２などで希釈したものを用いることができる。希釈ガスは、不活性ガスのＡｒなどを用いることも可能である。
エピタキシャル成長によりＳＯＩ基板（ＳＯＱ又はＳＯＧ基板）のシリコン薄膜上に形成されるＧｅ膜の厚さは、その後の用途に応じて選択できるが、例えば、５０〜５００ｎｍである。
通常、Ｇｅの成長温度は高温（７００〜９００℃、好ましくは８００〜９００℃）となるので、エピタキシャル成長後、室温に戻しＧｅが冷却されると、図２（ｊ）に示すように、Ｇｅ膜６に非常に高い引っ張り応力ＴＳが導入される。これは、石英又はガラスの熱膨張係数は、０．５６×１０−６／Ｋ程度なので、熱プロセスにおいて殆ど伸び縮みをしないが、Ｇｅは１０倍程度の熱膨張率を有するために、高温で成長し室温に戻した際に急速に縮もうとするが、石英／ガラスが縮まないためである。この引っ張り応力は、室温において、レーザー等で光を基板表面に入射し、その反射される光の角度を測定することで、精緻に基板の反りを計測し、膜の応力を算出する薄膜応力測定法を用いて測定した場合、好ましくは１００ＭＰａ以上の範囲である。同法を用いて引っ張り応力は、Ｓｉ基板上にエピタキシャル成長させたＧｅ膜付きＳｉ基板の引っ張り応力では１００〜５００ＭＰａ程度である。
図２（ｊ）は、引っ張り応力ＴＳによる大きな変形を示しているが、この変形の範囲は、Ｇｅ膜の厚さによって変化し、単に内部に応力が存在するだけで、外見上は変化がない場合もある。実際の状況では、基板の厚さが数百μｍなのに対して、Ｇｅ膜の厚さは数百ｎｍ程度なので、Ｇｅ膜に高い引っ張り応力が導入されても基板のそりにはあまり大きな影響は無い場合が多い。
エピタキシャル成長によりＳＯＩ基板（ＳＯＱ又はＳＯＧ基板）のシリコン薄膜上に形成されるＧｅ膜の厚さは、その後の用途に応じて選択できるが、例えば、５０〜５００ｎｍである。
通常、Ｇｅの成長温度は高温（７００〜９００℃、好ましくは８００〜９００℃）となるので、エピタキシャル成長後、室温に戻しＧｅが冷却されると、図２（ｊ）に示すように、Ｇｅ膜６に非常に高い引っ張り応力ＴＳが導入される。これは、石英又はガラスの熱膨張係数は、０．５６×１０−６／Ｋ程度なので、熱プロセスにおいて殆ど伸び縮みをしないが、Ｇｅは１０倍程度の熱膨張率を有するために、高温で成長し室温に戻した際に急速に縮もうとするが、石英／ガラスが縮まないためである。この引っ張り応力は、室温において、レーザー等で光を基板表面に入射し、その反射される光の角度を測定することで、精緻に基板の反りを計測し、膜の応力を算出する薄膜応力測定法を用いて測定した場合、好ましくは１００ＭＰａ以上の範囲である。同法を用いて引っ張り応力は、Ｓｉ基板上にエピタキシャル成長させたＧｅ膜付きＳｉ基板の引っ張り応力では１００〜５００ＭＰａ程度である。
図２（ｊ）は、引っ張り応力ＴＳによる大きな変形を示しているが、この変形の範囲は、Ｇｅ膜の厚さによって変化し、単に内部に応力が存在するだけで、外見上は変化がない場合もある。実際の状況では、基板の厚さが数百μｍなのに対して、Ｇｅ膜の厚さは数百ｎｍ程度なので、Ｇｅ膜に高い引っ張り応力が導入されても基板のそりにはあまり大きな影響は無い場合が多い。
このようにして得られたＧｅ膜付きＳＯＩ基板（絶縁性基板が石英基板のときはＳＯＱ、ガラス基板のときはＳＯＧ基板）は、Ｓｉ基板上にエピタキシャル成長させたＧｅ膜付きＳｉ基板やバルクＧｅよりも、引っ張り応力が増大されており、Ｇｅのバンドギャップが縮小し、バンド端（１．５５μｍ領域）付近での吸収が増大する。これにより、有用な半導体材料となる。特に、現在長距離光通信で用いられる波長領域（Ｃバンド：１５２８〜１５６８ｎｍ、Ｌバンド：１５６８〜１６１０ｎｍ）では、この特性は重要である。
Ｇｅ膜付きＳＯＩ基板は、ｐ−ｉ−ｎ構造を備えた光受光素子、フォトダイオード等に用いることができる。
Ｇｅ膜付きＳＯＩ基板は、ｐ−ｉ−ｎ構造を備えた光受光素子、フォトダイオード等に用いることができる。
実施例１及び比較例１〜２
＜三種類の基板の用意＞
バルクＧｅ、ＧｅをＳｉ基板上にエピタキシャル成長させたＧｅ膜付きＳｉ基板（Ｇｅ−ｏｎ−Ｓｉ基板）、ＧｅをＳＯＱ上にエピタキシャル成長させたＧｅ膜付きＳＯＱ基板（Ｇｅ−ｏｎ−ＳＯＱ基板）の三種類を用意した。
（ａ）バルクゲルマニウムの用意
融液成長法で作製した直径５０ｃｍ、厚さ３００μｍの（１００）基板を用意した。
（ｂ）Ｇｅ膜付きＳｉ基板の用意
直径１５０ｍｍのＳｉ基板（厚さ６２５μｍ）に、ＣＶＤ法により、原料ガスとしてＧｅＨ４をＨ２で体積比５（ＧｅＨ４）：９５（Ｈ２）に希釈したものを用い、希釈ガスとしてＡｒを用い、Ｇｅの成長温度８５０℃で、厚さ４５０ｎｍのＧｅ膜を有するＳＯＱ基板を得た。
（ｃ）Ｇｅ膜付きＳＯＱ基板の用意
ドナー基板として、熱酸化により酸化膜を２００ｎｍ成長させた直径１５０ｍｍの単結晶シリコン基板（厚さ６２５μｍ）に、水素イオンのドーズ量６×１０１６ａｔｏｍｓ／ｃｍ２で、表面からの深さ３００ｎｍにイオン注入層を形成したものを用いた。ハンドル基板として直径１５０ｍｍの石英基板（厚さ６２５μｍ）を用いた。
表面活性化処理は、真空引き可能なチャンバ内に基板をセットし、窒素ガス雰囲気に置換した後真空にし、１００Ｗ程度の高周波プラズマをチャンバ内に発生させ、基板表面を活性化させることにより行なった。表面活性化処理は、ドナー基板とハンドル基板の両方に行ない、活性化された表面同士を貼り合わせた。
貼り合わせ基板に、３００℃で６時間の熱処理を施し、貼り合わせ基板の一端でイオン注入層の位置に刃を挿入し、開口部を形成した後、両基板が相対的に離れていくような力を加えることにより、剥離を行ない、ＳＯＱ基板を得た。
ＣＶＤ法により、原料ガスとしてＧｅＨ４をＨ２で体積比５（ＧｅＨ４）：９５（Ｈ２）に希釈したものを用い、Ｇｅの成長温度８００℃で、厚さ５００ｎｍのＧｅ膜を有するＳＯＱ基板を得た。
＜１．５５μｍの吸収係数を測定＞
比較例１としてバルクＧｅ、比較例２としてＧｅ膜付きＳｉ基板、実施例１としてＧｅ膜付きＳＯＱ基板を用い、１．５５μｍの吸収係数を測定した。バルクＧｅの吸収係数は反射率測定により測定した。Ｇｅ膜付きＳｉ基板とＧｅ付きＳＯＱ基板とは反射率と透過率を測定することで測定した。Ｇｅ膜を形成するためのＧｅのエピタキシャル成長は、水素ガスで１０体積％に希釈したＧｅＨ４を用い、１×１０−５Ｔｏｒｒの圧力で行った。結果を図３に示す。図３より、Ｇｅ付きＳＯＱ基板による吸収が最も高いことが判明した。
＜三種類の基板の用意＞
バルクＧｅ、ＧｅをＳｉ基板上にエピタキシャル成長させたＧｅ膜付きＳｉ基板（Ｇｅ−ｏｎ−Ｓｉ基板）、ＧｅをＳＯＱ上にエピタキシャル成長させたＧｅ膜付きＳＯＱ基板（Ｇｅ−ｏｎ−ＳＯＱ基板）の三種類を用意した。
（ａ）バルクゲルマニウムの用意
融液成長法で作製した直径５０ｃｍ、厚さ３００μｍの（１００）基板を用意した。
（ｂ）Ｇｅ膜付きＳｉ基板の用意
直径１５０ｍｍのＳｉ基板（厚さ６２５μｍ）に、ＣＶＤ法により、原料ガスとしてＧｅＨ４をＨ２で体積比５（ＧｅＨ４）：９５（Ｈ２）に希釈したものを用い、希釈ガスとしてＡｒを用い、Ｇｅの成長温度８５０℃で、厚さ４５０ｎｍのＧｅ膜を有するＳＯＱ基板を得た。
（ｃ）Ｇｅ膜付きＳＯＱ基板の用意
ドナー基板として、熱酸化により酸化膜を２００ｎｍ成長させた直径１５０ｍｍの単結晶シリコン基板（厚さ６２５μｍ）に、水素イオンのドーズ量６×１０１６ａｔｏｍｓ／ｃｍ２で、表面からの深さ３００ｎｍにイオン注入層を形成したものを用いた。ハンドル基板として直径１５０ｍｍの石英基板（厚さ６２５μｍ）を用いた。
表面活性化処理は、真空引き可能なチャンバ内に基板をセットし、窒素ガス雰囲気に置換した後真空にし、１００Ｗ程度の高周波プラズマをチャンバ内に発生させ、基板表面を活性化させることにより行なった。表面活性化処理は、ドナー基板とハンドル基板の両方に行ない、活性化された表面同士を貼り合わせた。
貼り合わせ基板に、３００℃で６時間の熱処理を施し、貼り合わせ基板の一端でイオン注入層の位置に刃を挿入し、開口部を形成した後、両基板が相対的に離れていくような力を加えることにより、剥離を行ない、ＳＯＱ基板を得た。
ＣＶＤ法により、原料ガスとしてＧｅＨ４をＨ２で体積比５（ＧｅＨ４）：９５（Ｈ２）に希釈したものを用い、Ｇｅの成長温度８００℃で、厚さ５００ｎｍのＧｅ膜を有するＳＯＱ基板を得た。
＜１．５５μｍの吸収係数を測定＞
比較例１としてバルクＧｅ、比較例２としてＧｅ膜付きＳｉ基板、実施例１としてＧｅ膜付きＳＯＱ基板を用い、１．５５μｍの吸収係数を測定した。バルクＧｅの吸収係数は反射率測定により測定した。Ｇｅ膜付きＳｉ基板とＧｅ付きＳＯＱ基板とは反射率と透過率を測定することで測定した。Ｇｅ膜を形成するためのＧｅのエピタキシャル成長は、水素ガスで１０体積％に希釈したＧｅＨ４を用い、１×１０−５Ｔｏｒｒの圧力で行った。結果を図３に示す。図３より、Ｇｅ付きＳＯＱ基板による吸収が最も高いことが判明した。
実施例２及び比較例３〜４
実施例１で用いた三種類の基板を用意し、比較例３としてバルクＧｅ、比較例４としてＧｅ膜付きＳｉ基板、実施例２としてＧｅ膜付きＳＯＱ基板を用いて、ｐ−ｉ−ｎダイオードを作製し、量子効率を測定した。この場合の量子効率とは、入射した光のエネルギーに対して変換された電気得エネルギーの割合である。入射光の波長は、１５５０ｎｍである。結果を図４に示す。この結果より、Ｇｅ膜付きＳＯＱ基板が最も１５５０ｎｍ領域において効率の高いダイオード基板であることが判明した。
実施例１で用いた三種類の基板を用意し、比較例３としてバルクＧｅ、比較例４としてＧｅ膜付きＳｉ基板、実施例２としてＧｅ膜付きＳＯＱ基板を用いて、ｐ−ｉ−ｎダイオードを作製し、量子効率を測定した。この場合の量子効率とは、入射した光のエネルギーに対して変換された電気得エネルギーの割合である。入射光の波長は、１５５０ｎｍである。結果を図４に示す。この結果より、Ｇｅ膜付きＳＯＱ基板が最も１５５０ｎｍ領域において効率の高いダイオード基板であることが判明した。
１ ハンドル基板
２ 単結晶シリコン基板
２Ａ シリコン薄膜
３，３Ａ シリコン酸化膜
４ イオン注入層
５ ＳＯＩ基板
６ ゲルマニウム膜
Ｄ イオン
Ｈ１、Ｈ２ 熱
ＴＳ 引っ張り応力
２ 単結晶シリコン基板
２Ａ シリコン薄膜
３，３Ａ シリコン酸化膜
４ イオン注入層
５ ＳＯＩ基板
６ ゲルマニウム膜
Ｄ イオン
Ｈ１、Ｈ２ 熱
ＴＳ 引っ張り応力
Claims (8)
- 絶縁性基板である石英基板又はガラス基板上に、シリコン薄膜を備えるＳＯＩ基板を用意する工程と、
ゲルマニウムを上記ＳＯＩ基板のシリコン薄膜の上に７００〜９００℃でエピタキシャル成長させてゲルマニウム膜を形成する工程と
を少なくとも含んでなるＧｅ膜付きＳＯＩ基板の製造方法。 - 上記ＳＯＩ基板を用意する工程のＳＯＩ基板が、
単結晶シリコン基板の表面又は単結晶シリコン基板の熱酸化膜を有する表面からイオンを注入してイオン注入層を設けたドナー基板の該イオン注入面と、石英基板又はガラス基板であるハンドル基板の表面との双方もしくは片方に表面活性化処理を施す段階と、
その後、上記ドナー基板のイオン注入面と上記ハンドル基板の表面とを１０〜１００℃で貼り合わせる段階と、
貼り合わされた基板を１５０〜３５０℃以下で熱処理する熱処理段階と、
上記熱処理された貼り合わせ基板の上記イオン注入層に機械的衝撃を加えて該イオン注入層にそって剥離して単結晶シリコン薄膜を上記ハンドル基板に転写する剥離段階と
を少なくとも含んでなる製造方法によって得られる請求項１に記載のＧｅ膜付きＳＯＩ基板の製造方法。 - 上記表面活性化処理を施す段階後で、上記貼り合わせる段階前に、上記イオン注入層を設けたドナー基板を１５０〜２５０℃で熱処理する段階をさらに含む請求項２に記載のＧｅ膜付きＳＯＩ基板の製造方法。
- 上記表面活性化処理が、オゾン処理、ＵＶオゾン処理、イオンビーム処理及びプラズマ処理からなる群から選ばれる一つの処理または二以上の処理の組合せである請求項１又は請求項１〜３のいずれかに記載のＧｅ膜付きＳＯＩ基板の製造方法。
- 絶縁性基板である石英基板又はガラス基板上のシリコン薄膜を備えるＳＯＩ基板と、上記ＳＯＱ基板のシリコン薄膜の上にエピタキシャル成長させたゲルマニウム膜を備える半導体用Ｇｅ膜付きＳＯＩ基板。
- 上記ゲルマニウム膜が、室温において、基板の反りにより膜の応力を算出する薄膜応力測定法に基づく１００ＭＰａ以上の範囲の引っ張り応力を有する請求項５に記載の半導体用Ｇｅ膜付きＳＯＩ基板。
- 請求項５又は請求項６に記載のＧｅ膜付きＳＯＩ基板を用いて作製されたダイオード素子。
- 請求項５又は請求項６に記載のＧｅ膜付きＳＯＩ基板を用いて作製された光受光素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009142003A JP2010287817A (ja) | 2009-06-15 | 2009-06-15 | Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板 |
| PCT/JP2010/060032 WO2010147081A1 (ja) | 2009-06-15 | 2010-06-14 | Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009142003A JP2010287817A (ja) | 2009-06-15 | 2009-06-15 | Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010287817A true JP2010287817A (ja) | 2010-12-24 |
Family
ID=43356399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009142003A Pending JP2010287817A (ja) | 2009-06-15 | 2009-06-15 | Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2010287817A (ja) |
| WO (1) | WO2010147081A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107004639B (zh) * | 2014-07-08 | 2021-02-05 | 麻省理工学院 | 衬底制造方法 |
| JP6437284B2 (ja) * | 2014-11-20 | 2018-12-12 | 国立大学法人 東京大学 | アバランシェ受光器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009069709A1 (ja) * | 2007-11-27 | 2009-06-04 | Shin-Etsu Chemical Co., Ltd. | 貼り合わせ基板の製造方法 |
-
2009
- 2009-06-15 JP JP2009142003A patent/JP2010287817A/ja active Pending
-
2010
- 2010-06-14 WO PCT/JP2010/060032 patent/WO2010147081A1/ja active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009069709A1 (ja) * | 2007-11-27 | 2009-06-04 | Shin-Etsu Chemical Co., Ltd. | 貼り合わせ基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010147081A1 (ja) | 2010-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11145538B2 (en) | High resistivity silicon-on-insulator structure and method of manufacture thereof | |
| KR101575917B1 (ko) | 실리콘 박막 전사 절연성 웨이퍼의 제조 방법 | |
| JP7470233B2 (ja) | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| JP2008198656A (ja) | 半導体基板の製造方法 | |
| KR102658526B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| CA2220600C (en) | Method of manufacturing semiconductor article | |
| WO2013166381A1 (en) | Techniques for forming optoelectronic devices | |
| JP2008153411A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2013534057A (ja) | Ｓｏｉ基板に仕上げを施す方法 | |
| KR20150033687A (ko) | 하이브리드 기판의 제조 방법 및 하이브리드 기판 | |
| JP5417399B2 (ja) | 複合ウェーハの製造方法 | |
| EP2216803B1 (en) | Manufacturing method for laminated substrate | |
| CN101355024B (zh) | 带有绝缘埋层的衬底的制备方法 | |
| WO2010147081A1 (ja) | Ｇｅ膜付きＳＯＩ基板の製造方法及びＧｅ膜付きＳＯＩ基板 | |
| KR102026506B1 (ko) | 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법 | |
| US10796946B2 (en) | Method of manufacture of a semiconductor on insulator structure | |
| JP2010278342A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4943820B2 (ja) | ＧＯＩ（ＧｅｏｎＩｎｓｕｌａｔｏｒ）基板の製造方法 | |
| JP5830255B2 (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110624 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20130705 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20131025 Free format text: JAPANESE INTERMEDIATE CODE: A02 |