JP2010131683A - Grinding method of silicon wafer - Google Patents
Grinding method of silicon wafer Download PDFInfo
- Publication number
- JP2010131683A JP2010131683A JP2008307760A JP2008307760A JP2010131683A JP 2010131683 A JP2010131683 A JP 2010131683A JP 2008307760 A JP2008307760 A JP 2008307760A JP 2008307760 A JP2008307760 A JP 2008307760A JP 2010131683 A JP2010131683 A JP 2010131683A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- silicon wafer
- wafer
- double
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
この発明はシリコンウェーハの研磨方法、詳しくはシリコンウェーハの表面形状の高品質化が図れるシリコンウェーハの研磨方法に関する。 The present invention relates to a method for polishing a silicon wafer, and more particularly to a method for polishing a silicon wafer that can improve the quality of the surface shape of the silicon wafer.
シリコンウェーハの製造に際しては、シリコン単結晶インゴットにブロック切断、外径研削、スライス、面取り、エッチングまたは表面研削を順次施し、その後、エッチング時または表面研削時のウェーハのダメージを除く研磨が行われる。これにより、表面が鏡面仕上げされたシリコンウェーハが作製される。
研磨工程では、一般に1次研磨、2次研磨、3次研磨、仕上げ研磨などからなる3〜4段階の多段研磨が実施される。多段研磨では、研磨の段階が進むにつれて、平坦度、ナノトポロジー、表面粗さ、Hazeなどのシリコンウェーハの表面形状に係る品質改善が図られる。
In manufacturing a silicon wafer, block cutting, outer diameter grinding, slicing, chamfering, etching or surface grinding are sequentially performed on a silicon single crystal ingot, and then polishing is performed to remove wafer damage during etching or surface grinding. Thereby, a silicon wafer having a mirror-finished surface is manufactured.
In the polishing process, 3 to 4 stages of multi-step polishing including primary polishing, secondary polishing, tertiary polishing, and finish polishing are generally performed. In multi-stage polishing, as the polishing stage progresses, quality improvements related to the surface shape of the silicon wafer such as flatness, nanotopology, surface roughness, and haze are achieved.
また、ウェーハの表面形状のさらなる高品質化を図るため、従来、1次研磨のみに遊星歯車式(サンギヤ式)の両面研磨装置を用いた両面研磨が採用され、2次研磨以後ではシリコンウェーハの表面を研磨する片面研磨が行われている(例えば、特許文献1,2)。遊星歯車式の両面研磨装置とは、中心部にサンギヤが配置され、外周部にインターナルギヤが配置された遊星歯車構造を有している。使用時には、キャリアプレートの複数のウェーハ保持孔にシリコンウェーハを保持し、研磨砥粒を含むスラリーを供給しながら、研磨布が展張された上定盤および下定盤を各ウェーハの表裏両面に押し付け、キャリアプレートをサンギヤとインターナルギヤとの間で自転、公転させる。これにより、各シリコンウェーハの表裏面が同時に研磨される。 In order to further improve the quality of the surface shape of the wafer, conventional double-side polishing using a planetary gear type (sun gear type) double-side polishing apparatus has been adopted only for the primary polishing, and after the secondary polishing, One-side polishing for polishing the surface is performed (for example, Patent Documents 1 and 2). The planetary gear type double-side polishing apparatus has a planetary gear structure in which a sun gear is arranged at the center and an internal gear is arranged at the outer periphery. At the time of use, while holding the silicon wafer in the plurality of wafer holding holes of the carrier plate and supplying the slurry containing abrasive grains, the upper and lower surface plates on which the polishing cloth is stretched are pressed against both the front and back surfaces of each wafer, The carrier plate rotates and revolves between the sun gear and the internal gear. Thereby, the front and back surfaces of each silicon wafer are polished simultaneously.
従来、2次研磨以降の各研磨で片面研磨が採用されている理由は、以下の通りである。
すなわち、(1)デバイス形成プロセスで、実際にデバイスが形成されるのはシリコンウェーハの表面のみである。
(2)一般に、シリコンウェーハの表面粗さやHazeなどを改善するために必要な研磨量は、数μm〜数10μmとわずかである(後段の研磨ほど研磨量は小さい)。そのため、片面研磨(裏面基準の表面研磨)のみを採用した場合でも、1次研磨後のウェーハ平坦度、ナノトポロジーはそれほど変化しない。ナノトポロジーとは、nmレベルの面粗さ(変化量の絶対値)である。
(3)両面研磨では、シリコンウェーハを保持する保持孔付きのキャリアプレートが使用される。そのため、研磨時にシリコンウェーハが保持孔の形成壁に衝突し、スクラッチ不良が発生するなどして、シリコンウェーハの品質が低下するとともに、発塵のおそれがある。
(4)両面研磨では複雑な構造の両面研磨装置が使用される。そのため、設備コストが高まるとともに、ウェーハの表裏面を研磨することから、片面研磨よりも研磨布などの消耗品に対するランニングコストが増大する。
Conventionally, the reason why single-side polishing is adopted in each polishing after the secondary polishing is as follows.
(1) In the device formation process, devices are actually formed only on the surface of the silicon wafer.
(2) Generally, the amount of polishing required to improve the surface roughness, haze, and the like of a silicon wafer is as small as several μm to several tens of μm (the polishing amount is smaller as the subsequent polishing is performed). Therefore, even when only single-side polishing (back surface-based surface polishing) is employed, the wafer flatness and nanotopology after the primary polishing do not change so much. Nanotopology is the surface roughness (absolute value of change amount) at the nm level.
(3) In double-side polishing, a carrier plate with a holding hole for holding a silicon wafer is used. For this reason, the silicon wafer collides with the formation wall of the holding hole at the time of polishing, and a scratch defect occurs, so that the quality of the silicon wafer is lowered and there is a risk of dust generation.
(4) In double-side polishing, a double-side polishing apparatus having a complicated structure is used. Therefore, the equipment cost increases and the front and back surfaces of the wafer are polished, so that the running cost for consumables such as a polishing cloth is increased rather than single-side polishing.
しかしながら、近年、デバイス形成部門からは、シリコンウェーハの裏面のナノトポロジー、引いてはウェーハの平坦度を十分に高める要求がなされている。しかも、ウェーハ裏面の微小パーティクルの管理も求められている。これらは、ウェーハ表面に形成される電子回路のさらなる微細化に対応するために、必要不可欠である。すなわち、現在の技術レベルは、ウェーハ裏面のナノトポロジーと、ウェーハ裏面の微小パーティクルとの両方を制御しなければ、ウェーハ表面に対する電子回路の微細化の実現が不可能な状況にまで達している。 However, in recent years, there has been a demand from the device formation department to sufficiently increase the nanotopology of the back surface of a silicon wafer, and thus the flatness of the wafer. In addition, management of minute particles on the back surface of the wafer is also required. These are indispensable in order to cope with further miniaturization of electronic circuits formed on the wafer surface. In other words, the current technical level has reached the point where it is impossible to realize miniaturization of the electronic circuit on the wafer surface unless both the nanotopology on the wafer back surface and the fine particles on the wafer back surface are controlled.
そこで、発明者は鋭意研究の結果、シリコンウェーハの研磨として、研磨条件を変更して3回以上連続して行われる多段研磨のうち、最終回の研磨を除く全ての回の研磨として両面研磨を採用すれば、上述した問題は解消されることを知見した。しかも、シリコンウェーハが保持孔の形成壁に衝突して発生するスクラッチ不良に伴う発塵も最終回の研磨において発生しない。そのため、全ての回の研磨を両面研磨とした場合に比べて、研磨工程後のウェーハ裏面の微小パーティクル数をより以上に低減可能なことを知見し、この発明を完成させた。 Therefore, as a result of diligent research, the inventor has performed double-side polishing as the polishing of the silicon wafer, and the polishing is changed at all times except for the final polishing among the multi-stage polishing performed continuously three times or more by changing the polishing conditions. It has been found that the above-mentioned problems can be solved if it is adopted. In addition, dust generation due to a scratch failure generated when the silicon wafer collides with the formation wall of the holding hole does not occur in the final polishing. For this reason, the inventors have found that the number of fine particles on the back surface of the wafer after the polishing step can be further reduced as compared with the case where all the polishing operations are performed on both sides, thereby completing the present invention.
この発明は、シリコンウェーハの表面形状の高品質化が図れ、これによりウェーハ表面に形成される電子回路のさらなる微細化を可能とするとともに、全ての研磨を両面研磨としたときに問題となる、研磨工程終了後のウェーハ裏面の微小パーティクルの増加を解消することができるシリコンウェーハの研磨方法を提供することを目的としている。 This invention can improve the quality of the surface shape of the silicon wafer, thereby enabling further miniaturization of the electronic circuit formed on the wafer surface, and becomes a problem when all the polishing is double-sided polishing. An object of the present invention is to provide a method for polishing a silicon wafer that can eliminate an increase in minute particles on the back surface of the wafer after the polishing step.
請求項1に記載の発明は、シリコンウェーハの表裏面に研磨布を押し付け、研磨液を供給しながら、前記シリコンウェーハと前記研磨布とを相対的に摺動させ、前記表裏面を研磨するシリコンウェーハの研磨方法であって、前記シリコンウェーハの表裏面の研磨は、研磨条件を変更して3回以上連続して行われる多段研磨で、該多段研磨は、最終回を除く全ての回の研磨が、前記シリコンウェーハの表裏面を同時研磨する両面研磨で、かつ前記最終回の研磨がウェーハ表面を研磨する片面研磨であるシリコンウェーハの研磨方法である。 The invention according to claim 1 is a silicon which polishes the front and back surfaces by pressing the polishing cloth against the front and back surfaces of the silicon wafer and sliding the silicon wafer and the polishing cloth relatively while supplying the polishing liquid. A method for polishing a wafer, wherein the polishing of the front and back surfaces of the silicon wafer is a multi-stage polishing performed continuously three times or more by changing the polishing conditions, and the multi-stage polishing is performed for all rounds except the final round. However, this is a silicon wafer polishing method in which double-side polishing is performed to simultaneously polish the front and back surfaces of the silicon wafer, and the final polishing is single-side polishing in which the wafer surface is polished.
請求項1に記載の発明によれば、シリコンウェーハの研磨として、毎回の研磨条件を変更して連続的に行われる多段研磨を採用し、しかもこの多段研磨は、最終回を除く全ての回の研磨を両面研磨とする。これにより、ウェーハ裏面のナノトポロジーと、ウェーハ裏面の微小パーティクルの発生量とがそれぞれ減少する。その結果、シリコンウェーハの表面形状の高品質化が図れ、ウェーハ表面に形成される電子回路のさらなる微細化が可能になる。
しかも、最終回の研磨をウェーハ表面のみを研磨する片面研磨としたので、シリコンウェーハが保持孔の形成壁に衝突して発生するスクラッチ不良に伴った両面研磨特有の発塵が最終回の研磨で発生しない。その結果、全ての研磨を両面研磨とした場合に問題化する、研磨工程終了後のウェーハ裏面の微小パーティクルの増加を解消することができる。
According to the first aspect of the present invention, as the polishing of the silicon wafer, multi-stage polishing that is continuously performed by changing the polishing conditions for each time is adopted, and this multi-stage polishing is performed for all times except the final time. Polishing is double-sided polishing. As a result, the nanotopology on the back surface of the wafer and the generation amount of minute particles on the back surface of the wafer are reduced. As a result, the quality of the surface shape of the silicon wafer can be improved, and the electronic circuit formed on the wafer surface can be further miniaturized.
In addition, since the final polishing is a single-side polishing that polishes only the wafer surface, the dust generated by double-sided polishing due to a scratch defect caused by a silicon wafer hitting the holding hole formation wall is the final polishing. Does not occur. As a result, it is possible to eliminate an increase in minute particles on the back surface of the wafer after completion of the polishing process, which becomes a problem when all polishing is performed on both sides.
シリコンウェーハとしては、単結晶シリコンウェーハなどを採用することができる。
「シリコンウェーハの表裏面」とは、ウェーハの表面、裏面、表裏面の何れかである。
研磨液としては、例えば、pH濃度が9〜11のアルカリ性エッチング液(KOH溶液など)に、平均粒径0.02〜0.1μm程度のシリカ粒子(研磨砥粒)を分散させたコロイド状のものを採用することができる。ただし、研磨砥粒はウェーハの表面粗さなどを低下させるので、研磨液中に混入していないものの方が好ましい。
研磨布としては、不織布にウレタン樹脂を含浸・硬化させた不織布パッド、発泡したウレタンのブロックをスライスした発泡性ウレタンパッドなどを採用することができる。その他、ポリエステルフェルトにポリウレタンが含浸された基材の表面に発泡ポリウレタンを積層し、ポリウレタンの表層部分を除去して発泡層に開口部を形成したスエードパッドでもよい。
As the silicon wafer, a single crystal silicon wafer or the like can be adopted.
The “front and back surfaces of the silicon wafer” is any of the front surface, back surface, and front and back surfaces of the wafer.
As the polishing liquid, for example, a colloidal shape in which silica particles (polishing abrasive grains) having an average particle diameter of about 0.02 to 0.1 μm are dispersed in an alkaline etching liquid (KOH solution or the like) having a pH concentration of 9 to 11. Things can be adopted. However, since the abrasive grains reduce the surface roughness of the wafer, it is preferable that the abrasive grains are not mixed in the polishing liquid.
As the polishing cloth, a nonwoven fabric pad in which a nonwoven fabric is impregnated and cured with a urethane resin, a foamable urethane pad obtained by slicing a foamed urethane block, or the like can be used. Alternatively, a suede pad in which foamed polyurethane is laminated on the surface of a base material in which polyester felt is impregnated with polyurethane, and a surface layer portion of the polyurethane is removed to form an opening in the foamed layer may be used.
シリコンウェーハと両研磨布との相対的な摺動とは、シリコンウェーハだけの回転によるシリコンウェーハと両研磨布との摺動でも、両研磨布だけの回転による摺動でもよい。その他、シリコンウェーハと両研磨布との両方の回転による摺動でもよい。
「変更される研磨条件」としては、例えば、研磨布の種類、研磨液の種類、研磨量、研磨レート、研磨圧、研磨時間、シリコンウェーハの回転速度、研磨布の回転速度、シリコンウェーハの回転方向、研磨布の回転方向などが挙げられる。
両面研磨としては、例えば、サンギヤを有する遊星歯車式の両面研磨を採用することができる。その他、サンギヤが存在しない無サンギヤ式の両面研磨でもよい。
「3回以上連続して行われる多段研磨(両面研磨)」とは、1台の両面研磨装置のみにより行っても、複数台の研磨装置により行ってもよい。
ここでいう「3回以上連続して」とは、シリコンウェーハに対する例えば機械的、化学的、熱的などの実質的な加工が施される場合をいう。したがって、連続する「前の研磨」と「後の研磨」との間に、シリコンウェーハの洗浄工程、検査工程などが実施される場合をも含む。
The relative sliding between the silicon wafer and both polishing cloths may be sliding between the silicon wafer and both polishing cloths by rotating only the silicon wafer, or sliding by rotating only both polishing cloths. In addition, sliding by rotation of both the silicon wafer and both polishing cloths may be used.
Examples of the “changing polishing conditions” include, for example, the type of polishing cloth, the type of polishing liquid, the polishing amount, the polishing rate, the polishing pressure, the polishing time, the rotation speed of the silicon wafer, the rotation speed of the polishing cloth, and the rotation of the silicon wafer. Direction, rotation direction of the polishing cloth, and the like.
As the double-side polishing, for example, planetary gear type double-side polishing having a sun gear can be employed. In addition, non-sun gear type double-side polishing without a sun gear may be used.
“Multi-stage polishing (double-side polishing) performed continuously three times or more” may be performed by only one double-side polishing apparatus or by a plurality of polishing apparatuses.
“Consecutively three or more times” here refers to a case where substantial processing such as mechanical, chemical, or thermal processing is performed on a silicon wafer. Therefore, it includes a case where a silicon wafer cleaning process, an inspection process, and the like are performed between successive “pre-polishing” and “post-polishing”.
変更される研磨条件は、ウェーハ表面の研磨条件だけでもよい。また、ウェーハ裏面の研磨条件だけでもよい。さらには、ウェーハ表裏面の両方の研磨条件でもよい。
両面研磨の回数は、例えば3回、4回などである。何れの場合でも、全ての回においてシリコンウェーハに両面研磨が行われる。
The polishing condition to be changed may be only the polishing condition of the wafer surface. Further, only the polishing conditions on the back surface of the wafer may be used. Furthermore, the polishing conditions for both the front and back surfaces of the wafer may be used.
The number of times of double-side polishing is, for example, three times or four times. In any case, double-side polishing is performed on the silicon wafer at all times.
請求項2に記載の発明は、少なくとも1回の前記両面研磨が、キャリアプレートに形成されたウェーハ保持孔内に前記シリコンウェーハを保持し、前記研磨液を供給しながら、前記研磨布が貼着された上定盤と前記研磨布が貼着された下定盤との間で、前記キャリアプレートの表面と平行な面内でこのキャリアプレートに自転を伴わない円運動を行わせる無サンギヤ式の両面研磨である請求項1に記載のシリコンウェーハの研磨方法である。 According to a second aspect of the present invention, the polishing cloth is adhered while holding the silicon wafer in a wafer holding hole formed in a carrier plate and supplying the polishing liquid in at least one double-side polishing. Between the upper surface plate and the lower surface plate to which the polishing cloth is adhered, both sides of a sun gear type that allows the carrier plate to perform a circular motion without rotation in a plane parallel to the surface of the carrier plate. 2. The method for polishing a silicon wafer according to claim 1, wherein the polishing is performed.
請求項2に記載の発明によれば、上定盤および下定盤の間でシリコンウェーハを保持し、この状態を維持したまま、キャリアプレートに自転をともなわない円運動をさせて両面研磨する。自転しない円運動によれば、キャリアプレート上のすべての点がまったく同じ小円運動を行う。これは、一種の揺動運動ともいえる。すなわち、揺動運動の軌跡が円になるとも考えられる。このキャリアプレートの運動により、研磨中、シリコンウェーハはウェーハ保持孔内で旋回しながら研磨される。これにより、ウェーハ研磨面の略全域にわたって均一に研磨することができる。例えば、ウェーハ外周部の研磨ダレなども低減可能となる。 According to the second aspect of the present invention, the silicon wafer is held between the upper surface plate and the lower surface plate, and while maintaining this state, the carrier plate is circularly moved without rotation, and both surfaces are polished. According to the circular motion that does not rotate, all the points on the carrier plate perform exactly the same small circular motion. This is a kind of rocking motion. That is, it can be considered that the locus of the swing motion becomes a circle. Due to the movement of the carrier plate, the silicon wafer is polished while being rotated in the wafer holding hole during polishing. Thereby, it can grind | polish uniformly over the substantially whole region of a wafer grinding | polishing surface. For example, polishing sag at the outer periphery of the wafer can be reduced.
自転をともなわない円運動とは、キャリアプレートが上定盤および下定盤の回転軸から所定距離だけ偏心した状態を、常時、維持して旋回する円運動(回転揺動)をいう。キャリアプレートに形成されたウェーハ保持孔の形成数は、1つ(枚葉式)でも複数(バッチ)でもよい。ウェーハ保持孔の大きさは、研磨されるシリコンウェーハの大きさに応じて、任意に変更される。
無サンギヤ式の両面研磨の場合、必ずしも上定盤および下定盤を同時に回転させなくてもよい。これは、無サンギヤ式の両面研磨が、シリコンウェーハの表裏両面に上定盤および下定盤の各研磨布を押し付け、キャリアプレートを運動させるためである。
The circular motion without rotation refers to a circular motion (rotational rocking) in which the carrier plate rotates constantly while maintaining a state where the carrier plate is eccentric by a predetermined distance from the rotation axes of the upper surface plate and the lower surface plate. The number of wafer holding holes formed in the carrier plate may be one (single wafer type) or plural (batch). The size of the wafer holding hole is arbitrarily changed according to the size of the silicon wafer to be polished.
In the case of non-sun gear type double-side polishing, it is not always necessary to rotate the upper and lower surface plates simultaneously. This is because the non-sun gear-type double-side polishing presses the polishing cloths of the upper surface plate and the lower surface plate against the front and back surfaces of the silicon wafer to move the carrier plate.
請求項3に記載の発明は、前記研磨液は、研磨砥粒を含まない請求項1または請求項2に記載のシリコンウェーハの研磨方法である。
The invention according to claim 3 is the method for polishing a silicon wafer according to
請求項3に記載の発明によれば、研磨液として研磨砥粒を含まないものを採用したので、研磨砥粒による表面粗さ、Hazeなどのシリコンウェーハの表面形状の低下を防止することができる。 According to the third aspect of the present invention, since the polishing liquid that does not include abrasive grains is employed, it is possible to prevent the surface roughness of the silicon wafer such as surface roughness and haze from being lowered due to the abrasive grains. .
請求項1に記載の発明によれば、シリコンウェーハの研磨として、毎回の研磨条件を変更して連続して行われる多段研磨を採用し、しかも多段研磨を、最終回を除く全ての回の研磨を両面研磨とする。これにより、シリコンウェーハの表面形状の高品質化が図れ、ウェーハ表面に形成される電子回路のさらなる微細化が可能になる。しかも、最終回の研磨をウェーハ表面のみを研磨する片面研磨としたので、シリコンウェーハが保持孔の形成壁に衝突して発生するスクラッチ不良に伴った、両面研磨特有の発塵が最終回の研磨で発生しない。その結果、全ての研磨を両面研磨とした場合に問題化する、研磨工程終了後のウェーハ裏面の微小パーティクルの増加を解消することができる。 According to the first aspect of the present invention, as the polishing of the silicon wafer, multi-stage polishing that is continuously performed by changing the polishing conditions for each time is adopted, and the multi-stage polishing is performed all times except the final time. Is double-side polished. Thereby, the quality of the surface shape of the silicon wafer can be improved, and the electronic circuit formed on the wafer surface can be further miniaturized. In addition, since the final polishing is a single-side polishing that polishes only the wafer surface, dust generated by double-sided polishing due to a scratch defect that occurs when the silicon wafer collides with the holding hole formation wall is the final polishing. Does not occur. As a result, it is possible to eliminate an increase in minute particles on the back surface of the wafer after completion of the polishing process, which becomes a problem when all polishing is performed on both sides.
請求項2に記載の発明によれば、少なくとも1回の両面研磨として、サンギヤが組み込まれておらず、上定盤および下定盤の間でキャリアプレートを運動させてウェーハ表裏両面を同時に研磨する無サンギヤ式両面研磨を採用したので、ウェーハ研磨面の略全域にわたって均一に研磨することができる。これにより、ウェーハ外周部の研磨ダレなども低減可能となる。 According to the second aspect of the present invention, the sun gear is not incorporated as at least one double-side polishing, and the front and back surfaces of the wafer are simultaneously polished by moving the carrier plate between the upper surface plate and the lower surface plate. Since the sun gear type double-side polishing is adopted, it is possible to polish uniformly over substantially the entire area of the wafer polishing surface. As a result, polishing sagging on the outer periphery of the wafer can be reduced.
請求項3に記載の発明によれば、研磨液として研磨砥粒を含まないものを採用したので、研磨砥粒による表面粗さ、Hazeなどのシリコンウェーハの表面形状の低下を防止することができる。 According to the third aspect of the present invention, since the polishing liquid that does not include abrasive grains is employed, it is possible to prevent the surface roughness of the silicon wafer such as surface roughness and haze from being lowered due to the abrasive grains. .
以下、この発明の実施例を具体的に説明する。 Examples of the present invention will be specifically described below.
この発明の実施例1に係るシリコンウェーハの研磨方法を説明する。
使用されるシリコンウェーハは、以下の工程により作製される。チョクラルスキー法により直径300mm、初期酸素濃度1.0×1018atoms/cm3、比抵抗が10mΩ・cmのシリコン単結晶インゴットを引き上げる。得られたシリコン単結晶インゴットには、図1のフローシートに示すように、ブロック切断、外径研削、スライス、面取り、エッチング、1次研磨(サンギヤ式両面研磨)、2次研磨(無サンギヤ式両面研磨)、仕上げ研磨(片面研磨)が順次施される。
A method for polishing a silicon wafer according to Embodiment 1 of the present invention will be described.
The silicon wafer to be used is manufactured by the following process. A silicon single crystal ingot having a diameter of 300 mm, an initial oxygen concentration of 1.0 × 10 18 atoms / cm 3 and a specific resistance of 10 mΩ · cm is pulled up by the Czochralski method. As shown in the flow sheet of FIG. 1, the obtained silicon single crystal ingot is subjected to block cutting, outer diameter grinding, slicing, chamfering, etching, primary polishing (sun gear type double side polishing), and secondary polishing (sun gearless type). Double-side polishing) and finish polishing (single-side polishing) are sequentially performed.
次に、図2および図3を参照して、シリコンウェーハWの1次研磨工程を説明する。
エッチング後のシリコンウェーハWの表裏面には、サンギヤ式の両面研磨装置を用いた1次両面研磨が施される。
図2および図3において、40はサンギヤ式両面研磨装置で、このサンギヤ式両面研磨装置40は、互いに平行に設けられ、各対向面に研磨布41,41がそれぞれ貼着された上定盤42および下定盤43と、これらの上定盤42、下定盤43間に介在されて、軸線回りに回転自在に設けられた小径なサンギヤ44と、この軸線を中心に回転自在に設けられた大径なインターナルギヤ45と、それぞれ4枚のシリコンウェーハWを保持するウェーハ保持孔46aを有し、かつ各外縁部に、サンギヤ44およびインターナルギヤ45に噛合される外ギヤ46bが形成された計4枚の円盤形状のキャリアプレート46とを備えている。
サンギヤ式両面研磨装置40には、スピードファム社製の28B両面研磨装置が採用されている。両研磨布41,41には、ロデール・ニッタ社製Suba800が採用されている。シリコンウェーハWの厚さは730μm、キャリアプレート46の厚さは600μmである。
Next, with reference to FIG. 2 and FIG. 3, the primary polishing process of the silicon wafer W will be described.
The front and back surfaces of the etched silicon wafer W are subjected to primary double-side polishing using a sun gear type double-side polishing apparatus.
2 and 3,
The sun gear type double-
1次研磨工程では、サンギヤ式両面研磨装置40を使用し、シリコンウェーハWの両面が同時に研磨される。すなわち、キャリアプレート46の各ウェーハ保持孔46aにそれぞれ旋回自在にシリコンウェーハWを挿入する。このとき、各ウェーハ裏面は上向きとする。次いで、この状態のまま、各ウェーハ表裏両面に研磨布41,41をそれぞれ200g/cm2で押し付ける。また、上定盤42と下定盤43との間で、研磨液(ユースポイントで0.3重量%のKOH溶液をベースとし、平均粒径約40nm(動的散乱法)のシリカ粒子が1重量%混入されたコロイダルシリカ)を2リットル/分で供給しながら、キャリアプレート46を自転および公転させる。これにより、各ウェーハ保持孔46aに保持された4枚のシリコンウェーハWの表裏両面を、上下1対の研磨布41,41に押圧しながら一括して両面研磨する。コロイダルシリカからなる研磨液に代えて、研磨砥粒を含まないKOH溶液のみからなるものを採用してもよい。この場合、研磨砥粒による表面粗さ、Hazeなどのシリコンウェーハの表面形状の低下を防止することができる。ウェーハ表裏面の研磨レートは1μm/分、研磨量は30μmである。
In the primary polishing process, both surfaces of the silicon wafer W are polished simultaneously using the sun gear double-
次に、図4〜図6を参照して、1次研磨されたシリコンウェーハWの2次研磨工程を説明する。1次研磨後のシリコンウェーハWの表裏面には、無サンギヤ式の両面研磨装置を用いた2次両面研磨が連続して施される。ただし、1次研磨と2次研磨との間に、シリコンウェーハWを洗浄する工程が入ってもよい。
図4〜図6において、10は無サンギヤ式両面研磨装置である。具体的には、不二越株式会社製の両面研磨装置(LPD300)が採用されている。
無サンギヤ式両面研磨装置10は、5個のウェーハ保持孔11aがプレート軸線回りに(円周方向に)72度ごとに穿設された平面視して円板形状のガラスエポキシ製のキャリアプレート11と、それぞれのウェーハ保持孔11aに旋回自在に挿入されて保持された直径300mmのシリコンウェーハWを、上下から挟み込むとともに、シリコンウェーハWに対して相対的に移動させることでウェーハ面を研磨する上定盤12および下定盤13とを備えている。キャリアプレート11の厚さ(600μm)は、シリコンウェーハWの厚さ(730μm)よりも若干薄くなっている。
Next, with reference to FIGS. 4 to 6, a secondary polishing process of the silicon wafer W subjected to the primary polishing will be described. Secondary double-side polishing using a non-sun gear type double-side polishing apparatus is continuously performed on the front and back surfaces of the silicon wafer W after the primary polishing. However, a step of cleaning the silicon wafer W may be inserted between the primary polishing and the secondary polishing.
4 to 6,
The sun-gear-type double-
上定盤12の下面および下定盤13の上面には、シリコンウェーハWの表裏面を個別に研磨する研磨布14,15として、ロデール・ニッタ社製Suba400が展張されている(図5)。上定盤12は、上方に延びた回転軸12aを介して、上側回転モータ16により水平面内で回転駆動される。また、上定盤12は軸線方向へ進退させる昇降装置18により垂直方向に昇降させられる。昇降装置18は、シリコンウェーハWをキャリアプレート11に給排する際などに使用される。なお、上定盤12および下定盤13のシリコンウェーハWの表裏両面に対する押圧は、上定盤12および下定盤13に組み込まれた図示しないエアバック方式などの加圧手段により行われる。
下定盤13は、その出力軸17aを介して、下側回転モータ17により水平面内で回転させられる。このキャリアプレート11は、そのプレート11自体が自転しないように、キャリア円運動機構19によって、そのプレート11の面と平行な面(水平面)内で円運動する。次に、このキャリア円運動機構19を詳細に説明する。
On the lower surface of the
The
キャリア円運動機構19は、キャリアプレート11を外方から保持する環状のキャリアホルダ20を有している(図6)。キャリア円運動機構19とキャリアホルダ20とは、連結構造21を介して連結されている。連結構造21とは、キャリアプレート11を、キャリアプレート11が自転せず、しかもキャリアプレート11の熱膨張時の伸びを吸収できるようにキャリアホルダ20に連結させる手段である。
すなわち、連結構造21は、キャリアホルダ20の内周フランジ20aに、ホルダ周方向へ所定角度ごとに突設された多数本のピン23と、キャリアプレート11の外周部のうち、各ピン23と対応する位置に対応する数だけ穿設された長孔形状のピン孔11bとを有している。
The carrier
That is, the connecting
これらのピン孔11bは、ピン23を介してキャリアホルダ20に連結されたキャリアプレート11が、その半径方向へ若干移動できるように、その孔長さ方向をプレート半径方向と合致させている。それぞれのピン孔11bにピン23を遊挿させてキャリアプレート11をキャリアホルダ20に装着することで、両面研磨時のキャリアプレート11の熱膨張による伸びが吸収される。なお、各ピン23の元部は、この部分の外周面に刻設された外ねじを介して、前記内周フランジ20aに形成されたねじ孔にねじ込まれている。また、各ピン23の元部の外ねじの直上部には、キャリアプレート11が載置されるフランジ23aが周設されている。したがって、ピン23のねじ込み量を調整することで、フランジ23に載置されたキャリアプレート11の高さ位置が調整可能となる。
These pin holes 11b have their hole length directions aligned with the plate radial direction so that the
キャリアホルダ20の外周部には、90度ごとに外方へ突出した4個の軸受部20bが配設されている。各軸受部20bには、小径円板形状の偏心アーム24の上面の偏心位置に突設された偏心軸24aが挿着されている。また、これら4個の偏心アーム24の各下面の中心部には、回転軸24bが垂設されている(図4,図5)。これらの回転軸24bは、環状の装置基体25に90度ごとに合計4個配設された軸受部25aに、それぞれ先端部を下方へ突出させた状態で挿着されている。各回転軸24bの下方に突出した先端部には、それぞれスプロケット26が固着されている。
そして、各スプロケット26には、一連にタイミングチェーン27が水平状態で架け渡されている。なお、このタイミングチェーン27をギヤ構造の動力伝達系に変更してもよい。これらの4個のスプロケット26とタイミングチェーン27とは、4個の偏心アーム24が同期して円運動を行うように、4本の回転軸24bを同時に回転させる同期手段を構成している。
On the outer periphery of the
Each
また、これらの4本の回転軸24bのうち、1本の回転軸24bはさらに長尺に形成されており、その先端部がスプロケット26より下方に突出している。この部分に動力伝達用のギヤ28が固着されている。ギヤ28は、例えばギヤドモータなどの円運動用モータ29の上方へ延びる出力軸に固着された大径な駆動用のギヤ30と噛合している。
Of these four
したがって、円運動用モータ29の出力軸を回転させれば、その回転力は、ギヤ30,28および長尺な回転軸24bに固着されたスプロケット26を介してタイミングチェーン27に伝達され、タイミングチェーン27が周転することで、他の3個のスプロケット26を介して、4個の偏心アーム24が同期して回転軸24bを中心に水平面内で回転する。これにより、それぞれの偏心軸24aに一括して連結されたキャリアホルダ20、ひいてはこのホルダ20に保持されたキャリアプレート11が、このプレート11に平行な水平面内で、自転をともなわない円運動を行う。すなわち、キャリアプレート11は上定盤12および下定盤13の軸線eから距離Lだけ偏心した状態を保って旋回する。この距離Lは、偏心軸24aと回転軸24bとの距離と同じである。この自転をともなわない円運動により、キャリアプレート11上の全ての点は、同じ大きさの小円の軌跡を描く。
Therefore, if the output shaft of the
次に、無サンギヤ式両面研磨装置10を用いてのシリコンウェーハWの2次両面研磨方法を説明する。
図4〜図6に示すように、まず、キャリアプレート11の各ウェーハ保持孔11aにそれぞれ旋回自在にシリコンウェーハWを挿入する。このとき、各ウェーハ裏面は上向きとする。次いで、この状態のまま、上定盤12とともに5rpmで回転中のウェーハ裏面側の研磨布14を、各ウェーハ裏面に150g/cm2で押し付けるとともに、下定盤13とともに25rpmで回転中のウェーハ表面側の研磨布15を各ウェーハ表面に150g/cm2で押し付ける。
Next, a secondary double-side polishing method for the silicon wafer W using the sun gearless double-
As shown in FIGS. 4 to 6, first, a silicon wafer W is inserted into each
その後、両研磨布14,15をウェーハ表裏両面に押し付けたまま、上定盤12から研磨液(ユースポイントで0.1重量%未満のKOH溶液をベースとし、平均粒径約20nm(動的散乱法)のシリカ粒子が0.5重量%混入されたコロイダルシリカ)を2リットル/分で供給しながら、円運動用モータ29によりタイミングチェーン27を周転させる。これにより、各偏心アーム24が水平面内で同期回転し、各偏心軸24aに一括して連結されたキャリアホルダ20およびキャリアプレート11が、このプレート11の表面に平行な水平面内で、自転をともなわない円運動を24rpmで行う。その結果、各シリコンウェーハWは、対応するウェーハ保持孔11aにおいて水平面内で旋回しながら、それぞれの表裏両面が研磨される。研磨液としては、無砥粒タイプのものを採用してもよい。2次研磨工程での研磨時間は15分間である。
Then, with both polishing
次に、図7を参照して、2次研磨されたシリコンウェーハWの仕上げ研磨(3次研磨)工程を説明する。2次研磨後のシリコンウェーハWには、片面研磨装置50を用いてその表面のみに仕上げ研磨が連続して行われる。ただし、2次研磨と仕上げ研磨との間に、シリコンウェーハWの洗浄工程を施してもよい。片面研磨装置としては、ラップマスター社製の片面研磨装置LG704を使用する。
片面研磨装置50は、上面に東レコーテックス社製の研磨布(シーガル7355)51が展張された研磨定盤52と、研磨定盤52の上方に対向して配置され、下面に4枚のシリコンウェーハWが、キャリアプレート53を介してワックス貼着された研磨ヘッド54とを備えている。
Next, with reference to FIG. 7, the final polishing (tertiary polishing) process of the silicon wafer W subjected to the secondary polishing will be described. The silicon wafer W after the secondary polishing is continuously subjected to finish polishing only on its surface using the single-
The single-
仕上げ研磨工程では、片面研磨装置50を用いて、シリコンウェーハWの表面のみが鏡面研磨される。すなわち、研磨ヘッド54を所定の回転速度で回転させて徐々に下降し、各シリコンウェーハWの表面を、所定の回転速度で回転中の研磨布51に150g/cm2で押し付けて仕上げ研磨する。その際、研磨布51上に2次研磨で使用されたコロイドシリカからなる研磨液を2リットル/分で供給する。コロイダルシリカからなる研磨液に代えて、研磨砥粒を含まないKOH溶液のみからなるものを採用してもよい。
In the final polishing process, only the surface of the silicon wafer W is mirror-polished using the single-
このように、シリコンウェーハWの研磨として、毎回の研磨条件を変更して連続的に行われる多段研磨を採用し、しかもこの多段研磨は、最終回の仕上げ研磨を除く1次研磨および2次研磨を両面研磨としている。そのため、ウェーハ裏面のナノトポロジーと、ウェーハ裏面の微小パーティクルの発生量とをそれぞれ減少させることができる。その結果、シリコンウェーハWの表面形状の高品質化が図れ、ウェーハ表面に形成される電子回路のさらなる微細化が可能になる。
しかも、最終回の研磨を片面研磨としたので、シリコンウェーハWがウェーハ保持孔の形成壁に衝突して発生するスクラッチ不良に伴った、両面研磨特有の発塵が最終回の研磨で発生しない。その結果、全ての研磨を両面研磨とした場合に問題化する、研磨工程終了後のウェーハ裏面の微小パーティクルの増加を解消することができる。
Thus, as the polishing of the silicon wafer W, the multi-stage polishing which is continuously performed by changing the polishing conditions every time is adopted, and the multi-stage polishing includes the primary polishing and the secondary polishing excluding the final finishing polishing. Is a double-sided polishing. Therefore, the nanotopology on the back surface of the wafer and the generation amount of minute particles on the back surface of the wafer can be reduced. As a result, the quality of the surface shape of the silicon wafer W can be improved, and the electronic circuit formed on the wafer surface can be further miniaturized.
In addition, since the final polishing is single-sided polishing, dust generation peculiar to double-side polishing does not occur in the final polishing due to a scratch defect that occurs when the silicon wafer W collides with the formation wall of the wafer holding hole. As a result, it is possible to eliminate an increase in minute particles on the back surface of the wafer after completion of the polishing process, which becomes a problem when all polishing is performed on both sides.
以下、図8および図9を参照して、この発明のシリコンウェーハの研磨方法を、試験例および比較例に基づき、具体的に説明する。
実施例1の条件で得られた直径300mm、初期酸素濃度1.0×1018atoms/cm3、比抵抗が10mΩ・cmのシリコン単結晶インゴットをウェーハ加工し、最終的に表面が鏡面研磨された多数枚のシリコンウェーハ(厚さ730μm)のうち、選出された2枚を、比較例1および試験例1の実験で使用した。
Hereinafter, with reference to FIG. 8 and FIG. 9, the polishing method of the silicon wafer of this invention is demonstrated concretely based on a test example and a comparative example.
A silicon single crystal ingot having a diameter of 300 mm, an initial oxygen concentration of 1.0 × 10 18 atoms / cm 3 and a specific resistance of 10 mΩ · cm obtained under the conditions of Example 1 was processed into a wafer, and the surface was finally mirror-polished. Two selected silicon wafers (thickness: 730 μm) were used in the experiments of Comparative Example 1 and Test Example 1.
(比較例1)
次に、このシリコンウェーハに対して、1次研磨、2次研磨および仕上げ研磨からなる3段研磨を行った。
このうち、1次研磨工程では、実施例1の1次研磨と同じサンギヤ式両面研磨装置40を使用し、実施例1と同じ研磨条件でシリコンウェーハの両面研磨を行った。
また、2次研磨工程では、研磨装置としてラップマスター社製の片面研磨装置LG704を使用した点を除いては、実施例1の2次研磨工程と同じ条件でシリコンウェーハの表面のみを研磨した。
さらに、3次研磨工程では、比較例1の2次研磨工程と同じ片面研磨装置を使用した点を除いては、実施例1の3次研磨工程と同じ条件でシリコンウェーハの表面のみを研磨した。
(Comparative Example 1)
Next, the silicon wafer was subjected to three-stage polishing including primary polishing, secondary polishing and finish polishing.
Among these, in the primary polishing step, the same sun gear double-
In the secondary polishing step, only the surface of the silicon wafer was polished under the same conditions as those in the secondary polishing step of Example 1 except that a single-side polishing device LG704 manufactured by Lapmaster was used as the polishing device.
Further, in the tertiary polishing step, only the surface of the silicon wafer was polished under the same conditions as in the tertiary polishing step of Example 1, except that the same single-side polishing apparatus as in the secondary polishing step of Comparative Example 1 was used. .
(試験例1)
試験例1では、1次〜仕上げ研磨において、実施例1と同じ装置、同じ条件でシリコンウェーハの両面研磨を行った。結果を比較例1のものとともに、図8のグラフおよび図9a,図9bに示す。図8のグラフはシリコンウェーハの平坦度(フラットネス)を表し、図9a,図9bはKLA−TENCOR社製SP2で測定したシリコンウェーハの裏面側のLPD(Light Point Defect;最小測定値130nm)の分布を表す。
図8のグラフから明らかなように、比較例1のシリコンウェーハに比べて試験例1のシリコンウェーハの方が、SFQR(Site Front Least−Squares Site Range)が小さかった。また、比較例1では1枚のシリコンウェーハの裏面に130nm以上のLPDが2300個存在していた(図9a)。これに対して、試験例1では1枚のシリコンウェーハの裏面にLPDは29個だけしかないことが判明した(図9b)。
(Test Example 1)
In Test Example 1, double-side polishing of a silicon wafer was performed using the same apparatus and the same conditions as in Example 1 in primary to final polishing. The results are shown in the graph of FIG. 8 and FIGS. 9a and 9b together with that of Comparative Example 1. The graph of FIG. 8 shows the flatness of the silicon wafer, and FIGS. 9a and 9b show the LPD (Light Point Defect; minimum measured value 130 nm) on the back side of the silicon wafer measured with SP2 manufactured by KLA-TENCOR. Represents the distribution.
As apparent from the graph of FIG. 8, the SFQR (Site Front Last-Squares Site Range) was smaller in the silicon wafer of Test Example 1 than in the silicon wafer of Comparative Example 1. In Comparative Example 1, 2300 LPDs of 130 nm or more were present on the back surface of one silicon wafer (FIG. 9a). In contrast, in Test Example 1, it was found that there were only 29 LPDs on the back surface of one silicon wafer (FIG. 9b).
10 無サンギヤ式両面研磨装置、
11,46 キャリアプレート、
11a,46a ウェーハ保持孔、
12,42 上定盤、
13,43 下定盤、
14,15,41,51 研磨布、
40 サンギヤ式両面研磨装置、
50 片面研磨装置、
W シリコンウェーハ。
10 Sun gear-free double-side polishing machine,
11,46 carrier plate,
11a, 46a Wafer holding hole,
12,42 Upper surface plate,
13,43 Lower surface plate,
14, 15, 41, 51 Abrasive cloth,
40 Sun gear double-side polishing machine,
50 single-side polishing equipment,
W Silicon wafer.
Claims (3)
前記シリコンウェーハの表裏面の研磨は、研磨条件を変更して3回以上連続して行われる多段研磨で、
該多段研磨は、最終回を除く全ての回の研磨が、前記シリコンウェーハの表裏面を同時研磨する両面研磨で、かつ前記最終回の研磨がウェーハ表面を研磨する片面研磨であるシリコンウェーハの研磨方法。 A method for polishing a silicon wafer, wherein a polishing cloth is pressed against the front and back surfaces of a silicon wafer and the silicon wafer and the polishing cloth are relatively slid while supplying a polishing liquid, and the front and back surfaces are polished.
The polishing of the front and back surfaces of the silicon wafer is a multistage polishing performed continuously three times or more by changing the polishing conditions.
The multi-stage polishing is a polishing of a silicon wafer in which all polishing except the final polishing is double-side polishing for simultaneously polishing the front and back surfaces of the silicon wafer, and the final polishing is single-side polishing for polishing the wafer surface. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008307760A JP2010131683A (en) | 2008-12-02 | 2008-12-02 | Grinding method of silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008307760A JP2010131683A (en) | 2008-12-02 | 2008-12-02 | Grinding method of silicon wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010131683A true JP2010131683A (en) | 2010-06-17 |
Family
ID=42343540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008307760A Abandoned JP2010131683A (en) | 2008-12-02 | 2008-12-02 | Grinding method of silicon wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010131683A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012005289A1 (en) * | 2010-07-08 | 2012-01-12 | 株式会社Sumco | Method for polishing silicon wafer, and polishing solution for use in the method |
CN103506936A (en) * | 2013-09-18 | 2014-01-15 | 洛阳鸿泰半导体有限公司 | Silicon wafer differentiation grinding device |
KR101493209B1 (en) | 2013-06-07 | 2015-02-13 | 주식회사 케이씨텍 | Chemical mechanical polishing system and method thereof |
CN105690239A (en) * | 2014-11-24 | 2016-06-22 | 上海亨通光电科技有限公司 | Grinding method for LiNbO3 integrated optical device chip |
KR20240112840A (en) | 2021-11-25 | 2024-07-19 | 신에쯔 한도타이 가부시키가이샤 | Template assembly, polishing head and wafer polishing method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231669A (en) * | 2001-01-29 | 2002-08-16 | Mitsubishi Materials Silicon Corp | Polishing cloth for semiconductor wafer, and polishing method of semiconductor wafer using the polishing cloth |
JP2004087521A (en) * | 2002-08-22 | 2004-03-18 | Sumitomo Mitsubishi Silicon Corp | One-side mirror surface wafer and its manufacturing method |
JP2005158798A (en) * | 2003-11-20 | 2005-06-16 | Shin Etsu Handotai Co Ltd | Semiconductor wafer, double-sided polishing method therefor semiconductor wafer, semiconductor wafer and carrier plate |
JP2006210760A (en) * | 2005-01-31 | 2006-08-10 | Sumco Corp | Etching liquid for controlling surface profile of silicon wafer, and process for producing silicon wafer using that etching liquid |
JP2007027498A (en) * | 2005-07-19 | 2007-02-01 | Sony Corp | Method for manufacturing a semiconductor device and manufacturing equipment |
JP2008205147A (en) * | 2007-02-20 | 2008-09-04 | Shin Etsu Handotai Co Ltd | Silicon single-crystal wafer and method finish-polishing the same |
-
2008
- 2008-12-02 JP JP2008307760A patent/JP2010131683A/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231669A (en) * | 2001-01-29 | 2002-08-16 | Mitsubishi Materials Silicon Corp | Polishing cloth for semiconductor wafer, and polishing method of semiconductor wafer using the polishing cloth |
JP2004087521A (en) * | 2002-08-22 | 2004-03-18 | Sumitomo Mitsubishi Silicon Corp | One-side mirror surface wafer and its manufacturing method |
JP2005158798A (en) * | 2003-11-20 | 2005-06-16 | Shin Etsu Handotai Co Ltd | Semiconductor wafer, double-sided polishing method therefor semiconductor wafer, semiconductor wafer and carrier plate |
JP2006210760A (en) * | 2005-01-31 | 2006-08-10 | Sumco Corp | Etching liquid for controlling surface profile of silicon wafer, and process for producing silicon wafer using that etching liquid |
JP2007027498A (en) * | 2005-07-19 | 2007-02-01 | Sony Corp | Method for manufacturing a semiconductor device and manufacturing equipment |
JP2008205147A (en) * | 2007-02-20 | 2008-09-04 | Shin Etsu Handotai Co Ltd | Silicon single-crystal wafer and method finish-polishing the same |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012005289A1 (en) * | 2010-07-08 | 2012-01-12 | 株式会社Sumco | Method for polishing silicon wafer, and polishing solution for use in the method |
KR101417833B1 (en) * | 2010-07-08 | 2014-08-06 | 가부시키가이샤 사무코 | Method for polishing silicon wafer |
JP5585652B2 (en) * | 2010-07-08 | 2014-09-10 | 株式会社Sumco | Polishing method of silicon wafer |
KR101493209B1 (en) | 2013-06-07 | 2015-02-13 | 주식회사 케이씨텍 | Chemical mechanical polishing system and method thereof |
CN103506936A (en) * | 2013-09-18 | 2014-01-15 | 洛阳鸿泰半导体有限公司 | Silicon wafer differentiation grinding device |
CN105690239A (en) * | 2014-11-24 | 2016-06-22 | 上海亨通光电科技有限公司 | Grinding method for LiNbO3 integrated optical device chip |
KR20240112840A (en) | 2021-11-25 | 2024-07-19 | 신에쯔 한도타이 가부시키가이샤 | Template assembly, polishing head and wafer polishing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101947614B1 (en) | Semiconductor wafer manufacturing method | |
JP3791302B2 (en) | Semiconductor wafer polishing method using a double-side polishing apparatus | |
US7589023B2 (en) | Method of manufacturing semiconductor wafer | |
WO2011105255A1 (en) | Manufacturing method for semiconductor wafer | |
WO2004082890A1 (en) | Wafer-retaining carrier, double side-grinding device using the same, and double side-grinding method for wafer | |
JP5177290B2 (en) | Fixed abrasive processing apparatus, fixed abrasive processing method, and semiconductor wafer manufacturing method | |
JP2010131683A (en) | Grinding method of silicon wafer | |
WO2005055302A1 (en) | Method for manufacturing single-side mirror surface wafer | |
JP6027346B2 (en) | Manufacturing method of semiconductor wafer | |
JP2004071833A (en) | Method for polishing both sides of semiconductor wafer | |
JP6747599B2 (en) | Double side polishing method for silicon wafer | |
JP2004087521A (en) | One-side mirror surface wafer and its manufacturing method | |
JP2004356336A (en) | Double-sided polishing method of semiconductor wafer | |
JP3797065B2 (en) | Method for producing single-sided mirror wafer | |
CN108290268B (en) | Double-side grinding method for wafer | |
JP3684983B2 (en) | Double-side polishing equipment | |
JP5309892B2 (en) | Polishing method of double-sided mirror silicon wafer | |
JP5549763B2 (en) | Polishing method of double-sided mirror silicon wafer | |
JP3494119B2 (en) | Semiconductor wafer polishing method using a double-side polishing apparatus | |
JP3874233B2 (en) | Single-sided mirror wafer | |
JP2010042468A (en) | Polishing method | |
JP2013045909A (en) | Method for manufacturing semiconductor wafer | |
JP2009135180A (en) | Method for manufacturing semiconductor wafer | |
JP2010010621A (en) | Method and apparatus for manufacturing semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130910 |