JP2010114502A - バイアス回路 - Google Patents

Abstract

【課題】良好な周波数特性を得ることができるバイアス回路を提供する。
【解決手段】信号が入力される信号線路入力端子１２から能動素子１０の入力端子に至る入力線路１１と、能動素子の出力端子から信号を出力する信号線路出力端子２２に至る出力線路２１とを備えた回路に設けられ、能動素子に直流電力を供給する基板上に形成されたバイアス回路において、直流電力が供給される給電線路２７ａと、出力線路と給電線路とを接続する曲げ加工された架橋形の金属構造体２０と、給電線路と金属構造体との接続点と接地との間に設けられた容量素子２６を備えている。
【選択図】図１

Description

本発明は、増幅回路を構成する能動素子に直流電力を給電するためのバイアス回路に関する。

トランジスタを用いた増幅回路では、信号経路に直流電力を供給してトランジスタに給電する必要があり、この給電のために、バイアス回路が設けられている。バイアス回路を構成する場合、信号経路に直流電力を供給するための電源回路を直接に接続すると、本来はトランジスタに入力されるべき信号がバイアス回路に回り込み、伝送特性の劣化や発振現象を引き起こす。

また、無線回路のように、信号経路が一定の特性インピーダンス（通常の無線回路では５０［Ω］）で整合されている場合は、信号経路を形成する信号線路とバイアス回路の装荷部とのインピーダンスの不連続により、信号線路入力端子から入力されて、信号線路とバイアス回路との接続点まで到達した信号は、信号線路入力端子に反射し、この反射した信号に起因して伝送特性が劣化する。

したがって、バイアス回路が信号線路を伝達される信号に影響を与えないためには、以下の２点が重要となる。

（Ａ）信号がバイアス回路に回り込まないこと
（Ｂ）信号がバイアス回路と信号線路との接続点で反射されないこと
上記（Ａ）および（Ｂ）を満たすためには、信号の周波数においてバイアス回路が開放状態、つまり非常に高いインピーダンスになることが必要である。特に（Ｂ）では、入力される信号と反射される信号の関数である電圧定在波比ＶＳＷＲ（Voltage Standing Wave Ratio）が１．２以下、または反射損失が２０．８３［ｄＢ］以上になることが要求される。

ここで、図５に示すような、入力線路１と出力線路２の間にバイアス回路３が接続された回路において、具体的にどの程度のインピーダンスの値までであればＶＳＷＲ≦１．２を満足するかについて考える。図５に示す回路における入力ＶＳＷＲは、入力線路１の特性インピーダンスＺ_in、出力線路２の特性インピーダンスＺ_outおよび入力線路１と出力線路２との間に接続されるバイアス回路３のインピーダンスＺ_bの関数であり、下記（１）式によって表される。

通常の高周波回路においては、入力線路１および出力線路２のインピーダンスは、５０［Ω］である。（１）式のＺ_inおよびＺ_outに５０［Ω］を代入してＶＳＷＲ≦１．２の条件を求めると、Ｚ_b＝２５０［Ω］が得られる。したがって、信号が通過する入出力線路（入力線路１および出力線路２）から見てバイアス回路３のインピーダンスは、２５０［Ω］以上が必要である。

多くのバイアス回路は、交流である信号に対しては開放状態と等価になり、直流に対しては短絡状態と等価になるコイルを用いて給電を行っている。図６は、このようなコイルを用いたバイアス回路を備えた増幅回路の一例を示す回路図である。また、図７は、図６に示す増幅回路の構造を示す上面図であり、この増幅回路は、裏面全体が接地導体であるマイクロストリップ線路を用いた基板上に形成されている。なお、図７においては、接地導体および直流電力供給装置は省略されている。

図６および図７に示される増幅回路では、増幅素子として電界効果トランジスタ（以下、「ＦＥＴ」という）１０が用いられており、ソースが接地され、ゲートから入力された信号がドレインから出力されるソース接地回路となっている。ＦＥＴ１０は、ディプレション型で定義されており、ゲートに負の電圧が印加され、ドレインに正の電圧が印加される。

ＦＥＴ１０のゲートは、途中に直流カットコンデンサ１３が挿入された信号線路１１によって、信号線路１１の開放端部に形成された信号線路入力端子１２に接続されている。直流カットコンデンサ１３は、後述するゲートバイアス回路１４からＦＥＴ１０のゲートに供給される直流電力が信号線路入力端子１２側に漏れないように、信号に対しては短絡状態となるが、直流に対しては開放状態となるように機能する。

ＦＥＴ１０のドレインは、途中に直流カットコンデンサ２３が挿入された信号線路２１によって、信号線路２１の開放端部に形成された信号線路出力端子２２に接続されている。直流カットコンデンサ２３は、ドレインバイアス回路２４からＦＥＴ１０のドレインに供給される直流電力が信号線路出力端子２２側に漏れないように、信号に対しては短絡状態となるが、直流に対しては開放状態となるように機能する。

ゲートバイアス回路１４は、ＦＥＴ１０のゲートと直流カットコンデンサ１３とを結ぶ信号線路１１に接続されている。このゲートバイアス回路１４は、コイル１５、交流接地用コンデンサ１６および直流電力供給装置１７から構成されている。コイル１５は、信号線路１１と直流電力供給装置１７との間に配置されている。直流電力供給装置１７は、直流電力を発生し、負の電圧を、コイル１５および信号線路１１を介してＦＥＴ１０のゲートに供給する。交流接地用コンデンサ１６は、その一端がコイル１５と直流電力供給装置１７との接続点に接続され、他端はスルーホール１８を介して裏面の接地導体に接続されている。交流接地用コンデンサ１６は、直流電力供給装置１７で発生されたノイズおよび信号線路１１からコイル１５を介して漏れてくる微弱な信号成分を吸収するために設けられている。

ドレインバイアス回路２４は、ＦＥＴ１０のドレインと直流カットコンデンサ２３とを結ぶ信号線路２１に接続されている。ドレインバイアス回路２４は、コイル２５、交流接地用コンデンサ２６および直流電力供給装置２７から構成されている。コイル２５は、信号線路２１と直流電力供給装置２７との間に配置されている。直流電力供給装置２７は、直流電力を発生し、正の電圧を、コイル２５および信号線路２１を介してＦＥＴ１０のドレインに供給する。交流接地用コンデンサ２６は、その一端がコイル２５と直流電力供給装置２７との接続点に接続され、他端はスルーホール２８を介して裏面の接地導体に接続されている。交流接地用コンデンサ２６は、直流電力供給装置２７で発生されたノイズおよび信号線路２１からコイル１５を介して漏れてくる微弱な信号成分を吸収するために設けられている。

以上のように構成される増幅回路において、ＦＥＴ１０のゲートおよびドレインに印加される直流電力から見ると、交流接地用コンデンサ１６および交流接地用コンデンサ２６は開放状態と等価になり、また、コイル１５およびコイル２５は短絡状態と等価になる。したがって、ゲートバイアス回路１４の直流電力供給装置１７から出力される直流電力は、直流供給経路（ゲートバイアス）３２に示すように、交流接地用コンデンサ１６を無視してコイル１５を通過し、さらに、直流カットコンデンサ１３を無視してＦＥＴ１０のゲートに印加される。同様に、ドレインバイアス回路２４の直流電力供給装置２７から出力される直流電力は、直流供給経路（ドレインバイアス）３３に示すように、交流接地用コンデンサ２６を無視してコイル２５を通過し、さらに、直流カットコンデンサ２３を無視してＦＥＴ１０のドレインに印加される。

また、信号線路入力端子１２から入力される信号および信号線路出力端子２２から出力される信号は交流であるため、直流カットコンデンサ１３および直流カットコンデンサ２３は短絡状態と等価になる。したがって、図６および図７に示す増幅回路は、交流信号から見た場合、図８に示す等価回路で表すことができる。この等価回路において、信号線路１１からコイル１５を見たインピーダンスＺ_Lおよび信号線路２１からコイル２５を見たインピーダンスＺ_Lは、コイル１５またはコイル２５（以下、これらを総称して単に「コイル」と呼ぶ場合もある）のインダクタンスＬと信号の周波数ｆ₀との関数であり、下記（２）式によって示される。

（２）式より、インダクタンスＬまたは信号の周波数ｆ₀が大きくなればインピーダンスＺ_Lは大きくなる。信号の周波数ｆ₀が十分大きく、コイル１５およびコイル２５を開放状態とみなすことができる場合は、信号はゲートバイアス回路１４およびドレインバイアス回路２４（以下、これらを総称して単に「バイアス回路」と呼ぶ場合もある）にそれぞれ流れ込まないため、上述した（Ａ）および（Ｂ）の条件を満たすことができ、信号線路入力端子１２から入力された信号は、信号経路３１を通って信号線路出力端子２２から出力される。

しかしながら、実際のコイルはインダクタンスと並列に接続される寄生容量によるキャパシタンスを有しており、図６および図７に示す増幅回路は、交流信号から見た場合、図９に示すような等価回路で表される。この等価回路において、信号線路１１からコイル１５を見たインピーダンスＺ_LCおよび信号線路２１からコイル２５を見たインピーダンスＺ_LCは、コイル１５またはコイル２５のインダクタンスＬ、寄生容量のキャパシタンスＣおよび信号の周波数ｆ₀の関数であり、（３）式によって示される。

図１０は、コイル１５またはコイル２５のインダクタンスＬ＝５０［ｎＨ］、寄生容量のキャパシタンスＣ＝０．５［ｐＦ］とした場合のインピーダンスＺ_LCの周波数特性を示す。また、図１１は、インピーダンスＺ_LC、インダクタンスＬのみで寄生容量が存在しない場合のインピーダンスＺ_Lおよび寄生容量のみでインダクタンスＬが存在しない場合のインピーダンスＺ_Cの周波数特性を比較して示す。なお、図１１においては特性を把握しやすいように、横軸は対数表示になっている。

（３）式の最右辺より、信号の周波数ｆ₀の２乗が、コイル１５またはコイル２５のインダクタンスＬと寄生容量のキャパシタンスＣとの積の逆数１／ＬＣよりも十分小さい場合、４π^２ｆ₀ ^２を無視することができ、Ｚ_LCはＺ_Lに等しくなる。これは、図１１の符号αで示される周波数帯において、Ｚ_LCの曲線とＺ_Lの曲線とがほぼ一致していることからも確認できる。したがって、周波数が低い領域では実際のコイルも理想的なコイルとみなすことができるため寄生容量を無視することができ、図９に示した等価回路において、信号線路入力端子１２に入力された信号は、信号経路３１を通って信号線路出力端子２２から出力される。

しかしながら、信号の周波数ｆ₀の２乗が、コイル１５またはコイル２５のインダクタンスＬと寄生容量のキャパシタンスＣとの積の逆数１／ＬＣよりも十分大きい場合、（３）式の分母内の１／ＬＣは０に置き換えることができるので、（３）式は下記（４）式のように置き換えることができる。

（４）式より、信号の周波数ｆ₀の２乗が、コイル１５またはコイル２５のインダクタンスＬと寄生容量のキャパシタンスＣとの積の逆数１／ＬＣよりも十分大きい場合、図９に示した等価回路では、コイル１５またはコイル２５のインダクタ部分は無視され、これらに並列に接続された寄生容量が支配的になる。したがって、図６および図７に示す増幅回路は、交流信号から見た場合、図１２に示す等価回路に置き換えられる。これは、図１１の符号γで示される周波数帯において、Ｚ_LCの曲線とＺ_Cの曲線とがほぼ一致していることからも確認できる。したがって、信号の周波数ｆ₀が高い場合は、（４）式より、周波数に反比例してバイアス回路のインピーダンスが下がるためＶＳＷＲが増加し、上述した（Ａ）および（Ｂ）の条件を満足できないためバイアス回路は寄生容量が支配的になる周波数帯では十分に機能しないことを確認できる。

また、（３）式より

となるとき、（３）式中の分母は０となりインピーダンスは無限大になる。これは、図１０および図１１において、１［ＧＨｚ］近傍でインピーダンスが急峻に増加していることで確認できる。図１０および図１１中の１［ＧＨｚ］のように、実際のコイルのインダクタンスと寄生容量のキャパシタンスによりインピーダンスが急峻に増加し、無限大となる周波数を自己共振周波数という。この自己共振周波数ではインピーダンスが著しく大きくなるため、信号の周波数と自己共振周波数が一致するようにコイルを選択する方法も存在するが、自己共振周波数は、通常、製造者によって特性が保障されておらずばらつきがあるため、自己共振周波数のばらつきによりバイアス回路の特性が大きく影響を受ける。したがって、バイアス回路には、自己共振周波数が信号の周波数帯域よりも高域側に実現されているコイルを用いる必要がある。

しかしながら、大電流を供給可能なバイアス回路を実現する場合、信号の周波数が高くなると、その周波数以上の自己共振周波数を有するコイルの実現は困難になる。この理由は、大電流をコイルに流す場合に、コイルの有する電気抵抗による発熱を下げるとともに、発熱した熱の放熱性を高めるために、コイルの導体断面積を大きくする必要があり、断面積を大きくするに伴って隣り合ったコイルの巻き線同士に生じる寄生容量も増大し、（５）式の分母が増大し自己共振周波数が低くなるためである。現時点では自己共振周波数が３ＧＨｚ以上で２Ａ以上の電流許容量を有するコイルは実現されていない。

コイルの自己共振周波数と電流容量の関係から、コイルを用いたバイアス回路では、大電流容量を有する回路を実現することは困難であるため、従来は、高周波特性に優れ、大電流容量を有するバイアス回路が必要な増幅回路には、１／４波長線路（以下、「λ／４線路」という）を用いたバイアス回路が用いられている。

図１３は、このようなλ／４線路を用いたバイアス回路を備えた増幅回路の一例を示す回路図である。また、図１４は、図１３に示す増幅回路の構造を示す上面図であり、この増幅回路は、裏面全体が接地導体であるマイクロストリップ線路を用いた基板上に形成されている。なお、図１４においては、接地導体および直流電力供給装置は省略されている。

この増幅回路は、図６および図７に示した増幅回路のゲートバイアス回路１４がゲートバイアス回路１４ａに変更されるとともに、ドレインバイアス回路２４がドレインバイアス回路２４ａに変更されて構成されている。以下においては、図６および図７に示した増幅回路と異なる点を中心に説明する。

ゲートバイアス回路１４ａでは、上述したゲートバイアス回路１４のコイル１５の代わりに、特性インピーダンスを有する配線パターンが用いられている。この配線パターンは、信号線路１１の付け根から直流電力供給装置１７に向かって、信号の中心周波数における波長λの１／４の電気長ｌとなる位置までに形成されており、以下、この配線パターンをλ／４線路１９と呼ぶ。

ドレインバイアス回路２４ａでは、上述したドレインバイアス回路２４のコイル２５の代わりに、特性インピーダンスを有する配線パターンが用いられている。この配線パターンは、信号線路２１の付け根から直流電力供給装置２７に向かって、信号の中心周波数における波長λの１／４の電気長ｌとなる位置までに形成されており、以下、この配線パターンをλ／４線路２９と呼ぶ。

以上のように構成される増幅回路において、ＦＥＴ１０のゲートおよびドレインに印加される直流電力から見ると、交流接地用コンデンサ１６および交流接地用コンデンサ２６は開放状態と等価になり、また、λ／４線路１９およびλ／４線路２９は短絡状態と等価になる。したがって、ゲートバイアス回路１４ａの直流電力供給装置１７から出力される直流電力は、直流供給経路（ゲートバイアス）３２に示すように、交流接地用コンデンサ１６を無視してλ／４線路１９を通過し、さらに、直流カットコンデンサ１３を無視してＦＥＴ１０のゲートに印加される。同様に、ドレインバイアス回路２４ａの直流電力供給装置２７から出力される直流電力は、直流供給経路（ドレインバイアス）３３に示すように、交流接地用コンデンサ２６を無視してλ／４線路２９を通過し、さらに、直流カットコンデンサ２３を無視してＦＥＴ１０のドレインに印加される。

また、信号線路入力端子１２から入力される信号および信号線路出力端子２２から出力される信号は交流であるため、直流カットコンデンサ１３および２３は短絡状態と等価になる。したがって、図１３および図１４に示す増幅回路は、交流信号から見た場合、図１５に示す等価回路で表すことができる。この等価回路において、ゲート側の信号線路１１からλ／４線路１９を見たインピーダンスをＺ_lg、ドレイン側の信号線路２１からλ／４線路２９を見たインピーダンスをＺ_ldとすると、Ｚ_lgおよびＺ_ldは、配線長ｌ、信号の周波数ｆ₀、基板の比誘電率ε_r、λ／４線路１９の特性インピーダンスＺ_0gおよびλ／４線路２９の特性インピーダンスＺ_0dとの関数であり、（６）式および（７）式によって示される。ここで、ｃは真空中の光速である。

また、

であり、λは周波数ｆ₀における信号の波長を表し、√ε_r・ｌは、比誘電率ε_rである基板上に長さｌで形成された配線パターンの電気長を表している。図１６は、一例として、Ｚ_0g＝２００［Ω］、Ｚ_0d＝３０［Ω］、ｌ＝２５［ｍｍ］、ε_r＝９、ｃ＝２．９９７９２４５８×１０^８ｍ／ｓとし、Ｚ_lgおよびＺ_ldを計算した結果を示す。

特性インピーダンスは、配線パターンや同軸線路などといった信号の伝送路が有しているリアクタンスとサセプタンスの関数であり、マイクロストリップ線路の特性インピーダンスは、一般に、基板の比誘電率ε_r、基板厚ｈおよび配線パターン幅ｗを用いて（９）式に示す近似式で求められる。

（９）式より、比誘電率ε_rおよび基板厚ｈが一定である場合、配線パターン幅ｗが大きいほど特性インピーダンスは低下する。（６）式、（７）式および（８）式より、√ε_r・ｌが下記（１０）式を満たすときＺ_lgおよびＺ_ldはそれぞれ無限大となる。

これは、図１６において、１［ＧＨｚ］近傍においてインピーダンスが急峻に増大していることからも確認できる。この結果は、√ε_r・ｌがλ／４の長さとなるとき、λ／４線路１９およびλ／４線路２９は開放状態と等価になり、上述した（Ａ）および（Ｂ）の条件を満たすため、図１３および図１４に示す増幅回路において、信号線路入力端子１２に入力された信号は、信号経路３１を通って信号線路出力端子２２から出力されることを表しており、信号の周波数に対して配線パターン長をλ／４にすることによりバイアス回路を実現できることを示している。

また、（６）式および（７）式より、Ｚ_lgおよびＺ_ldは、Ｚ_0gおよびＺ_0dに比例することも確認でき、Ｚ_0gおよびＺ_0dが大きい場合、言い換えるとλ／４線路１９またはλ／４線路２９の幅が細い場合において、Ｚ_lgおよびＺ_ldは、広い周波数帯で高いインピーダンスを実現できることが示されている。これは、図１６において、１［ＧＨｚ］から周波数が離れるに従って低下するインピーダンスの勾配が、Ｚ_lgと比較してＺ_ldの方が緩やかとなっており、Ｚ_ldが５０［Ω］系でＶＳＷＲ≦１．２を実現する２５０Ω以上のインピーダンスとなる周波数範囲は約０．９〜１．１［ＧＨｚ］であるのに対して、Ｚ_lgでは約０．７５〜１．２５［ＧＨｚ］と広帯域であることからも確認できる。

従来の電子管を用いた高周波および高出力の増幅器において、近年は、電子管に代えてトランジスタが用いられるようになりつつある。高出力のトランジスタを動作させるためには、供給する直流電力も増加させる必要があり、バイアス回路も高電力供給を可能にするため電流容量の大きなものを用いる必要がある。

λ／４線路のバイアス回路を用いた場合、電流容量を増加させるためには、線路の幅を広げるか、線路を構成する導体の厚さを増加させる必要がある。これは、配線パターンの電流容量は、配線パターンの厚さ、配線パターンの幅、配線パターンの材質が有する導電率と比例関係にあるためであり、配線パターンの電流許容量は、通常、ＭＩＬ規格ＭＩＬ−ＳＴＤ−２７５Ｄに準拠している。

しかしながら、周波数が高くなるに連れて、配線パターンの精度に特性が影響されやすくなるため、配線パターンの精度の低下につながる導体厚の増加は避けなければならない。したがって、一般に、配線パターンの幅を増加させて電流容量を増加させることが行われるが、λ／４線路の幅が広がれば、信号の中心周波数より離れた周波数におけるインピーダンスの勾配が低下するため、ＶＳＷＲ≦１．２となる周波数範囲が狭くなる。その結果、広い周波数帯域を利用する増幅器では、従来の回路で電流容量を増加させることが困難となっている。

なお、関連する技術として、例えば特許文献１は、超高周波帯で使用されるマイクロストリップ線路を用いた半導体素子の整合回路における半導体素子への直流バイアス回路を開示している。この直流バイアス回路は、１００Ω以上の高特性インピーダンス（乃至は高リアクタンス）線路を実現するための細導体線路に対し、この細導体線路の高特性インピーダンスを保ったまま、熱伝導特性を改善するために、マイクロストリップ線路が形成されている絶縁体基板上に少なくとも１個の中継パターンを設け、細導体線路をこの中継パターンを介して中継し、中継パターンの寸法は細導体線路の太さの数倍程度にしたものである。
特公平２−４９０４１号公報

高周波および高出力の増幅器を用いる通信として、ＳＮＧ（Satellite News Gathering）と呼ばれる衛星中継などに使用される通信が知られている。ＳＮＧでは、１３．７５〜１４．５［ＧＨｚ］の高い周波数帯が用いられ、１００Ｗ以上の高い出力が求められており、増幅器は、トランジスタを合成して構成される。ＳＮＧに使用される増幅器には、５０［Ｗ］級のトランジスタを用いることができるが、５０［Ｗ］級のトランジスタで最高出力を得るためには５［Ａ］以上の直流電流を供給する必要がある。

ＳＮＧで使用される増幅器で扱われる信号は周波数が高いため、増幅回路を構成する基板による信号の損失が大きくなる。基板による信号の損失を抑えるためには、基板の厚さを薄くし、誘電率および誘電正接が低い基材を用いる必要がある。また、配線パターンの精度も５０［μｍ］程度要求されるため、配線パターンを形成する銅厚は５０［μｍ］以下が望ましい。したがって、比誘電率および誘電正接が低いテフロン（登録商標）基板であって、基板厚が０．５０８［ｍｍ］、導体厚が３５［μｍ］のものを用いることが一般的であると考える。

また、基板の誘電率、基板厚および配線パターンの寸法は製造上のばらつきがあり、温度や環境条件などでも変動する。基板の誘電率、基板厚、配線パターンの寸法の変動は回路の周波数特性に影響を与えるため、回路に要求される周波数範囲は通信に用いる周波数範囲よりも広く余裕を持たせる必要がある。

以上の条件において、ＭＩＬ−ＳＴＤ−２７５Ｄに準拠した、許容電流が５［Ａ］以上となる配線パターンの幅を求めると、幅３［ｍｍ］が得られる。図１７は、図１３および図１４に示したバイアス回路のドレインバイアス回路２４で３ｍｍの配線パターンを用いてλ／４線路２９を実現した際の反射特性を示す。なお、λ／４線路２９を接地するための素子として、交流接地用コンデンサ２６の代わりに、オープンスタブが用いられる場合もある。

図１７に示すように、ＶＳＷＲが１．２以下、すなわち反射損失≧２０．８３［ｄＢ］となる周波数範囲は、１３．７４８〜１４．５１１［ＧＨｚ］である。したがって、ＳＮＧに使用される高周波かつ高出力の増幅器に用いられるバイアス回路を実現した場合、基板の誘電率、基板厚、配線パターンの寸法の変動による回路の周波数特性のばらつきを吸収することは困難である。

本発明の課題は、良好な周波数特性を得ることができるバイアス回路を提供することにある。

上記課題を解決するために、本発明は、信号が入力される信号線路入力端子から能動素子の入力端子に至る入力線路と、能動素子の出力端子から信号を出力する信号線路出力端子に至る出力線路とを備えた回路に設けられ、能動素子に直流電力を供給する基板上に形成されたバイアス回路において、直流電力が供給される給電線路と、出力線路と給電線路とを接続する曲げ加工された架橋形の金属構造体と、給電線路と金属構造体との接続点と接地との間に設けられた容量素子を備えたことを特徴とする。

本発明によれば、出力線路と給電線路とを接続するために曲げ加工された架橋形の金属構造体を用いたので、従来のバイアス回路よりも、電流容量が大きくかつ広帯域において反射特性に優れたバイアス回路を実現でき、良好な周波数特性を得ることができるバイアス回路を提供できる。

以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。

図１は、本発明の実施例１に係るバイアス回路を備えた増幅回路の一例を示す回路図である。また、図２は、図１に示す増幅回路の構造を示す上面図であり、この増幅回路は、裏面全体が接地導体であるマイクロストリップ線路を用いた基板上に形成されている。なお、図２においては、接地導体および直流電力供給装置は省略されている。さらに、図３は、図２に示す増幅回路をＸ−Ｘ’で切断して示す断面図である。

この増幅回路は、図１３よび図１４に示した増幅回路のドレインバイアス回路２４ａがドレインバイアス回路２４ｂに変更されて構成されている。以下においては、図１３および図１４に示した増幅回路と同一または相当する構成部分には、図１３および図１４で使用した符号と同一符号を付して説明する。

この増幅回路では、増幅素子としてＦＥＴ１０が用いられており、ソースが接地され、ゲートから入力された信号がドレインから出力されるソース接地回路となっている。ＦＥＴ１０は、ディプレション型で定義されており、ゲートに負の電圧が印加され、ドレインに正の電圧が印加される。このＦＥＴ１０は、本発明の「能動素子」に対応し、ゲートは「能動素子の入力端子」、ドレインは「能動素子の出力端子」にそれぞれ対応する。

ＦＥＴ１０のゲートは、途中に直流カットコンデンサ１３が挿入された信号線路１１によって、信号線路１１の開放端部に形成された信号線路入力端子１２に接続されている。信号線路１１は、本発明の「入力線路」に対応する。直流カットコンデンサ１３は、ゲートバイアス回路１４ａからＦＥＴ１０のゲートに供給される直流電力が信号線路入力端子１２側に漏れないように、信号に対しては短絡状態となるが、直流に対しては開放状態となるように機能する。

ＦＥＴ１０のドレインは、途中に直流カットコンデンサ２３が挿入された信号線路２１によって、該信号線路２１の開放端部に形成された信号線路出力端子２２に接続されている。信号線路２１は、本発明の「出力線路」に対応する。直流カットコンデンサ２３は、ドレインバイアス回路２４ｂからＦＥＴ１０のドレインに供給される直流電力が信号線路出力端子２２側に漏れないように、信号に対しては短絡状態となるが、直流に対しては開放状態となるように機能する。

ゲートバイアス回路１４ａは、ＦＥＴ１０のゲートと直流カットコンデンサ１３とを結ぶ信号線路１１に接続されている。このゲートバイアス回路１４は、特性インピーダンスを有するλ／４線路１９、交流接地用コンデンサ１６および直流電力供給装置１７から構成されている。

λ／４線路１９は、信号線路１１の付け根から直流電力供給装置１７に向かって、信号の中心周波数における波長λの１／４の電気長ｌとなる位置まで延伸された配線パターンにより構成されている。直流電力供給装置１７は、直流電力を発生し、負の電圧を、λ／４線路１９および信号線路１１を介してＦＥＴ１０のゲートに供給する。交流接地用コンデンサ１６は、その一端がλ／４線路１９と直流電力供給装置１７との接続点に接続され、他端はスルーホール１８を介して裏面の接地導体に接続されている。この交流接地用コンデンサ１６は、直流電力供給装置１７で発生されたノイズおよび信号線路１１からλ／４線路１９を介して漏れてくる微弱な信号成分を吸収するために設けられている。

ドレインバイアス回路２４ｂは、ＦＥＴ１０のドレインと直流カットコンデンサ２３とを結ぶ信号線路２１に接続されている。このドレインバイアス回路２４ｂは、表面実装ジャンパー線２０、交流接地用コンデンサ２６および直流電力供給装置２７から構成されている。

表面実装ジャンパー線２０は、信号線路２１と直流電力供給装置２７から延伸された配線パターンから成る給電線路２７ａの先端部との間であって、信号線路２１の付け根と給電線路２７ａの先端部との間が、信号の中心周波数における波長λの１／４の電気長となるように配置されている。この表面実装ジャンパー線２０は、図３に示すように、曲げ加工された架橋形の金属構造体から構成されている。表面実装ジャンパー線２０の一端に形成されたパッドは、信号線路２１のほぼ中央に導電性の接合材、例えば半田４１によって接合され、他端に形成されたパッドは、配線パターン４２の先端部に半田４１によって接合されることにより、パッド間を基板と接触しないように基板から離れて取り付けられている。なお、表面実装ジャンパー線２０の信号線路２１に接続される面（パッド）は、信号線路２１の線路幅よりも小さい構造とすることが好ましい。

直流電力供給装置２７は、直流電力を発生し、正の電圧を、表面実装ジャンパー線２０および信号線路２１を介してＦＥＴ１０のドレインに供給する。交流接地用コンデンサ２６は、本発明の容量素子に対応し、その一端が表面実装ジャンパー線２０と直流電力供給装置２７との接続点に接続され、他端はスルーホール２８を介して裏面の接地導体に接続されている。交流接地用コンデンサ２６は、直流電力供給装置２７で発生されたノイズおよび信号線路２１から表面実装ジャンパー線２０を介して漏れてくる微弱な信号成分を吸収するために設けられている。

図１６に示すような表面実装ジャンパー線２０を用いてλ／４線路を実現した場合、表面実装ジャンパー線２０は、基板と線路の間に空気が挟まれたマイクロストリップ線路と等価であり、空気は比誘電率が最小であること、および、基板から離れて取り付けられることにより接地面から遠くなることから、比誘電率ε_rは減少するとともに基板厚ｈが増加し、（９）式から理解できるように、特性インピーダンスＺ₀が増加する。

したがって、基板上の配線パターンにより実現されたλ／４線路と表面実装ジャンパー線２０により実現されたλ／４線路を比較すると、配線幅が等しい場合、表面実装ジャンパー線２０によるλ／４線路の特性インピーダンスの方が大きいことがわかる。また、周波数が高い信号の電流は、信号線路の中央を流れず、殆どが信号線路端を流れるため、図１３および図１４に示したような信号線路の端に配線パターンを接続してλ／４線路を構成する場合よりも、信号線路の中央部に接続した本実施例１に係るバイアス回路の方が信号電流に与える影響を小さくすることができ、信号線路とバイアス回路との接続部における反射を抑圧できる。

また、表面実装ジャンパー線２０は、板金などで容易に製造できる金属構造体であり、厚みも基板上に実現される配線パターンの１００倍近い厚さを有しているため、配線の幅と厚さに比例する電流容量を著しく大きくすることが可能である。

以上説明したように、本発明の実施例１に係るバイアス回路を用いた増幅回路によれば、以下の効果が得られる。図４は、ＳＮＧ用増幅器に用いるバイアス回路を、市販されている汎用表面実装ジャンパー線（ＭＡＣ８社製ＭＪ−０．２）を用いてλ／４線路を構成した場合の反射特性と基板上の配線パターンを用いてλ／４線路を構成した場合の反射特性とを比較して示す図である。なお、λ／４線路を接地するための容量素子として、交流接地用コンデンサ２６の代わりに、オープンスタブが用いることができ、図４に示す反射特性は、オープンスタブを用いた場合を示している
図４に示すように、本実施例１に係るバイアス回路の方が、基板上の配線パターンを用いてλ／４線路を構成したバイアス回路よりも広い帯域においてＶＳＷＲ≦１．２以下である反射特性≦−２０．８３［ｄＢ］となっている。具体的には、本実施例１に係るバイアス回路では、反射特性≦−２０．８３［ｄＢ］となる周波数範囲が１３．０１５〜１５．５６１［ＧＨｚ］となっており、ＳＮＧで使用する周波数範囲１３．７５〜１４．５［ＧＨｚ］よりも十分に広い帯域において有効なバイアス回路であることを確認できる。したがって、本実施例１に係るバイアス回路によれば、従来は実現が困難であった基板の誘電率、基板厚および配線パターンの寸法の変動による周波数特性のばらつきを吸収することが可能となる。

また、電流容量についても、ＭＡＣ８社製ＭＪ−０．２は配線幅ｗ＝０．８［ｍｍ］、導体厚ｔ＝０．５［ｍｍ］であり、電流容量５［Ａ］である基板上にパターン幅３［ｍｍ］、導体厚３５［μｍ］で実現されるλ／４線路よりも大きな断面積を有しており、製造者により７［Ａ］の電流容量が保証されている。

以上のように本発明によれば、従来のバイアス回路よりも、電流容量が大きくかつ広帯域において反射特性に優れたバイアス回路を実現でき、本発明に係るバイアス回路を用いることによりＳＮＧ等の高周波および高出力が必要とされる増幅器が実現可能となる。

本発明は、高周波および高出力が必要とされる増幅器に利用可能である。

本発明の実施例１に係るバイアス回路を備えた増幅回路の一例を示す回路図である。 図１に示す増幅回路の構造を示す上面図である。 図２に示す増幅回路をＸ−Ｘ’で切断して示す断面図である。 本発明の実施例１に係るバイアス回路の反射特性と従来のバイアス回路の反射特性とを比較して示す図である。 入力線路と出力線路との間に接続されたバイアス回路を有する回路の一般的な構成を示す図である。 従来のコイルを用いたバイアス回路を備えた増幅回路の一例を示す回路図である。 図６に示す増幅回路の構造を示す上面図である。 図６および図７に示す増幅回路の交流信号から見た等価回路を示す図である。 図６および図７に示す増幅回路でコイルのキャパシタンスを考慮した場合の交流信号から見た実際の等価回路を示す図である。 図６および図７に示す増幅回路でコイルのインダクタンスおよび寄生容量のキャパシタンスが存在する場合のインピーダンスの周波数特性を示す図である。 図６および図７に示す増幅回路でコイルのインダクタンス、寄生容量のキャパシタンスおよび両方が存在する場合のインピーダンスの周波数特性を比較して示す図である。 図６および図７に示す増幅回路で周波数が高い場合の交流信号から見た実際の等価回路を示す図である。 従来のλ／４線路を用いたバイアス回路を備えた増幅回路の一例を示す回路図である。 図１３に示す増幅回路の構造を示す上面図である。 図１３および図１４に示す増幅回路の交流信号から見た等価回路を示す図である。 図１３および図１４に示す増幅回路のインピーダンスの周波数特性の一例を示す図である。 図１３および図１４に示す増幅回路の反射特性の一例を示す図である。

符号の説明

１０‥ＦＥＴ、１１‥入力線路、１２‥信号線路入力端子、１３、２３‥直流カットコンデンサ、１４ａ‥ゲートバイアス回路、１６、２６‥交流接地用コンデンサ、１７、２７‥直流電力供給装置、１８、２８‥スルーホール、１９‥λ／４線路、２０‥表面実装ジャンパー線、２１‥信号線路、２２‥信号線路出力端子、２４ｂ‥ドレインバイアス回路
、２７ａ‥給電線路。

Claims (5)

1. 信号が入力される信号線路入力端子から能動素子の入力端子に至る入力線路と、
   前記能動素子の出力端子から信号を出力する信号線路出力端子に至る出力線路とを備えた回路に設けられ、前記能動素子に直流電力を供給する基板上に形成されたバイアス回路において、
   直流電力が供給される給電線路と、
   前記出力線路と前記給電線路とを接続する曲げ加工された架橋形の金属構造体と、
   前記給電線路と前記金属構造体との接続点と接地との間に設けられた容量素子と、
   を備えたことを特徴とするバイアス回路。
2. 前記金属構造体の前記出力線路に接続される面が、前記出力線路の線路幅よりも小さい構造を有することを特徴とする請求項１記載のバイアス回路。
3. 前記金属構造体は、表面実装ジャンパー線であることを特徴とする請求項１または請求項２記載のバイアス回路。
4. 前記容量素子は、コンデンサであることを特徴とする請求項１乃至請求項３のいずれか１項記載のバイアス回路。
5. 前記容量素子は、オープンスタブであることを特徴とする請求項１乃至請求項３のいずれか１項記載のバイアス回路。

Images