[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010109000A - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
JP2010109000A
JP2010109000A JP2008276995A JP2008276995A JP2010109000A JP 2010109000 A JP2010109000 A JP 2010109000A JP 2008276995 A JP2008276995 A JP 2008276995A JP 2008276995 A JP2008276995 A JP 2008276995A JP 2010109000 A JP2010109000 A JP 2010109000A
Authority
JP
Japan
Prior art keywords
mold resin
semiconductor chips
semiconductor package
lead frames
flow path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008276995A
Other languages
Japanese (ja)
Inventor
Takao Izumi
隆夫 泉
Eiji Nomura
英司 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008276995A priority Critical patent/JP2010109000A/en
Publication of JP2010109000A publication Critical patent/JP2010109000A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor package which is made thin by improving fluidity of a mold resin from the viewpoint of a structure. <P>SOLUTION: The semiconductor package includes a flow passage 15 for the mold resin 16 defined inside first and second lead frames 11a and 11b which face each other and between adjacent semiconductor chips C, and the lead frames 11a or second lead frame 11b between the adjacent semiconductor chips C has a thin portion 14 for increasing the passage area of the flow passage 15. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、第１、第２のリードフレーム間に半導体チップを実装させたものを、モールド樹脂で封止する構成の、いわゆる両面放熱モールド構造の半導体パッケージに関し、特に、構造面からモールド樹脂の流動性の向上を図ることで、パッケージの薄型化を可能とした、半導体パッケージに関するものである。   The present invention relates to a semiconductor package having a so-called double-sided heat radiation mold structure in which a semiconductor chip mounted between first and second lead frames is sealed with a mold resin. The present invention relates to a semiconductor package that can be made thinner by improving fluidity.

従来より、半導体パッケージとして、第１、第２の金属体間に、複数個の半導体チップを挟み込み、これら金属体とそれぞれの半導体チップとを、はんだなどを介して電気的・熱的に接続し、これら金属体および半導体チップをモールド樹脂で包み込むように封止したものが提案されている（たとえば、特許文献１参照）。
この特許文献１では、複数個の半導体チップを第１、第２の金属体（ヒートシンク）間に実装させる際に、第３の金属体（ヒートシンク）を介して挟み込み、はんだによって互いに接合している。
そして特許文献１では、はんだ接合部に破壊が生じても、極力、放熱特性に悪影響を与えないようにすることを目的として、複層のはんだ接合部のうち、一つのはんだ接合部の熱応力による歪値を最大となるようにして、熱応力が加わったときに、他の部位に先がけて、破壊させるようにするというものである。 Conventionally, as a semiconductor package, a plurality of semiconductor chips are sandwiched between first and second metal bodies, and these metal bodies and each semiconductor chip are electrically and thermally connected via solder or the like. A metal body and a semiconductor chip sealed so as to be wrapped with a mold resin have been proposed (for example, see Patent Document 1).
In this Patent Document 1, when a plurality of semiconductor chips are mounted between first and second metal bodies (heat sinks), they are sandwiched via a third metal body (heat sink) and joined together by solder. .
And in patent document 1, even if destruction occurs in a solder joint part, the thermal stress of one solder joint part is among the solder joint parts of a multilayer for the purpose of preventing a bad influence on a heat dissipation characteristic as much as possible. The strain value is maximized so that when thermal stress is applied, it is destroyed prior to other parts.

特開２００５−２４４１６６号公報JP-A-2005-244166

すなわち、特許文献１は、図６、図７に示す半導体パッケージ１と同様、上下外側の金属体２ａ、２ｂ（リードフレーム）をモールド樹脂３で封止する際、間に半導体チップＣ１、Ｃ２の他に、金属体４（ここではターミナル）を介して挟む構造としたものであり、上下外側の金属体２ａ、２ｂ間の寸法は１．２ｍｍ〜２．０ｍｍとしていて、金属体２ａ、２ｂ間にモールド樹脂３を充填して、全体を封止する構成である。   That is, in Patent Document 1, as with the semiconductor package 1 shown in FIGS. 6 and 7, when the metal bodies 2a and 2b (lead frames) on the upper and lower sides are sealed with the mold resin 3, the semiconductor chips C1 and C2 are interposed between them. In addition, the metal body 4 (here, a terminal) is sandwiched between the metal bodies 2a and 2b on the upper and lower sides, and the dimension between the metal bodies 2a and 2b is 1.2 mm to 2.0 mm. The mold resin 3 is filled in and the whole is sealed.

ところで、上述のような両面放熱モールド構造の半導体パッケージ１の他、最近では、金属体３を省いてパッケージ厚を薄くした半導体パッケージ１がある（図８参照）。かかる半導体パッケージ１では、上下外側の金属体２ａ、２ｂ間の寸法は０．４ｍｍ〜０．８ｍｍとなり、対応するモールド樹脂３の流動経路が狭くなることから、モールド樹脂３の流動性が阻害され、モールド樹脂による封止が不完全なものとなり、パッケージ厚の薄型化には、限界がある。
すなわち、モールド樹脂３の流動経路が狭くなるというのは、図９に示すように成形金型に半導体パッケージ１を挟み、加熱状態で上下金属体２ａ、２ｂ間にモールド樹脂３を充填すると、モールド樹脂３は、熱硬化のため、金属体２ａ、２ｂ内側表面に先に硬化したスキン層（固着層）の間（コア層）を流れることとなり、流れる隙間が狭められるからであり、結果、モールド樹脂３の流動性が阻害されることとなる。 Incidentally, in addition to the semiconductor package 1 having the double-sided heat dissipation mold structure as described above, recently, there is a semiconductor package 1 in which the metal body 3 is omitted and the package thickness is reduced (see FIG. 8). In such a semiconductor package 1, the dimension between the upper and lower metal bodies 2 a and 2 b is 0.4 mm to 0.8 mm, and the flow path of the corresponding mold resin 3 is narrowed, so that the fluidity of the mold resin 3 is hindered. Therefore, sealing with the mold resin becomes incomplete, and there is a limit to reducing the package thickness.
That is, the flow path of the mold resin 3 is narrowed when the semiconductor package 1 is sandwiched between molds as shown in FIG. 9 and the mold resin 3 is filled between the upper and lower metal bodies 2a and 2b in a heated state. This is because the resin 3 flows between the skin layers (fixed layers) previously hardened on the inner surfaces of the metal bodies 2a and 2b due to thermosetting, and the flow gap is narrowed. The fluidity of the resin 3 will be inhibited.

そこで、上述のような薄型化した半導体パッケージ１のモールド樹脂の流動性を向上させる手法として、
（１）モールド樹脂の線膨張係数を低減するために、使用しているシリカフィラーを球状化および粒度分布を最適化する。
（２）樹脂を溶融させる温度を高温化し、溶融粘度を低下させる。
（３）低粘度組成を用いる。
といった、対策が講じられた。 Therefore, as a method for improving the fluidity of the mold resin of the thinned semiconductor package 1 as described above,
(1) In order to reduce the linear expansion coefficient of the mold resin, the silica filler used is spheroidized and the particle size distribution is optimized.
(2) The temperature at which the resin is melted is increased to lower the melt viscosity.
(3) A low viscosity composition is used.
Measures were taken.

しかしながら、これらの対策には、以下のような不都合と課題が生じる。すなわち、
上述の（１）の手法では、球状化および粒度分布の最適化には限度があり、コストが増大する。
（２）の手法では、溶融温度を高温化すると、モールド樹脂の硬化速度が増加するため、モールド樹脂の充填性が低下する。
（３）の手法では、コストの増大化を招き、限られた条件下で対応しなければならない。
さらに、薄型化した半導体パッケージ１では、図１０に示すように、モールド樹脂が充填され、冷却していくとモールド樹脂の硬化収縮が起こるため、硬化歪により内部応力が発生するが、上下外側の金属体２ａ、２ｂが均一な厚さであることから、表面上は変形しない。こうなると、上下外側の金属体２ａ、２ｂ間、すなわち半導体チップＣ１、Ｃ２の間のモールド樹脂の充填空間４は、いわゆるひけの発生のため、真空状態による中空部分（ボイド）が生じ、体積減少による金属体２ａ、２ｂとモールド樹脂間の応力が増大化して、剥離し、放熱性、導電性が阻害されるおそれが懸念される。
本発明は、以上のような課題を克服するために提案されたものであって、構造面から、樹脂流動性を向上させる手法を採用した、半導体パッケージを提供することを目的とする。 However, these measures have the following disadvantages and problems. That is,
In the method (1) described above, there is a limit to the optimization of spheroidization and particle size distribution, and the cost increases.
In the method (2), when the melting temperature is increased, the curing rate of the mold resin is increased, so that the mold resin filling property is lowered.
In the method (3), the cost increases, and it is necessary to cope under limited conditions.
Further, in the thinned semiconductor package 1, as shown in FIG. 10, the mold resin is filled and cooled, and the mold resin undergoes curing shrinkage. Therefore, internal stress is generated due to curing strain. Since the metal bodies 2a and 2b have a uniform thickness, they do not deform on the surface. When this happens, the space 4 between the upper and lower metal bodies 2a, 2b, that is, the space 4 filled with the mold resin between the semiconductor chips C1, C2, is a so-called sink. There is a concern that the stress between the metal bodies 2a, 2b and the mold resin may increase, peel off, and heat dissipation and conductivity may be hindered.
The present invention has been proposed to overcome the above-described problems, and an object of the present invention is to provide a semiconductor package that employs a technique for improving resin fluidity from the structural aspect.

上記課題を解決するために、請求項１に記載の発明では、第１、第２のリードフレーム（１１ａ、１１ｂ）間に複数の半導体チップ（Ｃ）を実装させたものを、モールド樹脂（１６）で封止する構成の半導体パッケージにおいて、互いに対向する前記第１、第２リードフレーム（１１ａ、１１ｂ）の内側であって、隣接する前記半導体チップ（Ｃ）間に画成したモールド樹脂（１６）の流動路（１５）と、この流動路（１５）は、隣接する半導体チップ（Ｃ）間における第１リードフレーム（１１ａ）または第２リードフレーム（１１ｂ）に、流動路（１５）の通路面積を拡張するための薄肉部（１４）とを具備することを特徴とする。   In order to solve the above-mentioned problem, in the invention described in claim 1, a plurality of semiconductor chips (C) mounted between the first and second lead frames (11a, 11b) are molded resin (16 In the semiconductor package having a structure sealed with (), the mold resin (16) defined between the adjacent semiconductor chips (C) inside the first and second lead frames (11a, 11b) facing each other. The flow path (15) and the flow path (15) are connected to the first lead frame (11a) or the second lead frame (11b) between the adjacent semiconductor chips (C). And a thin-walled portion (14) for expanding the area.

これにより、パッケージ厚を、これまでより薄くしても、第１、第２リードフレーム（１１ａ、１１ｂ）における内側の、隣接する半導体チップ（Ｃ）間に対応する部位に薄肉部（１４）を設けたことで流動路（１５）の通路面積を拡張することができ、モールド樹脂（１６）の流動性が損なわれることのない流動路が確保される。   As a result, even if the package thickness is made thinner than before, the thin portion (14) is formed on the inner portion of the first and second lead frames (11a, 11b) corresponding to the gap between the adjacent semiconductor chips (C). By providing, the passage area of the flow path (15) can be expanded, and the flow path without impairing the fluidity of the mold resin (16) is secured.

請求項２に記載の発明では、第１、第２のリードフレーム（１１ａ、１１ｂ）間に複数の半導体チップ（Ｃ）を実装させたものを、モールド樹脂（１６）で封止する構成の半導体パッケージにおいて、互いに対向する前記第１、第２リードフレーム（１１ａ、１１ｂ）の内側であって、隣接する半導体チップ（Ｃ）間に画成したモールド樹脂（１６）の流動路（１５）と、隣接する半導体チップ（Ｃ）間における第１リードフレーム（１１ａ）または第２リードフレーム（１１ｂ）に設けて流動路（１５）に連通する通孔（１７）とを具備することを特徴とする。   According to the second aspect of the present invention, a semiconductor in which a plurality of semiconductor chips (C) mounted between the first and second lead frames (11a, 11b) is sealed with a mold resin (16). In the package, the flow path (15) of the mold resin (16) defined between the adjacent semiconductor chips (C) inside the first and second lead frames (11a, 11b) facing each other; A through hole (17) provided in the first lead frame (11a) or the second lead frame (11b) between adjacent semiconductor chips (C) and communicating with the flow path (15) is provided.

これにより、パッケージ厚を、これまでより薄くしても、流動路（１５）に連通する通孔（１７）を設けることで、流動路（１５）の通路面積を拡張することができ、モールド樹脂（１６）の流動性が損なわれることのない流動路が確保される。
また、硬化収縮により、通孔（１７）と連通する空間（１５）に充填されたモールド樹脂（１６）がひけを生じることにより、全体に生じる硬化歪を低減させることができる。 Thereby, even if the package thickness is made thinner than before, the passage area of the flow path (15) can be expanded by providing the through hole (17) communicating with the flow path (15), and the mold resin A flow path in which the fluidity of (16) is not impaired is secured.
Further, due to curing shrinkage, the mold resin (16) filled in the space (15) communicating with the through hole (17) causes sink marks, thereby reducing the curing strain generated in the whole.

請求項３に記載の発明では、通孔（１７）は、第１リードフレーム（１１ａ）または第２リードフレーム（１１ｂ）における、隣接する半導体チップ（Ｃ）間に対応する部位の一外縁部（１１ｅ）を切り欠いていることを特徴とする。   In the invention according to claim 3, the through hole (17) is one outer edge portion of the portion corresponding to the space between the adjacent semiconductor chips (C) in the first lead frame (11 a) or the second lead frame (11 b). 11e) is cut out.

これにより、通孔（１７）の外部と繋がる一外縁部（１１ｅ）から、半導体チップ（Ｃ）間に対応する部位の通孔（１７）と連通する空間（１５）に対し、効率的にモールド樹脂（１６）を充填することができる。   Thus, the molding is efficiently performed from the one outer edge portion (11e) connected to the outside of the through hole (17) to the space (15) communicating with the through hole (17) of the corresponding portion between the semiconductor chips (C). Resin (16) can be filled.

さらに請求項４に記載の発明では、第１、第２のリードフレーム（１１ａ、１１ｂ）間に複数の半導体チップ（Ｃ）を実装させたものを、モールド樹脂（１６）で封止する構成の半導体パッケージにおいて、互いに対向する第１、第２リードフレーム（１１ａ、１１ｂ）の内側であって、隣接する半導体チップ（Ｃ）間に画成したモールド樹脂（１６）の流動路（１５）と、隣接する半導体チップ（Ｃ）間における第１リードフレーム（１１ａ）または第２リードフレーム（１１ｂ）を分割して流動路（１５）に連通する分割部（１１ｄ）とを具備することを特徴とする。   Furthermore, in the invention described in claim 4, a structure in which a plurality of semiconductor chips (C) are mounted between the first and second lead frames (11a, 11b) is sealed with a mold resin (16). In the semiconductor package, the flow path (15) of the mold resin (16) defined between the adjacent semiconductor chips (C) inside the first and second lead frames (11a, 11b) facing each other; The first lead frame (11a) or the second lead frame (11b) between adjacent semiconductor chips (C) is divided to have a dividing portion (11d) communicating with the flow path (15). .

これにより、半導体チップ（Ｃ）間の分割部（１１ｄ）から、分割部（１１ｄ）と連通する流動路（１５）に対し、効率的にモールド樹脂（１６）を充填することができる。   Thereby, the mold resin (16) can be efficiently filled from the divided part (11d) between the semiconductor chips (C) to the flow path (15) communicating with the divided part (11d).

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明にかかる半導体パッケージの実施形態を挙げ、図面に基づいて説明する。
（第１実施形態）
図１ａ、図１ｂに半導体パッケージ１０を模式的に示す。
この半導体パッケージ１０は、第１、第２のリードフレーム１１ａ、１１ｂ間に半導体チップＣを実装させたものを、モールド樹脂で封止する構成としたものである。 Embodiments of a semiconductor package according to the present invention will be described below with reference to the drawings.
(First embodiment)
A semiconductor package 10 is schematically shown in FIGS. 1a and 1b.
The semiconductor package 10 is configured such that a semiconductor chip C mounted between the first and second lead frames 11a and 11b is sealed with a mold resin.

第１、第２リードフレーム１１ａ、１１ｂは、半導体チップＣと外部を電気的に接続するためのもので、周知の銅合金からなる。第１、第２リードフレーム１１ａ、１１ｂは、それぞれはんだ１２、１３を介して電気的に接続するように、後述する半導体チップＣを実装することにより、電極板として、且つ放熱板としての機能を担っている。   The first and second lead frames 11a and 11b are for electrically connecting the semiconductor chip C and the outside, and are made of a known copper alloy. The first and second lead frames 11a and 11b function as electrode plates and heat sinks by mounting a semiconductor chip C described later so as to be electrically connected via solders 12 and 13, respectively. I'm in charge.

半導体チップＣには、例えばパワートランジスタ、電源用ＩＣ等の、動作時に高熱を発する素子を想定している。ここでは２つの半導体チップＣ１、Ｃ２が第１、第２リードフレーム１１ａ、１１ｂ間に実装されている。勿論、半導体チップＣは２つに限られない。   The semiconductor chip C is assumed to be an element that generates high heat during operation, such as a power transistor or a power supply IC. Here, two semiconductor chips C1 and C2 are mounted between the first and second lead frames 11a and 11b. Of course, the number of semiconductor chips C is not limited to two.

次に、第１、第２リードフレーム１１ａ、１１ｂには、間に実装される２つの半導体チップＣ１、Ｃ２間の対応部位には、段差的に薄肉形成された薄肉部１４ａ、１４ｂが設けられている。これによって、２つの半導体チップＣ１、Ｃ２間には、後述するモールド樹脂の流動路１５として形成される。   Next, the first and second lead frames 11a and 11b are provided with thin portions 14a and 14b which are formed to be stepped at the corresponding portions between the two semiconductor chips C1 and C2 mounted therebetween. ing. Thereby, a flow path 15 of a mold resin, which will be described later, is formed between the two semiconductor chips C1 and C2.

そして、２つの半導体チップＣ１、Ｃ２を実装した第１、第２リードフレーム１１ａ、１１ｂ間は、モールド樹脂１６によって封止されている。このモールド樹脂１６にはエポキシ樹脂などの通常のモールド材料を用いることができる。
この場合、モールド樹脂１６は、２つの半導体チップＣ１、Ｃ２間の流動路１５を通じて、所定の注入手段（図示省略）により第１、第２リードフレーム１１ａ、１１ｂ間に充填され、熱硬化させて封止する構成としている。
なお、第１、第２リードフレーム１１ａ、１１ｂの外表面は、すなわち、図１ａに示しているように、モールド樹脂１６から露出しており、これにより半導体パッケージ１０は、第１、第２リードフレーム１１ａ、１１ｂを介して、放熱が行われる両面放熱型の構成となっている。 The space between the first and second lead frames 11a and 11b on which the two semiconductor chips C1 and C2 are mounted is sealed with a mold resin 16. The mold resin 16 can be a normal mold material such as an epoxy resin.
In this case, the mold resin 16 is filled between the first and second lead frames 11a and 11b by a predetermined injection means (not shown) through the flow path 15 between the two semiconductor chips C1 and C2, and thermally cured. It is set as the structure sealed.
It should be noted that the outer surfaces of the first and second lead frames 11a and 11b are exposed from the mold resin 16 as shown in FIG. 1a, whereby the semiconductor package 10 has the first and second leads. It has a double-sided heat radiation type structure in which heat is radiated through the frames 11a and 11b.

以上のような半導体パッケージ１０において、製造工程は概略、以下の通りである。
先ず、図１ａ中、底部側の第１リードフレーム１１ａに２つの半導体チップＣ１、Ｃ２を載置して、頂部側の第２リードフレーム１１ｂを被せ、第１、第２リードフレーム１１ａ、１１ｂ間に、半導体チップＣ１、Ｃ２を実装させる際、それぞれはんだ付け工程により、はんだ１２、１３を介して半導体チップＣ１、Ｃ２と第１、第２リードフレーム１１ａ、１１ｂとを電気的に接続する。 In the semiconductor package 10 as described above, the manufacturing process is roughly as follows.
First, in FIG. 1a, two semiconductor chips C1 and C2 are placed on the first lead frame 11a on the bottom side, and the second lead frame 11b on the top side is covered, and between the first and second lead frames 11a and 11b. When the semiconductor chips C1 and C2 are mounted, the semiconductor chips C1 and C2 and the first and second lead frames 11a and 11b are electrically connected through the solders 12 and 13 respectively by a soldering process.

しかる後、図示しない成形装置の金型により、第１、第２リードフレーム１１ａ、１１ｂを挟み込み、第１、第２リードフレーム１１ａ、１１ｂ間に、モールド樹脂１６を充填する工程を実行する。この場合、モールド樹脂１６は、第１、第２リードフレーム１１ａ、１１ｂ間における２つの半導体チップＣ１、Ｃ２間の流動路１５に、第１、第２リードフレーム１１ａ、１１ｂ間に充填される。第１、第２リードフレーム１１ａ、１１ｂ間は、２つの半導体チップＣ１、Ｃ２間の流動路１５から半導体チップＣ１、Ｃ２周囲に形成される通路空間と連通しており、半導体チップＣ１、Ｃ２間の流動路１５に放たれたモールド樹脂１６は、速やかに半導体チップＣ１、Ｃ２周囲に行き渡り、充填することができる。そして、金型により、第１、第２リードフレーム１１ａ、１１ｂを介して所定の形状に成形した、モールド樹脂１６によるパッケージ構造とすることができる（図１ｂ参照）。   Thereafter, a step of sandwiching the first and second lead frames 11a and 11b with a mold of a molding apparatus (not shown) and filling the mold resin 16 between the first and second lead frames 11a and 11b is performed. In this case, the mold resin 16 is filled between the first and second lead frames 11a and 11b in the flow path 15 between the two semiconductor chips C1 and C2 between the first and second lead frames 11a and 11b. The first and second lead frames 11a and 11b communicate with a passage space formed around the semiconductor chips C1 and C2 from the flow path 15 between the two semiconductor chips C1 and C2, and between the semiconductor chips C1 and C2. The mold resin 16 released into the flow path 15 can quickly spread around the semiconductor chips C1 and C2 and be filled. And it can be set as the package structure by the mold resin 16 shape | molded by the metal mold | die through the 1st, 2nd lead frames 11a and 11b to the predetermined shape (refer FIG. 1b).

以上のように、流動路１５を介して、第２リードフレーム１１ａ、１１ｂ間にモールド樹脂１６が充填され、封止されるので、パッケージ厚が薄くなっても、半導体チップＣ１、Ｃ２周囲の空間が半導体チップＣ１、Ｃ２間の第２リードフレーム１１ａ、１１ｂに設けた薄肉部１４ａ、１４ｂにより通路面積が拡張された流動路１５を通じて連通しているので、モールド樹脂１６が矢印に示すように流動し、モールド樹脂１６の流動性が損なわれることはなく、速やかに封止が完了する。   As described above, the mold resin 16 is filled and sealed between the second lead frames 11a and 11b via the flow path 15, so that the space around the semiconductor chips C1 and C2 is reduced even if the package thickness is reduced. Is communicated through the flow path 15 whose passage area is expanded by the thin portions 14a and 14b provided in the second lead frames 11a and 11b between the semiconductor chips C1 and C2, so that the mold resin 16 flows as indicated by the arrows. However, the fluidity of the mold resin 16 is not impaired, and the sealing is completed promptly.

（第２実施形態）
図２ａ、図２ｂに第２実施形態にかかる半導体パッケージ２０を模式的に示す。
かかる第２実施形態において、前述の第１実施形態と実質的に同様な構成要素に対しては、同符号を付すと共にその説明を省略するものとする。
第２実施形態にかかる半導体パッケージ２０においては、第１、第２リードフレーム１１ａ、１１ｂの、隣接する半導体チップＣ１、Ｃ２間に対応する部位に通孔１７を設けて、この通孔１７と、第１、第２リードフレーム１１ａ、１１ｂ間における２つの半導体チップＣ１、Ｃ２間の流動路１５とを連通させている。 (Second Embodiment)
2a and 2b schematically show a semiconductor package 20 according to the second embodiment.
In the second embodiment, structural elements that are substantially the same as those of the first embodiment described above are denoted by the same reference numerals and description thereof is omitted.
In the semiconductor package 20 according to the second embodiment, the first and second lead frames 11a and 11b are provided with through holes 17 at portions corresponding to adjacent semiconductor chips C1 and C2, The flow path 15 between the two semiconductor chips C1 and C2 is communicated between the first and second lead frames 11a and 11b.

以上のような第２実施形態にかかる半導体パッケージ２０によれば、パッケージ厚を、これまでより薄くしても、第１、第２リードフレーム１１ａ、１１ｂの、隣接する半導体チップＣ１、Ｃ２間に対応する部位に通孔１７を設けて、この通孔１７と、第１、第２リードフレーム１１ａ、１１ｂ間における２つの半導体チップＣ１、Ｃ２間の流動路１５とを連通させているので、モールド樹脂１６の流動性が損なわれることはない。   According to the semiconductor package 20 according to the second embodiment as described above, the first and second lead frames 11a and 11b are adjacent to each other between the adjacent semiconductor chips C1 and C2 even if the package thickness is made thinner than before. A through hole 17 is provided in a corresponding portion, and the through hole 17 communicates with the flow path 15 between the two semiconductor chips C1 and C2 between the first and second lead frames 11a and 11b. The fluidity of the resin 16 is not impaired.

また、モールド樹脂１６が硬化収縮する際、モールド樹脂１６の流動路１５に充填されたモールド樹脂１６にひけが生じることにより、全体に生じる硬化歪を低減させることができることができ、これによって、第１、第２リードフレーム１１ａ、１１ｂと、半導体チップＣ１、Ｃ２との間で、剥離などの発生を防止することができる（図５参照）。   Further, when the mold resin 16 cures and shrinks, sink marks are generated in the mold resin 16 filled in the flow path 15 of the mold resin 16, so that the entire curing strain can be reduced. The occurrence of peeling or the like can be prevented between the first and second lead frames 11a and 11b and the semiconductor chips C1 and C2 (see FIG. 5).

（第３実施形態）
本発明は、図３に示す第３実施形態のような半導体パッケージ３０として実施することもできる。
かかる第３実施形態では、第１、第２リードフレーム１１ａ、１１ｂの、隣接する半導体チップＣ１、Ｃ２間に対応する部位に設けられた通孔１７は、第１、第２リードフレーム１１ａ、１１ｂの一外縁部１１ｅを切り欠くように形成されている。 (Third embodiment)
The present invention can also be implemented as a semiconductor package 30 as in the third embodiment shown in FIG.
In the third embodiment, the through holes 17 provided in the portions of the first and second lead frames 11a and 11b corresponding to the adjacent semiconductor chips C1 and C2 are formed in the first and second lead frames 11a and 11b. Is formed so as to cut out one outer edge portion 11e.

このような第３実施形態にかかる半導体パッケージ３０によれば、通孔１７の外部と繋がる一外縁部１１ｅ側から、半導体チップＣ１、Ｃ２間に対応する部位の通孔１７と連通する空間１５に対し、効率的にモールド樹脂１６を充填することができる。   According to the semiconductor package 30 according to the third embodiment as described above, the space 15 communicating with the through-hole 17 in the portion corresponding to between the semiconductor chips C1 and C2 from the one outer edge portion 11e connected to the outside of the through-hole 17 is provided. On the other hand, the mold resin 16 can be efficiently filled.

（第４実施形態）
本発明は、さらに図４に示す第４実施形態のような半導体パッケージ４０として実施することもできる。
かかる第４実施形態では、第１、第２リードフレーム１１ａ、１１ｂの、隣接する半導体チップＣ１、Ｃ２間に対応する部位を分割して分割部１１ｄとし、これら分割部１１ｄと第１、第２リードフレーム１１ａ、１１ｂ間における２つの半導体チップＣ１、Ｃ２間の流動路１５とを連通させている。 (Fourth embodiment)
The present invention can also be implemented as a semiconductor package 40 as in the fourth embodiment shown in FIG.
In the fourth embodiment, the portions of the first and second lead frames 11a and 11b corresponding to the adjacent semiconductor chips C1 and C2 are divided into divided portions 11d, and these divided portions 11d and the first and second portions are separated. The flow path 15 between the two semiconductor chips C1 and C2 is communicated between the lead frames 11a and 11b.

第４実施形態によれば、半導体チップＣ１、Ｃ２間の分割部１１ｄから、分割部１１ｄと連通する流動路１５に対し、効率的にモールド樹脂１６を充填することができる。   According to the fourth embodiment, the mold resin 16 can be efficiently filled from the divided portion 11d between the semiconductor chips C1 and C2 into the flow path 15 communicating with the divided portion 11d.

以上、本発明によれば、半導体パッケージを、構造面からモールド樹脂の流動性の向上を図ったことで、モールド樹脂の流動性が損なわれることはなく、速やかに封止を行うことができる。
しかも、モールド樹脂が硬化収縮する際、モールド樹脂の流動路として構成された空間に充填されたモールド樹脂にひけが生じることにより、全体に生じる硬化歪を低減させることができることができ、これによって、第１、第２リードフレームと、半導体チップとの間で、剥離などの発生を防止することができる。 As described above, according to the present invention, by improving the flowability of the mold resin from the structural surface, the flowability of the mold resin is not impaired, and the semiconductor package can be quickly sealed.
Moreover, when the mold resin cures and shrinks, sinking occurs in the mold resin filled in the space configured as the flow path of the mold resin, so that it is possible to reduce the curing strain that occurs overall, Generation of peeling or the like can be prevented between the first and second lead frames and the semiconductor chip.

本発明の第１実施形態にかかる半導体パッケージの概略断面図である。It is a schematic sectional drawing of the semiconductor package concerning 1st Embodiment of this invention. 図１ａに示す半導体パッケージの概略平面図である。It is a schematic plan view of the semiconductor package shown in FIG. 本発明の第２実施形態にかかる半導体パッケージの概略断面図である。It is a schematic sectional drawing of the semiconductor package concerning 2nd Embodiment of this invention. 図２ａに示す半導体パッケージの概略平面図である。FIG. 2b is a schematic plan view of the semiconductor package shown in FIG. 2a. 本発明の第３実施形態にかかる半導体パッケージの概略平面図である。It is a schematic plan view of the semiconductor package concerning 3rd Embodiment of this invention. 本発明の第４実施形態にかかる半導体パッケージの概略断面図である。It is a schematic sectional drawing of the semiconductor package concerning 4th Embodiment of this invention. 本発明の第２〜第４実施形態に係る半導体パッケージにおいて、モールド樹脂の硬化収縮によって生じる、モールド樹脂のひけの作用を説明する断面的説明図である。In the semiconductor package which concerns on the 2nd-4th embodiment of this invention, it is sectional explanatory drawing explaining the effect | action of the sink of mold resin produced by hardening shrinkage | contraction of mold resin. 従来の半導体パッケージの一例を示す、概略断面図である。It is a schematic sectional drawing which shows an example of the conventional semiconductor package. 図６に示す半導体パッケージの、概略平面図である。FIG. 7 is a schematic plan view of the semiconductor package shown in FIG. 6. 従来の半導体パッケージの別例を示す、概略断面図である。It is a schematic sectional drawing which shows another example of the conventional semiconductor package. モールド樹脂の流動性が阻害されるのを説明するための、模式的な断面説明図である。It is typical sectional explanatory drawing for demonstrating that the fluidity | liquidity of mold resin is inhibited. モールド樹脂の硬化収縮によって生じる、ひけの発生、真空状態によるボイドの発生からもたらされる不都合を説明するための、半導体パッケージの断面的説明図である。It is sectional drawing of a semiconductor package for demonstrating the inconvenience resulting from the generation | occurrence | production of a sink caused by hardening shrinkage | contraction of mold resin, and the generation | occurrence | production of the void by a vacuum state.

符号の説明Explanation of symbols

１０、２０、３０、４０ 半導体パッケージ
１１ａ 第１リードフレーム
１１ｂ 第２リードフレーム
１１ｄ 分割部
１１ｅ 外縁部
１２、１３ はんだ
１４ａ、１４ｂ 薄肉部
１５ 流動路
１６ モールド樹脂
１７ 通孔
Ｃ１、Ｃ２ 半導体チップ 10, 20, 30, 40 Semiconductor package 11a First lead frame 11b Second lead frame 11d Split part 11e Outer edge part 12, 13 Solder 14a, 14b Thin part 15 Flow path 16 Mold resin 17 Through hole C1, C2 Semiconductor chip

Claims (4)

第１、第２のリードフレーム（１１ａ、１１ｂ）間に複数の半導体チップ（Ｃ）を実装させたものを、モールド樹脂（１６）で封止する構成の半導体パッケージにおいて、
互いに対向する前記第１、第２リードフレーム（１１ａ、１１ｂ）の内側であって、隣接する前記半導体チップ（Ｃ）間に画成した前記モールド樹脂（１６）の流動路（１５）と、
隣接する前記半導体チップ（Ｃ）間における前記第１リードフレーム（１１ａ）または第２リードフレーム（１１ｂ）に、前記流動路（１５）の通路面積を拡張するための薄肉部（１４）と、
を具備することを特徴とする半導体パッケージ。 In a semiconductor package having a configuration in which a plurality of semiconductor chips (C) mounted between first and second lead frames (11a, 11b) are sealed with a mold resin (16).
A flow path (15) of the mold resin (16) defined between the adjacent semiconductor chips (C) inside the first and second lead frames (11a, 11b) facing each other;
A thin portion (14) for extending the passage area of the flow path (15) to the first lead frame (11a) or the second lead frame (11b) between the adjacent semiconductor chips (C);
A semiconductor package comprising: 第１、第２のリードフレーム（１１ａ、１１ｂ）間に複数の半導体チップ（Ｃ）を実装させたものを、モールド樹脂（１６）で封止する構成の半導体パッケージにおいて、
互いに対向する前記第１、第２リードフレーム（１１ａ、１１ｂ）の内側であって、隣接する前記半導体チップ（Ｃ）間に画成した前記モールド樹脂（１６）の流動路（１５）と、
前記隣接する半導体チップ（Ｃ）間における前記第１リードフレーム（１１ａ）または第２リードフレーム（１１ｂ）に設けて前記流動路（１５）に連通する通孔（１７）と、
を具備することを特徴とする半導体パッケージ。 In a semiconductor package having a configuration in which a plurality of semiconductor chips (C) mounted between first and second lead frames (11a, 11b) are sealed with a mold resin (16).
A flow path (15) of the mold resin (16) defined between the adjacent semiconductor chips (C) inside the first and second lead frames (11a, 11b) facing each other;
A through hole (17) provided in the first lead frame (11a) or the second lead frame (11b) between the adjacent semiconductor chips (C) and communicating with the flow path (15);
A semiconductor package comprising: 前記通孔（１７）は、前記第１リードフレーム（１１ａ）または第２リードフレーム（１１ｂ）における、前記隣接する半導体チップ（Ｃ）間に対応する部位の一外縁部（１１ｅ）を切り欠いていることを特徴とする請求項２に記載の半導体パッケージ。   The through hole (17) is formed by notching one outer edge portion (11e) of the portion corresponding to the space between the adjacent semiconductor chips (C) in the first lead frame (11a) or the second lead frame (11b). The semiconductor package according to claim 2, wherein: 第１、第２のリードフレーム（１１ａ、１１ｂ）間に複数の半導体チップ（Ｃ）を実装させたものを、モールド樹脂（１６）で封止する構成の半導体パッケージにおいて、
互いに対向する前記第１、第２リードフレーム（１１ａ、１１ｂ）の内側であって、隣接する前記半導体チップ（Ｃ）間に画成した前記モールド樹脂（１６）の流動路（１５）と、
前記隣接する半導体チップ（Ｃ）間における前記第１リードフレーム（１１ａ）または第２リードフレーム（１１ｂ）を分割して前記流動路（１５）に連通する分割部（１１ｄ）と、
を具備することを特徴とする半導体パッケージ。 In a semiconductor package having a configuration in which a plurality of semiconductor chips (C) mounted between first and second lead frames (11a, 11b) are sealed with a mold resin (16).
A flow path (15) of the mold resin (16) defined between the adjacent semiconductor chips (C) inside the first and second lead frames (11a, 11b) facing each other;
A dividing portion (11d) that divides the first lead frame (11a) or the second lead frame (11b) between the adjacent semiconductor chips (C) and communicates with the flow path (15);
A semiconductor package comprising:
JP2008276995A 2008-10-28 2008-10-28 Semiconductor package Pending JP2010109000A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008276995A JP2010109000A (en) 2008-10-28 2008-10-28 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008276995A JP2010109000A (en) 2008-10-28 2008-10-28 Semiconductor package

Publications (1)

Publication Number Publication Date
JP2010109000A true JP2010109000A (en) 2010-05-13

Family

ID=42298177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008276995A Pending JP2010109000A (en) 2008-10-28 2008-10-28 Semiconductor package

Country Status (1)

Country Link
JP (1) JP2010109000A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019028A (en) * 2010-07-07 2012-01-26 Toyota Motor Corp Soldering method for element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308263A (en) * 2000-04-19 2001-11-02 Denso Corp Semiconductor switching module and semiconductor device using it
JP2004253548A (en) * 2003-02-19 2004-09-09 Denso Corp Semiconductor module
JP2008186890A (en) * 2007-01-29 2008-08-14 Denso Corp Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308263A (en) * 2000-04-19 2001-11-02 Denso Corp Semiconductor switching module and semiconductor device using it
JP2004253548A (en) * 2003-02-19 2004-09-09 Denso Corp Semiconductor module
JP2008186890A (en) * 2007-01-29 2008-08-14 Denso Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019028A (en) * 2010-07-07 2012-01-26 Toyota Motor Corp Soldering method for element

Similar Documents

Publication Publication Date Title
JP4302607B2 (en) Semiconductor device
KR20010066939A (en) Semiconductor device and method of producing the same
KR20020066362A (en) Semiconductor device and method of manufacturing same
JP2006147852A (en) Semiconductor device, and method and device for manufacturing the same
JP6266168B2 (en) Semiconductor device
JP4935765B2 (en) Manufacturing method of semiconductor device
JP2005191071A (en) Semiconductor device
JP5737412B2 (en) Semiconductor device manufacturing method and semiconductor device manufactured using the manufacturing method
JP2002329815A (en) Semiconductor device, its manufacturing method and its production device
JP5444584B2 (en) Semiconductor device and manufacturing method thereof
JP2011129818A (en) Semiconductor device, and method of producing the same
JP2010109000A (en) Semiconductor package
JP2005116963A (en) Semiconductor device
JP4757880B2 (en) Method for manufacturing electronic component, method for manufacturing heat conductive member, and method for mounting heat conductive member for electronic component
JP6472568B2 (en) Manufacturing method of semiconductor device
CN105990155A (en) Chip package substrate, chip package structure and manufacturing method thereof
JP7241962B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4055700B2 (en) Semiconductor device
KR101316273B1 (en) Circuit apparatus
JP2016131197A (en) Semiconductor device manufacturing method
JP4258391B2 (en) Semiconductor device
JP4293232B2 (en) Manufacturing method of semiconductor device
JP2008166395A (en) Manufacturing method of semiconductor device
JP4293088B2 (en) Manufacturing method of stacked semiconductor device
JP2012186388A (en) Lead frame substrate for led element and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417