JP2010109069A - Wiring board and method for manufacturing the same - Google Patents
Wiring board and method for manufacturing the same Download PDFInfo
- Publication number
- JP2010109069A JP2010109069A JP2008278313A JP2008278313A JP2010109069A JP 2010109069 A JP2010109069 A JP 2010109069A JP 2008278313 A JP2008278313 A JP 2008278313A JP 2008278313 A JP2008278313 A JP 2008278313A JP 2010109069 A JP2010109069 A JP 2010109069A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- thin film
- substrate
- alumina
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、例えば腐食性流体中で使用するセンサー等に用いられる配線基板およびその製造方法に関する。 The present invention relates to a wiring board used for, for example, a sensor used in a corrosive fluid and a manufacturing method thereof.
従来、アルミナを含むセラミック基板にビア導体を形成するために、モリブデンあるいはタングステンといった高融点金属からなる導体材料が使用されてきた。これらの金属は、アルミナを含むセラミック基板との密着性が良好である。
しかし、腐食性流体に晒される環境下で上記セラミック基板を使用する場合、導体材料が腐食するという課題があった。 However, when the ceramic substrate is used in an environment exposed to a corrosive fluid, there is a problem that the conductor material corrodes.
本発明の目的は、腐食性流体に晒される環境下でも使用できる配線基板およびその配線基板の製造方法を提供することである。 The objective of this invention is providing the wiring board which can be used also in the environment exposed to corrosive fluid, and the manufacturing method of the wiring board.
本発明の配線基板は、アルミナを含む基板と、前記の基板の内部に設けられるとともに、一端が前記の基板の表面に露出した、モリブデンあるいはタングステンを含むビア導体と、前記の基板の表面上に、前記の一端を覆うように設けられた活性金属を含む薄膜と、前記の薄膜上に設けられた白金を含む導体層とを有することを特徴とする。 A wiring board according to the present invention includes a substrate containing alumina, a via conductor containing molybdenum or tungsten, one end of which is exposed on the surface of the substrate, and the surface of the substrate. A thin film containing an active metal provided so as to cover the one end and a conductor layer containing platinum provided on the thin film.
好ましくは、上記配線基板において、前記のビア導体は、前記のアルミナからなる粒子を含む。 Preferably, in the wiring board, the via conductor includes particles made of the alumina.
本発明の配線基板の製造方法は、アルミナを含む複数のセラミックグリーンシートを準備する工程と、前記の複数のセラミックグリーンシートのうち少なくとも1つに穴部を形成する工程と、前記の穴部にモリブデンあるいはタングステンを含む第1導体ペーストを注入する工程と、前記の穴部が形成されたグリーンシートが少なくとも一方の表層に配置されるように前記の複数のセラミックグリーンシートを積層してグリーンシート積層体を形成する工程と、前記のグリーンシート積層体を還元雰囲気下で焼成して、ビア導体を有するセラミック基板を形成する工程と、前記のセラミック基板上において、前記のビア導体の端部を覆うように、活性金属を含む薄膜を形成する工程と、前記の薄膜上に、白金を含む第2導体ペーストを塗布する工程と、前記の第2導体ペーストが塗布された前記のセラミック基板を真空雰囲気下で焼成する工程とを有する。 The method for manufacturing a wiring board according to the present invention includes a step of preparing a plurality of ceramic green sheets containing alumina, a step of forming a hole in at least one of the plurality of ceramic green sheets, A step of injecting a first conductive paste containing molybdenum or tungsten, and laminating the plurality of ceramic green sheets so that the green sheet in which the hole is formed is disposed on at least one surface layer. Forming the body, firing the green sheet laminate in a reducing atmosphere to form a ceramic substrate having via conductors, and covering the end portions of the via conductors on the ceramic substrate. And forming a thin film containing an active metal and applying a second conductive paste containing platinum on the thin film. A step, the ceramic substrate in which said second conductive paste is applied and a step of firing in a vacuum atmosphere.
好ましくは、上記配線基板の製造方法に置いて、前記の第1導体ペーストは、前記のアルミナからなる粒子を含む。 Preferably, in the method for manufacturing a wiring board, the first conductor paste includes particles made of the alumina.
本発明の配線基板によれば、腐食性流体に晒される環境下で使用した場合でも、ビア導体の腐食を抑制することができる。 According to the wiring board of the present invention, the corrosion of the via conductor can be suppressed even when used in an environment exposed to a corrosive fluid.
本発明の配線基板の製造方法によれば、腐食性流体に晒される環境下で使用した場合でも、ビア導体の腐食を抑制することが可能な配線基板を製造することができる。 According to the method for manufacturing a wiring board of the present invention, it is possible to manufacture a wiring board capable of suppressing the corrosion of the via conductor even when used in an environment exposed to a corrosive fluid.
以下に、添付の図面を参照して、本発明の実施の形態について説明する。 Embodiments of the present invention will be described below with reference to the accompanying drawings.
図1は、本発明の実施の形態による配線基板の構成例を表す断面図である。本実施の形態による配線基板1は、基板2を備える。基板2の内部にはビア導体3が設けられている。ビア導体3は、端部のビア部分3aと、それらに挟まれるように中央部に配置されたビア部分3bとからなる。基板2の表面6には、ビア導体3の端部が露出し、そのビア導体3の端部を覆うように薄膜4が形成される。さらに薄膜4を覆うように導体層5が形成される。薄膜4および導体層5は、この配線基板が使用される用途により、ビア導体3の一端あるいは両端を覆って形成される。ここでは、薄膜4および導体層5が、ビア導体3の両端を覆うように形成される。
FIG. 1 is a cross-sectional view illustrating a configuration example of a wiring board according to an embodiment of the present invention. The
また、配線基板1においては、ビア導体3を、基板2を貫通する貫通孔としているが、溝のようなものであってもよい。さらに、ビア導体3は、基板2に設けられた穴部に導体が充填されたものであっても、穴部の内壁に導体層が形成されたものであってもよい。
Further, in the
基板2は、電気絶縁材料から成り、アルミナ(Al2O3)を含む。以下、この基板2が、例えば、アルミナを含むセラミックス(以下、「アルミナセラミックス」と称する。)からなる場合について説明する。アルミナセラミックスは主成分であるアルミナ(Al2O3)に加え、シリカ(SiO2)、カルシア(CaO)、およびマグネシア(MgO)等を含む。アルミナセラミックスは耐食性に優れることから、腐食性流体に晒される環境下において配線基板を使用する場合に有効である。
The
ビア導体3a,3bは、主にモリブデンあるいはタングステン等の高融点金属から成る。モリブデンの融点は2323℃、タングステンの融点3422℃であり、アルミナセラミックスの焼成温度(1200〜1800℃)に比べ十分に高いため、アルミナセラミックスが焼結するより前にビア導体3a,3bが焼結して配線基板が変形したりする不具合が少なく、またビア導体3a,3bとアルミナセラミックス間の亀裂や空隙が出来にくい。また、アルミナセラミックスに添加されているシリカ等の成分が溶融し、アルミナセラミックスとモリブデンあるいはタングステンとの粒子間の間隙を埋めるために、セラミックスとの密着性は極めて良好になる。
The
ただし、モリブデンやタングステンは腐食性流体に晒されると、例えば酸化するなどして、腐食しやすい。本実施の形態による配線基板1によれば、ビア導体3が、薄膜4と導体層5によって覆われることから、腐食が抑制される。
However, when molybdenum or tungsten is exposed to a corrosive fluid, it is easily corroded, for example, by oxidation. According to the
薄膜4は、例えばチタン等の活性金属を含み、アルミナセラミックスと強固に接合する。これは、活性金属が酸化し、アルミナセラミックス中のアルミナと強固に結びつくためである。また薄膜4は、ビア導体3と導体層5とが化学反応を起こし、ビア導体3に含まれる金属成分が導体層5に拡散し、導体層5の表面に露出することによって、結果的に導体層5の表面が腐食することを抑制するバリア層としての役割も果たす。
The
また、活性金属とアルミナセラミックスが強固に接合するという特長を利用して、ビア導体3と薄膜4との接合強度を向上させるために、ビア導体3にはアルミナからなる粒子が含まれていてもよい。これにより、ビア導体3に含まれるアルミナ粒子と薄膜4に含まれる活性金属とがより強固に接合する。ただし、アルミナ粒子は不導体であるので、ビア導体3に添加すると、導体抵抗が著しく上昇するため、ビア部分3aのみアルミナ添加量を多くし、ビア部分3bへはアルミナ添加量を少なくすることが望ましい。例えば、ビア部分3aにはアルミナを4〜8重量%添加し、ビア部分3bにはアルミナを0〜4%添加する。ビア導体3へのアルミナ添加量の上限値は、ビア導体3が導通を保持し得る限界値によって決定される。
Further, in order to improve the bonding strength between the
導体層5は、白金を含む。白金は腐食性流体に対して耐性を有し、腐食性流体によって配線基板1の内側に配置されるビア導体3が腐食することを抑制することができる。
The
以下に、本実施の形態による配線基板1の製造方法を説明する。図2は、本発明の実施の形態による配線基板の製造方法を説明するための図である。図2(a)はセラミックグリーンシートを準備する工程、図2(b)はセラミックグリーンシートに穴部を形成する工程、図2(c)はセラミックグリーンシートに導体ペーストを注入する工程、図2(d)はセラミックグリーンシートの積層体を形成する工程、図2(e)はセラミックグリーンシートを焼成する工程、図2(f)は薄膜4を形成する工程、図2(g)は導体層5を形成する工程を示す。
Below, the manufacturing method of the
(セラミックグリーンシートを準備する工程)
図2(a)において、複数のセラミックグリーンシート7を準備する。セラミックグリーンシート7は、アルミナ(Al2O3)、シリカ(SiO2)、カルシア(CaO)、およびマグネシア(MgO)等の原料粉末に適当な有機溶剤および溶媒を添加混合して泥漿状となすとともにこれを従来周知のドクターブレード法やカレンダーロール法等を採用し、シート状に成形することによって得られる。
(Process for preparing ceramic green sheets)
In FIG. 2A, a plurality of ceramic
(穴部を形成する工程)
図2(b)において、複数のセラミックグリーンシート7のうち少なくとも1つに穴部8を形成する。この穴部8はシート状に成型されたセラミックグリーンシートの適当な位置に、パンチングあるいはレーザー加工等で形成される。
(Process for forming holes)
In FIG. 2B, the
(ビア導体ペーストを注入する工程)
図2(c)において、セラミックグリーンシート7に形成された穴部8に、スクリーン印刷法等を用いて、第1導体ペースト9を注入する。第1導体ペースト9は、主成分のモリブデンあるいはタングステン粉末に有機バインダーおよび有機溶剤、並びに必要に応じて分散剤等を加えて、ボールミル、三本ロールミル、またはプラネタリーミキサー等の混練手段により混合および混練することで製造される。第1導体ペースト9には、薄膜4との接合強度を高めるために、適当な量のセラミック粉末を添加しても良い。このセラミック粉末は、セラミックグリーンシートに含まれるものと材質や粒度等が同一のものでも良いし、異なるものでも良い。このように、第1導体ペースト9にセラミック粉末を添加することにより、セラミックグリーンシート7の収縮挙動に合わせたり、アルミナセラミックスとの熱膨張係数に合わせたりすることも可能になることから、焼成時における基板とビア導体との間の剥がれを抑制することができる。
(Process for injecting via conductor paste)
In FIG. 2C, the first conductor paste 9 is injected into the
また、セラミックグリーンシート7の穴部8に注入する第1導体ペースト9の組成は、各々のセラミックグリーンシート7において同じであっても、異なっても構わないが、ここでは、例として、セラミック粉末の添加量の異なる2種類の導体ペースト9a,9bを準備し、対応するセラミックグリーンシート7の穴部8にそれぞれ注入した。
Further, the composition of the first conductor paste 9 injected into the
(積層体を形成する工程)
図2(d)において、セラミックグリーンシート7を積層して、グリーンシート積層体10を得る。図2(d)では、穴部8が形成されたセラミックグリーンシート7のみを積層しているが、穴部8が形成されていないセラミックグリーンシート7を一緒に積層してもよい。グリーンシート積層体10を形成するためには、セラミックグリーンシート7を積み重ねた後圧着を行なう。圧着は3.0〜8.0MPa程度の圧力を加えて行ない、必要に応じて35〜80℃で加熱を行なう。また、セラミックグリーンシート7同士の十分な接着性を得るために、溶剤と樹脂バインダーを混合するなどして作製した接着剤を用いてもよい。また、異なるセラミックグリーンシート7において、第1導体ペーストに含まれるセラミック粉末(ここでは、アルミナ粒子)の添加量が異なっている場合、後に説明する薄膜4との密着性、およびビア導体3の導電性を考慮すると、図2(d)に示すように、グリーンシート積層体10の表層側に、アルミナ粒子の添加量が多い第1導体ペースト9aが穴部8に注入されたセラミックグリーンシート7を配置し、中央部にアルミナ粒子の添加量が少ない第1導体ペースト9bが穴部8に注入されたセラミックグリーンシート7を配置することが好ましい。
(Process for forming a laminate)
In FIG. 2D, the ceramic
さらに望ましい構造としては、図3に示すものが挙げられる。図3は積層を行った後のセラミックグリーンシートの未焼成のビア導体の一部分を拡大した断面図である。9a−1、9a−2、9bはそれぞれアルミナ粒子の添加量が異なる第1導体ペーストである。第1導体ペースト9a−1は、以降の工程において薄膜4と接する。第1導体ペースト9a−1,9a−2,9bに添加されたアルミナ粒子の量が多い順に、第1導体ペースト9a−1>第1導体ペースト9a−2>第1導体ペースト9bとすれば、焼成後のビア導体3と薄膜4の密着が良くなり、かつ互いに接するビア部分同士の熱膨張係数差を小さくすることができる。
A more desirable structure is shown in FIG. FIG. 3 is an enlarged cross-sectional view of a portion of an unfired via conductor of the ceramic green sheet after lamination.
(焼成する工程)
図2(e)において、未焼成のグリーンシート積層体10を焼成する。焼成は還元雰囲気下1200〜1800℃の高温でなされる。還元雰囲気とは、例えば窒素に対し10〜20体積%の水素が加えたものである。還元雰囲気を使用する理由は、ビア導体3a,3bに含まれるモリブデンおよびタングステンが酸化することを抑制するためである。雰囲気にはセラミックグリーンシートに加えられた有機溶剤を分解したり、ビア導体の粒子成長を制御したりするために、適当な量の水蒸気を加えることが望ましい。
(Step of firing)
In FIG.2 (e), the unfired green sheet laminated
(薄膜4を製造する工程)
図2(f)は、グリーンシート積層体10を焼成して得られた基板2の表面に薄膜4を製造する工程である。焼成した基板2の表面6に薄膜4を形成する前に、薄膜4の密着性を向上させるために、研磨砥石やバレル研磨等を用いて表面6を研磨する。薄膜4を均一な厚みに形成し、薄膜4と表面6との密着性を向上させるためには、表面6の表面粗さRaは、0.1ミクロン以下が望ましい。薄膜4は、例えばチタン等の活性金属を含み、スパッタリングにより所定の位置に形成される。薄膜4の上を覆う導体層5との密着を良好にするために、図4に示すように活性金属を含む薄膜4aを形成したのちに、白金を含む薄膜4bを形成しても良い。この白金を含む薄膜4bは、導体層5に含まれる白金とより良く密着する。
(Process for manufacturing the thin film 4)
FIG. 2F shows a process of manufacturing the
(導体層5を製造する工程)
図2(g)は、薄膜4を覆う導体層5を形成する工程である。具体的には、まず薄膜4を覆うように、白金を含む第2導体ペーストをスクリーン印刷法によって塗布する。第2導体ペーストは、主成分の白金粉末に有機バインダーおよび有機溶剤、並びに必要に応じて分散剤等を加えて、ボールミル、三本ロールミル、またはプラネタリーミキサー等の混練手段により混合および混練することで製造される。第2導体ペーストには必要となる導電性や機械的特性に応じて金やパラジウム等の貴金属粉末を添加しても良い。第2導体ペーストを塗布した基板2は、真空雰囲気下の800〜1200℃において熱処理される。この熱処理を施すことによって、薄膜4に含まれる活性金属の一部が酸化し、アルミナセラミックスおよびビア導体3aに含まれるアルミナ粒子と高い接合強度を発現し、かつ導体層5に含まれる白金粉末が焼結し、緻密な膜を形成すると同時に、薄膜4と導体層5が接合する。
(Process for producing conductor layer 5)
FIG. 2G is a step of forming a
以上に記載した本発明の実施の形態による配線基板およびその製造方法を用いることにより、腐食性流体中で使用することが可能な配線基板1を製造することが出来る。
By using the wiring board and the manufacturing method thereof according to the embodiment of the present invention described above, the
1・・・・・・配線基板
2・・・・・・基板
3a,3b・・ビア部分
4・・・・・・薄膜
5・・・・・・導体層
6・・・・・・基板2の表面
7・・・・・・セラミックグリーンシート
8・・・・・・穴部
9・・・・・・第1導体ペースト
10・・・・・グリーンシート積層体
1...
Claims (4)
前記基板の内部に設けられるとともに、端部が前記基板の表面に露出した、モリブデンあるいはタングステンを含むビア導体と、
前記基板の表面上に、前記端部を覆うように設けられた活性金属を含む薄膜と、
前記薄膜上に設けられた白金を含む導体層と
を有する配線基板。 A substrate comprising alumina;
A via conductor including molybdenum or tungsten, provided inside the substrate and having an end exposed on the surface of the substrate;
A thin film containing an active metal provided on the surface of the substrate so as to cover the end; and
A wiring board having a conductor layer containing platinum provided on the thin film.
前記複数のセラミックグリーンシートのうち少なくとも1つに穴部を形成する工程と、
前記穴部にモリブデンあるいはタングステンを含む第1導体ペーストを注入する工程と、
前記穴部が形成されたグリーンシートが少なくとも一方の表層に配置されるように前記複数のセラミックグリーンシートを積層してグリーンシート積層体を形成する工程と、
前記グリーンシート積層体を還元雰囲気下で焼成して、ビア導体を有するセラミック基板を形成する工程と、
前記セラミック基板上において、前記ビア導体の端部を覆うように、活性金属を含む薄膜を形成する工程と、
前記薄膜上に、白金を含む第2導体ペーストを塗布する工程と、
前記第2導体ペーストが塗布された前記セラミック基板を真空雰囲気下で焼成する工程と
を有する配線基板の製造方法。 Preparing a plurality of ceramic green sheets containing alumina;
Forming a hole in at least one of the plurality of ceramic green sheets;
Injecting a first conductor paste containing molybdenum or tungsten into the hole;
Laminating the plurality of ceramic green sheets so that the green sheet in which the hole is formed is disposed on at least one surface layer, and forming a green sheet laminate,
Firing the green sheet laminate in a reducing atmosphere to form a ceramic substrate having via conductors;
On the ceramic substrate, forming a thin film containing an active metal so as to cover an end of the via conductor;
Applying a second conductive paste containing platinum on the thin film;
And firing the ceramic substrate coated with the second conductive paste in a vacuum atmosphere.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008278313A JP5349007B2 (en) | 2008-10-29 | 2008-10-29 | Wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008278313A JP5349007B2 (en) | 2008-10-29 | 2008-10-29 | Wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109069A true JP2010109069A (en) | 2010-05-13 |
JP5349007B2 JP5349007B2 (en) | 2013-11-20 |
Family
ID=42298238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008278313A Expired - Fee Related JP5349007B2 (en) | 2008-10-29 | 2008-10-29 | Wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5349007B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012029760A (en) * | 2010-07-29 | 2012-02-16 | Kyocera Corp | Buried member for living body, and method for manufacturing buried member for living body |
JP2012151284A (en) * | 2011-01-19 | 2012-08-09 | Kyocera Corp | Wiring board for probe card, and probe card |
JP2014524283A (en) * | 2011-08-02 | 2014-09-22 | メドトロニック,インク. | Airtight feedthrough |
US9418778B2 (en) | 2011-08-02 | 2016-08-16 | Medtronic, Inc. | Method of manufacturing a feedthrough |
US9627833B2 (en) | 2011-08-02 | 2017-04-18 | Medtronic, Inc. | Electrical leads for a feedthrough |
US9724524B2 (en) | 2011-08-02 | 2017-08-08 | Medtronic, Inc. | Interconnection of conductor to feedthrough |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6225486A (en) * | 1985-07-25 | 1987-02-03 | 富士電気化学株式会社 | Manufacture of low temperature sintered ceramic multilayer substrate |
JPH04162793A (en) * | 1990-10-26 | 1992-06-08 | Toshiba Corp | Ceramic circuit board |
JPH0562857A (en) * | 1991-08-29 | 1993-03-12 | Tdk Corp | Manufacture of ceramic electronic component |
JPH06188569A (en) * | 1992-12-18 | 1994-07-08 | Denki Kagaku Kogyo Kk | Multilayer wiring board |
JPH06196831A (en) * | 1992-12-24 | 1994-07-15 | Tokin Corp | Manufacture of conductive pattern for aln substrate |
JPH0818235A (en) * | 1994-06-29 | 1996-01-19 | Kyocera Corp | Method for manufacturing layered ceramic circuit board |
JPH1093240A (en) * | 1996-09-10 | 1998-04-10 | Yamaichi Electron Co Ltd | Multilayer wiring board and manufacturing method thereof |
JPH11346057A (en) * | 1998-06-01 | 1999-12-14 | Ngk Spark Plug Co Ltd | Multilayered ceramic board |
JP2000307219A (en) * | 1999-04-23 | 2000-11-02 | Denso Corp | Wiring board and manufacture thereof |
JP2001036206A (en) * | 1999-07-22 | 2001-02-09 | Kyocera Corp | Wiring board and its manufacture |
JP2001244626A (en) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | Method for manufacturing ceramic circuit board |
JP2003124397A (en) * | 2001-10-10 | 2003-04-25 | Tokuyama Corp | Board and manufacturing method therefor |
JP2003197810A (en) * | 2001-12-26 | 2003-07-11 | Kyocera Corp | Electronic component |
-
2008
- 2008-10-29 JP JP2008278313A patent/JP5349007B2/en not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6225486A (en) * | 1985-07-25 | 1987-02-03 | 富士電気化学株式会社 | Manufacture of low temperature sintered ceramic multilayer substrate |
JPH04162793A (en) * | 1990-10-26 | 1992-06-08 | Toshiba Corp | Ceramic circuit board |
JPH0562857A (en) * | 1991-08-29 | 1993-03-12 | Tdk Corp | Manufacture of ceramic electronic component |
JPH06188569A (en) * | 1992-12-18 | 1994-07-08 | Denki Kagaku Kogyo Kk | Multilayer wiring board |
JPH06196831A (en) * | 1992-12-24 | 1994-07-15 | Tokin Corp | Manufacture of conductive pattern for aln substrate |
JPH0818235A (en) * | 1994-06-29 | 1996-01-19 | Kyocera Corp | Method for manufacturing layered ceramic circuit board |
JPH1093240A (en) * | 1996-09-10 | 1998-04-10 | Yamaichi Electron Co Ltd | Multilayer wiring board and manufacturing method thereof |
JPH11346057A (en) * | 1998-06-01 | 1999-12-14 | Ngk Spark Plug Co Ltd | Multilayered ceramic board |
JP2000307219A (en) * | 1999-04-23 | 2000-11-02 | Denso Corp | Wiring board and manufacture thereof |
JP2001036206A (en) * | 1999-07-22 | 2001-02-09 | Kyocera Corp | Wiring board and its manufacture |
JP2001244626A (en) * | 2000-02-29 | 2001-09-07 | Kyocera Corp | Method for manufacturing ceramic circuit board |
JP2003124397A (en) * | 2001-10-10 | 2003-04-25 | Tokuyama Corp | Board and manufacturing method therefor |
JP2003197810A (en) * | 2001-12-26 | 2003-07-11 | Kyocera Corp | Electronic component |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012029760A (en) * | 2010-07-29 | 2012-02-16 | Kyocera Corp | Buried member for living body, and method for manufacturing buried member for living body |
JP2012151284A (en) * | 2011-01-19 | 2012-08-09 | Kyocera Corp | Wiring board for probe card, and probe card |
JP2014524283A (en) * | 2011-08-02 | 2014-09-22 | メドトロニック,インク. | Airtight feedthrough |
JP2015016297A (en) * | 2011-08-02 | 2015-01-29 | メドトロニック,インク.Medtronic,Inc. | Airtight feedthrough |
US9418778B2 (en) | 2011-08-02 | 2016-08-16 | Medtronic, Inc. | Method of manufacturing a feedthrough |
US9627833B2 (en) | 2011-08-02 | 2017-04-18 | Medtronic, Inc. | Electrical leads for a feedthrough |
US9724524B2 (en) | 2011-08-02 | 2017-08-08 | Medtronic, Inc. | Interconnection of conductor to feedthrough |
US10471266B2 (en) | 2011-08-02 | 2019-11-12 | Medtronic, Inc. | Hermetic feedthrough for an implantable medical device |
US10561851B2 (en) | 2011-08-02 | 2020-02-18 | Medtronic, Inc. | Interconnection of conductor to feedthrough |
Also Published As
Publication number | Publication date |
---|---|
JP5349007B2 (en) | 2013-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6803369B2 (en) | Substrates for electronic circuits and their manufacturing methods | |
JP5641451B2 (en) | Metal ceramic substrate | |
JP4561831B2 (en) | Ceramic substrate, electronic device, and method for manufacturing ceramic substrate | |
JP5349007B2 (en) | Wiring board and manufacturing method thereof | |
US12028984B2 (en) | Double-sided circuit non-oxide-based ceramic substrate and method for manufacturing same | |
JP5012899B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
WO2018037842A1 (en) | Ceramic substrate, and module with built-in electronic component | |
WO2006057205A1 (en) | Element mounting substrate and method for manufacturing same | |
JP2024109917A (en) | Solder material for bonding metal layer to ceramic layer, method for producing such solder material, and use of such solder material | |
WO2008029847A1 (en) | Ceramic substrate manufacturing method and ceramic substrate | |
JP2011088756A (en) | Low temperature-sintering ceramic material, low temperature-sintered ceramic sintered compact and multilayer ceramic substrate | |
JP2008112787A (en) | Multilayer ceramic substrate, and manufacturing method thereof | |
JP4107437B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
JP2008042057A (en) | Manufacturing method for multilayer ceramic substrate, and compound green sheet for producing multilayer ceramic substrate | |
JP2007015878A (en) | Ceramic composition, ceramic substrate, and electronic component | |
JP5354011B2 (en) | Manufacturing method of multilayer ceramic substrate | |
WO2009151006A1 (en) | Method for producing ceramic molded body | |
JP4610185B2 (en) | Wiring board and manufacturing method thereof | |
JP4196093B2 (en) | Manufacturing method of ceramic substrate | |
JP4466863B2 (en) | Multilayer ceramic substrate | |
JP2023005498A (en) | Wiring board and manufacturing method thereof | |
JP4196094B2 (en) | Manufacturing method of ceramic substrate | |
JP2023050778A (en) | Joined body, production method of the same, and electrode-embedded member | |
JP5489701B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2008016572A (en) | Wiring substrate, and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5349007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |