JP2010104140A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2010104140A JP2010104140A JP2008273019A JP2008273019A JP2010104140A JP 2010104140 A JP2010104140 A JP 2010104140A JP 2008273019 A JP2008273019 A JP 2008273019A JP 2008273019 A JP2008273019 A JP 2008273019A JP 2010104140 A JP2010104140 A JP 2010104140A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- reference power
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】電源回路の動作開始時に突入電流が発生することにより、電源電圧の瞬時降下、EMIの発生、発熱が懸念され、他機器に悪影響を与える。
【解決手段】スイッチ素子Q1〜Q4を介してフライングコンデンサC1に入力電圧V1まで充電し、フライングコンデンサC1の充電電圧にさらに入力電圧V1を印加してチャージポンプ動作を行う電源回路において、入力電圧V1を生成する基準電源20は出力電圧可変型の電源で構成され、タイミング制御回路30によって基準電源20の電圧を時系列に変化させる制御を行うことにより、電源回路動作開始時の突入電流を低減する。
【選択図】図2
【解決手段】スイッチ素子Q1〜Q4を介してフライングコンデンサC1に入力電圧V1まで充電し、フライングコンデンサC1の充電電圧にさらに入力電圧V1を印加してチャージポンプ動作を行う電源回路において、入力電圧V1を生成する基準電源20は出力電圧可変型の電源で構成され、タイミング制御回路30によって基準電源20の電圧を時系列に変化させる制御を行うことにより、電源回路動作開始時の突入電流を低減する。
【選択図】図2
Description
本発明は、スイッチ素子を介してフライングコンデンサに入力電圧まで充電し、さらにフライングコンデンサの充電電圧に前記の入力電圧を印加することを交互に繰り返すチャージポンプ動作を行うことにより、所定の電源電圧を出力する電源回路にかかわり、特には、起動時の突入電流を低く抑え、小型、安価で低EMI(Electro-Magnetic Interference:電磁妨害)、低発熱などを図るための技術に関する。
小型電子機器の電源回路においては、バッテリ駆動や携帯性の観点から小型化、低消費電力化が求められている。このような要求を満たす電源としてチャージポンプ型の電源回路が多く用いられる。
図7は2倍昇圧を実現する従来のチャージポンプ型の電源回路の構成を示す回路図である。この電源回路は、複数のスイッチ素子Q1〜Q4とフライングコンデンサC1と平滑コンデンサC2とで構成されるチャージポンプ回路10と、チャージポンプ回路10の入力電圧を供給する基準電源20xおよびチャージポンプ回路10の動作タイミングを制御するタイミング制御回路30xから構成されている。基準電源20xは、定電圧源21と、定電圧を出力する演算増幅器22をもっている。
図8はタイミング制御回路30xからチャージポンプ回路10に供給される制御信号S1,S2,S3,S4を示すタイミングチャートである。スイッチ素子Q1,Q2,Q3,Q4は、それぞれ制御信号S1,S2,S3,S4によってオンまたはオフに制御される。ここで、制御信号S1,S2と制御信号S3,S4とは、スイッチ素子Q1,Q2とスイッチ素子Q3,Q4のオンタイミングが互いに重なり合わないようにパルス幅が調整されている。
このような制御信号がチャージポンプ回路10に供給されると、まず、区間T1では、スイッチ素子Q1,Q2がオンとなる一方、スイッチ素子Q3,Q4はオフとなる。すると、基準電源20xの出力電圧V1とグランド電位(GND)の間にフライングコンデンサC1が接続された構成になり、フライングコンデンサC1には出力電圧V1分の電荷が蓄えられることになる。フライングコンデンサC1に十分な電荷が蓄えられた後、スイッチ素子Q1,Q2をオフにする。
次に、区間T2においては、スイッチ素子Q3,Q4をオンにする。すると、出力電圧V1のラインからフライングコンデンサC1と平滑コンデンサC2を通ってGNDへと繋がるラインが形成され、平滑コンデンサC2には、(V1+V1)×C1/(C1+C2)分の電荷が蓄えられる。
平滑コンデンサC2に十分な電荷が蓄えられた後、再び区間T3において、スイッチ素子Q3,Q4をオフにし、スイッチ素子Q1,Q2をオンにし、フライングコンデンサC1に電荷を蓄える。続く区間T4においては、スイッチ素子Q1,Q2をオフにし、スイッチ素子Q3,Q4をオンにし、平滑コンデンサC2に電荷を蓄える。
この一連の動作をチャージポンプ動作と呼び、このチャージポンプ動作を繰り返すことにより、基準電源20xの出力電圧V1を昇圧してチャージポンプ回路10の出力電圧V2を生成する。フライングコンデンサC1と平滑コンデンサC2の容量が等容量の場合、図9に示すように、チャージポンプ回路10の出力電圧V2として基準電源20xの出力電圧V1の2倍の電圧を得る。
特開2005−348561号公報(第3−4頁、第9−10図)
ところで、チャージポンプ型の電源回路の効率を上げるためには、チャージポンプ動作時の電荷を速やかに移動させ、かつ電荷の損失を抑える必要がある。そのため、チャージポンプ回路を構成するスイッチ素子のオン抵抗をできるだけ低減することが望ましい。
ところが、チャージポンプ動作を開始した瞬間には、フライングコンデンサC1には電荷が蓄積されていないため、接続されている基準電源20xからフライングコンデンサC1に向かって図9に示すように大きな突入電流Ic0が流れてしまう。また、平滑コンデンサC2についても電荷は蓄積されていないため、基準電源20xから平滑コンデンサC2に向かって大きな突入電流が流れてしまう。スイッチ素子のオン抵抗が小さい場合、この突入電流を制限することができないため、より大きな突入電流が発生する。
基準電源20xの出力電圧V1をVref[V]、基準電源20xの出力抵抗をR1 [Ω]、スイッチ素子Q3のオン抵抗をRQ3[Ω]、スイッチ素子Q2のオン抵抗をRQ2[Ω]とすると、動作を開始した瞬間の突入電流Ic0[A]は以下の式(1)で表される。
Ic0=Vref/(R1 +RQ3+RQ2)・・・・(1)
すなわち、突入電流Ic0は、入力電圧Vrefに比例し、充電電流パスに存在する基準電源20xからGNDまでの抵抗成分の総和(R1 +RQ3+RQ2)に反比例する。突入電流Ic0を低減するには、入力電圧Vrefを低減するか、充電電流パスに存在する基準電源20xからGNDまでの抵抗成分であるR1 ,RQ3,RQ2の少なくとも1つの抵抗値を増加する必要がある。
すなわち、突入電流Ic0は、入力電圧Vrefに比例し、充電電流パスに存在する基準電源20xからGNDまでの抵抗成分の総和(R1 +RQ3+RQ2)に反比例する。突入電流Ic0を低減するには、入力電圧Vrefを低減するか、充電電流パスに存在する基準電源20xからGNDまでの抵抗成分であるR1 ,RQ3,RQ2の少なくとも1つの抵抗値を増加する必要がある。
例えば、Vref=5[V]、R1 +RQ3+RQ2=10[Ω]の場合、突入電流Ic0は0.5[A]にも達し、この突入電流によって基準電源20xの電圧降下、EMI(電磁妨害)の発生、発熱および配線の溶断が懸念される。
本発明による電源回路は、スイッチ素子を介してフライングコンデンサに入力電圧まで充電し、前記フライングコンデンサの充電電圧に前記入力電圧を印加してチャージポンプ動作を行う電源回路であって、前記入力電圧を生成する基準電源は出力電圧可変型の電源で構成され、前記基準電源の電圧を時系列に変化させるタイミング制御回路を備えたものである。
この構成において、チャージポンプ型の電源回路に入力される基準電源電圧は時間経過とともに増加していくものとする。すなわち、チャージポンプ動作開始時にチャージポンプ型の電源回路に入力されるのは基準電源の低い電圧であり、フライングコンデンサおよび平滑コンデンサへの突入電流を低く抑えることが可能となる。
上記構成の電源回路において、前記出力可変型の基準電源は、その最高出力レベルが任意の値に可変可能であるという態様がある。この構成によれば、制限したい突入電流の値を容易に調整することが可能となる。
ここで、前記基準電源は、前記タイミング制御回路からの制御信号により出力電圧が時間経過とともに段階的に増加する演算増幅器で構成されているという態様がある。
また、前記基準電源は、前記タイミング制御回路からの制御信号により出力電圧が時間経過とともに線形的に増加する演算増幅器で構成されているという態様がある。この場合、基準電源の出力電圧の立ち上がりが滑らかで、これに随伴して電源回路の出力電圧の立ち上がりも滑らかなものとなる。
また、前記基準電源は、演算増幅器と電流源とコンデンサとで構成され、前記電流源の電流を前記コンデンサに充電し、前記コンデンサの充電電圧を前記演算増幅器による単一利得増幅器によって出力する機構を備え、前記タイミング制御回路によって前記電流源の電流を導通・遮断するように構成されているという態様がある。
本発明によれば、チャージポンプ動作開始時の突入電流を抑制することができ、突入電流に起因する基準電源の瞬時電圧降下、EMIの発生、発熱および配線の溶断などを抑制することができる。
以下、本発明にかかわる電源回路の実施の形態を図面を用いて詳細に説明する。
(実施の形態1)
図1は本発明の実施の形態1の電源回路の基本構成を示すブロック図、図2は同電源回路の具体的構成を示す回路図である。この電源回路は、チャージポンプ回路10と基準電源20とタイミング制御回路30から構成されている。
図1は本発明の実施の形態1の電源回路の基本構成を示すブロック図、図2は同電源回路の具体的構成を示す回路図である。この電源回路は、チャージポンプ回路10と基準電源20とタイミング制御回路30から構成されている。
チャージポンプ回路10は、図2に示すように、スイッチ素子であるPチャネルトランジスタQ1とQ3とQ4とNチャネルトランジスタQ2とフライングコンデンサC1と平滑コンデンサC2から構成されている。
PチャネルトランジスタQ1およびPチャネルトランジスタQ3のソース電極は、基準電源20の出力端子に接続されている。PチャネルトランジスタQ1のドレイン電極はフライングコンデンサC1の第1の電極に接続され、フライングコンデンサC1の第2の電極にNチャネルトランジスタQ2のドレイン電極が接続され、NチャネルトランジスタQ2のソース電極はGNDに接続されている。PチャネルトランジスタQ3のドレイン電極はフライングコンデンサC1の第2の電極に接続されている。PチャネルトランジスタQ4のソース電極はフライングコンデンサC1の第1の電極に接続され、PチャネルトランジスタQ4のドレイン電極は平滑コンデンサC2の第1の電極に接続され、平滑コンデンサC2の第2の電極はGNDに接続されている。
基準電源20は、定電圧源21を入力とする演算増幅器22を用いた非反転増幅回路で構成され、その増幅率は可変抵抗器23の抵抗値によって決定されるようになっている。可変抵抗器23の抵抗値および抵抗値変更のタイミングは、タイミング制御回路30からの制御信号S5によって制御されるように構成されている。
図3は基準電源20における可変抵抗器23の詳細な構成を示すブロック回路図である。
可変抵抗器23は、直列接続されたn個の抵抗体R(1)〜R(n)と(n−1)個のスイッチ素子SW(1)〜SW(n−1)と、スイッチ素子SW(1)〜SW(n−1)のうち1つを選択してオンに制御するセレクタ回路24から構成されている。抵抗体R(1)の一方の端子は演算増幅器22の出力端子に接続され、他方の端子は抵抗体R(2)の一方の端子に接続されている。抵抗体R(2)の他方の端子は抵抗体R(3)の一方の端子に接続されており、抵抗体R(1)から抵抗体R(n)は直列に接続されている。また、m番目の抵抗体をR(m)とすると、抵抗体R(m)と抵抗体R(m+1)を接続しているノードN(m)はスイッチ素子SW(m)の一方の端子に接続され、スイッチ素子SW(m)の他方の端子は演算増幅器22の反転入力端子(−)に接続されている。
抵抗体の個数がn個の場合、セレクタ回路24は、タイミング制御回路30からの制御信号S5によって抵抗体間の(n−1)個のノードNのうちいずれか1つを選択する制御信号SLを出力する。スイッチ素子SW(m)は制御信号SL(m)の“H”レベル、“L”レベルによってオン/オフ制御されるようになっている。
ここで、演算増幅器22の入力電圧をV0、抵抗体の数をn、スイッチ素子の数を(n−1)とし、L番目のスイッチ素子SW(L)をオンする制御を行った場合の演算増幅器22の出力電圧V1は、以下の式(2)で表わされる。
ここで、基準電源20の出力電圧V1の最終値はVref[V]であり、基準電源20の出力電圧V1をVref[V]に到達するまで段階的に増加させるよう、タイミング制御回路30により基準電源20の増幅率を決定する可変抵抗器23の値を制御する。制御信号S5の値は、t0までの期間は“0”、t0〜t1の期間では“1”、t1〜t2の期間では“2”、t2〜t3の期間では“3”、t3以降は“4”となる。これらの値を受けたセレクタ回路24は、t0〜t1の期間ではスイッチ素子SW(1)のみをONさせ、t1〜t2の期間ではスイッチ素子SW(2)のみをONさせ、t2〜t3の期間ではスイッチ素子SW(3)のみをONさせる。これにより、基準電源20の出力電圧V1(チャージポンプ回路10の入力電圧でもある)は、時間経過とともに階段状に増加する波形となる。
タイミング制御回路30の制御によりタイミングt0で昇圧動作を開始する場合、基準電源20もタイミングt0から階段波形を出力する。
ここで、基準電源20の出力電圧V1の最終値Vref[V]を4つに等分割して段階的に増加させる場合、タイミングt0〜t1の期間である第1段階の出力電圧V1は最終電圧Vref[V]の1/4の電圧、タイミングt1〜t2の間の期間である第2段階の出力電圧V1は最終電圧Vref[V]の2/4の電圧、タイミングt2〜t3の間の期間である第3段階の出力電圧V1は最終電圧Vref[V]の3/4の電圧、タイミングt3以降の第4段階の出力電圧V1は最終電圧Vref[V]の電圧値となる。
チャージポンプ回路10のスイッチ素子であるPチャネルトランジスタQ3のオン抵抗をRQ3[Ω]、NチャネルトランジスタQ2のオン抵抗をRQ2[Ω]、基準電源20の出力抵抗をR1 [Ω]とすると、第1段階におけるフライングコンデンサC1に充電される突入電流Ic1 は以下の式で表される。
Ic1 =(Vref×1/4)/(R1 +RQ3+RQ2)・・・・(3)
また、第2段階におけるフライングコンデンサC1に充電される突入電流Ic2は以下の式で表される。
また、第2段階におけるフライングコンデンサC1に充電される突入電流Ic2は以下の式で表される。
Ic2=(Vref×2/4−Vref×1/4)/(R1 +RQ3+RQ2)
=(Vref×1/4)/(R1 +RQ3+RQ2)・・・・(4)
また、第3段階におけるフライングコンデンサC1に充電される突入電流Ic3は以下の式で表される。
=(Vref×1/4)/(R1 +RQ3+RQ2)・・・・(4)
また、第3段階におけるフライングコンデンサC1に充電される突入電流Ic3は以下の式で表される。
Ic3=(Vref×3/4−Vref×2/4)/(R1 +RQ3+RQ2)
=(Vref×1/4)/(R1 +RQ3+RQ2)・・・・(5)
また、第4段階におけるフライングコンデンサC1に充電される突入電流Ic4は以下の式で表される。
=(Vref×1/4)/(R1 +RQ3+RQ2)・・・・(5)
また、第4段階におけるフライングコンデンサC1に充電される突入電流Ic4は以下の式で表される。
Ic4=(Vref−Vref×3/4)/(R1 +RQ3+RQ2)
=(Vref×1/4)/(R1 +RQ3+RQ2)・・・・(6)
上記の式(3)〜(6)より、Ic1 =Ic2=Ic3=Ic4であり、タイミングt0,t1,t2,t3における突入電流は互いに等しい。それは、次のような理由による。すなわち、基準電源20の出力電圧V1の最終値Vref[V]を4つに分けて段階的に増加させる制御を行った場合、図4において、タイミングt0で見ると、基準電源20の出力電圧V1の上昇分はVref×1/4である。タイミングt1でもタイミングt2でもタイミングt3でも、基準電源20の出力電圧V1の上昇分はVref×1/4である。本実施の形態の場合の突入電流は、従来回路と比較すると1/4に低減している。
=(Vref×1/4)/(R1 +RQ3+RQ2)・・・・(6)
上記の式(3)〜(6)より、Ic1 =Ic2=Ic3=Ic4であり、タイミングt0,t1,t2,t3における突入電流は互いに等しい。それは、次のような理由による。すなわち、基準電源20の出力電圧V1の最終値Vref[V]を4つに分けて段階的に増加させる制御を行った場合、図4において、タイミングt0で見ると、基準電源20の出力電圧V1の上昇分はVref×1/4である。タイミングt1でもタイミングt2でもタイミングt3でも、基準電源20の出力電圧V1の上昇分はVref×1/4である。本実施の形態の場合の突入電流は、従来回路と比較すると1/4に低減している。
なお、基準電源20の出力電圧V1の最終値Vref[V]をn個に分けて段階的に増加させる場合、突入電流は従来回路の突入電流と比較すると1/nに低減できる。
このように基準電源20に電圧可変機構を持たせ、時系列に制御することにより、チャージポンプ回路10には新たなスイッチや容量を追加することなく、低面積で突入電流を低減でき、瞬時電圧降下の低減や、低EMI、低発熱を実現することができる。
(実施の形態2)
図5は本発明の実施の形態2の電源回路の構成を示す回路図である。本実施の形態の電源回路はチャージポンプ回路10と基準電源20aとタイミング制御回路30aから構成されている。チャージポンプ回路10は実施の形態1の場合と同じ構成であるため、図2と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。
図5は本発明の実施の形態2の電源回路の構成を示す回路図である。本実施の形態の電源回路はチャージポンプ回路10と基準電源20aとタイミング制御回路30aから構成されている。チャージポンプ回路10は実施の形態1の場合と同じ構成であるため、図2と同様の構成部分については同一の符号を付して、その詳細な説明を省略する。
基準電源20aはランプ電圧発生回路25と演算増幅器28から構成され、演算増幅器28は単一利得増幅器として動作する。
ランプ電圧発生回路25は,電流源26とコンデンサ27と、これら電流源26とコンデンサ27の間に接続されたスイッチ素子SW0から構成され、コンデンサ27に流れ込む電流I0はスイッチ素子SW0によって制御され、スイッチ素子SW0のオン/オフはタイミング制御回路30aからの制御信号S6により制御されるように構成されている。
電流源26は定電流源であり、制御信号S6により電流源26とコンデンサ27とがスイッチ素子SW0を介して接続されている状態でコンデンサ27に充電を行う。電流源26の電流をIref[A]とし、コンデンサ27の容量値をC3[F]、充電時間をt[s]とすると、コンデンサ27に充電される電圧VcはVc=Iref×t/C3で表され、時間tに比例し、容量値C3[F]に反比例する。
電流源26とコンデンサ27とがスイッチ素子SW0を介して接続されている期間をTA1[s]とすると、充電電圧Vcは,
Vc=Iref×TA1/C3・・・・(7)
で表わされ、期間TA1[s]に比例して増加するランプ波形となる。
Vc=Iref×TA1/C3・・・・(7)
で表わされ、期間TA1[s]に比例して増加するランプ波形となる。
演算増幅器28の入力にはコンデンサ27に充電された電圧が伝達されるため、演算増幅器28の出力電圧V1にも図6に示すように時間tとともに線形的に(連続的に)上昇する電圧が発生する。
期間TA1[s]の間充電された電圧をVrefとする。チャージポンプ回路10の出力電圧V2には演算増幅器28の出力電圧V1の2倍の電圧が出力され、最終的には2×Vrefとなる。
このときの図6におけるタイミングt4〜t5の期間TA1[s]に流れる突入電流Ic4は、
Ic4=C1×dV/dt=C1/C3×Iref[A]・・・・(8)
となり、C1とIrefに比例し、C3に反比例する値となる。
Ic4=C1×dV/dt=C1/C3×Iref[A]・・・・(8)
となり、C1とIrefに比例し、C3に反比例する値となる。
このことから、C1,C3,Irefの値を適切な値に設定することによって、突入電流を低減することができる。
なお、ここでは、電流源26に定電流源を用い、電流値Irefは一定であるとして説明を行ったが、時間経過とともに変動する可変電流源でも式(6)に従う突入電流となるため、突入電流抑制の効果が得られる。
また、スイッチ素子SW0は電流源26とコンデンサ27との間に存在し、電流の導通/遮断を制御しているが、制御信号S6によって電流源26を直接オン/オフしてもよい。
このように基準電源20aの入力に電流源26とコンデンサ27を追加し、ランプ電圧発生回路25を構成することで、チャージポンプ回路10に新たなスイッチや容量を追加することなく、低面積で突入電流を低減でき、瞬時電圧降下の低減や、低EMI、低発熱を実現することができる。
本発明の電源回路は、従来例と比較して新たなスイッチや容量を追加することなく動作開始時の突入電流を抑制できるため、低面積、かつ、瞬時電圧降下の低減や低EMI、低発熱を実現する電源回路として有用である。
10 チャージポンプ回路
20,20a 基準電源
21 定電圧源
22,28 演算増幅器
23 可変抵抗器
24 セレクタ回路
25ランプ電圧発生回路
26 電流源
27 コンデンサ
30,30a タイミング制御回路
C1 フライングコンデンサ
C2 平滑コンデンサ
Q1,Q3,Q4 Pチャネルトランジスタ(スイッチ素子)
Q2 Nチャネルトランジスタ(スイッチ素子)
SW0,SW(1)〜SW(n−1) スイッチ素子
20,20a 基準電源
21 定電圧源
22,28 演算増幅器
23 可変抵抗器
24 セレクタ回路
25ランプ電圧発生回路
26 電流源
27 コンデンサ
30,30a タイミング制御回路
C1 フライングコンデンサ
C2 平滑コンデンサ
Q1,Q3,Q4 Pチャネルトランジスタ(スイッチ素子)
Q2 Nチャネルトランジスタ(スイッチ素子)
SW0,SW(1)〜SW(n−1) スイッチ素子
Claims (5)
- スイッチ素子を介してフライングコンデンサに入力電圧まで充電し、前記フライングコンデンサの充電電圧に前記入力電圧を印加してチャージポンプ動作を行う電源回路であって、前記入力電圧を生成する基準電源は出力電圧可変型の電源で構成され、前記基準電源の電圧を時系列に変化させるタイミング制御回路を備えた電源回路。
- 前記出力可変型の基準電源は、その最高出力レベルが任意の値に可変可能である請求項1に記載の電源回路。
- 前記基準電源は、前記タイミング制御回路からの制御信号により出力電圧が時間経過とともに段階的に増加する演算増幅器で構成されている請求項1または請求項2に記載の電源回路。
- 前記基準電源は、前記タイミング制御回路からの制御信号により出力電圧が時間経過とともに線形的に増加する演算増幅器で構成されている請求項1または請求項2に記載の電源回路。
- 前記基準電源は、演算増幅器と電流源とコンデンサとで構成され、前記電流源の電流を前記コンデンサに充電し、前記コンデンサの充電電圧を前記演算増幅器による単一利得増幅器によって出力する機構を備え、前記タイミング制御回路によって前記電流源の電流を導通・遮断するように構成されている請求項1または請求項2に記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008273019A JP2010104140A (ja) | 2008-10-23 | 2008-10-23 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008273019A JP2010104140A (ja) | 2008-10-23 | 2008-10-23 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010104140A true JP2010104140A (ja) | 2010-05-06 |
Family
ID=42294246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008273019A Pending JP2010104140A (ja) | 2008-10-23 | 2008-10-23 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010104140A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9058050B2 (en) | 2012-04-06 | 2015-06-16 | Samsung Electronics Co., Ltd. | Clock-based soft-start circuit and power management integrated circuit device |
WO2016035124A1 (ja) * | 2014-09-01 | 2016-03-10 | 株式会社 東芝 | 電圧発生回路 |
WO2023058363A1 (ja) * | 2021-10-04 | 2023-04-13 | 株式会社村田製作所 | 電圧変換システム、パワーコンバータシステムおよび電圧変換方法 |
-
2008
- 2008-10-23 JP JP2008273019A patent/JP2010104140A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9058050B2 (en) | 2012-04-06 | 2015-06-16 | Samsung Electronics Co., Ltd. | Clock-based soft-start circuit and power management integrated circuit device |
WO2016035124A1 (ja) * | 2014-09-01 | 2016-03-10 | 株式会社 東芝 | 電圧発生回路 |
WO2023058363A1 (ja) * | 2021-10-04 | 2023-04-13 | 株式会社村田製作所 | 電圧変換システム、パワーコンバータシステムおよび電圧変換方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4823604B2 (ja) | ソフトスタート回路、電源装置、電気機器 | |
JP5730520B2 (ja) | スイッチングレギュレータ | |
JP4666345B2 (ja) | チャージポンプ回路 | |
JP4673046B2 (ja) | スイッチング電源 | |
JP2007228679A (ja) | チャージポンプ回路 | |
JP2008029098A (ja) | 昇圧回路 | |
JP2004320862A (ja) | Dc−dcコンバータ | |
JP2007043861A (ja) | 電源装置及びこれを用いた電気機器 | |
JP2015130744A (ja) | 電源回路 | |
US10103720B2 (en) | Method and apparatus for a buck converter with pulse width modulation and pulse frequency modulation mode | |
JP2018057072A (ja) | 信号出力回路 | |
US20110181265A1 (en) | Dc/dc converter circuit | |
JP2009081984A (ja) | チャージポンプ回路 | |
JP6205596B2 (ja) | ソフトスタート回路及び電源装置 | |
JP2008099481A (ja) | チャージポンプ回路 | |
JP2010104140A (ja) | 電源回路 | |
JP2010029009A (ja) | 電源回路及びその電源回路を使用したシステム電源装置 | |
JP2011078146A (ja) | チャージポンプ回路 | |
JP5469967B2 (ja) | オーディオシステム | |
JP2009118698A (ja) | Led駆動用電源回路及びその駆動方法 | |
JP2006262690A (ja) | 入力電圧に適応的に制御される電圧昇圧装置 | |
JP2006094572A (ja) | スイッチング電源 | |
WO2009104436A1 (ja) | 電源回路装置および電圧制御方法 | |
JP2004318339A (ja) | ドロッパ型レギュレータ及びそれを用いた電源装置 | |
JP2005020922A (ja) | チャージポンプ回路 |