JP2010172078A - Switch circuit - Google Patents
Switch circuit Download PDFInfo
- Publication number
- JP2010172078A JP2010172078A JP2009010670A JP2009010670A JP2010172078A JP 2010172078 A JP2010172078 A JP 2010172078A JP 2009010670 A JP2009010670 A JP 2009010670A JP 2009010670 A JP2009010670 A JP 2009010670A JP 2010172078 A JP2010172078 A JP 2010172078A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- switching
- switch
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 230000007704 transition Effects 0.000 abstract description 34
- 230000009977 dual effect Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
- Ac-Ac Conversion (AREA)
Abstract
Description
本発明は、２つの端子間の双方向の電流を許容し、該端子間のオンオフ状態を切り替えるスイッチ回路に関するものである。 The present invention relates to a switch circuit that allows bidirectional current between two terminals and switches an on / off state between the terminals.
例えば空気調和機には、その電動圧縮機を駆動する電力を得るために、入力された交流を所望の周波数及び電圧を有した交流に変換するマトリックスコンバータが用いられる場合がある。そして、このマトリックスコンバータには、複数の双方向スイッチが設けられている（例えば特許文献１を参照）。 For example, a matrix converter that converts input alternating current into alternating current having a desired frequency and voltage may be used for an air conditioner in order to obtain electric power for driving the electric compressor. The matrix converter is provided with a plurality of bidirectional switches (see, for example, Patent Document 1).
ところで、近年ではＳｉＣ（Silicon Carbide：炭化ケイ素）やＧａＮ（Gallium Nitride：窒化ガリウム）のような材料を用いたワイドバンドギャップ半導体が盛んに開発されている。ＳｉＣを主材料としたワイドバンドギャップ半導体は、ＭＯＳＦＥＴ構造とするよりも接合型電界効果トランジスタ（以下、ＪＦＥＴと略記する。ＪＦＥＴ：Junction Field Effect Transistor）構造とした方が損失を小さくしやすいため、接合型電界効果トランジスタとしての応用が期待されている。また、ＧａＮを主材料としたワイドバンドギャップ半導体は、ヘテロ接合電界効果トランジスタ（以下、ＨＦＥＴと略記する。HFET： Hetero junction Field Effect Transistor）構造を採用できるため、ヘテロ接合電界効果トランジスタとしての応用が期待されている。しかも、このＪＦＥＴやＨＦＥＴは、逆方向に電流を流せることから上記の双方向スイッチ用のスイッチング素子としての応用が考えられる。例えば、非特許文献１には、ＧａＮを用いた双方向スイッチの一例として、ゲートを２つ有したデュアルゲート型スイッチング素子を用いた双方向スイッチが提案されている。この非特許文献１に記載されたデュアルゲート型スイッチング素子は、ドレイン側で２つのトランジスタが直列接続されていると見ることができる。
ところで、本願発明者は、上記の双方向スイッチ用のスイッチング素子では、ゲート・ソース間にオフ電圧を印加しておいても、逆方向の電圧が印加された場合にその電圧によっては、ソースからドレインに電流が流れる現象があることを見出した。そのため、上記のデュアルゲート型スイッチング素子のように、直列接続された２つのトランジスタでは、それぞれのゲート・ソース間にオフ電圧を印加しておいても、２つのソース間の電圧によっては、逆方向の電圧が印加された側の素子は、ソースからドレインに電流が流れ得る状態になる（以下、このようにソース・ドレイン間に電流が流れる状態、或いは流れ得る状態を、説明の便宜上、半オン状態と呼ぶ）。また、スイッチング素子は個体差によってスイッチングのタイミングがばらつく。このように、一方のスイッチング素子の遷移時間が長いと、スイッチング速度は、その遷移が遅い方のスイッチング素子に支配されることになる。 By the way, in the switching element for the above-described bidirectional switch, the inventor of the present application, even when an off-voltage is applied between the gate and the source, when a reverse voltage is applied, depending on the voltage, It has been found that there is a phenomenon that current flows in the drain. Therefore, in the case of two transistors connected in series like the above-described dual gate type switching element, even if an off voltage is applied between each gate and source, depending on the voltage between the two sources, the reverse direction may occur. The element on the side to which the voltage of 5 is applied is in a state in which a current can flow from the source to the drain (hereinafter, a state in which a current flows between the source and the drain, or a state in which the current can flow is half-on for convenience of explanation. Called state). The switching timing of switching elements varies depending on individual differences. Thus, when the transition time of one switching element is long, the switching speed is governed by the switching element with the slower transition.
本発明は上記の問題に着目してなされたものであり、２つのトランジスタが直列接続された双方向スイッチを有したスイッチ回路において、スイッチング速度の向上を図ることを目的としている。 The present invention has been made paying attention to the above problem, and an object of the present invention is to improve switching speed in a switch circuit having a bidirectional switch in which two transistors are connected in series.
上記の課題を解決するため、第１の発明は、
２つの端子（T1,T2）間の双方向の電流を許容し、該端子（T1,T2）間のオンオフ状態を切り替えるスイッチ回路であって、
ドレイン（D）側で直列接続されて双方向の電流を許容する２つのスイッチング素子（SW1,SW2）を有し、該２つのスイッチング素子（SW1,SW2）で前記２つの端子（T1,T2）間のオンオフを切り替えるスイッチ部（10）と、
前記スイッチ部（10）をオフ状態からオン状態に切り替える場合に、ソース（S1,S2）に逆電圧が印加されている側の前記スイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオン電圧を印加し、オン状態からオフ状態に切り替える場合には、ソース（S1,S2）に逆電圧が印加されている側のスイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオフ電圧を印加するスイッチ制御部（20）と、
を備えたことを特徴とする。
In order to solve the above problems, the first invention is
A switch circuit that allows a bidirectional current between two terminals (T1, T2) and switches on and off between the terminals (T1, T2),
It has two switching elements (SW1, SW2) that are connected in series on the drain (D) side and allow bidirectional current, and the two terminals (T1, T2) at the two switching elements (SW1, SW2) A switch section (10) for switching between on and off,
When switching the switch unit (10) from the OFF state to the ON state, the gate (G1, G2) of the switching element (SW1, SW2) on the side where the reverse voltage is applied to the source (S1, S2) When the on-voltage is applied before the other switching element (SW1, SW2) and switching from the on-state to the off-state, switching on the side where the reverse voltage is applied to the source (S1, S2) A switch control unit (20) for applying an off voltage to the gates (G1, G2) of the elements (SW1, SW2) before the other switching elements (SW1, SW2);
It is provided with.
第１の発明の構成では、ソース（S1,S2）に逆電圧が印加されている側のスイッチング素子（SW1,SW2）が、もう一方のスイッチング素子（SW1,SW2）よりも先に動作を開始する。これにより、逆電圧が印加されている側のスイッチング素子（SW1,SW2）の遷移完了のタイミングと、もう一方のスイッチング素子（SW1,SW2）の遷移完了タイミングを近づけることが可能になる。 In the configuration of the first invention, the switching elements (SW1, SW2) on the side where the reverse voltage is applied to the sources (S1, S2) start operating before the other switching elements (SW1, SW2) To do. This makes it possible to bring the transition completion timing of the switching element (SW1, SW2) on the side to which the reverse voltage is applied closer to the transition completion timing of the other switching element (SW1, SW2).
また、第２の発明は、
第１の発明のスイッチ回路において、
ソース（S1,S2）に逆電圧が印加されている側の前記スイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、該スイッチング素子（SW1,SW2）のオン電圧よりも低い電圧を印加するゲート電圧印加手段（42,44）をさらに備えていることを特徴とする。
In addition, the second invention,
In the switch circuit of the first invention,
A voltage lower than the ON voltage of the switching elements (SW1, SW2) with respect to the gates (G1, G2) of the switching elements (SW1, SW2) on the side where the reverse voltage is applied to the sources (S1, S2) It further comprises gate voltage applying means (42, 44) for applying.
この構成により、ソース（S1,S2）に逆電圧が印加されている側のスイッチング素子（SW1,SW2）のゲートに、所定の電圧が印加されているので、ゲートが閾値電圧に達する時間を短縮することが可能になる。 This configuration reduces the time it takes for the gate to reach the threshold voltage because a predetermined voltage is applied to the gate of the switching element (SW1, SW2) on the side where the reverse voltage is applied to the source (S1, S2). It becomes possible to do.
また、第３の発明は、
第１又は第２の発明のスイッチ回路において、
前記２つのスイッチング素子（SW1,SW2）は、ドレイン（D）を共有して同一半導体基板上に集積されていることを特徴とする。
In addition, the third invention,
In the switch circuit of the first or second invention,
The two switching elements (SW1, SW2) share the drain (D) and are integrated on the same semiconductor substrate.
この構成により、２つのスイッチング素子（SW1,SW2）が一体的に１つの半導体基板上に集積された、いわゆるデュアルゲート型のスイッチング素子によってスイッチングが行われる。 With this configuration, switching is performed by a so-called dual gate type switching element in which two switching elements (SW1, SW2) are integrated on a single semiconductor substrate.
第１の発明によれば、２つのスイッチング素子（SW1,SW2）の遷移完了タイミングを近づけることが可能になるので、より高速なオンオフ動作を実現できる。しかも、スイッチ制御部（20）の前記の制御により、２つのスイッチング素子（SW1,SW2）のスイッチング速度のばらつきも吸収することができる。 According to the first invention, the transition completion timings of the two switching elements (SW1, SW2) can be brought close to each other, so that a faster on / off operation can be realized. In addition, the above-described control of the switch control unit (20) can also absorb variations in the switching speed of the two switching elements (SW1, SW2).
また、第２の発明によれば、電圧が印加されている側のスイッチング素子（SW1,SW2）をより高速にスイッチングさせることが可能になる。 Further, according to the second invention, the switching elements (SW1, SW2) on the side to which the voltage is applied can be switched at a higher speed.
また、第３の発明によれば、２つのスイッチング素子（SW1,SW2）が一体的に１つの半導体基板上に集積されているので、より低損失のスイッチング動作が可能になる。 Further, according to the third invention, since the two switching elements (SW1, SW2) are integrally integrated on one semiconductor substrate, a switching operation with a lower loss is possible.
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The following embodiments are essentially preferable examples, and are not intended to limit the scope of the present invention, its application, or its use.
《発明の実施形態１》
図１は、本発明の実施形態１に係るスイッチ回路（1）の構成を示すブロック図である。このスイッチ回路（1）は、２つの端子（T1,T2）間の双方向の電流を許容し、該端子（T1,T2）間のオンオフ状態を切り替えるようになっている。すなわち、このスイッチ回路（1）はいわゆる双方向スイッチであり、上記端子（T1,T2）に印加される電圧の極性は任意である。つまり、端子（T1）側を端子（T2）側よりも高電位にしてもよいし、その逆でもよい。
Embodiment 1 of the Invention
FIG. 1 is a block diagram showing a configuration of a switch circuit (1) according to Embodiment 1 of the present invention. The switch circuit (1) allows bidirectional current between the two terminals (T1, T2), and switches the on / off state between the terminals (T1, T2). That is, the switch circuit (1) is a so-called bidirectional switch, and the polarity of the voltage applied to the terminals (T1, T2) is arbitrary. That is, the terminal (T1) side may have a higher potential than the terminal (T2) side, or vice versa.
具体的に、スイッチ回路（1）は、図１に示すように、スイッチ部（10）、２つの駆動回路（33,34）、及びスイッチ制御部（20）を備えている。 Specifically, as shown in FIG. 1, the switch circuit (1) includes a switch unit (10), two drive circuits (33, 34), and a switch control unit (20).
〈スイッチ部（10）〉
図２は、スイッチ部（10）の構成例を示す図である。同図に示すように、スイッチ部（10）は、２つのスイッチング素子（SW1,SW2）を備えている。これらのスイッチング素子（SW1,SW2）は、ドレイン（D）側で直列接続されている。また、一方のスイッチング素子（SW1）のソース（S1）は、端子（T1）に接続され、もう一方のスイッチング素子（SW2）のソース（S2）は、端子（T2）に接続されている（図１を参照）。そして、これらのスイッチング素子（SW1,SW2）がオン又はオフに切り替えられることによって端子（T1,T2）間のオンオフを切り替えるようになっている。
<Switch section (10)>
FIG. 2 is a diagram illustrating a configuration example of the switch unit (10). As shown in the figure, the switch unit (10) includes two switching elements (SW1, SW2). These switching elements (SW1, SW2) are connected in series on the drain (D) side. The source (S1) of one switching element (SW1) is connected to the terminal (T1), and the source (S2) of the other switching element (SW2) is connected to the terminal (T2) (see FIG. 1). The switching elements (SW1, SW2) are turned on or off to switch on / off between the terminals (T1, T2).
これらのスイッチング素子（SW1,SW2）は、双方向の電流を許容する、いわゆる双方向スイッチング素子である。本実施形態ではスイッチング素子（SW1,SW2）に、ＳｉＣのようなワイドバンドギャップ半導体を主材料としたＪＦＥＴ構造を採用している。これにより、これらのスイッチング素子（SW1,SW2）は、双方向、すなわち、スイッチング素子（SW1）のソース（S1）からスイッチング素子（SW2）のソース（S2）の方向、及びスイッチング素子（SW2）のソース（S2）からスイッチング素子（SW1）のソース（S1）の方向に電流を流すことができる。なお、本実施形態の各スイッチング素子（SW1,SW2）は、いわゆるノーマリオフ型のスイッチング素子であり、例えばゲート電圧が３Ｖでオン状態、０Ｖでオフ状態になる。 These switching elements (SW1, SW2) are so-called bidirectional switching elements that allow bidirectional current. In the present embodiment, the switching elements (SW1, SW2) employ a JFET structure mainly composed of a wide band gap semiconductor such as SiC. Thereby, these switching elements (SW1, SW2) are bidirectional, that is, the direction from the source (S1) of the switching element (SW1) to the source (S2) of the switching element (SW2) and the switching element (SW2). Current can flow from the source (S2) to the source (S1) of the switching element (SW1). Each of the switching elements (SW1, SW2) of the present embodiment is a so-called normally-off type switching element. For example, the switching element (SW1, SW2) is turned on when the gate voltage is 3V and turned off when 0V.
なお、ここで各スイッチング素子（SW1,SW2）として採用したＪＦＥＴは例示である。その他にも逆方向に電流を流せ、且つ何れの電流方向においてもオンオフ制御が可能なトランジスタであれば、双方向スイッチ用のスイッチング素子として使用できる。具体的には、例えば、静電誘導トランジスタ（SIT：Static induction transistor）、金属半導体電界効果型トランジスタ（MESFＥＴ：Metal-Semiconductor Field-Effect-Transistor）、ヘテロ接合電界効果トランジスタ（HFET：Hetero junction Field Effect Transistor）、高電子移動度トランジスタ（HEMT：High Electron Mobility Transistor）等を採用することが可能である。 The JFET employed as each switching element (SW1, SW2) here is an example. In addition, any transistor can be used as a switching element for a bidirectional switch as long as it can flow a current in the reverse direction and can be turned on / off in any current direction. Specifically, for example, a static induction transistor (SIT), a metal-semiconductor field-effect transistor (MESFET), a heterojunction field-effect transistor (HFET) Transistors, high electron mobility transistors (HEMTs), and the like can be employed.
〈駆動回路（33,34）〉
駆動回路（33,34）は、図１に示すように、同じ構成を有している。そのため、以下では一方の駆動回路（33）の構成についてのみ説明し、他方の駆動回路（34）において該一方の駆動回路（33）と同じ構成には同じ符号を付すものとする。
<Drive circuit (33, 34)>
The drive circuits (33, 34) have the same configuration as shown in FIG. Therefore, only the configuration of one drive circuit (33) will be described below, and in the other drive circuit (34), the same components as those of the one drive circuit (33) are denoted by the same reference numerals.
駆動回路（33）は、駆動電源（41）、２つのゲート駆動用スイッチング素子（42,43）、２つの抵抗（44,45）、２つの駆動制御部（46,47）を備えている。 The drive circuit (33) includes a drive power supply (41), two gate drive switching elements (42, 43), two resistors (44, 45), and two drive control units (46, 47).
駆動電源（41）は、前記スイッチング素子（SW1）のゲート（G1）−ソース（S1）間に電圧（Vg）を印加するための電源である。抵抗（44）は、スイッチング素子（SW1）のゲート（G1）−ソース（S1）間に、該スイッチング素子（SW1）に対して並列に接続され、前記ゲート駆動用スイッチング素子（42,43）のオンオフに応じて所定の電圧をスイッチング素子（SW1）のゲート（G1）−ソース（S1）間に印加する。なお、抵抗（45）は、スイッチング素子（SW1）のスイッチング速度を調整するために設けてある。 The drive power supply (41) is a power supply for applying a voltage (Vg) between the gate (G1) and the source (S1) of the switching element (SW1). The resistor (44) is connected in parallel to the switching element (SW1) between the gate (G1) and the source (S1) of the switching element (SW1), and is connected to the switching element (42, 43) for the gate drive. A predetermined voltage is applied between the gate (G1) and the source (S1) of the switching element (SW1) according to on / off. The resistor (45) is provided to adjust the switching speed of the switching element (SW1).
ゲート駆動用スイッチング素子（42,43）は、スイッチ制御部（20）から入力される制御信号（Sg1）に応じて、スイッチング動作するスイッチング素子である。詳しくは、ゲート駆動用スイッチング素子（42,43）は、互いに直列に接続されていて、それらのスイッチング素子（42,43）の間で、抵抗（45）を介して上記スイッチング素子（SW1）のゲート（G1）と接続されている。ゲート駆動用スイッチング素子（43）は、該スイッチング素子（43）がオン状態のときに上記駆動電源（41）の電圧（Vg）がスイッチング素子（SW1）のゲート（G1）に印加される電圧供給回路を形成するように、上記駆動電源（41）とスイッチング素子（SW1）のゲート（G1）との間に配置されている。一方、ゲート駆動用スイッチング素子（42）は、該スイッチング素子（42）がオン状態のときにスイッチング素子（SW1）のソース（S1）とゲート（G1）との間を繋ぐように設けられている。これらのゲート駆動用スイッチング素子（42,43）は、それぞれ、上記制御信号（Sg1）に応じて、一方がオン状態のときに他方がオフ状態になり、一方がオフ状態のときに他方がオン状態となるように、駆動制御部（46,47）によって駆動制御されている。 The gate drive switching elements (42, 43) are switching elements that perform a switching operation in accordance with a control signal (Sg1) input from the switch control unit (20). Specifically, the gate drive switching elements (42, 43) are connected to each other in series, and the switching element (SW1) is connected between the switching elements (42, 43) via a resistor (45). It is connected to the gate (G1). The gate drive switching element (43) is a voltage supply in which the voltage (Vg) of the drive power supply (41) is applied to the gate (G1) of the switching element (SW1) when the switching element (43) is in an ON state. It is arranged between the drive power supply (41) and the gate (G1) of the switching element (SW1) so as to form a circuit. On the other hand, the gate drive switching element (42) is provided so as to connect between the source (S1) and the gate (G1) of the switching element (SW1) when the switching element (42) is in the ON state. . Each of these gate drive switching elements (42, 43) is turned off when one is turned on and turned on when the other is turned off according to the control signal (Sg1). Drive control is performed by the drive control unit (46, 47) so as to be in a state.
これにより、制御信号（Sg1）によって、ゲート駆動用スイッチング素子（43）がオン状態となる一方、ゲート駆動用スイッチング素子（42）がオフ状態となる場合には、スイッチング素子（SW1）のゲート（G1）に駆動電源（41）の電圧（Vg）が印加されて、該スイッチング素子（SW1）が駆動する。すなわち、この場合には、駆動回路（33）からスイッチング素子（SW1）のゲート（G1）にオン電圧が印加されることになる。 Thus, when the gate drive switching element (43) is turned on by the control signal (Sg1), while the gate drive switching element (42) is turned off, the gate of the switching element (SW1) ( The voltage (Vg) of the drive power supply (41) is applied to G1), and the switching element (SW1) is driven. That is, in this case, an on-voltage is applied from the drive circuit (33) to the gate (G1) of the switching element (SW1).
逆に、制御信号（Sg1）によって、ゲート駆動用スイッチング素子（42）がオン状態となる一方、ゲート駆動用スイッチング素子（43）がオフ状態となる場合には、スイッチング素子（SW1）のゲート（G1）に駆動電源（41）の電圧（Vg）が印加されることなく、該スイッチング素子（SW1）はオフ状態となる。すなわち、この場合には、駆動回路（33）からスイッチング素子（SW1）のゲート（G1）にオン電圧は印加されない。 On the other hand, when the gate drive switching element (42) is turned on by the control signal (Sg1) and the gate drive switching element (43) is turned off, the gate of the switching element (SW1) ( The switching element (SW1) is turned off without the voltage (Vg) of the drive power supply (41) being applied to G1). That is, in this case, the on-voltage is not applied from the drive circuit (33) to the gate (G1) of the switching element (SW1).
上記抵抗（44）は、スイッチング素子（SW1）に逆方向の電圧が印加されたときに、該スイッチング素子（SW1）のゲート（G1）−ドレイン（D）間にほとんどの電圧が印加されるように、該スイッチング素子よりも十分小さな抵抗値を有している。言い換えると、抵抗（44）を十分小さな抵抗値を有する構成にすることで、該抵抗（44）と並行なスイッチング素子（SW1）のソース（S1）−ゲート（G1）間にはほとんど電圧が作用することなく、該スイッチング素子（SW1）のゲート（G1）−ドレイン（D）間にほとんどの電圧が作用することになる。すなわち、本実施形態では、ソース（S1）に逆電圧が印加されている場合に、ゲート駆動用スイッチング素子（42）と抵抗（45）とによって、ゲート（G1）に対して、該スイッチング素子（SW1）のオン電圧を印加するのである。つまり、ゲート駆動用スイッチング素子（42）と抵抗（45）とは、本発明のゲート電圧印加部の一例である。 The resistor (44) is such that most voltage is applied between the gate (G1) and the drain (D) of the switching element (SW1) when a reverse voltage is applied to the switching element (SW1). In addition, it has a resistance value sufficiently smaller than that of the switching element. In other words, by configuring the resistor (44) to have a sufficiently small resistance value, almost no voltage acts between the source (S1) and gate (G1) of the switching element (SW1) in parallel with the resistor (44). Without doing so, most of the voltage acts between the gate (G1) and the drain (D) of the switching element (SW1). That is, in the present embodiment, when a reverse voltage is applied to the source (S1), the switching element (42) and the resistor (45) are used to switch the switching element (G1) to the gate (G1). SW1) ON voltage is applied. That is, the gate drive switching element (42) and the resistor (45) are an example of the gate voltage application unit of the present invention.
〈スイッチ制御部（20）〉
スイッチ制御部（20）は、スイッチ回路（1）の外部から入力された制御信号（Sg0）に応じ、駆動回路（33,34）に対して前記制御信号（Sg1,Sg2）をそれぞれ出力する。この制御信号（Sg0）は、スイッチ回路（1）のオン又はオフを切り替える信号である。
<Switch control section (20)>
The switch control unit (20) outputs the control signals (Sg1, Sg2) to the drive circuits (33, 34) according to the control signal (Sg0) input from the outside of the switch circuit (1). This control signal (Sg0) is a signal for switching the switch circuit (1) on or off.
具体的にスイッチ制御部（20）は、スイッチ部（10）をオフ状態からオン状態に切り替える場合には、ソース（S1,S2）に逆電圧が印加されている側の前記スイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオン電圧が印加されるように、２つの駆動回路（33,34）を制御する。例えば、ソース（S1）がソース（S2）より高電圧の場合には、ゲート（G1）に対して、ゲート（G2）よりも先にオン電圧が印加されるように、制御信号（Sg1,Sg2）を出力する。 Specifically, when switching the switch unit (10) from the off state to the on state, the switch control unit (20) switches the switching element (SW1, SW2) on the side where the reverse voltage is applied to the source (S1, S2). The two drive circuits (33, 34) are controlled so that the ON voltage is applied to the gate (G1, G2) of SW2) before the other switching elements (SW1, SW2). For example, when the source (S1) has a higher voltage than the source (S2), the control signal (Sg1, Sg2) is applied so that the on-voltage is applied to the gate (G1) before the gate (G2). ) Is output.
また、スイッチ制御部（20）は、オン状態からオフ状態に切り替える場合には、ソース（S1,S2）に逆電圧が印加されている側のスイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオフ電圧が印加されるように、２つの駆動回路（33,34）を制御する。例えば、ソース（S1）がソース（S2）より高電圧の場合には、ゲート（G1）に対して、ゲート（G2）よりも先にオフ電圧が印加されるように、制御信号（Sg1,Sg2）を出力する。 Further, when switching from the on state to the off state, the switch control unit (20) has the gates (G1, G2) of the switching elements (SW1, SW2) on the side where the reverse voltage is applied to the sources (S1, S2). ), The two drive circuits (33, 34) are controlled so that the off-voltage is applied before the other switching elements (SW1, SW2). For example, when the source (S1) has a higher voltage than the source (S2), the control signal (Sg1, Sg2) is applied so that the off voltage is applied to the gate (G1) before the gate (G2). ) Is output.
《スイッチ回路（1）の動作》
以下では、端子（T1）側に端子（T2）側よりも高電圧が印加されている場合を例に動作を説明する。
<Operation of switch circuit (1)>
Hereinafter, the operation will be described by taking as an example a case where a higher voltage is applied to the terminal (T1) side than to the terminal (T2) side.
〈初期状態（オフ状態）におけるスイッチ部（10）〉
図３は、スイッチ部（10）をオフ状態からオン状態に切り替え、再びオフ状態にする場合のスイッチング素子（SW1,SW2）の状態変化、及び各制御信号を示す図（タイミングチャート）である。同図では、下段（ケース１と記載された部分）に本実施形態に係るスイッチ回路（1）のタイミングチャートを記載し、上段（ケース２と記載された部分）には比較のために、制御信号（Sg1,Sg2）を２つのスイッチング素子（SW1,SW2）に対して同時に与えてオンオフを制御した場合を例に記載している。
<Switch part in initial state (off state) (10)>
FIG. 3 is a diagram (timing chart) showing a state change of the switching elements (SW1, SW2) and each control signal when the switch unit (10) is switched from the off state to the on state and is again turned off. In the figure, the timing chart of the switch circuit (1) according to the present embodiment is shown in the lower part (the part described as case 1), and the upper part (the part described as case 2) is a control for comparison. The case where the signals (Sg1, Sg2) are simultaneously applied to the two switching elements (SW1, SW2) to control on / off is described.
前記のように、スイッチ部（10）がオフ状態で、端子（T1）側が高電圧の場合には、スイッチング素子（SW1）のゲート（G1）にオフ電圧を印加しておいても、スイッチング素子（SW1）側はソース（S1）からドレイン（D）に電流が流れ得る状態（説明の便宜上、半オン状態と呼ぶことにする）になる場合がある。この例では、初期状態（スイッチ部（10）がオフ）のスイッチング素子（SW1）は、半オン状態である（図３を参照）。 As described above, when the switch unit (10) is in the off state and the terminal (T1) side is at a high voltage, the switching element (SW1) may be applied with the off voltage even if the off voltage is applied to the gate (G1). The (SW1) side may be in a state in which current can flow from the source (S1) to the drain (D) (for convenience of explanation, it will be referred to as a half-on state). In this example, the switching element (SW1) in the initial state (the switch unit (10) is off) is in a half-on state (see FIG. 3).
〈スイッチ部（10）をオフからオンに切り替える場合〉
例えば、スイッチ部（10）をオフからオンに切り替える場合には、スイッチ制御部（20）は、高電圧が印加されている端子（T1）側のスイッチング素子（SW1）に対し、スイッチング素子（SW2）よりも先にオン電圧が印加されるように、制御信号（Sg1,Sg2）を出力する。具体的には、図３の下段に示すように、制御信号（Sg2）よりも先に制御信号（Sg1）を遷移させる。これにより、スイッチング素子（SW1）は、半オン状態から徐々にオン状態に遷移する。
<When switching the switch (10) from off to on>
For example, when switching the switch unit (10) from off to on, the switch control unit (20) switches the switching element (SW2) to the switching element (SW1) on the terminal (T1) side to which the high voltage is applied. The control signals (Sg1, Sg2) are output so that the on-voltage is applied prior to. Specifically, as shown in the lower part of FIG. 3, the control signal (Sg1) is shifted before the control signal (Sg2). As a result, the switching element (SW1) gradually transitions from the semi-on state to the on state.
また、スイッチ制御部（20）は、制御信号（Sg1）よりも所定期間遅延して制御信号（Sg2）を遷移させる。これにより、スイッチング素子（SW2）は、オフ状態からオン状態に遷移する。このようにスイッチ部（10）では、図３の下段に示すように、スイッチング素子（SW2）が遷移し始めると、２つの端子（T1,T2）間の導通状態も遷移し、２つのスイッチング素子（SW1,SW2）の動作が完了した時点でオン状態になる。このように、スイッチ制御部（20）が２つのスイッチング素子（SW1,SW2）の遷移のタイミングを制御することで、両者の遷移完了タイミングを互いに近づけることが可能になる。 Further, the switch control unit (20) shifts the control signal (Sg2) with a predetermined delay from the control signal (Sg1). As a result, the switching element (SW2) transitions from the off state to the on state. Thus, in the switch unit (10), as shown in the lower part of FIG. 3, when the switching element (SW2) starts to transition, the conduction state between the two terminals (T1, T2) also transitions, and the two switching elements Turns on when (SW1, SW2) operation is completed. As described above, the switch control unit (20) controls the transition timing of the two switching elements (SW1, SW2), thereby making it possible to make the transition completion timings close to each other.
仮に、２つのスイッチング素子（SW1,SW2）を同時に遷移させると、図３の上段（ケース２）に示すように、スイッチング素子（SW2）の状態遷移が完了しても、遷移が遅い方のスイッチング素子（SW1）の状態遷移が完了するまで、スイッチ部（10）としてはオンになっていない。そして、この場合の２つの端子（T1,T2）間の導通状態の遷移時間は、スイッチング素子（SW1）の遷移開始から遷移完了までの期間となる。すなわち、遷移が遅い方のスイッチング素子（SW1）に、スイッチ部（10）のオンオフ状態が支配されることになるのである。これに対し、本実施形態では、図３に示すように、２つの端子（T1,T2）間の状態をより急峻に変化させて、より高速なスイッチング動作を行うことが可能になる。 If two switching elements (SW1, SW2) are transitioned at the same time, as shown in the upper part of FIG. 3 (case 2), even if the state transition of the switching element (SW2) is completed, switching with the slower transition is performed. The switch unit (10) is not turned on until the state transition of the element (SW1) is completed. In this case, the transition time of the conduction state between the two terminals (T1, T2) is a period from the start of the transition of the switching element (SW1) to the completion of the transition. That is, the on / off state of the switch section (10) is dominated by the switching element (SW1) with the slower transition. On the other hand, in this embodiment, as shown in FIG. 3, it is possible to change the state between the two terminals (T1, T2) more steeply and perform a faster switching operation.
しかも、スイッチング素子（SW1）がオフ状態の場合には、抵抗（44）によって、所定の電圧がゲート（G1）に印加されているので、スイッチング素子（SW1）のゲート（G1）が閾値電圧に達する時間を短縮することが可能になる。それゆえ、スイッチング素子（SW1）をより高速にスイッチングさせることが可能になる。 Moreover, when the switching element (SW1) is in the OFF state, a predetermined voltage is applied to the gate (G1) by the resistor (44), so that the gate (G1) of the switching element (SW1) becomes the threshold voltage. It becomes possible to shorten the time to reach. Therefore, the switching element (SW1) can be switched at a higher speed.
〈スイッチ部（10）をオンからオフに切り替える場合〉
スイッチ部（10）をオンからオフに切り替える場合には、スイッチ制御部（20）は、スイッチング素子（SW1）に対し、スイッチング素子（SW2）よりも先にオフ電圧が印加されるように、制御信号（Sg1,Sg2）を出力する。具体的には、図３の下段に示すように、制御信号（Sg2）よりも先に制御信号（Sg1）を遷移させる。これにより、スイッチング素子（SW1）は、オン状態から徐々に半オン状態に遷移する。また、スイッチ制御部（20）は、制御信号（Sg1）よりも所定期間遅延して制御信号（Sg2）を遷移させる。これにより、スイッチング素子（SW2）は、オン状態からオフ状態に遷移する。
<When switching the switch (10) from on to off>
When switching the switch unit (10) from on to off, the switch control unit (20) controls the switching element (SW1) so that the off-voltage is applied before the switching element (SW2). Output signals (Sg1, Sg2). Specifically, as shown in the lower part of FIG. 3, the control signal (Sg1) is shifted before the control signal (Sg2). As a result, the switching element (SW1) gradually transitions from the on state to the semi-on state. Further, the switch control unit (20) shifts the control signal (Sg2) with a predetermined delay from the control signal (Sg1). As a result, the switching element (SW2) transitions from the on state to the off state.
このようにスイッチ部（10）では、図３の下段に示すように、スイッチング素子（SW2）が遷移し始めると、２つの端子（T1,T2）間の導通状態も遷移し、２つのスイッチング素子（SW1,SW2）の動作が完了した時点でオフ状態になる。このように、スイッチ制御部（20）が２つのスイッチング素子（SW1,SW2）の遷移のタイミングを制御することで、両者の遷移完了タイミングを互いに近づけることが可能になる。 Thus, in the switch unit (10), as shown in the lower part of FIG. 3, when the switching element (SW2) starts to transition, the conduction state between the two terminals (T1, T2) also transitions, and the two switching elements Turns off when (SW1, SW2) operation is completed. As described above, the switch control unit (20) controls the transition timing of the two switching elements (SW1, SW2), thereby making it possible to make the transition completion timings close to each other.
仮に、２つのスイッチング素子（SW1,SW2）を同時に遷移させると、図３の上段（ケース２）に示すように、スイッチング素子（SW2）の状態遷移が完了しても、遷移が遅い方のスイッチング素子（SW1）の状態遷移が完了するまで、スイッチ部（10）としてはオフになっていない。そして、この場合の２つの端子（T1,T2）間の導通状態の遷移時間は、スイッチング素子（SW1）の遷移開始から遷移完了までの期間となる。すなわち、遷移が遅い方のスイッチング素子（SW1）に、スイッチ部（10）のオンオフ状態が支配されることになるのである。これに対し、本実施形態では、図３に示すように、２つの端子（T1,T2）間の状態をより急峻に変化させて、より高速なスイッチング動作を行うことが可能になる。 If two switching elements (SW1, SW2) are transitioned at the same time, as shown in the upper part of FIG. 3 (case 2), even if the state transition of the switching element (SW2) is completed, switching with the slower transition is performed. The switch unit (10) is not turned off until the state transition of the element (SW1) is completed. In this case, the transition time of the conduction state between the two terminals (T1, T2) is a period from the start of the transition of the switching element (SW1) to the completion of the transition. That is, the on / off state of the switch section (10) is dominated by the switching element (SW1) with the slower transition. On the other hand, in this embodiment, as shown in FIG. 3, it is possible to change the state between the two terminals (T1, T2) more steeply and perform a faster switching operation.
以上のように本実施形態によれば、２つのスイッチング素子（SW1,SW2）の遷移完了タイミングを近づけることが可能になるので、より高速なオンオフ動作を実現できる。しかも、スイッチ制御部（20）の前記の制御により、２つのスイッチング素子（SW1,SW2）のスイッチング速度のばらつきも吸収することができる。 As described above, according to the present embodiment, the transition completion timings of the two switching elements (SW1, SW2) can be brought close to each other, so that a faster on / off operation can be realized. In addition, the above-described control of the switch control unit (20) can also absorb variations in the switching speed of the two switching elements (SW1, SW2).
《発明の実施形態２》
実施形態２では、上記のスイッチ回路（1）を、電力変換回路（5）の力率改善回路に応用した例を説明する。図４は、本発明の実施形態２に係る電力変換回路（5）の構成を示すブロック図である。この電力変換回路（5）は、コンバータ部（11）、倍電圧回路（12）、インバータ部（14）、及び力率改善回路（15）を備え、交流電源（2）から入力された交流を、所望の周波数及び電圧の交流に変換して負荷（3）に供給する。
<<
コンバータ部（11）は４つのダイオード（D1,D2…D4）で構成されたダイオードブリッジ回路であり、リアクトル（L）を介して交流電源（2）に接続され、交流を直流に変換する。 The converter unit (11) is a diode bridge circuit composed of four diodes (D1, D2,... D4), and is connected to the AC power source (2) via the reactor (L), and converts AC to DC.
倍電圧回路（12）は、コンデンサ（21,22）、平滑コンデンサ（13）を備えている。２つのコンデンサ（21,22）は直列に接続されている。そして、この倍電圧回路（12）は、これらのコンデンサ（21,22）の間に、上記コンバータ部（11）を介して上記交流電源（2）の一端が接続されてなるもので、上記コンデンサ（21,22）内に、該コンデンサ（21,22）の直列回路における両端の電圧が上記交流電源（2）の倍の電圧となるような電荷が充電されるように構成されている。また、上記平滑コンデンサ（13）は、上記コンバータ部（11）及び倍電圧回路（12）によって整流された直流電圧を平滑化するコンデンサである。 The voltage doubler circuit (12) includes capacitors (21, 22) and a smoothing capacitor (13). The two capacitors (21, 22) are connected in series. The voltage doubler circuit (12) is formed by connecting one end of the AC power source (2) between the capacitors (21, 22) via the converter unit (11). (21, 22) is configured to be charged such that the voltage at both ends of the series circuit of the capacitors (21, 22) is double that of the AC power source (2). The smoothing capacitor (13) is a capacitor that smoothes the DC voltage rectified by the converter unit (11) and the voltage doubler circuit (12).
インバータ部（14）は、上記コンバータ部（11）に対して、倍電圧回路（12）及び平滑コンデンサ（13）とともに並列に接続されている。このインバータ部（14）は、複数のスイッチング素子（14a）（例えば三相交流であれば６個）がブリッジ結線されてなる。すなわち、特に図示しないが、上記インバータ部（14）は、２つのスイッチング素子（14a,14a）を互いに直列接続してなる３つのスイッチングレグが並列に接続されてなるもので、これらのスイッチング素子（14a）のオンオフ動作によって、直流電圧を交流電圧に変換し、負荷（3）へ供給するように構成されている。なお、本実施形態では、図４に示すように、各スイッチング素子（14a）は、トランジスタとダイオードとが逆並列に接続されてなるが、この限りではなく、スイッチング可能な構成であれば他の構成であってもよい。 The inverter unit (14) is connected in parallel to the converter unit (11) together with the voltage doubler circuit (12) and the smoothing capacitor (13). The inverter section (14) is formed by bridge-connecting a plurality of switching elements (14a) (for example, six elements in the case of a three-phase alternating current). That is, although not particularly illustrated, the inverter unit (14) is formed by connecting three switching legs formed by connecting two switching elements (14a, 14a) in series with each other. By the on / off operation of 14a), the DC voltage is converted into an AC voltage and supplied to the load (3). In the present embodiment, as shown in FIG. 4, each switching element (14a) is formed by connecting a transistor and a diode in antiparallel. However, the present invention is not limited to this. It may be a configuration.
力率改善回路（15）は、実施形態１のスイッチ回路（1）とゼロクロス検出手段（32）を備えている。そして、スイッチ回路（1）のスイッチ部（10）が交流電源（2）を短絡可能なように、上記スイッチ回路（1）の２つの端子（T1,T2）が該交流電源（2）に接続されている。この力率改善回路（15）は、スイッチ回路（1）を交流電源（2）の電圧の極性に応じて駆動制御することにより、該交流電源（2）を短絡させて、上記リアクトル（L）との組み合わせで該力率改善回路（15）の入力電流（Is）を整流し、電源力率を改善するとともに電圧（Vdc）の大きさを制御するように構成されている。 The power factor correction circuit (15) includes the switch circuit (1) and zero cross detection means (32) of the first embodiment. The two terminals (T1, T2) of the switch circuit (1) are connected to the AC power supply (2) so that the switch section (10) of the switch circuit (1) can short-circuit the AC power supply (2). Has been. This power factor correction circuit (15) short-circuits the AC power source (2) by driving and controlling the switch circuit (1) according to the polarity of the voltage of the AC power source (2), and the reactor (L) In combination with the power factor correction circuit (15) to rectify the input current (Is), thereby improving the power factor and controlling the magnitude of the voltage (Vdc).
具体的にはゼロクロス検出手段（32）は、上記交流電源（2）の交流電圧の波形に応じて、半周期ごとに出力信号（ＯＮ−ＯＦＦ）が反転するゼロクロス信号（Sz）を生成するように構成されている。そして、このゼロクロス信号（Sz）は、上記の制御信号（Sg0）としてスイッチ回路（1）のスイッチ制御部（20）に入力されている。これにより、スイッチ回路（1）は、ゼロクロス信号（Sz）に応じて、オンオフが切り替わる。 Specifically, the zero cross detection means (32) generates a zero cross signal (Sz) in which the output signal (ON-OFF) is inverted every half cycle according to the waveform of the AC voltage of the AC power source (2). It is configured. The zero cross signal (Sz) is input to the switch control unit (20) of the switch circuit (1) as the control signal (Sg0). As a result, the switch circuit (1) is switched on and off in accordance with the zero cross signal (Sz).
上記のように、力率改善回路（15）にスイッチ回路（1）を用いることにより、ＩＧＢＴなどのスイッチング素子とともに還流ダイオードを用いた従来の双方向スイッチに比べ、導通損失の低減が可能になる。しかも、２つのスイッチング素子（SW1,SW2）を上記のようにオンオフ制御することにより、高速なスイッチングを実現できる。それゆえ、実施形態１に係るスイッチ回路（1）を用いた力率改善回路（15）では、より大きな力率改善が期待できる。 As described above, by using the switch circuit (1) for the power factor correction circuit (15), it becomes possible to reduce conduction loss compared to a conventional bidirectional switch using a free wheel diode together with a switching element such as an IGBT. . In addition, high-speed switching can be realized by controlling the two switching elements (SW1, SW2) on and off as described above. Therefore, in the power factor correction circuit (15) using the switch circuit (1) according to the first embodiment, a larger power factor improvement can be expected.
《その他の実施形態》
スイッチ部（10）は、上記のように別個の２つの素子（スイッチング素子（SW1,SW2））を直列接続して構成する代わりに、いわゆるデュアルゲート型のスイッチング素子を用いてもよい。デュアルゲート型のスイッチング素子は、２つのトランジスタ（スイッチング素子）が、ドレイン（D）を共有して同一基板上に集積されている。図５は、デュアルゲート型のスイッチング素子（50）の構造を模式的に示す図である。図５に示すように、デュアルゲート型のスイッチング素子（50）は、２つのゲート（G1,G2）と２つのソース（S1,S2）を備えている。そして、ゲート（G1）とゲート（G2）との間がドレイン（D）として機能する領域である。この構造を等価回路で示すとやはり、図２と同じになる。
<< Other Embodiments >>
The switch unit (10) may use a so-called dual gate type switching element instead of the two separate elements (switching elements (SW1, SW2)) connected in series as described above. In the dual gate type switching element, two transistors (switching elements) are integrated on the same substrate sharing a drain (D). FIG. 5 is a diagram schematically showing the structure of the dual gate type switching element (50). As shown in FIG. 5, the dual gate type switching element (50) includes two gates (G1, G2) and two sources (S1, S2). A region between the gate (G1) and the gate (G2) functions as a drain (D). When this structure is shown by an equivalent circuit, it is the same as FIG.
本発明は、２つの端子間の双方向の電流を許容し、該端子間のオンオフ状態を切り替えるスイッチ回路として有用である。 The present invention is useful as a switch circuit that allows bidirectional current between two terminals and switches an on / off state between the terminals.
１ スイッチ回路
５ 電力変換回路
１０ スイッチ部
２０ スイッチ制御部
４２ ゲート駆動用スイッチング素子
４４ 抵抗
ＳＷ１ スイッチング素子
ＳＷ２ スイッチング素子
DESCRIPTION OF SYMBOLS 1
Claims (3)
ドレイン（D）側で直列接続されて双方向の電流を許容する２つのスイッチング素子（SW1,SW2）を有し、該２つのスイッチング素子（SW1,SW2）で前記２つの端子（T1,T2）間のオンオフを切り替えるスイッチ部（10）と、
前記スイッチ部（10）をオフ状態からオン状態に切り替える場合に、ソース（S1,S2）に逆電圧が印加されている側の前記スイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオン電圧を印加し、オン状態からオフ状態に切り替える場合には、ソース（S1,S2）に逆電圧が印加されている側のスイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、もう一方のスイッチング素子（SW1,SW2）よりも先にオフ電圧を印加するスイッチ制御部（20）と、
を備えたことを特徴とするスイッチ回路。 A switch circuit that allows a bidirectional current between two terminals (T1, T2) and switches on and off between the terminals (T1, T2),
It has two switching elements (SW1, SW2) that are connected in series on the drain (D) side and allow bidirectional current, and the two terminals (T1, T2) at the two switching elements (SW1, SW2) A switch section (10) for switching between on and off,
When switching the switch unit (10) from the OFF state to the ON state, the gate (G1, G2) of the switching element (SW1, SW2) on the side where the reverse voltage is applied to the source (S1, S2) When the on-voltage is applied before the other switching element (SW1, SW2) and switching from the on-state to the off-state, switching on the side where the reverse voltage is applied to the source (S1, S2) A switch control unit (20) for applying an off voltage to the gates (G1, G2) of the elements (SW1, SW2) before the other switching elements (SW1, SW2);
A switch circuit comprising:
ソース（S1,S2）に逆電圧が印加されている側の前記スイッチング素子（SW1,SW2）のゲート（G1,G2）に対して、該スイッチング素子（SW1,SW2）のオン電圧よりも低い電圧を印加するゲート電圧印加手段（42,44）をさらに備えていることを特徴とするスイッチ回路。 The switch circuit of claim 1,
A voltage lower than the ON voltage of the switching elements (SW1, SW2) with respect to the gates (G1, G2) of the switching elements (SW1, SW2) on the side where the reverse voltage is applied to the sources (S1, S2) A switch circuit, further comprising gate voltage applying means (42, 44) for applying.
前記２つのスイッチング素子（SW1,SW2）は、ドレイン（D）を共有して同一半導体基板上に集積されていることを特徴とするスイッチ回路。 The switch circuit according to claim 1 or 2,
The switch circuit, wherein the two switching elements (SW1, SW2) are integrated on the same semiconductor substrate sharing a drain (D).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009010670A JP5304261B2 (en) | 2009-01-21 | 2009-01-21 | Switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009010670A JP5304261B2 (en) | 2009-01-21 | 2009-01-21 | Switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010172078A true JP2010172078A (en) | 2010-08-05 |
| JP5304261B2 JP5304261B2 (en) | 2013-10-02 |
Family
ID=42703652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009010670A Expired - Fee Related JP5304261B2 (en) | 2009-01-21 | 2009-01-21 | Switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5304261B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012065530A (en) * | 2010-09-17 | 2012-03-29 | Hyundai Motor Co Ltd | Inverter drive device |
| WO2012117675A1 (en) * | 2011-03-03 | 2012-09-07 | パナソニック株式会社 | Boost pfc control device |
| WO2013061469A1 (en) * | 2011-10-28 | 2013-05-02 | 三菱電機株式会社 | Direct current power supply apparatus and electric motor drive apparatus |
| JP2014128176A (en) * | 2012-12-27 | 2014-07-07 | Sumitomo Electric Ind Ltd | Ac/ac converter |
| JP2015027256A (en) * | 2014-10-31 | 2015-02-05 | 三菱電機株式会社 | Dc power supply apparatus and motor driving apparatus |
| JP2020178206A (en) * | 2019-04-17 | 2020-10-29 | 三菱電機株式会社 | Gate driver and semiconductor module |
| CN112994422A (en) * | 2019-12-17 | 2021-06-18 | 株式会社东芝 | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832060A (en) * | 1994-07-13 | 1996-02-02 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| JP2010166301A (en) * | 2009-01-15 | 2010-07-29 | Daikin Ind Ltd | Switch circuit |
-
2009
- 2009-01-21 JP JP2009010670A patent/JP5304261B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832060A (en) * | 1994-07-13 | 1996-02-02 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture thereof |
| JP2010166301A (en) * | 2009-01-15 | 2010-07-29 | Daikin Ind Ltd | Switch circuit |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012065530A (en) * | 2010-09-17 | 2012-03-29 | Hyundai Motor Co Ltd | Inverter drive device |
| WO2012117675A1 (en) * | 2011-03-03 | 2012-09-07 | パナソニック株式会社 | Boost pfc control device |
| JP5674959B2 (en) * | 2011-10-28 | 2015-02-25 | 三菱電機株式会社 | DC power supply device and motor drive device |
| WO2013061469A1 (en) * | 2011-10-28 | 2013-05-02 | 三菱電機株式会社 | Direct current power supply apparatus and electric motor drive apparatus |
| US9948203B2 (en) | 2011-10-28 | 2018-04-17 | Mitsubishi Electric Corporation | Direct-current power supply device and electric motor driving device |
| JP2014128176A (en) * | 2012-12-27 | 2014-07-07 | Sumitomo Electric Ind Ltd | Ac/ac converter |
| JP2015027256A (en) * | 2014-10-31 | 2015-02-05 | 三菱電機株式会社 | Dc power supply apparatus and motor driving apparatus |
| JP2020178206A (en) * | 2019-04-17 | 2020-10-29 | 三菱電機株式会社 | Gate driver and semiconductor module |
| JP7118027B2 (en) | 2019-04-17 | 2022-08-15 | 三菱電機株式会社 | gate driver |
| CN112994422A (en) * | 2019-12-17 | 2021-06-18 | 株式会社东芝 | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit |
| JP2021097324A (en) * | 2019-12-17 | 2021-06-24 | 株式会社東芝 | Semiconductor integrated circuit and control method for semiconductor integrated circuit |
| JP7265468B2 (en) | 2019-12-17 | 2023-04-26 | 株式会社東芝 | Semiconductor integrated circuit and control method for semiconductor integrated circuit |
| CN112994422B (en) * | 2019-12-17 | 2024-06-07 | 株式会社东芝 | Semiconductor integrated circuit and control method for semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5304261B2 (en) | 2013-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4798291B2 (en) | Bidirectional switch circuit and power conversion device including the same | |
| JP6705936B2 (en) | Method and circuit for operating a circuit | |
| US9362903B2 (en) | Gate drivers for circuits based on semiconductor devices | |
| JP5304261B2 (en) | Switch circuit | |
| JP5600875B2 (en) | Bidirectional switch and switching element | |
| WO2016103328A1 (en) | Switching device, motor drive device, power conversion device, and switching method | |
| JP2006020405A (en) | Semiconductor switch circuit | |
| JP2010035389A (en) | Inverter circuit | |
| US9143078B2 (en) | Power inverter including SiC JFETs | |
| JP6852445B2 (en) | Semiconductor device | |
| JP5369697B2 (en) | Bidirectional switch drive circuit and matrix converter | |
| Sheridan et al. | Reverse conduction properties of vertical SiC trench JFETs | |
| CN108964458B (en) | High-efficiency switch circuit | |
| JP5407349B2 (en) | Switch circuit | |
| JP2019154134A (en) | Gate driving apparatus | |
| US11489521B2 (en) | Power transistor module and controlling method thereof | |
| Bayarkhuu et al. | Hybrid GaN-SiC Power Switches for Optimum Switching, Conduction and Free-Wheeling Performance | |
| JP7317492B2 (en) | Semiconductor switch circuit, inverter circuit, and chopper circuit | |
| WO2016030998A1 (en) | Power conversion device, motor device, and inverter module | |
| JP7088041B2 (en) | Power converter | |
| JP2017070198A (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111207 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5304261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |