[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010171165A - Organic semiconductor device and method of manufacturing the same - Google Patents

Organic semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2010171165A
JP2010171165A JP2009011690A JP2009011690A JP2010171165A JP 2010171165 A JP2010171165 A JP 2010171165A JP 2009011690 A JP2009011690 A JP 2009011690A JP 2009011690 A JP2009011690 A JP 2009011690A JP 2010171165 A JP2010171165 A JP 2010171165A
Authority
JP
Japan
Prior art keywords
source
insulating film
film
gate insulating
drain electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009011690A
Other languages
Japanese (ja)
Inventor
Makoto Noda
真 野田
Akihiro Nomoto
章裕 野元
Noriyuki Kawashima
紀之 川島
Kazumasa Nomoto
和正 野本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009011690A priority Critical patent/JP2010171165A/en
Publication of JP2010171165A publication Critical patent/JP2010171165A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a metal oxide film on the surface of a source-drain electrode without putting a damage into the surface of an organic gate insulation film and to restore a damaged layer after forming the metal oxide film on the source-drain electrode. <P>SOLUTION: The organic semiconductor device includes: source-drain electrodes 12 and 13 that are formed apart from each other on a substrate 11 having insulation properties on its surface; metal oxide films 14 and 15 formed on the surface of the source-drain electrodes 12 and 13; an organic semiconductor layer 16 that is formed on the substrate 11 and covers the metal oxide films 14 and 15; a gate insulation film 17 formed on the organic semiconductor layer 16; and a gate electrode 18 formed on the gate insulation film 17. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、有機半導体装置およびその製造方法に関するものである。   The present invention relates to an organic semiconductor device and a method for manufacturing the same.

現在、有機TFT(Thin Film Transistor)はさまざまな電子機器への応用に向けて研究開発が盛んに行われている。特に、フレキシブルディスプレイのバックプレーンの応用技術に関心が高く、高精細な有機TFTを製造することが望まれている。   Currently, organic TFTs (Thin Film Transistors) are being actively researched and developed for application to various electronic devices. In particular, there is a great interest in the application technology of flexible display backplanes, and it is desired to produce high-definition organic TFTs.

有機TFTでは、ボトムコンタクト構造を用いることにより比較的チャネル長の短いTFTを作製することができ、高精細なバックプレーンを実現することができる。   In the organic TFT, a TFT having a relatively short channel length can be manufactured by using the bottom contact structure, and a high-definition back plane can be realized.

本来TFTは、チャネル長に反比例して、駆動能力が向上するが、ボトムコンタクト構造の有機TFTでは有機半導体と電極界面で形成される接触抵抗が比較的高いため、チャネル長に反比例した駆動能力の向上が得られなくなることがある。
特に、優れた特性を示す有機半導体を用いた場合にこの現象が顕著に起こるため、有機半導体と電極間の接触抵抗の低減は有機TFTにおいて大きな課題となっている。
Originally, TFTs have improved drive capability in inverse proportion to the channel length, but organic TFTs with bottom contact structure have a relatively high contact resistance formed at the interface between the organic semiconductor and the electrode, so that the drive capability is in inverse proportion to the channel length. Improvement may not be obtained.
In particular, when an organic semiconductor exhibiting excellent characteristics is used, this phenomenon occurs remarkably. Therefore, reduction of the contact resistance between the organic semiconductor and the electrode is a big problem in the organic TFT.

このような有機半導体と電極間の接触抵抗の低減方法に、酸化させた金属電極を用いる方法がある。金属電極を酸化することで、その表面に成長される有機半導体層が、酸化膜がない場合より、より成長しやすくなる。例えば、有機半導体層としてペンタセンを蒸着したときのグレインサイズは、酸化膜上のほうが金属電極上よりも大きくなる。このように、大きなサイズのグレインが成長されることによって、コンタクト抵抗が低減されるため、p型の有機半導体に対してキャリアの注入効率を向上させることができる。代表的なものでは、金(Au)電極を酸化させ事例が報告されており(例えば、非特許文献1参照。)、酸化しない金電極に比べて、酸化した金電極では2桁以上もの有機半導体と電極間の接触抵抗が低減しており、その効果が非常に大きいことが確認されている。   As a method for reducing the contact resistance between the organic semiconductor and the electrode, there is a method using an oxidized metal electrode. By oxidizing the metal electrode, the organic semiconductor layer grown on the surface thereof is easier to grow than when there is no oxide film. For example, the grain size when pentacene is deposited as the organic semiconductor layer is larger on the oxide film than on the metal electrode. As described above, since the large-sized grains are grown, the contact resistance is reduced, so that the carrier injection efficiency for the p-type organic semiconductor can be improved. As a typical example, a case in which a gold (Au) electrode is oxidized has been reported (see, for example, Non-Patent Document 1). Compared with a gold electrode that is not oxidized, an oxidized organic electrode has two or more digits in the organic semiconductor. It has been confirmed that the contact resistance between the electrode and the electrode is reduced and the effect is very large.

しかしながら、有機TFTの製造工程に、ソース・ドレイン金属電極の表面を酸化する工程として、酸素(O2)アッシングによる酸化工程を行うと、チャネルとなる有機半導体層が形成される有機ゲート絶縁膜表面にダメージが入る。その結果、駆動能力の低下、ヒステリシスの発生をといった問題が生じる。 However, when an oxidation process by oxygen (O 2 ) ashing is performed as a process for oxidizing the surface of the source / drain metal electrode in the manufacturing process of the organic TFT, the surface of the organic gate insulating film on which the organic semiconductor layer to be a channel is formed Will be damaged. As a result, problems such as a decrease in driving capability and occurrence of hysteresis occur.

B.Stadlober et al., Adv. Funct. Mater. 2007, 17, 2687-2692B. Stadlober et al., Adv. Funct. Mater. 2007, 17, 2687-2692

解決しようとする問題点は、有機TFTの製造工程にソース・ドレイン金属電極の表面を酸化する酸化工程を取り入れると、チャネルとなる有機半導体層が形成される有機ゲート絶縁膜表面にダメージが入る。その結果、駆動能力の低下、ヒステリシスの発生といった問題を生じる点である。   The problem to be solved is that when an oxidation process for oxidizing the surface of the source / drain metal electrode is incorporated in the manufacturing process of the organic TFT, the surface of the organic gate insulating film on which the organic semiconductor layer to be a channel is formed is damaged. As a result, problems such as a decrease in driving capability and occurrence of hysteresis occur.

本発明は、有機ゲート絶縁膜表面にダメージが入ることなくソース・ドレイン電極表面に金属酸化物膜を形成する、またはソース・ドレイン電極表面に金属酸化物膜を形成した後にダメージ層を修復することを可能にする。   The present invention forms a metal oxide film on the surface of the source / drain electrode without damaging the surface of the organic gate insulating film, or repairs the damaged layer after forming the metal oxide film on the surface of the source / drain electrode. Enable.

本発明の有機半導体装置(第1有機半装置)は、表面が絶縁性を有する基板の表面上に離間して形成されたソース・ドレイン電極と、前記ソース・ドレイン電極の表面に形成された金属酸化物膜と、前記基板上に形成されていて前記金属酸化物膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層と、前記有機半導体層上に形成されたゲート絶縁膜と、前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上に形成されたゲート電極を備えたものである。   An organic semiconductor device (first organic half device) according to the present invention includes a source / drain electrode formed on a surface of a substrate having an insulating surface and a metal formed on the surface of the source / drain electrode. An oxide film; an organic semiconductor layer that is formed on the substrate and covers the source / drain electrodes formed with the metal oxide film; a gate insulating film formed on the organic semiconductor layer; A gate electrode formed on the gate insulating film above the source / drain electrodes is provided.

本発明の第1有機半導体装置では、ソース・ドレイン電極の表面に形成された金属酸化物膜を被覆して有機半導体層が形成され、さらにゲート絶縁膜が形成されていることから、ゲート絶縁膜は金属酸化物膜より後に形成されていることがわかる。よって、ゲート絶縁膜を有機絶縁膜で形成したとしても、ゲート絶縁膜には金属酸化物膜を形成するときに生じるダメージ、例えばしきい値電圧(以下Vthという)シフトの原因となるダメージが入らない。   In the first organic semiconductor device according to the present invention, the organic semiconductor layer is formed by covering the metal oxide film formed on the surface of the source / drain electrode, and the gate insulating film is further formed. It can be seen that is formed after the metal oxide film. Therefore, even if the gate insulating film is formed of an organic insulating film, damage that occurs when the metal oxide film is formed, for example, damage that causes a threshold voltage (hereinafter referred to as Vth) shift is included in the gate insulating film. Absent.

本発明の有機半導体装置(第2有機半装置)は、表面が絶縁性を有する基板の表面上に形成されたゲート電極と、前記基板上に形成されていて前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜と、前記ゲート電極の上方両側の前記ゲート絶縁膜上に離間して形成されたソース・ドレイン電極と、前記ソース・ドレイン電極の表面に形成された金属酸化物膜と、前記ゲート絶縁膜上に形成されていて前記金属酸化物膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を有し、前記ソース・ドレイン電極が形成されていない前記ゲート絶縁膜上にポリパラキシリレン膜が形成されているものである。   An organic semiconductor device (second organic half device) of the present invention includes a gate electrode formed on a surface of a substrate having an insulating surface, and an organic insulating film formed on the substrate and covering the gate electrode A gate insulating film, a source / drain electrode formed on the gate insulating film on both sides above the gate electrode, a metal oxide film formed on the surface of the source / drain electrode, An organic semiconductor layer is formed on the gate insulating film and covers the source / drain electrodes on which the metal oxide film is formed, and a polycrystal is formed on the gate insulating film on which the source / drain electrodes are not formed. A paraxylylene film is formed.

本発明の第2有機半導体装置では、ソース・ドレイン電極が形成されていないゲート絶縁膜上にポリパラキシリレン膜が形成されている。これによって、ソース・ドレイン電極の表面に金属酸化物膜を形成したときに生じるゲート絶縁膜表面のダメージ、例えばVthシフトの原因となるダメージ層はポリパラキシリレン膜によって被覆される。よって、Vthシフトが抑制される。   In the second organic semiconductor device of the present invention, the polyparaxylylene film is formed on the gate insulating film on which the source / drain electrodes are not formed. As a result, damage on the surface of the gate insulating film, for example, a damage layer causing Vth shift when the metal oxide film is formed on the surface of the source / drain electrode is covered with the polyparaxylylene film. Therefore, the Vth shift is suppressed.

本発明の有機半導体装置の製造方法(第1製造方法)は、表面が絶縁性を有する基板の表面上に金属からなるソース・ドレイン電極を離間して形成する工程と、前記ソース・ドレイン電極の前記金属表面を酸化させて金属酸化物膜を形成する工程と、前記基板上に前記金属酸化物膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程と、前記有機半導体層上にゲート絶縁膜を形成する工程と、前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上にゲート電極を形成する工程を有する。   The organic semiconductor device manufacturing method (first manufacturing method) according to the present invention includes a step of separately forming a source / drain electrode made of metal on a surface of a substrate having an insulating surface; Forming a metal oxide film by oxidizing the metal surface; forming an organic semiconductor layer covering the source / drain electrodes on which the metal oxide film is formed; and the organic semiconductor. Forming a gate insulating film on the layer; and forming a gate electrode on the gate insulating film above the source / drain electrodes.

本発明の有機半導体装置の第1製造方法では、ソース・ドレイン電極の前記金属表面を酸化させて金属酸化物膜を形成する工程の後、金属酸化物膜を被覆して有機半導体層が形成され、さらにゲート絶縁膜が形成される。したがって、ゲート絶縁膜は金属酸化物膜より後に形成されるので、ゲート絶縁膜を有機絶縁膜で形成したとしても、ゲート絶縁膜には金属酸化物膜を形成するときに生じるダメージ、例えばVthシフトの原因となるダメージが入らない。   In the first manufacturing method of the organic semiconductor device of the present invention, after the step of oxidizing the metal surface of the source / drain electrode to form the metal oxide film, the organic semiconductor layer is formed by covering the metal oxide film. Further, a gate insulating film is formed. Therefore, since the gate insulating film is formed after the metal oxide film, even if the gate insulating film is formed of an organic insulating film, damage caused when the metal oxide film is formed on the gate insulating film, for example, Vth shift Damage that causes no damage.

本発明の有機半導体装置の製造方法(第2製造方法)は、表面が絶縁性を有する基板上にゲート電極を形成する工程と、前記基板上に前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜を形成する工程と、前記ゲート電極の上方両側の前記ゲート絶縁膜上に金属からなるソース・ドレイン電極を離間して形成する工程と、前記ソース・ドレイン電極の表面を酸化させて金属酸化物膜を形成する工程と、前記ソース・ドレイン電極が形成されていない前記ゲート絶縁膜上の水酸基を処理する工程と、前記水酸基を処理した前記ゲート絶縁膜上に前記金属酸化物膜を被覆する有機半導体層を形成する工程を有する。   The organic semiconductor device manufacturing method (second manufacturing method) of the present invention includes a step of forming a gate electrode on a substrate having an insulating surface, and a gate comprising an organic insulating film covering the gate electrode on the substrate. Forming an insulating film; forming a metal source / drain electrode on the gate insulating film on both sides above the gate electrode; and oxidizing the surface of the source / drain electrode to oxidize the metal A step of forming a material film; a step of treating a hydroxyl group on the gate insulating film on which the source / drain electrodes are not formed; and covering the metal oxide film on the gate insulating film treated with the hydroxyl group Forming an organic semiconductor layer.

本発明の有機半導体装置の第2製造方法では、ソース・ドレイン電極が形成されていないゲート絶縁膜上にポリパラキシリレン膜が形成されている。これによって、ソース・ドレイン電極の表面に金属酸化物膜を形成したときに生じるゲート絶縁膜表面のダメージ、例えばVthシフトの原因となるダメージ層はポリパラキシリレン膜によって被覆される。よって、Vthシフトが抑制される。   In the second manufacturing method of the organic semiconductor device of the present invention, the polyparaxylylene film is formed on the gate insulating film on which the source / drain electrodes are not formed. As a result, damage on the surface of the gate insulating film, for example, a damage layer causing Vth shift when the metal oxide film is formed on the surface of the source / drain electrode is covered with the polyparaxylylene film. Therefore, the Vth shift is suppressed.

本発明の有機半導体装置の製造方法(第3製造方法)は、表面が絶縁性を有する基板の表面上にゲート電極を形成する工程と、前記基板上に前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜を形成する工程と、前記ゲート電極の上方両側の前記ゲート絶縁膜上にソース・ドレイン電極が形成される領域に開口部を設けたレジストパターンを形成する工程と、前記レジストパターンをマスクにした金属成膜により前記ゲート絶縁膜上に金属からなる前記ソース・ドレイン電極を形成する工程と、前記レジストパターンを形成した状態で前記ソース・ドレイン電極の表面を酸化させて金属酸化物膜を形成する工程と、前記金属成膜時に前記レジストパターン上に形成された金属膜とともに前記レジストパターンを除去する工程と、前記ゲート絶縁膜上に前記金属酸化物膜を被覆する有機半導体層を形成する工程を有する。   The organic semiconductor device manufacturing method (third manufacturing method) of the present invention includes a step of forming a gate electrode on the surface of a substrate having an insulating surface, and an organic insulating film covering the gate electrode on the substrate. Forming a gate insulating film, forming a resist pattern having openings in regions where source / drain electrodes are formed on the gate insulating film above both sides of the gate electrode, and forming the resist pattern A step of forming the source / drain electrodes made of metal on the gate insulating film by metal film formation using a mask; and a surface of the source / drain electrodes in a state where the resist pattern is formed to oxidize the metal oxide film A step of removing the resist pattern together with the metal film formed on the resist pattern during the metal film formation, A step of forming an organic semiconductor layer covering the metal oxide film on over gate insulating film.

本発明の有機半導体装置の第3製造方法では、ソース・ドレイン電極の表面に金属酸化物膜を形成したときに、ゲート絶縁膜上がレジストパターンで被覆されているので、ゲート絶縁膜表面のダメージ、例えばVthシフトの原因となるダメージは発生しない。よって、Vthシフトが抑制される。   In the third manufacturing method of the organic semiconductor device of the present invention, when the metal oxide film is formed on the surface of the source / drain electrode, the gate insulating film is covered with the resist pattern, so that damage to the surface of the gate insulating film is caused. For example, damage causing Vth shift does not occur. Therefore, the Vth shift is suppressed.

本発明の有機半導体装置の製造方法(第4製造方法)は、表面が絶縁性を有する基板上にゲート電極を形成する工程と、前記基板上に前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜を形成する工程と、前記ゲート電極の上方両側の前記ゲート絶縁膜上に表面を酸化させて金属酸化物膜を形成した金属からなるソース・ドレイン電極を形成する工程と、前記ゲート絶縁膜上に前記金属酸化物膜を被覆する有機半導体層を形成する工程を有し、前記ゲート絶縁膜上に表面を酸化させて金属酸化物膜を形成した金属からなるソース・ドレイン電極を形成する工程は、第1支持基板上に金属からなるソース・ドレイン電極を離間して形成する工程と、前記ソース・ドレイン電極の表面を酸化させて金属酸化物膜を形成する工程と、前記金属酸化物膜表面に第2支持基板を押し付けて、前記金属酸化物膜が形成された前記ソース・ドレイン電極を該第2支持基板に転写して、前記ソース・ドレイン電極より前記第1支持基板を外す工程と、前記第2支持基板より前記ゲート絶縁膜上に前記ソース・ドレイン電極を転写して、前記ソース・ドレイン電極より前記第2支持基板を外す工程を有する。   The organic semiconductor device manufacturing method (fourth manufacturing method) of the present invention includes a step of forming a gate electrode on a substrate having an insulating surface, and a gate comprising an organic insulating film covering the gate electrode on the substrate. A step of forming an insulating film, a step of forming a source / drain electrode made of metal having a metal oxide film formed by oxidizing a surface on the gate insulating film on both sides above the gate electrode, and the gate insulating film A step of forming an organic semiconductor layer covering the metal oxide film, and forming a source / drain electrode made of metal having a metal oxide film formed by oxidizing the surface on the gate insulating film; Forming a metal source / drain electrode on the first support substrate at a distance, oxidizing a surface of the source / drain electrode to form a metal oxide film, and the gold A second support substrate is pressed against the surface of the oxide film, and the source / drain electrodes on which the metal oxide film is formed are transferred to the second support substrate, and the first support substrate is transferred from the source / drain electrodes. And removing the second support substrate from the source / drain electrode by transferring the source / drain electrode from the second support substrate onto the gate insulating film.

本発明の有機半導体装置の第4製造方法では、ソース・ドレイン電極の表面に金属酸化物膜を形成したときにダメージを受けた第1支持基板は外される。そして、金属酸化物膜が形成されたソース・ドレイン電極のみがゲート絶縁膜上に転写されて形成されるので、ゲート絶縁膜表面にダメージ、例えばVthシフトの原因となるダメージが生じることはない。よって、Vthシフトが抑制される。   In the fourth method for manufacturing an organic semiconductor device of the present invention, the first support substrate damaged when the metal oxide film is formed on the surface of the source / drain electrode is removed. Since only the source / drain electrodes on which the metal oxide film is formed are formed by being transferred onto the gate insulating film, damage to the surface of the gate insulating film, for example, damage causing Vth shift does not occur. Therefore, the Vth shift is suppressed.

本発明の第1有機半導体装置は、ゲート絶縁膜表面にダメージを生じることなく、ソース・ドレイン電極表面に金属酸化物膜が形成されているので、Vthシフトが抑制され、駆動能力の低下、ヒステリシスの発生といった問題が回避できるという利点がある。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。   In the first organic semiconductor device of the present invention, since the metal oxide film is formed on the surface of the source / drain electrode without causing damage to the surface of the gate insulating film, the Vth shift is suppressed, the driving capability is reduced, and the hysteresis is reduced. There is an advantage that a problem such as occurrence of the problem can be avoided. That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.

本発明の第2有機半導体装置は、ソース・ドレイン電極表面に金属酸化物膜が形成されて、かつゲート絶縁膜表面に生じたダメージ層が修復されているので、Vthシフトが抑制され、駆動能力の低下、ヒステリシスの発生といった問題が回避できるという利点がある。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。   In the second organic semiconductor device of the present invention, the metal oxide film is formed on the surface of the source / drain electrode, and the damaged layer generated on the surface of the gate insulating film is repaired. There is an advantage that problems such as lowering of hysteresis and occurrence of hysteresis can be avoided. That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.

本発明の有機半導体装置の第1製造方法は、ゲート絶縁膜表面にダメージが入ることなく、ソース・ドレイン電極表面に金属酸化物膜が形成されるので、Vthシフトが抑制され、駆動能力の低下、ヒステリシスの発生といった問題が回避できるという利点がある。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。   In the first manufacturing method of the organic semiconductor device of the present invention, since the metal oxide film is formed on the surface of the source / drain electrode without causing damage to the surface of the gate insulating film, the Vth shift is suppressed and the driving ability is reduced. There is an advantage that problems such as the occurrence of hysteresis can be avoided. That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.

本発明の有機半導体装置の第2製造方法は、ソース・ドレイン電極表面に金属酸化物膜が形成され、ゲート絶縁膜表面に生じたダメージ層が修復されるので、Vthシフトが抑制され、駆動能力の低下、ヒステリシスの発生といった問題が回避できるという利点がある。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。   In the second manufacturing method of the organic semiconductor device according to the present invention, the metal oxide film is formed on the surface of the source / drain electrode, and the damaged layer generated on the surface of the gate insulating film is repaired. There is an advantage that problems such as lowering of hysteresis and occurrence of hysteresis can be avoided. That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.

本発明の有機半導体装置の第3製造方法は、ソース・ドレイン電極表面に金属酸化物膜が形成され、レジストパターンによってゲート絶縁膜表面へのダメージが防止されるので、Vthシフトが抑制される。よって、駆動能力の低下、ヒステリシスの発生といった問題が回避できるという利点がある。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。   In the third manufacturing method of the organic semiconductor device of the present invention, a metal oxide film is formed on the surface of the source / drain electrode, and damage to the surface of the gate insulating film is prevented by the resist pattern, so that the Vth shift is suppressed. Therefore, there is an advantage that problems such as a decrease in driving capability and occurrence of hysteresis can be avoided. That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.

本発明の有機半導体装置の第4製造方法は、ソース・ドレイン電極表面に金属酸化物膜が形成されて、かつゲート絶縁膜表面にダメージが生じないので、Vthシフトが抑制され、駆動能力の低下、ヒステリシスの発生といった問題が回避できるという利点がある。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。   In the fourth manufacturing method of the organic semiconductor device of the present invention, the metal oxide film is formed on the surface of the source / drain electrode and the surface of the gate insulating film is not damaged, so that the Vth shift is suppressed and the driving ability is reduced. There is an advantage that problems such as the occurrence of hysteresis can be avoided. That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.

本発明の第1実施の形態に係る有機半導体装置の構成の第1例を示した概略構成断面図である。1 is a schematic cross-sectional view showing a first example of a configuration of an organic semiconductor device according to a first embodiment of the present invention. 本発明の第2実施の形態に係る有機半導体装置の構成の第2例を示した概略構成断面図である。It is a schematic structure sectional view showing the 2nd example of composition of an organic semiconductor device concerning a 2nd embodiment of the present invention. 本発明の第3実施の形態に係る有機半導体装置の製造方法の第1例を示した製造工程断面図である。It is manufacturing process sectional drawing which showed the 1st example of the manufacturing method of the organic-semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第4実施の形態に係る有機半導体装置の製造方法の第2例を示した製造工程断面図である。It is manufacturing process sectional drawing which showed the 2nd example of the manufacturing method of the organic-semiconductor device which concerns on 4th Embodiment of this invention. 本発明の第5実施の形態に係る有機半導体装置の製造方法の第3例を示した製造工程断面図である。It is manufacturing process sectional drawing which showed the 3rd example of the manufacturing method of the organic-semiconductor device which concerns on 5th Embodiment of this invention. 本発明の第6実施の形態に係る有機半導体装置の製造方法の第4例を示した製造工程断面図である。It is manufacturing process sectional drawing which showed the 4th example of the manufacturing method of the organic-semiconductor device based on 6th Embodiment of this invention.

<1.第1の実施の形態>
[有機半導体装置の構成の第1例]
本発明の第1実施の形態に係る有機半導体装置の構成の第1例を、図1の概略構成断面図によって説明する。
<1. First Embodiment>
[First example of configuration of organic semiconductor device]
A first example of the configuration of the organic semiconductor device according to the first embodiment of the present invention will be described with reference to the schematic configuration cross-sectional view of FIG.

図1に示すように、表面が絶縁性を有する基板11上に金属からなるソース・ドレイン電極12、13が離間して形成されている。
上記基板11には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
上記ソース・ドレイン電極12、13は、例えば金(Au)で形成されている。
上記ソース・ドレイン電極12、13の表面には金属酸化物膜14、15が形成されている。上記ソース・ドレイン電極12、13が金で形成されている場合には、上記金属酸化物膜14、15は金酸化物となる。
また、上記ソース・ドレイン電極12、13には、例えば、ニッケル(Ni)、白金(Pt)、銅(Cu)等を用いてもよい。これらの金属を用いた場合も、上記同様に、上記ソース・ドレイン電極12、13表面には当該金属の金属酸化物膜が形成されている。
また、上記ソース・ドレイン電極12、13は、上記金属酸化物膜で形成することもできる。
As shown in FIG. 1, source / drain electrodes 12 and 13 made of metal are formed on a substrate 11 whose surface is insulative.
As the substrate 11, for example, a glass substrate or a plastic substrate is used. Alternatively, it may be a substrate formed on the surface with an insulating film such as silicon oxide, silicon nitride, or an organic insulating film.
The source / drain electrodes 12 and 13 are made of, for example, gold (Au).
Metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13. When the source / drain electrodes 12 and 13 are made of gold, the metal oxide films 14 and 15 are gold oxide.
For the source / drain electrodes 12 and 13, for example, nickel (Ni), platinum (Pt), copper (Cu), or the like may be used. Even when these metals are used, a metal oxide film of the metal is formed on the surfaces of the source / drain electrodes 12 and 13 as described above.
The source / drain electrodes 12 and 13 may be formed of the metal oxide film.

上記基板11上には上記金属酸化物膜14、15を被覆する有機半導体層16が形成されている。
上記有機半導体層16には、例えば、ポリ(3ヘキシルチオフェン)[P3HT:poly(3-hexylthiophene)]を用いる。または、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン[TIPS−ペンタセン:triisopropylsilylethynyl pentacene]、ポリアリルアミン等の高分子材料を用いることができる。
An organic semiconductor layer 16 that covers the metal oxide films 14 and 15 is formed on the substrate 11.
For example, poly (3-hexylthiophene) [P3HT: poly (3-hexylthiophene)] is used for the organic semiconductor layer 16. Alternatively, a low molecular material such as pentacene or porphyrin, a high molecular material such as triisopropylsilylethynyl pentacene [TIPS-pentacene], polyallylamine, or the like can be used.

上記有機半導体層16上には、ゲート絶縁膜17が形成されている。
上記ゲート絶縁膜17は、例えば有機絶縁膜で形成されている。この有機絶縁膜材料には、例えばポリパラキシリレン(poly-para-Xylylene)を用いることができる。ポリパラキシリレンは、例えば熱CVD法によって成膜することができる。
また、上記有機半導体層16がTIPS−ペンタセンで形成されている場合には、上記ゲート絶縁膜17には、ポリパラキシリレンの他に、アモルファスフッ素樹脂(例えば、旭化成株式会社製のサイトップ(商品名))、フッ素系ポリマーを用いることができる。上記アモルファスフッ素樹脂、フッ素系ポリマーは、例えばスピンコートによって成膜することができる。
また、上記有機半導体層16がP3HTで形成されている場合には、上記ゲート絶縁膜17には、ポリパラキシリレンの他に、ポリビニルフェノール(PVP)、ポリメチルメタクリレート(PMMA)を用いることができる。上記PVP、PMMAは、例えばスピンコートによって成膜することができる。
A gate insulating film 17 is formed on the organic semiconductor layer 16.
The gate insulating film 17 is made of, for example, an organic insulating film. For example, poly-para-Xylylene can be used as the organic insulating film material. Polyparaxylylene can be formed by, for example, a thermal CVD method.
In addition, when the organic semiconductor layer 16 is formed of TIPS-pentacene, the gate insulating film 17 includes an amorphous fluororesin (for example, Cytop (manufactured by Asahi Kasei Corporation) Trade name)), fluorine-based polymers can be used. The amorphous fluororesin and the fluoropolymer can be formed by, for example, spin coating.
When the organic semiconductor layer 16 is formed of P3HT, the gate insulating film 17 is made of polyvinylphenol (PVP) or polymethyl methacrylate (PMMA) in addition to polyparaxylylene. it can. The PVP and PMMA can be formed by spin coating, for example.

上記ゲート絶縁膜17上には、ゲート電極18が形成されている。
上記ゲート電極18には、例えば、金(Au)を用いる。金を用いる場合には、密着層にクロム(Cr)を用いることが好ましい。
また、上記ゲート電極18を形成する金属膜には、アルミニウム(Al)、銀(Ag)、銅(Cu)、白金(Pt)、ニッケル(Ni)など一般的な電極材料を使用することができる。
このように、有機半導体装置1が構成されている。
A gate electrode 18 is formed on the gate insulating film 17.
For the gate electrode 18, for example, gold (Au) is used. When gold is used, it is preferable to use chromium (Cr) for the adhesion layer.
For the metal film forming the gate electrode 18, a general electrode material such as aluminum (Al), silver (Ag), copper (Cu), platinum (Pt), nickel (Ni) can be used. .
In this way, the organic semiconductor device 1 is configured.

上記有機半導体装置1では、ソース・ドレイン電極12、13の表面に形成された金属酸化物膜14、15を被覆して有機半導体層16が形成され、さらにゲート絶縁膜17が形成されている。このことから、ゲート絶縁膜17は金属酸化物膜14、15より後に形成されていることがわかる。よって、ゲート絶縁膜17を有機絶縁膜で形成したとしても、ゲート絶縁膜17には金属酸化物膜14、15を形成するときに生じるダメージ、例えばVthシフトの原因となるゲート絶縁膜17上への水酸基の生成は生じない。
よって、ゲート絶縁膜17表面にダメージが入ることなく、ソース・ドレイン電極12、13表面に金属酸化物膜14、15が形成されているので、Vthシフトが抑制され、駆動能力の低下、ヒステリシスの発生といった問題が回避できる。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。
In the organic semiconductor device 1, the organic semiconductor layer 16 is formed so as to cover the metal oxide films 14 and 15 formed on the surfaces of the source / drain electrodes 12 and 13, and the gate insulating film 17 is further formed. This indicates that the gate insulating film 17 is formed after the metal oxide films 14 and 15. Therefore, even if the gate insulating film 17 is formed of an organic insulating film, damage to the gate insulating film 17 when the metal oxide films 14 and 15 are formed, for example, on the gate insulating film 17 causing a Vth shift. Formation of the hydroxyl group does not occur.
Therefore, the metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13 without damaging the surface of the gate insulating film 17, so that the Vth shift is suppressed, the driving capability is reduced, and the hysteresis is reduced. Problems such as occurrence can be avoided. That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.

<2.第2の実施の形態>
[有機半導体装置の構成の第2例]
本発明の第2実施の形態に係る有機半導体装置の構成の第2例を、図2の概略構成断面図によって説明する。
<2. Second Embodiment>
[Second Example of Configuration of Organic Semiconductor Device]
A second example of the configuration of the organic semiconductor device according to the second embodiment of the present invention will be described with reference to the schematic configuration cross-sectional view of FIG.

図2に示すように、表面が絶縁性を有する基板11上にゲート電極18が形成されている。
上記基板11には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
上記ゲート電極18には、例えば金(Au)で形成されている。金を用いる場合には、密着層にクロム(Cr)を用いることが好ましい。
また、上記ゲート電極18を形成する金属膜には、アルミニウム(Al)、銀(Ag)、銅(Cu)、白金(Pt)、ニッケル(Ni)など一般的な電極材料を使用することができる。
As shown in FIG. 2, a gate electrode 18 is formed on a substrate 11 having an insulating surface.
As the substrate 11, for example, a glass substrate or a plastic substrate is used. Alternatively, it may be a substrate formed on the surface with an insulating film such as silicon oxide, silicon nitride, or an organic insulating film.
The gate electrode 18 is made of, for example, gold (Au). When gold is used, it is preferable to use chromium (Cr) for the adhesion layer.
For the metal film forming the gate electrode 18, a general electrode material such as aluminum (Al), silver (Ag), copper (Cu), platinum (Pt), nickel (Ni) can be used. .

上記基板11上には上記ゲート電極18を被覆する有機絶縁膜からなるゲート絶縁膜17が形成されている。
上記ゲート絶縁膜17は、例えば有機絶縁膜で形成されている。この有機絶縁膜材料には、例えばポリビニルフェノール(PVP)を用いる。または、ポリメチルメタクリレート(PMMA)、ポリビニルアルコール(PVA)、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を用いることができる。
A gate insulating film 17 made of an organic insulating film covering the gate electrode 18 is formed on the substrate 11.
The gate insulating film 17 is made of, for example, an organic insulating film. For example, polyvinylphenol (PVP) is used as the organic insulating film material. Alternatively, polymethyl methacrylate (PMMA), polyvinyl alcohol (PVA), acrylic resin, epoxy resin, polyimide resin, or the like can be used.

上記ゲート絶縁膜17上にはソース・ドレイン電極12、13が離間して形成されている。上記ソース・ドレイン電極12、13は、例えば金(Au)で形成されている。
上記ソース・ドレイン電極12、13の表面には金属酸化物膜14、15が形成されている。上記ソース・ドレイン電極12、13が金で形成されている場合には、上記金属酸化物膜14、15は金酸化物となる。
また、上記ソース・ドレイン電極12、13には、例えば、ニッケル(Ni)、白金(Pt)、銅(Cu)等を用いてもよい。これらの金属を用いた場合も、上記同様に、上記ソース・ドレイン電極12、13表面には当該金属の金属酸化物膜が形成されている。
また、上記ソース・ドレイン電極12、13は、上記金属酸化物膜で形成することもできる。
On the gate insulating film 17, source / drain electrodes 12, 13 are formed apart from each other. The source / drain electrodes 12 and 13 are made of, for example, gold (Au).
Metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13. When the source / drain electrodes 12 and 13 are made of gold, the metal oxide films 14 and 15 are gold oxide.
For the source / drain electrodes 12 and 13, for example, nickel (Ni), platinum (Pt), copper (Cu), or the like may be used. Even when these metals are used, a metal oxide film of the metal is formed on the surfaces of the source / drain electrodes 12 and 13 as described above.
The source / drain electrodes 12 and 13 may be formed of the metal oxide film.

上記ソース・ドレイン電極12、13が形成されていない上記ゲート絶縁膜17上にポリパラキシリレン(poly-para-xylylene)膜21が形成されている。
上記ポリパラキシリレン膜21の膜厚は1nm〜50nmが好ましい。より好ましくは、5nm〜10nmである。
A poly-para-xylylene film 21 is formed on the gate insulating film 17 where the source / drain electrodes 12 and 13 are not formed.
The thickness of the polyparaxylylene film 21 is preferably 1 nm to 50 nm. More preferably, it is 5 nm to 10 nm.

上記ゲート絶縁膜17上には、上記金属酸化物膜14、15を被覆する有機半導体層16が形成されている。
上記有機半導体層16には、例えば、ペンタセンを用いる。または、ポリ(3ヘキシルチオフェン)[P3HT:poly(3-hexylthiophene)]を用いる。
また、上記有機半導体層16には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン[TIPS−ペンタセン:triisopropylsilylethynyl pentacene]、ポリアリルアミン等の高分子材料を用いることができる。
このように、有機半導体装置2が構成されている。
An organic semiconductor layer 16 covering the metal oxide films 14 and 15 is formed on the gate insulating film 17.
For example, pentacene is used for the organic semiconductor layer 16. Alternatively, poly (3-hexylthiophene) [P3HT: poly (3-hexylthiophene)] is used.
The organic semiconductor layer 16 may be made of a low molecular material such as pentacene or porphyrin, or a polymer material such as triisopropylsilylethynyl pentacene [TIPS-pentacene] or polyallylamine.
Thus, the organic semiconductor device 2 is configured.

上記有機半導体装置2では、ソース・ドレイン電極12、13が形成されていないゲート絶縁膜17上にポリパラキシリレン膜21が形成されている。これによって、ソース・ドレイン電極12、13の表面に金属酸化物膜14、15を形成したときに生じるゲート絶縁膜17表面のダメージ層25、例えばVthシフトの原因となるダメージ層25はポリパラキシリレン膜21によって被覆される。よって、Vthシフトが抑制される。
よって、ソース・ドレイン電極12、13表面に金属酸化物膜14、15が形成され、かつゲート絶縁膜17表面に生じたVthシフトの原因となるダメージ層25がポリパラキシリレン膜21によって修復されている。よって、Vthシフトが抑制され、駆動能力の低下、ヒステリシスの発生といった問題が回避できる。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。
In the organic semiconductor device 2, the polyparaxylylene film 21 is formed on the gate insulating film 17 where the source / drain electrodes 12 and 13 are not formed. As a result, the damage layer 25 on the surface of the gate insulating film 17 generated when the metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13, for example, the damage layer 25 causing the Vth shift, is not polyparaxyl Covered by the len film 21. Therefore, the Vth shift is suppressed.
Therefore, the metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13, and the damage layer 25 causing the Vth shift generated on the surface of the gate insulating film 17 is repaired by the polyparaxylylene film 21. ing. Therefore, the Vth shift is suppressed, and problems such as a decrease in driving capability and occurrence of hysteresis can be avoided. That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.

<3.第3の実施の形態>
[有機半導体装置の製造方法の第1例]
本発明の第3実施の形態に係る有機半導体装置の製造方法の構成の第1例を、図3の製造工程断面図によって説明する。
<3. Third Embodiment>
[First Example of Manufacturing Method of Organic Semiconductor Device]
A first example of the structure of the method for manufacturing an organic semiconductor device according to the third embodiment of the present invention will be described with reference to the manufacturing process sectional view of FIG.

図3(1)に示すように、表面が絶縁性を有する基板11上に金属からなるソース・ドレイン電極12、13を離間して形成する。
上記基板11には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
そして、レジスト塗布およびフォトリソグラフィ技術によって、ソース・ドレイン電極を形成する領域に開口部を設けたレジストパターン(図示せず)を形成する。
その後、蒸着法により、上記基板11上に、例えば金(Au)を堆積する。このとき、上記レジストパターン上にも金が堆積される。
次に、上記レジストパターン上に堆積された金とともに上記レジストパターンを除去することで、基板11上に金からなるソース・ドレイン電極12、13が離間して形成される。
上記ソース・ドレイン電極12、13の形成方法は、例えば、上記基板11上に金属膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術によって金膜をパターニングすることで形成してもよい。また、通常の版印刷技術、インクジェット方式による印刷技術等の方法を用いて作製してもよい。
また、基板11上に、架橋できる有機ポリマー層を形成しておくことで、金の基板に対する密着性を高めることができる。上記架橋できる有機ポリマーとして、ポリビニルフェノール(PVP)、ノボラック系樹脂を挙げることができる。例えば、上記架橋できる有機ポリマー層のヒドロキシル基を架橋剤により架橋反応させることで、溶媒耐性が高まり、後のフォトリソグラフィ工程の問題なく行うことができる。
As shown in FIG. 3A, source / drain electrodes 12 and 13 made of metal are formed on a substrate 11 having an insulating surface.
As the substrate 11, for example, a glass substrate or a plastic substrate is used. Alternatively, it may be a substrate formed on the surface with an insulating film such as silicon oxide, silicon nitride, or an organic insulating film.
Then, a resist pattern (not shown) having openings in regions where the source / drain electrodes are to be formed is formed by resist coating and photolithography.
Thereafter, for example, gold (Au) is deposited on the substrate 11 by vapor deposition. At this time, gold is also deposited on the resist pattern.
Next, by removing the resist pattern together with the gold deposited on the resist pattern, the source / drain electrodes 12 and 13 made of gold are formed apart from each other on the substrate 11.
The source / drain electrodes 12 and 13 may be formed by, for example, forming a metal film (not shown) on the substrate 11 and then patterning the gold film by a photolithography technique and an etching technique. Good. Moreover, you may produce using methods, such as a normal plate printing technique and the printing technique by an inkjet system.
In addition, by forming an organic polymer layer that can be crosslinked on the substrate 11, adhesion to a gold substrate can be improved. Examples of the organic polymer that can be crosslinked include polyvinylphenol (PVP) and novolac resins. For example, the hydroxyl group of the organic polymer layer that can be cross-linked is subjected to a cross-linking reaction with a cross-linking agent, so that the solvent resistance can be increased and the subsequent photolithography process can be performed without problems.

次に、図3(2)に示すように、上記ソース・ドレイン電極12、13の上記金属表面を酸化させて金属酸化物膜14、15を形成する。上記ソース・ドレイン電極12、13が金で形成されている場合には、金酸化物の金属酸化物膜14、15が形成される。
例えば、酸素(O2)プラズマ処理を行い、上記ソース・ドレイン電極12、13の表面を酸化して、上記金属酸化物膜14、15を形成する。
酸素プラズマ処理は、例えば、パワーを200W、処理雰囲気の圧力を133Pa、処理時間を3分とした。
上記酸化工程は、UVオゾン処理を用いてもよい。
上記UVオゾン処理は、例えばUV光に波長が254nmの紫外光を用い、処理雰囲気の圧力を10kPa、処理時間を10分とした。波長が254nmの紫外光を発する光源として、例えば水銀ランプがある。なお、紫外線光源であれば、上記波長に限定されない。
また、上記ソース・ドレイン電極12、13には、例えば、ニッケル(Ni)、白金(Pt)、銅(Cu)等を用いることもできる。これらの金属を用いた場合も、上記同様な酸化工程により、表面に当該金属の金属酸化物膜を形成することができる。
Next, as shown in FIG. 3B, the metal surfaces of the source / drain electrodes 12 and 13 are oxidized to form metal oxide films 14 and 15. When the source / drain electrodes 12 and 13 are made of gold, metal oxide films 14 and 15 of gold oxide are formed.
For example, oxygen (O 2 ) plasma treatment is performed to oxidize the surfaces of the source / drain electrodes 12 and 13 to form the metal oxide films 14 and 15.
In the oxygen plasma treatment, for example, the power was 200 W, the pressure of the treatment atmosphere was 133 Pa, and the treatment time was 3 minutes.
For the oxidation step, UV ozone treatment may be used.
In the UV ozone treatment, for example, ultraviolet light having a wavelength of 254 nm is used as UV light, the pressure of the treatment atmosphere is 10 kPa, and the treatment time is 10 minutes. As a light source that emits ultraviolet light having a wavelength of 254 nm, for example, there is a mercury lamp. In addition, if it is an ultraviolet light source, it will not be limited to the said wavelength.
The source / drain electrodes 12 and 13 may be made of, for example, nickel (Ni), platinum (Pt), copper (Cu), or the like. Even when these metals are used, a metal oxide film of the metal can be formed on the surface by the same oxidation process as described above.

次に、図3(3)に示すように、上記基板11上に上記金属酸化物膜14、15が形成された前記ソース・ドレイン電極12、13を被覆する有機半導体層16を形成する。
上記有機半導体層16の形成には、例えばインクジェット方式による印刷技術を用いる。成膜材料には、例えば、ポリ(3ヘキシルチオフェン)[P3HT:poly(3-hexylthiophene)]を用いる。また、成膜技術には、スピンコート、版印刷などを用いてもよい。
また、上記有機半導体層16には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン[TIPS−ペンタセン:triisopropylsilylethynyl pentacene]、ポリアリルアミン等の高分子材料を用いることができる。
Next, as shown in FIG. 3 (3), an organic semiconductor layer 16 covering the source / drain electrodes 12, 13 having the metal oxide films 14, 15 formed thereon is formed on the substrate 11.
For the formation of the organic semiconductor layer 16, for example, an ink jet printing technique is used. For example, poly (3-hexylthiophene) [P3HT: poly (3-hexylthiophene)] is used as the film forming material. Further, spin coating, plate printing, or the like may be used as the film forming technique.
The organic semiconductor layer 16 may be made of a low molecular material such as pentacene or porphyrin, or a polymer material such as triisopropylsilylethynyl pentacene [TIPS-pentacene] or polyallylamine.

上記有機半導体層16は、ソース・ドレイン電極12、13の表面が酸化されて形成された金属酸化物膜14、15(例えば金酸化物膜)表面のほうが、金属酸化物膜14、15がない金属膜(例えば金膜)上のソース・ドレイン電極表面より、成長しやすくなる。例えば、有機半導体層16としてペンタセンを蒸着したときの有機半導体層のグレインサイズは、金属酸化物膜14、15(例えば金酸化物膜)上のほうが金属膜(例えば金膜)上よりも大きくなる。このように、大きなサイズのグレインが成長されることによって、コンタクト抵抗が低減されるので、p型の有機半導体装置を動作させる場合、ソース・ドレイン電極12、13から有機半導体層16へのキャリアの注入効率が高まる。その結果として、ソース・ドレイン電極12、13と有機半導体層16との接触抵抗を低減することができる。   The organic semiconductor layer 16 has no metal oxide films 14 and 15 on the surface of the metal oxide films 14 and 15 (for example, gold oxide film) formed by oxidizing the surfaces of the source / drain electrodes 12 and 13. It becomes easier to grow than the surface of the source / drain electrode on the metal film (for example, gold film). For example, the grain size of the organic semiconductor layer when pentacene is deposited as the organic semiconductor layer 16 is larger on the metal oxide films 14 and 15 (for example, gold oxide film) than on the metal film (for example, gold film). . As described above, since the large-sized grains are grown, the contact resistance is reduced. Therefore, when operating the p-type organic semiconductor device, carriers from the source / drain electrodes 12 and 13 to the organic semiconductor layer 16 are increased. Injection efficiency is increased. As a result, the contact resistance between the source / drain electrodes 12 and 13 and the organic semiconductor layer 16 can be reduced.

次に、図3(4)に示すように、上記有機半導体層16上にゲート絶縁膜17を形成する。
上記ゲート絶縁膜17は、例えば有機絶縁膜で形成される。有機絶縁膜材料には、例えばポリパラキシリレン(poly-para-Xylylene)を用いる。その形成方法は、例えば熱CVD法を用いる。
また、上記有機半導体層16がTIPS−ペンタセンで形成されている場合には、上記ゲート絶縁膜17を、ポリパラキシリレンの他に、アモルファスフッ素樹脂(例えば、旭化成株式会社製のサイトップ(商品名))、フッ素系ポリマーで形成することもできる。上記アモルファスフッ素樹脂、フッ素系ポリマーは、例えばスピンコートによって成膜することができる。
また、上記有機半導体層16がP3HTで形成されている場合には、上記ゲート絶縁膜17を、ポリパラキシリレンの他に、ポリビニルフェノール(PVP)、ポリメチルメタクリレート(PMMA)で形成することができる。上記PVP、PMMAは、例えばスピンコートによって成膜することができる。
例えば、PVPの成膜では、PVPを塗布した後、150℃〜180℃で1時間のベーキングを行う。このとき、PVPに添加されている架橋剤により、PVPが架橋されるので、以後のフォトリソグラフィ工程が行えるようになる。
すなわち、架橋剤を用いた架橋反応によりポリビニルフェノール(PVP)中のヒドロキシル基を架橋させることで、その後に用いる有機溶剤耐性を高めることができる。
Next, as shown in FIG. 3 (4), a gate insulating film 17 is formed on the organic semiconductor layer 16.
The gate insulating film 17 is formed of, for example, an organic insulating film. For example, poly-para-xylylene is used as the organic insulating film material. For example, a thermal CVD method is used as the formation method.
When the organic semiconductor layer 16 is formed of TIPS-pentacene, the gate insulating film 17 is made of an amorphous fluororesin (for example, Cytop (product of Asahi Kasei Corporation) Name)), and can also be formed of a fluorine-based polymer. The amorphous fluororesin and the fluoropolymer can be formed by, for example, spin coating.
When the organic semiconductor layer 16 is formed of P3HT, the gate insulating film 17 may be formed of polyvinyl phenol (PVP) or polymethyl methacrylate (PMMA) in addition to polyparaxylylene. it can. The PVP and PMMA can be formed by spin coating, for example.
For example, in film formation of PVP, after applying PVP, baking is performed at 150 to 180 ° C. for 1 hour. At this time, since the PVP is crosslinked by the crosslinking agent added to the PVP, the subsequent photolithography process can be performed.
That is, by cross-linking the hydroxyl group in polyvinylphenol (PVP) by a cross-linking reaction using a cross-linking agent, it is possible to increase the resistance of the organic solvent used thereafter.

次に、図3(5)に示すように、上記ゲート絶縁膜17上にゲート電極18を形成する。上記ゲート電極18は、例えば、上記ソース・ドレイン電極12、13間上のゲート絶縁膜17上に形成される。
上記ゲート電極18を形成するには、例えば、上記ゲート絶縁膜17上に金属膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術によって金属膜をパターニングすることで形成する。
上記金属膜には、例えば金(Au)を用いる。金を用いる場合には、密着層にクロム(Cr)を用いることが好ましい。
また、上記ゲート電極18を形成する金属膜には、アルミニウム(Al)、銀(Ag)、銅(Cu)、白金(Pt)、ニッケル(Ni)など一般的な電極材料を使用することができる。
また、形成方法には、リフトオフ法、版印刷法、インクジェット方式の印刷法等を用いてもよい。
Next, as shown in FIG. 3 (5), a gate electrode 18 is formed on the gate insulating film 17. The gate electrode 18 is formed on the gate insulating film 17 between the source / drain electrodes 12 and 13, for example.
The gate electrode 18 is formed by, for example, forming a metal film (not shown) on the gate insulating film 17 and then patterning the metal film by a photolithography technique and an etching technique.
For example, gold (Au) is used for the metal film. When gold is used, it is preferable to use chromium (Cr) for the adhesion layer.
For the metal film forming the gate electrode 18, a general electrode material such as aluminum (Al), silver (Ag), copper (Cu), platinum (Pt), nickel (Ni) can be used. .
Further, as a forming method, a lift-off method, a plate printing method, an ink jet printing method, or the like may be used.

上記有機半導体装置の第1製造方法では、ソース・ドレイン電極12、13の上記金属表面を酸化させて金属酸化物膜14、15を形成する工程の後、金属酸化物膜14、15を被覆して有機半導体層16が形成され、さらにゲート絶縁膜17が形成される。したがって、ゲート絶縁膜17は金属酸化物膜14、15より後に形成されるので、ゲート絶縁膜17を有機絶縁膜で形成したとしても、ゲート絶縁膜17には金属酸化物膜14、15を形成するときにVthシフトの原因となるダメージを生じない。すなわち、ゲート絶縁膜17上へのVthシフトの原因となる水酸基の生成は生じない。   In the first manufacturing method of the organic semiconductor device, after the step of oxidizing the metal surfaces of the source / drain electrodes 12 and 13 to form the metal oxide films 14 and 15, the metal oxide films 14 and 15 are coated. Thus, the organic semiconductor layer 16 is formed, and the gate insulating film 17 is further formed. Therefore, since the gate insulating film 17 is formed after the metal oxide films 14 and 15, even if the gate insulating film 17 is formed of an organic insulating film, the metal oxide films 14 and 15 are formed on the gate insulating film 17. Damage that causes a Vth shift. That is, generation of a hydroxyl group that causes a Vth shift on the gate insulating film 17 does not occur.

したがって、ゲート絶縁膜17表面にダメージが入ることなく、ソース・ドレイン電極12、13表面に金属酸化物膜14、15が形成されるので、Vthシフトが抑制され、駆動能力の低下、ヒステリシスの発生といった問題が回避できるという利点がある。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。   Therefore, since the metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13 without damaging the surface of the gate insulating film 17, the Vth shift is suppressed, the driving ability is lowered, and the hysteresis is generated. There is an advantage that such a problem can be avoided. That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.

さらに、ソース・ドレイン電極12、13を形成する工程でフォトレジストをパターニングする際にマスク工程を用いるが、このマスク工程は従来もソース・ドレイン電極を形成する際に用いられている工程である。よって、上記第1製造方法では、一般的にプロセス的負荷が大きくなり、コストも高くなるマスク工程の追加はない。   Further, a mask process is used when patterning the photoresist in the process of forming the source / drain electrodes 12 and 13, and this mask process is a process that is conventionally used when forming the source / drain electrodes. Therefore, in the first manufacturing method, there is generally no additional mask process that increases the process load and increases the cost.

<4.第4の実施の形態>
[有機半導体装置の製造方法の第2例]
本発明の第4実施の形態に係る有機半導体装置の製造方法の第2例を、図4の製造工程断面図によって説明する。
<4. Fourth Embodiment>
[Second Example of Manufacturing Method of Organic Semiconductor Device]
A second example of the method of manufacturing an organic semiconductor device according to the fourth embodiment of the present invention will be described with reference to the manufacturing process sectional view of FIG.

図4(1)に示すように、表面が絶縁性を有する基板11上にゲート電極18を形成する。
上記基板11には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
上記ゲート電極18を形成するには、例えば、上記基板11上に金属膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術によって金属膜をパターニングすることで形成する。
上記金属膜には、例えば金(Au)を用いる。金を用いる場合には、密着層にクロム(Cr)を用いることが好ましい。
また、上記ゲート電極18を形成する金属膜には、アルミニウム(Al)、銀(Ag)、銅(Cu)、白金(Pt)、ニッケル(Ni)など一般的な電極材料を使用することができる。
また、上記ゲート電極18の形成方法には、リフトオフ法、版印刷法、インクジェット方式の印刷法等を用いてもよい。
As shown in FIG. 4A, a gate electrode 18 is formed on a substrate 11 having an insulating surface.
As the substrate 11, for example, a glass substrate or a plastic substrate is used. Alternatively, it may be a substrate formed on the surface with an insulating film such as silicon oxide, silicon nitride, or an organic insulating film.
The gate electrode 18 is formed by, for example, forming a metal film (not shown) on the substrate 11 and then patterning the metal film by a photolithography technique and an etching technique.
For example, gold (Au) is used for the metal film. When gold is used, it is preferable to use chromium (Cr) for the adhesion layer.
For the metal film forming the gate electrode 18, a general electrode material such as aluminum (Al), silver (Ag), copper (Cu), platinum (Pt), nickel (Ni) can be used. .
The gate electrode 18 may be formed by a lift-off method, a plate printing method, an ink jet printing method, or the like.

次に、図4(2)に示すように、上記基板11上に上記ゲート電極18を被覆する有機絶縁膜からなるゲート絶縁膜17を形成する。
上記ゲート絶縁膜17は、例えば有機絶縁膜で形成される。有機絶縁膜材料には、例えばポリビニルフェノール(PVP)を用いる。その形成方法は、例えばスピンコートを用いる。塗布後、150℃〜180℃で1時間のベーキングを行う。このとき、PVPに添加されている架橋剤により、PVPが架橋されるので、以後のフォトリソグラフィ工程が行えるようになる。
すなわち、架橋剤を用いた架橋反応により、ポリビニルフェノール(PVP)中のヒドロキシル基を架橋させることで、その後に用いる有機溶剤耐性を高めることができる。
上記有機絶縁膜材料としては、ポリメチルメタクリレート(PMMA)、ポリビニルアルコール(PVA)、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を使用することができる。
Next, as shown in FIG. 4B, a gate insulating film 17 made of an organic insulating film covering the gate electrode 18 is formed on the substrate 11.
The gate insulating film 17 is formed of, for example, an organic insulating film. For example, polyvinylphenol (PVP) is used as the organic insulating film material. For example, spin coating is used as the formation method. After coating, baking is performed at 150 ° C. to 180 ° C. for 1 hour. At this time, since the PVP is crosslinked by the crosslinking agent added to the PVP, the subsequent photolithography process can be performed.
That is, by cross-linking the hydroxyl group in polyvinyl phenol (PVP) by a cross-linking reaction using a cross-linking agent, it is possible to increase the resistance of the organic solvent used thereafter.
As the organic insulating film material, polymethyl methacrylate (PMMA), polyvinyl alcohol (PVA), acrylic resin, epoxy resin, polyimide resin, or the like can be used.

次に、図4(3)に示すように、上記ゲート絶縁膜17上に金属からなるソース・ドレイン電極12、13を離間して形成する。例えば、上記ゲート電極18上方の両側に、上記ソース・ドレイン電極12、13は形成される。
レジスト塗布およびフォトリソグラフィ技術によって、上記ゲート絶縁膜17上にソース・ドレイン電極を形成する領域に開口部を設けたレジストパターン(図示せず)を形成する。
その後、蒸着法、例えば抵抗加熱蒸着法により、上記ゲート絶縁膜17上に、例えば金(Au)を、例えば50nmの厚さに堆積する。このとき、上記レジストパターン上にも金が堆積される。
次に、上記レジストパターン上に堆積された金とともに上記レジストパターンを除去することで、ゲート絶縁膜17上に金からなるソース・ドレイン電極12、13が離間して形成される。
上記ソース・ドレイン電極12、13の形成方法は、例えば、上記ゲート絶縁膜17上に金属膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術によって金膜をパターニングすることで形成してもよい。また、通常の版印刷技術、インクジェット方式による印刷技術等の方法を用いて作製してもよい。
Next, as shown in FIG. 4C, source / drain electrodes 12 and 13 made of metal are formed on the gate insulating film 17 apart from each other. For example, the source / drain electrodes 12 and 13 are formed on both sides above the gate electrode 18.
A resist pattern (not shown) having openings in regions where source / drain electrodes are to be formed is formed on the gate insulating film 17 by resist coating and photolithography.
Thereafter, gold (Au), for example, is deposited to a thickness of, for example, 50 nm on the gate insulating film 17 by an evaporation method, for example, a resistance heating evaporation method. At this time, gold is also deposited on the resist pattern.
Next, by removing the resist pattern together with the gold deposited on the resist pattern, the source / drain electrodes 12 and 13 made of gold are formed apart from each other on the gate insulating film 17.
The source / drain electrodes 12 and 13 are formed by, for example, forming a metal film (not shown) on the gate insulating film 17 and then patterning the gold film by a photolithography technique and an etching technique. May be. Moreover, you may produce using methods, such as a normal plate printing technique and the printing technique by an inkjet system.

次に、図4(4)に示すように、上記ソース・ドレイン電極12、13の表面を酸化させて金属酸化物膜14、15を形成する。
例えば、酸素(O2)プラズマ処理を行い、上記ソース・ドレイン電極12、13の表面を酸化して、上記金属酸化物膜14、15を形成する。上記ソース・ドレイン電極12、13が金で形成されている場合には、金酸化物の金属酸化物膜14、15が形成される。
酸素プラズマ処理は、例えば、パワーを200W、処理雰囲気の圧力を133Pa、処理時間を3分とした。
上記酸化工程は、UVオゾン処理を用いてもよい。
上記UVオゾン処理は、例えばUV光に波長が254nmの紫外光を用い、処理雰囲気の圧力を10kPa、処理時間を10分とした。波長が254nmの紫外光を発する光源として、例えば水銀ランプがある。なお、紫外線光源であれば、上記波長に限定されない。
また、上記ソース・ドレイン電極12、13には、例えば、ニッケル(Ni)、白金(Pt)、銅(Cu)等を用いることもできる。これらの金属を用いた場合も、上記同様な酸化工程により、表面に当該金属の金属酸化物膜を形成することができる。
Next, as shown in FIG. 4 (4), the surfaces of the source / drain electrodes 12, 13 are oxidized to form metal oxide films 14, 15.
For example, oxygen (O 2 ) plasma treatment is performed to oxidize the surfaces of the source / drain electrodes 12 and 13 to form the metal oxide films 14 and 15. When the source / drain electrodes 12 and 13 are made of gold, metal oxide films 14 and 15 of gold oxide are formed.
In the oxygen plasma treatment, for example, the power was 200 W, the pressure of the treatment atmosphere was 133 Pa, and the treatment time was 3 minutes.
For the oxidation step, UV ozone treatment may be used.
In the UV ozone treatment, for example, ultraviolet light having a wavelength of 254 nm is used as UV light, the pressure of the treatment atmosphere is 10 kPa, and the treatment time is 10 minutes. As a light source that emits ultraviolet light having a wavelength of 254 nm, for example, there is a mercury lamp. In addition, if it is an ultraviolet light source, it will not be limited to the said wavelength.
The source / drain electrodes 12 and 13 may be made of, for example, nickel (Ni), platinum (Pt), copper (Cu), or the like. Even when these metals are used, a metal oxide film of the metal can be formed on the surface by the same oxidation process as described above.

上記金属酸化物膜14、15を形成する際に、上記ゲート絶縁膜17表面が、酸素プラズマ等によってダメージを受け、ダメージ層25が生じる。例えば、ダメージ層25として、上記ゲート絶縁膜17表面に水酸基(OH基)を生じる。   When the metal oxide films 14 and 15 are formed, the surface of the gate insulating film 17 is damaged by oxygen plasma or the like, and a damaged layer 25 is generated. For example, as the damage layer 25, a hydroxyl group (OH group) is generated on the surface of the gate insulating film 17.

次に、図4(5)に示すように、上記ソース・ドレイン電極12、13が形成されていない上記ゲート絶縁膜17上のダメージ層25を処理する。
上記ダメージ層25を処理する工程は、例えば、上記ソース・ドレイン電極12、13が形成されていない上記ゲート絶縁膜17上に、ポリパラキシリレン(poly-para-xylylene)膜21を選択的に形成する。
Next, as shown in FIG. 4 (5), the damaged layer 25 on the gate insulating film 17 where the source / drain electrodes 12 and 13 are not formed is processed.
For example, the damage layer 25 may be processed by selectively forming a poly-para-xylylene film 21 on the gate insulating film 17 where the source / drain electrodes 12 and 13 are not formed. Form.

上記ポリパラキシリレン膜21は、蒸着重合により形成される。このとき、有機絶縁膜である上記ゲート絶縁膜17上では上記ソース・ドレイン電極12、13上に比べてポリパラキシリレンの核形成速度が速い。このため、ポリパラキシリレン膜21の膜厚を選択成長に最適な膜厚に選択することで、上記ソース・ドレイン電極12、13上にはポリパラキシリレンを成長させることなく、上記ゲート絶縁膜17上にのみポリパラキシリレンを選択成長させることができる。
ポリパラキシリレンの選択成長は、原材料にジパラキシリレン(di-para-xylylene)を用い、成膜条件の一例として、基板温度を25℃、成膜レートを1nm/s、成長雰囲気の圧力を1Paに設定する。
このポリパラキシリレンの選択成長は、専用装置(図示せず)を用いて減圧下で行う。この専用装置は、例えば気化炉、分解炉、蒸着室の3部分から構成されている。上記蒸着室には対象物(ソース・ドレイン電極12、13が形成されたゲート絶縁膜17)を設置する。上記気化炉には成膜材料であるジパラキシリレン(例えば粉体)を設置する。装置内を減圧後、気化炉を昇温(120℃〜180℃)して、ジパラキシリレンを気化させる。このガスが真空ポンプに引かれて蒸着室側に流れ、高温(650℃〜700℃)の分解炉を通過すると、熱分解されてモノマーになる。このモノマーが室温の蒸着室内で対象物(ゲート絶縁膜17)に接触すると、熱が奪われて、その表面で重合し、高分子量ポリパラキシリレン膜が形成される。
上記ポリパラキシリレン膜21の膜厚は1nm〜50nmが好ましい。より好ましくは、5nm〜10nmである。
The polyparaxylylene film 21 is formed by vapor deposition polymerization. At this time, the nucleation rate of polyparaxylylene is higher on the gate insulating film 17 which is an organic insulating film than on the source / drain electrodes 12 and 13. For this reason, by selecting the film thickness of the polyparaxylylene film 21 to an optimum film thickness for selective growth, the gate insulation can be achieved without growing polyparaxylylene on the source / drain electrodes 12 and 13. Polyparaxylylene can be selectively grown only on the film 17.
For the selective growth of polyparaxylylene, di-para-xylylene is used as a raw material. As an example of film forming conditions, the substrate temperature is 25 ° C., the film forming rate is 1 nm / s, and the pressure of the growth atmosphere is 1 Pa. Set.
This selective growth of polyparaxylylene is carried out under reduced pressure using a dedicated apparatus (not shown). This dedicated apparatus is composed of, for example, three parts: a vaporization furnace, a decomposition furnace, and a vapor deposition chamber. An object (the gate insulating film 17 on which the source / drain electrodes 12 and 13 are formed) is placed in the vapor deposition chamber. Diparaxylylene (for example, powder) which is a film forming material is installed in the vaporizing furnace. After depressurizing the inside of the apparatus, the vaporizing furnace is heated (120 ° C. to 180 ° C.) to vaporize diparaxylylene. When this gas is drawn by the vacuum pump and flows to the deposition chamber side and passes through a high-temperature (650 ° C. to 700 ° C.) decomposition furnace, it is thermally decomposed into monomers. When this monomer comes into contact with the object (gate insulating film 17) in the room-temperature deposition chamber, heat is removed and polymerized on the surface to form a high molecular weight polyparaxylylene film.
The thickness of the polyparaxylylene film 21 is preferably 1 nm to 50 nm. More preferably, it is 5 nm to 10 nm.

上記金属酸化物膜14、15を形成する酸素プラズマ処理で、Vthシフトの原因となる上記ゲート絶縁膜17上のチャネルが形成される領域に生成された水酸基がポリパラキシリレン膜21に被覆される。これによって、Vthシフトが抑制された有機TFTデバイスを作製することができる。   In the oxygen plasma treatment for forming the metal oxide films 14 and 15, the polyparaxylylene film 21 is coated with a hydroxyl group generated in a region where a channel on the gate insulating film 17 that causes a Vth shift is formed. The Thereby, an organic TFT device in which the Vth shift is suppressed can be manufactured.

または、上記水酸基を処理する工程は、図示はしていないが、上記ソース・ドレイン電極12、13が形成されていない上記ゲート絶縁膜17上をシランカップリング剤により脱水処理する。これによって、上記ゲート絶縁膜17上のチャネルが形成される領域に生成された水酸基を低減する。
上記シランカップリグ処理に用いるシランカップリング剤には、例えば、オクタデシルトリクロロシラン(OTS:n-octadecyltrichlorosilane)、ヘキサメチルジシラザン(HMDS:hexa methyl disilazane)などが用いられる。
上記シランカップリグ処理では、上記ソース・ドレイン電極12、13上には水酸基が存在しないため、シランカップリング反応は起こらない。一方、水酸基が存在する有機絶縁膜の上記ゲート絶縁膜17上ではシランカップリグ反応が起こる。つまり、上記ゲート絶縁膜17上に存在する水酸基の水素とシランカップリング剤の水酸基が結合してH2Oを生成するとともに、上記ゲート絶縁膜17上に存在する水酸基の酸素とシランカップリング剤のシリコン(Si)が結合してSi−O結合を生成する。これにより、しきい値電圧(Vth)シフトの原因となる上記ゲート絶縁膜17最表面の水酸基を排除することができる。
Alternatively, the step of treating the hydroxyl group is not shown, but the gate insulating film 17 on which the source / drain electrodes 12 and 13 are not formed is dehydrated with a silane coupling agent. As a result, hydroxyl groups generated in the region where the channel on the gate insulating film 17 is formed are reduced.
Examples of the silane coupling agent used in the silane coupling treatment include octadecyltrichlorosilane (OTS) and hexamethyldisilazane (HMDS).
In the silane coupling treatment, no hydroxyl group is present on the source / drain electrodes 12 and 13, and therefore no silane coupling reaction occurs. On the other hand, a silane coupling reaction occurs on the gate insulating film 17 of the organic insulating film having a hydroxyl group. That is, the hydrogen of the hydroxyl group present on the gate insulating film 17 and the hydroxyl group of the silane coupling agent combine to generate H 2 O, and the oxygen of the hydroxyl group present on the gate insulating film 17 and the silane coupling agent. The silicon (Si) bonds to form a Si—O bond. Thereby, the hydroxyl group on the outermost surface of the gate insulating film 17 that causes a threshold voltage (Vth) shift can be eliminated.

次に、図4(6)に示すように、上記ゲート絶縁膜17上に上記金属酸化物膜14、15が形成された前記ソース・ドレイン電極12、13を被覆する有機半導体層16を形成する。
上記有機半導体層16は、例えば、抵抗加熱蒸着法によりペンタセンを蒸着して形成する。例えば、成膜速度を0.05nm/s(0.5Å/s)、成膜雰囲気の温度を60℃、成膜雰囲気の圧力を10-5Paに設定して、例えば50nmの厚さに形成する。この結果、C軸方向に配向したペンタセン多結晶薄膜を形成することできる。
または、上記有機半導体層16の成膜には、例えばインクジェット方式による印刷技術を用いる。成膜材料には、例えば、ポリ(3ヘキシルチオフェン)[P3HT:poly(3-hexylthiophene)]を用いる。また、成膜技術には、スピンコート、版印刷などを用いてもよい。また、上記有機半導体層16には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン[TIPS−ペンタセン:triisopropylsilylethynyl pentacene]、ポリアリルアミン等の高分子材料を用いることができる。
Next, as shown in FIG. 4 (6), an organic semiconductor layer 16 covering the source / drain electrodes 12, 13 having the metal oxide films 14, 15 formed thereon is formed on the gate insulating film 17. .
The organic semiconductor layer 16 is formed by vapor-depositing pentacene by, for example, resistance heating vapor deposition. For example, the film forming speed is set to 0.05 nm / s (0.5 Å / s), the temperature of the film forming atmosphere is set to 60 ° C., and the pressure of the film forming atmosphere is set to 10 −5 Pa. To do. As a result, a pentacene polycrystalline thin film oriented in the C-axis direction can be formed.
Alternatively, for example, an ink jet printing technique is used to form the organic semiconductor layer 16. For example, poly (3-hexylthiophene) [P3HT: poly (3-hexylthiophene)] is used as the film forming material. Further, spin coating, plate printing, or the like may be used as the film forming technique. The organic semiconductor layer 16 may be made of a low molecular material such as pentacene or porphyrin, or a polymer material such as triisopropylsilylethynyl pentacene [TIPS-pentacene] or polyallylamine.

上記有機半導体層16は、ソース・ドレイン電極12、13の表面が酸化されて形成された金属酸化物膜14、15(例えば金酸化物膜)表面のほうが、金属酸化物膜14、15がない金属膜(例えば金膜)上のソース・ドレイン電極表面より、成長しやすくなる。例えば、有機半導体層16としてペンタセンを蒸着したときの有機半導体層のグレインサイズは、金属酸化物膜14、15(例えば金酸化物膜)上のほうが金属膜(例えば金膜)上よりも大きくなる。このように、大きなサイズのグレインが成長されることによって、コンタクト抵抗が低減されるので、p型の有機半導体装置を動作させる場合、ソース・ドレイン電極12、13から有機半導体層16へのキャリアの注入効率が高まる。その結果として、ソース・ドレイン電極12、13と有機半導体層16との接触抵抗を低減することができる。   The organic semiconductor layer 16 has no metal oxide films 14 and 15 on the surface of the metal oxide films 14 and 15 (for example, gold oxide film) formed by oxidizing the surfaces of the source / drain electrodes 12 and 13. It becomes easier to grow than the surface of the source / drain electrode on the metal film (for example, gold film). For example, the grain size of the organic semiconductor layer when pentacene is deposited as the organic semiconductor layer 16 is larger on the metal oxide films 14 and 15 (for example, gold oxide film) than on the metal film (for example, gold film). . As described above, since the large-sized grains are grown, the contact resistance is reduced. Therefore, when operating the p-type organic semiconductor device, carriers from the source / drain electrodes 12 and 13 to the organic semiconductor layer 16 are increased. Injection efficiency is increased. As a result, the contact resistance between the source / drain electrodes 12 and 13 and the organic semiconductor layer 16 can be reduced.

上記有機半導体装置の第2製造方法では、ソース・ドレイン電極12、13が形成されていないゲート絶縁膜17上にポリパラキシリレン膜21が形成されている。これによって、ソース・ドレイン電極12、13の表面に金属酸化物膜14、15を形成したときに生じるゲート絶縁膜17表面のダメージ層25、例えばVthシフトの原因となるダメージ層25はポリパラキシリレン膜21によって被覆され修復される。よって、Vthシフトが抑制される。   In the second method for manufacturing an organic semiconductor device, the polyparaxylene film 21 is formed on the gate insulating film 17 where the source / drain electrodes 12 and 13 are not formed. As a result, the damage layer 25 on the surface of the gate insulating film 17 generated when the metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13, for example, the damage layer 25 causing the Vth shift, is not polyparaxyl It is covered and repaired by the len film 21. Therefore, the Vth shift is suppressed.

または、シランカップリング処理をしたことにより、ソース・ドレイン電極12、13の表面に金属酸化物膜14、15を形成したときに生じるゲート絶縁膜17表面のダメージ層25、すなわちVthシフトの原因となる水酸基は排除される。よって、Vthシフトが抑制される。   Alternatively, the damage layer 25 on the surface of the gate insulating film 17 generated when the metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13 due to the silane coupling treatment, that is, the cause of the Vth shift. The resulting hydroxyl group is excluded. Therefore, the Vth shift is suppressed.

したがって、ソース・ドレイン電極12、13表面に金属酸化物膜14、15が形成されて、かつゲート絶縁膜17表面に生じたダメージ層25が修復されるので、Vthシフトが抑制され、駆動能力の低下、ヒステリシスの発生といった問題が回避できる。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。   Accordingly, the metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13 and the damaged layer 25 generated on the surface of the gate insulating film 17 is repaired. Problems such as lowering and occurrence of hysteresis can be avoided. That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.

<5.第5の実施の形態>
[有機半導体装置の製造方法の第3例]
本発明の第5実施の形態に係る有機半導体装置の製造方法の第3例を、図5の製造工程断面図によって説明する。
<5. Fifth embodiment>
[Third Example of Manufacturing Method of Organic Semiconductor Device]
A third example of the method of manufacturing an organic semiconductor device according to the fifth embodiment of the present invention will be described with reference to the manufacturing process sectional view of FIG.

図5(1)に示すように、表面が絶縁性を有する基板11上にゲート電極18を形成する。
上記基板11には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
上記ゲート電極18を形成するには、例えば、上記基板11上に金属膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術によって金属膜をパターニングすることで形成する。
上記金属膜には、例えば金(Au)を用いる。金を用いる場合には、密着層にクロム(Cr)を用いることが好ましい。
また、上記ゲート電極18を形成する金属膜には、アルミニウム(Al)、銀(Ag)、銅(Cu)、白金(Pt)、ニッケル(Ni)など一般的な電極材料を使用することができる。
また、上記ゲート電極18の形成方法には、リフトオフ法、版印刷法、インクジェット方式の印刷法等を用いてもよい。
As shown in FIG. 5A, a gate electrode 18 is formed on a substrate 11 having an insulating surface.
As the substrate 11, for example, a glass substrate or a plastic substrate is used. Alternatively, it may be a substrate formed on the surface with an insulating film such as silicon oxide, silicon nitride, or an organic insulating film.
The gate electrode 18 is formed by, for example, forming a metal film (not shown) on the substrate 11 and then patterning the metal film by a photolithography technique and an etching technique.
For example, gold (Au) is used for the metal film. When gold is used, it is preferable to use chromium (Cr) for the adhesion layer.
For the metal film forming the gate electrode 18, a general electrode material such as aluminum (Al), silver (Ag), copper (Cu), platinum (Pt), nickel (Ni) can be used. .
The gate electrode 18 may be formed by a lift-off method, a plate printing method, an ink jet printing method, or the like.

次に、図5(2)に示すように、上記基板11上に上記ゲート電極18を被覆する有機絶縁膜からなるゲート絶縁膜17を形成する。
上記ゲート絶縁膜17は、例えば有機絶縁膜で形成される。有機絶縁膜材料には、例えばポリビニルフェノール(PVP)を用いる。その形成方法は、例えばスピンコートを用いる。塗布後、150℃〜180℃で1時間のベーキングを行う。このとき、PVPに添加されている架橋剤により、PVPが架橋されるので、以後のフォトリソグラフィ工程が行えるようになる。
すなわち、架橋剤を用いた架橋反応により、ポリビニルフェノール(PVP)中のヒドロキシル基を架橋させることで、その後に用いる有機溶剤耐性を高めることができる。
上記有機絶縁膜材料としては、ポリメチルメタクリレート(PMMA)、ポリビニルアルコール(PVA)、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を使用することができる。
Next, as shown in FIG. 5B, a gate insulating film 17 made of an organic insulating film covering the gate electrode 18 is formed on the substrate 11.
The gate insulating film 17 is formed of, for example, an organic insulating film. For example, polyvinylphenol (PVP) is used as the organic insulating film material. For example, spin coating is used as the formation method. After coating, baking is performed at 150 ° C. to 180 ° C. for 1 hour. At this time, since the PVP is crosslinked by the crosslinking agent added to the PVP, the subsequent photolithography process can be performed.
That is, by cross-linking the hydroxyl group in polyvinyl phenol (PVP) by a cross-linking reaction using a cross-linking agent, it is possible to increase the resistance of the organic solvent used thereafter.
As the organic insulating film material, polymethyl methacrylate (PMMA), polyvinyl alcohol (PVA), acrylic resin, epoxy resin, polyimide resin, or the like can be used.

次に、図5(3)に示すように、レジスト塗布およびフォトリソグラフィ技術によって、上記ゲート絶縁膜17上にソース・ドレイン電極を形成する領域に開口部32、33を設けたレジストパターン31を形成する。例えば、上記ゲート電極18上方の両側に、上記開口部32、33は形成される。上記レジストパターン31は逆テーパ形状に形成されることが好ましい。
その後、蒸着法により、上記ゲート絶縁膜17上に、例えば金(Au)を堆積する。このとき、上記レジストパターン31上にも金が堆積される。ここでは、蒸着法に、例えば抵抗加熱蒸着法を用いて、50nmの厚さに金を堆積した。
これによって、上記ゲート絶縁膜17上に金からなるソース・ドレイン電極12、13が離間して形成される。
このとき、上記レジストパターン31が逆テーパ形状に形成されていることにより、上記ソース・ドレイン電極12、13と上記レジストパターン31との間に隙間を生じて、上記ソース・ドレイン電極12、13は形成される。
Next, as shown in FIG. 5 (3), a resist pattern 31 having openings 32 and 33 formed in the region for forming the source / drain electrodes on the gate insulating film 17 is formed by resist coating and photolithography. To do. For example, the openings 32 and 33 are formed on both sides above the gate electrode 18. The resist pattern 31 is preferably formed in a reverse taper shape.
Thereafter, for example, gold (Au) is deposited on the gate insulating film 17 by vapor deposition. At this time, gold is also deposited on the resist pattern 31. Here, gold was deposited to a thickness of 50 nm using, for example, a resistance heating vapor deposition method.
As a result, the source / drain electrodes 12 and 13 made of gold are formed on the gate insulating film 17 apart from each other.
At this time, since the resist pattern 31 is formed in a reverse taper shape, a gap is generated between the source / drain electrodes 12 and 13 and the resist pattern 31, and the source / drain electrodes 12 and 13 are It is formed.

次に、図5(4)に示すように、上記レジストパターン31を形成した状態で上記ソース・ドレイン電極12、13の表面を酸化させて金属酸化物膜14、15を形成する。
上記ソース・ドレイン電極12、13の表面を酸化させる処理は、酸素プラズマ処理による。酸素プラズマ処理は、例えば、パワーを200W、処理雰囲気の圧力を133Pa、処理時間を3分とした。
上記酸化工程は、UVオゾン処理を用いてもよい。上記UVオゾン処理は、例えばUV光に波長が254nmの紫外光を用い、処理雰囲気の圧力を10kPa、処理時間を10分とした。波長が254nmの紫外光を発する光源として、例えば水銀ランプがある。なお、紫外線光源であれば、上記波長に限定されない。
また、上記ソース・ドレイン電極12、13には、例えば、ニッケル(Ni)、白金(Pt)、銅(Cu)等を用いることもできる。これらの金属を用いた場合も、上記同様な酸化工程により、表面に当該金属の金属酸化物膜を形成することができる。
上記酸化工程では、上記ソース・ドレイン電極12、13と上記レジストパターン31との間に隙間を生じていることから、上記ソース・ドレイン電極12、13の側壁部分も酸化されて、上記ソース・ドレイン電極12、13を被覆するように上記金属酸化物膜14、15が形成される。
続いて、上記レジストパターン31上に堆積された金とともに上記レジストパターン31を除去(リフトオフ)することで、ゲート絶縁膜17上に金からなるソース・ドレイン電極12、13が離間して形成される。上記リフトオフには、例えばレジストを溶解する溶剤を用いる。例えばアセトンを用いる。
なお、図5(4)は、レジストパターンを除去する直前の状態を示した。
Next, as shown in FIG. 5 (4), the surface of the source / drain electrodes 12, 13 is oxidized with the resist pattern 31 formed to form metal oxide films 14, 15.
The treatment for oxidizing the surfaces of the source / drain electrodes 12 and 13 is performed by oxygen plasma treatment. In the oxygen plasma treatment, for example, the power was 200 W, the pressure of the treatment atmosphere was 133 Pa, and the treatment time was 3 minutes.
For the oxidation step, UV ozone treatment may be used. In the UV ozone treatment, for example, ultraviolet light having a wavelength of 254 nm is used as UV light, the pressure of the treatment atmosphere is 10 kPa, and the treatment time is 10 minutes. As a light source that emits ultraviolet light having a wavelength of 254 nm, for example, there is a mercury lamp. In addition, if it is an ultraviolet light source, it will not be limited to the said wavelength.
The source / drain electrodes 12 and 13 may be made of, for example, nickel (Ni), platinum (Pt), copper (Cu), or the like. Even when these metals are used, a metal oxide film of the metal can be formed on the surface by the same oxidation process as described above.
In the oxidation step, since a gap is formed between the source / drain electrodes 12 and 13 and the resist pattern 31, the side wall portions of the source / drain electrodes 12 and 13 are also oxidized to form the source / drain electrodes. The metal oxide films 14 and 15 are formed so as to cover the electrodes 12 and 13.
Subsequently, by removing (lift-off) the resist pattern 31 together with the gold deposited on the resist pattern 31, the source / drain electrodes 12 and 13 made of gold are formed on the gate insulating film 17 apart from each other. . For the lift-off, for example, a solvent that dissolves the resist is used. For example, acetone is used.
FIG. 5 (4) shows a state immediately before the resist pattern is removed.

次に、図5(5)に示すように、上記ゲート絶縁膜17上に上記金属酸化物膜14、15が形成された前記ソース・ドレイン電極12、13を被覆する有機半導体層16を形成する。
上記有機半導体層16は、例えば、抵抗加熱蒸着法によりペンタセンを蒸着して形成する。例えば、成膜速度を0.05nm/s(0.5Å/s)、成膜雰囲気の温度を60℃、成膜雰囲気の圧力を10-5Paに設定して、例えば50nmの厚さに形成する。この結果、C軸方向に配向したペンタセン多結晶薄膜を形成することできる。
または、上記有機半導体層16の成膜には、例えばインクジェット方式による印刷技術を用いる。成膜材料には、例えば、ポリ(3ヘキシルチオフェン)[P3HT:poly(3-hexylthiophene)]を用いる。また、成膜技術には、スピンコート、版印刷などを用いてもよい。また、上記有機半導体層16には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン[TIPS−ペンタセン:triisopropylsilylethynyl pentacene]、ポリアリルアミン等の高分子材料を用いることができる。
Next, as shown in FIG. 5 (5), an organic semiconductor layer 16 covering the source / drain electrodes 12, 13 having the metal oxide films 14, 15 formed thereon is formed on the gate insulating film 17. .
The organic semiconductor layer 16 is formed by vapor-depositing pentacene by, for example, resistance heating vapor deposition. For example, the film forming speed is set to 0.05 nm / s (0.5 Å / s), the temperature of the film forming atmosphere is set to 60 ° C., and the pressure of the film forming atmosphere is set to 10 −5 Pa. To do. As a result, a pentacene polycrystalline thin film oriented in the C-axis direction can be formed.
Alternatively, for example, an ink jet printing technique is used to form the organic semiconductor layer 16. For example, poly (3-hexylthiophene) [P3HT: poly (3-hexylthiophene)] is used as the film forming material. Further, spin coating, plate printing, or the like may be used as the film forming technique. The organic semiconductor layer 16 may be made of a low molecular material such as pentacene or porphyrin, or a polymer material such as triisopropylsilylethynyl pentacene [TIPS-pentacene] or polyallylamine.

上記有機半導体層16は、ソース・ドレイン電極12、13の表面が酸化されて形成された金属酸化物膜14、15(例えば金酸化物膜)表面のほうが、金属酸化物膜14、15がない金属膜(例えば金膜)上のソース・ドレイン電極表面より、成長しやすくなる。例えば、有機半導体層16としてペンタセンを蒸着したときの有機半導体層のグレインサイズは、金属酸化物膜14、15(例えば金酸化物膜)上のほうが金属膜(例えば金膜)上よりも大きくなる。このように、大きなサイズのグレインが成長されることによって、コンタクト抵抗が低減されるので、p型の有機半導体装置を動作させる場合、ソース・ドレイン電極12、13から有機半導体層16へのキャリアの注入効率が高まる。その結果として、ソース・ドレイン電極12、13と有機半導体層16との接触抵抗を低減することができる。   The organic semiconductor layer 16 has no metal oxide films 14 and 15 on the surface of the metal oxide films 14 and 15 (for example, gold oxide film) formed by oxidizing the surfaces of the source / drain electrodes 12 and 13. It becomes easier to grow than the surface of the source / drain electrode on the metal film (for example, gold film). For example, the grain size of the organic semiconductor layer when pentacene is deposited as the organic semiconductor layer 16 is larger on the metal oxide films 14 and 15 (for example, gold oxide film) than on the metal film (for example, gold film). . As described above, since the large-sized grains are grown, the contact resistance is reduced. Therefore, when operating the p-type organic semiconductor device, carriers from the source / drain electrodes 12 and 13 to the organic semiconductor layer 16 are increased. Injection efficiency is increased. As a result, the contact resistance between the source / drain electrodes 12 and 13 and the organic semiconductor layer 16 can be reduced.

上記有機半導体装置の第3製造方法では、ソース・ドレイン電極12、13の表面に金属酸化物膜14、15を形成したときに、ゲート絶縁膜17上がレジストパターン31で被覆されている。このため、ゲート絶縁膜17表面には、ダメージ、例えばVthシフトの原因となるダメージは発生しないので、Vthシフトが抑制される。
よって、ソース・ドレイン電極12、13表面に金属酸化物膜14、15が形成されて、かつレジストパターン31によってゲート絶縁膜17表面へのダメージの発生が防止されるので、駆動能力の低下、ヒステリシスの発生といった問題が回避できる。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。
また、上記酸素プラズマ処理を行う領域がレジストパターン31によって制限されているため、高精細プロセスに対応できる。
さらに、ソース・ドレイン電極12、13を形成する際に用いたレジストパターン31をそのまま、金属酸化物膜14、15を形成する際のマスクパターンに用いるので、金属酸化物膜14、15を形成する際のマスクパターンを新たに形成する必要がない。よって、マスク枚数は増加しない。
In the third method for manufacturing an organic semiconductor device, when the metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13, the gate insulating film 17 is covered with the resist pattern 31. For this reason, damage, for example, damage that causes a Vth shift does not occur on the surface of the gate insulating film 17, so that the Vth shift is suppressed.
Therefore, the metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13 and the resist pattern 31 prevents the surface of the gate insulating film 17 from being damaged. It is possible to avoid problems such as the occurrence of That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.
In addition, since the region where the oxygen plasma treatment is performed is limited by the resist pattern 31, it is possible to cope with a high-definition process.
Further, since the resist pattern 31 used when forming the source / drain electrodes 12 and 13 is used as it is as a mask pattern when forming the metal oxide films 14 and 15, the metal oxide films 14 and 15 are formed. There is no need to form a new mask pattern. Therefore, the number of masks does not increase.

<6.第6の実施の形態>
[有機半導体装置の製造方法の第4例]
本発明の第6実施の形態に係る有機半導体装置の製造方法の第4例を、図6の製造工程断面図によって説明する。
<6. Sixth Embodiment>
[Fourth Example of Manufacturing Method of Organic Semiconductor Device]
A fourth example of the method for manufacturing an organic semiconductor device according to the sixth embodiment of the present invention will be described with reference to the manufacturing process sectional view of FIG.

図6(1)に示すように、表面が絶縁性を有する基板11上にゲート電極18を形成する。
上記基板11には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
上記ゲート電極18を形成するには、例えば、上記基板11上に金属膜(図示せず)を形成した後、フォトリソグラフィ技術とエッチング技術によって金属膜をパターニングすることで形成する。
上記金属膜には、例えば金(Au)を用いる。金を用いる場合には、密着層にクロム(Cr)を用いることが好ましい。
また、上記ゲート電極18を形成する金属膜には、アルミニウム(Al)、銀(Ag)、銅(Cu)、白金(Pt)、ニッケル(Ni)など一般的な電極材料を使用することができる。
また、上記ゲート電極18の形成方法には、リフトオフ法、版印刷法、インクジェット方式の印刷法等を用いてもよい。
As shown in FIG. 6A, a gate electrode 18 is formed on a substrate 11 having an insulating surface.
As the substrate 11, for example, a glass substrate or a plastic substrate is used. Alternatively, it may be a substrate formed on the surface with an insulating film such as silicon oxide, silicon nitride, or an organic insulating film.
The gate electrode 18 is formed by, for example, forming a metal film (not shown) on the substrate 11 and then patterning the metal film by a photolithography technique and an etching technique.
For example, gold (Au) is used for the metal film. When gold is used, it is preferable to use chromium (Cr) for the adhesion layer.
For the metal film forming the gate electrode 18, a general electrode material such as aluminum (Al), silver (Ag), copper (Cu), platinum (Pt), nickel (Ni) can be used. .
The gate electrode 18 may be formed by a lift-off method, a plate printing method, an ink jet printing method, or the like.

次に、図6(2)に示すように、上記基板11上に上記ゲート電極18を被覆する有機絶縁膜からなるゲート絶縁膜17を形成する。
上記ゲート絶縁膜17は、例えば有機絶縁膜で形成される。有機絶縁膜材料には、例えばポリビニルフェノール(PVP)を用いる。その形成方法は、例えばスピンコートを用いる。塗布後、150℃〜180℃で1時間のベーキングを行う。このとき、PVPに添加されている架橋剤により、PVPが架橋されるので、以後のフォトリソグラフィ工程が行えるようになる。
すなわち、架橋剤を用いた架橋反応により、ポリビニルフェノール(PVP)中のヒドロキシル基を架橋させることで、その後に用いる有機溶剤耐性を高めることができる。
上記有機絶縁膜材料としては、ポリメチルメタクリレート(PMMA)、ポリビニルアルコール(PVA)、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を使用することができる。
Next, as shown in FIG. 6B, a gate insulating film 17 made of an organic insulating film covering the gate electrode 18 is formed on the substrate 11.
The gate insulating film 17 is formed of, for example, an organic insulating film. For example, polyvinylphenol (PVP) is used as the organic insulating film material. For example, spin coating is used as the formation method. After coating, baking is performed at 150 ° C. to 180 ° C. for 1 hour. At this time, since the PVP is crosslinked by the crosslinking agent added to the PVP, the subsequent photolithography process can be performed.
That is, by cross-linking the hydroxyl group in polyvinyl phenol (PVP) by a cross-linking reaction using a cross-linking agent, it is possible to increase the resistance of the organic solvent used thereafter.
As the organic insulating film material, polymethyl methacrylate (PMMA), polyvinyl alcohol (PVA), acrylic resin, epoxy resin, polyimide resin, or the like can be used.

次に、図6(3)に示すように、上記ゲート絶縁膜17上に、表面を酸化させて金属酸化物膜14、15を形成した金属からなるソース・ドレイン電極12、13を転写して形成する。このとき、例えば、上記ゲート電極18上に上記ソース・ドレイン電極12、13間が位置するように、ソース・ドレイン電極12、13が転写される。   Next, as shown in FIG. 6 (3), the source / drain electrodes 12, 13 made of metal having the surface oxidized to form the metal oxide films 14, 15 are transferred onto the gate insulating film 17. Form. At this time, for example, the source / drain electrodes 12 and 13 are transferred so that the space between the source / drain electrodes 12 and 13 is positioned on the gate electrode 18.

次に、図6(4)に示すように、上記ゲート絶縁膜17上に上記金属酸化物膜14、15が形成された前記ソース・ドレイン電極12、13を被覆する有機半導体層16を形成する。
上記有機半導体層16は、例えば、抵抗加熱蒸着法によりペンタセンを蒸着して形成する。例えば、成膜速度を0.05nm/s(0.5Å/s)、成膜雰囲気の温度を60℃、成膜雰囲気の圧力を10-5Paに設定して、例えば50nmの厚さに形成する。この結果、C軸方向に配向したペンタセン多結晶薄膜を形成することできる。
または、上記有機半導体層16の成膜には、例えばインクジェット方式による印刷技術を用いる。成膜材料には、例えば、ポリ(3ヘキシルチオフェン)[P3HT:poly(3-hexylthiophene)]を用いる。また、成膜技術には、スピンコート、版印刷などを用いてもよい。また、上記有機半導体層16には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン[TIPS−ペンタセン:triisopropylsilylethynyl pentacene]、ポリアリルアミン等の高分子材料を用いることができる。
Next, as shown in FIG. 6 (4), an organic semiconductor layer 16 covering the source / drain electrodes 12, 13 having the metal oxide films 14, 15 formed thereon is formed on the gate insulating film 17. .
The organic semiconductor layer 16 is formed by vapor-depositing pentacene by, for example, resistance heating vapor deposition. For example, the film forming speed is set to 0.05 nm / s (0.5 Å / s), the temperature of the film forming atmosphere is set to 60 ° C., and the pressure of the film forming atmosphere is set to 10 −5 Pa. To do. As a result, a pentacene polycrystalline thin film oriented in the C-axis direction can be formed.
Alternatively, for example, an ink jet printing technique is used to form the organic semiconductor layer 16. For example, poly (3-hexylthiophene) [P3HT: poly (3-hexylthiophene)] is used as the film forming material. Further, spin coating, plate printing, or the like may be used as the film forming technique. The organic semiconductor layer 16 may be made of a low molecular material such as pentacene or porphyrin, or a polymer material such as triisopropylsilylethynyl pentacene [TIPS-pentacene] or polyallylamine.

上記有機半導体層16は、ソース・ドレイン電極12、13の表面が酸化されて形成された金属酸化物膜14、15(例えば金酸化物膜)表面のほうが、金属酸化物膜14、15がない金属膜(例えば金膜)上のソース・ドレイン電極表面より、成長しやすくなる。例えば、有機半導体層16としてペンタセンを蒸着したときの有機半導体層のグレインサイズは、金属酸化物膜14、15(例えば金酸化物膜)上のほうが金属膜(例えば金膜)上よりも大きくなる。このように、大きなサイズのグレインが成長されることによって、コンタクト抵抗が低減されるので、p型の有機半導体装置を動作させる場合、ソース・ドレイン電極12、13から有機半導体層16へのキャリアの注入効率が高まる。その結果として、ソース・ドレイン電極12、13と有機半導体層16との接触抵抗を低減することができる。   The organic semiconductor layer 16 has no metal oxide films 14 and 15 on the surface of the metal oxide films 14 and 15 (for example, gold oxide film) formed by oxidizing the surfaces of the source / drain electrodes 12 and 13. It becomes easier to grow than the surface of the source / drain electrode on the metal film (for example, gold film). For example, the grain size of the organic semiconductor layer when pentacene is deposited as the organic semiconductor layer 16 is larger on the metal oxide films 14 and 15 (for example, gold oxide film) than on the metal film (for example, gold film). . As described above, since the large-sized grains are grown, the contact resistance is reduced. Therefore, when operating the p-type organic semiconductor device, carriers from the source / drain electrodes 12 and 13 to the organic semiconductor layer 16 are increased. Injection efficiency is increased. As a result, the contact resistance between the source / drain electrodes 12 and 13 and the organic semiconductor layer 16 can be reduced.

上記ゲート絶縁膜17上に表面を酸化させて金属酸化物膜14、15を形成した金属からなるソース・ドレイン電極12、13を形成する工程は、以下のようになる。   The steps of forming the source / drain electrodes 12 and 13 made of metal having the metal oxide films 14 and 15 formed by oxidizing the surface on the gate insulating film 17 are as follows.

図6(5)に示すように、第1支持基板41上に金属からなるソース・ドレイン電極12、13を離間して形成する。このソース・ドレイン電極12、13の間隔は、例えば上記ゲート電極18の幅を考慮して決定される。
上記第1支持基板41には、例えばガラス基板を用いる。
まず、抵抗加熱蒸着法により、上記第1支持基板41上に金属膜として、例えば金(Au)膜を一面に成膜する。
次いで、ソース・ドレイン電極となる領域以外の領域にポリジメチルシロキサン(PDMS:polydimethylsiloxane)が接触するようなポリジメチルシロキサンの版(以下、PDMS版という。)を用意する。このPDMS版を上記金膜に接触させることで、ソース・ドレイン電極が形成される領域以外の金膜をPDMS版で除去する。このとき、大気圧雰囲気で例えば5kPaの圧力をかけて、金膜を第1支持基板41側に30秒間、押圧する。PDMSと金膜との密着性が金膜とガラス基板である第1支持基板41との密着性より大きいために、第1支持基板41上より容易に金膜の不要な部分を除去することができる。
この結果、第1支持基板41上に金からなるソース・ドレイン電極12、13が離間して形成される。
As shown in FIG. 6 (5), the source / drain electrodes 12 and 13 made of metal are formed on the first support substrate 41 apart from each other. The distance between the source / drain electrodes 12 and 13 is determined in consideration of, for example, the width of the gate electrode 18.
For the first support substrate 41, for example, a glass substrate is used.
First, a gold (Au) film, for example, is formed on one surface as a metal film on the first support substrate 41 by resistance heating vapor deposition.
Next, a polydimethylsiloxane plate (hereinafter referred to as a PDMS plate) is prepared so that polydimethylsiloxane (PDMS) is in contact with a region other than the region serving as the source / drain electrodes. By contacting the PDMS plate with the gold film, the gold film other than the region where the source / drain electrodes are formed is removed with the PDMS plate. At this time, a pressure of, for example, 5 kPa is applied in an atmospheric pressure atmosphere, and the gold film is pressed against the first support substrate 41 side for 30 seconds. Since the adhesion between the PDMS and the gold film is greater than the adhesion between the gold film and the first support substrate 41 which is a glass substrate, an unnecessary portion of the gold film can be easily removed from the first support substrate 41. it can.
As a result, the source / drain electrodes 12 and 13 made of gold are formed on the first support substrate 41 apart from each other.

次に、図6(6)に示すように、上記ソース・ドレイン電極12、13の表面を酸化させて金属酸化物膜14、15を形成する。
酸素プラズマ処理によって、上記ソース・ドレイン電極12、13の表面を酸化させて、金酸化物からなる金属酸化物膜14、15を形成する。
第1支持基板41がガラス基板であるので、比較的強い酸素プラズマ処理条件であっても、問題なく酸化工程を行うことができる。例えば、パワーを200W、処理雰囲気の圧力を133Pa、処理時間を3分よりも強い酸化条件にも対応できる。
上記酸化工程は、UVオゾン処理を用いてもよい。上記UVオゾン処理は、例えばUV光に波長が254nmの紫外光を用い、処理雰囲気の圧力を10kPa、処理時間を10分とした。波長が254nmの紫外光を発する光源として、例えば水銀ランプがある。なお、紫外線光源であれば、上記波長に限定されない。
Next, as shown in FIG. 6 (6), the surfaces of the source / drain electrodes 12, 13 are oxidized to form metal oxide films 14, 15.
The surfaces of the source / drain electrodes 12 and 13 are oxidized by oxygen plasma treatment to form metal oxide films 14 and 15 made of gold oxide.
Since the first support substrate 41 is a glass substrate, the oxidation process can be performed without problems even under relatively strong oxygen plasma processing conditions. For example, it is possible to cope with an oxidation condition in which the power is 200 W, the pressure of the processing atmosphere is 133 Pa, and the processing time is stronger than 3 minutes.
For the oxidation step, UV ozone treatment may be used. In the UV ozone treatment, for example, ultraviolet light having a wavelength of 254 nm is used as UV light, the pressure of the treatment atmosphere is 10 kPa, and the treatment time is 10 minutes. As a light source that emits ultraviolet light having a wavelength of 254 nm, for example, there is a mercury lamp. In addition, if it is an ultraviolet light source, it will not be limited to the said wavelength.

次に、図6(7)に示すように、上記金属酸化物膜14、15表面に第2支持基板42を押し付けて、上記金属酸化物膜14、15が形成された上記ソース・ドレイン電極12、13を上記第2支持基板42に転写する。このとき、大気圧雰囲気で例えば5kPaの圧力をかけて、第2支持基板42を金属酸化物膜14、15側に30秒間、押圧する。上記第2支持基板42にはPDMS基板を用いる。
このとき、PDMS基板と金酸化物からなる金属酸化物膜14、15との密着性は、金膜とガラス基板の第1支持基板41との密着性より大きいために、金属酸化物膜14、15が形成されたソース・ドレイン電極12、13は第1支持基板41上より剥離する。
その結果、図6(8)に示すように、上記ソース・ドレイン電極12、13より上記第1支持基板41(前記図6(7)参照)が剥がれ、容易にPDMS基板の第2支持基板42側に上記ソース・ドレイン電極12、13が転写される。
このようにして、金属酸化物膜14、15で被覆されたソース・ドレイン電極12、13が形成された転写用の版が作製される。
Next, as shown in FIG. 6 (7), the source / drain electrode 12 having the metal oxide films 14 and 15 formed thereon by pressing the second support substrate 42 against the surfaces of the metal oxide films 14 and 15. , 13 are transferred to the second support substrate. At this time, for example, a pressure of 5 kPa is applied in an atmospheric pressure atmosphere to press the second support substrate 42 toward the metal oxide films 14 and 15 for 30 seconds. A PDMS substrate is used as the second support substrate 42.
At this time, since the adhesion between the PDMS substrate and the metal oxide films 14 and 15 made of gold oxide is larger than the adhesion between the gold film and the first support substrate 41 of the glass substrate, the metal oxide film 14, The source / drain electrodes 12 and 13 on which 15 is formed are peeled off from the first support substrate 41.
As a result, as shown in FIG. 6 (8), the first support substrate 41 (see FIG. 6 (7)) is peeled off from the source / drain electrodes 12, 13, and the second support substrate 42 of the PDMS substrate is easily removed. The source / drain electrodes 12 and 13 are transferred to the side.
In this manner, a transfer plate on which the source / drain electrodes 12 and 13 covered with the metal oxide films 14 and 15 are formed.

次に、図6(9)に示すように、版印刷により、上記ゲート絶縁膜17上に上記ソース・ドレイン電極12、13を形成する。すなわち、大気圧雰囲気で例えば5kPaの圧力をかけて、ソース・ドレイン電極12、13をゲート絶縁膜17側に30秒間、押圧する。上記第2支持基板42より上記ゲート絶縁膜17上に上記ソース・ドレイン電極12、13を転写して、上記ソース・ドレイン電極12、13より上記第2支持基板42を外す。このとき金酸化物の金属酸化物膜14、15とPDMSの第2支持基板42との密着性よりも、金酸化物の金属酸化物膜14、15と有機絶縁膜(例えばPVP)のゲート絶縁膜17との密着性の方が高いため、金からなるソース・ドレイン電極12、13は、有機絶縁膜のゲート絶縁膜17上に転写される。   Next, as shown in FIG. 6 (9), the source / drain electrodes 12 and 13 are formed on the gate insulating film 17 by plate printing. That is, the source / drain electrodes 12 and 13 are pressed against the gate insulating film 17 side for 30 seconds by applying a pressure of, for example, 5 kPa in an atmospheric pressure atmosphere. The source / drain electrodes 12 and 13 are transferred from the second support substrate 42 onto the gate insulating film 17, and the second support substrate 42 is removed from the source / drain electrodes 12 and 13. At this time, the gate insulation between the metal oxide films 14 and 15 of gold oxide and the organic insulating film (for example, PVP) is higher than the adhesion between the metal oxide films 14 and 15 of gold oxide and the second support substrate 42 of PDMS. Since the adhesiveness with the film 17 is higher, the source / drain electrodes 12 and 13 made of gold are transferred onto the gate insulating film 17 which is an organic insulating film.

上記有機半導体装置の第4製造方法では、ソース・ドレイン電極12、13の表面に金属酸化物膜14、15を形成したときにダメージを受けた第1支持基板41は外される。そして、金属酸化物膜14、15が形成されたソース・ドレイン電極12、13のみがゲート絶縁膜17上に転写されて形成されるので、ゲート絶縁膜17表面にダメージ、例えばVthシフトの原因となるダメージが生じることはない。よって、Vthシフトが抑制される。
また、ソース・ドレイン電極12、13表面に金属酸化物膜14、15が形成されて、かつゲート絶縁膜17表面にダメージが生じないのでVthシフトが抑制され、駆動能力の低下、ヒステリシスの発生といった問題が回避できる。すなわち、駆動能力を向上させることができ、ヒステリシスの発生を防ぐことができるので、トランジスタ特性を向上させることができる。
In the fourth method for manufacturing an organic semiconductor device, the first support substrate 41 damaged when the metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13 is removed. Since only the source / drain electrodes 12 and 13 on which the metal oxide films 14 and 15 are formed are transferred onto the gate insulating film 17, the surface of the gate insulating film 17 is damaged, for example, causing Vth shift. No damage will occur. Therefore, the Vth shift is suppressed.
Further, since the metal oxide films 14 and 15 are formed on the surfaces of the source / drain electrodes 12 and 13 and the surface of the gate insulating film 17 is not damaged, the Vth shift is suppressed, the driving ability is reduced, and hysteresis is generated. The problem can be avoided. That is, the driving ability can be improved and the occurrence of hysteresis can be prevented, so that the transistor characteristics can be improved.

また、版印刷を用いるので、高精細、大面積プロセスに対応できる。さらに、第1支持基板41上でソース・ドレイン電極12、13の酸化工程を行うことができるので、プロセスマージンが大きい。例えば、強い酸化条件にも対応できる。   In addition, since plate printing is used, it is possible to cope with high definition and large area processes. Further, since the source / drain electrodes 12 and 13 can be oxidized on the first support substrate 41, the process margin is large. For example, it can cope with strong oxidation conditions.

上記第1実施の形態の有機半導体装置1、上記第2実施の形態の有機半導体装置2、および上記第3実施の形態〜第6実施の形態で作製された有機半導体装置は、各種電子機器に搭載されるトランジスタに用いることができる。例えば、ディスプレイのバックプレーン、RF−IDタグ、センサー、メモリー装置等の回路の一部を構成するトランジスタに用いることができる。   The organic semiconductor device 1 of the first embodiment, the organic semiconductor device 2 of the second embodiment, and the organic semiconductor devices fabricated in the third to sixth embodiments are used in various electronic devices. It can be used for a transistor to be mounted. For example, it can be used for a transistor that forms part of a circuit such as a display backplane, an RF-ID tag, a sensor, or a memory device.

1…有機半導体装置、11…基板、12,13…ソース・ドレイン電極、14,15…金属酸化物膜、16…有機半導体層、17…ゲート絶縁膜、18…ゲート電極   DESCRIPTION OF SYMBOLS 1 ... Organic semiconductor device, 11 ... Board | substrate, 12, 13 ... Source / drain electrode, 14, 15 ... Metal oxide film, 16 ... Organic-semiconductor layer, 17 ... Gate insulating film, 18 ... Gate electrode

Claims (14)

表面が絶縁性を有する基板の表面上に離間して形成されたソース・ドレイン電極と、
前記ソース・ドレイン電極の表面に形成された金属酸化物膜と、
前記基板上に形成されていて前記金属酸化物膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層と、
前記有機半導体層上に形成されたゲート絶縁膜と、
前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上に形成されたゲート電極を備えた
有機半導体装置。
Source / drain electrodes formed on the surface of a substrate having an insulating surface spaced apart from each other;
A metal oxide film formed on the surface of the source / drain electrode;
An organic semiconductor layer that is formed on the substrate and covers the source / drain electrodes on which the metal oxide film is formed;
A gate insulating film formed on the organic semiconductor layer;
An organic semiconductor device comprising a gate electrode formed on the gate insulating film above the source / drain electrodes.
前記ソース・ドレイン電極は金で形成され、
前記金属酸化物膜は金酸化物で形成されている
請求項1記載の有機半導体装置。
The source / drain electrodes are made of gold,
The organic semiconductor device according to claim 1, wherein the metal oxide film is formed of gold oxide.
前記ソース・ドレイン電極は金酸化物で形成され、
前記金属酸化物膜は金酸化物で形成されている
請求項1記載の有機半導体装置。
The source / drain electrodes are made of gold oxide,
The organic semiconductor device according to claim 1, wherein the metal oxide film is formed of gold oxide.
表面が絶縁性を有する基板の表面上に形成されたゲート電極と、
前記基板上に形成されていて前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜と、
前記ゲート電極の上方両側の前記ゲート絶縁膜上に離間して形成されたソース・ドレイン電極と、
前記ソース・ドレイン電極の表面に形成された金属酸化物膜と、
前記ゲート絶縁膜上に形成されていて前記金属酸化物膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を有し、
前記ソース・ドレイン電極が形成されていない前記ゲート絶縁膜上にポリパラキシリレン膜が形成されている
有機半導体装置。
A gate electrode formed on the surface of the substrate having an insulating surface;
A gate insulating film made of an organic insulating film formed on the substrate and covering the gate electrode;
A source / drain electrode formed on the gate insulating film on both sides above the gate electrode,
A metal oxide film formed on the surface of the source / drain electrode;
An organic semiconductor layer formed on the gate insulating film and covering the source / drain electrodes on which the metal oxide film is formed;
An organic semiconductor device, wherein a polyparaxylylene film is formed on the gate insulating film on which the source / drain electrodes are not formed.
前記ソース・ドレイン電極は金で形成され、
前記金属酸化物膜は金酸化物で形成されている
請求項4記載の有機半導体装置。
The source / drain electrodes are made of gold,
The organic semiconductor device according to claim 4, wherein the metal oxide film is made of gold oxide.
前記ソース・ドレイン電極は金酸化物で形成され、
前記金属酸化物膜は金酸化物で形成されている
請求項4記載の有機半導体装置。
The source / drain electrodes are made of gold oxide,
The organic semiconductor device according to claim 4, wherein the metal oxide film is made of gold oxide.
表面が絶縁性を有する基板の表面上に金属からなるソース・ドレイン電極を離間して形成する工程と、
前記ソース・ドレイン電極の前記金属表面を酸化させて金属酸化物膜を形成する工程と、
前記基板上に前記金属酸化物膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程と、
前記有機半導体層上にゲート絶縁膜を形成する工程と、
前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上にゲート電極を形成する工程を有する
有機半導体装置の製造方法。
Forming a source / drain electrode made of a metal on a surface of a substrate having an insulating surface;
Oxidizing the metal surface of the source / drain electrode to form a metal oxide film;
Forming an organic semiconductor layer covering the source / drain electrodes on which the metal oxide film is formed on the substrate;
Forming a gate insulating film on the organic semiconductor layer;
A method of manufacturing an organic semiconductor device, comprising: forming a gate electrode on the gate insulating film above the source / drain electrodes.
表面が絶縁性を有する基板の表面上にゲート電極を形成する工程と、
前記基板上に前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜を形成する工程と、
前記ゲート電極の上方両側の前記ゲート絶縁膜上に金属からなるソース・ドレイン電極を離間して形成する工程と、
前記ソース・ドレイン電極の表面を酸化させて金属酸化物膜を形成する工程と、
前記ソース・ドレイン電極が形成されていない前記ゲート絶縁膜表面のダメージ層を処理する工程と、
前記ダメージ層を処理した前記ゲート絶縁膜上に前記金属酸化物膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程を有する
有機半導体装置の製造方法。
Forming a gate electrode on the surface of the substrate having an insulating surface;
Forming a gate insulating film made of an organic insulating film covering the gate electrode on the substrate;
Forming a source / drain electrode made of metal on the gate insulating film on both sides above the gate electrode,
Oxidizing the surface of the source / drain electrode to form a metal oxide film;
Treating the damaged layer on the surface of the gate insulating film where the source / drain electrodes are not formed;
The manufacturing method of the organic-semiconductor device which has the process of forming the organic-semiconductor layer which coat | covers the said source / drain electrode in which the said metal oxide film was formed on the said gate insulating film which processed the said damage layer.
前記ダメージ層を処理する工程は、前記ソース・ドレイン電極が形成されていない前記ゲート絶縁膜上にポリパラキシリレン膜を形成する
請求項8記載の有機半導体装置の製造方法。
The method of manufacturing an organic semiconductor device according to claim 8, wherein the step of treating the damaged layer forms a polyparaxylylene film on the gate insulating film on which the source / drain electrodes are not formed.
前記ダメージ層を処理する工程は、前記ソース・ドレイン電極が形成されていない前記ゲート絶縁膜上をシランカップリング剤により脱水処理をする
請求項8記載の有機半導体装置の製造方法。
The method for manufacturing an organic semiconductor device according to claim 8, wherein in the step of processing the damaged layer, a dehydration process is performed on the gate insulating film on which the source / drain electrodes are not formed with a silane coupling agent.
表面が絶縁性を有する基板の表面上にゲート電極を形成する工程と、
前記基板上に前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜を形成する工程と、
前記ゲート電極の上方両側の前記ゲート絶縁膜上にソース・ドレイン電極が形成される領域に開口部を設けたレジストパターンを形成する工程と、
前記レジストパターンをマスクにした金属成膜により前記ゲート絶縁膜上に金属からなる前記ソース・ドレイン電極を形成する工程と、
前記レジストパターンを形成した状態で前記ソース・ドレイン電極の表面を酸化させて金属酸化物膜を形成する工程と、
前記金属成膜時に前記レジストパターン上に形成された金属膜とともに前記レジストパターンを除去する工程と、
前記ゲート絶縁膜上に前記金属酸化物膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程を有する
有機半導体装置の製造方法。
Forming a gate electrode on the surface of the substrate having an insulating surface;
Forming a gate insulating film made of an organic insulating film covering the gate electrode on the substrate;
Forming a resist pattern having openings in regions where source / drain electrodes are formed on the gate insulating film on both sides above the gate electrode;
Forming the source / drain electrodes made of metal on the gate insulating film by metal film formation using the resist pattern as a mask;
Forming a metal oxide film by oxidizing the surface of the source / drain electrode with the resist pattern formed;
Removing the resist pattern together with the metal film formed on the resist pattern during the metal film formation;
The manufacturing method of the organic-semiconductor device which has the process of forming the organic-semiconductor layer which coat | covers the said source / drain electrode in which the said metal oxide film was formed on the said gate insulating film.
前記レジストパターンを逆テーパ形状に形成する
請求項11記載の有機半導体装置の製造方法。
The method of manufacturing an organic semiconductor device according to claim 11, wherein the resist pattern is formed in a reverse taper shape.
前記ソース・ドレイン電極の表面を酸化させる処理は、酸素プラズマ処理もしくはUVオゾン処理による
請求項11または請求項12記載の有機半導体装置の製造方法。
The method for manufacturing an organic semiconductor device according to claim 11 or 12, wherein the treatment for oxidizing the surface of the source / drain electrode is performed by oxygen plasma treatment or UV ozone treatment.
表面が絶縁性を有する基板の表面上にゲート電極を形成する工程と、
前記基板上に前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜を形成する工程と、
前記ゲート電極の上方両側の前記ゲート絶縁膜上に表面を酸化させて金属酸化物膜を形成した金属からなるソース・ドレイン電極を形成する工程と、
前記ゲート絶縁膜上に前記金属酸化物膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程を有し、
前記ゲート絶縁膜上に表面を酸化させて金属酸化物膜を形成した金属からなるソース・ドレイン電極を形成する工程は、
第1支持基板上に金属からなるソース・ドレイン電極を離間して形成する工程と、
前記ソース・ドレイン電極の表面を酸化させて金属酸化物膜を形成する工程と、
前記金属酸化物膜表面に第2支持基板を押し付けて、前記金属酸化物膜が形成された前記ソース・ドレイン電極を該第2支持基板に転写して、ソース・ドレイン電極より前記第1支持基板を外す工程と、
前記第2支持基板より前記ゲート絶縁膜上に前記ソース・ドレイン電極を転写して、前記ソース・ドレイン電極より前記第2支持基板を外す工程を有する
有機半導体装置の製造方法。
Forming a gate electrode on the surface of the substrate having an insulating surface;
Forming a gate insulating film made of an organic insulating film covering the gate electrode on the substrate;
Forming a source / drain electrode made of metal having a metal oxide film formed by oxidizing a surface on the gate insulating film on both sides above the gate electrode;
Forming an organic semiconductor layer that covers the source / drain electrodes on which the metal oxide film is formed on the gate insulating film;
A step of forming a source / drain electrode made of metal having a metal oxide film formed by oxidizing the surface on the gate insulating film,
Forming a source / drain electrode made of metal on the first support substrate separately;
Oxidizing the surface of the source / drain electrode to form a metal oxide film;
A second support substrate is pressed against the surface of the metal oxide film, and the source / drain electrodes on which the metal oxide film is formed are transferred to the second support substrate, and the first support substrate is transferred from the source / drain electrodes. Removing the process,
A method of manufacturing an organic semiconductor device, comprising: transferring the source / drain electrodes from the second support substrate onto the gate insulating film and removing the second support substrate from the source / drain electrodes.
JP2009011690A 2009-01-22 2009-01-22 Organic semiconductor device and method of manufacturing the same Pending JP2010171165A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009011690A JP2010171165A (en) 2009-01-22 2009-01-22 Organic semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009011690A JP2010171165A (en) 2009-01-22 2009-01-22 Organic semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010171165A true JP2010171165A (en) 2010-08-05

Family

ID=42703019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009011690A Pending JP2010171165A (en) 2009-01-22 2009-01-22 Organic semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010171165A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012057195A1 (en) * 2010-10-27 2012-05-03 住友化学株式会社 Organic thin film transistor having a laminate structure source and drain electrode
JP2012155832A (en) * 2011-01-07 2012-08-16 Nhk Spring Co Ltd Manufacturing method of piezoelectric element, piezoelectric element, piezoelectric actuator, and head suspension
CN102655213A (en) * 2011-03-02 2012-09-05 中国科学院微电子研究所 Semiconductor device structure and preparation method thereof
JP2013004564A (en) * 2011-06-13 2013-01-07 Sony Corp Thin film transistor, manufacturing method of the same, and electronic apparatus
JP2013016613A (en) * 2011-07-04 2013-01-24 Sony Corp Electronic device and semiconductor device manufacturing method
JP2014508401A (en) * 2011-01-17 2014-04-03 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Method for etching a micro electrical membrane using a laser beam
JP2014096454A (en) * 2012-11-08 2014-05-22 Tokyo Electron Ltd Method of manufacturing organic semiconductor element, method of forming insulator film, and solution
KR20190093630A (en) * 2016-12-12 2019-08-09 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 How to Form and Stack

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217391A (en) * 2001-01-23 2002-08-02 Seiko Epson Corp Method for manufacturing laminate and semiconductor device
JP2005228968A (en) * 2004-02-13 2005-08-25 Sharp Corp Field effect transistor, and image display device and semiconductor device using the transistor
JP2007115944A (en) * 2005-10-21 2007-05-10 Victor Co Of Japan Ltd Organic thin film transistor
JP2008186885A (en) * 2007-01-29 2008-08-14 Sony Corp Thin-film semiconductor device and its manufacturing method
JP2008244362A (en) * 2007-03-28 2008-10-09 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device, semiconductor circuit, electro-optical device, and electronic device
JP2008251888A (en) * 2007-03-30 2008-10-16 Sony Corp Pattern forming method and manufacturing method of electronic element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217391A (en) * 2001-01-23 2002-08-02 Seiko Epson Corp Method for manufacturing laminate and semiconductor device
JP2005228968A (en) * 2004-02-13 2005-08-25 Sharp Corp Field effect transistor, and image display device and semiconductor device using the transistor
JP2007115944A (en) * 2005-10-21 2007-05-10 Victor Co Of Japan Ltd Organic thin film transistor
JP2008186885A (en) * 2007-01-29 2008-08-14 Sony Corp Thin-film semiconductor device and its manufacturing method
JP2008244362A (en) * 2007-03-28 2008-10-09 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device, semiconductor circuit, electro-optical device, and electronic device
JP2008251888A (en) * 2007-03-30 2008-10-16 Sony Corp Pattern forming method and manufacturing method of electronic element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
B. STADLOBER ET AL.: "Orders-of-Magnitude Reduction of the Contact Resistance in Short-Channel Hot Embossed Organic Thin F", ADVANCED FUNCTIONAL MATERIALS, vol. Vol.17, p.2687-2692, JPN6013049433, 2007, ISSN: 0002648857 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012057195A1 (en) * 2010-10-27 2012-05-03 住友化学株式会社 Organic thin film transistor having a laminate structure source and drain electrode
US10431245B2 (en) 2011-01-07 2019-10-01 Nhk Spring Co., Ltd. Piezoelectric element having polymer coating, piezoelectric actuator using said piezoelectric element, and head suspension using said piezoelectric actuator
JP2012155832A (en) * 2011-01-07 2012-08-16 Nhk Spring Co Ltd Manufacturing method of piezoelectric element, piezoelectric element, piezoelectric actuator, and head suspension
US9318135B2 (en) 2011-01-07 2016-04-19 Nhk Spring Co., Ltd. Method of manufacturing piezoelectric element
JP2014508401A (en) * 2011-01-17 2014-04-03 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Method for etching a micro electrical membrane using a laser beam
CN102655213A (en) * 2011-03-02 2012-09-05 中国科学院微电子研究所 Semiconductor device structure and preparation method thereof
JP2013004564A (en) * 2011-06-13 2013-01-07 Sony Corp Thin film transistor, manufacturing method of the same, and electronic apparatus
JP2013016613A (en) * 2011-07-04 2013-01-24 Sony Corp Electronic device and semiconductor device manufacturing method
JP2014096454A (en) * 2012-11-08 2014-05-22 Tokyo Electron Ltd Method of manufacturing organic semiconductor element, method of forming insulator film, and solution
CN110249441A (en) * 2016-12-12 2019-09-17 原子能和辅助替代能源委员会 Form the method and stack layer of stack layer
KR20190093630A (en) * 2016-12-12 2019-08-09 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 How to Form and Stack
KR102495157B1 (en) * 2016-12-12 2023-02-01 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 How to form a stack and stack
CN110249441B (en) * 2016-12-12 2023-05-05 原子能和辅助替代能源委员会 Method of forming a stacked layer and stacked layer

Similar Documents

Publication Publication Date Title
JP2010171165A (en) Organic semiconductor device and method of manufacturing the same
JP6206729B2 (en) Thin film transfer method
JP4831406B2 (en) Manufacturing method of semiconductor device
US20110117695A1 (en) Fabrication method of organic thin-film transistors
JP2010527508A5 (en)
CN101595568B (en) Thin film semiconductor device fabrication method and thin film semiconductor device
JP2009105413A (en) Method for forming conductive pattern, and thin film transistor using the same and method for manufacturing the same
US20140124737A1 (en) Carbon nanotube network thin-film transistors on flexible/stretchable substrates
TWI677104B (en) Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor
JP5565038B2 (en) FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
US9263686B2 (en) Method of manufacturing organic thin film transistor having organic polymer insulating layer
JP5055719B2 (en) Method for forming laminated structure comprising insulating layer and organic semiconductor layer, organic field effect transistor and method for manufacturing the same
US9023683B2 (en) Organic semiconductor transistor with epoxy-based organic resin planarization layer
JP2009239033A (en) Method of manufacturing organic thin-film transistor and/or organic thin-film transistor array, organic thin-film transistor, and organic thin-film transistor array
JP2007027525A (en) Method of manufacturing semiconductor device, semiconductor device, and method of forming insulation film
JP5891625B2 (en) Organic semiconductor device manufacturing method and organic semiconductor device
JP2008071958A (en) Organic thin-film transistor and manufacturing method therefor
JP2012169404A (en) Method for manufacturing thin film transistor
JP5817402B2 (en) Thin film transistor manufacturing method
JP4984458B2 (en) Semiconductor device
JP2007053147A (en) Organic semiconductor device and its manufacturing method
JP2011003753A (en) Field effect transistor
Ahmed et al. Fabrication of carbon nanotube field effect transistor (CNTFET) using aerosol jet system for flexible electronic devices
JP5644065B2 (en) Field effect transistor

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408