JP2010171096A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2010171096A JP2010171096A JP2009010547A JP2009010547A JP2010171096A JP 2010171096 A JP2010171096 A JP 2010171096A JP 2009010547 A JP2009010547 A JP 2009010547A JP 2009010547 A JP2009010547 A JP 2009010547A JP 2010171096 A JP2010171096 A JP 2010171096A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- base electrode
- heat transfer
- heat
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置に係わり、特に車両用回転発電機等において大電流の整流に好適に用いられるパワー半導体装置に関するものである。 The present invention relates to a semiconductor device, and more particularly to a power semiconductor device suitably used for rectification of a large current in a vehicular rotary generator or the like.
パワー半導体装置は、モータ・発電機等の電気機器の制御や電力を変換するために用いられる大電力の半導体装置である。近年、電気機器に対する省エネ・環境負荷低減の要求などから、パワー半導体装置の需要が急伸している。また、当該電気機器の高効率化や大容量化のため、パワー半導体装置の使用環境は高電圧・大電流化(大電力化)がさらに進展し、要求される使用温度条件なども益々厳しくなってきている。このような背景の下、長期間使用されるパワー半導体装置にとっては信頼性の低下を引き起こさないことが重要であり、特に、電子部材同士の接合層(例えば、はんだ接合層)での信頼性確保(例えば、該接合層が破損しないこと)が重要な課題となっている。 The power semiconductor device is a high-power semiconductor device used to control electric devices such as motors and generators and to convert electric power. In recent years, the demand for power semiconductor devices has been rapidly increasing due to demands for energy saving and environmental load reduction for electric devices. In addition, due to the high efficiency and large capacity of the electrical equipment, the operating environment of power semiconductor devices has further increased with higher voltage and higher current (higher power), and the required operating temperature conditions have become increasingly severe. It is coming. Under such circumstances, it is important for power semiconductor devices that are used for a long period of time not to cause a decrease in reliability. In particular, ensuring reliability in a bonding layer (for example, a solder bonding layer) between electronic members. (For example, the bonding layer is not damaged) is an important issue.
パワー半導体装置の一種であり車両用回転発電機等に用いられる整流装置は、一般的に、半導体チップと該半導体チップを挟んで対向する一対の電極とがはんだ接合で積層され、該積層がシリコン樹脂等で封止された構造となっている。上述したように、パワー半導体装置は高電圧・大電流(大電力)で動作させられることが多いため、動作中は半導体チップなどに大量のジュール熱が発生し200℃以上の高温になることもある。一方、停止中は周囲環境温度まで冷却される。すなわち、パワー半導体装置は各種半導体装置の中で動作・停止間の温度差が特に大きいという事情があり、その結果、半導体装置内部に大きな熱応力が繰返し生じる。具体的には、半導体チップの主材質であるシリコン(Si、線膨張係数:約3×10-6/℃)と電極の主材質である銅(Cu、線膨張係数:約17×10-6/℃)との熱膨張差に起因する熱応力が生じる。 A rectifier used as a type of power semiconductor device and used in a vehicular rotary generator or the like is generally a semiconductor chip and a pair of electrodes facing each other across the semiconductor chip are laminated by solder bonding, and the lamination is made of silicon. The structure is sealed with resin or the like. As described above, power semiconductor devices are often operated at a high voltage and a large current (high power). Therefore, during operation, a large amount of Joule heat is generated in a semiconductor chip or the like, resulting in a high temperature of 200 ° C. or higher. is there. On the other hand, it is cooled down to the ambient temperature during stoppage. That is, the power semiconductor device has a particularly large temperature difference between operation and stop among various semiconductor devices, and as a result, a large thermal stress is repeatedly generated inside the semiconductor device. Specifically, silicon (Si, linear expansion coefficient: about 3 × 10 −6 / ° C.), which is the main material of the semiconductor chip, and copper (Cu, linear expansion coefficient: about 17 × 10 −6 ), which is the main material of the electrode. / ° C), resulting in thermal stress due to the difference in thermal expansion.
この繰返しの熱応力は、機械的強度が比較的低いはんだ接合層に剪断応力を生じさせ疲労亀裂を発生させる要因となりやすい。はんだ接合層での疲労亀裂の発生・進展(すなわち疲労破壊)は、半導体チップにおける導電障害や放熱障害を引き起こし、パワー半導体装置の機能停止を誘発する恐れがある。したがって、はんだ接合層の疲労破壊を防止するためには、電子部材(例えば、半導体チップ・電極)の熱膨張差に起因する剪断応力をいかに低減するかが肝要である。 This repeated thermal stress tends to cause a shearing stress in a solder joint layer having a relatively low mechanical strength and cause fatigue cracks. The occurrence / progress of fatigue cracks (that is, fatigue failure) in the solder joint layer may cause a conduction failure or a heat radiation failure in the semiconductor chip, and may cause the power semiconductor device to stop functioning. Therefore, in order to prevent fatigue failure of the solder joint layer, it is important to reduce the shear stress caused by the difference in thermal expansion of the electronic member (for example, semiconductor chip / electrode).
はんだ接合層に掛かる剪断応力を低減する構造として、例えば特許文献1に示されるような構造が提案されている。特許文献1では、半導体チップと第1の電極との間、該半導体チップと第2の電極との間に、線膨張係数が半導体チップの線膨張係数より大きく、かつ第1および第2の電極材料の線膨張係数よりも小さい材料からなる応力緩衝板を設けた整流装置が開示されている。
As a structure for reducing the shear stress applied to the solder joint layer, for example, a structure as shown in
また、特許文献2には次のような構造の半導体整流素子が提案されている。特許文献2では、整流機能を有する半導体チップを、その一主面の電極でわん状の金属製放熱容器の内底にはんだ接合させ、一方その他主面の電極でリード線の一端にはんだ接合させるとともに、該放熱容器内を樹脂封止した半導体整流素子において、該放熱容器が銅とコバールと銅の3層クラッド材からなる半導体整流素子が開示されている。 Patent Document 2 proposes a semiconductor rectifier element having the following structure. In Patent Document 2, a semiconductor chip having a rectifying function is soldered to the inner bottom of a bowl-shaped metal heat dissipation container with an electrode on one main surface, and soldered to one end of a lead wire with an electrode on the other main surface. In addition, a semiconductor rectifying element in which the inside of the heat dissipation container is resin-sealed, the semiconductor rectification element is disclosed in which the heat dissipation container is made of a three-layer clad material of copper, Kovar, and copper.
自動車における近年の急速な電装化によって、車両用回転発電機等の電力容量は増大傾向にあり、それに伴いパワー半導体装置における発熱量が増大し、半導体装置内部の熱負荷と熱応力も増加傾向にある。これに対し、特許文献1に記載の半導体装置は、半導体チップと両電極との間に応力緩衝板を設けて線膨張係数差に起因する剪断応力を緩和しているが、該応力緩衝板の熱伝導率が低いことから半導体チップからの放熱性が低下するため、更なる発熱量の増大に対処することが困難である。また、特許文献2に記載の半導体整流素子は、放熱容器としてシリコンの線膨張係数に近い銅とコバールと銅とのクラッド材を使用することではんだ接合層に掛かる剪断応力を緩和しているが、クラッド材中のコバールの熱伝導率が低いことから放熱容器の厚さ方向の放熱性が低下するため、特許文献1に記載の半導体装置と同様に、更なる発熱量の増大に対処することが困難である。
Due to the rapid electrification of automobiles in recent years, the power capacity of vehicular rotary generators and the like has been increasing, and accordingly, the amount of heat generated in power semiconductor devices has increased, and the heat load and thermal stress inside the semiconductor devices have also been increasing. is there. In contrast, in the semiconductor device described in
すなわち、従来の半導体装置(整流装置等のパワー半導体装置)と同等以上の信頼性の確保と大電力化への対応をしていくには、これまで以上の対策が必要である。従って、本発明の目的は、高い応力緩和性能と放熱性能を両立させることによって、高い信頼性と大電力化への対応性とを兼ね備えた半導体装置を提供することにある。 That is, in order to ensure reliability equal to or higher than that of a conventional semiconductor device (a power semiconductor device such as a rectifier) and to cope with an increase in power, further measures are required. Accordingly, an object of the present invention is to provide a semiconductor device having both high reliability and high power handling capability by making high stress relaxation performance and heat dissipation performance compatible.
本発明は、上記目的を達成するため、半導体チップと前記半導体チップを挟んで対向するベース電極ならびにリード電極とそれらを電気的に接合する接合層とが積層された半導体装置であり、前記ベース電極に放熱部材を当接させて使用される半導体装置であって、
前記ベース電極は伝熱部と熱膨張拘束部との積層体で構成されており、前記半導体チップは前記接合層を介して前記ベース電極の前記伝熱部と接合されており、前記伝熱部が前記放熱部材に当接することを特徴とする半導体装置を提供する。
In order to achieve the above object, the present invention provides a semiconductor device in which a semiconductor chip and a base electrode opposed to each other with the semiconductor chip interposed therebetween, and a lead electrode and a bonding layer that electrically connects them are stacked, and the base electrode A semiconductor device used by contacting a heat radiating member to
The base electrode is composed of a laminated body of a heat transfer portion and a thermal expansion restraint portion, and the semiconductor chip is bonded to the heat transfer portion of the base electrode via the bonding layer, and the heat transfer portion A semiconductor device, wherein the semiconductor device is in contact with the heat dissipating member.
また、本発明は、上記目的を達成するため、上記の本発明に係る半導体装置において、以下のような改良や変更を加えることができる。
(1)前記ベース電極の前記伝熱部は、前記半導体チップが接合され前記ベース電極の面内方向に伝熱する第1の伝熱部と、前記ベース電極の厚さ方向に伝熱する第2の伝熱部とを有する。
(2)前記ベース電極の前記伝熱部は、前記第2の伝熱部と接続され前記ベース電極の面内方向に伝熱する第3または第4の伝熱部を更に有する。
(3)前記ベース電極の前記熱膨張拘束部が、前記ベース電極の内部に埋設されている。
(4)前記ベース電極は、底部と前記底部の外縁上に形成された壁部とを有し全体として凹形状をしている。
(5)前記ベース電極の前記熱膨張拘束部は、その線膨張係数が12×10-6/℃以下である材料からなる。
(6)前記ベース電極の前記熱膨張拘束部は、モリブデン(Mo),タングステン(W),鉄−ニッケル合金(Fe-Ni合金),または鉄−ニッケル−コバルト合金(Fe-Ni-Co合金)からなる。
(7)前記ベース電極の前記伝熱部は、その熱伝導率が150 W/m・K以上である材料からなる。
(8)前記ベース電極の前記伝熱部は、銅(Cu),アルミニウム(Al),またはそれらの1を主要構成元素とする合金からなる。
(9)前記接合層は、錫(Sn)と銅(Cu)を主要構成元素としCu濃度が7質量%以下であり鉛(Pb)を含まない合金からなる。
In order to achieve the above object, the present invention can make the following improvements and changes in the semiconductor device according to the present invention.
(1) The heat transfer portion of the base electrode includes a first heat transfer portion that is bonded to the semiconductor chip and transfers heat in an in-plane direction of the base electrode, and a heat transfer portion that transfers heat in the thickness direction of the base electrode. 2 heat transfer sections.
(2) The heat transfer portion of the base electrode further includes a third or fourth heat transfer portion that is connected to the second heat transfer portion and transfers heat in an in-plane direction of the base electrode.
(3) The thermal expansion restraining portion of the base electrode is embedded in the base electrode.
(4) The base electrode has a bottom part and a wall part formed on the outer edge of the bottom part, and has a concave shape as a whole.
(5) The thermal expansion restricting portion of the base electrode is made of a material having a linear expansion coefficient of 12 × 10 −6 / ° C. or less.
(6) The thermal expansion restraint portion of the base electrode is made of molybdenum (Mo), tungsten (W), iron-nickel alloy (Fe-Ni alloy), or iron-nickel-cobalt alloy (Fe-Ni-Co alloy). Consists of.
(7) The heat transfer portion of the base electrode is made of a material having a thermal conductivity of 150 W / m · K or more.
(8) The heat transfer portion of the base electrode is made of copper (Cu), aluminum (Al), or an alloy containing one of them as a main constituent element.
(9) The bonding layer is made of an alloy containing tin (Sn) and copper (Cu) as main constituent elements and having a Cu concentration of 7% by mass or less and no lead (Pb).
本発明によれば、パワー半導体装置において高い応力緩和性能と放熱性能を両立させることができ、高い信頼性と大電力化への対応性とを兼ね備えた半導体装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the high stress relaxation performance and heat dissipation performance can be made compatible in a power semiconductor device, and the semiconductor device which has high reliability and the response | compatibility to high power can be provided.
はじめに、従来の半導体装置について簡単に説明する。図9は、従来の半導体装置の1例を示す縦断面模式図である。従来のパワー半導体装置600は、例えば、半導体チップ10と、半導体チップ10を挟んで対向する一対の電極(ベース電極61ならびにリード電極12)と、それらを電気的に接合する接合層(第1の接合層63および第2の接合層64)とが積層され、略全体が封止材15で封止される構造を有している。該半導体装置600は、ベース電極61に放熱部材16を当接させて使用される。なお、図9においては、ベース電極61は底部611と該底部の外縁上に形成された壁部612とを有する全体として凹形状の電極であり、リード電極12はリード部12aと接触面積を拡大するための電極部12bとからなる電極の場合を示した。
First, a conventional semiconductor device will be briefly described. FIG. 9 is a schematic longitudinal sectional view showing an example of a conventional semiconductor device. A conventional
前述したように、従来の半導体装置600は、ベース電極61が銅素材61aとコバール素材61bと銅素材61cとの3層クラッド材からなっている。銅−コバール−銅の3層クラッド材は、銅素材単体に比較して0〜200℃までの線膨張係数が小さいことから、半導体装置の温度変化に伴う熱膨張差を吸収し、第1の接合層63に掛かる剪断応力(熱衝撃)を低減できるとされている。しかしながら、該3層クラッド材に用いられるコバール素材61bの熱伝導率(約17 W/m・K)は、銅素材61a・61cの熱伝導率(約400 W/m・K)よりも著しく小さいことから、該3層クラッド材の厚さ方向の熱伝導が阻害される問題がある。これは、半導体装置の電力容量を増大させる場合(すなわち、半導体チップでの発熱量が増大する場合)に温度変化量(温度振幅)も増大し、結果として熱膨張差に起因する疲労亀裂を誘発することにつながる。
As described above, in the
そこで、上記のような従来の半導体装置に加えて、半導体チップで発生した熱を積極的に外部へ放出(伝達)することができれば、半導体装置の温度変化量(温度振幅)自体を縮小することができ、その結果、接合層に掛かる剪断応力をさらに低減することができると考えた。本発明は、半導体装置における熱応力・熱伝達に関する発明者らの精力的な調査・研究により完成したものである。 Therefore, in addition to the conventional semiconductor device as described above, if the heat generated in the semiconductor chip can be positively released (transmitted) to the outside, the temperature change amount (temperature amplitude) of the semiconductor device itself can be reduced. As a result, it was considered that the shear stress applied to the bonding layer could be further reduced. The present invention has been completed by the inventors' extensive research and research on thermal stress and heat transfer in semiconductor devices.
以下、図を参照しながら本発明に係る実施の形態を説明する。ただし、本発明はここで取り上げた実施の形態に限定されることはなく、適宜組み合わせてもよい。なお、図面中で同義の部分には同一の符号を付して重複する説明を省略する。 Hereinafter, embodiments according to the present invention will be described with reference to the drawings. However, the present invention is not limited to the embodiment taken up here, and may be appropriately combined. In addition, the same code | symbol is attached | subjected to the part which is synonymous in drawing, and the overlapping description is abbreviate | omitted.
〔本発明の第1の実施形態〕
(半導体装置の構造)
図1は、本発明の第1の実施形態に係る半導体装置の1例を示す縦断面模式図である。本実施形態に係るパワー半導体装置100は、従来のパワー半導体装置600と同様に、半導体チップ10と、半導体チップ10を挟んで対向する一対の電極(ベース電極11Aならびにリード電極12)と、それらを電気的に接合する接合層(第1の接合層13および第2の接合層14)とが積層され、略全体が封止材15で封止される構造を有しており、ベース電極11Aに放熱部材16を当接させて使用される。また、ベース電極11Aは、第1の熱膨張拘束部11aと伝熱部11bと第2の熱膨張拘束部11cとの積層体で構成されている。
[First embodiment of the present invention]
(Structure of semiconductor device)
FIG. 1 is a schematic longitudinal sectional view showing an example of a semiconductor device according to the first embodiment of the present invention. Similar to the conventional
一方、図1に示すように、本実施形態に係るパワー半導体装置100は、半導体チップ10が第1の接合層13を介して伝熱部11bと接合されており、該伝熱部11bが放熱部材16に当接している点で従来のパワー半導体装置600と異なる。なお、図1においては、3層構造のベース電極11Aを記載しているが、3層構造に限定されるものではなく4層以上の構造であってもよい。また、同図中、ベース電極11Aは底部111と該底部の外縁上に形成された壁部112とを有する全体として凹形状の電極であり、リード電極12はリード部12aと接触面積を拡大するための電極部12bとからなる電極の場合を示したが、壁部112や電極部12bが無くても構わない。
On the other hand, as shown in FIG. 1, in the
図2は、本発明の第1の実施形態に係る半導体装置の他の例を示す縦断面模式図である。なお、図2においては、放熱部材16の図示を省略した。図2(a)は、ベース電極11Bが第1の熱膨張拘束部11aと伝熱部11bと第2の熱膨張拘束部11cと副伝熱部11dとの積層体の4層構造で構成されている例(本実施形態に係るパワー半導体装置101)である。図2(b)は、ベース電極11Cが第1の熱膨張拘束部11eと伝熱部11fと第2の熱膨張拘束部11cとの積層体で、第1の熱膨張拘束部11eが壁部112の外周側に形成されている例(本実施形態に係るパワー半導体装置102)である。図2(c)は、ベース電極11Dが第1の熱膨張拘束部11gと伝熱部11hと第2の熱膨張拘束部11cとの積層体で、壁部112が第1の熱膨張拘束部11gのみで構成されている例(本実施形態に係るパワー半導体装置103)である。図2(d)は、ベース電極11Eが第1の熱膨張拘束部11iと伝熱部11jと第2の熱膨張拘束部11cとの積層体で、壁部112が無い構造例(本実施形態に係るパワー半導体装置104)である。
FIG. 2 is a schematic longitudinal sectional view showing another example of the semiconductor device according to the first embodiment of the present invention. In FIG. 2, illustration of the
熱膨張拘束部11a,11c,11e,11g,11iは、その線膨張係数が12×10-6℃-1以下である材料を用いることが望ましい。具体的には、Mo(線膨張係数:約5×10-6/℃), W(線膨張係数:約4.5×10-6/℃),Fe-Ni合金(例えば、Fe-42%Ni合金、線膨張係数:約5×10-6/℃や、Fe-36%Ni合金、線膨張係数:約1.2×10-6/℃), CuとMoの複合材(等価線膨張係数:例えば約7×10−6℃−1),Fe-Ni-Co合金(例えば、Fe-29%Ni-17%Co合金、線膨張係数:約5×10-6/℃)等を好ましく用いることができる。なお、第1の熱膨張拘束部と第2の熱膨張拘束部とは同じ材料を用いる必要はなく適宜選択できる。
Thermal
一方、伝熱部11b,11d,11f,11h,11jの材料としては、その熱伝導率が150 W/m・K以上の金属であることが望ましい。具体的には、Cu(熱伝導率:約400 W/m・K),Al(熱伝導率:約240 W/m・K),またはそれらの1を主要構成元素とする合金(例えば、C194やA6101等)を好ましく用いることができる。なお、ベース電極における第1の熱膨張拘束部と伝熱部と第2の熱膨張拘束部との厚さ比率(または体積比率)や壁部の高さ・厚さの寸法は、それぞれ選定された材料の物性値や半導体チップの消費電力(設計運転温度)などに応じて適宜設計される。
On the other hand, the material of the
本実施形態に係るパワー半導体装置100〜104は、伝熱部に対して第1の熱膨張拘束部と第2の熱膨張拘束部とを設けることによって、温度上昇時におけるベース電極底部111の面内方向(半導体チップ10の面内方向、図1・図2中の水平方向)の熱膨張を制約することができ、半導体チップ10との熱膨張差が小さくなることから、第1の接合層13に掛かる剪断応力を低減することができる。加えて、伝熱部となる熱伝導率の高い金属部材に第1の接合層13を介して半導体チップ10を接合しており、かつ該伝熱部が放熱部材16に当接していることにより、半導体チップ10で発生した熱を従来よりも効率良く(熱抵抗が低い状態で)放熱部材16に伝達することができる。これにより、半導体装置全体の温度上昇を抑えかつ温度上昇に対しても応答性良く放熱し、その結果、第1の接合層13に掛かる剪断応力をさらに低減することができる。
In the
また、応力抑制部となる材料の機械的特性(例えば、Moのヤング率:約330 GPa、Wのヤング率:約410 GPa、インバー合金のヤング率:約140 GPa、コバール合金のヤング率:約130 GPa、)は、伝熱部となる金属部材の機械的特性(例えば、Cuのヤング率:約120 GPa、Alのヤング率:約70 GPa)よりも高いことから、熱膨張拘束部はベース電極に対する補強材の機能も有する。これは、ベース電極と放熱部材16とを当接させる際に(例えば、放熱部材16にベース電極を圧入させる際に)ベース電極の変形を抑制し、その結果、半導体チップ10や第1の接合層13でのクラック発生を防止する効果につながる。本実施形態に係るパワー半導体装置100〜104は、半導体チップ10が接合された伝熱部を第1の熱膨張拘束部と第2の熱膨張拘束部とで挟む構造を有することから、ベース電極の変形抑制においてより効果的である。
In addition, the mechanical properties of the material to be the stress suppressing part (for example, Mo Young's modulus: about 330 GPa, W Young's modulus: about 410 GPa, Invar alloy Young's modulus: about 140 GPa, Kovar alloy's Young's modulus: about 130 GPa) is higher than the mechanical properties of the metal member that becomes the heat transfer part (for example, Young's modulus of Cu: about 120 GPa, Young's modulus of Al: about 70 GPa). It also functions as a reinforcing material for the electrodes. This suppresses deformation of the base electrode when the base electrode is brought into contact with the heat radiating member 16 (for example, when the base electrode is press-fitted into the heat radiating member 16). As a result, the
第1の接合層13および第2の接合層14に用いられる接合材料に特段の制限は無いが、環境保護の観点から鉛フリーはんだ(例えば、SnとCuを主要構成元素としCu濃度が7質量%以下でありPbを含まない合金)を用いることは特に好ましい。また、封止材15の材料にも特段の制限は無く、通常用いられる材料(例えば、シリコン樹脂)を利用することができる。
There are no particular limitations on the bonding material used for the
(半導体装置の製造方法)
本発明に係る半導体装置の製造方法は、結果として所望の構造が形成できれば、その製造方法に限定は無く従前の方法を用いることができる。1例として、伝熱部と熱膨張拘束部との積層体であるベース電極は、板材の焼結・粉末冶金・溶着などで製造することができる。
(Method for manufacturing semiconductor device)
The manufacturing method of the semiconductor device according to the present invention is not limited as long as a desired structure can be formed as a result, and the conventional method can be used. As an example, a base electrode that is a laminate of a heat transfer section and a thermal expansion restraint section can be manufactured by sintering, powder metallurgy, welding, or the like of a plate material.
(放熱性能および応力緩和性能の解析)
図9に示した従来のパワー半導体装置600と図1に示した本実施形態に係るパワー半導体装置100とを用いて、放熱性能および応力緩和性能を比較検討した。従来のパワー半導体装置600のベース電極61における「銅素材61aの厚さ:コバール素材61bの厚さ:銅素材61cの厚さ」および本実施形態に係るパワー半導体装置100のベース電極11Aにおける「熱膨張拘束部11aの厚さ: 伝熱部11bの厚さ:熱膨張拘束部11cの厚さ」は、ともに「1:1:1」とした。その他は同じ条件になるようにした。また、半導体チップ10の発熱条件は、初期温度50℃から35 Wで発熱し続けたものとした。結果を図3・図4に示す。
(Analysis of heat dissipation performance and stress relaxation performance)
Using the conventional
図3は、従来のパワー半導体装置および第1の実施形態に係るパワー半導体装置において通電条件下で半導体チップ温度を解析した結果である。図3に示したように、第1の実施形態に係るパワー半導体装置における半導体チップ温度は、従来のパワー半導体装置におけるそれよりも5℃程度低くなった。これは、本発明の特徴によりパワー半導体装置の放熱性能が向上したことを表している。また、この温度差は、接合層(第1の接合層および第2の接合層)として鉛フリーはんだ(例えば、Sn-Cuはんだ、Sn-Ag-Cuはんだ等)を用いる場合において、非常に大きな有意差(温度マージン)と言えるものである。 FIG. 3 shows the result of analyzing the semiconductor chip temperature under energization conditions in the conventional power semiconductor device and the power semiconductor device according to the first embodiment. As shown in FIG. 3, the semiconductor chip temperature in the power semiconductor device according to the first embodiment is about 5 ° C. lower than that in the conventional power semiconductor device. This indicates that the heat dissipation performance of the power semiconductor device is improved by the feature of the present invention. In addition, this temperature difference is very large when lead-free solder (for example, Sn-Cu solder, Sn-Ag-Cu solder) is used as the bonding layer (first bonding layer and second bonding layer). This is a significant difference (temperature margin).
図4は、従来のパワー半導体装置および第1の実施形態に係るパワー半導体装置において通電条件下で第1の接合層での相当塑性ひずみ比を解析した結果である。図4に示したように、第1の実施形態に係るパワー半導体装置における第1の接合層での相当塑性ひずみ比は、従来のパワー半導体装置におけるそれの6割程度と劇的に低減されることが確認された。これは、上述した放熱性能の向上によって半導体装置全体の温度上昇を抑え、その結果、第1の接合層での相当塑性ひずみ比を低減することができたと解することができる。 FIG. 4 is a result of analyzing the equivalent plastic strain ratio in the first bonding layer under a current-carrying condition in the conventional power semiconductor device and the power semiconductor device according to the first embodiment. As shown in FIG. 4, the equivalent plastic strain ratio in the first bonding layer in the power semiconductor device according to the first embodiment is dramatically reduced to about 60% of that in the conventional power semiconductor device. It was confirmed. This can be understood that the increase in the temperature of the entire semiconductor device is suppressed by the improvement of the heat dissipation performance described above, and as a result, the equivalent plastic strain ratio in the first bonding layer can be reduced.
以上図3・図4に示したように、本実施形態に係るパワー半導体装置は、従来のパワー半導体装置に比して高い放熱性能と高い応力緩和性能とを両立させることができることが確認された。これらは、高い信頼性と大電力化への対応性とを兼ね備えたパワー半導体装置につながるものと言える。 As described above with reference to FIGS. 3 and 4, it was confirmed that the power semiconductor device according to the present embodiment can achieve both high heat dissipation performance and high stress relaxation performance as compared with the conventional power semiconductor device. . It can be said that these lead to a power semiconductor device having both high reliability and compatibility with high power.
〔本発明の第2の実施形態〕
(半導体装置の構造)
図5は、本発明の第2の実施形態に係る半導体装置の1例を示す縦断面模式図である。本実施形態に係るパワー半導体装置200は前記第1の実施形態に係る半導体装置100と略同様の構成を有し、ベース電極21が、第1の熱膨張拘束部21aと、伝熱部と、第2の熱膨張拘束部21cとの積層体で構成されている。加えて、前記伝熱部が、半導体チップ10が接合されベース電極21の面内方向に伝熱し放熱部材16に当接する第1の伝熱部21bと、ベース電極21の厚さ方向に伝熱する第2の伝熱部21dとを有することを特徴とする。
[Second Embodiment of the Present Invention]
(Structure of semiconductor device)
FIG. 5 is a schematic longitudinal sectional view showing an example of a semiconductor device according to the second embodiment of the present invention. The
本実施形態に係る半導体装置200は、第1の実施形態と同じ作用効果に加えて、ベース電極21の厚さ方向に伝熱する第2の伝熱部21dが存在することにより、ベース電極21の底部211の底面211’で当接する部材に対しても放熱することができ、より高い放熱性能を発揮することができる。なお、図5において、ベース電極21は底部211と該底部の外縁上に形成された壁部212とを有する全体として凹形状の電極であり、リード電極12はリード部12aと接触面積を拡大するための電極部12bとからなる電極の場合を示したが、第1の実施形態と同様な変形をしてもよい(図2参照)。また、本実施形態に係る半導体装置の製造方法も、特段の限定は無く従前の方法を用いることができる。
In the
〔本発明の第3の実施形態〕
(半導体装置の構造)
図6は、本発明の第3の実施形態に係る半導体装置の1例を示す縦断面模式図である。本実施形態に係るパワー半導体装置300は、前記第2の実施形態に係る半導体装置200に加えて、ベース電極31が、第1の熱膨張拘束部31aと、伝熱部と、第2の熱膨張拘束部31cとの積層体で構成され、前記伝熱部が、半導体チップ10が接合されベース電極31の面内方向に伝熱し放熱部材16に当接する第1の伝熱部31bと、ベース電極31の厚さ方向に伝熱する第2の伝熱部31dと、前記第2の伝熱部31dと接続されベース電極31の面内方向に伝熱し放熱部材16に当接する第3の伝熱部31eとを有することを特徴とする。
[Third embodiment of the present invention]
(Structure of semiconductor device)
FIG. 6 is a schematic longitudinal sectional view showing an example of a semiconductor device according to the third embodiment of the present invention. In the
本実施形態に係る半導体装置300は、第1・第2の実施形態と同じ作用効果に加えて、第3の伝熱部31eが存在することにより、第2の伝熱部31dを介して伝わった熱がベース電極31の底部311の底面311’で当接する部材と放熱部材16とに対して放熱することができ、更に高い放熱性能を発揮することができる。なお、図6において、ベース電極31は底部311と該底部の外縁上に形成された壁部312とを有する全体として凹形状の電極であり、リード電極12はリード部12aと接触面積を拡大するための電極部12bとからなる電極の場合を示したが、第1の実施形態と同様な変形をしてもよい(図2参照)。また、本実施形態に係る半導体装置の製造方法も、特段の限定は無く従前の方法を用いることができる。
The
〔本発明の第4の実施形態〕
(半導体装置の構造)
図7は、本発明の第4の実施形態に係る半導体装置の1例を示す断面模式図であり、(a)は縦断面模式図、(b)は(a)中のA−A線で切断した横断面模式図である。本実施形態に係るパワー半導体装置400は、前記第3の実施形態に係る半導体装置300と略同様の構成を有し、ベース電極41が、第1の熱膨張拘束部41aと、伝熱部と、第2の熱膨張拘束部41cとの積層体で構成され、前記伝熱部が、半導体チップ10が接合されベース電極41の面内方向に伝熱し放熱部材16に当接する第1の伝熱部41bと、ベース電極41の厚さ方向に伝熱する第2の伝熱部41dと、ベース電極41の厚さ方向に伝熱し放熱部材16に当接する第3の伝熱部41d’と、前記第2・第3の伝熱部41d・41d’と接続されベース電極41の面内方向に伝熱し放熱部材16に当接する第4の伝熱部41eとを有することを特徴とする。
[Fourth Embodiment of the Present Invention]
(Structure of semiconductor device)
7A and 7B are schematic cross-sectional views showing an example of a semiconductor device according to the fourth embodiment of the present invention, where FIG. 7A is a schematic vertical cross-sectional view, and FIG. 7B is an AA line in FIG. It is the cut cross-sectional schematic diagram. The
図8は、本発明の第4の実施形態に係る半導体装置の他の1例を示す断面模式図であり、(a)は縦断面模式図、(b)は(a)中のB−B線で切断した横断面模式図である。本実施形態に係るパワー半導体装置500は、ベース電極51が、第1の熱膨張拘束部51aと、伝熱部と、第2の熱膨張拘束部51cとの積層体で構成され、前記伝熱部が、半導体チップ10が接合されベース電極51の面内方向に伝熱し放熱部材16に当接する第1の伝熱部51bと、ベース電極51の厚さ方向に伝熱し放熱部材16に当接する第2の伝熱部51d’と、前記第2の伝熱部51d’と接続されベース電極51の面内方向に伝熱し放熱部材16に当接する第3の伝熱部51eとを有することを特徴とする。他の構成は、前述した第1の実施形態に係る半導体装置100と同様である。
8A and 8B are schematic cross-sectional views showing another example of the semiconductor device according to the fourth embodiment of the present invention. FIG. 8A is a schematic vertical cross-sectional view, and FIG. 8B is a cross-sectional view taken along line BB in FIG. It is a cross-sectional schematic diagram cut | disconnected by the line. In the
図7・図8に示した第4の実施形態に係る半導体装置400・500は、ともに第2の熱膨張拘束部41c・51cがベース電極41・51の内部に埋没されている構造を有する。
Both the
本実施形態に係る半導体装置400は、前述した実施形態と同じ作用効果に加えて、ベース電極41の厚さ方向に伝熱し放熱部材16に当接する第3の伝熱部41d’が存在することにより、放熱部材16に対して放熱しつつ第4の伝熱部41eに伝熱することができ、更に高い放熱性能を発揮することができる。また、本実施形態に係る半導体装置500も同様に、ベース電極51の厚さ方向に伝熱し放熱部材16に当接する第2の伝熱部51d’が存在することにより、放熱部材16に対して放熱しつつ第3の伝熱部51eに伝熱することができ、高い放熱性能を発揮することができる。
The
なお、図7・図8において、ベース電極41・51はそれぞれ底部411・511と該底部の外縁上に形成された壁部412・512とを有する全体として凹形状の電極であり、リード電極12はリード部12aと接触面積を拡大するための電極部12bとからなる電極の場合を示したが、第1の実施形態と同様な変形をしてもよい(図2参照)。また、本実施形態に係る半導体装置の製造方法も、特段の限定は無く従前の方法を用いることができる。
In FIGS. 7 and 8, the
100〜104,200,300,400,500,600…パワー半導体装置、10…半導体チップ、
11A〜11E,21,31,41,51,61…ベース電極、
11a,11e,11g,11i,21a,31a,41a,51a…第1の熱膨張拘束部、
11c,21c,31c,41c,51c…第2の熱膨張拘束部、
11b,11f,11h,11j…伝熱部、11d…副伝熱部、
21b,31b,41b,51b…第1の伝熱部、21d,31d,41d,51d’…第2の伝熱部、
31e,41d’,51e…第3の伝熱部、41e…第4の伝熱部、
111,211,311,411,511,611…底部、211’,311’,411’,511’…底面、
112,212,312,412,512,612…壁部、
12…リード電極、12a…リード部、12b…電極部、
13,63…第1の接合層、14,64…第2の接合層、15…封止材、16…放熱部材。
100 to 104, 200, 300, 400, 500, 600 ... power semiconductor device, 10 ... semiconductor chip,
11A to 11E, 21, 31, 41, 51, 61 ... base electrode,
11a, 11e, 11g, 11i, 21a, 31a, 41a, 51a ... the first thermal expansion restraint part,
11c, 21c, 31c, 41c, 51c ... second thermal expansion restraint portion,
11b, 11f, 11h, 11j ... Heat transfer section, 11d ... Sub heat transfer section,
21b, 31b, 41b, 51b ... 1st heat transfer part, 21d, 31d, 41d, 51d '... 2nd heat transfer part,
31e, 41d ', 51e ... 3rd heat transfer part, 41e ... 4th heat transfer part,
111, 211, 311, 411, 511, 611 ... bottom, 211 ', 311', 411 ', 511' ... bottom,
112, 212, 312, 412, 512, 612 ... the wall,
12 ... Lead electrode, 12a ... Lead part, 12b ... Electrode part,
13, 63: first bonding layer, 14, 64: second bonding layer, 15: sealing material, 16: heat dissipation member.
Claims (10)
前記ベース電極は伝熱部と熱膨張拘束部との積層体で構成されており、
前記半導体チップは前記接合層を介して前記ベース電極の前記伝熱部と接合されており、
前記伝熱部が前記放熱部材に当接することを特徴とする半導体装置。 A semiconductor device in which a semiconductor chip and a base electrode opposed to each other with the semiconductor chip interposed therebetween, and a lead electrode and a bonding layer that electrically connects them are stacked, and is used by bringing a heat dissipation member into contact with the base electrode A semiconductor device,
The base electrode is composed of a laminate of a heat transfer part and a thermal expansion restraint part,
The semiconductor chip is bonded to the heat transfer portion of the base electrode via the bonding layer,
The semiconductor device, wherein the heat transfer portion is in contact with the heat radiating member.
前記ベース電極の前記伝熱部は、前記半導体チップが接合され前記ベース電極の面内方向に伝熱する第1の伝熱部と、前記ベース電極の厚さ方向に伝熱する第2の伝熱部とを有することを特徴とする半導体装置。 The semiconductor device according to claim 1,
The heat transfer section of the base electrode includes a first heat transfer section that is bonded to the semiconductor chip and transfers heat in an in-plane direction of the base electrode, and a second heat transfer section that transfers heat in the thickness direction of the base electrode. A semiconductor device comprising a heat part.
前記ベース電極の前記伝熱部は、前記第2の伝熱部と接続され前記ベース電極の面内方向に伝熱する第3または第4の伝熱部を更に有することを特徴とする半導体装置。 The semiconductor device according to claim 2,
The heat transfer portion of the base electrode further includes a third or fourth heat transfer portion that is connected to the second heat transfer portion and transfers heat in an in-plane direction of the base electrode. .
前記ベース電極の前記熱膨張拘束部が、前記ベース電極の内部に埋設されていることを特徴とする半導体装置。 The semiconductor device according to claim 3.
The semiconductor device, wherein the thermal expansion restraining portion of the base electrode is embedded in the base electrode.
前記ベース電極は、底部と前記底部の外周に形成された壁部とを有し全体として凹形状をしていることを特徴とする半導体装置。 5. The semiconductor device according to claim 1, wherein:
The base electrode has a bottom part and a wall part formed on the outer periphery of the bottom part, and has a concave shape as a whole.
前記ベース電極の前記熱膨張拘束部は、その線膨張係数が12×10-6/℃以下である材料からなることを特徴とする半導体装置。 The semiconductor device according to claim 1, wherein:
Wherein the thermal expansion restraining portion of the base electrode, a semiconductor device which is characterized in that its linear expansion coefficient is a material is 12 × 10 -6 / ℃ or less.
前記ベース電極の前記熱膨張拘束部は、Mo,W,Fe-Ni合金,またはFe-Ni-Co合金からなることを特徴とする半導体装置。 The semiconductor device according to claim 6.
The semiconductor device according to claim 1, wherein the thermal expansion restraining portion of the base electrode is made of Mo, W, Fe-Ni alloy, or Fe-Ni-Co alloy.
前記ベース電極の前記伝熱部は、その熱伝導率が150 W/m・K以上である材料からなることを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 7,
The semiconductor device according to claim 1, wherein the heat transfer portion of the base electrode is made of a material having a thermal conductivity of 150 W / m · K or more.
前記ベース電極の前記伝熱部は、Cu,Al,またはそれらの1を主要構成元素とする合金からなることを特徴とする半導体装置。 The semiconductor device according to claim 8,
The heat transfer portion of the base electrode is made of Cu, Al, or an alloy having one of them as a main constituent element.
前記接合層は、SnとCuを主要構成元素としCu濃度が7質量%以下でありPbを含まない合金からなることを特徴とする半導体装置。 10. The semiconductor device according to claim 1, wherein:
The semiconductor device is characterized in that the bonding layer is made of an alloy containing Sn and Cu as main constituent elements and a Cu concentration of 7% by mass or less and containing no Pb.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009010547A JP2010171096A (en) | 2009-01-21 | 2009-01-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009010547A JP2010171096A (en) | 2009-01-21 | 2009-01-21 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010171096A true JP2010171096A (en) | 2010-08-05 |
Family
ID=42702963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009010547A Pending JP2010171096A (en) | 2009-01-21 | 2009-01-21 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010171096A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012231101A (en) * | 2011-04-25 | 2012-11-22 | Kostek Sys Co Ltd | Metal base, method of manufacturing the same, and device package using the same |
KR20220122277A (en) * | 2021-02-26 | 2022-09-02 | 해성디에스 주식회사 | Roll-to-roll panel level package |
WO2023145910A1 (en) * | 2022-01-31 | 2023-08-03 | 株式会社Flosfia | Laminated structure, semiconductor element and semiconductor device |
WO2024157542A1 (en) * | 2023-01-25 | 2024-08-02 | 株式会社日立パワーデバイス | Electronic component and method for producing electronic component |
-
2009
- 2009-01-21 JP JP2009010547A patent/JP2010171096A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012231101A (en) * | 2011-04-25 | 2012-11-22 | Kostek Sys Co Ltd | Metal base, method of manufacturing the same, and device package using the same |
KR20220122277A (en) * | 2021-02-26 | 2022-09-02 | 해성디에스 주식회사 | Roll-to-roll panel level package |
KR102484357B1 (en) * | 2021-02-26 | 2023-01-04 | 해성디에스 주식회사 | Roll-to-roll panel level package |
WO2023145910A1 (en) * | 2022-01-31 | 2023-08-03 | 株式会社Flosfia | Laminated structure, semiconductor element and semiconductor device |
WO2024157542A1 (en) * | 2023-01-25 | 2024-08-02 | 株式会社日立パワーデバイス | Electronic component and method for producing electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109314063B (en) | Power semiconductor device | |
JP5975909B2 (en) | Semiconductor device | |
JP2008117825A (en) | Power semiconductor device | |
CN112753101A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP2011243839A (en) | Power semiconductor device | |
US10109556B2 (en) | Systems and methods for spring-based device attachment | |
JP6945418B2 (en) | Semiconductor devices and manufacturing methods for semiconductor devices | |
JP5845634B2 (en) | Semiconductor device | |
JP2021048255A (en) | Electric circuit body, power conversion device, and manufacturing method for electric circuit body | |
JP2010171096A (en) | Semiconductor device | |
JPWO2020166647A1 (en) | Thermoelectric conversion board and thermoelectric conversion module | |
JP6643481B2 (en) | Semiconductor module and method of manufacturing semiconductor module | |
TW536729B (en) | Semiconductor apparatus | |
WO2017037837A1 (en) | Semiconductor device and power electronic device | |
JP2018195724A (en) | Power module and manufacturing method for the same, and power converter | |
WO2022024567A1 (en) | Semiconductor device | |
JP2009059821A (en) | Semiconductor device | |
JP5368357B2 (en) | Electrode member and semiconductor device using the same | |
JP4961398B2 (en) | Semiconductor device | |
JP5100674B2 (en) | Inverter device | |
JP2004296837A (en) | Semiconductor device | |
JP4096776B2 (en) | Semiconductor device | |
TW591852B (en) | Semiconductor device | |
JP6167825B2 (en) | Semiconductor device | |
JP5987665B2 (en) | Semiconductor device |