JP2010152951A - 光ディスク駆動装置 - Google Patents

Abstract

【課題】ＲＦ信号の波形歪みを補正可能な光ディスク駆動装置を提供する。
【解決手段】光ディスク駆動装置は、ＲＦイコライザ１５ａと、マルチスライス回路３０ａと、波形歪み計測回路３０ｂと、ＲＦレート計測制御回路２８ｂとを備えている。マルチスライス回路３０ａおよび波形歪み計測回路３０ｂにて等化ＲＦ信号の波形歪みを検出し、ＲＦ信号の波形歪みを補正するための制御入力信号Ｖｆ１〜Ｖｆ３をＲＦレート計測制御回路２８ｂで生成して、この制御入力信号Ｖｆ１〜Ｖｆ３によりＲＦイコライザ１５ａ内のフィルタ１５１−１〜１５１−３の遅延時間の周波数特性を制御するため、タンジェンシャルチルトに起因してＲＦ信号に波形歪みが生じても、その波形歪みを精度よく補正することができる。
【選択図】図２

Description

本発明は、ＲＦ（Radio Frequency）アンプを用いて光ディスクからＲＦ信号を読み出す光ディスク駆動装置に関する。

光ディスク駆動装置のピックアップ等には機械的なばらつきが一般的に存在する。最近の光ディスク駆動装置は、光ディスクの記録／再生を行う際、ラジアルチルト（レーザ光が照射される光ディスク上の位置の半径方向のずれ）を補正するシステムを備えている。ところが、光ディスクを再生する際の、タンジェンシャルチルト（レーザ光が照射される光ディスク上の位置の回転方向の角度ずれ）については、物理機構的な補正は行われていない。

タンジェンシャルチルトが存在すると、再生データの歪みが生じる原因となるため、タンジェンシャルチルトの影響を回避するには、ＲＦ信号の波形歪みを補正することが必須である。補正を行わない場合、タンジェンシャルチルトが存在しないようにピックアップを設計する必要があるため、ピックアップやピックアップメカのばらつき許容量が狭くなり、それぞれの製造歩留りが悪くなってしまうという問題がある。

特許文献１には、光ディスク駆動装置のタンジェンシャルチルトを検出する手法が開示されている。しかしながら、検出されたタンジェンシャルチルトを補正する手法については何ら記載されていない。

また、近年では、電気信号処理で副次的にタンジェンシャルチルトの補正を行うシステムが増えてきている。例えば、ＨＤＤ（Hard Disk Drive）で一般的に使われているＰＲＭＬ（Partial Response Maximum Likelihood）技術を光ディスク駆動装置に導入することも１つの手段である。しかしながら、ＰＲＭＬ処理には、高速Ａ／Ｄ（Analog to Digital）変換回路やビタビ復号回路等の大規模な演算処理回路が必要である。そのため、チップコストが上昇し、また入力信号のチャネルレートの高速クロックで動作させなければならないために消費電力が増大するという問題がある。
特開２００６−３５１０６３号公報

本発明は、光ディスクから読み出したＲＦ信号の波形歪みを補正可能な光ディスク駆動装置を提供するものである。

本発明の一態様によれば、制御入力信号に基づいて光ディスクから読み出したＲＦ信号の遅延時間の周波数特性を制御して、等化ＲＦ信号を生成するＲＦイコライズ手段と、前記等化ＲＦ信号から、前記光ディスクに記録されたデータを再生するための再生クロックを抽出する再生クロック抽出手段と、前記再生クロックの周波数を計測し、前記計測した再生クロックの周波数に応じて前記ＲＦイコライズ手段にて前記ＲＦ信号に含まれる波形歪みを補正した前記等化ＲＦ信号が生成されるように、前記制御入力信号を生成するＲＦレート計測制御手段と、を備えることを特徴とする光ディスク駆動装置が提供される。

本発明によれば、光ディスクから読み出したＲＦ信号の波形歪みを補正できる。

以下、本発明に係る光ディスク駆動装置の実施形態について、図面を参照しながら具体的に説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る光ディスク駆動装置の概略構成を示す図である。図１の光ディスク駆動装置は、ピックアップ１２と、ＲＦイコライザ（ＲＦ ＥＱ、ＲＦイコライズ手段）１５ａを有するＲＦアンプ１５と、ＴＥ（トラッキングエラー）用Ａ／Ｄ変換回路１６ａと、トラッキングサーボ制御回路１６と、トラッキング用レンズ駆動信号発生回路２２ａと、加算器３９aと、トラッキングサーボ用Ｄ／Ａ（Digital to Analog）変換回路２０ａと、トラッキングアクチュエータドライバ２０と、送りモータ制御回路１７と、送りモータ用Ｄ／Ａ変換回路１８ａと、送りモータドライバ１８と、送りモータ１４と、ＦＥ（フォーカスエラー）用Ａ／Ｄ変換回路１９ａと、フォーカスサーボ制御回路１９と、フォーカス用レンズ駆動信号発生回路２２と、加算器３９ｂと、フォーカスサーボ用Ｄ／Ａ変換回路２１ａと、フォーカスアクチュエータドライバ２１とを備える。

ピックアップ１２は、光ディスク１１にビームを照射し、光ディスク１１からの反射光信号を検出して、ＲＦアンプ１５に供給する。ＲＦアンプ１５は、反射光信号に基づいてトラック方向の制御を行うトラッキングサーボエラー信号と、光ディスク１１の記録面上にビームの焦点を合わせるためのフォーカスサーボエラー信号と、情報信号であるＲＦ信号と、ウォブル信号とを生成する。

ＴＥ用Ａ／Ｄ変換回路１６ａは、トラッキングエラー信号をディジタル信号に変換して、トラッキングサーボ制御回路１６に供給する。トラッキング用レンズ駆動信号発生回路２２ａは、アドレスシーク時にトラック方向へジャンプさせるためのレンズ駆動信号を生成する。このレンズ駆動信号とトラッキングサーボ制御回路１６が生成するトラッキングサーボデータは加算器３９ａで加算されて、トラッキング用Ｄ／Ａ変換回路２０ａでアナログ信号に変換される。このアナログ信号に基づいて、トラッキングアクチュエータドライバ２０は、ピックアップ１２のトラッキングアクチュエータ（不図示）を駆動する。

送りモータ制御回路１７は、光ディスク１１の半径方向へピックアップ１２を移動させるために必要なトラッキングサーボデータの低域成分を増幅する。増幅されたデータは送りモータ用Ｄ／Ａ変換回路１８ａでアナログ信号に変換され、このアナログ信号に基づいて、送りモータドライバ１８は、送りモータ１４を駆動する。

ＦＥ用Ａ／Ｄ変換回路１９ａは、フォーカスエラー信号をディジタル信号に変換して、フォーカスサーボ制御回路１９に供給する。フォーカス用レンズ駆動信号発生回路２２は、フォーカスサーボの起動に必要なレンズ駆動信号を生成する。このレンズ駆動信号とフォーカスサーボ制御回路１９が生成するフォーカスサーボデータは加算器３９ｂで加算されて、フォーカス用Ｄ／Ａ変換回路２１ａでアナログ信号に変換される。このアナログ信号に基づいて、フォーカスアクチュエータドライバ２１は、ピックアップ１２のフォーカスアクチュエータ（不図示）を駆動する。

また、本実施形態に係る光ディスク駆動装置は、更に、ウォブルＰＬＬ（Phase Locked Loop）デコーダ２６と、ディスクモータ制御回路４０と、ディスクモータドライバ４１と、ディスクモータ１３と、記録クロックＰＬＬ２７と、変調回路３２と、レーザパワー変調回路２９と、マルチスライス回路３０ａと、波形歪み計測回路３０ｂと、ＲＦレート計測制御回路（ＲＦレート計測制御手段）２８ｂと、再生クロックＰＬＬ（再生クロック抽出手段）２８と、復調回路（復調手段）３１と、データ訂正およびパリティ生成回路（誤り訂正手段）３３と、訂正ＲＡＭ３４と、バッファコントローラ３５と、データバッファＲＡＭ３６と、ＡＴＡＰＩ（Advanced Technology Attachment Packet Interface）インターフェース３７と、システムコントローラ（係数制御手段）３８とを備える。

再生時の動作は以下の通りである。再生クロックＰＬＬ２８は、ＲＦ信号からビットクロック（再生クロック）を抽出する。ディスクモータ制御回路４０は、再生クロックに基づいてディスクモータ１３を制御するための制御信号を生成し、この制御信号に基づいてディスクモータドライバ４１はディスクモータ１３を回転させる。マルチスライス回路３０ａは、ＲＦ信号を２値化する。また、マルチスライス回路３０ａと、波形歪み計測回路３０ｂと、ＲＦレート計測制御回路２８ｂとは、後に詳述するようにＲＦイコライザ１５ａの制御を行い、ＲＦ信号の波形歪みを補正する。再生クロックと２値化されたＲＦ信号は復調回路３１へ供給され、復調回路３１は同期信号の分離および復調を行って復調データを生成し、データ訂正およびパリティ生成回路３３へ供給する。データ訂正およびパリティ生成回路３３は、訂正ＲＡＭ３４を用いて復調データの訂正処理を行い、訂正データをバッファコントローラ３５へ供給する。バッファコントローラ３５は、データバッファＲＡＭ３６で訂正データを一旦バッファリングし、ＡＴＡＰＩインターフェース３７を通してホストＰＣ（不図示）からの要求に応じたデータをホストＰＣに転送する。システムコントローラ３８は、データ訂正およびパリティ生成回路３３が訂正処理を行う際に生成するエラーフラグを取得し、光ディスク１１から読み出したデータの品位を判定する。

記録時の動作は以下の通りである。ウォブルＰＬＬデコーダ２６は、ウォブル信号に基づいてウォブルクロックを生成する。ディスクモータ制御回路４０は、ウォブルクロックに基づいてディスクモータ１３を制御するための制御信号を生成し、この制御信号に基づいてディスクモータドライバ４１はディスクモータ１３を回転させる。さらに、ウォブルＰＬＬデコーダ２６は、記録位置を示すアドレス情報をウォブル信号から取得し、システムコントローラ３８はアドレス情報からデータの記録位置を判断する。ホストＰＣから送られた記録データはＡＴＡＰＩインターフェース３７を通してバッファコントローラ３５からデータバッファＲＡＭ３６へ蓄えられる。データ訂正およびパリティ生成回路３３は、記録データにパリティデータを付加する。変調回路３２は、記録クロックＰＬＬ２７がウォブルクロックを逓倍して生成した変調クロックを用いて、パリティデータが付加された記録データをストリーム信号に変換する。レーザパワー変調回路２９は、このストリーム信号をパルス信号に変調し、ピックアップ１２を制御して光ディスク１１にデータを記録する。

次に、本実施形態の特徴であるＲＦ信号の波形歪み補正について説明する。一般に、ＲＦ信号には単一の周波数成分ではなく、複数のチャネル周波数からなる信号成分が含まれている。Ｔを１チャネルビットの周期とすると、例えばＣＤ（Compact Disk）には３Ｔ〜１１Ｔ、ＤＶＤ（Digital Versatile Disk）には３Ｔ〜１４Ｔを基本とする複数のチャネル周波数の信号成分がＲＦ信号に含まれている。タンジェンシャルチルトが発生すると、伝達経路上でＲＦ信号の遅延時間が周波数に応じて変化し、ＲＦ信号の波形が歪むことが知られている。本実施形態では、ＲＦイコライザ１５ａが伝達経路での伝達特性とは逆の伝達特性を持つように制御される。これにより、ＲＦイコライザ１５ａがＲＦ信号の歪んだ波形を補正し、ＲＦ信号の品位を改善する。

図２は、ＲＦイコライザ１５ａ、マルチスライス回路３０ａ、波形歪み計測回路３０ｂ、ＲＦレート計測制御回路２８ｂの内部構成の一例を示す図である。これらの少なくとも一部を同一の半導体チップに内蔵してもよいし、このチップに図１に示す他の回路（例えば復調回路３１等）を内蔵してもよい。

ＲＦイコライザ１５ａは、縦続接続された複数のフィルタ１５１−１、１５１−２、１５１−３を有する。マルチスライス回路３０ａは、第１〜第３のコンパレータ３０１〜３０３を有し、それぞれ異なるスライスレベルでＲＦ信号を２値化する。波形歪み計測回路３０ｂは、マルチスライス回路３０ａでのスライス結果に基づいてＲＦ信号の波形歪みを検出する。ＲＦレート計測制御回路２８ｂは、再生クロックＰＬＬ２８が生成する再生クロックの周波数を計測し、再生クロックの周波数とＲＦ信号の波形歪みに基づいて、ＲＦイコライザ１５ａ内部のフィルタ１５１−１〜１５１−３のゲインおよび位相（遅延時間）の周波数特性を制御する。

まず、図２のＲＦイコライザ１５ａの内部構成および動作について説明する。図２のＲＦイコライザ１５ａは、２次のフィルタ１５１−１〜１５１−３を縦属接続した６次のフィルタである。フィルタ１５１−１〜１５１−３はいずれも、制御入力信号Ｖｆ１，Ｖｆ３によって、２種類の時定数を調整できるようになっている。図２では、フィルタ１５１−１〜１５１−３の伝達関数をそれぞれ、Ｈ（ω１，Ｑ１）、Ｈ（ω２，Ｑ２）、Ｈ（ω３，Ｑ３）としている。

ＲＦイコライザ１５ａの目的の１つは、上述のようにＲＦ信号の伝達経路の伝達特性とは逆の伝達特性となるようＲＦ信号を周波数に応じて遅延させて、ＲＦ信号の波形歪みを補正することである。また、他の目的はＲＦ信号の高周波数成分の振幅を増幅することである。高周波数成分ほどＲＦ信号の振幅が小さいためである。ＣＡＶ（角速度一定：Constant Angular Velocity）回転の場合には、ピックアップ１２が光ディスク１１の外周に移動するにつれて、再生クロックの周波数は徐々に高くなる。そのため、再生クロックの周波数に応じてフィルタ１５１−１〜１５１−３のゲインの周波数特性をシフトする必要がある。このような再生クロックの周波数に応じてフィルタ１５１−１〜１５１−３のゲインの周波数特性を制御することは従来から行われているので、詳細な説明は省略し、以下ではフィルタ１５１−１〜１５１−３の遅延時間の周波数特性の制御について詳述する。

図３は、ＲＦイコライザ１５ａが有するフィルタ１５１−１の内部構成の一例を示す回路図である。なお、フィルタ１５１−１〜１５１−３はいずれも内部構成が同一であるため、図３では代表してフィルタ１５１−１の内部構成を示している。図３のフィルタ１５１−１は、第１のオペアンプ１５２と、第２のオペアンプ１５３と、第３のオペアンプ１５４と、コンデンサＣ１と、コンデンサＣ２と、バッファ１５５とを有する。

第１のオペアンプ１５２は、正入力端子にフィルタ１５１−１の入力信号ｖｉ、負入力端子にフィルタ１５１−１の出力信号ｖｏがそれぞれ入力され、信号Ｖｆ１によって増幅率ｇｍ１が制御される。第２のオペアンプ１５３は、正入力端子に第１のオペアンプ１５２の出力信号、負入力端子に出力信号ｖｏがそれぞれ入力され、信号Ｖｆ３によって増幅率ｇｍ２が制御される。第３のオペアンプ１５４は、正入力端子に出力信号ｖｏ、負入力端子に入力信号ｖｉがそれぞれ入力され、信号Ｖｆ３によって増幅率ｇｍ３が制御される。コンデンサＣ１は、第１のオペアンプ１５２の出力端子と接地端子との間に接続される。コンデンサＣ２は、入力信号ｖｉと第２のオペアンプ１５３の出力信号（第２および第３のオペアンプ１５３，１５４の出力信号同士は短絡されている）との間に接続される。バッファ１５５は、第２のオペアンプ１５３の出力信号を入力とし、出力信号ｖｏを生成する。

信号Ｖｆ１，Ｖｆ３は図２のＲＦレート計測制御回路２８ｂから供給される。また、図示していないが、オペアンプ１５２〜１５４には電源電圧（例えば２．５Ｖ）が供給される。

フィルタ１５１−１の伝達関数Ｈ（ω１，Ｑ１）＝ｖｏ／ｖｉは、ｓ＝ｊ２πｆ（ｆは周波数）とすると以下の（１）式のようになる。

ｇｍ２とｇｍ３は共に信号Ｖｆ３によって制御されるため連動しているが、第２および第３のオペアンプ１５３，１５４をｇｍ２＝２＊ｇｍ３となるように設計すると、以下の（２）式が成り立つ。

ここで、ω１は特性角周波数、Ｑ１は特性角周波数ω１におけるフィルタ１５１−１の急峻度をそれぞれ表すパラメータであり、以下の（３），（４）式で表される。

図４は、ｇｍ１＊ｇｍ２＝α（α＝１／１．２，１．０，１．２）としたときのフィルタ１５１−１における遅延時間τの周波数特性の一例を示すグラフであり、横軸は周波数、縦軸は遅延時間τである。このように、ＲＦレート計測制御回路２８ｂが生成する信号Ｖｆ１，Ｖｆ３によってｇｍ１〜ｇｍ３を制御することでαが変化し、αの値に応じて、上記（３）および（４）式に示すように特性角周波数ω１と急峻度Ｑ１を制御することができ、結果としてＲＦ信号の遅延時間を周波数に応じて調整できる。このように、フィルタ１５１−１〜１５１−３の時定数を信号Ｖｆ１，Ｖｆ３によって制御することで、ＲＦ信号の遅延時間を周波数に応じて調整可能である。

図５は、図３の内部構成を有するフィルタ１５１−１〜１５１−３を備えた図２のＲＦイコライザ１５ａの伝達関数を示す図である。図５のａ１〜ａ３，ｂ１〜ｂ３，ｋは、それぞれフィルタ１５１−１〜１５１−３が有するオペアンプの増幅率やコンデンサの容量に応じて定まる定数である。図６は、図５に示すＲＦイコライザ１５ａにおける遅延時間τの周波数特性の一例を示すグラフであり、横軸と縦軸は図４と同様である。図６では、制御入力信号Ｖｆ１〜Ｖｆ３によって制御される周波数特性の曲線をそれぞれｇ１〜ｇ３としている。

ここで、上述のように、ＣＤ用のＲＦ信号には３Ｔ〜１１Ｔ、ＤＶＤ用のＲＦ信号には３Ｔ〜１４Ｔを基本とする複数のチャネル周波数からなる信号成分が含まれている。よって、これらの周波数の帯域内で、遅延時間が周波数に応じて調整できるようフィルタ１５１−１〜１５１−３を設計するのが望ましい。

より具体的には、周波数が高いほどＲＦ信号の遅延時間が長くなっている場合は、ＲＦイコライザ１５ａの特性を図６の曲線ｇ１のように、周波数が高いほどＲＦ信号の遅延時間が短くなるように設定する。ＲＦ信号の遅延時間が周波数によらずほぼ一定の場合は、ＲＦイコライザ１５ａの特性を曲線ｇ２のように、広い周波数範囲で遅延時間が変わらないように設定する。周波数が高いほどＲＦ信号の遅延時間が短くなっている場合は、ＲＦイコライザ１５ａの特性を曲線ｇ３のように、周波数が高いほどＲＦ信号の遅延時間が長くなるように設定する。このようにして、タンジェンシャルチルトによるＲＦ信号の波形歪みを補正できる。

以上のような処理を行うことで、ＲＦイコライザ１５ａを通過したＲＦ信号は、波形歪みが補正される。そこで、以下では、ＲＦイコライザ１５ａの出力信号を等化ＲＦ信号と呼ぶ。

なお、図２、図３、図５のフィルタ構成は、あくまで一例にすぎず、ＲＦイコライザ１５ａの構成はこれに限られるものではないし、フィルタ１５１−１〜１５１−３の内部構成も種々変形し得るものである。例えば、ＲＦイコライザ１５ａの次数をより高次にすると、遅延時間の調整範囲をより広げることができる。また、ＲＦイコライザ１５ａの次数をより低次にすると、回路規模を縮小できる。また、３つのフィルタ１５１−１〜１５１−３の内部構成は必ずしも同一である必要はなく、例えばコンデンサＣ１等の値を各フィルタ１５１−１〜１５１−３で変えてもよい。

次に、図２のマルチスライス回路３０ａおよび波形歪み計測回路３０ｂの内部構成および動作について説明する。マルチスライス回路３０ａと波形歪み計測回路３０ｂは波形歪み検出手段を構成する。第２のコンパレータ３０２のスライスレベル（センターレベル）Ｖｓｃは、第２のコンパレータ３０２から出力される２値化データを積分回路４２で積分することにより生成される。すなわち、スライスレベルＶｓｃは、第２のコンパレータ３０２と積分回路４２とで構成されるフィードバックループにより生成される。このフィードバックループは、２値化された信号は長い時間平均するとハイである期間とロウである期間が等しくなるように変調されるＤＳＶ（Digital Sum Value）スライスと呼ばれる規則に基づいて構成されている。第１および第３のスライスレベルＶｓｕ，Ｖｓｄは、それぞれセンターレベルＶｓｃからＶｏだけプラス側とマイナス側にずれたレベルである。

なお、図１では、積分回路４２を便宜上省略しているが、実際には、図２のような構成になっている。

図７は、マルチスライス回路３０ａおよび波形歪み計測回路３０ｂの動作波形の一例を示す図である。図７では、簡略化のために、ＲＦ信号が単一周波数成分のみを含む例を示している。図７（ａ）は、波形が時間軸の後方に歪んだ場合の例であり、図７（ｂ）は、波形が時間軸の前方に歪んだ場合の例である。タンジェンシャルチルトが発生すると、ピックアップ１２から照射されるビームがディスク面の回転方向の前方にずれるか後方にずれるかによって、図７（ａ）または（ｂ）のように歪むのが一般的である。

第１および第３のコンパレータ３０１，３０３は、ＲＦイコライザ１５ａを通過した等化ＲＦ信号とスライスレベルＶｓｕ，Ｖｓｄとを比較し、その大小関係によって２値データＳＵ，ＳＤを生成し、波形歪み計測回路３０ｂへ供給する。第２のコンパレータ３０２は、等化ＲＦ信号とスライスレベルＶｓｃとを比較し、同様に２値化したデータを生成し、情報信号として復調回路３１へ供給する。スライスレベルＶｓｃは、スライスレベルＶｓｕ，Ｖｓｄの中間のレベルである。

図２に示すように、波形歪み計測回路３０ｂは、検出回路３０４と、積分回路３０５と、Ａ／Ｄ変換回路３０６とを有する。波形歪み計測回路３０ｂは、以下のようにして２値データＳＵ，ＳＤに基づいて波形歪みを検出し、検出結果をＲＦレート計測制御回路２８ｂへ供給する。すなわち、図７に示すように、検出回路３０４は２値データＳＤが立ち上がると出力信号ＤＥＴを１に設定し、２値データＳＵが立ち上がると出力信号ＤＥＴを０に設定する。また、検出回路３０４は２値データＳＵが立ち下がると出力信号ＤＥＴを−１に設定し、２値データＳＤが立ち下がると出力信号ＤＥＴを０に設定する。ここで、例えば、１は電源電圧に、−１は接地電圧に、０はその中間電圧にそれぞれ対応する。このように、検出回路３０４の出力信号ＤＥＴは、「１、０、−１」の３値を取る。

積分回路３０５は、検出回路３０４の出力信号ＤＥＴを積分し、積分して得られた電圧をさらにＡ／Ｄ変換回路３０６でディジタル信号に変換し、歪みを表す信号（歪み検出信号）ＤＩＳＴＯＲＴＩＯＮを生成する。例えば、図７（ａ）では、出力信号ＤＥＴが−１である期間Ｔｄより１である期間Ｔｕが長いため、信号ＤＥＴを積分した電圧（同図の破線）は中間電圧より高くなり、図７（ａ）に示した周波数の信号は波形が後ろに傾いていることを波形歪み計測回路３０ｂは検出できる。

このように、波形歪み計測回路３０ｂは、検出回路３０４の出力信号ＤＥＴの正負パルス幅を積分回路３０５で検出することにより、波形の歪みを検出する。

図７では、単一周波数のみを示しているが、実際はＲＦ信号には複数のチャネル周波数からなる成分が含まれている。よって、波形歪み計測回路３０ｂは、等化ＲＦ信号の平均的な周波数（例えば、ＣＤでは５Ｔ程度）における遅延時間を検出する。また、遅延時間が大きいほど、信号ＤＥＴを積分した電圧と中間電圧との差は大きくなる。さらに、図７（ａ）のように波形が時間軸の後方に歪んでいる場合（このとき、信号ＤＥＴを積分した電圧は中間電圧より高くなる）は、伝達経路上でのＲＦ信号の遅延時間は、周波数が高いほど長くなっている。逆に、図７（ｂ）のように波形が時間軸の前方に歪んでいる場合（このとき、信号ＤＥＴを積分した電圧は中間電圧より低くなる）は、伝達経路上でのＲＦ信号の遅延時間は、周波数が高いほど短くなっている。

つまり、信号ＤＥＴを積分した電圧をＡ／Ｄ変換して得られる信号ＤＩＳＴＯＲＴＩＯＮは、ＲＦ信号の平均的な周波数における遅延時間と、周波数に対する遅延特性の傾向とを示す信号である。

上記の波形歪み計測回路３０ｂの動作は、あくまで一例であり、種々の変形が可能である。例えば、積分回路３０５が出力信号ＤＥＴを積分した電圧をＡ／Ｄ変換することなく、アナログ信号のままＲＦレート計測制御回路２８ｂで用いても良い。また、積分回路３０５を用いず、期間ＴｕやＴｄを周波数の高いクロックでディジタル信号として計測し、計測されたＴｕとＴｄの値の差から波形歪みを検出してもよい。

次に、図２のＲＦレート計測制御回路２８ｂの内部構成および動作を説明する。図８は、ＲＦレート計測制御回路２８ｂの内部構成の一例を示す図である。ＲＦレート計測制御回路２８ｂは、ＲＦイコライザ１５ａ内のフィルタ１５１−１〜１５１−３の時定数を可変制御して、ＲＦイコライザ１５ａの伝達特性を制御するものである。ＲＦレート計測制御回路２８ｂには、波形歪み計測回路３０ｂからディジタル信号である歪み検出信号ＤＩＳＴＯＲＴＩＯＮが供給される。ＲＦレート計測制御回路２８ｂは、１／Ｎ分周回路（分周手段）２８１と、クロック周波数計測回路（クロック周波数計測手段）２８２と、フィルタ回路２８３と、乗算回路２８４ａ〜２８４ｄと、加算回路（加算手段）２８５ａ〜２８５ｃと、Ｄ／Ａ変換回路２８６ａ〜２８６ｃとを有する。

図９は、ＲＦレート計測制御回路２８ｂの動作の一例を示す図である。１／Ｎ分周回路２８１は、再生クロックＰＬＬ２８が生成した再生クロックの周波数を１／Ｎに分周して分周クロックを生成する。クロック周波数計測回路２８２は、分周クロックより十分周波数が高い計測基準クロックを用いて、分周された再生クロックの周波数をサンプリングする。この計測基準クロックは、光ディスク駆動装置の内部で生成してもよいし、同装置の外部から供給してもよい。

図９に示す例では、１／Ｎ分周回路２８１がＮ＝１４として分周クロックを生成している。また、クロック周波数計測回路２８２は、分周クロックを計測基準クロックでサンプリングすることにより、分周クロックの周波数が計測基準クロックの１／７であることを計測する。Ｎの値は既知であるため、クロック周波数計測回路２８２は、再生クロックの周波数が計測基準クロックの周波数の１４／７＝２倍であることを計測できる。実際には、Ｎの値をより大きく設定しておけば、計測基準クロックの周波数がそれほど高くなくても、クロック周波数計測回路２８２は再生クロックの周波数を計測できる。

ここで、再生クロックの周波数とは、１／Ｔ（Ｔは１チャネルビットの周期）に相当するものであり、光ディスク１１の回転速度に応じて変化する。図６のようにＲＦ信号の周波数に応じて遅延時間を制御するためには、このような再生クロックの周波数計測は必須である。

クロック周波数計測回路２８２で計測された周波数データは、フィルタ回路２８３に入力されて、計測結果が過敏に変化しないよう高周波ノイズが除去される。フィルタ回路２８３を通過した再生クロックの周波数データｆ０は、乗算回路２８４ａによって制御係数Ｋ０と乗算される。

なお、上述した１／Ｎ分周回路２８１、クロック周波数計測回路２８２、フィルタ回路２８３および乗算回路２８４ａの処理はすべてディジタル信号処理であり、再生クロックＰＬＬ２８から供給される再生クロックや、計測基準クロック、再生クロックの周波数データｆ０もディジタル信号である。

一方、波形歪み計測回路３０ｂから出力された歪み検出信号ＤＩＳＴＯＲＴＩＯＮは、乗算回路２８４ｂ〜２８４ｄによって、制御係数Ｋ１〜Ｋ３と乗算される。その乗算結果と乗算回路２８４ａの出力信号は、加算回路２８５ａ〜２８５ｃでそれぞれ加算される。そして、Ｄ／Ａ変換回路２８６ａ〜２８６ｃによってアナログ信号である信号Ｖｆ１〜Ｖｆ３に変換される。より具体的には、加算回路２８５ａ〜２８５ｃの出力信号ＤＡ１〜ＤＡ３は下記（５）〜（７）式のようになる。

ＤＡ１＝Ｋ０＊ｆ０＋Ｋ１＊ＤＩＳＴＯＲＴＩＯＮ ・・・（５）
ＤＡ２＝Ｋ０＊ｆ０＋Ｋ２＊ＤＩＳＴＯＲＴＩＯＮ ・・・（６）
ＤＡ３＝Ｋ０＊ｆ０＋Ｋ３＊ＤＩＳＴＯＲＴＩＯＮ ・・・（７）
（５）〜（７）式で示す加算回路２８５ａ〜２８５ｃの出力信号ＤＡ１〜ＤＡ３は、Ｄ／Ａ変換回路２８６ａ〜２８６ｃでアナログ信号Ｖｆ１〜Ｖｆ３に変換される。

信号Ｖｆ１〜Ｖｆ３は、制御入力信号として、図３に示すＲＦイコライザ１５ａ内のフィルタ１５１−１〜１５１−３にそれぞれ供給され、フィルタ１５１−１〜１５１−３の周波数特性を制御する。

図８の乗算回路２８４ａ〜２８４ｄで用いられる制御係数Ｋ０〜Ｋ３は、タンジェンシャルチルトによって生じるＲＦ信号の遅延時間の周波数特性を補正できるように予めピックアップ１２に適した値に設定されている。より具体的には、制御係数Ｋ０〜Ｋ３は、等化ＲＦ信号の波形歪みがない場合には、ＲＦイコライザ１５ａの伝達関数が図６の曲線ｇ２となるよう設定される。また、図７（ａ）に示すように等化ＲＦ信号の波形が時間軸の後方に歪んでいる場合は、上述のように、伝達経路上でのＲＦ信号の遅延時間は周波数が高いほど長くなるので、ＲＦイコライザ１５ａの伝達関数が図６の曲線ｇ１となるよう制御係数Ｋ０〜Ｋ３は設定される。ＲＦ信号の波形歪みを種々変化させて、制御係数Ｋ０〜Ｋ３の最適な値を実験的に決定してもよいし、シミュレーションにより算出してもよい。

図１０は、信号Ｖｆ１〜Ｖｆ３の再生クロックの周波数に対する特性の一例を示す図であり、横軸は再生クロックの周波数データｆ０、縦軸は信号Ｖｆ１〜Ｖｆ３のアナログ値である。また同図は、Ｋ１＞Ｋ２＞Ｋ３とする例であり、信号ＤＩＳＴＯＲＴＩＯＮとＲＦ信号の波形歪みとの関係を以下のように仮定する。すなわち、等化ＲＦ信号に歪みがない場合には、信号ＤＩＳＴＯＲＴＩＯＮの値を０とし、等化ＲＦ信号の波形が、図７（ａ）に示すように時間軸の前方に歪んでいる場合に、信号ＤＩＳＴＯＲＴＩＯＮの値が負になるよう符号を設定する。

図１０（ａ）は、等化ＲＦ信号に波形歪みがない場合を示しており、上述した（５）〜（７）式においてＤＩＳＴＯＲＴＩＯＮ＝０であるから、Ｖｆ１＝Ｖｆ２＝Ｖｆ３となる。信号Ｖｆ１〜Ｖｆ３の値は再生クロックの周波数データｆ０に応じて線形に変化し、この信号Ｖｆ１〜Ｖｆ３に応じてＲＦイコライザ１５ａのゲインの周波数特性が制御される。

一方、図１０（ｂ）は、等化ＲＦ信号の波形が歪んでいる場合の一例を示しているが、信号ＤＩＳＴＯＲＴＩＯＮの値に応じて、それぞれ異なる信号Ｖｆ１〜Ｖｆ３が生成される。その結果、ＲＦイコライザ１５ａのゲインのみでなく遅延時間の周波数特性も制御され、図６に示すように、遅延時間が周波数に応じて異なる伝達特性となる。この特性は、ＲＦ信号の伝達経路上の遅延時間の周波数特性と逆の特性になるため、ＲＦ信号の遅延時間の周波数特性、すなわち、波形歪みを補正することができる。

なお、図１０はＲＦレート計測制御回路２８ｂの動作を簡略化して説明するための一例であり、信号ＤＩＳＴＯＲＴＩＯＮの値とＲＦ信号の波形歪みとの関係や、制御係数Ｋ０〜Ｋ３の値はフィルタ１５１−１〜１５１−３の構成等に応じて定まるものである。

図２等では、２次のフィルタ１５１−１〜１５１−３を用いて、ＲＦイコライザ１５ａの周波数特性の制御に信号Ｖｆ１，Ｖｆ３のみを使用する例を示した。フィルタ１５１−１〜１５１−３が奇数次の場合など、フィルタ１５１−１〜１５１−３の構成によっては信号Ｖｆ２も使用してＲＦイコライザ１５ａの周波数特性を制御してもよい。また、図８はディジタル演算を行った後に、アナログ信号に変換する例を示したが、ＲＦレート計測制御回路２８ｂからアナログ信号を出力してもよい。この場合、図８のＲＦレート計測制御回路２８ｂでは、アナログ演算だけを行うことになり、回路構成を簡略化できる。

このように、第１の実施形態では、マルチスライス回路３０ａおよび波形歪み計測回路３０ｂにて等化ＲＦ信号の波形歪みを検出し、ＲＦ信号の波形歪みを補正するための制御入力信号Ｖｆ１〜Ｖｆ３をＲＦレート計測制御回路２８ｂで生成して、この制御入力信号Ｖｆ１〜Ｖｆ３によりＲＦイコライザ１５ａ内のフィルタ１５１−１〜１５１−３の遅延時間の周波数特性を制御するため、タンジェンシャルチルトに起因してＲＦ信号に波形歪みが生じても、その波形歪みを精度よく補正することができる。その結果、タンジェンシャルチルトが存在しないようにピックアップのばらつき許容量を極端に狭める必要がなくなりピックアップの製造歩留りを向上することができる。

（第２の実施形態）
第１の実施形態では、マルチスライス回路３０ａおよび波形歪み計測回路３０ｂにて等化ＲＦ信号の波形歪みを検出して、検出した歪みに応じてＲＦレート計測制御回路２８ｂにてＲＦイコライザ１５ａ内のフィルタ１５１−１〜１５１−３を制御する。これに対して、以下に説明する第２の実施形態では、ＲＦ信号の波形歪みを検出することなくシステムコントローラ３８からフィルタ１５１−１〜１５１−３の制御を行うものである。

図１１は本発明の第２の実施形態に係る光ディスク駆動装置の概略構成を示すブロック図である。図１１では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。図１１の光ディスク駆動装置は、マルチスライス回路３０ａに換えて、データスライス回路３０ｃを備えている。データスライス回路３０ｃは、等化ＲＦ信号を２値化して、情報信号として復調回路３１へ供給する。マルチスライス回路３０ａと異なり、データスライス回路３０ｃは、等化ＲＦ信号の波形歪み検出を行わないことから、１つのコンパレータ（不図示）のみで構成可能である。また、図１１では波形歪み計測回路も不要となる。

ＲＦレート計測制御回路２８ｂの内部構成は図８と同様であるが、信号ＤＩＳＴＯＲＴＩＯＮの代わりに、システムコントローラ３８からディジタルの歪み制御信号が供給される。

ＲＦレート計測制御回路２８ｂは、第１の実施形態と同様に再生クロックの周波数を計測する。また、システムコントローラ３８は、フィルタ１５１−１〜１５１−３を制御するための予め設定された係数を複数通り（例えば５〜７通り）保持しており、そのうちの１つの係数を歪み制御信号としてＲＦレート計測制御回路２８ｂへ供給する。そして、図８に示すＲＦレート制御回路２８ｂは、再生クロックの周波数およびシステムコントローラ３８から供給された歪み制御信号に基づいて、フィルタ１５１−１〜１５１−３への制御入力信号Ｖｆ１〜Ｖｆ３を生成する。これにより、ＲＦイコライザ１５ａの伝達特性は図６のように周波数に応じて遅延時間が調整できるよう制御される。

一方、システムコントローラ３８は、データ訂正およびパリティ生成回路３３が生成するエラーフラグを常時取得している。データ訂正およびパリティ生成回路３３は、再生データにエラー（誤り）が存在し、訂正処理を行う際にエラーフラグを立てる。エラーが多いほどエラーフラグが立つ頻度が高くなる。システムコントローラ３８は、エラーフラグを監視しながら係数を順次切替えて、ＲＦレート計測制御回路２８ｂへ供給する歪み制御信号を更新し、エラー頻度が少なくなる最適な係数を最終的に選択する。

このように、第２の実施形態では、ＲＦ信号の波形歪みを検出することなく、システムコントローラ３８からフィルタ１５１−１〜１５１−３の制御を行うこととしたため、マルチスライス回路３０ａや波形歪み計測回路３０ｂが不要となり、回路規模を削減できる。また、ＲＦ信号から波形歪みを検出できない場合でもＲＦ信号の波形を補正できる。さらに、システムコントローラ３８はエラーフラグを監視しているため、エラー頻度が少なくなる最適な係数を選択してフィルタ１５１−１〜１５１−３の伝達特性を制御することができる。

なお、本実施形態の変形例として、図１と同様に光ディスク駆動装置はマルチスライス回路３０ａと波形歪み計測回路３０ｂを備えていてもよい。この場合、波形歪み計測回路３０ｂがＲＦ信号の波形歪みを検出できるときは、第１の実施形態と同様に検出された波形歪みに応じてフィルタ１５１−１〜１５１−３の制御を行い、ＲＦ信号にジッタが多いときなど、波形歪み計測回路３０ｂがＲＦ信号の波形歪みを検出できないときは、本実施形態のようにシステムコントローラ３８からフィルタ１５１−１〜１５１−３の制御を行うこととしてもよい。

上述した各実施形態では、ＣＤやＤＶＤを駆動する例を示したが、ＨＤ（High Definition）ＤＶＤやＢＤ（Blu-ray Disk）等の光ディスクにも適用可能である。

図１や図１１では、光ディスクの記録および再生ができる構成を示したが、本発明は、少なくとも光ディスクの再生ができればよいため、再生専用機にも適用可能である。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態には限定されるものではない。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

本発明の第１の実施形態に係る光ディスク駆動装置の概略構成を示す図。 ＲＦイコライザ１５ａ、マルチスライス回路３０ａ、波形歪み計測回路３０ｂ、ＲＦレート計測制御回路２８ｂの内部構成の一例を示す図。 ＲＦイコライザ１５ａが有するフィルタ１５１−１の内部構成の一例を示す回路図。 ｇｍ１＊ｇｍ２＝α（α＝１／１．２，１．０，１．２）としたときのフィルタ１５１−１における遅延時間τの周波数特性の一例を示すグラフ。 図３の内部構成を有するフィルタ１５１−１〜１５１−３を備えた図２のＲＦイコライザ１５ａの伝達関数を示す図。 図５に示すＲＦイコライザ１５ａにおける遅延時間τの周波数特性の一例を示すグラフ。 マルチスライス回路３０ａおよび波形歪み計測回路３０ｂの動作波形の一例を示す図。 ＲＦレート計測制御回路２８ｂの内部構成の一例を示す図。 ＲＦレート計測制御回路２８ｂの動作の一例を示す図。 信号Ｖｆ１〜Ｖｆ３の再生クロックの周波数に対する特性の一例を示す図。 本発明の第２の実施形態に係る光ディスク駆動装置の概略構成を示す図。

符号の説明

１５ａ ＲＦイコライザ
２８ 再生クロックＰＬＬ
２８ｂ ＲＦレート計測制御回路
３０ａ マルチスライス回路
３０ｂ 波形歪み計測回路
３１ 復調回路
３３ ＣＤ／ＤＶＤデータ訂正およびパリティ生成回路
３８ システムコントローラ
２８１ １／Ｎ分周回路
２８２ クロック周波数計測回路
２８５ａ〜２８５ｃ 加算回路

Claims (5)

1. 制御入力信号に基づいて光ディスクから読み出したＲＦ信号の遅延時間の周波数特性を制御して、等化ＲＦ信号を生成するＲＦイコライズ手段と、
   前記等化ＲＦ信号から、前記光ディスクに記録されたデータを再生するための再生クロックを抽出する再生クロック抽出手段と、
   前記再生クロックの周波数を計測し、前記計測した再生クロックの周波数に応じて前記ＲＦイコライズ手段にて前記ＲＦ信号に含まれる波形歪みを補正した前記等化ＲＦ信号が生成されるように、前記制御入力信号を生成するＲＦレート計測制御手段と、を備えることを特徴とする光ディスク駆動装置。
2. 前記等化ＲＦ信号の波形歪みを検出し、該検出結果を示す歪み検出信号を前記ＲＦレート計測制御手段に供給する波形歪み検出手段をさらに備え、
   前記ＲＦレート計測制御手段は、前記再生クロックの周波数と前記歪み検出信号とに基づいて前記制御入力信号を生成することを特徴とする請求項１に記載の光ディスク駆動装置。
3. 前記ＲＦレート計測制御手段は、
   前記再生クロックを分周して分周クロックを生成する分周手段と、
   前記分周クロックと、周波数が前記分周クロックより高い所定の計測基準クロックとに基づいて、前記再生クロックの周波数を計測するクロック周波数計測手段と、
   前記歪み検出信号と前記クロック周波数計測手段にて計測された前記再生クロックの周波数とを合成することにより、前記制御入力信号を生成する加算手段と、を有することを特徴とする請求項２に記載の光ディスク駆動装置。
4. 予め設定された複数の係数のうちのいずれか一つを選択して前記ＲＦレート計測制御手段に供給する係数制御手段をさらに備え、
   前記ＲＦレート計測制御手段は、前記再生クロックの周波数と前記係数制御手段から供給される係数とに基づいて前記制御入力信号を生成することを特徴とする請求項１に記載の光ディスク駆動装置。
5. 前記等化ＲＦ信号に基づいて復調処理を行う復調手段と、
   前記復調手段で復調されたデータに基づいて、誤り訂正を行う誤り訂正手段と、を備え、
   前記係数制御手段は、前記複数の係数を順次切替ながら前記誤り訂正の頻度を検出し、前記頻度が最も少ない前記係数を最終的に選択することを特徴とする請求項４に記載の光ディスク駆動装置。

Images