[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010034294A - 半導体装置およびその設計方法 - Google Patents

半導体装置およびその設計方法 Download PDF

Info

Publication number
JP2010034294A
JP2010034294A JP2008194914A JP2008194914A JP2010034294A JP 2010034294 A JP2010034294 A JP 2010034294A JP 2008194914 A JP2008194914 A JP 2008194914A JP 2008194914 A JP2008194914 A JP 2008194914A JP 2010034294 A JP2010034294 A JP 2010034294A
Authority
JP
Japan
Prior art keywords
interposer
semiconductor chip
outer peripheral
semiconductor device
peripheral region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008194914A
Other languages
English (en)
Inventor
Chika Kakegawa
千賀 掛川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008194914A priority Critical patent/JP2010034294A/ja
Priority to US12/458,277 priority patent/US7804170B2/en
Priority to CN2009101646903A priority patent/CN101640194B/zh
Publication of JP2010034294A publication Critical patent/JP2010034294A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Die Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】簡易な方法で、インターポーザ上に配置された半導体チップがインターポーザに及ぼす応力の不均衡を緩和する。
【解決手段】半導体装置１００は、矩形の平面形状を有し、第１の辺の長さがＸ、第１の辺に直交する第２の辺の長さがＹであるインターポーザ１０６と、インターポーザ１０６上に配置された半導体チップ１１０およびダミー部材１２０とを含む。インターポーザ１０６上の半導体チップ１１０を囲む第１の外周領域の第３の辺の長さをａ、第４の辺の長さをｂとして、第１の外周領域の中心がインターポーザ１０６の中心と異なるかまたはＸ：Ｙ＝ａ：ｂではなく、インターポーザ１０６上の第１の外周領域およびダミー部材１２０を囲む第２の外周領域１２４の第５の辺の長さをｘ、第６の辺の長さをｙとして、第２の外周領域１２４の中心がインターポーザ１０６の中心と一致するとともにＸ：Ｙ＝ｘ：ｙである。
【選択図】図２

Description

本発明は、半導体装置およびその設計方法に関し、とくに、インターポーザ上に半導体チップが配置された半導体装置およびその設計方法に関する。
半導体パッケージは、一般的に、実装基板上に半田ボールを介してインターポーザが搭載され、さらにその上に半導体チップが配置された構成を有する。しかし、半導体チップが平面視で長方形の形状を有する場合や、平面視における、インターポーザの中心と半導体チップの中心とがずれているような場合、半導体チップがインターポーザに及ぼす応力が不均衡となり、半導体パッケージに歪みが生じるという問題があった。このような歪みが生じると、インターポーザに反り等が生じ、インターポーザと実装基板との間の半田ボールの接続寿命が低下してしまう。
特許文献１（実開昭６２−３７９６４号公報）には、プリント基板本体の部品装着面側に、装着すべき部品の取り付け位置に対応し、かつ、部品が入る透孔を設けた保護用基板を貼り合わせたプリント基板が記載されている。
実開昭６２−３７９６４号公報
しかし、特許文献１に記載の技術では、装着すべき部品（半導体チップ等）の配置を変える場合、保護用基板の形状も変更する必要があり、設計上の自由度が小さく、コストも高くなるという問題がある。
本発明によれば、
矩形の平面形状を有し、第１の辺の長さがＸ、前記第１の辺に直交する第２の辺の長さがＹであるインターポーザと、
前記インターポーザ上に配置された半導体チップと、
前記インターポーザ上に前記半導体チップに並置されたダミー部材と、
を含み、
前記インターポーザ上の前記半導体チップを囲む第１の外周領域の前記第１の辺と平行な第３の辺の長さをａ、前記第３の辺に直交する第４の辺の長さをｂとして、前記第１の外周領域の中心が前記インターポーザの中心と異なるかまたはＸ：Ｙ＝ａ：ｂではなく、
前記インターポーザ上の前記第１の外周領域および前記ダミー部材を囲む第２の外周領域の前記第１の辺と平行な第５の辺の長さをｘ、前記第５の辺に直交する第６の辺の長さをｙとして、前記第２の外周領域の中心が前記インターポーザの中心と一致するとともにＸ：Ｙ＝ｘ：ｙである半導体装置が提供される。
本発明によれば、
矩形の平面形状を有し、第１の辺の長さがＸ、前記第１の辺に直交する第２の辺の長さがＹであるインターポーザ上に半導体チップが配置された半導体装置の設計方法であって、
前記インターポーザおよび前記半導体チップそれぞれの平面形状ならびに前記インターポーザおよび前記半導体チップの位置関係を示す配置情報を取得する工程と、
前記配置情報に基づき、平面視において、前記インターポーザ上の前記半導体チップが配置される領域を囲む第１の外周領域の前記第１の辺と平行な第３の辺の長さがａ、前記第３の辺に直交する第４の辺の長さをｂとして、前記第１の外周領域の中心が前記インターポーザの中心と異なるかまたはＸ：Ｙ＝ａ：ｂでない場合に、前記インターポーザの中心を中心とするとともに前記第１の外周領域を含み、前記第１の辺と平行な第５の辺の長さがｘ、前記第５の辺に直交する第６の辺の長さをｙとして、Ｘ：Ｙ＝ｘ：ｙとなる第２の外周領域を設定する工程と、
前記第２の外周領域内に、前記半導体チップが配置される領域に並置してダミー部材を配置する設定を行う工程と、
を含む半導体装置の設計方法が提供される。
この構成によれば、ダミー部材を、インターポーザの平面形状に対して、均等になるような位置に配置することができ、半導体チップだけを配置した場合に生じるインターポーザに及ぼす応力の不均衡を解消することができ、インターポーザの非対称な反りが発生しなくなる。これにより、熱負荷による半導体装置のアンバランスな反りが低減され、実装信頼性の高いパッケージ構造を提供することができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、簡易な方法で、インターポーザ上に配置された半導体チップがインターポーザに及ぼす応力の不均衡を緩和することができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施の形態）
図１は、本実施の形態における半導体装置の構成を示す断面図である。
半導体装置１００は、実装基板１０２と、実装基板１０２上に半田ボール１０４を介して搭載されたインターポーザ１０６と、インターポーザ（配線基板）１０６上に配置された半導体チップ１１０とを含む。本実施の形態において、半導体装置１００は、実装基板１０２に対して半田ボール１０４を用いて面実装するインターポーザ１０６を持つ構造（ＦＣＢＧＡ（Flip Chip Ball Grid Array）、ＰＢＧＡ（Plastic Ball Grid Array）、ＦＰＢＧＡ（Fine Pitched Ball Grid Array）等）の半導体パッケージとすることができる。
本実施の形態において、インターポーザ１０６上に搭載する半導体チップ１１０が平面視で長方形の場合や、半導体チップ１１０をインターポーザ１０６の中心に搭載しない場合に、ダミー部材１２０を半導体チップ１１０のインターポーザ１０６に対する非対称性や不均衡性を緩和する位置に配置することができる。これにより、半導体チップ１１０だけを搭載した場合に半導体チップ１１０がインターポーザ１０６に及ぼす不均衡な応力を緩和することができ、半導体装置１００全体のアンバランスな反りを改善し、実装信頼性の高い半導体装置１００を得ることができる。
本実施の形態において、半導体装置１００は、インターポーザ１０６上に半導体チップ１１０に並置して設けられた２つのダミー部材１２０を含む。２つのダミー部材１２０は、半導体チップ１１０の両側方にそれぞれ配置されている。本実施の形態において、半導体チップ１１０は、インターポーザ１０６とフリップチップ接続された構成とすることができる（端子は不図示）。ここで、半導体チップ１１０とインターポーザ１０６との間には、アンダーフィル１０８ａが設けられている。また、ダミー部材１２０とインターポーザ１０６との間には、マウント材１０８ｂが設けられている。
図２は、半導体装置１００の平面図である。図１（ａ）は、図２（ａ）のＡ−Ａ’断面図、図１（ｂ）は、図２（ａ）のＢ−Ｂ’断面図に対応する。図２（ｂ）には、半導体装置１００の各構成部材の寸法を示す。
インターポーザ１０６は、矩形の平面形状を有する。インターポーザ１０６は、図中横方向の第１の辺の長さがＸ、第１の辺に直交する縦方向の第２の辺の長さがＹである。ここで、Ｘ＞Ｙとすることができる。
また、本実施の形態において、半導体チップ１１０も矩形の平面形状を有する。半導体チップ１１０は、図中横方向の辺の長さがａ、縦方向の辺の長さがｂである。ここでは、インターポーザ１０６上には一つの半導体チップ１１０しか配置されていないので、インターポーザ１０６上の半導体チップ１１０が配置される領域を囲む第１の外周領域の形状は、半導体チップ１１０の形状と一致する。第１の外周領域の図中横方向の第３の辺の長さがａ、第３の辺に直交する図中縦方向の第４の辺の長さがｂとなる。なお、第３の辺は、インターポーザ１０６の第１の辺と平行である。ここで、ａ＜ｂとすることができる。
すなわち、本実施の形態において、Ｘ：Ｙ＝ａ：ｂではない。また、半導体チップ１１０は、平面視において、インターポーザ１０６と長辺方向が一致する相似形状ではない。このような構成の場合、半導体チップ１１０をインターポーザ１０６上に配置しただけだと、半導体チップ１１０がインターポーザ１０６に及ぼす応力の不均衡が生じる。
本実施の形態においては、このような応力の不均衡を緩和するために、インターポーザ１０６上の半導体チップ１１０の両側方に２つのダミー部材１２０をそれぞれ配置する。ダミー部材１２０は、平面視において、半導体チップ１１０（第１の外周領域）およびダミー部材１２０を囲む外周で規定される第２の外周領域１２４がインターポーザ１０６と長辺方向が一致する相似形状を有するとともに、第２の外周領域１２４の中心がインターポーザ１０６の中心と一致するように配置される。第２の外周領域１２４は、図中横方向の長さがｘ、縦方向の長さがｙ＝ｂである。第２の外周領域１２４は、Ｘ：Ｙ＝ｘ：ｙとなるように設定することができる。
ダミー部材１２０は、たとえば半導体チップ１１０と同等の機械的性質や熱膨張係数を有する材料により構成することができる。たとえば、ダミー部材１２０は、シリコン、セラミックス、または金属材料により構成される部材とすることができる。金属材料としては、銅やニッケル等を用いることができる。また、ダミー部材１２０は、他の構成要素と電気的に接続されていないダミー半導体チップにより構成することもできる。ダミー半導体チップは、インターポーザ１０６と電気的に接続されない。また、ダミー部材１２０は、たとえばコンデンサ等の受動部品により構成することもできる。
さらに、ダミー部材１２０を構成する材料としては、上記以外に、アルミナ、窒化珪素、炭化珪素、窒化アルミ、銅タングステン等を用いることができる。
ダミー部材１２０を構成する材料としては、たとえば、インターポーザ１０６（耐熱性）の熱膨張係数である２０ｐｐｍ／Ｋ以下の熱膨張係数を有するものを用いることができる。また、ダミー部材１２０を構成する材料としては、たとえば、インターポーザ１０６（コア材）の弾性率である２０ＧＰａ程度以上の弾性率を有するものを用いることができる。ダミー部材１２０を構成する材料としては、たとえば、熱膨張係数が３ｐｐｍ／Ｋ以上、２０ｐｐｍ／Ｋ以下程度の材料を用いることができる。また、ダミー部材１２０を構成する材料としては、たとえば、弾性率が、２０ＧＰａ程度以上、３３３ＧＰａ程度の材料を用いることができる。
次に、図３を参照して、本実施の形態における半導体装置１００の設計手順を説明する。
まず、インターポーザ１０６および半導体チップ１１０それぞれの平面形状ならびにインターポーザ１０６および半導体チップ１１０の位置関係を示す配置情報を取得する。図３（ａ）は、この配置情報を模式的に示す図である。ここでは、インターポーザ１０６の中心と半導体チップ１１０の中心とは一致している。
この配置情報に基づき、平面視において、インターポーザ１０６上の半導体チップ１１０が配置される領域を囲む第１の領域（本実施の形態において半導体チップ１１０と同じ）の第１の辺と平行な第３の辺の長さがａ、第３の辺に直交する第４の辺の長さをｂとして、第１の外周領域の中心がインターポーザ１０６の中心と異なるかまたはＸ：Ｙ＝ａ：ｂでないかを判断する。ここで、第１の外周領域の中心がインターポーザ１０６の中心と一致するとともにＸ：Ｙ＝ａ：ｂである場合、半導体チップ１１０がインターポーザ１０６に及ぼす応力を均衡にすることができるため、ダミー部材１２０を配置する必要はない。一方、第１の外周領域の中心がインターポーザ１０６の中心と異なる場合、またはＸ：Ｙ＝ａ：ｂでない場合、インターポーザ１０６の中心を中心とし、第１の外周領域を囲み、第１の辺と平行な第５の辺の長さがｘ、第５の辺に直交する第６の長さをｙとして、Ｘ：Ｙ＝ｘ：ｙとなる第２の外周領域１２４を設定する。
本実施の形態において、Ｘ：Ｙ＝ａ：ｂではない。そのため、ダミー部材１２０を配置するための第２の外周領域１２４を設定する。図３（ｂ）は、第２の外周領域１２４が設定された状態を示す図である。第２の外周領域１２４は、第１の外周領域（半導体チップ１１０が配置される領域）を含む最小寸法とすることができる。すなわち、本実施の形態において、第２の外周領域１２４は、図中横方向の長さｘが半導体チップ１１０の長さｂと同じとなるようにする。また、第２の外周領域１２４の横方向の長さｘは、Ｘ：Ｙ＝ｘ：ｂから算出することができる。第２の外周領域１２４をこのように設定することにより、コスト削減することができる。
つづいて、第２の外周領域１２４の第１の外周領域以外の領域にダミー部材１２０を配置する設定を行う。ここで、ダミー部材１２０は、半導体チップ１１０とダミー部材１２０とが配置される領域が第２の外周領域１２４の縦方向の第１中心線１２４ａおよび横方向の第２中心線１２４ｂに対してそれぞれ線対称となるように設定することができる。これにより、インターポーザ１０６への応力の不均衡を緩和することができる。また、第２の外周領域１２４の縦方向の第１中心線１２４ａおよび横方向の第２中心線１２４ｂ上において、第２の外周領域１２４の外縁に至る領域まで、半導体チップ１１０またはダミー部材１２０が配置されることが好ましい。
本実施の形態において、第２中心線１２４ｂ上にダミー部材１２０が配置されるように設定することができる。また、ダミー部材１２０の縦方向の長さｃが半導体チップ１１０の横方向の長さａと等しくなるようにすることができる。これにより、インターポーザ１０６への応力の不均衡を緩和することができる。
図４は、図２に示した半導体装置１００の変形例を示す平面図である。
ここでは、ダミー部材１２０一つあたりのサイズが図２に示したものより小さい。しかし、複数のダミー部材１２０の数を増やすことにより、図２に示したダミー部材１２０と同様の形状に配置することができる。たとえば、ダミー部材としてコンデンサ等の受動部品を用いた場合、第２の外周領域１２４の空いている領域の形状にあわせて、複数のダミー部材を配置することができる。
図５は、図２に示した半導体装置１００の変形例を示す平面図である。
ここでは、第２の外周領域１２４の第１の外周領域以外の領域すべてにダミー部材１２０が配置されている。
図５（ａ）では、半導体チップ１１０の両側方に、２つのダミー部材１２０がそれぞれ配置されている。ここでは、ダミー部材１２０の図中縦方向の長さが、半導体チップ１１０の縦方向の長さｂと略等しい。
図５（ｂ）は、図５（ａ）に示した半導体装置１００の変形例を示す平面図である。
ここでは、ダミー部材１２０の一つあたりのサイズが図５（ａ）に示したものより小さい。しかし、複数のダミー部材１２０を設けることにより、図５（ａ）に示したダミー部材１２０と同様の形状に配置することができる。
本実施の形態において、ダミー部材１２０を、インターポーザ１０６の平面形状に対して、均等になるような位置に配置することにより、半導体チップ１１０だけを配置した場合に生じるインターポーザ１０６に及ぼす応力の不均衡を解消することができ、インターポーザ１０６の非対称な反りが発生しなくなる。これにより、熱負荷による半導体装置１００のアンバランスな反りが低減され、実装信頼性の高いパッケージ構造を提供することができる。
とくに、平面形状が長方形である半導体チップの場合、正方形の半導体チップと比較して、半導体チップの中心部分の半田接続寿命が低下する。これは、正方形の半導体チップに比べて、長方形の半導体チップの長手方向（長辺方向）の反りが相対的に大きくなるためと考えられる。
本実施の形態において、半導体チップ１１０の形状や半導体チップ１１０の配置位置に基づき、半導体チップ１１０がインターポーザ１０６に対して不均衡な応力を生じるような配置となっている場合、このような不均衡を緩和するように第２の外周領域１２４を設定し、第２の外周領域１２４の半導体装置１００が配置される領域以外の領域にダミー部材１２０を適宜配置するようにしている。これにより、インターポーザ１０６のアンバランスな反りを低減させることで、インターポーザ１０６を実装基板１０２に実装する際の実装信頼性を向上させている。このように、第２の外周領域１２４にダミー部材１２０を適宜配置すればよいので、ダミー部材１２０として、たとえば既存の受動部品等を用いることもできる。また、ダミー部材１２０として、半導体チップ１１０と同様のシリコン材料やセラミックス等を用いることもできる。このような材料を用いることにより、接続信頼性の向上とともに、放熱特性や電気特性も向上させることができる。また、この場合も、半導体チップ１１０と第２の外周領域１２４の形状に応じて切り出し寸法を制御することにより、自由かつ容易にダミー部材を調達することができる。このようなダミー部材は、チップマウント工程と同様のプロセスで組み立てることが可能である。このよう、低コストで半導体装置１００を製造することができる。
（第２の実施の形態）
図６は、本実施の形態における半導体装置１００の構成を示す平面図である。図６（ａ）には、半導体装置１００の各構成部材の寸法を示す。図６（ｂ）には、インターポーザ１０６の中心１０６ｃを示す。本実施の形態において、半導体チップ１１０の寸法およびインターポーザ１０６上の配置位置が第１の実施の形態と異なる。
本実施の形態において、半導体チップ１１０は、平面視において、インターポーザ１０６と長辺方向が一致する相似形状を有する。すなわち、Ｘ：Ｙ＝ａ：ｂとすることができる。一方、本実施の形態において、半導体チップ１１０は、その中心がインターポーザ１０６の中心１０６ｃと一致していない。このような構成の場合、半導体チップ１１０をインターポーザ１０６上に配置しただけだと、半導体チップ１１０がインターポーザ１０６に及ぼす応力の不均衡が生じる。
本実施の形態においては、このような応力の不均衡を緩和するために、インターポーザ１０６上の半導体チップ１１０の側方にダミー部材１２０を配置する。ダミー部材１２０は、平面視において、半導体チップ１１０およびダミー部材１２０を囲む外周で規定される第２の外周領域１２４がインターポーザ１０６と長辺方向が一致する相似形状を有するとともに、第２の外周領域１２４の中心がインターポーザ１０６の中心と一致するように配置される。本実施の形態において、第２の外周領域１２４は、図中横方向の長さがｘ、縦方向の長さがｙである。第２の外周領域１２４は、Ｘ：Ｙ＝ｘ：ｙとなるようにすることができる。これにより、図６（ｂ）に示すように、第２の外周領域１２４の中心がインターポーザ１０６の中心と一致するようにすることができる。
次に、図７を参照して、本実施の形態における半導体装置１００の設計手順を説明する。
図７（ａ）は、インターポーザ１０６および半導体チップ１１０それぞれの平面形状ならびにインターポーザ１０６および半導体チップ１１０の位置関係を示す配置情報を模式的に示す図である。ここでは、インターポーザ１０６の中心１０６ｃと半導体チップ１１０の中心１１０ｃとは一致していない。そのため、ダミー部材を配置するための第２の外周領域１２４を設定する。図７（ｂ）は、第２の外周領域１２４が設定された状態を示す図である。すなわち、本実施の形態において、第２の外周領域１２４は、インターポーザ１０６の中心１０６ｃを中心としてＸ：Ｙ＝ｘ：ｙとなるとともに、第１の外周領域（半導体チップ１１０が配置される領域）を含むように設定することができる。ここで、第２の外周領域１２４は、第１の外周領域を含む最小寸法とすることができる。
つづいて、第２の外周領域１２４の第１の外周領域以外の領域にダミー部材１２０を配置する設定を行う。本実施の形態においても、第２の外周領域１２４の第１中心線１２４ａおよび第２中心線１２４ｂ上には、第２の外周領域１２４の外縁に至る領域まで、半導体チップ１１０またはダミー部材１２０を配置することが好ましい。本実施の形態において、ダミー部材１２０は、第１中心線１２４ａおよび第２中心線１２４ｂ上に配置されるＬ字形状とすることができる。
図８は、図６に示した半導体装置１００の変形例を示す平面図である。
図６では、第２の外周領域１２４の第１の外周領域以外の領域に、Ｌ字形状のダミー部材１２０が配置される例を示したが、図８（ａ）に示すように、複数の小さいダミー部材１２０をＬ字形状に配置することもできる。また、図８（ｂ）に示すように、直線形状の２つのダミー部材１２０をＬ字形状に配置することもできる。
本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。
（第３の実施の形態）
図９は、本実施の形態における半導体装置１００の構成を示す平面図である。本実施の形態において、半導体装置１００は、第１の実施の形態等で説明した半導体チップ１１０に加えて、さらに半導体チップ１１２を含む。本実施の形態において、半導体装置１００は、複数の半導体チップが搭載されたＳｉＰとすることができる。
半導体チップ１１０と半導体チップ１１２とは並置されている。本実施の形態において、図９（ｂ）に示すように、第１の外周領域１２６は、インターポーザ１０６上の半導体チップ１１０および半導体チップ１１２を囲む領域とすることができる。第１の外周領域１２６は、図中横方向の長さがａ、縦方向の長さがｂである。ここで、第１の外周領域１２６は、平面視において、インターポーザ１０６と相似形状ではない。すなわち、Ｘ：Ｙ＝ａ：ｂではない。このような構成の場合、半導体チップ１１０および半導体チップ１１２をインターポーザ１０６上に配置しただけだと、半導体チップ１１０および半導体チップ１１２がインターポーザ１０６に及ぼす応力の不均衡が生じる。
そこで、本実施の形態においても、インターポーザ１０６上にダミー部材１２０を配置する。第２の外周領域１２４は、第１の実施の形態で説明したのと同様にして設定することができる。第２の外周領域１２４は、横方向の長さがｘ＝ａ、縦方向の長さがｙである。ここで、Ｘ：Ｙ＝ａ：ｙとなるようにｙを設定することができる。
図１０は、図９に示した半導体装置１００の変形例を示す平面図である。
ここでは、ダミー部材１２０一つあたりのサイズが図９に示したものより小さい。しかし、複数のダミー部材１２０の数を増やすことにより、図９に示したダミー部材１２０と同様の形状に配置することができる。たとえば、ダミー部材としてコンデンサ等の受動部品を用いた場合、第２の外周領域１２４の空いている領域の形状にあわせて、複数のダミー部材を配置することができる。
図１１および図１２は、本実施の形態における半導体装置１００の他の例を示す平面図である。
本例でも、半導体装置１００は、半導体チップ１１０と半導体チップ１１２とを含む。ここで、半導体チップ１１０の縦方向の長さがｂ、半導体チップ１１２の縦方向の長さがｃ（ｃ＜ｂ）である。ここで、図１２（ｂ）に示すように、半導体チップ１１０および半導体チップ１１２を囲む第１の外周領域１２６は、横方向の長さがａ、縦方向の長さがｂである。ここで、第１の外周領域１２６の形状が、インターポーザ１０６と長辺方向が一致する相似形状ではない。すなわち、Ｘ：Ｙ＝ａ：ｂではない。
また、図１２（ａ）に示すように、第１の外周領域１２６の中心１２６ｃとインターポーザ１０６の中心１０６ｃとは異なる。そこで、本例においても、インターポーザ１０６上にダミー部材１２０を配置する。第２の外周領域１２４は、第１の実施の形態で説明したのと同様にして設定することができる。第２の外周領域１２４は、横方向の長さがｘ、縦方向の長さがｙ＝ｂである。ここで、Ｘ：Ｙ＝ｘ：ｂとなるようにｘを設定することができる。また、ダミー部材１２０は、縦方向の長さが、半導体チップ１１２の縦方向の長さｃと同じとすることができる。これにより、半導体チップ１１０、半導体チップ１１２、およびダミー部材１２０とが配置される領域が第２の外周領域１２４の縦方向の第１中心線および横方向の第２中心線に対してそれぞれ線対称となるように設定することができる。
また、図１３に示すように、サイズの小さい複数のダミー部材１２０を多数設けた構成とすることもできる。
本実施の形態においても、第１の実施の形態と同様の効果が得られる。
（第４の実施の形態）
図１４は、本実施の形態における半導体装置１００の構成を示す図である。
図１４（ａ）は、平面図、図１４（ｂ）および図１４（ｃ）は、図１４（ａ）のＣ−Ｃ’断面図である。
本実施の形態において、インターポーザ１０６上において、半導体チップ１１０およびダミー部材１２０の少なくとも一方の上に、当該少なくとも一方と接着して設けられた放熱板１３０をさらに含む構成とすることができる。放熱板１３０は、補強板としても機能する。
図１４（ｂ）は、第１の実施の形態において説明したのと同様のダミー部材１２０がインターポーザ１０６上に配置されていて、その上に放熱板１３０が設けられた例を示す。ここでは実装基板１０２や半田ボール１０４は記載を省略している。放熱板１３０は、たとえば銅やニッケル等の金属材料により構成することができる。放熱板１３０と半導体チップ１１０やダミー部材１２０との接着は、熱伝導性接着剤や導電性接着剤等の接着剤を用いて行うことができる。
なお、ここでは半導体チップ１１０とダミー部材１２０の両方が放熱板１３０と接着している構成を示しているが、半導体チップ１１０とダミー部材１２０のいずれか一方のみが放熱板１３０と接着した構成とすることもできる。半導体チップ１１０がインターポーザ１０６に対向する面と反対の面と、ダミー部材１２０がインターポーザ１０６に対向する面と反対の面の、少なくともいずれか一方に放熱板１３０が接着して設けられた構成とすることができる。たとえば、半導体チップ１１０の高さがダミー部材１２０の高さより低い場合は、放熱板１３０は、半導体チップ１１０とのみ接着するようにしてもよい。
図１４（ｃ）は、インターポーザ１０６上において、ダミー部材１２０と同じ材料により構成され、ダミー部材１２０と一体に形成された放熱板１３０が設けられた例を示す。
なお、ここでは一例しか示していないが、第１の実施の形態から第３の実施の形態で説明した各種半導体装置１００において、放熱板１３０を設けた構成とすることができる。
本実施の形態においても、第１の実施の形態と同様の効果が得られる。また、放熱板１３０を設けることにより、熱特性を向上させることもできる。
（シミュレーション結果）
汎用有限要素法（ＦＥＭ）シミュレーションソフトウェアを用いて、半田要素に粘塑性材料を適用して温度サイクル負荷を与えた時の１サイクルあたりの半田材料の非弾性ひずみエネルギー密度増分値を抽出し、あらかじめ材料ごとに算出されている寿命曲線からそれぞれのボールの寿命を算出した。
シミュレーションの条件は、以下のようにした。
（例１）第４の実施の形態で図１４（ｂ）を参照して説明したのと同様に放熱板１３０が設けられ、放熱板１３０の周辺部がインターポーザ１０６に接着して設けられた構成の半導体装置１００のシミュレーションを行った。シミュレーションに用いた半導体装置１００の構成の模式図を図１９に示す。
半導体チップ１１０は１０×６ｍｍ、インターポーザ１０６は２１×２１ｍｍ、ダミー部材１２０は６×１．５ｍｍとした。半導体チップ１１０とダミー部材１２０との間の間隔を０．５ｍｍとして、第２の外周領域１２４が縦方向横方向ともに１０ｍｍとなるようにした。ダミー部材１２０としては、半導体チップ１１０と同一材料を用いると仮定した。
（例２）例１と同様で、ダミー部材１２０を設けなかった。
まず、半田ボール１０４の累積非弾性ひずみエネルギー密度分布図に基づき、各半田ボール１０４の１サイクル当たりの非弾性ひずみエネルギー密度を抽出して、寿命を算出した。ここで、半導体チップ１１０の水準の最短寿命を１０００ｃｙｃと仮定し、それぞれの寿命を計算した。
図１６は、以上のようにして算出した寿命分布を等高線表示した図である。図１６では、図１４（ｂ）と縦方向および横方向が逆に示されている。図１７は、各部の半田寿命を示す図である。
図１６と図１７の、例１と例２とを比較すると、ダミー部材１２０を設けた例１では、例２に比べて最短寿命が２割程度改善している。また、例１では、半導体装置１００中心の寿命が例２に比べて約１．７倍に改善している。以上のように、ダミー部材１２０によって、半田寿命が改善される効果が確認された。
図１８は、インターポーザ１０６の高さ方向の反り分布を示す図である。図１６でも、図１４（ｂ）と縦方向および横方向が逆に示されている。
例２では、反り分布が、半導体装置１００の中心とコーナーを通る対角線に対して非対称となっている。一方、例１では、半導体装置１００中央部において、対角線に対して対称な反り形状に変化している。つまり、ダミー部材１２０を配置することにより、半導体チップ１１０が長方形の場合や半導体チップ１１０がインターポーザ１０６の中心に配置されていない場合に生じる、部分的な反りの発生を防ぐことができる。
以上のシミュレーション結果から、半導体チップと並置してダミー部材１２０を配置することにより、半導体チップが長方形の場合でも、温度サイクル試験時に生じる様々な反りや応力を半導体チップが正方形である場合の挙動に近づけることができたと考えられる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
なお、以上の実施の形態においては、半導体チップをインターポーザ１０６にフリップチップ接続した例を示したが、半導体チップは、ワイヤボンディングでインターポーザ１０６に接続することもできる。図１５は、半導体チップ１１０がボンディングワイヤ１４０でインターポーザ１０６に接続される例を示す図である。この構成においても、ボンディングワイヤ１４０を形成する前に、第２の外周領域１２４にダミー部材１２０を配置しておくことができる。
なお、図１５では、ボンディングワイヤ１４０がインターポーザ１０６の第２の外周領域１２４の外周領域に接続されているが、ボンディングワイヤ１４０は、第２の外周領域１２４内でインターポーザ１０６と接続されるようにすることもできる。
また、以上の実施の形態において、インターポーザ１０６がＸ＞Ｙである場合を示したが、インターポーザ１０６は、平面形状が正方形（長さＸ＝長さＹ）となるようにすることもできる。この場合、ダミー部材１２０は、第２の外周領域１２４の中心を中心点として、半導体チップ１１０とダミー部材１２０とが配置された領域が、９０°の回転対称性を有するように配置することができる。これにより、インターポーザ１０６への応力の不均衡を良好に緩和することができる。
本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す平面図である。 本発明の実施の形態における半導体装置の設計手順を説明する図である。 図２に示した半導体装置の変形例を示す平面図である。 図２に示した半導体装置の変形例を示す平面図である。 本発明の実施の形態における半導体装置の構成を示す平面図である。 本発明の実施の形態における半導体装置の設計手順を説明する図である。 図６に示した半導体装置の変形例を示す平面図である。 本発明の実施の形態における半導体装置の構成を示す平面図である。 図９に示した半導体装置の変形例を示す平面図である。 本発明の実施の形態における半導体装置の他の例を示す平面図である。 本発明の実施の形態における半導体装置の他の例を示す平面図である。 図１１に示した半導体装置の変形例を示す平面図である。 本発明の実施の形態における半導体装置の他の例を示す図である。 半導体チップがボンディングワイヤでインターポーザに接続される例を示す図である。 シミュレーションで算出した寿命分布を等高線表示した図である。 シミュレーションで算出した各部の半田寿命を示す図である。 シミュレーションで算出したインターポーザの高さ方向の反り分布を示す図である。 シミュレーションで算出した半導体装置の構成を模式的に示す断面図である。
符号の説明
１００ 半導体装置
１０２ 実装基板
１０４ 半田ボール
１０６ インターポーザ
１０６ｃ 中心
１０８ａ アンダーフィル
１０８ｂ マウント材
１１０ 半導体チップ
１１０ｃ 中心
１１２ 半導体チップ
１２０ ダミー部材
１２４ 第２の外周領域
１２４ａ 第１中心線
１２４ｂ 第２中心線
１２６ 第１の外周領域
１２６ｃ 中心
１３０ 放熱板
１４０ ボンディングワイヤ

Claims (8)

  1. 矩形の平面形状を有し、第１の辺の長さがＸ、前記第１の辺に直交する第２の辺の長さがＹであるインターポーザと、
    前記インターポーザ上に配置された半導体チップと、
    前記インターポーザ上に前記半導体チップに並置されたダミー部材と、
    を含み、
    前記インターポーザ上の前記半導体チップを囲む第１の外周領域の前記第１の辺と平行な第３の辺の長さをａ、前記第３の辺に直交する第４の辺の長さをｂとして、前記第１の外周領域の中心が前記インターポーザの中心と異なるかまたはＸ：Ｙ＝ａ：ｂではなく、
    前記インターポーザ上の前記第１の外周領域および前記ダミー部材を囲む第２の外周領域の前記第１の辺と平行な第５の辺の長さをｘ、前記第５の辺に直交する第６の辺の長さをｙとして、前記第２の外周領域の中心が前記インターポーザの中心と一致するとともにＸ：Ｙ＝ｘ：ｙである半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ダミー部材は、当該ダミー部材および前記半導体チップが配置された領域の形状が、平面視で、前記インターポーザの第１の中心線および当該第１の中心線に直交する第２の中心線それぞれに対して対称となるように配置された半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記インターポーザ上に配置された複数の前記半導体チップを含み、
    前記第１の外周領域は、前記複数の半導体チップを囲む半導体装置。
  4. 請求項１から３いずれかに記載の半導体装置において、
    前記ダミー部材は、受動部品、ダミー半導体チップ、またはシリコン、セラミックスもしくは金属材料により構成された部材である半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記インターポーザ上において、前記半導体チップおよび前記ダミー部材の少なくとも一方の上に、当該少なくとも一方と接着して設けられた放熱板をさらに含む半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記インターポーザ上において、前記ダミー部材と同じ材料により構成され、前記ダミー部材と一体に形成された放熱板をさらに含む半導体装置。
  7. 矩形の平面形状を有し、第１の辺の長さがＸ、前記第１の辺に直交する第２の辺の長さがＹであるインターポーザ上に半導体チップが配置された半導体装置の設計方法であって、
    前記インターポーザおよび前記半導体チップそれぞれの平面形状ならびに前記インターポーザおよび前記半導体チップの位置関係を示す配置情報を取得する工程と、
    前記配置情報に基づき、平面視において、前記インターポーザ上の前記半導体チップが配置される領域を囲む第１の外周領域の前記第１の辺と平行な第３の辺の長さがａ、前記第３の辺に直交する第４の辺の長さをｂとして、前記第１の外周領域の中心が前記インターポーザの中心と異なるかまたはＸ：Ｙ＝ａ：ｂでない場合に、前記インターポーザの中心を中心とするとともに前記第１の外周領域を含み、前記第１の辺と平行な第５の辺の長さをｘ、前記第５の辺に直交する第６の辺の長さをｙとして、Ｘ：Ｙ＝ｘ：ｙとなる第２の外周領域を設定する工程と、
    前記第２の外周領域内に、前記半導体チップが配置される領域に並置してダミー部材を配置する設定を行う工程と、
    を含む半導体装置の設計方法。
  8. 請求項７に記載の半導体装置の設計方法であって、
    前記ダミー部材を配置する設定を行う工程において、当該ダミー部材および前記半導体チップが配置される領域の形状が、平面視で、前記インターポーザの第１の中心線および当該第１の中心線に直交する第２の中心線それぞれに対して対称となるように前記ダミー部材を配置する設定を行う半導体装置の設計方法。
JP2008194914A 2008-07-29 2008-07-29 半導体装置およびその設計方法 Pending JP2010034294A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008194914A JP2010034294A (ja) 2008-07-29 2008-07-29 半導体装置およびその設計方法
US12/458,277 US7804170B2 (en) 2008-07-29 2009-07-07 Semiconductor device and method of designing the same
CN2009101646903A CN101640194B (zh) 2008-07-29 2009-07-29 半导体器件及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008194914A JP2010034294A (ja) 2008-07-29 2008-07-29 半導体装置およびその設計方法

Publications (1)

Publication Number Publication Date
JP2010034294A true JP2010034294A (ja) 2010-02-12

Family

ID=41607485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008194914A Pending JP2010034294A (ja) 2008-07-29 2008-07-29 半導体装置およびその設計方法

Country Status (3)

Country Link
US (1) US7804170B2 (ja)
JP (1) JP2010034294A (ja)
CN (1) CN101640194B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012085046A (ja) * 2010-10-08 2012-04-26 Nippon Dempa Kogyo Co Ltd 恒温槽付水晶発振器
JP2012085045A (ja) * 2010-10-08 2012-04-26 Nippon Dempa Kogyo Co Ltd 恒温槽付水晶発振器
JP2013138088A (ja) * 2011-12-28 2013-07-11 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び電子装置
JPWO2015001676A1 (ja) * 2013-07-05 2017-02-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2020129600A (ja) * 2019-02-08 2020-08-27 日産自動車株式会社 半導体装置及び電力変換装置
US11955463B2 (en) 2019-06-26 2024-04-09 Adeia Semiconductor Bonding Technologies Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12046569B2 (en) 2020-06-30 2024-07-23 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US12046482B2 (en) 2018-07-06 2024-07-23 Adeia Semiconductor Bonding Technologies, Inc. Microelectronic assemblies
US12113056B2 (en) 2016-05-19 2024-10-08 Adeia Semiconductor Bonding Technologies Inc. Stacked dies and methods for forming bonded structures

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI454053B (zh) * 2010-10-08 2014-09-21 Nihon Dempa Kogyo Co 附恆溫槽水晶振盪器
US8987009B1 (en) * 2013-01-15 2015-03-24 Xilinx, Inc. Method and apparatus for tracking interposer dies in a silicon stacked interconnect technology (SSIT) product
CN105792783B (zh) * 2013-11-28 2019-07-26 爱尔康制药有限公司 眼外科手术系统、方法和装置
US20150333227A1 (en) * 2014-05-14 2015-11-19 Genesis Photonics Inc. Light emitting device package structure and manufacturing method thereof
US9865567B1 (en) * 2017-02-02 2018-01-09 Xilinx, Inc. Heterogeneous integration of integrated circuit device and companion device
CN107481941B (zh) * 2017-07-28 2019-12-24 华进半导体封装先导技术研发中心有限公司 一种控制扇出式系统级封装翘曲的方法
KR102397902B1 (ko) 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
US11508707B2 (en) * 2019-05-15 2022-11-22 Mediatek Inc. Semiconductor package with dummy MIM capacitor die
JP2021015922A (ja) * 2019-07-16 2021-02-12 キオクシア株式会社 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126515A (ja) * 1997-06-27 1999-01-29 Nec Corp 半導体装置の外形保持部材、半導体装置及びその製造方法
JP2007294724A (ja) * 2006-04-26 2007-11-08 Toppan Printing Co Ltd 多層回路配線基板及び半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237964A (ja) 1985-08-13 1987-02-18 Tdk Corp シヨツトキバリヤ形半導体装置およびその製造方法
EP1401020A4 (en) * 2001-06-07 2007-12-19 Renesas Tech Corp SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
CN100413070C (zh) * 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
JP4265997B2 (ja) * 2004-07-14 2009-05-20 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2006039391A (ja) * 2004-07-29 2006-02-09 Sony Corp 光電子装置およびその製造方法
US7589395B2 (en) * 2006-06-30 2009-09-15 Intel Corporation Multiple-dice packages using elements between dice to control application of underfill material to reduce void formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126515A (ja) * 1997-06-27 1999-01-29 Nec Corp 半導体装置の外形保持部材、半導体装置及びその製造方法
JP2007294724A (ja) * 2006-04-26 2007-11-08 Toppan Printing Co Ltd 多層回路配線基板及び半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012085046A (ja) * 2010-10-08 2012-04-26 Nippon Dempa Kogyo Co Ltd 恒温槽付水晶発振器
JP2012085045A (ja) * 2010-10-08 2012-04-26 Nippon Dempa Kogyo Co Ltd 恒温槽付水晶発振器
JP2013138088A (ja) * 2011-12-28 2013-07-11 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び電子装置
JPWO2015001676A1 (ja) * 2013-07-05 2017-02-23 ルネサスエレクトロニクス株式会社 半導体装置
US12113056B2 (en) 2016-05-19 2024-10-08 Adeia Semiconductor Bonding Technologies Inc. Stacked dies and methods for forming bonded structures
US12046482B2 (en) 2018-07-06 2024-07-23 Adeia Semiconductor Bonding Technologies, Inc. Microelectronic assemblies
JP2020129600A (ja) * 2019-02-08 2020-08-27 日産自動車株式会社 半導体装置及び電力変換装置
JP7261602B2 (ja) 2019-02-08 2023-04-20 日産自動車株式会社 半導体装置及び電力変換装置
US11955463B2 (en) 2019-06-26 2024-04-09 Adeia Semiconductor Bonding Technologies Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12046569B2 (en) 2020-06-30 2024-07-23 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element

Also Published As

Publication number Publication date
CN101640194A (zh) 2010-02-03
US7804170B2 (en) 2010-09-28
CN101640194B (zh) 2011-07-20
US20100025841A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
JP2010034294A (ja) 半導体装置およびその設計方法
JP5635247B2 (ja) マルチチップモジュール
JP6110734B2 (ja) 半導体装置
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
US8614517B2 (en) Semiconductor device and method of manufacturing the same
US20080217770A1 (en) Mounting configuration of electronic component
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
US20190385956A1 (en) Semiconductor chip
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
JP4686318B2 (ja) 半導体装置
US12068232B2 (en) Integrated circuit package with serpentine conductor and method of making
TW571407B (en) Construction of a package with multiple modules
US20200051887A1 (en) Semiconductor device, printed circuit board, electronic device, and image pickup apparatus
JP2011249398A (ja) 回路装置
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
JP2009129960A (ja) 半導体装置およびその製造方法
JP2006253519A (ja) 半導体装置
KR20110021123A (ko) 전자소자 내장형 인쇄회로기판
KR20130033150A (ko) 기판 스트립
JP2006278771A (ja) 半導体装置及びその製造方法
US20080105970A1 (en) Vertical Integration of Passive Component in Semiconductor Device Package for High Electrical Performance
JP4523425B2 (ja) 半導体素子搭載用基板
JP4591816B6 (ja) 半導体装置
JP4591816B2 (ja) 半導体装置
JP2010045311A (ja) 配線基板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129