[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010015819A - Method of manufacturing substrate structure for plasma display panel - Google Patents

Method of manufacturing substrate structure for plasma display panel Download PDF

Info

Publication number
JP2010015819A
JP2010015819A JP2008174650A JP2008174650A JP2010015819A JP 2010015819 A JP2010015819 A JP 2010015819A JP 2008174650 A JP2008174650 A JP 2008174650A JP 2008174650 A JP2008174650 A JP 2008174650A JP 2010015819 A JP2010015819 A JP 2010015819A
Authority
JP
Japan
Prior art keywords
electrode
glass
substrate
glass material
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008174650A
Other languages
Japanese (ja)
Inventor
Yujiro Iwamoto
雄治朗 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Plasma Display Ltd
Original Assignee
Hitachi Plasma Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Plasma Display Ltd filed Critical Hitachi Plasma Display Ltd
Priority to JP2008174650A priority Critical patent/JP2010015819A/en
Publication of JP2010015819A publication Critical patent/JP2010015819A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a substrate structure for PDP, which can suppress bubbles due to a reaction between an electrode and a glass material layer. <P>SOLUTION: The method of manufacturing the substrate structure for PDP comprises a step in which a glass material layer that contains the glass material is so formed as to cover an electrode on a substrate where the electrode is formed, and the glass material layer is baked to form a dielectric layer. In the course of baking, the electrode is grounded, or, if the electrode consists of a transparent electrode and a metal electrode formed thereon, a voltage is applied between the transparent electrode and the metal electrode. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、プラズマディスプレイパネル(以下、「PDP」と称する。)用基板構体の製造方法に関する。   The present invention relates to a method for manufacturing a substrate structure for a plasma display panel (hereinafter referred to as “PDP”).

図7は、従来のPDPの構造の一例を示す分解斜視図である。このPDPは、前面側基板構体1と背面側基板構体2を有している。   FIG. 7 is an exploded perspective view showing an example of the structure of a conventional PDP. This PDP has a front side substrate structure 1 and a back side substrate structure 2.

前面側基板構体1では、ガラス基板1a上に複数の表示電極3が配置されている。表示電極3は、それぞれ、透明電極3a及び金属電極3bを備えている。表示電極3は、誘電体層4で覆われている。誘電体層4は、保護膜5で覆われている。   In the front side substrate structure 1, a plurality of display electrodes 3 are arranged on the glass substrate 1a. The display electrode 3 includes a transparent electrode 3a and a metal electrode 3b, respectively. The display electrode 3 is covered with a dielectric layer 4. The dielectric layer 4 is covered with a protective film 5.

背面側基板構体2では、表示電極3に対してほぼ垂直方向に延びるアドレス電極6がガラス基板2a上に配置されている。アドレス電極6は、誘電体層9で覆われている。アドレス電極6の両側には隔壁7が配置され、列方向のセルを区分けしている。さらに誘電体層9上と、隔壁7の側面には紫外線により励起されて赤(R)、緑(G)、青(B)の可視光を発生する蛍光体が塗布されてなる蛍光体層8が形成されている。なお、アドレス電極6は、前面側基板構体1の誘電体層4内に表示電極3と交差するように配設されることもある。   In the back side substrate structure 2, address electrodes 6 extending in a direction substantially perpendicular to the display electrodes 3 are disposed on the glass substrate 2a. The address electrode 6 is covered with a dielectric layer 9. Partitions 7 are arranged on both sides of the address electrode 6 to divide cells in the column direction. Further, a phosphor layer 8 is formed by applying phosphors that generate red (R), green (G), and blue (B) visible light on the dielectric layer 9 and on the side surfaces of the partition walls 7 by being excited by ultraviolet rays. Is formed. The address electrode 6 may be disposed in the dielectric layer 4 of the front substrate structure 1 so as to intersect the display electrode 3.

保護膜5と隔壁7が接するように前面側基板構体1と背面側基板構体2を対向させた状態で周縁部を封止用部材により封着させて内部に放電空間を形成し、放電空間内を排気後、放電空間内にNe−Xe等の放電ガスを封入し、PDPが作製される。   With the front side substrate assembly 1 and the rear side substrate assembly 2 facing each other so that the protective film 5 and the partition wall 7 are in contact with each other, the peripheral portion is sealed with a sealing member to form a discharge space inside the discharge space. After evacuating, a discharge gas such as Ne—Xe is sealed in the discharge space to produce a PDP.

このPDPにおいては、表示は、対をなす2本の表示電極3間での繰り返し放電によって行なわれる。   In this PDP, display is performed by repeated discharge between the two display electrodes 3 forming a pair.

金属電極3b又はアドレス電極6を覆う誘電体層4、6は、一例では、金属電極3b又はアドレス電極6を覆うようにガラス材料層を形成し、このガラス材料層を焼成することによって形成する。ガラス材料層は、ガラスフリットとバインダと溶剤を含むガラスペーストを基板上に塗布し、その後溶剤を乾燥させるか(ペースト法)、ガラスフリットとバインダを含むガラスシートを基板上に貼ること(シート法)によって形成することができる。ガラスフリットは、例えば、鉛ガラスからなる。   In an example, the dielectric layers 4 and 6 covering the metal electrode 3b or the address electrode 6 are formed by forming a glass material layer so as to cover the metal electrode 3b or the address electrode 6 and firing the glass material layer. For the glass material layer, a glass paste containing glass frit, a binder and a solvent is applied on the substrate, and then the solvent is dried (paste method), or a glass sheet containing glass frit and a binder is pasted on the substrate (sheet method). ). The glass frit is made of lead glass, for example.

上記方法で誘電体層を形成する場合、焼成中に、電極とガラス材料層の界面での反応により泡が発生することがある。この泡は、通常、ガラスが流動することによって除去される。   When the dielectric layer is formed by the above method, bubbles may be generated during the firing due to a reaction at the interface between the electrode and the glass material layer. This bubble is usually removed by the glass flowing.

ところで、誘電体層の材料として、無鉛ガラスからなるガラスフリットが用いられることがある。無鉛ガラスは一般に軟化点が高いのでガラスの流動によって泡を除去することが困難であり、焼成後も誘電体層中に泡が残渣することがある。誘電体中の泡残渣は、パネル化後それを起点に絶縁不良の問題を引き起こし、良品率を大幅に減少させるし、それが前面側基板構体の場合は、泡残渣によって光透過率が低減し表示輝度を低下させる。   By the way, glass frit made of lead-free glass may be used as a material for the dielectric layer. Since lead-free glass generally has a high softening point, it is difficult to remove bubbles due to glass flow, and bubbles may remain in the dielectric layer even after firing. The bubble residue in the dielectric causes a problem of insulation failure starting from the panel, and the yield rate is greatly reduced. If it is a front substrate structure, the bubble residue reduces the light transmittance. Reduce display brightness.

本発明はこのような事情に鑑みてなされたものであり、電極とガラス材料層との反応による泡の発生を抑制することができるPDP用基板構体の製造方法を提供するものである。   This invention is made | formed in view of such a situation, and provides the manufacturing method of the board | substrate structure for PDP which can suppress generation | occurrence | production of the bubble by reaction with an electrode and a glass material layer.

課題を解決するための手段及び発明の効果Means for Solving the Problems and Effects of the Invention

本発明のPDP用基板構体の製造方法は、電極が形成された基板上に前記電極を覆うようにガラス材料を含むガラス材料層を形成し、前記ガラス材料層を焼成することによって誘電体層を形成する工程を備え、前記焼成中に前記電極を接地するか、又は前記電極が透明電極とその上の金属電極とからなる場合に前記透明電極と前記金属電極の間に電圧を印加することを特徴とする。   In the method for manufacturing a substrate structure for a PDP according to the present invention, a dielectric material layer is formed by forming a glass material layer containing a glass material on a substrate on which an electrode is formed so as to cover the electrode, and firing the glass material layer. A step of forming and grounding the electrode during the firing, or applying a voltage between the transparent electrode and the metal electrode when the electrode is composed of a transparent electrode and a metal electrode thereon. Features.

本発明者は泡の発生原因について鋭意検討を行っている際に、電極とガラス材料層の間の電子の移動が泡の発生に関係しているとの考えに到った。そして、焼成時に電極を接地したところ泡の発生が抑制されることが確認できた。また、焼成時に透明電極と金属電極の間に電圧を印加したところ、透明電極と金属電極のどちらの電位を高くした場合でも泡の発生が抑制されることが確認された。さらに金属電極の電位が透明電極の電位よりも高くなうように電圧を印加したところ、泡の発生が特に抑制されることが分かった。本発明者は、以上の知見に基づいて本発明を完成させた。本発明によって泡の発生が抑制される原理は必ずしも明らかではないが電極とガラス材料層の間の電子の移動が抑制されるためであると推測される。
本発明によれば、泡の発生が抑制されるので、環境負荷のない無鉛ガラスからなるガラス材料を用いた場合でも高い良品率でPDP用基板構体を製造することができる。
以下、本発明の種々の実施形態を例示する。
The present inventor came to the idea that the movement of electrons between the electrode and the glass material layer is related to the generation of bubbles while earnestly examining the cause of generation of bubbles. And when the electrode was grounded at the time of baking, it has confirmed that generation | occurrence | production of a bubble was suppressed. Moreover, when a voltage was applied between the transparent electrode and the metal electrode during firing, it was confirmed that the generation of bubbles was suppressed when the potential of either the transparent electrode or the metal electrode was increased. Furthermore, when a voltage was applied such that the potential of the metal electrode was higher than the potential of the transparent electrode, it was found that the generation of bubbles was particularly suppressed. The present inventor completed the present invention based on the above findings. Although the principle that the generation of bubbles is suppressed by the present invention is not necessarily clear, it is presumed that this is because the movement of electrons between the electrode and the glass material layer is suppressed.
According to the present invention, since the generation of bubbles is suppressed, the substrate structure for PDP can be manufactured at a high yield rate even when a glass material made of lead-free glass having no environmental load is used.
Hereinafter, various embodiments of the present invention will be exemplified.

前記電圧の印加は、前記金属電極側が正になるように行ってもよい。
前記焼成は、前記電極に電気的に接続されたクランプで前記基板を定盤に固定し且つ前記クランプを接地した状態で焼成装置内において前記定盤を移動させることによって行うか、又は前記透明電極と前記金属電極のそれぞれに電気的に接続された一対のクランプで前記基板を定盤に固定し且つ前記クランプの対の間に電圧を印加した状態で焼成装置内において前記定盤を移動させることによって行ってもよい。
ここで示した種々の実施形態は、互いに組み合わせることができる。
The voltage may be applied so that the metal electrode side is positive.
The firing is performed by fixing the substrate to a surface plate with a clamp electrically connected to the electrode and moving the surface plate in a firing apparatus with the clamp grounded, or the transparent electrode The substrate is fixed to the surface plate with a pair of clamps electrically connected to each of the metal electrodes, and the surface plate is moved in the baking apparatus with a voltage applied between the pair of clamps. You may go by.
The various embodiments shown here can be combined with each other.

以下、本発明の実施形態を図面を用いて説明する。図面や以下の記述中で示す内容は、例示であって、本発明の範囲は、図面や以下の記述中で示すものに限定されない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. The contents shown in the drawings and the following description are examples, and the scope of the present invention is not limited to those shown in the drawings and the following description.

1.PDP用基板構体の製造方法
図1(a)〜(d)を用いて、本発明の一実施形態のPDP用基板構体の製造方法について説明する。図1(a)〜(d)は、本実施形態のPDP用基板構体の製造工程を示す断面図である。ここでは、電極が透明電極3aと金属電極3bとからなる表示電極3である場合を例にとって説明を進める。以下の説明は、電極が金属電極3bのみからなる表示電極3である場合や、電極がアドレス電極である場合にも基本的に当てはまる。
1. Method for Manufacturing PDP Substrate Structure A method for manufacturing a PDP substrate structure according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1A to FIG. 1D are cross-sectional views showing the manufacturing process of the PDP substrate structure of the present embodiment. Here, description will be given by taking as an example a case where the electrode is the display electrode 3 including the transparent electrode 3a and the metal electrode 3b. The following description is basically applicable to the case where the electrode is the display electrode 3 including only the metal electrode 3b and the case where the electrode is an address electrode.

本実施形態のPDP用基板構体の製造方法は、基板1a上に透明電極3aとその上の金属電極3bとからなる表示電極3を形成し、表示電極3を覆うようにガラス材料を含むガラス材料層15を形成し、ガラス材料層15を焼成することによって誘電体層4を形成する工程を備え、前記焼成中に表示電極3を接地するか、又は透明電極3aと金属電極3bの間に電圧を印加することを特徴とする。   The manufacturing method of the substrate structure for PDP of this embodiment forms the display electrode 3 which consists of the transparent electrode 3a and the metal electrode 3b on it on the board | substrate 1a, and contains the glass material so that the display electrode 3 may be covered. Forming the dielectric layer 4 by firing the glass material layer 15 and forming the layer 15, and grounding the display electrode 3 during the firing or applying a voltage between the transparent electrode 3a and the metal electrode 3b. Is applied.

1−1.表示電極工程
まず、図1(a)に示すように、基板1a上に透明電極3aとその上の金属電極3bとからなる表示電極3を形成する。
1-1. Display Electrode Process First, as shown in FIG. 1A, a display electrode 3 including a transparent electrode 3a and a metal electrode 3b thereon is formed on a substrate 1a.

基板1aの種類は、特に限定されず、基板1aは、例えば、ガラス基板等の透明基板からなる。透明電極3aは、ITO、SnO2、ZnO等などからなる透明電極材料膜を透明電極形状にパターニングすることによって形成することができる。 The kind of board | substrate 1a is not specifically limited, The board | substrate 1a consists of transparent substrates, such as a glass substrate, for example. The transparent electrode 3a can be formed by patterning a transparent electrode material film made of ITO, SnO 2 , ZnO or the like into a transparent electrode shape.

金属電極3bの材料や構成は、特に限定されず、金属電極3bは、Ag、Au、Al、Cu、Crの単層やこれらの積層体(例えばCr/Cu/Crの積層構造)等からなる。一例では、金属電極3bは、密着層11a、Cu層11b及び被覆層11cの積層構造を有する。この場合、金属電極3bは、透明電極1a上に密着層11aの材料膜、Cu層11bの材料膜及び被覆層11cの材料膜からなる積層膜を形成し、この積層膜を金属電極形状にパターニングすることによって形成することができる。密着層11aは、Cu層11bと基板1aとの間の密着性を高めることができるものであれば、その組成は、特に限定されないが、一例では、Crからなる。Cu層11bはCuからなる層であるが、少量の別の成分を含んでいてもよい。被覆層11cは、Cu層11bの酸化等を防ぐことができるものであれば、その組成は、特に限定されないが、一例では、Crからなる。密着層11aの材料膜、Cu層11bの材料膜及び被覆層11cの材料膜は、それぞれ、スパッタ法又は蒸着法などで形成することができる。密着層11aは、不要な場合には省略することもできる。   The material and configuration of the metal electrode 3b are not particularly limited, and the metal electrode 3b is made of a single layer of Ag, Au, Al, Cu, Cr, or a stacked body thereof (for example, a stacked structure of Cr / Cu / Cr). . In one example, the metal electrode 3b has a stacked structure of an adhesion layer 11a, a Cu layer 11b, and a coating layer 11c. In this case, the metal electrode 3b is formed by forming a laminated film composed of the material film of the adhesion layer 11a, the material film of the Cu layer 11b, and the material film of the covering layer 11c on the transparent electrode 1a, and patterning the laminated film into a metal electrode shape. Can be formed. The composition of the adhesion layer 11a is not particularly limited as long as it can improve the adhesion between the Cu layer 11b and the substrate 1a. In one example, the adhesion layer 11a is made of Cr. The Cu layer 11b is a layer made of Cu, but may contain a small amount of another component. The composition of the coating layer 11c is not particularly limited as long as it can prevent oxidation of the Cu layer 11b, but is made of Cr in one example. The material film of the adhesion layer 11a, the material film of the Cu layer 11b, and the material film of the coating layer 11c can be formed by sputtering or vapor deposition, respectively. The adhesion layer 11a can be omitted if unnecessary.

透明電極3a及び金属電極3bの形状は、特に限定されず、T字形や梯子形であってもよい。透明電極3aと金属電極3bの形状は、同じであっても互いに異なっていてもよい。例えば、透明電極3aをT字形や梯子形にして、金属電極3bをストレート形にしてもよい。透明電極3aと金属電極3bとで表示電極3が構成される。なお、金属電極3bの少なくとも一端部が基板の周辺部に導出され電極端子として利用される。
表示電極3は、2本ずつがペアになって表示ラインを構成するが、電極配列形態として電極ペア間に非放電領域(逆スリットともいう)を設けた配列、電極を等間隔に配列して隣接する電極間が全て放電領域となるALIS形式の配列のいずれかによって配置されている。このペアは、アドレス電極との間のアドレス放電に用いられるスキャン電極と、スキャン電極との間のサステイン放電等に用いられるサステイン電極とで構成される。
The shapes of the transparent electrode 3a and the metal electrode 3b are not particularly limited, and may be a T shape or a ladder shape. The shapes of the transparent electrode 3a and the metal electrode 3b may be the same or different from each other. For example, the transparent electrode 3a may be T-shaped or ladder-shaped, and the metal electrode 3b may be straight. The display electrode 3 is comprised by the transparent electrode 3a and the metal electrode 3b. At least one end of the metal electrode 3b is led out to the periphery of the substrate and used as an electrode terminal.
Two display electrodes 3 are paired to form a display line. As an electrode arrangement form, an arrangement in which a non-discharge region (also referred to as a reverse slit) is provided between electrode pairs, and electrodes are arranged at equal intervals. The adjacent electrodes are arranged by any one of the ALIS type arrangements in which the discharge regions are all formed between the adjacent electrodes. This pair includes a scan electrode used for address discharge with the address electrode and a sustain electrode used for sustain discharge with the scan electrode.

1−2.ガラス材料層形成工程
次に、図1(b)に示すように、表示電極3を覆うようにガラス材料を含むガラス材料層15を形成する。
1-2. Next, as shown in FIG. 1B, a glass material layer 15 containing a glass material is formed so as to cover the display electrode 3.

ガラス材料層15は、ガラス材料を含むものであって焼成によって誘電体層4となるものであればよい。「ガラス材料」は、ガラスからなる材料であり、例えば、ガラスフリットである。ガラス材料層15は、例えば、ガラスフリットとバインダと溶剤を含むガラスペーストを基板上に塗布し、その後溶剤を乾燥させるか(ペースト法)、ガラスフリットとバインダを含むガラスシートを基板上に貼ること(シート法)によって形成することができる。   The glass material layer 15 only needs to contain a glass material and become the dielectric layer 4 by firing. The “glass material” is a material made of glass, for example, a glass frit. For the glass material layer 15, for example, a glass paste containing a glass frit, a binder, and a solvent is applied on the substrate, and then the solvent is dried (paste method), or a glass sheet containing the glass frit and the binder is pasted on the substrate. (Sheet method).

ガラス材料の組成は、特に限定されず、鉛ガラスからなってもよく、無鉛ガラスからなってもよい。環境負荷の観点からは、無鉛ガラスが好ましい。ガラス材料は、アルカリガラスを10mol%以上含むことが好ましい。この場合、ガラスの結晶化が起こりやすいという利点があるからである。また、ガラス材料は、アルカリガラスを30mol%以下含むことが好ましい。アルカリガラスの含有量が多すぎると耐湿性が十分でなかったり、内部で分相が起こりやすい不安定なガラスになる。アルカリガラスとは、Na2O、K2O又はLi2O等のアルカリ金属の酸化物からなるガラスを意味する。アルカリガラスの含有量は、例えば、10〜30mol%であり、具体的には、例えば、10、15、20、25、30mol%である。アルカリガラスの含有量は、ここで示した数値の何れか2つの間の範囲内であってもよい。ガラス材料は、好ましくは、アルカリ亜鉛硼珪酸ガラスからなる。このガラスは、無鉛ガラスでありながら、結晶化温度が比較的低いからである。 The composition of the glass material is not particularly limited, and may be made of lead glass or lead-free glass. From the viewpoint of environmental load, lead-free glass is preferable. The glass material preferably contains 10 mol% or more of alkali glass. In this case, there is an advantage that crystallization of glass is likely to occur. Moreover, it is preferable that a glass material contains 30 mol% or less of alkali glasses. When the content of the alkali glass is too large, the moisture resistance is not sufficient, or the glass becomes unstable which is likely to cause phase separation inside. Alkali glass means glass made of an oxide of an alkali metal such as Na 2 O, K 2 O or Li 2 O. The content of the alkali glass is, for example, 10 to 30 mol%, specifically, for example, 10, 15, 20, 25, 30 mol%. The content of alkali glass may be within a range between any two of the numerical values shown here. The glass material is preferably made of alkali zinc borosilicate glass. This is because this glass is a lead-free glass but has a relatively low crystallization temperature.

ガラス材料の軟化点は、特に限定されないが、例えば、450〜600℃である。   Although the softening point of a glass material is not specifically limited, For example, it is 450-600 degreeC.

ガラス材料のガラス結晶化温度は、特に限定されないが、650℃以下であることが好ましい。この場合、ガラス材料の結晶化が起こり易いからである。ガラス結晶化温度は、示差熱分析(DTA)においてガラスから結晶に変化する際の発熱反応を示すピークの温度から求めることができる。ガラス材料のガラス結晶化温度は、例えば、500℃〜650℃であり、具体的には、例えば、500、550、600又は650℃である。ガラス材料のガラス結晶化温度は、ここで示した数値の何れか2つの間の範囲内であってもよく、何れか1つ以下であってもよい。なお、ガラス材料のガラス結晶化温度は、通常は、ガラス材料の軟化点より高い温度である。   Although the glass crystallization temperature of a glass material is not specifically limited, It is preferable that it is 650 degrees C or less. This is because crystallization of the glass material is likely to occur in this case. The glass crystallization temperature can be determined from the temperature of a peak showing an exothermic reaction when changing from glass to crystal in differential thermal analysis (DTA). The glass crystallization temperature of the glass material is, for example, 500 ° C. to 650 ° C., and specifically, for example, 500, 550, 600, or 650 ° C. The glass crystallization temperature of the glass material may be within a range between any two of the numerical values shown here, or may be any one or less. Note that the glass crystallization temperature of the glass material is usually higher than the softening point of the glass material.

1−3.焼成による誘電体層形成工程
次に、図1(c)に示すように、ガラス材料層15を焼成することによって誘電体層4を形成する。この焼成中に表示電極3を接地するか、又は透明電極3aと金属電極3bの間に電圧を印加する。これによって、泡の発生を抑制することができる。
1-3. Next, as shown in FIG. 1C, the dielectric material layer 4 is formed by firing the glass material layer 15. During the firing, the display electrode 3 is grounded or a voltage is applied between the transparent electrode 3a and the metal electrode 3b. Thereby, generation | occurrence | production of a bubble can be suppressed.

表示電極3の接地は、透明電極3aを接地、金属電極3bを接地、透明電極3aと金属電極3bの両方を接地の何れによって行ってもよいが、金属電極3bを接地することによって行うことが好ましく、透明電極3aと金属電極3bの両方を接地することによって行うことがさらに好ましい。このような場合に、泡発生を効果的に抑制することができるからである。   The display electrode 3 may be grounded by either grounding the transparent electrode 3a, grounding the metal electrode 3b, or grounding both the transparent electrode 3a and the metal electrode 3b, but by grounding the metal electrode 3b. Preferably, it is more preferable to carry out by grounding both the transparent electrode 3a and the metal electrode 3b. This is because in such a case, generation of bubbles can be effectively suppressed.

表示電極3を接地した状態で焼成を行う方法は、特に限定されないが、例えば、図2(a)、(b)に示すように、表示電極3(透明電極3aと金属電極3bの少なくとも一方)に電気的に接続されたクランプ17で基板1aを定盤19に固定し且つクランプ17を接地した状態で焼成装置内において定盤19を図2(a)の矢印Xの方向に移動させることによって行うことができる。表示電極3の接地は、例えば定盤19の進行方向に並んだ複数のローラー23の周囲に巻かれた導電性ベルト21とクランプ17とを接触させ、導電性ベルト21を接地することによって行うことができる。この場合、定盤19と共にクランプ17が矢印Xの方向に移動する際、クランプ17に接触している導電性ベルト21が回転する。従って、クランプ17と導電性ベルト21の接触が維持された状態でのクランプ17のスムーズな移動が可能である。定盤19は、搬送ローラー25上において移動させることができる。   The method of firing while the display electrode 3 is grounded is not particularly limited. For example, as shown in FIGS. 2A and 2B, the display electrode 3 (at least one of the transparent electrode 3a and the metal electrode 3b). The substrate 1a is fixed to the surface plate 19 with a clamp 17 electrically connected to the surface plate 19 and the surface plate 19 is moved in the direction of arrow X in FIG. It can be carried out. The display electrode 3 is grounded, for example, by bringing the conductive belt 21 and the clamp 17 wound around a plurality of rollers 23 arranged in the traveling direction of the surface plate 19 into contact with each other and grounding the conductive belt 21. Can do. In this case, when the clamp 17 moves in the direction of the arrow X together with the surface plate 19, the conductive belt 21 in contact with the clamp 17 rotates. Accordingly, it is possible to smoothly move the clamp 17 in a state where the contact between the clamp 17 and the conductive belt 21 is maintained. The surface plate 19 can be moved on the transport roller 25.

電圧の印加については、金属電極3b側が正(+)になるように(金属電極3bの電位が透明電極3aの電位よりも高くなるように)電圧の印加を行ってもよく、逆に、透明電極3a側が正になるように電圧の印加を行ってもよいが、前者の方が泡発生を抑制する効果が大きい。印加する電圧は、特に限定されないが、例えば0.5〜5V程度である。この電圧は、具体的には例えば0.5、1、1.5、2、3、4、5Vである。この電圧は、ここで例示した数値の何れか2つの間の範囲内であってもよい。また、印加する電圧は、流れる電流の大きさが所定の値になるように設定してもよい。電極1本当りの電流の大きさは、例えば0.005〜5μAであり、具体的には例えば0.005、0.01、0.05、0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.5、2、3、4、5μAである。この電流の大きさは、ここで例示した数値の何れか2つの間の範囲内であってもよい。   Regarding the voltage application, the voltage may be applied so that the metal electrode 3b side is positive (+) (so that the potential of the metal electrode 3b is higher than the potential of the transparent electrode 3a). Although voltage may be applied so that the electrode 3a side is positive, the former has a greater effect of suppressing bubble generation. Although the voltage to apply is not specifically limited, For example, it is about 0.5-5V. Specifically, this voltage is, for example, 0.5, 1, 1.5, 2, 3, 4, 5V. This voltage may be within a range between any two of the numerical values exemplified here. Further, the voltage to be applied may be set so that the magnitude of the flowing current becomes a predetermined value. The magnitude of the current per electrode is, for example, 0.005 to 5 μA, specifically, for example, 0.005, 0.01, 0.05, 0.1, 0.2, 0.3, 0. .4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.5, 2, 3, 4, 5 μA. The magnitude of this current may be within a range between any two of the numerical values exemplified here.

電圧を印加した状態で焼成を行う方法は、特に限定されないが、例えば、図2(a)、(b)に示すように、透明電極3aと金属電極3bのそれぞれに電気的に接続された一対のクランプ17で基板1aを定盤19に固定し且つクランプ17の対の間に電圧を印加した状態で焼成装置内において定盤19を図2(a)の矢印Xの方向に移動させることによって行う。電圧の印加は、例えば定盤19の進行方向に並んだ複数のローラー23の周囲に巻かれた導電性ベルト21とクランプ17とを接触させ、クランプ17の対のそれぞれと接触する導電性ベルト21の間に電圧を印加することによって行うことができる。この場合、定盤19と共にクランプ17が矢印Xの方向に移動する際、クランプ17に接触している導電性ベルト21が回転する。従って、クランプ17と導電性ベルト21の接触が維持された状態でのクランプ17のスムーズな移動が可能である。定盤19は、搬送ローラー25上において移動させることができる。   The method of firing in a state where a voltage is applied is not particularly limited. For example, as shown in FIGS. 2 (a) and 2 (b), a pair electrically connected to each of the transparent electrode 3a and the metal electrode 3b. The substrate 1a is fixed to the surface plate 19 with the clamp 17 and the surface plate 19 is moved in the direction of arrow X in FIG. Do. The voltage is applied by, for example, bringing the conductive belt 21 wound around the plurality of rollers 23 arranged in the traveling direction of the surface plate 19 and the clamp 17 into contact with each other and contacting each of the pair of the clamps 17. Can be performed by applying a voltage between the two. In this case, when the clamp 17 moves in the direction of the arrow X together with the surface plate 19, the conductive belt 21 in contact with the clamp 17 rotates. Accordingly, it is possible to smoothly move the clamp 17 in a state where the contact between the clamp 17 and the conductive belt 21 is maintained. The surface plate 19 can be moved on the transport roller 25.

ガラス材料層15の焼成温度は、誘電体層4が形成可能な温度であれば特に限定されない。ガラス材料層15の焼成プロファイルは、特に限定されないが、一例では、図3に示すように、焼成温度を上昇させる温度上昇期、焼成温度が一定の温度安定期及び焼成温度を降下させる冷却期を有するように設定することが好ましい。冷却は、強制的な冷却であっても自然冷却であってもよい。また、温度安定期での焼成温度は、特に限定されないが、例えば600〜640℃程度である。   The firing temperature of the glass material layer 15 is not particularly limited as long as the dielectric layer 4 can be formed. The firing profile of the glass material layer 15 is not particularly limited, but in one example, as shown in FIG. 3, a temperature rising period in which the firing temperature is raised, a temperature stable period in which the firing temperature is constant, and a cooling period in which the firing temperature is lowered. It is preferable to set so as to have. The cooling may be forced cooling or natural cooling. Moreover, the firing temperature in the temperature stabilization period is not particularly limited, but is, for example, about 600 to 640 ° C.

1−4.保護膜形成工程
次に、図1(d)に示すように、誘電体層4上に保護膜5を形成し、本実施形態のPDP用基板構体の製造を完了する。
1-4. Next, as shown in FIG. 1D, a protective film 5 is formed on the dielectric layer 4 to complete the manufacture of the PDP substrate structure of this embodiment.

保護膜5は、例えば、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム又は酸化バリウム等の金属(より具体的には2価の金属)酸化物からなり、好ましくは、酸化マグネシウムからなる。保護膜5は、蒸着法、スパッタ法又は塗布法等で形成される。   The protective film 5 is made of a metal (more specifically, a divalent metal) oxide such as magnesium oxide, calcium oxide, strontium oxide, or barium oxide, and is preferably made of magnesium oxide. The protective film 5 is formed by vapor deposition, sputtering, coating, or the like.

2.PDPの製造方法
上記実施形態の方法で作製された前面側基板構体1と、基板2a上にアドレス電極6と、誘電体層9と、隔壁7と、蛍光体層8とを備える背面側基板構体2を対向させた状態で周縁部を封着材で貼り合わせることによって内部に気密な放電空間を有するパネルが得られ、このパネルの放電空間内を排気後、放電空間内に放電ガス(例えば、ネオンに数%程度のキセノンを混合させたもの)を封入することによってPDPを製造することができる。
2. Manufacturing method of PDP Rear side substrate assembly comprising front side substrate assembly 1 manufactured by the method of the above embodiment, address electrode 6, dielectric layer 9, partition wall 7 and phosphor layer 8 on substrate 2a. A panel having an airtight discharge space is obtained by bonding the peripheral edge with a sealing material with the two facing each other, and after discharging the discharge space of the panel, a discharge gas (for example, PDP can be manufactured by encapsulating neon mixed with about several percent xenon).

以上の実施形態で示した種々の特徴は、互いに組み合わせることができる。1つの実施形態中に複数の特徴が含まれている場合、そのうちの1又は複数個の特徴を適宜抜き出して、単独で又は組み合わせて、本発明に採用することができる。   Various features shown in the above embodiments can be combined with each other. In the case where a plurality of features are included in one embodiment, one or a plurality of features can be appropriately extracted and used alone or in combination in the present invention.

3.効果実証実験
以下、電極の接地又は電極間の電圧印加と泡の発生との関係を示す実験について説明する。
3. Effect demonstration experiment Hereinafter, the experiment which shows the relationship between the earthing | grounding of an electrode or the voltage application between electrodes, and bubble generation | occurrence | production is demonstrated.

3−1.実験基板の作製
まず、ガラス基板1a上にITOからなる透明電極3aとCr/Cu/Crの三層構造を有する金属電極3bを形成した。次に、これらの電極を覆うようにガラスペーストを塗布してガラス材料層15を形成した。次に、透明電極3a若しくは金属電極3bを接地するか、透明電極3aと金属電極3bの間に電圧を印加するか、金属電極3bの両端に電圧を印加した状態でガラス材料層15を焼成して誘電体層4を形成した。
3-1. Production of Experimental Substrate First, a transparent electrode 3a made of ITO and a metal electrode 3b having a three-layer structure of Cr / Cu / Cr were formed on a glass substrate 1a. Next, a glass material layer 15 was formed by applying a glass paste so as to cover these electrodes. Next, the glass material layer 15 is fired in a state where the transparent electrode 3a or the metal electrode 3b is grounded, a voltage is applied between the transparent electrode 3a and the metal electrode 3b, or a voltage is applied to both ends of the metal electrode 3b. Thus, the dielectric layer 4 was formed.

透明電極3aと金属電極3bは、図4(a)、(b)に示す形状に形成した。透明電極3aの幅は、365μmであり、金属電極3bの幅は、75μmであり、透明電極間の距離は120μmである。ガラスペーストには、硼珪酸系ガラスのガラスフリットと、アクリル系・セルロース系の樹脂バインダと、テルピネオール(溶剤)からなるものを用いた。ガラス材料層15の厚さは10μmとした。   The transparent electrode 3a and the metal electrode 3b were formed in the shapes shown in FIGS. 4 (a) and 4 (b). The width of the transparent electrode 3a is 365 μm, the width of the metal electrode 3b is 75 μm, and the distance between the transparent electrodes is 120 μm. As the glass paste, a borosilicate glass frit, an acrylic / cellulose resin binder, and terpineol (solvent) was used. The thickness of the glass material layer 15 was 10 μm.

焼成時の接地又は電圧印加は、図5(a)〜(d)に示すように配線して行った。焼成時の印加電圧は1.5Vであり、電流は、1μA(電極1本当り0.05μA)であった。   Grounding or voltage application during firing was performed by wiring as shown in FIGS. The applied voltage during firing was 1.5 V, and the current was 1 μA (0.05 μA per electrode).

焼成は、図6に示すように、熱板27上に定盤19を載置し、定盤19上にガラス材料層15を形成後の基板1aを載置した状態で熱板27を加熱することによって行った(図6では接地又は電圧印加のための配線は図示していない)。焼成プロファイルは図3に示す通りである。焼成温度はガラス基板1a上に温度センサーを配置して測定した。温度安定期の焼成温度は620℃とした。冷却期には熱板27の加熱を停止し、常温で自然冷却させた。   As shown in FIG. 6, the baking is performed by heating the hot plate 27 in a state where the surface plate 19 is placed on the hot plate 27 and the substrate 1 a after the glass material layer 15 is formed on the platen 19. (Wiring for grounding or voltage application is not shown in FIG. 6). The firing profile is as shown in FIG. The firing temperature was measured by placing a temperature sensor on the glass substrate 1a. The firing temperature in the temperature stabilization period was 620 ° C. During the cooling period, heating of the hot plate 27 was stopped and the plate was naturally cooled at room temperature.

3−2.泡数の測定
上記方法で作製した実験基板の暗視野写真を撮影し、金属電極3bのエッジに発生した泡の数を数えた。泡の数を数える際、大きさが3μm以上のもののみをカウントした。暗視野写真の撮影条件は、表1に示す通りである。
3-2. Measurement of the number of bubbles A dark field photograph of the experimental substrate produced by the above method was taken, and the number of bubbles generated at the edge of the metal electrode 3b was counted. When counting the number of bubbles, only those having a size of 3 μm or more were counted. The shooting conditions of the dark field photograph are as shown in Table 1.

Figure 2010015819
Figure 2010015819

得られた結果を表2に示す。   The obtained results are shown in Table 2.

Figure 2010015819
Figure 2010015819

表2を参照すると、以下のことが分かる。
(1)透明電極3aと金属電極3bのどちらを接地した場合でも泡の発生を抑制することができた。また、金属電極3bを接地した場合に泡の発生をより強く抑制することができた。
(2)透明電極3aと金属電極3bの間に電圧を印加することによって泡の発生を抑制することができた。透明電極3aと金属電極3bのどちら側を正(+)にした場合でも泡の発生を抑制することができたが、金属電極3b側を正にした場合に泡の発生をより強く抑制することができた。
(3)金属電極3bの両端に電圧を印加した場合、泡の発生数が若干増加した。
以上より、焼成中に透明電極3aと金属電極3bの少なくとも一方を接地するか、又は透明電極3aと金属電極3bの間に電圧を印加することによって泡の発生を抑制することができることが実証できた。
Referring to Table 2, the following can be understood.
(1) Generation of bubbles could be suppressed regardless of which of the transparent electrode 3a and the metal electrode 3b was grounded. Moreover, when the metal electrode 3b was grounded, generation | occurrence | production of a bubble was able to be suppressed more strongly.
(2) The generation of bubbles could be suppressed by applying a voltage between the transparent electrode 3a and the metal electrode 3b. Although the generation of bubbles could be suppressed when either the transparent electrode 3a or the metal electrode 3b was made positive (+), the generation of bubbles was more strongly suppressed when the metal electrode 3b side was made positive. I was able to.
(3) When voltage was applied to both ends of the metal electrode 3b, the number of bubbles generated slightly increased.
From the above, it can be demonstrated that the generation of bubbles can be suppressed by grounding at least one of the transparent electrode 3a and the metal electrode 3b during firing, or by applying a voltage between the transparent electrode 3a and the metal electrode 3b. It was.

図1(a)〜(d)は、本発明の一実施形態のPDP用基板構体の製造工程を示す断面図である。1A to 1D are cross-sectional views showing a manufacturing process of a PDP substrate assembly according to an embodiment of the present invention. 図2(a)、(b)は、それぞれ、本発明の一実施形態のPDP用基板構体の製造工程において、電極を接地するか又は電極間に電圧印加した状態で焼成を行う方法を説明するための斜視図及び正面図である。2 (a) and 2 (b) illustrate a method of firing in a process of manufacturing a substrate structure for a PDP according to an embodiment of the present invention while electrodes are grounded or a voltage is applied between the electrodes. It is the perspective view and front view for this. 本発明の一実施形態のPDP用基板構体の製造工程中の焼成工程での焼成プロファイルを示す。The baking profile in the baking process in the manufacturing process of the board | substrate structure for PDP of one Embodiment of this invention is shown. 図4(a)は、本発明の効果実証実験での、透明電極及び金属電極の形状を示す平面図であり、図4(b)は、図4(a)中のI−I断面図である。FIG. 4A is a plan view showing the shapes of the transparent electrode and the metal electrode in the effect verification experiment of the present invention, and FIG. 4B is a cross-sectional view taken along the line II in FIG. is there. 図5(a)〜(d)は、本発明の効果実証実験での、焼成中に電極を接地するか又は電極間に電圧印加する際の配線方法を示す平面図である。FIGS. 5A to 5D are plan views showing a wiring method when the electrodes are grounded or a voltage is applied between the electrodes during firing in the effect verification experiment of the present invention. 本発明の効果実証実験での、焼成方法を説明するための図4(b)に対応した断面図である。It is sectional drawing corresponding to FIG.4 (b) for demonstrating the baking method in the effect verification experiment of this invention. 従来のPDP構造の一例を示す分解斜視図である。It is a disassembled perspective view which shows an example of the conventional PDP structure.

符号の説明Explanation of symbols

1:前面側基板構体 1a:前面側基板 2:背面側基板構体 2a:背面側基板 3:表示電極 3a:透明電極 3b:金属電極 4:誘電体層 4a:第1誘電体層 4b:第2誘電体層 5:保護層 6:アドレス電極 7:隔壁 8:蛍光体層 9:誘電体層 11a:密着層 11b:Cu層 11c:被覆層 13:露出部 15:ガラス材料層 17:クランプ 19:定盤 21:導電性ベルト 23:ローラー 25:搬送ローラー 27:熱板 1: Front side substrate structure 1a: Front side substrate 2: Back side substrate structure 2a: Back side substrate 3: Display electrode 3a: Transparent electrode 3b: Metal electrode 4: Dielectric layer 4a: First dielectric layer 4b: Second Dielectric layer 5: Protective layer 6: Address electrode 7: Partition 8: Phosphor layer 9: Dielectric layer 11a: Adhesion layer 11b: Cu layer 11c: Cover layer 13: Exposed portion 15: Glass material layer 17: Clamp 19: Surface plate 21: Conductive belt 23: Roller 25: Transport roller 27: Hot plate

Claims (3)

電極が形成された基板上に前記電極を覆うようにガラス材料を含むガラス材料層を形成し、前記ガラス材料層を焼成することによって誘電体層を形成する工程を備え、
前記焼成中に前記電極を接地するか、又は前記電極が透明電極とその上の金属電極とからなる場合に前記透明電極と前記金属電極の間に電圧を印加することを特徴とするプラズマディスプレイパネル用基板構体の製造方法。
Forming a glass material layer containing a glass material on the substrate on which the electrode is formed so as to cover the electrode, and baking the glass material layer to form a dielectric layer;
A plasma display panel, wherein the electrode is grounded during the firing, or a voltage is applied between the transparent electrode and the metal electrode when the electrode is composed of a transparent electrode and a metal electrode thereon. Of manufacturing a substrate structure for a vehicle.
前記電圧の印加は、前記金属電極側が正になるように行う請求項1に記載のプラズマディスプレイパネル用基板構体の製造方法。 The method of manufacturing a substrate structure for a plasma display panel according to claim 1, wherein the voltage is applied so that the metal electrode side is positive. 前記焼成は、前記電極に電気的に接続されたクランプで前記基板を定盤に固定し且つ前記クランプを接地した状態で焼成装置内において前記定盤を移動させることによって行うか、又は前記透明電極と前記金属電極のそれぞれに電気的に接続された一対のクランプで前記基板を定盤に固定し且つ前記クランプの対の間に電圧を印加した状態で焼成装置内において前記定盤を移動させることによって行う請求項1又は2に記載のプラズマディスプレイパネル用基板構体の製造方法。 The firing is performed by fixing the substrate to a surface plate with a clamp electrically connected to the electrode and moving the surface plate in a firing apparatus with the clamp grounded, or the transparent electrode The substrate is fixed to the surface plate with a pair of clamps electrically connected to each of the metal electrodes, and the surface plate is moved in the baking apparatus with a voltage applied between the pair of clamps. The manufacturing method of the board | substrate structure for plasma display panels of Claim 1 or 2 performed by these.
JP2008174650A 2008-07-03 2008-07-03 Method of manufacturing substrate structure for plasma display panel Pending JP2010015819A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008174650A JP2010015819A (en) 2008-07-03 2008-07-03 Method of manufacturing substrate structure for plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008174650A JP2010015819A (en) 2008-07-03 2008-07-03 Method of manufacturing substrate structure for plasma display panel

Publications (1)

Publication Number Publication Date
JP2010015819A true JP2010015819A (en) 2010-01-21

Family

ID=41701749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008174650A Pending JP2010015819A (en) 2008-07-03 2008-07-03 Method of manufacturing substrate structure for plasma display panel

Country Status (1)

Country Link
JP (1) JP2010015819A (en)

Similar Documents

Publication Publication Date Title
TW322566B (en)
JPH0950769A (en) Plasma display panel and manufacture thereof
JP2005322507A (en) Plasma display panel
JP4755100B2 (en) Plasma display panel
KR100297362B1 (en) Method manufacturing bus-electrode in plasma display panel
JP2007305528A (en) Plasma display panel and manufacturing method therefor
JP2003331734A (en) Plasma display device
JP2010015819A (en) Method of manufacturing substrate structure for plasma display panel
JP4085223B2 (en) Plasma display device
US20090091236A1 (en) Plasma display panel having alignment structures and method of fabricating the same
JP2008243522A (en) Plasma display panel
JP2000123741A (en) Display discharge tube
JPWO2007023564A1 (en) Plasma display panel and manufacturing method thereof
CN102870188A (en) Plasma display panel and back substrate for plasma display panel
JP4195997B2 (en) Plasma display panel and manufacturing method thereof
KR100892826B1 (en) Plasma display panel and method of manufacturing the same
WO2009087773A1 (en) Process for producing plasma display panel and process for producing substrate structure for plasma display panel
JP2008103217A (en) Plasma display panel
KR100297432B1 (en) Dieletric layer of Plasma Display Panel
KR100696535B1 (en) Plasma display panel and method for manufacturing the same
JPWO2011105036A1 (en) Plasma display panel and manufacturing method thereof
JP2011222325A (en) Method for manufacturing plasma display panel, and plasma display panel
JP2001307645A (en) Gas discharge panel and manufacturing method thereof
JP2007157591A (en) Manufacturing method of plasma display panel
JP2007109480A (en) Plasma display panel