JP2010014576A

JP2010014576A - 半導体試験装置

Info

Publication number: JP2010014576A
Application number: JP2008175486A
Authority: JP
Inventors: Hidekazu Katsuzaki; 秀和勝嵜
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2008-07-04
Filing date: 2008-07-04
Publication date: 2010-01-21

Abstract

【課題】ＤＳＰのテストプログラムのデバッグをいつでも必要なときに仮想環境を用いて行うことができる半導体試験装置を実現すること。
【解決手段】ＤＳＰでＤＵＴの測定データの演算処理を行うように構成された半導体試験装置において、前記ＤＳＰに前記ＤＵＴの測定データを収集格納する測定ファイル格納手段を設け、この測定ファイル格納手段に格納された測定データに基づき前記ＤＳＰのデバッグを行うことを特徴とするもの。
【選択図】図１

Description

本発明は、半導体試験装置に関し、詳しくは、ＤＳＰ（Digital Signal Processor）で測定データの演算処理を行うように構成された半導体試験装置におけるデバッグ効率の改善に関する。

従来から、半導体試験装置として、図２に示すように、被測定対象デバイス（以下ＤＵＴという）から出力される測定データの演算処理を、ＤＳＰで行うように構成されたものがある。

図２において、信号発生器１は、ＤＵＴ２に対して、ＤＵＴ２の試験に必要な所定の試験信号を入力する。ＤＵＴ２は、入力された試験信号に対して必要な信号処理を実行し、その信号処理結果を出力信号として出力する。ＤＵＴ２の出力信号はデジタイザ３に入力され、デジタル信号に変換される。デジタイザ３で変換されたデジタル信号は、ＤＵＴ２の良否を判定するための測定データとして、ＤＳＰ４に入力される。ＤＳＰ４は、デジタイザ３から変換入力される測定データに基づき、ＤＵＴ２の良否を判定するために必要な所定の演算処理を行う。判定部５は、ＤＳＰ４の演算結果に基づき、ＤＵＴ２の良否判定を行う。

たとえばＤＵＴ２がカラー液晶ドライバの場合には、信号発生器１は、ＤＵＴ２の回路方式に応じた階調駆動用の試験信号を出力する。これにより、ＤＵＴ２の各出力端子は、Ｒ，Ｇ，Ｂの３系統について所定の多段諧調電圧を出力する。デジタイザ３は、これら各出力端子から出力される各諧調電圧をたとえば図示しないスキャナを介して取り込むことによりそれぞれデジタル信号に変換し、測定データとしてＤＳＰ４に送出する。これにより、ＤＳＰ４には階調数に応じた各出力系統の複数の測定データが取り込まれる。

ＤＳＰ４は、このようにして取り込まれた測定データに基づいて各種の演算処理を実行する。演算処理の種類は、大きくは測定データ自体の平均化やヒストグラム化などの統計的処理に関係するものと、統計的処理結果による測定データをとるＤＵＴ２の特性評価に関係するものに分けられる。これら特性評価項目としては、各出力系統の断線の有無、各出力系統間の階調出力電圧のバラツキ、積分直線性（ＩＮＬ）、微分直線性（ＤＮＬ）、γ補正量、切り換えに伴う立ち上がりや立ち下がり特性などがある。

判定部５には、ＤＵＴ２の各特性評価項目の良否判定を行うための許容範囲データが予め格納されていて、ＤＳＰ４で演算された測定結果が許容範囲内か否かでＤＵＴ２の良否を判定することができる。

ところで、ＤＳＰ４における演算処理は、それぞれの演算項目に応じたテストプログラムに基づいて実行されるが、演算実行動作用の設定パラメータは実際の測定データに合わせて微調整する必要がある。

特許文献１には、ＤＳＰを用いてカラー液晶ドライバの良否判定を行うように構成されたＩＣテスト装置が記載されている。

特開平６−２１３９７０号公報

しかし、半導体試験装置ではテストプログラムのデバッグ環境として仮想環境が用意されているが、ＤＳＰのデバッグにあたっては実際の測定データを必要とするために有効に活用できていないという問題がある。

本発明は、このような問題点に鑑みてなされたものであり、その目的は、ＤＳＰのテストプログラムのデバッグをいつでも必要なときに仮想環境を用いて行うことができる半導体試験装置を実現することにある。

このような問題を解決するため、請求項１記載の発明は、
ＤＳＰでＤＵＴの測定データの演算処理を行うように構成された半導体試験装置において、前記ＤＳＰに前記ＤＵＴの測定データを収集格納する測定ファイル格納手段を設け、この測定ファイル格納手段に格納された測定データに基づき前記ＤＳＰのデバッグを行うことを特徴とする。

請求項２記載の発明は、請求項１記載の半導体試験装置において、
前記ＤＳＰは、実機環境において前記ＤＵＴの測定データを前記測定ファイル格納手段に収集格納した後所定の演算処理を行い、仮想環境において前記測定ファイル格納手段に格納された前記ＤＵＴの測定データを読み出して測定データを再構築した後所定の演算処理を行うことを特徴とする。

これにより、ＤＳＰのテストプログラムのデバッグを、いつでも必要なときに仮想環境を用いて行うことができる。

以下、本発明について図面を参照して説明する。図１は本発明による半導体試験装置の構成例を示すブロック図であり、（Ａ）は実機環境モードを示し、（Ｂ）は仮想環境モードを示していて、図２と共通する部分には同一の符号を付けている。図１と図２の相違点は、図１では、ＤＳＰ４にＤＵＴ２の測定データを収集格納する測定ファイル格納部６が設けられていることである。

まず、（Ａ）に示す実機環境モードにおいて、信号発生器１は、ＤＵＴ２に対して、ＤＵＴ２の試験に必要な所定の試験信号を入力する。ＤＵＴ２は、入力された試験信号に対して必要な信号処理を実行し、その信号処理結果を出力信号として出力する。ＤＵＴ２の出力信号はデジタイザ３に入力され、デジタル信号に変換される。デジタイザ３で変換されたデジタル信号は、ＤＵＴ２の良否を判定するための測定データとして、ＤＳＰ４に入力される。

ＤＳＰ４は、デジタイザ３から変換入力される測定データを収集してデータ数やサンプリングクロック周波数などを含む測定条件データとともにファイル化し、測定ファイル格納部６に格納する。その後、現在の実機動作モードにおける測定データや測定条件を用いて、ＤＵＴ２の良否を判定するために必要な所定の演算処理を行う。判定部５は、ＤＳＰ４の演算結果に基づき、ＤＵＴ２の良否判定を行う。

一方、（Ｂ）に示す仮想環境モードにおいて、破線で示す信号発生器１とＤＵＴ２とデジタイザ３は動作せず、ＤＳＰ４と判定部５と測定ファイル格納部６が動作する。

すなわち、仮想環境モードにおけるＤＳＰ４は、デバッグのために測定ファイル格納部６に格納されている測定ファイルを読み出し、実機環境モードと同等になるように測定データを測定条件とともに再構築する。そして、これら再構築された測定データや測定条件を用いてＤＵＴ２の良否を判定するために必要な所定の演算処理を行う。判定部５は、ＤＳＰ４の演算結果に基づき、ＤＵＴ２の良否判定を行う。

このように構成することにより、仮想環境においても実機環境と同等の測定データや測定条件を用いて所定の演算処理を行えるため、ＤＳＰ４のテストプログラムのデバッグ効率を大幅に改善でき、半導体製造ラインにおける半導体試験装置の製品に対するテスト効率を高めることができる。

なお、上記実施例では、ＤＵＴが液晶ドライバの例について説明したが、これに限るものではなく、その他のＤＵＴの場合にも適用できる。

以上説明したように、本発明によれば、ＤＳＰのテストプログラムのデバッグをいつでも必要なときに仮想環境を用いて行える半導体試験装置を実現することができ、半導体製造ラインにおける半導体試験装置の稼働率を高めることができる。

本発明による半導体試験装置の構成例を示すブロック図である。従来の半導体試験装置の一例を示すブロック図である。

符号の説明

１信号発生器
２ＤＵＴ
３デジタイザ
４ＤＳＰ４
５判定部
６測定ファイル格納部

Claims

ＤＳＰでＤＵＴの測定データの演算処理を行うように構成された半導体試験装置において、
前記ＤＳＰに前記ＤＵＴの測定データを測定条件とともに収集格納する測定ファイル格納手段を設け、この測定ファイル格納手段に格納された測定ファイルに基づき前記ＤＳＰのデバッグを行うことを特徴とする半導体試験装置。
前記ＤＳＰは、
実機環境において前記ＤＵＴの測定データを前記測定ファイル格納手段に収集格納した後所定の演算処理を行い、仮想環境において前記測定ファイル格納手段に格納された前記ＤＵＴの測定ファイルを読み出して測定データを測定条件とともに再構築した後所定の演算処理を行うことを特徴とする請求項１記載の半導体試験装置。