[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010098105A - 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子用エピタキシャル基板 - Google Patents

固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子用エピタキシャル基板 Download PDF

Info

Publication number
JP2010098105A
JP2010098105A JP2008267341A JP2008267341A JP2010098105A JP 2010098105 A JP2010098105 A JP 2010098105A JP 2008267341 A JP2008267341 A JP 2008267341A JP 2008267341 A JP2008267341 A JP 2008267341A JP 2010098105 A JP2010098105 A JP 2010098105A
Authority
JP
Japan
Prior art keywords
solid
epitaxial substrate
state imaging
laser beam
gettering sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008267341A
Other languages
English (en)
Inventor
Kazunari Kurita
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008267341A priority Critical patent/JP2010098105A/ja
Priority to TW098135130A priority patent/TWI419203B/zh
Priority to KR1020117009538A priority patent/KR101375228B1/ko
Priority to US13/124,578 priority patent/US9281197B2/en
Priority to PCT/JP2009/005428 priority patent/WO2010044279A1/ja
Publication of JP2010098105A publication Critical patent/JP2010098105A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】ゲッタリングシンクを短時間で容易に形成できるとともに、ゲッタリングシンクの形成時に重金属汚染の懸念がない固体撮像素子用エピタキシャル基板の製造方法を提供する。
【解決手段】エピタキシャル層を形成した半導体ウェーハをレーザ照射装置にセットし、半導体ウェーハを移動させつつレーザビームを照射する。この時、レーザ発生装置から出射されたレーザビームは、集光用レンズ(集光手段)によって集光点(焦点)が半導体ウェーハの一面から数十μm程度深い位置になるように集光される。これにより、半導体ウェーハの結晶構造が改質され、ゲッタリングシンクが形成される。
【選択図】図3

Description

本発明は、固体撮像素子用シリコン基板の製造方法、固体撮像素子用エピタキシャル基板に係り、固体撮像素子用シリコン基板に対してゲッタリングサイトを短時間で容易に形成することが可能な技術に関する。
近年、携帯電話、デジタルビデオカメラ等に、半導体を用いた高性能な固体撮像素子が搭載され、画素数や感度等の性能が飛躍的に向上しつつある。こうした固体撮像素子は、例えば、半導体基板の一面にエピタキシャル層を成長させたエピタキシャル基板を用いて、このエピタキシャル層にフォトダイオード等からなる回路を形成することにより製造される。
固体撮像素子の撮像特性を低下させる要因として、フォトダイオードの暗時リーク電流が問題となっている。暗時リーク電流の原因は、製造工程における基板(ウェーハ)の重金属汚染とされている。こうした基板の重金属汚染を抑制するために、従来から、半導体ウェーハの内部あるいは裏面に重金属のゲッタリングシンクを形成し、このゲッタリングシンクに重金属を集める事によって、フォトダイオードの形成部分における重金属濃度を低減させることが行われてきた。
このようなゲッタリングシンクの形成方法として、例えば、半導体基板に熱処理を施すことにより、基板内部に酸素析出部を形成し、この酸素析出部をゲッタリングシンクとする方法が挙げられる(例えば、非特許文献1)。また、例えば、基板の裏面側にアモルファス(非晶質)膜を形成し、基板の裏面側をゲッタリングシンクとする方法もある(例えば、特許文献2)。
特開平6−338507号公報 M.Sano, S.Sumita, T.Shigematsu and N. Fujino, Semiconductor Silicon 1994.eds. H.R.Huff et al.(Electrochem. Soc., Pennington 1994)
しかしながら、半導体基板に熱処理を施して基板内部に酸素析出部を形成する方法では、重金属を充分に捕捉可能なサイズの酸素析出部を形成するためには、長時間の熱処理を必要とし、製造工程が長期化して製造コストが増大するという課題がある。また、熱処理工程において、加熱装置などから更なる重金属汚染が生じる懸念もある。
一方、基板の裏面側にアモルファス膜を形成する方法は、近年主流となりつつある300mmウェーハなどの大口径基板の場合、両面研磨されているために、裏面側にゲッタリングシンクとなるアモルファス膜を形成すること自体が困難である。
本発明は上記課題を解決するためになされたものであり、ゲッタリングシンクを短時間で容易に形成できるとともに、ゲッタリングシンクの形成時に重金属汚染の懸念がない固体撮像素子用エピタキシャル基板の製造方法を提供する。
また、重金属汚染が少なく、かつ低コストに製造可能な固体撮像素子用エピタキシャル基板を提供する。
上記課題を解決するために、本発明は次のような固体撮像素子用エピタキシャル基板の製造方法を提供する。
すなわち、本発明の固体撮像素子用エピタキシャル基板の製造方法は、半導体基板の一面にエピタキシャル層を成長させ、エピタキシャル基板を形成する工程と、該エピタキシャル基板に向けて集光手段を介してレーザビームを入射し、前記半導体基板の任意の微小領域に該レーザビームを集光させることにより、該微小領域に多光子吸収過程を生じさせ、該微小領域の結晶構造を変化させたゲッタリングシンクを形成する工程と、前記エピタキシャル基板を所定の温度でアニールし、前記ゲッタリングシンクに重金属を捕獲させる工程と、を備えたことを特徴とする。
前記レーザビームは、前記エピタキシャル基板を透過可能な波長域であり、前記集光手段は、前記半導体基板の厚み方向における任意の位置に、前記レーザビームを集光させるのが好ましい。
前記レーザビームは、パルス幅1.0×10−15〜1.0×10−8秒、波長300〜1200nmの範囲の超短パルスレーザビームであるのが好ましい。
前記半導体基板は単結晶シリコンからなり、前記ゲッタリングシンクはアモルファス構造のシリコンを含むのが好ましい。
前記ゲッタリングシンクは、前記固体撮像素子の形成領域に重なる位置に形成されるのが好ましい。
また、本発明の固体撮像素子用エピタキシャル基板は、前記固体撮像素子用エピタキシャル基板の製造方法により製造された固体撮像素子用エピタキシャル基板であって、前記ゲッタリングシンクは、少なくとも前記固体撮像素子を成す埋込み型フォトダイオードの形成位置と重なる領域に、直径50〜150μm、厚み10〜150μmの範囲のサイズで設けられてなることを特徴とする。
前記ゲッタリングシンクは、密度1.0×10〜1.0×10個/cmの範囲で形成されてなるのが好ましい。
本発明の固体撮像素子用エピタキシャル基板の製造方法によれば、エピタキシャル基板に向けて集光手段を介してレーザビームを入射させ、半導体基板の内部における任意の微小領域にレーザビームを集光させることによって、半導体基板の内部の微小領域に多光子吸収過程を生じさせ、該微小領域の結晶構造だけを変化させたゲッタリングシンクを容易に、かつ短時間で形成することが可能になる。
これによって、従来のようにゲッタリングシンクを形成するために、長時間の熱処理が不要となり、固体撮像素子用エピタキシャル基板の製造工程を簡略化し、製造コストを低減することができる。また、300mmウェーハなどに代表される両面研磨基板であっても、半導体基板の内部に容易にゲッタリングシンクを形成することが可能となる。
また、本発明の固体撮像素子用エピタキシャル基板によれば、重金属のゲッタリング能力に優れ、暗時リーク電流の少ない、優れた撮像特性をもつ固体撮像素子を実現することが可能な固体撮像素子用エピタキシャル基板を提供できる。
以下、本発明に係る固体撮像素子用エピタキシャル基板、およびその製造方法の最良の実施形態について、図面に基づき説明する。なお、本実施形態は発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図1は、本発明の固体撮像素子用エピタキシャル基板を示す拡大断面図である。エピタキシャル基板(固体撮像素子用エピタキシャル基板)1は、半導体基板2と、この半導体基板2の一面2aに形成されたエピタキシャル層3とを備える。そして、半導体基板2の一面2a近傍付近には、エピタキシャル基板1の重金属を捕捉するゲッタリングシンク4,4・・が形成されている。
このようなエピタキシャル基板1は、固体撮像素子向けの基板として好適に用いることができる。半導体基板2は、例えば、シリコン単結晶ウェーハであればよい。エピタキシャル層3は、半導体基板2の一面2aから成長させたシリコンのエピタキシャル成長膜であればよい。
ゲッタリングシンク4は、シリコン単結晶の一部をアモルファス化させた(アモルファスライク)構造であればよい。ゲッタリングシンク4は、その結晶構造中に僅かな歪みが存在するだけで重金属を捕捉する能力があり、ごく一部をアモルファス化するだけでゲッタリングシンクとしての役割を果たすことができる。なお、こうしたゲッタリングシンク4は、レーザビームの集光により、半導体基板2の一部に多光子吸収過程を生じさせて結晶構造を改質する事によって形成される。このようなゲッタリングシンク4の形成方法は、後ほど固体撮像素子用エピタキシャル基板の製造方法にて詳述する。
ゲッタリングシンク4は、このエピタキシャル基板1を用いて固体撮像素子を形成する際に、少なくともそれぞれの固体撮像素子の形成領域Sと重なる位置に形成されていればよい。例えば、1つのゲッタリングシンク4は、直径Rが50〜150μm、厚みTが10〜150μmの大きさの円盤状に形成されていればよい。また、ゲッタリングシンク4の形成深さDは、半導体基板2の一面2aから0.5〜2μm程度が好ましい。
図2は、本発明の固体撮像素子用エピタキシャル基板を用いて作成した固体撮像素子の一例を示す断面図である。固体撮像素子60は、p型の半導体基板(シリコン基板)2の上にp型のエピタキシャル層3を形成し、更に、半導体基板2にゲッタリングシンク4を形成したエピタキシャル基板1を用いる。エピタキシャル層2の所定位置には、第1のn型ウエル領域61が形成される。この第1のn型ウエル領域61の内部に、垂直転送レジスタを構成するp型の転送チャネル領域63、n型のチャネルストップ領域64および第2のn型ウエル領域65がそれぞれ形成されている。
更に、ゲート絶縁膜62の所定位置には転送電極66が形成されている。また、p型の転送チャネル領域63と第2のn型ウエル領域65との間に、n型の正電荷蓄積領域67とp型の不純物拡散領域68とを積層させたフォトダイオード69が形成される。そして、これらを覆う層間絶縁膜71、およびフォトダイオード69の直上方を除いた表面を覆う遮光膜72を備えている。
このような構成の固体撮像素子60は、半導体基板2に形成されたゲッタリングシンク4によって、エピタキシャル基板1に含まれる重金属が確実に捕捉されているため、固体撮像素子60の撮像特性を低下させる要因であるフォトダイオード69の暗時リーク電流を抑制することができる。よって、本発明のエピタキシャル基板1を用いて固体撮像素子60を形成することによって、暗時リーク電流の少ない、優れた撮像特性を持つ固体撮像素子60を実現することができる。
次に、本発明の固体撮像素子用エピタキシャル基板の製造方法について説明する。図3は、固体撮像素子用エピタキシャル基板の製造方法の概要を示した断面図である。エピタキシャル基板(固体撮像素子用エピタキシャル基板)を製造するにあたっては、まず半導体ウェーハ2を用意する(図3(a)参照)。半導体ウェーハ2は、例えば、シリコン単結晶インゴットをスライスして製造されたシリコン単結晶ウェーハであればよい。
次に、この半導体ウェーハ2の一面2aにエピタキシャル層3を形成する(図3(b)参照)。エピタキシャル層3の形成にあたっては、例えば、エピタキシャル成長装置を用いて、半導体ウェーハ2を所定温度まで加熱しつつ原料ガスを導入し、一面2aにシリコン単結晶からなるエピタキシャル層3を成長させれば良い。
次に、エピタキシャル層3を形成した半導体ウェーハ2をレーザ照射装置20にセットし、半導体ウェーハ2を移動させつつレーザビームを照射する(図3(c)参照)。この時、レーザ発生装置15から出射されたレーザビームは、集光用レンズ(集光手段)11によって集光点(焦点)が半導体ウェーハ2の一面2aから数十μm程度深い位置になるように集光される。これにより、半導体ウェーハ2の結晶構造が改質され、ゲッタリングシンク4が形成される。なお、このゲッタリングシンク4の形成工程は後ほど詳述する。
エピタキシャル層とゲッタリングシンク4が形成された半導体ウェーハ2は、更にアニール装置80によって所定の温度まで加熱される(図3(d)参照)。これにより、半導体ウェーハ2内に拡散している重金属がゲッタリングシンク4に集められ、素子形成部分に重金属が極めて少ない固体撮像素子用エピタキシャル基板1が得られる。
図4は、半導体ウェーハにゲッタリングシンクを形成するためのレーザー照射装置の一例を示す模式図である。レーザー照射装置20は、レーザビームQ1をパルス発振するレーザ発生装置15、レーザビームQ1のパルス等を制御するパルス制御回路(Qスイッチ)16、レーザビームQ1を反射してレーザビームQ1の進行方向を半導体ウェーハ2に向けて90°変換させるビームスプリッタ(ハーフミラー)17a、ビームスプリッタ17aで反射されたレーザビームQ1を集光する集光用レンズ(集光手段)11を備えている。
また、エピタキシャル層3を形成した半導体ウェーハ2を載置するステージ40を備える。このステージ40は、集光されたレーザビームQ2を半導体ウェーハ2の任意の位置で集光させて焦点を合わせるために、ステージ制御回路45によって、鉛直方向Yおよび水平方向Xに移動可能に制御される。
レーザ発生装置15およびパルス制御回路16は、特に限定はされないが、半導体ウェーハの内部における任意の位置の結晶構造を改質してゲッタリングシンクを形成できるレーザビームを照射できれば良く、半導体ウェーハを透過可能な波長域で、かつ短パルス周期での発振が可能なチタンサファイヤレーザが好適である。なお、表1に、一般的な半導体ウェーハ、およびシリコンウェーハのそれぞれにおいて、好適なレーザ照射条件の具体例を示す。
Figure 2010098105
レーザ発生装置15で発生させたレーザビームQ1は、集光用レンズ11により光路幅を収束され、この収束されたレーザビームQ2が半導体ウェーハ20の任意の深さ位置Gで焦点を結像する(集光される)ように、ステージ40が鉛直方向Yで制御される。集光用レンズ11は、例えば倍率が10〜300倍、N.Aが0.3〜0.9、レーザビームの波長に対する透過率が30〜60%の範囲が好ましい。
レーザー照射装置20は、さらに可視光レーザ発生装置19、ビームスプリッタ(ハーフミラー)17b、CCDカメラ30、CCDカメラ制御回路35、結像用レンズ12、中央制御回路50、および表示手段51とを備えている。
可視光レーザ発生装置19で発生させた可視光レーザビームQ3は、ビームスプリッタ(ハーフミラー)17bで反射されて90°方向を転換し、半導体ウェーハ2のエピタキシャル層3に達する。そして、エピタキシャル層3の表面で反射され、集光用レンズ11およびビームスプリッタ17aおよび17bを透過して結像用レンズ12に到達する。結像用レンズ12に到達した可視光レーザQ3は、半導体ウェーハ2の表面画像としてCCDカメラ30で撮像され、撮像データがCCDカメラ制御回路35に入力される。入力された撮像データに基づいて、ステージ制御回路45はステージ40の水平方向Xの移動量を制御する。
次に、エピタキシャル層3を形成した半導体ウェーハ2にゲッタリングシンクを形成する方法を詳述する。図5は、レーザビームによって半導体ウェーハにゲッタリングシンクを形成する様子を示した模式図である。半導体ウェーハ2にゲッタリングシンクを形成する際には、レーザ発生装置15から出射されたレーザビームQ1を集光用レンズ(集光手段)11によって収束させる。収束されたレーザビームQ2は、シリコンに対して透過可能な波長域であるため、エピタキシャル層3の表面に達した後、反射せずにそのまま入射する。
一方、エピタキシャル層3を形成した半導体ウェーハ2は、レーザビームQ2の集光点(焦点)が半導体ウェーハ2の一面2aから所定の深さDになるように位置決めされる。これにより、レーザビームQ2の集光点(焦点)だけ、半導体ウェーハ2は多光子吸収過程が生じる。
多光子吸収過程は、周知のように、ごく短時間に多量の光子が特定の部位(照射領域)に照射することによって、照射領域だけに選択的に多量のエネルギーが吸収され、これにより、照射領域の結晶結合が変化するなどの反応を引き起こすものである。本発明においては、半導体ウェーハ2の内部の任意の領域にレーザビームを集光させることによって、この集光点(焦点)において、単結晶構造の半導体ウェーハを改質し、部分的にアモルファスライクな結晶構造を生じさせる。こうした結晶構造の改質は、重金属の捕捉作用が生じる程度、即ち、結晶構造に僅かな歪を生じさせる程度で良い。
以上のように、半導体ウェーハ2の内部の任意の微小領域にレーザビームQ1を収束させたレーザビームQ2の集光点(焦点)を設定し、この微小領域の結晶構造を改質することによって、半導体ウェーハ2の任意の微小領域にゲッタリングシンク4を形成することができる。
ゲッタリングシンク4を形成するためのレーザビームは、レーザビームが集光点(焦点)に至るよりも前の光路においては、エピタキシャル層3や半導体ウェーハ2の結晶構造を改質することなく、レーザビームが確実に透過可能な条件とすることが重要である。こうしたレーザビームの照射条件は、半導体材料の基礎物性値である禁制帯(エネルギーバンドギャップ)により決定される。例えば、シリコン半導体の禁制帯は、1.1eVであるため入射波長が1000nm以上の場合、透過性が顕著となる。このようにしてレーザビームの波長は、半導体材料の禁制帯を考慮して決定することができる。
レーザビームの発生装置としては、YAGレーザのような高出力レーザでは、所定の深さ位置だけではなく、その周辺領域にも熱エネルギーが伝達する虞があるため、低出力レーザを用いることが好ましい。低出力レーザとしては、例えば、フェムト秒レーザのような超短パルスレーザが好適である。
この超短パルスレーザは、半導体レーザなどを用いてチタンサファイヤ結晶(固体レーザ結晶)を励起することによって、レーザビームの波長を任意の範囲に設定することができる。超短パルスレーザは、励起レーザビームのパルス幅を1.0×10−15フェムト秒以下にすることができるため、その他のレーザと比較して励起によって生じる熱エネルギーの拡散を抑制でき、レーザビームの集光点(焦点)のみに光エネルギーを集中させることができる。
多光子吸収過程により結晶構造を改質して形成したゲッタリングシンク4は、おそらくアモルファスライクな結晶構造になっているものと推定される。このようなアモルファスライクの結晶構造を得るには、レーザビームが集光点(焦点)Gを局部的に急速加熱・急速冷却する必要がある。表1に示したような特性を持つ超短パルスレーザは、エネルギー量の小さいレーザであるが、集光用レンズ11を用い集光することによって、半導体基板20を局部的に急速加熱するのに十分なエネルギーとなる。レーザビームが集光点(焦点)Gの温度は9900〜10000Kの高温に達する。また、集光されているために入熱範囲が大変狭く、半導体ウェーハ2を載置したステージの移動、あるいはレーザビームの走査によって集光点(焦点)が移動すると、移動前の集光点(焦点)における入熱量は急激に減少し、急速冷却効果が得られる。
また、表1に示した超短パルスレーザのように、波長を1000nmとすることによって、エピタキシャル層3や半導体ウェーハ2に対する透過性が高められ、エピタキシャル層3などの結晶組織に影響を与えることなく、レーザビームの集光点(焦点)である微小領域だけを改質することができる。この結晶構造の改質部分が半導体基板2のゲッタリングシンク4として好適に利用できる。なお、レーザビームの波長が1200nmを超えると、長波長領域であるために光子エネルギー(レーザビームエネルギー)が低くくなる。このため、レーザビームを集光させても半導体基板内部の改質に十分な光子エネルギーを得ることができない虞があり、レーザビームの波長は1200nm以下とすることが好ましい。
レーザビームの集光点(焦点)Gの位置、すなわち半導体基板2にゲッタリングシンク4を形成する位置は、ステージを上下動させることによって制御できる。なお、ステージを上下動以外にも、集光手段(集光用レンズの)位置を制御することでもレーザビームの集光点(焦点)Gの位置を制御できる。
一例として、半導体基板の表面から2μmの位置を改質してゲッタリングシンク4を形成する場合には、レーザビームの波長を1080nmに設定し、透過率が60%の集光用レンズ(倍率50倍)を用いて表面から2μmの位置にレーザビームを結像(集光)させ、多光子吸収過程を生じさせることにより改質部分(ゲッタリングシンク)を形成することができる。
このように、半導体基板2の微小領域の結晶構造を改質して得られるゲッタリングシンク4は、例えば、直径Rが50〜150μm、厚みTが10〜150μmの大きさの円盤状に形成されればよい。また、ゲッタリングシンク4の形成深さDは、半導体基板2の一面2aから0.5〜2μm程度が好ましい。
それぞれのゲッタリングシンク4は、エピタキシャル基板1に固体撮像素子の形成領域Sと重なる位置に少なくとも形成されていればよい。ゲッタリングシンク4は、例えば、形成ピッチPが0.1〜10μmの間隔で形成されればよい。なお、ゲッタリングシンク4は、上述したように間欠的に形成されている以外にも、例えば、半導体基板に対して所定の深さで、半導体基板全体に均一に形成されていてもよい。
図6は、エピタキシャル基板におけるゲッタリングシンクの形成の様子を示した模式図である。ゲッタリングシンク4は、エピタキシャル基板1における固体撮像素子の形成領域の下部にそれぞれ形成されればよい。例えば、レーザビームQがエピタキシャル基板1の全域に渡って走査されるように、エピタキシャル基板1を周縁部でY方向にずらしつつX方向に沿って走査させ、レーザビームQを所定の条件で照射していけば、エピタキシャル基板1の全体にゲッタリングシンク4,4・・を形成することができる。
エピタキシャル基板1の全体おけるゲッタリングシンク4の形成密度は、レーザビームQの走査ピッチBによって設定することができる。ゲッタリングシンク4の形成密度は、例えば、1.0×10〜1.0×10個/cmの範囲が好適である。こうしたゲッタリングシンク4の形成密度は、断面TEM(透過型電子顕微鏡)による観察で得られた酸素析出物の個数によって検証できる。
以上のように、本発明の固体撮像素子用エピタキシャル基板の製造方法によれば、エピタキシャル基板に向けて集光手段を介してレーザビームを入射させ、半導体基板の内部における任意の微小領域にレーザビームを集光させることによって、半導体基板の内部の微小領域に多光子吸収過程を生じさせ、該微小領域の結晶構造だけを変化させたゲッタリングシンクを容易に、かつ短時間で形成することが可能になる。
これによって、従来のようにゲッタリングシンクを形成するために、長時間の熱処理が不要となり、固体撮像素子用エピタキシャル基板の製造工程を簡略化し、製造コストを低減することができる。また、300mmウェーハなどに代表される両面研磨基板であっても、半導体基板の内部に容易にゲッタリングシンクを形成することが可能となる。
本発明の実施例として、基板直径が300mm、厚さが0.725mmのシリコンウェーハに対して、表2に示す条件のレーザビームを照射し、シリコンウェーハの表面から深さ2μmの位置に、密度10−6/cmの改質部分(ゲッタリングシンク)を形成したシリコンウェーハを作製した。
Figure 2010098105
上述した実施例における改質部分のゲッタリング効果を確認するため、従来の比較例1として、レーザビームを照射しないこと以外は、上述した実施例と同一のシリコンウェーハを用意した。
また、長時間熱処理による酸素析出部を形成したシリコンウェーハのゲッタリング効果と比較するため、従来の比較例2として、10時間、および20時間の熱処理を施すこと以外は上述した比較例1と同一のシリコンウェーハを用意した。
そして、上記した実施例、比較例1、および比較例2の各サンプルについて、ゲッタリング効果を次に示す方法で評価した。
まず、各サンプルを、アンモニア水と過酸化水素水の混合溶液および塩酸と過酸化水素水の混合溶液で洗浄した後、スピンコート汚染法により、重金属であるニッケルで1.0×1012atoms/cm程度表面汚染させた。次に、縦型熱処理炉で1000℃、1時間、窒素雰囲気中で拡散熱処理を施し、その後、Wright液(48% HF:30ml、69% HNO:30ml、CrO 1g+HO 2ml、酢酸:60ml)により各サンプルの表面をエッチングした。そして、表面のエッチピット(ニッケルシリサイドがエッチングされて形成されるピット)の個数を光学顕微鏡により観察してエッチピット密度(個/cm)を測定することにより、各サンプルのゲッタリング能力を評価した。
なお、この方法におけるエッチピット密度の測定限界は1.0×10個/cmである。ゲッタリング能力の評価は、エッチピット密度が1.0×10個/cm以下(測定限界以下)を良好、1.0×10個/cmを超え1.0×10個/cm未満を可、1.0×10個/cm以上を不可とした。
また、比較例2に関して、ゲッタリングシンクとなる酸素析出部の形成に必要な時間を次のように評価した。
各サンプルを(110)方向でへき開してWright液でエッチングした後、へき開面(サンプル断面)を光学顕微鏡することにより酸素析出物の密度(個/cm)を観察することで評価した。ゲッタリング能力の評価は、上述した実施例1と同様に、ニッケル元素での表面汚染によるゲッタリング能力評価を実施した。
検証の結果、比較例1ではエッチピット密度が1.0×10個/cmとなり、ゲッタリング効果が認められなかった。
比較例2では、10時間の熱処理を施したサンプルでは、酸素析出物の密度が1.0×10個/cmで、エッチピット密度も1.0×10個/cmと殆どゲッタリング効果が認められなかった。また、20時間の熱処理を施したサンプルでも、酸素析出物の密度が1.0×10個/cmで、エッチピット密度は1.0×10個/cmとなり多少のゲッタリング効果が認められるにとどまった。
これに対し、本発明の実施例では、エッチピット密度が1.0×10個/cm以下と十分なゲッタリング効果が認められた。
以上の結果から、本発明のように、レーザビームを短時間照射して半導体基板の所定深さ位置だけに多光子吸収過程を生じさせて結晶構造を改質することにより、優れたゲッタリングシンク能力のあるゲッタリングシンクを任意の位置に容易に形成できることを確認された。
本発明のシリコンウェーハの研磨方法を段階的に示した断面図である。 シリコンウェーハの一例を示す平面図、および断面図である。 測定工程におけるシリコンウェーハの測定点の一例を示す説明図である。 研磨工程におけるシリコンウェーハの厚みの変化を示した断面図である。 シリコンウェーハの測定装置の一例を示す概念図である。 本発明の実施例を示す説明図である。
符号の説明
1 固体撮像素子用エピタキシャル基板、2 半導体基板、3 エピタキシャル層、4 ゲッタリングシンク。

Claims (7)

  1. 半導体基板の一面にエピタキシャル層を成長させ、エピタキシャル基板を形成する工程と、
    該エピタキシャル基板に向けて集光手段を介してレーザビームを入射し、前記半導体基板の任意の微小領域に該レーザビームを集光させることにより、該微小領域に多光子吸収過程を生じさせ、該微小領域の結晶構造を変化させたゲッタリングシンクを形成する工程と、
    前記エピタキシャル基板を所定の温度でアニールし、前記ゲッタリングシンクに重金属を捕獲させる工程と、
    を備えたことを特徴とする固体撮像素子用エピタキシャル基板の製造方法。
  2. 前記レーザビームは、前記エピタキシャル基板を透過可能な波長域であり、前記集光手段は、前記半導体基板の厚み方向における任意の位置に、前記レーザビームを集光させることを特徴とする請求項1記載の固体撮像素子用エピタキシャル基板の製造方法。
  3. 前記レーザビームは、パルス幅1.0×10−15〜1.0×10−8秒、波長300〜1200nmの範囲の超短パルスレーザビームであることを特徴とする請求項1または2記載の固体撮像素子用エピタキシャル基板の製造方法。
  4. 前記半導体基板は単結晶シリコンからなり、前記ゲッタリングシンクはアモルファス構造のシリコンを含むことを特徴とする請求項1ないし3いずれか1項記載の固体撮像素子用エピタキシャル基板の製造方法。
  5. 前記ゲッタリングシンクは、前記固体撮像素子の形成領域に重なる位置に形成されることを特徴とする請求項1ないし4いずれか1項記載の固体撮像素子用エピタキシャル基板の製造方法。
  6. 請求項1ないし5いずれ1項に記載の固体撮像素子用エピタキシャル基板の製造方法により製造された固体撮像素子用エピタキシャル基板であって、
    前記ゲッタリングシンクは、少なくとも前記固体撮像素子を成す埋込み型フォトダイオードの形成位置と重なる領域に、直径50〜150μm、厚み10〜150μmの範囲のサイズで設けられてなることを特徴とする固体撮像素子用エピタキシャル基板。
  7. 前記ゲッタリングシンクは、密度1.0×10〜1.0×10個/cmの範囲で形成されてなることを特徴とする請求項6記載の固体撮像素子用エピタキシャル基板。
JP2008267341A 2008-10-16 2008-10-16 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子用エピタキシャル基板 Withdrawn JP2010098105A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008267341A JP2010098105A (ja) 2008-10-16 2008-10-16 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子用エピタキシャル基板
TW098135130A TWI419203B (zh) 2008-10-16 2009-10-16 具吸附槽之固態攝影元件用磊晶基板、半導體裝置、背照式固態攝影元件及其製造方法
KR1020117009538A KR101375228B1 (ko) 2008-10-16 2009-10-16 게터링싱크를 갖는 고체촬상소자용 에피택셜 기판, 반도체 디바이스, 이면조사형 고체촬상소자 및 이들의 제조방법
US13/124,578 US9281197B2 (en) 2008-10-16 2009-10-16 Epitaxial substrate for solid-state imaging device with gettering sink, semiconductor device, back illuminated solid-state imaging device and manufacturing method thereof
PCT/JP2009/005428 WO2010044279A1 (ja) 2008-10-16 2009-10-16 ゲッタリングシンクを有する固体撮像素子用エピタキシャル基板、半導体デバイス、裏面照射型固体撮像素子およびそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008267341A JP2010098105A (ja) 2008-10-16 2008-10-16 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子用エピタキシャル基板

Publications (1)

Publication Number Publication Date
JP2010098105A true JP2010098105A (ja) 2010-04-30

Family

ID=42259590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008267341A Withdrawn JP2010098105A (ja) 2008-10-16 2008-10-16 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子用エピタキシャル基板

Country Status (2)

Country Link
JP (1) JP2010098105A (ja)
KR (1) KR101375228B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6068074B2 (ja) * 2012-09-20 2017-01-25 株式会社ディスコ ゲッタリング層形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844726A (ja) * 1981-09-11 1983-03-15 Nippon Telegr & Teleph Corp <Ntt> ゲッタリング方法
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
JP2006019360A (ja) * 2004-06-30 2006-01-19 Sony Corp 固体撮像装置およびその製造方法
JP2006093175A (ja) * 2004-09-21 2006-04-06 Sony Corp 固体撮像素子及びその製造方法
JP2008103664A (ja) * 2006-09-20 2008-05-01 Fujifilm Corp 裏面照射型撮像素子の製造方法および裏面照射型撮像素子、並びにこれを備えた撮像装置
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2009016431A (ja) * 2007-07-02 2009-01-22 Fujifilm Corp 半導体基板及び半導体素子の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970158B2 (ja) * 1991-12-20 1999-11-02 日本電気株式会社 固体撮像装置の製造方法
KR20040103222A (ko) * 2003-05-31 2004-12-08 삼성전자주식회사 두께가 제어된 디누드 존을 갖는 웨이퍼, 이를 제조하는방법 및 웨이퍼의 연마 장치
KR20060040733A (ko) * 2003-08-12 2006-05-10 신에쯔 한도타이 가부시키가이샤 웨이퍼의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844726A (ja) * 1981-09-11 1983-03-15 Nippon Telegr & Teleph Corp <Ntt> ゲッタリング方法
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
JP2006019360A (ja) * 2004-06-30 2006-01-19 Sony Corp 固体撮像装置およびその製造方法
JP2006093175A (ja) * 2004-09-21 2006-04-06 Sony Corp 固体撮像素子及びその製造方法
JP2008103664A (ja) * 2006-09-20 2008-05-01 Fujifilm Corp 裏面照射型撮像素子の製造方法および裏面照射型撮像素子、並びにこれを備えた撮像装置
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2009016431A (ja) * 2007-07-02 2009-01-22 Fujifilm Corp 半導体基板及び半導体素子の製造方法

Also Published As

Publication number Publication date
KR101375228B1 (ko) 2014-03-17
KR20110048594A (ko) 2011-05-11

Similar Documents

Publication Publication Date Title
TWI398911B (zh) 製造半導體晶圓之方法
TWI419203B (zh) 具吸附槽之固態攝影元件用磊晶基板、半導體裝置、背照式固態攝影元件及其製造方法
JP2010283220A (ja) 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子の製造方法
KR101393611B1 (ko) 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치
JP2010098107A (ja) 裏面照射型固体撮像素子の製造方法、固体撮像素子用エピタキシャル基板
TW201234570A (en) Epitaxial substrate for back-illuminated solid-state imaging device, and method of manufacturing the same
JP2010283219A (ja) 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法、半導体デバイスの製造装置
JP5544734B2 (ja) シリコンウェーハの製造方法、エピタキシャルウェーハの製造方法、および固体撮像素子の製造方法
JP2010098105A (ja) 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子用エピタキシャル基板
JP2010283193A (ja) 半導体デバイス向け半導体基板の製造方法、半導体デバイス向け半導体基板の製造装置
JP2010098106A (ja) 半導体デバイスの製造方法、半導体デバイス
KR101244352B1 (ko) 실리콘 웨이퍼, 에피택셜 웨이퍼 및 고체촬상소자의 제조방법, 그리고 실리콘 웨이퍼의 제조장치
JP2010283023A (ja) 半導体デバイス向け半導体基板の製造方法、半導体デバイスの製造方法
JP5600948B2 (ja) シリコンウェーハ及びエピタキシャルウェーハの製造方法
JP6922851B2 (ja) ゲッタリング層の形成方法
JP5505241B2 (ja) シリコンウェーハの製造方法
JP2011159696A (ja) シリコンウェーハ及びエピタキシャルウェーハの製造方法
JP2011086702A (ja) 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法
JP2011159698A (ja) シリコンウェーハの製造装置
JP2011159687A (ja) シリコンウェーハ及びエピタキシャルウェーハの製造方法
JP2011086706A (ja) 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法
JP2007287882A (ja) 固体撮像素子の製造方法及び製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20131015