[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010097040A - Display element and display device using same - Google Patents

Display element and display device using same Download PDF

Info

Publication number
JP2010097040A
JP2010097040A JP2008268393A JP2008268393A JP2010097040A JP 2010097040 A JP2010097040 A JP 2010097040A JP 2008268393 A JP2008268393 A JP 2008268393A JP 2008268393 A JP2008268393 A JP 2008268393A JP 2010097040 A JP2010097040 A JP 2010097040A
Authority
JP
Japan
Prior art keywords
light emitting
transistor
emitting unit
electrode
display element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008268393A
Other languages
Japanese (ja)
Inventor
Shin Asano
慎 浅野
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008268393A priority Critical patent/JP2010097040A/en
Publication of JP2010097040A publication Critical patent/JP2010097040A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display element configured to, when one of light emitting parts does not operate normally, make the other light emitting part that operates normally emit light with luminance higher than the original one. <P>SOLUTION: The display element 110 comprises the first light emitting element 111 and the second light emitting element 111'. The first light emitting element 111 includes the current drive type first light emitting part ELP and a first drive circuit 112 connected to the first light emitting part ELP. The second light emitting element 111' includes a current drive type second light emitting part ELP' and a second drive circuit 112' connected to the second light emitting part ELP'. The display device includes a current increasing means 113 for increasing the current flowing in one of the first light emitting part ELP and the second light emitting part ELP' when the other of the first light emitting part ELP and the second light emitting part ELP' does not operate normally. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、表示素子及び表示素子を用いた表示装置に関する。より詳しくは、第1発光素子と第2発光素子とから構成されており、各発光素子は、各発光素子毎に設けられた、電流駆動型の発光部と該発光部に接続された駆動回路とを備えている表示素子、及び、係る表示素子を備えた表示装置に関する。   The present invention relates to a display element and a display device using the display element. More specifically, the light-emitting element includes a first light-emitting element and a second light-emitting element. Each light-emitting element is provided for each light-emitting element, and a current-driven light-emitting unit and a drive circuit connected to the light-emitting unit. And a display device including such a display element.

電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス(Electroluminescence:以下、ELと略称する)を利用した有機エレクトロルミネッセンス発光部を備えた表示素子(以下、有機EL表示素子と略称する)は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。   A display element including a current-driven light emitting unit and a display device including the display element are well known. For example, a display element (hereinafter, abbreviated as an organic EL display element) having an organic electroluminescence light emitting section using electroluminescence (hereinafter abbreviated as EL) of an organic material has high luminance by low-voltage direct current drive. It attracts attention as a display element capable of emitting light.

液晶表示装置と同様に、例えば、有機EL表示素子を用いた表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される有機EL表示素子にあっては、発光層を含む有機層等から構成された発光部に加えて、発光部を駆動するための駆動回路を備えている。   Similar to the liquid crystal display device, for example, in a display device using an organic EL display element, a simple matrix method and an active matrix method are well known as driving methods. The active matrix method has the disadvantage that the structure is complicated, but has the advantage that the luminance of the image can be increased. An organic EL display element driven by an active matrix system includes a drive circuit for driving the light emitting unit in addition to the light emitting unit configured by an organic layer including a light emitting layer.

図25に、駆動回路を備えた有機EL表示素子を用いた、アクティブマトリクス方式の表示装置の概念図を示す。表示装置は、
(1)走査回路101、
(2)信号出力回路102、
(3)第1の方向にN個、第1の方向とは異なる第2の方向(具体的には、第1の方向に直交する方向)にM個、合計N×M個の、2次元マトリクス状に配列された有機EL表示素子10、
(4)走査回路101に接続され、第1の方向に延びるM本の走査線SCL、
(5)信号出力回路102に接続され、第2の方向に延びるN本のデータ線DTL、
(6)電源部100、
を備えている。尚、図25においては、便宜のため3×3個の有機EL表示素子10を示したが、これは単なる例示に過ぎない。
FIG. 25 is a conceptual diagram of an active matrix display device using an organic EL display element including a drive circuit. The display device
(1) Scan circuit 101,
(2) signal output circuit 102,
(3) N in the first direction, M in the second direction different from the first direction (specifically, the direction orthogonal to the first direction), a total of N × M two-dimensional Organic EL display elements 10 arranged in a matrix,
(4) M scanning lines SCL connected to the scanning circuit 101 and extending in the first direction.
(5) N data lines DTL connected to the signal output circuit 102 and extending in the second direction,
(6) Power supply unit 100,
It has. In FIG. 25, 3 × 3 organic EL display elements 10 are shown for convenience, but this is merely an example.

図26に、有機EL表示素子10の等価回路図を示す。有機EL表示素子10は、発光部ELPと、発光部ELPを駆動するための駆動回路11とを備えている。図26に示す例では、駆動回路11は、書込みトランジスタTRW、駆動トランジスタTRD、及び、容量部C1を備えている。尚、書込みトランジスタTRWはnチャネル型トランジスタであり、駆動トランジスタTRDはpチャネル型トランジスタであるとして説明する。 FIG. 26 shows an equivalent circuit diagram of the organic EL display element 10. The organic EL display element 10 includes a light emitting unit ELP and a drive circuit 11 for driving the light emitting unit ELP. In the example illustrated in FIG. 26, the drive circuit 11 includes a write transistor TR W , a drive transistor TR D , and a capacitor C 1 . It is assumed that the write transistor TR W is an n-channel transistor and the drive transistor TR D is a p-channel transistor.

書込みトランジスタTRWにおいては、一方のソース/ドレイン領域は、データ線DTLに接続されており、ゲート電極は、走査線SCLに接続されている。駆動トランジスタTRDのゲート電極は、書込みトランジスタTRWの他方のソース/ドレイン領域及び容量部C1の一方の電極に接続されている。駆動トランジスタTRDの一方のソース/ドレイン領域は、給電線PS1及び容量部C1の他方の電極に接続されている。給電線PS1には、電源部100から、所定の駆動電圧としての第1電圧VCC(例えば20ボルト)等が印加される。また、駆動トランジスタTRDの他方のソース/ドレイン領域は、発光部ELPのアノード電極に接続されている。発光部ELPのカソード電極は、所定の電圧VCat(例えば0ボルト)が印加される給電線PS2に接続されている。符号CELは発光部ELPの容量を表す。尚、図25においては、図26に示す給電線PS2の図示を省略した。 In the write transistor TR W, one of the source / drain regions is connected to the data line DTL, the gate electrode is connected to the scan line SCL. The gate electrode of the drive transistor TR D is connected to the other source / drain region of the write transistor TR W and one electrode of the capacitor C 1 . One source / drain region of the driving transistor TR D is connected to the other electrode of the power supply line PS1 and the capacitor section C 1. A first voltage V CC (for example, 20 volts) as a predetermined drive voltage is applied from the power supply unit 100 to the power supply line PS1. The other source / drain region of the driving transistor TR D is connected to the anode electrode of the light emitting unit ELP. The cathode electrode of the light emitting unit ELP is connected to a power supply line PS2 to which a predetermined voltage V Cat (for example, 0 volt) is applied. The symbol C EL represents the capacity of the light emitting unit ELP. In FIG. 25, the illustration of the feeder line PS2 shown in FIG. 26 is omitted.

有機EL表示素子10の基本的な動作を説明する。走査線SCLからの信号によりオン状態とされた書込みトランジスタTRWを介して、信号出力回路102から所定の映像信号VSigが駆動トランジスタTRDのゲート電極に印加される。その後、書込みトランジスタTRWがオフ状態となっても、容量部C1により、駆動トランジスタTRDのゲート電極とソース領域の間の電圧は、映像信号VSigに応じて或る所定の電圧に保持される。 The basic operation of the organic EL display element 10 will be described. A predetermined video signal V Sig is applied from the signal output circuit 102 to the gate electrode of the drive transistor TR D via the write transistor TR W that is turned on by a signal from the scanning line SCL. Thereafter, even when the write transistor TR W is turned off, the voltage between the gate electrode and the source region of the drive transistor TR D is held at a predetermined voltage by the capacitor C 1 according to the video signal V Sig. Is done.

発光部ELPを流れる電流は、駆動トランジスタTRDのソース領域からドレイン領域へと流れるドレイン電流Idsである。駆動トランジスタTRDが飽和領域において理想的に動作するとすれば、ドレイン電流Idsは、以下の式(A)で表すことができる。発光部ELPはドレイン電流Idsの値に応じた輝度で発光する。 The current flowing through the light emitting section ELP is drain current I ds flowing from the source region of the drive transistor TR D to the drain region. If the driving transistor TR D ideally operates in the saturation region, the drain current I ds can be expressed by the following equation (A). The light emitting unit ELP emits light with a luminance corresponding to the value of the drain current I ds .

ds=k・μ・(Vgs−Vth2 (A)
但し、
μ :実効的な移動度
L :チャネル長
W :チャネル幅
gs:駆動トランジスタTRDのソース領域とゲート電極との間の電圧
th:駆動トランジスタTRDの閾値電圧
ox:(ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)
k≡(1/2)・(W/L)・Cox
とする。
I ds = k · μ · (V gs −V th ) 2 (A)
However,
mu: effective mobility L: channel length W: channel width V gs: voltage V th between the source region and the gate electrode of the driving transistor TR D: threshold voltage C ox :( gate insulating layer of the driving transistor TR D Relative permittivity) × (vacuum permittivity) / (gate insulating layer thickness)
k≡ (1/2) ・ (W / L) ・ C ox
And

ところで、有機EL表示素子10を製造する際に、例えば異物が発光部ELPのアノード電極とカソード電極との間に付着し、アノード電極とカソード電極の間が短絡状態となる場合がある。あるいは又、例えば有機層の不良により、アノード電極とカソード電極との間が開放状態となる場合もある。このような場合には、発光部ELPは発光せず、非発光状態となる。そして、表示装置の滅点不良として視認されてしまう。   By the way, when manufacturing the organic EL display element 10, for example, foreign matter may adhere between the anode electrode and the cathode electrode of the light emitting unit ELP, and the anode electrode and the cathode electrode may be short-circuited. Alternatively, the anode electrode and the cathode electrode may be opened due to, for example, a defect in the organic layer. In such a case, the light emitting unit ELP does not emit light and enters a non-light emitting state. And it will be visually recognized as a dark spot defect of a display apparatus.

このため、滅点不良の程度を軽減することができる構造を備えた有機EL表示素子が提案されている。例えば、特開2003−280593号公報(特許文献1)には、発光部と駆動回路とからなる発光素子を2つ備えた、冗長性を有する有機EL表示素子が開示されている。
特開2003−280593号公報
For this reason, an organic EL display element having a structure capable of reducing the degree of dark spot defect has been proposed. For example, Japanese Patent Laying-Open No. 2003-280593 (Patent Document 1) discloses a redundant organic EL display element including two light emitting elements each including a light emitting unit and a drive circuit.
JP 2003-280593 A

表示素子を2つの発光素子から構成したとしても、一方の発光部が正常に動作しない場合には、通常表示素子の輝度は本来の輝度の略半分となる。この場合、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることにより、より滅点不良が視認され難くなる。例えば、正常に動作する発光素子に、信号出力回路から、本来の輝度の略2倍の輝度で発光するように調整された映像信号を送ればよいが、表示装置の周辺回路の構成が複雑となるといった問題がある。   Even if the display element is composed of two light emitting elements, if one of the light emitting units does not operate normally, the luminance of the normal display element is approximately half of the original luminance. In this case, it is more difficult to visually recognize the dark spot defect by causing the other light emitting element that operates normally to emit light so as to have a higher luminance than originally intended. For example, a video signal that is adjusted to emit light at a luminance that is approximately twice the original luminance may be sent from a signal output circuit to a normally operating light emitting element, but the configuration of the peripheral circuit of the display device is complicated. There is a problem of becoming.

従って、本発明の目的は、表示装置の周辺回路の構成を複雑にすることなく、一方の発光部が正常に動作しない場合に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる表示素子、及び、係る表示素子を備えた表示装置を提供することにある。   Accordingly, an object of the present invention is to make the other light emitting element that operates normally have higher brightness than the original when one light emitting unit does not operate normally without complicating the configuration of the peripheral circuit of the display device. An object of the present invention is to provide a display element that can emit light and a display device including the display element.

上記の目的を達成するための本発明の表示装置は、
(1)第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計N×M個の、2次元マトリクス状に配列された表示素子、
(2)第1の方向に延びるM本の走査線、及び、
(3)第2の方向に延びるN本のデータ線、
を備えている表示装置に関する。
In order to achieve the above object, the display device of the present invention comprises:
(1) N display elements arranged in a first direction, M pieces in a second direction different from the first direction, and a total of N × M display elements arranged in a two-dimensional matrix,
(2) M scanning lines extending in the first direction, and
(3) N data lines extending in the second direction;
It is related with the display apparatus provided with.

上記の目的を達成するための本発明の表示素子、及び、上記の目的を達成するための本発明の表示装置を構成する表示素子は、第1発光素子と第2発光素子とから構成されており、第1発光素子は、電流駆動型の第1発光部、及び、第1発光部に接続された第1駆動回路を備えており、第2発光素子は、電流駆動型の第2発光部、及び、第2発光部に接続された第2駆動回路を備えている。   The display element of the present invention for achieving the above object and the display element constituting the display device of the present invention for achieving the above object are composed of a first light emitting element and a second light emitting element. The first light emitting element includes a current driven first light emitting unit and a first drive circuit connected to the first light emitting unit, and the second light emitting element is a current driven second light emitting unit. And a second drive circuit connected to the second light emitting unit.

上記の目的を達成するための本発明の表示装置にあっては、第m行、第n列目の表示素子を構成する第1発光素子と第2発光素子には、第m番目の走査線から共通の走査信号が印加されると共に、第n番目のデータ線から共通の映像信号が印加される。   In the display device of the present invention for achieving the above object, the mth scanning line is included in the first light emitting element and the second light emitting element constituting the display element in the m-th row and the n-th column. And a common scanning signal are applied from the nth data line.

そして、上記の目的を達成するための本発明の表示素子、及び、上記の目的を達成するための本発明の表示装置を構成する表示素子は、第1発光部及び第2発光部のいずれか一方が正常に動作していないときに他方の発光部に流れる電流を増加させる電流増加手段を備えている。   The display element of the present invention for achieving the above object and the display element constituting the display device of the present invention for achieving the above object are either the first light emitting unit or the second light emitting unit. Current increasing means is provided for increasing the current flowing through the other light emitting unit when one of the devices is not operating normally.

本発明の表示素子、及び、本発明の表示装置を構成する表示素子(以下、これらを単に、本発明の表示素子と呼ぶ場合がある)にあっては、電流増加手段は、第1発光部と第1駆動回路との接続部の電圧、及び、第2発光部と第2駆動回路との接続部の電圧に基づいて動作する構成とすることができる。   In the display element of the present invention and the display element constituting the display device of the present invention (hereinafter, these may be simply referred to as the display element of the present invention), the current increasing means is the first light emitting unit. And a first drive circuit and a voltage at a connection portion between the second light emitting portion and the second drive circuit.

そして、上述した好ましい構成の本発明の表示素子にあっては、
第1駆動回路は第1駆動トランジスタを備えており、
第1駆動トランジスタにあっては、一方のソース/ドレイン領域には第1電圧が印加され、他方のソース/ドレイン領域は第1発光部の一端に接続されており、
第2駆動回路は、第2駆動トランジスタを備えており、
第2駆動トランジスタにあっては、一方のソース/ドレイン領域には前記第1電圧が印加され、他方のソース/ドレイン領域は第2発光部の一端に接続されており、
第1発光部の他端と第2発光部の他端には、第2電圧が印加され、
電流増加手段は、
(a)補助トランジスタ、並びに、
(b)第1スイッチング手段、及び、第2スイッチング手段、
から構成されており、
補助トランジスタにおいては、
(a−1)ゲート電極は、第1駆動トランジスタのゲート電極と、第2駆動トランジスタのゲート電極とに接続されており、
(a−2)一方のソース/ドレイン領域には、前記第1電圧が印加され、
(a−3)他方のソース/ドレイン領域は、第1スイッチング手段を介して第1発光部と第1駆動トランジスタとの接続部に接続されていると共に、第2スイッチング手段を介して第2発光部と第2駆動トランジスタとの接続部に接続されており、
第1スイッチング手段は、第2発光部と第2駆動トランジスタとの接続部の電圧に基づいて動作し、
第2スイッチング手段は、第1発光部と第1駆動トランジスタとの接続部の電圧に基づいて動作する構成とすることができる。
And in the display element of the present invention having the preferred configuration described above,
The first drive circuit includes a first drive transistor,
In the first drive transistor, a first voltage is applied to one source / drain region, and the other source / drain region is connected to one end of the first light emitting unit,
The second drive circuit includes a second drive transistor,
In the second drive transistor, the first voltage is applied to one source / drain region, and the other source / drain region is connected to one end of the second light emitting unit,
A second voltage is applied to the other end of the first light emitting unit and the other end of the second light emitting unit,
Current increasing means is
(A) an auxiliary transistor, and
(B) first switching means and second switching means;
Consists of
In the auxiliary transistor,
(A-1) The gate electrode is connected to the gate electrode of the first drive transistor and the gate electrode of the second drive transistor,
(A-2) The first voltage is applied to one source / drain region,
(A-3) The other source / drain region is connected to the connection between the first light emitting unit and the first drive transistor via the first switching means, and the second light emission via the second switching means. Connected to the connecting portion between the second driving transistor and the second driving transistor,
The first switching means operates based on the voltage of the connection portion between the second light emitting unit and the second drive transistor,
The second switching unit may be configured to operate based on a voltage at a connection portion between the first light emitting unit and the first driving transistor.

ここで、上述した第1スイッチング手段と第2スイッチング手段を備えた本発明の表示素子にあっては、
第1スイッチング手段と第2スイッチング手段とは、それぞれ、同一導電型のトランジスタから構成されており、
第1スイッチング手段を構成するトランジスタのゲート電極は、第2発光部と第2駆動トランジスタとの接続部に接続されており、
第2スイッチング手段を構成するトランジスタのゲート電極は、第1発光部と第1駆動トランジスタとの接続部に接続されている構成とすることができる。
Here, in the display element of the present invention provided with the first switching means and the second switching means described above,
Each of the first switching means and the second switching means is composed of transistors of the same conductivity type,
The gate electrode of the transistor constituting the first switching means is connected to the connection part between the second light emitting part and the second drive transistor,
The gate electrode of the transistor that constitutes the second switching means may be connected to the connection portion between the first light emitting portion and the first driving transistor.

そして、第1駆動回路は第1駆動トランジスタを備えており、第2駆動回路は第2駆動トランジスタを備えている、上述した好ましい構成を含む本発明の表示素子にあっては、
第1駆動回路と第2駆動回路の少なくとも一方は、更に、書込みトランジスタを備えており、
書込みトランジスタにおいては、一方のソース/ドレイン領域には映像信号が印加され、ゲート電極には走査信号が印加され、
第1駆動トランジスタのゲート電極と第2トランジスタのゲート電極とは、書込みトランジスタの他方のソース/ドレイン領域に接続されている構成とすることができる。
In the display element of the present invention including the above-described preferable configuration, the first drive circuit includes a first drive transistor, and the second drive circuit includes a second drive transistor.
At least one of the first drive circuit and the second drive circuit further includes a write transistor,
In the writing transistor, a video signal is applied to one source / drain region, a scanning signal is applied to the gate electrode,
The gate electrode of the first driving transistor and the gate electrode of the second transistor can be connected to the other source / drain region of the writing transistor.

また、第1駆動回路は第1駆動トランジスタを備えており、第2駆動回路は第2駆動トランジスタを備えている、上述した各種の好ましい構成を含む本発明の表示素子にあっては、第1駆動トランジスタのゲート電極と第2駆動トランジスタのゲート電極の電位を保持するための容量部を備えている構成とすることができる。   Further, in the display element of the present invention including the various preferable configurations described above, the first drive circuit includes a first drive transistor, and the second drive circuit includes a second drive transistor. A structure may be provided that includes a capacitor for holding the potentials of the gate electrode of the driving transistor and the gate electrode of the second driving transistor.

また、第1駆動回路は第1駆動トランジスタを備えており、第2駆動回路は第2駆動トランジスタを備えている、上述した各種の好ましい構成を含む本発明の表示素子にあっては、
電流増加手段は、更に、第3スイッチング手段を備えており、
第3スイッチング手段の一端は、補助トランジスタの一方のソース/ドレイン領域に接続されており、前記第1電圧は、第3スイッチング手段を介して補助トランジスタの一方のソース/ドレイン領域に印加される構成とすることができる。
Further, in the display element of the present invention including the various preferable configurations described above, the first drive circuit includes a first drive transistor, and the second drive circuit includes a second drive transistor.
The current increasing means further includes third switching means,
One end of the third switching means is connected to one source / drain region of the auxiliary transistor, and the first voltage is applied to one source / drain region of the auxiliary transistor via the third switching means. It can be.

上述した各種の好ましい構成を含む本発明の表示素子にあっては、発光素子を構成する発光部として、電流を流すことにより発光する電流駆動型の発光部を広く用いることができる。第1発光部及び第2発光部として、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、第1発光部及び第2発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。   In the display element of the present invention including the above-described various preferred configurations, a current-driven light emitting unit that emits light by passing a current can be widely used as the light emitting unit constituting the light emitting element. Examples of the first light emitting unit and the second light emitting unit include an organic electroluminescence light emitting unit, an inorganic electroluminescence light emitting unit, an LED light emitting unit, and a semiconductor laser light emitting unit. These light emitting portions can be configured using known materials and methods. From the viewpoint of configuring a flat display device for color display, it is particularly preferable that the first light emitting unit and the second light emitting unit are composed of organic electroluminescence light emitting units.

第1発光素子を構成する発光部と、第2発光素子を構成する発光部との配置は、特に限定するものではない。例えば、発光部が有機エレクトロルミネッセンス発光部から成る構成にあっては、第1発光部と第2発光部とは平面状に並行に載置されてされている構成とすることができる。しかしながら、この場合には、いずれか一方の発光部が正常に動作していないとき、発光領域の一部が欠けたように視認されるおそれがある。これに対し、第1発光部と第2発光部とは積層されている構成にあっては、発光領域の一部が欠けたように視認されることがないので、滅点がより視認され難いといった点で好ましい。   The arrangement of the light emitting part constituting the first light emitting element and the light emitting part constituting the second light emitting element is not particularly limited. For example, in the configuration in which the light emitting unit is composed of an organic electroluminescence light emitting unit, the first light emitting unit and the second light emitting unit can be arranged in parallel in a planar shape. However, in this case, when any one of the light emitting units is not operating normally, there is a possibility that a part of the light emitting region is visually recognized as missing. On the other hand, in the configuration in which the first light emitting unit and the second light emitting unit are stacked, it is not visually recognized as if a part of the light emitting region is missing, so that the dark spot is less visible. This is preferable.

第1発光部及び第2発光部が有機エレクトロルミネッセンス発光部から成り、第1発光部と第2発光部とは積層されている構成にあっては、
第1発光部は、
(D−1)下部電極、
(D−2)下部電極の上に設けられた、発光層を含む第1有機層、及び、
(D−3)第1有機層の上に設けられた、光透過性を有する中間電極、
から構成されており、
第2発光部は、
(E−1)該中間電極、
(E−2)該中間電極の上に設けられた、発光層を含む第2有機層、及び、
(E−3)第2有機層の上に設けられた、上部電極、
から構成されており、
下部電極及び上部電極の少なくとも一方は光透過性を有しており、
中間電極は、第1発光部及び第2発光部のアノード電極を構成し、あるいは又、中間電極は、第1発光部及び第2発光部のカソード電極を構成する態様とすることができる。便宜のため、上述した表示素子を、第1の積層態様の表示素子と呼ぶ。
In the configuration in which the first light emitting part and the second light emitting part are composed of organic electroluminescence light emitting parts, and the first light emitting part and the second light emitting part are laminated,
The first light emitting unit
(D-1) Lower electrode,
(D-2) a first organic layer including a light emitting layer provided on the lower electrode; and
(D-3) a light transmissive intermediate electrode provided on the first organic layer,
Consists of
The second light emitting unit
(E-1) the intermediate electrode,
(E-2) a second organic layer including a light emitting layer provided on the intermediate electrode, and
(E-3) an upper electrode provided on the second organic layer,
Consists of
At least one of the lower electrode and the upper electrode has optical transparency,
The intermediate electrode may constitute an anode electrode of the first light emitting part and the second light emitting part, or alternatively, the intermediate electrode may constitute a cathode electrode of the first light emitting part and the second light emitting part. For convenience, the above-described display element is referred to as a first stacked aspect display element.

第1の積層態様の表示素子にあっては、下部電極から中間電極に電流が流れるように第1有機層が構成されている場合には、第2有機層は上部電極から中間電極に電流が流れるように構成される。一方、中間電極から下部電極に電流が流れるように第1有機層が構成されている場合には、第2有機層は中間電極から上部電極に電流が流れるように構成される。尚、下部電極と第1有機層との間に他の層を備えている構成であってもよいし、第1有機層と中間電極との間に他の層を備えている構成であってもよい。同様に、中間電極と第2有機層との間に他の層を備えている構成であってもよいし、第2有機層と上部電極との間に他の層を備えている構成であってもよい。   In the display element of the first stacked mode, when the first organic layer is configured so that current flows from the lower electrode to the intermediate electrode, the second organic layer has current flowing from the upper electrode to the intermediate electrode. Configured to flow. On the other hand, when the first organic layer is configured so that a current flows from the intermediate electrode to the lower electrode, the second organic layer is configured so that a current flows from the intermediate electrode to the upper electrode. In addition, the structure provided with another layer between the lower electrode and the first organic layer may be used, or the structure provided with another layer between the first organic layer and the intermediate electrode. Also good. Similarly, a configuration in which another layer is provided between the intermediate electrode and the second organic layer may be used, or a configuration in which another layer is provided between the second organic layer and the upper electrode. May be.

あるいは又、第1発光部及び第2発光部が有機エレクトロルミネッセンス発光部から成り、第1発光部と第2発光部とは積層されている構成にあっては、
第1発光部は、
(D−1)下部電極、
(D−2)下部電極の上に設けられた、発光層を含む第1有機層、及び、
(D−3)第1有機層の上に設けられた、光透過性を有する第1中間電極、
から構成されており、
第2発光部は、
(E−1)該第1中間電極の上に、光透過性を有する絶縁層を介して設けられた、光透過性を有する第2中間電極、
(E−2)第2中間電極の上に設けられた、発光層を含む第2有機層、及び、
(E−3)上部電極、
から構成されており、
下部電極及び上部電極の少なくとも一方は光透過性を有している態様とすることもできる。便宜のため、上述した表示素子を、第2の積層態様の表示素子と呼ぶ。
Alternatively, the first light emitting unit and the second light emitting unit are composed of organic electroluminescence light emitting units, and the first light emitting unit and the second light emitting unit are stacked.
The first light emitting unit
(D-1) Lower electrode,
(D-2) a first organic layer including a light emitting layer provided on the lower electrode; and
(D-3) a first intermediate electrode having optical transparency provided on the first organic layer;
Consists of
The second light emitting unit
(E-1) a second intermediate electrode having light transmittance, provided on the first intermediate electrode through an insulating layer having light transmittance;
(E-2) a second organic layer including a light emitting layer provided on the second intermediate electrode, and
(E-3) Upper electrode,
Consists of
At least one of the lower electrode and the upper electrode may have an optical transparency. For convenience, the above-described display element is referred to as a second stacked aspect display element.

第2の積層態様に係る表示素子にあっては、第1の積層態様に係る表示素子に対し、第1有機層と第2有機層の極性を任意に設定することができる利点を備えている。   The display element according to the second lamination mode has an advantage that the polarities of the first organic layer and the second organic layer can be arbitrarily set with respect to the display element according to the first lamination mode. .

第2の積層態様の表示素子にあっては、下部電極と第1中間電極は、それぞれ、第1発光部のアノード電極とカソード電極を構成し、且つ、第2中間電極と上部電極は、それぞれ、第2発光部のアノード電極とカソード電極を構成するといった構成とすることができる。あるいは又、下部電極と第1中間電極は、それぞれ、第1発光部のカソード電極とアノード電極を構成し、且つ、第2中間電極と上部電極は、それぞれ、第2発光部のカソード電極とアノード電極を構成するといった構成とすることができる。便宜のため、上述した態様の表示素子を、本発明の第2Aの積層態様に係る表示素子と呼ぶ場合がある。   In the display element of the second stacked mode, the lower electrode and the first intermediate electrode constitute the anode electrode and the cathode electrode of the first light emitting part, respectively, and the second intermediate electrode and the upper electrode are respectively The anode electrode and the cathode electrode of the second light emitting unit can be configured. Alternatively, the lower electrode and the first intermediate electrode constitute a cathode electrode and an anode electrode of the first light emitting part, respectively, and the second intermediate electrode and the upper electrode are respectively a cathode electrode and an anode of the second light emitting part. It can be set as the structure which comprises an electrode. For convenience, the display element having the above-described aspect may be referred to as a display element according to the 2A stacking aspect of the present invention.

第2Aの積層態様に係る表示素子にあっては、下部電極から第1中間電極に電流が流れるように第1有機層が構成されている場合には、第2有機層は第2中間電極から上部電極に電流が流れるように構成されている。一方、第1中間電極から下部電極に電流が流れるように第1有機層が構成されている場合には、第2有機層は上部電極から第2中間電極に電流が流れるように構成されている。換言すれば、第1有機層と第2有機層は、同方向の極性を備えるように形成されている。これにより、第1有機層と第2有機層の製造プロセスを共通化することができるといった利点を有する。   In the display element according to the 2A stacking mode, when the first organic layer is configured such that current flows from the lower electrode to the first intermediate electrode, the second organic layer is formed from the second intermediate electrode. An electric current flows through the upper electrode. On the other hand, when the first organic layer is configured such that current flows from the first intermediate electrode to the lower electrode, the second organic layer is configured so that current flows from the upper electrode to the second intermediate electrode. . In other words, the first organic layer and the second organic layer are formed to have the same polarity. Thereby, it has the advantage that the manufacturing process of a 1st organic layer and a 2nd organic layer can be made shared.

上述した各種の好ましい構成や態様を含む本発明の表示素子、及び、本発明の表示素子を備えた本発明の表示装置(以下、これらを単に、本発明と呼ぶ場合がある)においては、表示素子は、第1発光部及び第2発光部のいずれか一方が正常に動作していないときに他方の発光部に流れる電流を増加させる電流増加手段を備えている。これにより、いずれか一方の発光素子の発光部が正常に動作していないときには、正常に動作する他方の発光素子はより高い輝度で発光するように動作する。従って、表示装置の周辺回路の構成を複雑にすることなく、一方の発光素子が正常に動作しない場合に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる。   In the display element of the present invention including the various preferable configurations and aspects described above, and the display device of the present invention including the display element of the present invention (hereinafter, these may be simply referred to as the present invention) The element includes current increasing means for increasing a current flowing through the other light emitting unit when one of the first light emitting unit and the second light emitting unit is not operating normally. As a result, when the light emitting unit of one of the light emitting elements is not operating normally, the other light emitting element operating normally operates to emit light with higher luminance. Therefore, without complicating the configuration of the peripheral circuit of the display device, when one light-emitting element does not operate normally, the other light-emitting element that operates normally can emit light so as to have higher luminance than originally intended. it can.

本発明にあっては、第1駆動回路と第2駆動回路が、それぞれ、書込みトランジスタを備えていてもよい。書込みトランジスタがオフ状態となっているときに、第1駆動トランジスタのゲート電極と第2駆動トランジスタのゲート電極の電位を保持するための容量部は、基本的には、発光時においてソース領域となる駆動トランジスタのソース/ドレイン領域と駆動トランジスタのゲート間の電圧を保持するように取り付けられる。この容量部は、表示素子に1つ設けられている構成であってもよいし、上述した書込みトランジスタと同様に、第1駆動回路と第2駆動回路のそれぞれが、容量部を備えている構成であってもよい。第1駆動回路及び第2駆動回路の構成は特に限定するものではない。所謂電圧書込み型の駆動回路であってもよいし、電流書込み型の駆動回路であってもよい。また、第1駆動回路や第2駆動回路は、駆動トランジスタや書込みトランジスタ以外の他のトランジスタを備えていてもよい。   In the present invention, the first drive circuit and the second drive circuit may each include a write transistor. When the writing transistor is in an off state, the capacitor for holding the potentials of the gate electrode of the first driving transistor and the gate electrode of the second driving transistor basically becomes a source region during light emission. It is attached to hold the voltage between the source / drain region of the driving transistor and the gate of the driving transistor. One capacitor section may be provided in the display element, or each of the first drive circuit and the second drive circuit includes a capacitor section, similarly to the write transistor described above. It may be. The configurations of the first drive circuit and the second drive circuit are not particularly limited. A so-called voltage writing type driving circuit or a current writing type driving circuit may be used. Further, the first drive circuit and the second drive circuit may include a transistor other than the drive transistor and the write transistor.

本発明の表示素子を構成する第1駆動トランジスタ及び第2駆動トランジスタは、基本的には、同じ導電型のトランジスタから構成される。これらは、nチャネル型のトランジスタから構成されていてもよいし、pチャネル型のトランジスタから構成されていてもよい。トランジスタは、薄膜トランジスタ(TFT)であってもよいし、半導体基板等に形成されたトランジスタであってもよい。書込みトランジスタにおいても同様である。   The first driving transistor and the second driving transistor constituting the display element of the present invention are basically composed of transistors of the same conductivity type. These may be composed of n-channel transistors or p-channel transistors. The transistor may be a thin film transistor (TFT) or a transistor formed on a semiconductor substrate or the like. The same applies to the write transistor.

電流増幅手段を構成する補助トランジスタは、基本的には、第1駆動トランジスタや第2駆動トランジスタと同じ導電型のトランジスタから構成することができる。また、第1スイッチング手段及び第2スイッチング手段として、電圧により制御される周知のスイッチング手段を広く用いることができる。第3スイッチング手段においても同様である。表示素子の製造プロセスの簡略化といった観点からは、第1スイッチング手段、第2スイッチング手段、及び、第3スイッチング手段を、第1駆動トランジスタ等と同様の構成のトランジスタから構成することが好ましい。   The auxiliary transistor constituting the current amplifying means can basically be constituted by a transistor having the same conductivity type as the first drive transistor and the second drive transistor. Moreover, well-known switching means controlled by voltage can be widely used as the first switching means and the second switching means. The same applies to the third switching means. From the viewpoint of simplifying the manufacturing process of the display element, it is preferable that the first switching means, the second switching means, and the third switching means are composed of transistors having the same configuration as the first drive transistor and the like.

この場合において、第1スイッチング手段及び第2スイッチング手段を構成するトランジスタの導電型は、第1駆動トランジスタ等の導電型と同じであってもよいし、異なっていてもよい。第1スイッチング手段及び第2スイッチング手段を構成するトランジスタの導電型の選択により、一方の発光部が短絡不良を起こしているときに電流増幅手段によって他方の発光部に流れる電流を増加させるのか、あるいは、一方の発光部が開放不良を起こしているときに電流増幅手段によって他方の発光部に流れる電流を増加させるのかが定まる。第1スイッチング手段及び第2スイッチング手段を構成するトランジスタの導電型は、表示素子の設計に応じて適宜選択すればよい。尚、第3スイッチング手段を構成するトランジスタの導電型は特に限定するものではない。表示装置や表示素子の仕様に応じて適宜選択すればよい。   In this case, the conductivity type of the transistors constituting the first switching means and the second switching means may be the same as or different from the conductivity type of the first drive transistor or the like. By selecting the conductivity type of the transistors constituting the first switching means and the second switching means, the current amplifying means increases the current flowing to the other light emitting section when one light emitting section has a short circuit failure, or It is determined whether the current flowing through the other light-emitting part is increased by the current amplifying means when one light-emitting part has an open failure. What is necessary is just to select suitably the conductivity type of the transistor which comprises the 1st switching means and the 2nd switching means according to the design of a display element. Note that the conductivity type of the transistors constituting the third switching means is not particularly limited. What is necessary is just to select suitably according to the specification of a display apparatus or a display element.

第1駆動トランジスタ等について説明したと同様に、電流増幅手段を構成する補助トランジスタ、第1スイッチング手段乃至第3スイッチング手段を構成するトランジスタは、TFTであってもよいし、半導体基板等に形成されたトランジスタであってもよい。上述した第1駆動トランジスタ、第2駆動トランジスタ、書込みトランジスタを含め、本発明に用いられる各種トランジスタの構造は特に限定するものではない。以下の説明においては、各トランジスタはエンハンスメント型であるとして説明するが、これに限るものではない。デプレッション型のトランジスタが用いられていてもよい。また、例えば、トランジスタはシングルゲート型であってもよいし、デュアルゲート型であってもよい。   Similarly to the description of the first drive transistor and the like, the auxiliary transistor constituting the current amplifying means and the transistors constituting the first switching means to the third switching means may be TFTs or formed on a semiconductor substrate or the like. It may be a transistor. The structure of various transistors used in the present invention including the first driving transistor, the second driving transistor, and the writing transistor described above is not particularly limited. In the following description, each transistor is described as an enhancement type, but is not limited thereto. A depletion type transistor may be used. For example, the transistor may be a single gate type or a dual gate type.

本発明にあっては、基本的には、第1発光部と第2発光部とが同じ発光色を示すように構成される。尚、概ね同色と判断される程度であれば足りる。従って、第1発光素子の発光光の波長と第2発光素子の発光光の波長とが同じであってもよいし、同色と判断される程度で異なっていても良い。   In the present invention, basically, the first light emitting unit and the second light emitting unit are configured to exhibit the same emission color. Note that it is sufficient that the color is determined to be substantially the same color. Therefore, the wavelength of the emitted light of the first light emitting element may be the same as the wavelength of the emitted light of the second light emitting element, or may be different to the extent that they are determined to be the same color.

各種電極や絶縁層が「光透過性を有する」とは、少なくとも第1発光部や第2発光部からの発光光に対して光透過性を有するとの意である。従って、可視光スペクトルの全てに亙って光透過性を有している構成であってもよいし、発光光の波長及びその近傍の波長において光透過性を有している構成であってもよい。基本的には、発光光をできるだけ多く透過することが好ましいが、表示素子の動作に支障が生じない限り、光透過性の程度は特に限定するものではない。   The various electrodes and the insulating layer “has light transmittance” means that it has light transmittance at least with respect to light emitted from the first light emitting portion and the second light emitting portion. Therefore, it may be configured to have optical transparency over the entire visible light spectrum, or may be configured to have optical transparency at the wavelength of the emitted light and its nearby wavelengths. Good. Basically, it is preferable to transmit as much light as possible. However, the degree of light transmission is not particularly limited as long as the operation of the display element is not hindered.

本発明の表示装置は、所謂モノクロ表示の構成であってもよいし、所謂カラー表示の構成であってもよい。例えば、モノクロ表示の表示装置であるとき、表示装置を構成する表示素子のそれぞれによって、画素が構成される。表示装置を構成する表示素子の数をN×M個とした場合、画素数は(N×M)である。   The display device of the present invention may have a so-called monochrome display configuration or a so-called color display configuration. For example, in the case of a monochrome display device, a pixel is constituted by each of the display elements constituting the display device. When the number of display elements constituting the display device is N × M, the number of pixels is (N × M).

一方、カラー表示の表示装置であるとき、1画素は、例えば、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の3種類の副画素から構成されている。従って、表示装置を構成する表示素子の数をN×M個とした場合、画素数は(N×M)/3である。   On the other hand, in the case of a color display device, one pixel has three types of sub-pixels, for example, a red light-emitting subpixel that emits red, a green light-emitting subpixel that emits green, and a blue light-emitting subpixel that emits blue. It consists of pixels. Therefore, when the number of display elements constituting the display device is N × M, the number of pixels is (N × M) / 3.

尚、カラー表示の場合には、上述した3種の副画素に更に1種類あるいは複数種類の副画素を加えた1組(例えば、輝度向上のために白色光を発光する副画素を加えた1組、色再現範囲を拡大するために補色を発光する副画素を加えた1組、色再現範囲を拡大するためにイエローを発光する副画素を加えた1組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた1組)から、画素を構成することもできる。   In the case of color display, one set in which one or more types of subpixels are added to the above-described three types of subpixels (for example, one subpixel that emits white light in order to improve luminance is added). To expand the color reproduction range, one set including sub-pixels that emit complementary colors to expand the color reproduction range, one set including sub-pixels that emit yellow to expand the color reproduction range A pixel can also be configured from a set of subpixels that emit yellow and cyan.

表示装置の画素(ピクセル)の値として、VGA(640,480)、S−VGA(800,600)、XGA(1024,768)、APRC(1152,900)、S−XGA(1280,1024)、U−XGA(1600,1200)、HD−TV(1920,1080)、Q−XGA(2048,1536)の他、(1920,1035)、(720,480)、(1280,960)等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。   As values of pixels (pixels) of the display device, VGA (640, 480), S-VGA (800, 600), XGA (1024, 768), APRC (1152, 900), S-XGA (1280, 1024), U-XGA (1600, 1200), HD-TV (1920, 1080), Q-XGA (2048, 1536), (1920, 1035), (720, 480), (1280, 960), etc. Although some of the resolutions can be exemplified, the present invention is not limited to these values.

第1の積層態様の表示素子が所謂上面発光型であり、下部電極と上部電極がアノード電極を構成する場合、下部電極は、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、タンタル(Ta)、タングステン(W)、プラチナ(Pt)、金(Au)といった、仕事関数の値が大きく、且つ、光反射率の高い導電材料から構成することが望ましい。更に、アルミニウム(Al)及びアルミニウムを含む合金等の仕事関数の値が小さく、且つ、光反射率の高い導電材料の場合には、適切な正孔注入層を設けるなどして正孔注入性を向上させることで、下部電極をアノード電極として用いることができる。また、光反射性の高い導電材料上にインジウムとスズの酸化物(ITO)やインジウムと亜鉛の酸化物(IZO)等の正孔注入特性に優れた透明導電材料を積層した構造とすることもできる。また、上部電極を、ITOやIZOといった、発光光を透過し、しかも、仕事関数の値の大きな導電材料から構成することが望ましい。   When the display element of the first stacked mode is a so-called top emission type, and the lower electrode and the upper electrode constitute an anode electrode, the lower electrode is made of chromium (Cr), iron (Fe), cobalt (Co), nickel ( Ni, copper (Cu), tantalum (Ta), tungsten (W), platinum (Pt), gold (Au), and the like, and a conductive material having a high work function value and high light reflectance. desirable. Furthermore, in the case of a conductive material having a low work function value such as aluminum (Al) and an alloy containing aluminum and having a high light reflectance, an appropriate hole injection layer is provided to improve hole injection properties. By improving, the lower electrode can be used as the anode electrode. Alternatively, a transparent conductive material having excellent hole injection characteristics such as indium and tin oxide (ITO) or indium and zinc oxide (IZO) may be laminated on a highly light reflective conductive material. it can. In addition, it is desirable that the upper electrode is made of a conductive material such as ITO or IZO that transmits luminescent light and has a large work function value.

光透過性を有する電極は、例えば、上述したITOやIZOに加えて、ZnO、MgO等の金属化合物から構成することができるし、あるいは又、金属あるいは合金から成る薄膜から構成することもできる。後ほど詳しく説明するが、第1の積層態様の表示素子が上面発光型であり、上部電極をカソード電極として用いる場合、上部電極は、発光光を透過し、しかも、有機層に対して電子を効率的に注入できるように仕事関数の値の小さな導電材料から構成することが望ましい。このような場合には、例えば、厚さが数ナノメートル程度のMg−Ag合金薄膜のような、光透過率の高い導電膜(例えば、光透過率が30%以上の金属あるいは合金)を上部電極として用いることができる。尚、発光を妨げない部分に導電性の良い補助電極を設けておき、この補助電極と上部電極とが接触する構成であってもよい。この構成によれば、表示装置の動作時において上部電極の抵抗による電圧変化が抑制され、表示される画像の輝度の均一性等をより良好なものとすることができる。第2の積層態様の表示素子においても同様である。   The electrode having optical transparency can be composed of a metal compound such as ZnO or MgO in addition to the above-mentioned ITO or IZO, or can be composed of a thin film made of a metal or an alloy. As will be described in detail later, when the display element of the first stacked mode is a top emission type and the upper electrode is used as the cathode electrode, the upper electrode transmits the emitted light, and moreover, the electrons are efficiently used with respect to the organic layer. It is desirable to make it from a conductive material having a small work function value so that it can be injected. In such a case, for example, a conductive film having a high light transmittance (for example, a metal or an alloy having a light transmittance of 30% or more) such as a Mg-Ag alloy thin film having a thickness of several nanometers is placed on the top. It can be used as an electrode. In addition, the structure which provided the auxiliary electrode with good electroconductivity in the part which does not prevent light emission, and this auxiliary electrode and an upper electrode may contact may be sufficient. According to this configuration, the voltage change due to the resistance of the upper electrode is suppressed during the operation of the display device, and the uniformity of the luminance of the displayed image can be improved. The same applies to the display element of the second stacked mode.

上述したように、第1の積層態様に係る表示素子が上面発光型であり、下部電極と上部電極がアノード電極を構成する場合、中間電極は、第1発光部及び第2発光部のカソード電極を構成する。中間電極は、発光光を透過し、しかも、第1有機層及び第2有機層に対して電子を効率的に注入できるように、仕事関数の値の小さな導電材料から構成することが望ましい。例えば、Mg、Mg合金、Al、Al合金等から成る薄膜から中間電極を構成することができる。あるいは又、ITOやIZOから成る層の両面に上述した薄膜を積層した構成とすることもできる。   As described above, when the display element according to the first stacking mode is a top emission type and the lower electrode and the upper electrode constitute an anode electrode, the intermediate electrode is the cathode electrode of the first light emitting unit and the second light emitting unit. Configure. The intermediate electrode is preferably made of a conductive material having a small work function value so that the emitted light can be transmitted and electrons can be efficiently injected into the first organic layer and the second organic layer. For example, the intermediate electrode can be composed of a thin film made of Mg, Mg alloy, Al, Al alloy or the like. Or it can also be set as the structure which laminated | stacked the thin film mentioned above on both surfaces of the layer which consists of ITO or IZO.

一方、第1の積層態様に係る表示素子が上面発光型であり、下部電極と上部電極とがカソード電極を構成する場合、下部電極は、Al、Al合金といった仕事関数の値が小さく、且つ、光反射率の高い導電材料から構成することが望ましい。尚、アノード電極として用いられる光反射率の高い導電材料に適切な電子注入層を設けるなどして電子注入性を向上させることで、下部電極をカソード電極として用いることができる。また、上部電極を、発光光を透過し、しかも、第2有機層に対して電子を効率的に注入できるように仕事関数の値の小さな導電材料から構成することが望ましい。例えば、上部電極は、Mg、Mg合金、Al、Al合金等から成る薄膜から構成することができる。あるいは又、これらの薄膜にITOやIZOから成る層を積層した構成とすることもできる。この場合において、中間電極は、第1発光部及び第2発光部のアノード電極を構成する。中間電極は、ITOやIZOといった、発光光を透過し、しかも、仕事関数の値の大きな導電材料から構成することが望ましい。   On the other hand, when the display element according to the first lamination mode is a top emission type, and the lower electrode and the upper electrode constitute a cathode electrode, the lower electrode has a small work function value such as Al or Al alloy, and It is desirable that the conductive material has a high light reflectance. Note that the lower electrode can be used as the cathode electrode by improving the electron injection property by providing an appropriate electron injection layer on a conductive material having a high light reflectance used as the anode electrode. Further, it is desirable that the upper electrode is made of a conductive material having a small work function value so that the emitted light can be transmitted and electrons can be efficiently injected into the second organic layer. For example, the upper electrode can be composed of a thin film made of Mg, Mg alloy, Al, Al alloy or the like. Alternatively, a configuration in which a layer made of ITO or IZO is laminated on these thin films may be employed. In this case, the intermediate electrode constitutes the anode electrode of the first light emitting unit and the second light emitting unit. The intermediate electrode is preferably made of a conductive material such as ITO or IZO that transmits luminescent light and has a high work function value.

第2の積層態様の表示素子が上面発光型であり、下部電極と第2中間電極とがアノード電極を構成し、第1中間電極と上部電極とがカソード電極を構成する場合について説明する。この場合、下部電極は、上述したと同様に、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、タンタル(Ta)、タングステン(W)、プラチナ(Pt)、金(Au)といった、仕事関数の値が大きく、且つ、光反射率の高い導電材料から構成することが望ましい。更に、アルミニウム(Al)及びアルミニウムを含む合金等の仕事関数の値が小さく、且つ、光反射率の高い導電材料の場合には、適切な正孔注入層を設けるなどして正孔注入性を向上させることで、下部電極をアノード電極として用いることができる。また、光反射性の高い導電材料上にITOやIZO等の正孔注入特性に優れた透明導電材料を積層した構造とすることもできる。第2中間電極は、ITOやIZOといった、発光光を透過し、しかも、仕事関数の値の大きな導電材料から構成することが望ましい。また、第1中間電極や上部電極は、発光光を透過し、しかも、第1有機層及び第2有機層に対して電子を効率的に注入できるように、仕事関数の値の小さな導電材料から構成することが望ましい。例えば、Mg、Mg合金、Al、Al合金等から成る薄膜から第1中間電極や上部電極を構成することができる。あるいは又、ITOやIZOから成る層の両面に上述した薄膜を積層した構成の第1中間電極とすることもできるし、Mg、Mg合金、Al、Al合金等から成る薄膜の上にITOやIZOから成る層が積層された構成の上部電極とすることもできる。   A case will be described in which the display element of the second stacked mode is a top emission type, the lower electrode and the second intermediate electrode constitute an anode electrode, and the first intermediate electrode and the upper electrode constitute a cathode electrode. In this case, as described above, the lower electrode is made of chromium (Cr), iron (Fe), cobalt (Co), nickel (Ni), copper (Cu), tantalum (Ta), tungsten (W), platinum ( It is desirable to use a conductive material having a high work function value and high light reflectance such as Pt) or gold (Au). Furthermore, in the case of a conductive material having a low work function value such as aluminum (Al) and an alloy containing aluminum and having a high light reflectance, an appropriate hole injection layer is provided to improve hole injection properties. By improving, the lower electrode can be used as the anode electrode. Alternatively, a transparent conductive material having excellent hole injection characteristics such as ITO and IZO may be stacked on a conductive material having high light reflectivity. The second intermediate electrode is preferably made of a conductive material such as ITO or IZO that transmits luminescent light and has a high work function value. Further, the first intermediate electrode and the upper electrode are made of a conductive material having a small work function value so that the emitted light can be transmitted and electrons can be efficiently injected into the first organic layer and the second organic layer. It is desirable to configure. For example, the first intermediate electrode and the upper electrode can be composed of a thin film made of Mg, Mg alloy, Al, Al alloy or the like. Alternatively, it may be a first intermediate electrode having a structure in which the above-described thin film is laminated on both sides of a layer made of ITO or IZO, or on a thin film made of Mg, Mg alloy, Al, Al alloy or the like. It can also be set as the upper electrode of the structure by which the layer which consists of was laminated | stacked.

一方、第2の積層態様に係る表示素子が上面発光型であり、下部電極と第2中間電極とがカソード電極を構成し、第1中間電極と上部電極とがアノード電極を構成する場合について説明する。この場合、下部電極は、Al、Al合金といった仕事関数の値が小さく、且つ、光反射率の高い導電材料から構成することが望ましい。尚、アノード電極として用いられる光反射率の高い導電材料に適切な電子注入層を設けるなどして電子注入性を向上させることで、下部電極をカソード電極として用いることができる。また、第2中間電極を、発光光を透過し、しかも、仕事関数の値の小さな導電材料から構成することが望ましい。例えば、第2中間電極は、Mg、Mg合金、Al、Al合金等から成る薄膜から構成することができる。あるいは又、これらの薄膜にITOやIZOから成る層を積層した構成とすることもできる。また、第1中間電極や上部電極は、ITOやIZOといった、発光光を透過し、仕事関数の値の大きな導電材料から構成することが望ましい。   On the other hand, the case where the display element according to the second laminated mode is a top emission type, the lower electrode and the second intermediate electrode constitute a cathode electrode, and the first intermediate electrode and the upper electrode constitute an anode electrode is described. To do. In this case, the lower electrode is preferably made of a conductive material having a small work function value such as Al or an Al alloy and a high light reflectance. Note that the lower electrode can be used as the cathode electrode by improving the electron injection property by providing an appropriate electron injection layer on a conductive material having a high light reflectance used as the anode electrode. Further, it is desirable that the second intermediate electrode is made of a conductive material that transmits emitted light and has a small work function value. For example, the second intermediate electrode can be composed of a thin film made of Mg, Mg alloy, Al, Al alloy or the like. Alternatively, a configuration in which a layer made of ITO or IZO is laminated on these thin films may be employed. Further, the first intermediate electrode and the upper electrode are preferably made of a conductive material such as ITO or IZO that transmits luminescent light and has a large work function value.

尚、第1の積層態様の表示素子及び第2の積層態様の表示素子が所謂下面発光型である場合、下部電極を発光光を透過する導電材料から構成し、上部電極を例えば光反射率の高い導電材料から構成すればよい。これらの電極は、表示素子の設計に応じて、適宜好適な導電材料を用いて構成すればよい。   When the display element of the first laminated mode and the display element of the second laminated mode are so-called bottom emission type, the lower electrode is made of a conductive material that transmits the emitted light, and the upper electrode has a light reflectivity, for example. What is necessary is just to comprise from a highly conductive material. These electrodes may be configured using a suitable conductive material as appropriate in accordance with the design of the display element.

第1の積層態様の表示素子及び第2の積層態様の表示素子にあっては、下部電極を、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、化学的気相成長法(CVD法)やイオンプレーティング法とエッチング法との組合せ;スクリーン印刷法やインクジェット印刷法、メタルマスク印刷法といった各種印刷法;メッキ法(電気メッキ法や無電解メッキ法);リフトオフ法;レーザアブレーション法;ゾル−ゲル法等を用いて形成することができる。   In the display element of the first lamination mode and the display element of the second lamination mode, the lower electrode is formed by, for example, an evaporation method such as an electron beam evaporation method or a hot filament evaporation method, a sputtering method, or a chemical vapor deposition method. (CVD method), ion plating method and etching method combination; various printing methods such as screen printing method, ink jet printing method, metal mask printing method; plating method (electroplating method and electroless plating method); lift-off method; laser It can be formed using an ablation method; a sol-gel method or the like.

第2の積層態様の表示素子において、絶縁層は、特に真空蒸着法のような成膜粒子のエネルギーが小さい成膜方法、あるいは又、MOCVD法といった成膜方法に基づき形成することが、下地に対して及ぼす影響を小さくすることができるので好ましい。あるいは又、第1有機層の劣化による輝度の低下を防止するために、成膜温度を常温に設定し、更には、絶縁層の剥がれを防止するために絶縁層のストレスを最小になる条件で絶縁層を成膜することが望ましい。また、絶縁層の形成は、第1有機層を大気に暴露することなく形成することが好ましく、これによって、大気中の水分や酸素による第1有機層の劣化を防止することができる。更には、絶縁層は、第1有機層で発生した光を例えば80%以上、透過する材料から構成することが望ましく、具体的には、無機アモルファス性の絶縁性材料、例えば、アモルファスシリコン(α−Si)、アモルファス炭化シリコン(α−SiC)、アモルファス窒化シリコン(α−Si1-xx)、アモルファス酸化シリコン(α−Si1-yy)、アモルファスカーボン(α−C)を例示することができる。このような無機アモルファス性の絶縁性材料は、グレインを生成しないため、透水性が低く、良好な絶縁層を構成する。 In the display element of the second stacked mode, the insulating layer is preferably formed on the basis of a film formation method such as a vacuum evaporation method in which the energy of film formation particles is small, or a film formation method such as an MOCVD method. This is preferable because the influence on the surface can be reduced. Alternatively, the film formation temperature is set to room temperature in order to prevent a decrease in luminance due to the deterioration of the first organic layer, and further, under the condition that the stress of the insulating layer is minimized to prevent the insulating layer from peeling off. It is desirable to form an insulating layer. In addition, the insulating layer is preferably formed without exposing the first organic layer to the atmosphere, whereby the first organic layer can be prevented from being deteriorated by moisture or oxygen in the atmosphere. Furthermore, the insulating layer is preferably made of a material that transmits, for example, 80% or more of the light generated in the first organic layer, and specifically, an inorganic amorphous insulating material such as amorphous silicon (α -Si), amorphous silicon carbide (α-SiC), amorphous silicon nitride (α-Si 1-x N x ), amorphous silicon oxide (α-Si 1-y O y ), amorphous carbon (α-C) can do. Since such an inorganic amorphous insulating material does not generate grains, it has low water permeability and constitutes a good insulating layer.

第1の積層態様に係る表示素子を構成する中間電極及び上部電極、並びに、第2の積層態様に係る表示素子を構成する第1中間電極及び上部電極にあっては、特に真空蒸着法のような成膜粒子のエネルギーが小さな成膜方法、あるいは又、MOCVD法といった成膜方法に基づき形成することが、第1有機層あるいは第2有機層のダメージ発生を防止するといった観点から好ましい。第2の積層態様に係る表示素子を構成する第2中間電極の成膜においても、基本的には上述したと同様である。   In the intermediate electrode and the upper electrode constituting the display element according to the first lamination mode, and the first intermediate electrode and the upper electrode constituting the display element according to the second lamination mode, in particular, the vacuum evaporation method is used. From the viewpoint of preventing the occurrence of damage to the first organic layer or the second organic layer, it is preferable to form the film based on a film forming method with a small energy of film forming particles or a film forming method such as MOCVD. The film formation of the second intermediate electrode constituting the display element according to the second lamination mode is basically the same as described above.

第1発光部及び第2発光部が有機エレクトロルミネッセンス発光部から成る場合、発光層を含む有機層の構成は、特に限定するものではない。例えば、有機層は、正孔輸送層と発光層と電子輸送層との積層構造、正孔輸送層と電子輸送層を兼ねた発光層との積層構造、正孔注入層と正孔輸送層と発光層と電子輸送層と電子注入層との積層構造から構成することができる。有機層の形成方法として、真空蒸着法等の物理的気相成長法(PVD法);スクリーン印刷法やインクジェット印刷法といった印刷法;転写用基板上に形成されたレーザ吸収層と有機層の積層構造に対してレーザを照射することでレーザ吸収層上の有機層を分離して、有機層を転写するといったレーザ転写法、各種の塗布法を例示することができる。有機層を真空蒸着法に基づき形成する場合、例えば、所謂メタルマスクを用い、係るメタルマスクに設けられた開口を通過した材料を堆積させることで有機層を得ることができる。有機層は、広く周知の材料を用いて構成することができる。   When the first light emitting part and the second light emitting part are composed of organic electroluminescence light emitting parts, the configuration of the organic layer including the light emitting layer is not particularly limited. For example, the organic layer has a stacked structure of a hole transport layer, a light emitting layer, and an electron transport layer, a stacked structure of a hole transport layer and a light emitting layer that also serves as an electron transport layer, a hole injection layer, a hole transport layer, It can be composed of a laminated structure of a light emitting layer, an electron transport layer, and an electron injection layer. As a method for forming an organic layer, a physical vapor deposition method (PVD method) such as a vacuum deposition method; a printing method such as a screen printing method or an ink jet printing method; a lamination of a laser absorption layer and an organic layer formed on a transfer substrate Examples of the laser transfer method and various coating methods include separating the organic layer on the laser absorption layer by irradiating the structure with laser and transferring the organic layer. When the organic layer is formed based on a vacuum evaporation method, for example, a so-called metal mask is used, and the organic layer can be obtained by depositing a material that has passed through an opening provided in the metal mask. The organic layer can be formed using widely known materials.

第1の積層態様に係る表示素子を構成する下部電極、中間電極、及び、上部電極は、上述した構成の他、適切な電子注入層や正孔注入層を用いることにより、他の構成や材料を用いることもできる。第2の積層態様に係る表示素子を構成する下部電極、第1中間電極、第2中間電極、及び、上部電極においても同様である。   The lower electrode, the intermediate electrode, and the upper electrode constituting the display element according to the first stacking mode may have other configurations and materials by using an appropriate electron injection layer or hole injection layer in addition to the above-described configuration. Can also be used. The same applies to the lower electrode, the first intermediate electrode, the second intermediate electrode, and the upper electrode that constitute the display element according to the second stacked mode.

第1の積層態様に係る表示素子を構成する下部電極、及び、第2の積層態様に係る表示素子を構成する下部電極は、例えば、層間絶縁層上に設けられている。そして、この層間絶縁層は、支持体上に形成された駆動回路を覆っている。駆動回路は、TFT等から構成されており、TFTと下部電極とは、層間絶縁層に設けられたコンタクトプラグを介して電気的に接続されている。層間絶縁層の構成材料として、SiO2、BPSG、PSG、BSG、AsSG、PbSG、SiON、SOG(スピンオングラス)、低融点ガラス、ガラスペーストといったSiO2系材料;SiN系材料;ポリイミド等の絶縁性樹脂を、単独あるいは適宜組み合わせて使用することができる。層間絶縁層の形成には、CVD法、塗布法、スパッタリング法、各種印刷法等の公知のプロセスが利用できる。 The lower electrode constituting the display element according to the first lamination mode and the lower electrode constituting the display element according to the second lamination mode are provided, for example, on an interlayer insulating layer. The interlayer insulating layer covers a drive circuit formed on the support. The drive circuit is composed of a TFT or the like, and the TFT and the lower electrode are electrically connected via a contact plug provided in the interlayer insulating layer. As a constituent material of the interlayer insulating layer, SiO 2, BPSG, PSG, BSG, AsSG, PbSG, SiON, SOG ( spin on glass), low-melting glass, SiO 2 based materials such glass paste; SiN-based materials; insulation, such as polyimide Resins can be used alone or in appropriate combination. For the formation of the interlayer insulating layer, known processes such as a CVD method, a coating method, a sputtering method, and various printing methods can be used.

第1の積層態様に係る表示素子を構成する上部電極、及び、第2の積層態様に係る表示素子を構成する上部電極の上には、第1有機層及び第2有機層への水分の到達防止を目的として、絶縁性の保護膜を設けることが好ましい。上述した絶縁層と同様に、保護膜は、特に真空蒸着法のような成膜粒子のエネルギーが小さい成膜方法、あるいは又、MOCVD法といった成膜方法に基づき形成することが、下地に対して及ぼす影響を小さくすることができるので好ましい。あるいは又、第1有機層や第2有機層の劣化による輝度の低下を防止するために、成膜温度を常温に設定し、更には、保護膜の剥がれを防止するために保護膜のストレスを最小になる条件で保護膜を成膜することが望ましい。また、保護膜の形成は、上部電極を大気に暴露することなく形成することが好ましく、これによって、大気中の水分や酸素による有機層の劣化を防止することができる。更には、表示装置が上面発光型である場合、保護膜は、有機層で発生した光を例えば80%以上、透過する材料から構成することが望ましく、具体的には、無機アモルファス性の絶縁性材料、例えば、アモルファスシリコン(α−Si)、アモルファス炭化シリコン(α−SiC)、アモルファス窒化シリコン(α−Si1-xx)、アモルファス酸化シリコン(α−Si1-yy)、アモルファスカーボン(α−C)を例示することができる。絶縁層において説明したように、このような無機アモルファス性の絶縁性材料は、グレインを生成しないため、透水性が低く、良好な保護膜を構成する。保護膜の上には基板を配するが、保護膜と基板とは、例えば、紫外線硬化型接着剤や熱硬化型接着剤を用いて接着すればよい。尚、上部電極に共通の電圧が印加される構成の場合には、保護膜を、透明導電材料から形成してもよい。例えば、保護膜を、ITOやIZOのような透明導電材料から構成することができる。 Moisture reaches the first organic layer and the second organic layer on the upper electrode constituting the display element according to the first lamination aspect and the upper electrode constituting the display element according to the second lamination aspect. For the purpose of prevention, it is preferable to provide an insulating protective film. Similar to the insulating layer described above, the protective film can be formed on the basis of a film forming method in which the energy of the film forming particles is small, such as a vacuum evaporation method, or a film forming method such as an MOCVD method. This is preferable because the influence can be reduced. Alternatively, in order to prevent a decrease in luminance due to deterioration of the first organic layer and the second organic layer, the film forming temperature is set to room temperature, and furthermore, the protective film is stressed to prevent the protective film from peeling off. It is desirable to form a protective film under the minimum conditions. In addition, the protective film is preferably formed without exposing the upper electrode to the atmosphere, whereby the deterioration of the organic layer due to moisture and oxygen in the atmosphere can be prevented. Furthermore, when the display device is a top emission type, it is desirable that the protective film is made of a material that transmits, for example, 80% or more of the light generated in the organic layer, and specifically, an inorganic amorphous insulating property. Materials, for example, amorphous silicon (α-Si), amorphous silicon carbide (α-SiC), amorphous silicon nitride (α-Si 1-x N x ), amorphous silicon oxide (α-Si 1-y O y ), amorphous Carbon (α-C) can be exemplified. As described in the insulating layer, such an inorganic amorphous insulating material does not generate grains, and thus has a low water permeability and constitutes a good protective film. A substrate is disposed on the protective film, and the protective film and the substrate may be bonded using, for example, an ultraviolet curable adhesive or a thermosetting adhesive. In the case where a common voltage is applied to the upper electrode, the protective film may be formed of a transparent conductive material. For example, the protective film can be made of a transparent conductive material such as ITO or IZO.

支持体や基板の構成材料として、高歪点ガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B23・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)等のガラス材料や、各種プラスチック材料を例示することができる。支持体と基板の構成材料は、同じであってもよいし異なっていてもよい。可撓性を有するプラスチック材料から成る支持体及び基板を用いれば、可撓性を有する表示装置を構成することができる。 High strain point glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite (2MgO · SiO 2 ) 2 ), glass materials such as lead glass (Na 2 O · PbO · SiO 2 ), and various plastic materials. The constituent materials of the support and the substrate may be the same or different. If a support body and a substrate made of a plastic material having flexibility are used, a flexible display device can be formed.

本発明の表示素子、及び、本発明の表示素子を備えた本発明の表示装置においては、表示素子は、第1発光部及び第2発光部のいずれか一方が正常に動作していないときに他方の発光部に流れる電流を増加させる電流増加手段を備えている。これにより、いずれか一方の発光素子の発光部が正常に動作していないときには、正常に動作する他方の発光素子はより高い輝度で発光するように動作する。従って、表示装置の周辺回路の構成を複雑にすることなく、一方の発光素子が正常に動作しない場合に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる。   In the display element of the present invention and the display device of the present invention including the display element of the present invention, the display element is used when either one of the first light emitting unit and the second light emitting unit is not operating normally. Current increasing means for increasing the current flowing through the other light emitting section is provided. As a result, when the light emitting unit of one of the light emitting elements is not operating normally, the other light emitting element operating normally operates to emit light with higher luminance. Therefore, without complicating the configuration of the peripheral circuit of the display device, when one light-emitting element does not operate normally, the other light-emitting element that operates normally can emit light so as to have higher luminance than originally intended. it can.

以下、図面を参照して、実施例に基づき本発明を説明する。   Hereinafter, the present invention will be described based on examples with reference to the drawings.

実施例1は、本発明の表示素子、及び、本発明の表示装置に関する。実施例1の表示装置を構成する第m行、第n列目の表示素子110の等価回路図を図1に示す。実施例1の表示装置の概念図を図2に示す。実施例1の表示装置の模式的な一部断面図を図3に示す。   Example 1 relates to the display element of the present invention and the display device of the present invention. FIG. 1 shows an equivalent circuit diagram of the display element 110 in the m-th row and the n-th column constituting the display device of the first embodiment. A conceptual diagram of the display device of Example 1 is shown in FIG. A schematic partial cross-sectional view of the display device of Example 1 is shown in FIG.

図2に示すように、実施例1の表示装置は、
(1)第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計N×M個の、2次元マトリクス状に配列された表示素子110、
(2)第1の方向に延びるM本の走査線SCL、及び、
(3)第2の方向に延びるN本のデータ線DTL、
を備えている。尚、図2においては、便宜のため、第m行、第n列目の表示素子110を中心とした3×3個の表示素子110を示したが、これは単なる例示に過ぎない。
As shown in FIG. 2, the display device of Example 1 is
(1) N display elements 110 in a first direction, M in a second direction different from the first direction, a total of N × M display elements 110 arranged in a two-dimensional matrix,
(2) M scanning lines SCL extending in the first direction, and
(3) N data lines DTL extending in the second direction,
It has. In FIG. 2, for convenience, 3 × 3 display elements 110 centered on the display element 110 in the m-th row and the n-th column are shown, but this is merely an example.

実施例1の表示装置は、表示素子110を複数(例えば、N×M=1920×480)有する、カラー表示の表示装置である。1つの表示素子110は、1つの副画素を構成する。ここで、1画素は、走査線SCLの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の3種類の副画素から構成されている。従って、表示装置は、(N/3)×Mの画素を有する。   The display device of Example 1 is a color display device having a plurality of display elements 110 (for example, N × M = 1920 × 480). One display element 110 constitutes one subpixel. Here, one pixel is arranged in the direction in which the scanning line SCL extends, and includes three types of sub-pixels: a red light-emitting subpixel that emits red light, a green light-emitting subpixel that emits green light, and a blue light-emitting subpixel that emits blue light. It consists of pixels. Therefore, the display device has (N / 3) × M pixels.

図1及び図2に示すように、表示素子110は、第1発光素子111と第2発光素子111’とから構成されている。図1に示すように、第1発光素子111は、電流駆動型の第1発光部ELP、及び、第1発光部ELPに接続された第1駆動回路112を備えている。第2発光素子111’は、電流駆動型の第2発光部ELP’、及び、第2発光部ELP’に接続された第2駆動回路112’を備えている。   As shown in FIGS. 1 and 2, the display element 110 includes a first light emitting element 111 and a second light emitting element 111 ′. As shown in FIG. 1, the first light emitting element 111 includes a current-driven first light emitting unit ELP and a first drive circuit 112 connected to the first light emitting unit ELP. The second light emitting element 111 'includes a current driven second light emitting unit ELP' and a second drive circuit 112 'connected to the second light emitting unit ELP'.

表示素子110は、第1発光素子111及び第2発光素子111’のいずれか一方の発光素子の発光部が正常に動作していないときに他方の発光素子を構成する発光部に流れる電流を増加させる電流増加手段113を備えている。電流増加手段113は、第1発光部ELPと第1駆動回路112との接続部の電圧、及び、第2発光部ELP’と第2駆動回路112’との接続部の電圧に基づいて動作する。電流増加手段113については、後ほど、詳しく説明する。   The display element 110 increases the current that flows through the light emitting part constituting the other light emitting element when the light emitting part of one of the first light emitting element 111 and the second light emitting element 111 ′ is not operating normally. Current increasing means 113 is provided. The current increasing means 113 operates based on the voltage at the connection between the first light emitting unit ELP and the first drive circuit 112 and the voltage at the connection between the second light emitting unit ELP ′ and the second drive circuit 112 ′. . The current increasing means 113 will be described in detail later.

実施例1においては、第1発光部ELP及び第2発光部ELP’は有機エレクトロルミネッセンス発光部から成る。図1において、符号CELは第1発光部ELPの容量を示し、符号CEL’は第2発光部ELP’の容量を示す。第m行、第n列目の表示素子110を構成する第1発光素子111と第2発光素子111’には、走査回路101の動作に基づき、第m番目の走査線SCLmから共通の走査信号が印加されると共に、信号出力回路102の動作に基づき、第n番目のデータ線DTLnから共通の映像信号VSigが印加される。 In Example 1, the first light emitting unit ELP and the second light emitting unit ELP ′ are composed of organic electroluminescent light emitting units. In FIG. 1, the symbol C EL indicates the capacitance of the first light emitting unit ELP, and the symbol C EL ′ indicates the capacitance of the second light emitting unit ELP ′. Based on the operation of the scanning circuit 101, the first light emitting element 111 and the second light emitting element 111 ′ constituting the display element 110 in the m-th row and the n-th column are scanned in common from the m-th scanning line SCL m. A signal is applied, and a common video signal V Sig is applied from the nth data line DTL n based on the operation of the signal output circuit 102.

第1駆動回路112は第1駆動トランジスタTRDを備えており、第1駆動トランジスタTRDにあっては、一方のソース/ドレイン領域には第1電圧VCCが印加され、他方のソース/ドレイン領域は第1発光部ELPの一端に接続されている。実施例1にあっては、第1駆動トランジスタTRDと後述する第2駆動トランジスタTRD’は、pチャネル型のトランジスタから構成されている。 The first drive circuit 112 includes a first drive transistor TR D. In the first drive transistor TR D , the first voltage V CC is applied to one source / drain region, and the other source / drain is provided. The region is connected to one end of the first light emitting unit ELP. In the first embodiment, the first drive transistor TR D and the second drive transistor TR D ′ described later are composed of p-channel transistors.

より具体的には、第1駆動トランジスタTRDの一方のソース/ドレイン領域は、第m番目の給電線PS1mに接続されている。給電線PS1mには、電源部100の動作に応じて、駆動電圧としての第1電圧VCC(例えば20ボルト)が印加される。第1駆動トランジスタTRDの一方のソース/ドレイン領域には、給電線PS1mを介して、第1電圧VCCが印加される。 More specifically, one source / drain region of the first drive transistor TR D is connected to the mth feeder line PS1 m . A first voltage V CC (for example, 20 volts) as a drive voltage is applied to the feeder line PS1 m according to the operation of the power supply unit 100. The first voltage V CC is applied to one source / drain region of the first drive transistor TR D via the feeder line PS1 m .

第2駆動回路112’は、第2駆動トランジスタTRD’を備えており、第2駆動トランジスタTRD’にあっては、一方のソース/ドレイン領域には前記第1電圧VCCが印加され、他方のソース/ドレイン領域は第2発光部ELP’の一端に接続されている。 The second driving circuit 112 ′ includes a second driving transistor TR D ′. In the second driving transistor TR D ′, the first voltage V CC is applied to one source / drain region, The other source / drain region is connected to one end of the second light emitting unit ELP ′.

より具体的には、第1駆動トランジスタTRDと同様に、第2駆動トランジスタTRD’の一方のソース/ドレイン領域も、第m番目の給電線PS1mに接続されている。第2駆動トランジスタTRD’の一方のソース/ドレイン領域にも、給電線PS1mを介して、第1電圧VCCが印加される。 More specifically, like the first drive transistor TR D , one source / drain region of the second drive transistor TR D ′ is also connected to the mth power supply line PS1 m . The first voltage V CC is also applied to one source / drain region of the second drive transistor TR D ′ via the feeder line PS1 m .

第1発光部ELPの他端と第2発光部ELP’の他端には、第2電圧VCatが印加される。より具体的には、第1発光部ELPの他端と第2発光部ELP’の他端は、第2電圧VCat(例えば0ボルト)が印加される給電線PS2に接続されている。 A second voltage V Cat is applied to the other end of the first light emitting unit ELP and the other end of the second light emitting unit ELP ′. More specifically, the other end of the first light emitting unit ELP and the other end of the second light emitting unit ELP ′ are connected to a power supply line PS2 to which a second voltage V Cat (for example, 0 volts) is applied.

第1駆動回路112と第2駆動回路112’について、更に、説明する。第1駆動回路112と第2駆動回路112’の少なくとも一方は、更に、書込みトランジスタを備えている。実施例1にあっては、第1駆動回路112は書込みトランジスタTRWを備えており、第2駆動回路112’は書込みトランジスタTRW’を備えている。また、第1駆動回路112と第2駆動回路112’のそれぞれは、第1駆動トランジスタTRDのゲート電極と第2駆動トランジスタTRD’のゲート電極の電位を保持するための容量部C1,C1’を備えている。実施例1にあっては、書込みトランジスタTRW,TRW’はnチャネル型トランジスタから構成されている。 The first drive circuit 112 and the second drive circuit 112 ′ will be further described. At least one of the first drive circuit 112 and the second drive circuit 112 ′ further includes a write transistor. In the first embodiment, the first drive circuit 112 includes a write transistor TR W , and the second drive circuit 112 ′ includes a write transistor TR W ′. In addition, each of the first drive circuit 112 and the second drive circuit 112 ′ has a capacitance section C 1 for holding the potentials of the gate electrode of the first drive transistor TR D and the gate electrode of the second drive transistor TR D ′. C 1 'is provided. In the first embodiment, the write transistors TR W and TR W ′ are composed of n-channel transistors.

書込みトランジスタTRWにあっては、一方のソース/ドレイン領域は、データ線DTLnに接続されており、他方のソース/ドレイン領域は、第1駆動トランジスタTRDのゲート電極に接続されており、ゲート電極は、走査線SCLmに接続されている。第1駆動トランジスタTRDのゲート電極と一方のソース/ドレイン領域の間には、容量部C1が接続されている。 In the write transistor TR W, one of the source / drain region is connected to the data line DTL n, the other source / drain region is connected to the gate electrode of the first driving transistor TR D, the gate electrode is connected to the scan line SCL m. A capacitor C 1 is connected between the gate electrode of the first drive transistor TR D and one of the source / drain regions.

書込みトランジスタTRW’にあっては、一方のソース/ドレイン領域は、データ線DTLnに接続されており、他方のソース/ドレイン領域は、第2駆動トランジスタTRD’のゲート電極に接続されており、ゲート電極は、走査線SCLmに接続されている。第2駆動トランジスタTRD’のゲート電極と一方のソース/ドレイン領域の間には、容量部C1’が接続されている。 In the write transistor TR W ′, one source / drain region is connected to the data line DTL n , and the other source / drain region is connected to the gate electrode of the second drive transistor TR D ′. cage, the gate electrode is connected to the scan line SCL m. A capacitor C 1 ′ is connected between the gate electrode of the second drive transistor TR D ′ and one of the source / drain regions.

書込みトランジスタTRW,TRW’においては、一方のソース/ドレイン領域にはデータ線DTLnを介して、信号出力回路102から共通の映像信号VSigが印加され、ゲート電極には、走査線SCLmを介して、走査回路101から共通の走査信号が印加される。後述するように、第1駆動トランジスタTRDのゲート電極と第2駆動トランジスタTRD’のゲート電極とは、後述する補助トランジスタ114のゲート電極と共に電気的に接続されている。第1駆動トランジスタTRDのゲート電極と第2トランジスタTRD’のゲート電極とは、書込みトランジスタTRW,TRW’の他方のソース/ドレイン領域に接続されている。 In the write transistors TR W and TR W ′, a common video signal V Sig is applied from the signal output circuit 102 to the one source / drain region via the data line DTL n , and the scanning electrode SCL is applied to the gate electrode. A common scanning signal is applied from the scanning circuit 101 via m . As will be described later, the gate electrode of the first driving transistor TR D and the gate electrode of the second driving transistor TR D ′ are electrically connected together with the gate electrode of the auxiliary transistor 114 described later. The gate electrode of the first drive transistor TR D and the gate electrode of the second transistor TR D ′ are connected to the other source / drain region of the write transistors TR W and TR W ′.

電流増加手段113について説明する。電流増加手段113は、
(a)補助トランジスタ114、並びに、
(b)第1スイッチング手段115、及び、第2スイッチング手段116、
から構成されている。
The current increasing means 113 will be described. The current increasing means 113 is
(A) auxiliary transistor 114, and
(B) first switching means 115 and second switching means 116;
It is composed of

補助トランジスタ114においては、
(a−1)ゲート電極は、第1駆動トランジスタTRDのゲート電極と、第2駆動トランジスタTRD’のゲート電極とに接続されており、
(a−2)一方のソース/ドレイン領域には、前記第1電圧VCCが印加され、
(a−3)他方のソース/ドレイン領域は、第1スイッチング手段115を介して第1発光部ELPと第1駆動トランジスタTRDとの接続部に接続されていると共に、第2スイッチング手段116を介して第2発光部ELP’と第2駆動トランジスタTRD’との接続部に接続されている。
In the auxiliary transistor 114,
(A-1) The gate electrode is connected to the gate electrode of the first drive transistor TR D and the gate electrode of the second drive transistor TR D ′,
(A-2) The first voltage V CC is applied to one source / drain region,
(A-3) The other source / drain region is connected to the connection portion between the first light emitting unit ELP and the first drive transistor TR D via the first switching unit 115 and the second switching unit 116 is connected to the other source / drain region. And is connected to a connection portion between the second light emitting unit ELP ′ and the second driving transistor TR D ′.

より具体的には、第1駆動トランジスタTRD等と同様に、補助トランジスタ114の一方のソース/ドレイン領域も、第m番目の給電線PS1mに接続されている。補助トランジスタ114の一方のソース/ドレイン領域にも、給電線PS1mを介して、第1電圧VCCが印加される。 More specifically, like the first drive transistor TR D and the like, one source / drain region of the auxiliary transistor 114 is also connected to the mth power supply line PS1 m . The first voltage V CC is also applied to one source / drain region of the auxiliary transistor 114 via the feeder line PS1 m .

第1スイッチング手段115は、第2発光部ELP’と第2駆動トランジスタTRD’との接続部の電圧に基づいて動作し、第2スイッチング手段116は、第1発光部ELPと第1駆動トランジスタTRDとの接続部の電圧に基づいて動作する。 The first switching unit 115 operates based on the voltage at the connection between the second light emitting unit ELP ′ and the second driving transistor TR D ′, and the second switching unit 116 includes the first light emitting unit ELP and the first driving transistor. It operates on the basis of a voltage at the connection of the TR D.

実施例1にあっては、第1スイッチング手段115と第2スイッチング手段116とは、それぞれ、同一導電型(実施例1にあっては、pチャネル型)のトランジスタから構成されている。以下、説明の便宜のため、第1スイッチング手段115を構成するトランジスタを単にトランジスタ115と表し、第2スイッチング手段116を構成するトランジスタを単にトランジスタ116と表す。   In the first embodiment, the first switching means 115 and the second switching means 116 are each composed of transistors of the same conductivity type (p channel type in the first embodiment). Hereinafter, for convenience of explanation, a transistor constituting the first switching means 115 is simply referred to as a transistor 115, and a transistor constituting the second switching means 116 is simply referred to as a transistor 116.

補助トランジスタ114の他方のソース/ドレイン領域には、トランジスタ115の一方のソース/ドレイン領域とトランジスタ116の一方のソース/ドレイン領域とが接続されている。トランジスタ115の他方のソース/ドレイン領域は、第1発光部ELPと第1駆動トランジスタTRDとの接続部に接続されている。トランジスタ116の他方のソース/ドレイン領域は、第2発光部ELP’と第2駆動トランジスタTRD’との接続部に接続されている。そして、トランジスタ115のゲート電極は、第2発光部ELP’と第2駆動トランジスタTRD’との接続部に接続されている。トランジスタ116のゲート電極は、第1発光部ELPと第1駆動トランジスタTRDとの接続部に接続されている。 One source / drain region of the transistor 115 and one source / drain region of the transistor 116 are connected to the other source / drain region of the auxiliary transistor 114. The other source / drain region of the transistor 115 is connected to the connection portion between the first light emitting section ELP and the first driving transistor TR D. The other source / drain region of the transistor 116 is connected to a connection portion between the second light emitting unit ELP ′ and the second drive transistor TR D ′. The gate electrode of the transistor 115 is connected to a connection portion between the second light emitting unit ELP ′ and the second drive transistor TR D ′. The gate electrode of the transistor 116 is connected to the connection portion between the first light emitting section ELP and the first driving transistor TR D.

図3を参照して、表示素子110の構造について説明する。実施例1にあっては、第1発光部ELPと第2発光部ELP’とは積層されている。第1発光部ELPと第2発光部ELP’は、共に所定の発光色を示す発光部である。   The structure of the display element 110 will be described with reference to FIG. In the first embodiment, the first light emitting unit ELP and the second light emitting unit ELP ′ are stacked. The first light emitting unit ELP and the second light emitting unit ELP ′ are both light emitting units that exhibit a predetermined light emission color.

より具体的には、第1発光部ELPは、
(D−1)下部電極51、
(D−2)下部電極51の上に設けられた、発光層を含む第1有機層54、及び、
(D−3)第1有機層54の上に設けられた、光透過性を有する中間電極55、
から構成されており、
第2発光部ELP’は、
(E−1)中間電極55、
(E−2)中間電極55の上に設けられた、発光層を含む第2有機層57、及び、
(E−3)第2有機層57の上に設けられた、上部電極58、
から構成されている。また、下部電極51及び上部電極58の少なくとも一方は光透過性を有している。実施例1の表示装置は上面発光型であり、上部電極58は光透過性を有している。
More specifically, the first light emitting unit ELP is:
(D-1) Lower electrode 51,
(D-2) a first organic layer 54 including a light emitting layer provided on the lower electrode 51, and
(D-3) a light transmissive intermediate electrode 55 provided on the first organic layer 54;
Consists of
The second light emitting unit ELP ′
(E-1) Intermediate electrode 55,
(E-2) a second organic layer 57 including a light emitting layer provided on the intermediate electrode 55, and
(E-3) An upper electrode 58 provided on the second organic layer 57,
It is composed of In addition, at least one of the lower electrode 51 and the upper electrode 58 is light transmissive. The display device of Example 1 is a top emission type, and the upper electrode 58 is light transmissive.

中間電極55は、第1発光部ELP及び第2発光部ELP’のアノード電極を構成し、あるいは又、中間電極55は、第1発光部ELP及び第2発光部ELP’のカソード電極を構成する。後で詳しく説明するが、実施例1においては、下部電極51は第1発光部ELPのアノード電極を構成し、上部電極58は第2発光部ELP’のアノード電極を構成し、中間電極55は、第1発光部ELP及び第2発光部ELP’のカソード電極を構成する。   The intermediate electrode 55 constitutes the anode electrode of the first light emitting part ELP and the second light emitting part ELP ′, or the intermediate electrode 55 constitutes the cathode electrode of the first light emitting part ELP and the second light emitting part ELP ′. . As will be described in detail later, in Example 1, the lower electrode 51 constitutes the anode electrode of the first light emitting part ELP, the upper electrode 58 constitutes the anode electrode of the second light emitting part ELP ′, and the intermediate electrode 55 is The cathode electrodes of the first light emitting unit ELP and the second light emitting unit ELP ′ are configured.

第1駆動回路112及び第2駆動回路112’を構成する各トランジスタや容量部C1,C1’、並びに、電流増加手段113を構成する各トランジスタは、支持体20上に形成されている。第1発光部ELP及び第2発光部ELP’は、例えば、層間絶縁層41を介して、各トランジスタや容量部C1,C1’の上方に形成されている。尚、図3においては、第1駆動回路112を構成する第1駆動トランジスタTRDや容量部C1が図示されている。他のトランジスタや容量部は隠れて見えない。 The transistors constituting the first drive circuit 112 and the second drive circuit 112 ′ and the capacitors C 1 and C 1 ′ and the transistors constituting the current increasing means 113 are formed on the support 20. For example, the first light emitting unit ELP and the second light emitting unit ELP ′ are formed above the transistors and the capacitor units C 1 and C 1 ′ with the interlayer insulating layer 41 interposed therebetween. In FIG. 3, the first drive transistor TR D and the capacitor unit C 1 constituting the first drive circuit 112 are shown. Other transistors and capacitors are hidden and cannot be seen.

第1駆動トランジスタTRDは、ゲート電極31、ゲート絶縁層32、半導体層33から構成されている。より具体的には、第1駆動トランジスタTRDは、半導体層33に設けられた一方のソース/ドレイン領域35及び他方のソース/ドレイン領域36、並びに、一方のソース/ドレイン領域35と他方のソース/ドレイン領域36の間の半導体層33の部分が該当するチャネル形成領域34を備えている。後述する図5の(B)を参照して後で詳しく説明するが、図示せぬ第2駆動トランジスタTRD’の構成も、基本的には上述したと同様の構成である。尚、導電型が異なる場合があるが、図示せぬ他のトランジスタも、基本的には同様の構成である。 The first drive transistor TR D includes a gate electrode 31, a gate insulating layer 32, and a semiconductor layer 33. More specifically, the first drive transistor TR D includes one source / drain region 35 and the other source / drain region 36 provided in the semiconductor layer 33, and one source / drain region 35 and the other source. The portion of the semiconductor layer 33 between the / drain regions 36 includes the corresponding channel forming region 34. Although described later in detail with reference to FIG. 5B described later, the configuration of the second drive transistor TR D ′ (not shown) is basically the same as described above. Although the conductivity types may be different, other transistors (not shown) basically have the same configuration.

容量部C1は、電極37、ゲート絶縁層32の延在部から構成された誘電体層、及び、配線39(より具体的には、電極37と対向する配線39の部分)から成る。後述する図5の(B)及び(C)を参照して後で詳しく説明するが、図示せぬ容量部C1’も、基本的には上述したと同様の構成である。配線39は駆動トランジスタTRDの一方のソース/ドレイン領域35に接続されている。配線39は給電線PS1に対応する。また、駆動トランジスタTRDの他方のソース/ドレイン領域36は電極38に接続されている。 The capacitor portion C 1 includes an electrode 37, a dielectric layer composed of the extending portion of the gate insulating layer 32, and a wiring 39 (more specifically, a portion of the wiring 39 facing the electrode 37). Although described in detail later with reference to FIGS. 5B and 5C described later, the capacitor C 1 ′ (not shown) basically has the same configuration as described above. The wiring 39 is connected to one source / drain region 35 of the driving transistor TR D. The wiring 39 corresponds to the feeder line PS1. The other source / drain region 36 of the drive transistor TR D is connected to the electrode 38.

参照番号38’は電極38に対応する電極であり、電極38’は、図示せぬ第2駆動トランジスタTRD’の他方のソース/ドレイン領域に接続されている。配線39は、上述したように駆動トランジスタTRDの一方のソース/ドレイン領域35に接続されているが、更に、図示せぬ第2駆動トランジスタTRD’の一方のソース/ドレイン領域にも接続されている。 Reference numeral 38 ′ is an electrode corresponding to the electrode 38, and the electrode 38 ′ is connected to the other source / drain region of the second drive transistor TR D ′ (not shown). The wiring 39 is connected to one source / drain region 35 of the drive transistor TR D as described above, but is further connected to one source / drain region of the second drive transistor TR D ′ (not shown). ing.

ゲート電極31、ゲート絶縁層32の一部、及び、容量部C1を構成する電極37は、支持体20上に形成されている。電極38,38’、配線39、及び、半導体層33は、ゲート絶縁層32(延在部から構成された誘電体層の部分を含む)の上に形成されている。第1駆動トランジスタTRD等の各種トランジスタ、容量部C1,C1’は、層間絶縁層41で覆われている。層間絶縁層41上に、第1発光部ELPが設けられており、更にその上側に、第2発光部ELP’が設けられている。また、給電線PS2に相当する配線53が、層間絶縁層41上に設けられている。発光部が設けられていない層間絶縁層41の部分の上には、第2層間絶縁層42が設けられている。発光部及び第2層間絶縁層42を含む全面には、絶縁性の保護膜43が設けられている。保護膜43の上には例えばガラスから成る基板60が配されているが、保護膜43と基板60とは、紫外線硬化型接着剤から成る接着層44によって接着されている。発光した光は、基板60を通過して、外部に出射される。第1発光部ELPのアノード電極を構成する下部電極51は、層間絶縁層41に設けられたコンタクトプラグ52を介して電極38に接続されている。第1発光部ELP及び第2発光部ELP’のカソード電極を構成する中間電極55は、第2層間絶縁層42に設けられたコンタクトプラグ56を介して、給電線PS2を構成する配線53に接続されている。第2発光部ELP’のアノード電極を構成する上部電極58は、第2層間絶縁層42及び層間絶縁層41に設けられたコンタクトプラグ59を介して、電極38’に接続されている。 The gate electrode 31, a part of the gate insulating layer 32, and the electrode 37 constituting the capacitor portion C 1 are formed on the support 20. The electrodes 38, 38 ′, the wiring 39, and the semiconductor layer 33 are formed on the gate insulating layer 32 (including a portion of the dielectric layer composed of the extending portion). Various transistors such as the first drive transistor TR D and the capacitors C 1 and C 1 ′ are covered with an interlayer insulating layer 41. A first light emitting unit ELP is provided on the interlayer insulating layer 41, and a second light emitting unit ELP ′ is provided on the upper side. A wiring 53 corresponding to the power supply line PS2 is provided on the interlayer insulating layer 41. A second interlayer insulating layer 42 is provided on the portion of the interlayer insulating layer 41 where the light emitting portion is not provided. An insulating protective film 43 is provided on the entire surface including the light emitting portion and the second interlayer insulating layer 42. A substrate 60 made of glass, for example, is disposed on the protective film 43. The protective film 43 and the substrate 60 are bonded to each other by an adhesive layer 44 made of an ultraviolet curable adhesive. The emitted light passes through the substrate 60 and is emitted to the outside. The lower electrode 51 constituting the anode electrode of the first light emitting unit ELP is connected to the electrode 38 through a contact plug 52 provided in the interlayer insulating layer 41. The intermediate electrode 55 constituting the cathode electrode of the first light emitting part ELP and the second light emitting part ELP ′ is connected to the wiring 53 constituting the feeder line PS2 through the contact plug 56 provided in the second interlayer insulating layer 42. Has been. The upper electrode 58 constituting the anode electrode of the second light emitting unit ELP ′ is connected to the electrode 38 ′ via a contact plug 59 provided in the second interlayer insulating layer 42 and the interlayer insulating layer 41.

図4の(A)は、表示装置を構成する第m行、第n列目の表示素子110において、表示素子110を構成する第1発光素子111と第2発光素子111’が正常に動作しているときの状態を模式的に示した図である。図4の(B)は、表示装置を構成する第m行、第n列目の表示素子110において、表示素子110を構成する第1発光素子111は正常に動作しているが、第2発光素子111’を構成する第2発光部ELP’が短絡不良を起こしているときの状態を模式的に示した図である。尚、便宜のため、図4の(A)及び(B)においては、発光部ELP,ELP’の容量の図示を省略した。   FIG. 4A shows that in the display element 110 in the m-th row and the n-th column constituting the display device, the first light-emitting element 111 and the second light-emitting element 111 ′ constituting the display element 110 operate normally. It is the figure which showed the state when it is during. In FIG. 4B, in the display element 110 in the m-th row and the n-th column constituting the display device, the first light-emitting element 111 constituting the display element 110 operates normally, but the second light emission It is the figure which showed typically the state when 2nd light emission part ELP 'which comprises element 111' has raise | generated the short circuit defect. For the sake of convenience, in FIGS. 4A and 4B, the capacitances of the light emitting portions ELP and ELP ′ are not shown.

図4の(A)及び(B)を参照して、実施例1の表示装置を構成する表示素子110の動作を説明する。説明の便宜のため、表示素子110にあっては、設計上、第1発光素子111と第2発光素子111’とは、略同様の電気的特性を備えているとする。即ち、設計上、第1発光部ELPの電気的特性と第2発光部ELP’の電気的特性は略同様であり、第1駆動トランジスタTRDの電気的特性と第2駆動トランジスタTRD’の電気的特性とは略同様である。書込みトランジスタTRWと書込みトランジスタTRW’、容量部C1と容量部C1’においても同様である。 With reference to FIGS. 4A and 4B, the operation of the display element 110 constituting the display device of Example 1 will be described. For the convenience of explanation, in the display element 110, it is assumed that the first light emitting element 111 and the second light emitting element 111 ′ have substantially the same electrical characteristics by design. That is, by design, the electrical characteristics of the first light emitting unit ELP and the electrical characteristics of the second light emitting unit ELP ′ are substantially the same, and the electrical characteristics of the first driving transistor TR D and the second driving transistor TR D ′. The electrical characteristics are substantially the same. The same applies to the write transistor TR W and the write transistor TR W ′, and the capacitor C 1 and the capacitor C 1 ′.

説明の便宜のため、電流増加手段113にあっては、補助トランジスタ114は、設計上、第1駆動トランジスタTRD及び第2駆動トランジスタTRD’と略同様の電気的特性を備えているとする。また、電流増加手段113を構成するトランジスタ115とトランジスタ116は、設計上、略同様の電気的特性を備えているとする。 For convenience of explanation, in the current increasing means 113, the auxiliary transistor 114 is designed to have substantially the same electrical characteristics as the first drive transistor TR D and the second drive transistor TR D ′ by design. . Further, it is assumed that the transistor 115 and the transistor 116 constituting the current increasing unit 113 have substantially the same electrical characteristics in design.

図4の(A)を参照して、第1発光素子111と第2発光素子111’が正常に動作しているときの動作を説明する。   With reference to FIG. 4A, the operation when the first light emitting element 111 and the second light emitting element 111 'are operating normally will be described.

走査線SCLmからの信号によりオン状態とされた書込みトランジスタTRW,TRW’を介して、信号出力回路102から所定の映像信号VSigが第1駆動トランジスタTRDのゲート電極と第2駆動トランジスタTRD’のゲート電極に印加される。その後、書込みトランジスタTRW,TRW’がオフ状態となっても、容量部C1,C1’により、第1駆動トランジスタTRDのゲート電極とソース領域の間の電圧、及び、第2駆動トランジスタTRD'のゲート電極とソース領域の間の電圧は、映像信号VSigに応じて或る所定の電圧に保持される。 A predetermined video signal V Sig is supplied from the signal output circuit 102 to the gate electrode of the first drive transistor TR D and the second drive through the write transistors TR W and TR W ′ which are turned on by a signal from the scanning line SCL m. Applied to the gate electrode of the transistor TR D '. Thereafter, even if the write transistors TR W and TR W ′ are turned off, the voltage between the gate electrode and the source region of the first drive transistor TR D and the second drive are generated by the capacitors C 1 and C 1 ′. The voltage between the gate electrode and the source region of the transistor TR D ′ is held at a predetermined voltage according to the video signal V Sig .

第1駆動トランジスタTRDを介して第1発光部ELPに流れる電流は、第1駆動トランジスタTRDのソース領域からドレイン領域へと流れるドレイン電流Idsである。第1駆動トランジスタTRDが飽和領域において理想的に動作するとすれば、ドレイン電流Idsは、以下の式(1)で表すことができる。 Current flowing through the first light emitting section ELP through the first driving transistor TR D is the drain current I ds flowing from the source region of the first driving transistor TR D to the drain region. If the first drive transistor TR D ideally operates in the saturation region, the drain current I ds can be expressed by the following equation (1).

ds=k・μ・(Vgs−Vth2 (1)
但し、
μ :実効的な移動度
L :チャネル長
W :チャネル幅
gs:第1駆動トランジスタTRDのソース領域とゲート電極との間の電圧
th:第1駆動トランジスタTRDの閾値電圧
ox:(ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)
k≡(1/2)・(W/L)・Cox
とする。尚、第2駆動トランジスタTRD’の電気的特性は第1駆動トランジスタTRDの電気的特性と同様であり、上述した式(1)や各種パラメータの値は第2駆動トランジスタTRD’においても同様であるとする。
I ds = k · μ · (V gs −V th ) 2 (1)
However,
mu: effective mobility L: channel length W: channel width V gs: voltage V th between the source region and the gate electrode of the first driving transistor TR D: threshold voltage C ox of the first driving transistor TR D: (Relative permittivity of gate insulating layer) x (dielectric constant of vacuum) / (thickness of gate insulating layer)
k≡ (1/2) ・ (W / L) ・ C ox
And The electrical characteristics of the second drive transistor TR D ′ are the same as the electrical characteristics of the first drive transistor TR D , and the values of the above equation (1) and various parameters are also applied to the second drive transistor TR D ′. The same is assumed.

第2駆動トランジスタTRD’を介して第2発光部ELP’を流れる電流も、第2駆動トランジスタTRD’のソース領域からドレイン領域へと流れるドレイン電流Ids’である。第2駆動トランジスタTRD’のソース領域とゲート電極との間の電圧は、第1駆動トランジスタTRDのソース領域とゲート電極との間の電圧と同様であるから、Ids’=Idsである。 The current flowing through the second light emitting unit ELP ′ via the second drive transistor TR D ′ is also the drain current I ds ′ flowing from the source region to the drain region of the second drive transistor TR D ′. Since the voltage between the source region and the gate electrode of the second drive transistor TR D ′ is similar to the voltage between the source region and the gate electrode of the first drive transistor TR D , I ds ′ = I ds is there.

図4の(A)に示す状態においては、第1発光部ELPと第1駆動トランジスタTRDとの接続部の電圧と、第2発光部ELP’と第2駆動トランジスタTRD’との接続部の電圧とは、同様の電圧である。トランジスタ115は、ゲート電極に印加される第2発光部ELP’と第2駆動トランジスタTRD’との接続部の電圧に基づいて動作し、トランジスタ116は、ゲート電極に印加される第1発光部ELPと第1駆動トランジスタTRDとの接続部の電圧に基づいて動作する。 In the state shown in FIG. 4A, the voltage at the connecting portion between the first light emitting portion ELP and the first driving transistor TR D and the connecting portion between the second light emitting portion ELP ′ and the second driving transistor TR D ′. Is a similar voltage. The transistor 115 operates based on the voltage at the connection between the second light emitting unit ELP ′ applied to the gate electrode and the second driving transistor TR D ′, and the transistor 116 operates as the first light emitting unit applied to the gate electrode. It operates based on ELP and a voltage at the connection of the first driving transistor TR D.

即ち、トランジスタ115,116の一方のソース/ドレイン領域は、オン状態の補助トランジスタ114を介して電圧VCCが印加される給電線PS1mに接続された状態にある。第1発光部ELP及び第2発光部ELP’の閾値電圧等の特性にもよるが、基本的には、トランジスタ115,116の他方のソース/ドレイン領域及びゲート電極には、トランジスタ115,116の一方のソース/ドレイン領域に印加される電圧よりも低い電圧が印加された状態にある。トランジスタ115とトランジスタ116はオン状態にあり、そのオン抵抗の値は同様である。 That is, one of the source / drain regions of the transistors 115 and 116 is connected to the power supply line PS1 m to which the voltage V CC is applied via the auxiliary transistor 114 in the on state. Although depending on characteristics such as the threshold voltage of the first light emitting unit ELP and the second light emitting unit ELP ′, basically, the other source / drain region and the gate electrode of the transistors 115 and 116 are connected to the transistors 115 and 116. A voltage lower than the voltage applied to one of the source / drain regions is applied. The transistor 115 and the transistor 116 are in an on state, and their on resistance values are the same.

また、補助トランジスタ114のソース領域とゲート電極との間の電圧も、第1駆動トランジスタTRDのソース領域とゲート電極との間の電圧と同様である。補助トランジスタ114は飽和領域において理想的に動作し、且つ、トランジスタ115とトランジスタ116によって電流値の制限を受けないとすれば、補助トランジスタ114に流れるドレイン電流Iad=Idsである。そして、補助トランジスタ114に流れるドレイン電流Iadは、トランジスタ115とトランジスタ116によって分流される。トランジスタ115に流れる電流Iad_Aとトランジスタ116に流れる電流Iad_Bは、共にIad/2であり、更には、共にIds/2である。 The voltage between the source region and the gate electrode of the auxiliary transistor 114 is also similar to the voltage between the source region and the gate electrode of the first driving transistor TR D. If the auxiliary transistor 114 operates ideally in the saturation region, and the current value is not limited by the transistor 115 and the transistor 116, the drain current I ad flowing through the auxiliary transistor 114 is equal to I ds . The drain current I ad flowing through the auxiliary transistor 114 is shunted by the transistor 115 and the transistor 116. Current I AD_B flowing in the current I AD_A the transistor 116 flowing through the transistor 115 are both a I ad / 2, further, are both I ds / 2.

第1発光部ELPには、電流Idsに加えて電流Iad_Aが流れ、第2発光部ELP’には、電流Ids’に加えて電流Iad_Bが流れる。そして、上述したように、Ids’=Idsであり、Iad_A=Iad_B=Ids/2である。従って、第1発光部ELPと第2発光部ELP’には、それぞれ、1.5×Idsに相当する電流が流れる。第1発光部ELPと第2発光部ELP’とは、共に、1.5×Idsに相当する電流の値に応じた輝度で発光する。 The first light emitting section ELP, the current I AD_A flows in addition to the current I ds, ', the current I ds' second light emitting section ELP current flows I AD_B in addition to. As described above, I ds ′ = I ds , and I ad_A = I ad_B = I ds / 2. Accordingly, a current corresponding to 1.5 × Ids flows through the first light emitting unit ELP and the second light emitting unit ELP ′. Both the first light emitting unit ELP and the second light emitting unit ELP ′ emit light at a luminance corresponding to a current value corresponding to 1.5 × Ids .

次いで、図4の(B)を参照して、一方の発光部が正常に動作していない場合の動作を説明する。より具体的には、第2発光部ELP’が短絡不良を起こしているときの動作について説明する。尚、図4の(B)においては、第2駆動トランジスタTRD’に流れるドレイン電流の表示を省略した。 Next, with reference to FIG. 4B, an operation when one of the light emitting units is not operating normally will be described. More specifically, an operation when the second light emitting unit ELP ′ is short-circuited will be described. In FIG. 4B, the drain current flowing through the second drive transistor TR D ′ is not shown.

図4の(B)に示すように、第2発光部ELP’が短絡不良を起こしている状態は、模式的には、第2発光部ELP’の両端が短絡抵抗RSrtで接続されているとして表すことができる。ここで、RSrtが充分小さいとすれば、第2発光部ELP’と第2駆動トランジスタTRD’の接続部の電圧は、略VCat(=0ボルト)である。この状態においては、図4の(A)に示す状態よりも、トランジスタ115のゲート電極の電圧は低下する。一方、トランジスタ116のゲート電極の電圧は、基本的にそれほど大きく変化することはない。 As shown in FIG. 4B, in a state where the second light emitting unit ELP ′ has a short circuit failure, both ends of the second light emitting unit ELP ′ are typically connected by a short circuit resistance R Srt . Can be expressed as Here, if R Srt is sufficiently small, the voltage at the connection between the second light emitting unit ELP ′ and the second drive transistor TR D ′ is approximately V Cat (= 0 volts). In this state, the voltage of the gate electrode of the transistor 115 is lower than that in the state illustrated in FIG. On the other hand, the voltage of the gate electrode of the transistor 116 basically does not change so much.

従って、トランジスタ115のオン抵抗の値は、トランジスタ116のオン抵抗の値よりも小さくなる。そして、トランジスタ115に流れる電流Iad_Aとトランジスタ116に流れる電流Iad_Bとの関係は、Iad_A>Iad_Bとなる。これにより、正常に動作する他方の発光素子111はより高い輝度で発光するように動作する。トランジスタ115,116の閾値電圧の設定等にもよるが、例えば図4の(B)において電流の大部分がトランジスタ115を流れるとすれば、第1発光部ELPは略2×Idsに相当する電流の値に応じた輝度で発光する。 Accordingly, the on-resistance value of the transistor 115 is smaller than the on-resistance value of the transistor 116. The relationship between the current I ad_A flowing through the transistor 115 and the current I ad_B flowing through the transistor 116 is I ad_A > I ad_B . Thus, the other light emitting element 111 that operates normally operates to emit light with higher luminance. Depending on the setting of the threshold voltage of the transistor 115 and 116, but for example, the majority of the current in FIG. 4 (B) if through transistor 115, the first light emitting section ELP corresponds to approximately 2 × I ds Light is emitted at a luminance corresponding to the current value.

以上説明したように、実施例1にあっては、表示装置の周辺回路の構成を複雑にすることなく、一方の発光部が短絡不良を起こして正常に動作しない場合に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる。一方の発光部が開放不良を起こして正常に動作しない場合においても、レーザリペア等の技術を用いてこの発光部を短絡させることにより、同様に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる。   As described above, in the first embodiment, without complicating the configuration of the peripheral circuit of the display device, when one of the light emitting units does not operate normally due to a short circuit failure, the other operates normally. The light emitting element can be made to emit light with higher brightness than originally intended. Even in the case where one light emitting part causes an open failure and does not operate normally, by short-circuiting this light emitting part using a technique such as laser repair, the other light emitting element that operates normally can be made to be Light can be emitted so as to have high luminance.

また、補助トランジスタ114のサイズを、トランジスタTRD,TRD’のN0倍とすることで、ドレイン電流Iad=N0×Idsとして、補助トランジスタ114に流れる電流量を適切に調整することもできる。値N0は、表示素子の設計に応じて適宜設定すればよい。後述する他の実施例においても同様である。 In addition, by setting the size of the auxiliary transistor 114 to N 0 times that of the transistors TR D and TR D ′, the amount of current flowing through the auxiliary transistor 114 can be appropriately adjusted as the drain current I ad = N 0 × I ds. You can also. The value N 0 may be set as appropriate according to the design of the display element. The same applies to other embodiments described later.

また、実施例1にあっては、所定の発光色を示す第1発光部ELPと、第1発光部ELPの上側に設けられた、該所定の発光色を示す第2発光部ELP’を備えている。これにより、一部の発光部が動作不良により非発光状態になったとしても、表示素子における発光領域の一部が欠けたように視認されることがない。従って、一部の発光部が動作不良により非発光状態となっても、発光領域の一部が欠けたように視認されることもない。   Further, the first embodiment includes a first light emitting unit ELP that exhibits a predetermined light emitting color, and a second light emitting unit ELP ′ that is provided above the first light emitting unit ELP and exhibits the predetermined light emitting color. ing. As a result, even if a part of the light-emitting portions is in a non-light-emitting state due to a malfunction, the light-emitting area in the display element is not visually recognized as being missing. Therefore, even if a part of the light emitting portions is in a non-light emitting state due to a malfunction, the light emitting region is not visually recognized as being partly missing.

実施例1の表示装置及び表示素子110の製造方法の概要を、以下、図5の(A)乃至(C)、図6の(A)及び(B)、図7の(A)及び(B)、図8の(A)及び(B)、図9の(A)及び(B)、並びに、図10の(A)及び(B)を参照して説明する。   The outline of the manufacturing method of the display device and the display element 110 of Example 1 is described below with reference to FIGS. 5A to 5C, FIGS. 6A and 6B, and FIGS. 7A and 7B. ), (A) and (B) in FIG. 8, (A) and (B) in FIG. 9, and (A) and (B) in FIG.

[工程−100](図5の(A)及び(B)参照)
支持体20上に、副画素を構成する表示素子110毎に、第1駆動回路112、第2駆動回路112’、電流増加手段113を構成するTFTを周知の方法で作製する。尚、図5の(A)においては、図3と同様に、駆動トランジスタTRDのみを図示する。他のトランジスタは隠れて見えない。
[Step-100] (See FIGS. 5A and 5B)
On the support 20, the TFTs constituting the first drive circuit 112, the second drive circuit 112 ′, and the current increasing means 113 are manufactured by a well-known method for each display element 110 constituting the subpixel. 5A shows only the drive transistor TR D as in FIG. Other transistors are hidden from view.

図5の(B)は、第2駆動トランジスタTRD’を構成するTFTを示す。他のトランジスタは隠れて見えない。尚、以下の説明において参照する図面のうち、図5の(B)のみが場所を異にした支持体20等の模式的な一部端面図である。第2駆動トランジスタTRD’の構成は、第1駆動トランジスタTRDの構成と同様であるので説明を省略する。尚、図5の(B)においては、区別のため、第2駆動トランジスタTRD’の構成要素の参照番号にはダッシュを付して表した。尚、第1駆動トランジスタTRDのゲート電極31と、第2駆動トランジスタTRD’のゲート電極31’とは接続されているが、接続部は隠れて見えない。 FIG. 5B shows a TFT constituting the second drive transistor TR D ′. Other transistors are hidden from view. Of the drawings referred to in the following description, only FIG. 5B is a schematic partial end view of the support 20 and the like at different locations. Since the configuration of the second drive transistor TR D ′ is the same as the configuration of the first drive transistor TR D , description thereof is omitted. In FIG. 5B, the reference numerals of the constituent elements of the second drive transistor TR D ′ are shown with a dash for distinction. Although the gate electrode 31 of the first drive transistor TR D and the gate electrode 31 ′ of the second drive transistor TR D ′ are connected, the connection portion is hidden and cannot be seen.

また、図5の(A)及び(B)に示すように、容量部C1を構成する電極37と、容量部C1’を構成する電極37’とを、支持体20上に形成した。電極37,37’を、ゲート電極31,31’の形成プロセスにおいて同時に形成したが、これに限るものではない。尚、図示した例にあっては、TFTをボトムゲート型としたが、トップゲート型であってもよい。 Further, as shown in (A) and (B) in FIG. 5, the electrode 37 constituting the capacitor portion C 1, and a 'electrode 37 constituting the' capacitance section C 1, was formed on the support 20. The electrodes 37 and 37 ′ are formed at the same time in the formation process of the gate electrodes 31 and 31 ′, but the present invention is not limited to this. In the illustrated example, the TFT is a bottom gate type, but may be a top gate type.

[工程−110](図5の(C)参照)
次いで、全面に、導電材料層を形成した後、フォトリソグラフィ技術及びエッチング技術に基づき、電極38,38’、及び、配線39を形成する。配線39における電極37と対向する部分が、容量部C1の他方の電極に相当する。
[Step-110] (see FIG. 5C)
Next, after a conductive material layer is formed on the entire surface, electrodes 38 and 38 'and wirings 39 are formed based on a photolithography technique and an etching technique. A portion of the wiring 39 that faces the electrode 37 corresponds to the other electrode of the capacitor C 1 .

尚、電極38’と第2駆動トランジスタTRD’のソース/ドレイン領域36’との接続部は隠れて見えない。また、配線39は第1駆動トランジスタTRDのソース/ドレイン領域35の他、第2駆動トランジスタTRD’のソース/ドレイン領域35’にも接続されているが、この接続部も隠れて見えない。図示されてはいないが、配線39における電極37’と対向する部分が、容量部C1’の他方の電極に相当する。 Note that the connection between the electrode 38 'and the source / drain region 36' of the second drive transistor TR D 'is hidden and cannot be seen. Further, the wiring 39 is connected to the source / drain region 35 ′ of the second drive transistor TR D ′ in addition to the source / drain region 35 of the first drive transistor TR D , but this connection portion is also hidden and cannot be seen. . Although not shown, the portion of the wiring 39 that faces the electrode 37 ′ corresponds to the other electrode of the capacitor C 1 ′.

[工程−120](図6の(A)及び(B)参照)
その後、支持体20上に、TFT、電極38,38’、及び、配線39を覆うように、SiO2から成る層間絶縁層41をCVD法にて成膜する。次いで、フォトリソグラフィ技術及びエッチング技術に基づき、層間絶縁層41に、底部に電極38の上面が露出した開口部52’を形成する。また、併せて、底部に電極38’の上面が露出するように、後述する開口部59’に相当する層間絶縁層41の部分を除去する。尚、層間絶縁層41を、ポリイミド樹脂等から成る有機絶縁層から構成してもよいし、SiO2等の無機絶縁層とポリイミド樹脂等の有機絶縁層の積層構造として構成してもよい。
[Step-120] (see (A) and (B) of FIG. 6)
Thereafter, an interlayer insulating layer 41 made of SiO 2 is formed on the support 20 by a CVD method so as to cover the TFT, the electrodes 38, 38 ′, and the wiring 39. Next, an opening 52 ′ in which the upper surface of the electrode 38 is exposed at the bottom is formed in the interlayer insulating layer 41 based on the photolithography technique and the etching technique. At the same time, the portion of the interlayer insulating layer 41 corresponding to an opening 59 ′ described later is removed so that the upper surface of the electrode 38 ′ is exposed at the bottom. The interlayer insulating layer 41 may be formed of an organic insulating layer made of polyimide resin or the like, or may be formed of a laminated structure of an inorganic insulating layer such as SiO 2 and an organic insulating layer such as polyimide resin.

その後、層間絶縁層41上に、真空蒸着法とエッチング法との組合せに基づき、アルミニウムから成る下部電極51を形成し、併せて、配線53を形成する。尚、下部電極51は、開口部52’内に設けられたコンタクトプラグ52を介して、電極38に電気的に接続されている。   Thereafter, a lower electrode 51 made of aluminum is formed on the interlayer insulating layer 41 based on a combination of a vacuum deposition method and an etching method, and a wiring 53 is also formed. The lower electrode 51 is electrically connected to the electrode 38 through a contact plug 52 provided in the opening 52 '.

[工程−130](図7の(A)参照)
次いで、全面に、第2層間絶縁層42を形成する。具体的には、スピンコーティング法に基づき、厚さ1μmのポリイミド樹脂から成る第2層間絶縁層42を形成する。尚、第2層間絶縁層42を、SiO2等の無機絶縁層から構成してもよい。
[Step-130] (see FIG. 7A)
Next, a second interlayer insulating layer 42 is formed on the entire surface. Specifically, the second interlayer insulating layer 42 made of polyimide resin having a thickness of 1 μm is formed based on a spin coating method. The second interlayer insulating layer 42 may be composed of an inorganic insulating layer such as SiO 2 .

[工程−140](図7の(B)及び図8の(A)参照)
その後、第1有機層54を形成する。先ず、底部に下部電極51が露出した開口部54’をエッチング法に基づき形成する。尚、開口部54’を囲む第2層間絶縁層42の部分は、なだらかな斜面を構成していることが好ましい。併せて、底部に配線53が露出した開口部56’と、底部に電極38’が露出した開口部59’を形成する。
[Step-140] (see FIG. 7B and FIG. 8A)
Thereafter, the first organic layer 54 is formed. First, an opening 54 ′ in which the lower electrode 51 is exposed at the bottom is formed based on an etching method. Note that the portion of the second interlayer insulating layer 42 surrounding the opening 54 'preferably forms a gentle slope. At the same time, an opening 56 ′ where the wiring 53 is exposed at the bottom and an opening 59 ′ where the electrode 38 ′ is exposed at the bottom are formed.

そして、開口部54’の底部に露出した下部電極51の部分の上から、開口部54’を取り囲む第2層間絶縁層42の部分に亙り、第1有機層54を形成する。尚、第1有機層54は、例えば、有機材料から成る正孔輸送層、電子輸送層を兼ねた発光層が順次積層されている。尚、便宜のため、図においては、第1有機層54を1層として表した。他の実施例において参照する図面においても同様である。   Then, the first organic layer 54 is formed over the portion of the second interlayer insulating layer 42 surrounding the opening 54 ′ from the portion of the lower electrode 51 exposed at the bottom of the opening 54 ′. The first organic layer 54 includes, for example, a hole transport layer made of an organic material and a light emitting layer that also serves as an electron transport layer, which are sequentially stacked. For convenience, the first organic layer 54 is shown as one layer in the figure. The same applies to the drawings referred to in other embodiments.

具体的には、下部電極51の表面の有機付着物の除去、正孔注入性の向上のために、プラズマ処理を行う。導入するガスとして、酸素ガス、窒素ガス、アルゴンガスを挙げることができるが、実施例1にあっては、具体的には、処理パワー100W、処理時間180秒の酸素プラズマ処理を行う。第2層間絶縁層42の表面は、酸素プラズマ処理によって化学的に活性な状態となる。   Specifically, plasma treatment is performed in order to remove organic deposits on the surface of the lower electrode 51 and improve hole injection properties. Examples of the gas to be introduced include oxygen gas, nitrogen gas, and argon gas. In Example 1, specifically, an oxygen plasma treatment with a treatment power of 100 W and a treatment time of 180 seconds is performed. The surface of the second interlayer insulating layer 42 becomes chemically active by the oxygen plasma treatment.

次いで、第2層間絶縁層42の上方に各副画素を構成する第1有機層54を形成するためのメタルマスク(図示せず)を配置した状態で、抵抗加熱に基づき、有機材料を真空蒸着する。有機材料は、メタルマスクに設けられた開口を通過し、副画素を構成する開口部54’の底部に露出した下部電極51の部分の上から、開口部54’を取り囲む第2層間絶縁層42の部分に亙り堆積する。   Next, an organic material is vacuum-deposited on the basis of resistance heating in a state where a metal mask (not shown) for forming the first organic layer 54 constituting each subpixel is disposed above the second interlayer insulating layer 42. To do. The organic material passes through the opening provided in the metal mask, and from above the portion of the lower electrode 51 exposed at the bottom of the opening 54 ′ constituting the subpixel, the second interlayer insulating layer 42 surrounding the opening 54 ′. It accumulates over the part.

緑色発光副画素を構成する表示素子110における第1有機層54にあっては、正孔注入層として、例えば、m−MTDATA[4,4',4"-tris(3-methylphenylphenylamino)triphenylamine]を25nmの膜厚で蒸着させる。次に、正孔輸送層として、例えば、α−NPD[4,4-bis(N-1-naphthyl-N-phenylamino)biphenyl]を30nmの膜厚で蒸着する。次いで、電子輸送層を兼ねる発光層として、例えば、Alq3[tris(8-quinolinolato)aluminum(III)]を50nmの膜厚で蒸着する。これらの層は、同一の真空蒸着装置内で連続して蒸着する。   In the first organic layer 54 in the display element 110 constituting the green light emitting subpixel, for example, m-MTDATA [4,4 ′, 4 ”-tris (3-methylphenylphenylamino) triphenylamine] is used as the hole injection layer. Next, as a hole transport layer, for example, α-NPD [4,4-bis (N-1-naphthyl-N-phenylamino) biphenyl] is deposited to a thickness of 30 nm as a hole transport layer. Next, for example, Alq3 [tris (8-quinolinolato) aluminum (III)] is vapor-deposited with a film thickness of 50 nm as a light-emitting layer that also serves as an electron transport layer, and these layers are continuously formed in the same vacuum vapor deposition apparatus. Evaporate.

また、青色発光副画素を構成する表示素子110における第1有機層54にあっては、正孔注入層として、例えば、m−MTDATAを18nmの膜厚で蒸着する。次いで、正孔輸送層として、例えば、α−NPDを30nmの膜厚で蒸着する。更に、正孔ブロック層を兼ねる発光層として、例えば、バソクプロイン[Bathocuproine:2,9-dimethyl-4,7-diphenyl-1,10phenanthroline]を14nmの膜厚で蒸着した後、発光層として、例えば、Alq3を例えば30nmの膜厚で蒸着する。これらの層は、同一の真空蒸着装置内で連続して蒸着する。   Further, in the first organic layer 54 in the display element 110 constituting the blue light emitting subpixel, for example, m-MTDATA is vapor-deposited with a film thickness of 18 nm as a hole injection layer. Next, for example, α-NPD is deposited in a thickness of 30 nm as the hole transport layer. Further, as a light emitting layer that also serves as a hole blocking layer, for example, after vapor deposition of bathocuproine [2,9-dimethyl-4,7-diphenyl-1,10phenanthroline] with a film thickness of 14 nm, Alq3 is deposited with a film thickness of 30 nm, for example. These layers are successively deposited in the same vacuum deposition apparatus.

更には、赤色発光副画素を構成する表示素子110における第1有機層54にあっては、正孔注入層として、例えば、m−MTDATAを55nmの膜厚で蒸着する。次いで、正孔輸送層として、例えば、α−NPDを30nmの膜厚で蒸着する。更には、発光層として、例えば、BSB−BCN[2,5-bis{4-(N-methoxyphenyl-N-phenylamino)styryl}benzene-1,4-dicarbonitrile]を蒸着した後、電子輸送層として、例えば、Alq3を30nmの膜厚で蒸着する。これらの層は、同一の真空蒸着装置内で連続して蒸着する。   Further, in the first organic layer 54 in the display element 110 constituting the red light emitting subpixel, for example, m-MTDATA is deposited with a film thickness of 55 nm as a hole injection layer. Next, for example, α-NPD is deposited in a thickness of 30 nm as the hole transport layer. Furthermore, as a light emitting layer, for example, after depositing BSB-BCN [2,5-bis {4- (N-methoxyphenyl-N-phenylamino) styryl} benzene-1,4-dicarbonitrile], as an electron transporting layer, For example, Alq3 is deposited with a film thickness of 30 nm. These layers are successively deposited in the same vacuum deposition apparatus.

[工程−150](図8の(B)参照)
その後、中間電極55を形成する。第2層間絶縁層42の上方に中間電極55を形成するためのメタルマスク(図示せず)を配置した状態で、第1有機層54に対して影響を及ぼすことのない程度に成膜粒子のエネルギーが小さい成膜方法である真空蒸着法に基づき、中間電極55の形成を行う。第1有機層54の形成と同一の真空蒸着装置内において連続して中間電極55の形成を行うことで、大気中の水分や酸素による第1有機層54等の劣化を防止することができる。例えば、Mg−Ag(体積比10:1)の共蒸着膜を成膜することで、中間電極55を得ることができる。中間電極55は、コンタクトプラグ56を介して配線53と電気的に接続されている。
[Step-150] (see FIG. 8B)
Thereafter, the intermediate electrode 55 is formed. In a state where a metal mask (not shown) for forming the intermediate electrode 55 is disposed above the second interlayer insulating layer 42, the deposited particles are not affected to the extent that the first organic layer 54 is not affected. The intermediate electrode 55 is formed based on a vacuum vapor deposition method that is a film forming method with low energy. By continuously forming the intermediate electrode 55 in the same vacuum deposition apparatus as the formation of the first organic layer 54, the deterioration of the first organic layer 54 and the like due to moisture and oxygen in the atmosphere can be prevented. For example, the intermediate electrode 55 can be obtained by forming a co-deposited film of Mg—Ag (volume ratio 10: 1). The intermediate electrode 55 is electrically connected to the wiring 53 via the contact plug 56.

[工程−160](図9の(A)参照)
その後、第2有機層57を形成する。具体的には、中間電極55を概ね覆うように第2有機層57を形成するためのメタルマスク(図示せず)を中間電極55の上方に配置した状態で、抵抗加熱に基づき、有機材料を真空蒸着する。有機材料は、メタルマスクに設けられた開口を通過し、中間電極55上に堆積する。尚、後述する上部電極58と中間電極55とが直接接触しないように、第2有機層57は、開口部59’付近の中間電極55の縁を覆うように、第2層間絶縁層42上に亙り、形成されている。
[Step-160] (see FIG. 9A)
Thereafter, the second organic layer 57 is formed. Specifically, an organic material is formed on the basis of resistance heating in a state where a metal mask (not shown) for forming the second organic layer 57 so as to substantially cover the intermediate electrode 55 is disposed above the intermediate electrode 55. Vacuum deposition. The organic material passes through the opening provided in the metal mask and is deposited on the intermediate electrode 55. The second organic layer 57 is formed on the second interlayer insulating layer 42 so as to cover the edge of the intermediate electrode 55 in the vicinity of the opening 59 ′ so that the upper electrode 58 and the intermediate electrode 55 described later are not in direct contact with each other. It is struck and formed.

表示素子110における第2有機層57の形成方法は、積層の順序を逆にする他は、第1有機層54において説明したと同様である。例えば、緑色発光副画素を構成する表示素子110における第2有機層57にあっては、電子輸送層を兼ねる発光層として、例えば、Alq3を50nmの膜厚で蒸着する。次に、正孔輸送層として、例えば、α−NPDを30nmの膜厚で蒸着した後、正孔注入層として、例えば、m−MTDATAを25nmの膜厚で蒸着させる。これらの層は、同一の真空蒸着装置内で連続して蒸着する。尚、便宜のため、図においては、第2有機層57を1層として表した。他の実施例において参照する図面においても同様である。青色発光副画素を構成する表示素子110における第2有機層57、赤色発光副画素を構成する表示素子110における第2有機層57の形成方法も、積層の順序を逆にする他は、第1有機層54において説明したと同様であるので、説明を省略する。   The method for forming the second organic layer 57 in the display element 110 is the same as that described for the first organic layer 54 except that the order of stacking is reversed. For example, in the second organic layer 57 in the display element 110 constituting the green light emitting subpixel, for example, Alq3 is vapor-deposited with a film thickness of 50 nm as a light emitting layer that also serves as an electron transport layer. Next, as a hole transport layer, for example, α-NPD is deposited with a thickness of 30 nm, and then as a hole injection layer, for example, m-MTDATA is deposited with a thickness of 25 nm. These layers are successively deposited in the same vacuum deposition apparatus. For convenience, the second organic layer 57 is shown as one layer in the figure. The same applies to the drawings referred to in other embodiments. The method of forming the second organic layer 57 in the display element 110 constituting the blue light emitting subpixel and the second organic layer 57 in the display element 110 constituting the red light emitting subpixel is also the same as that of the first embodiment except that the order of stacking is reversed. Since it is the same as that described in the organic layer 54, the description is omitted.

[工程−170](図9の(B)参照)
次いで、副画素を構成する表示素子110毎に、第2有機層57の上方に上部電極58を形成するためのメタルマスク(図示せず)を配置した状態で、第2有機層57に対して影響を及ぼすことのない程度に成膜粒子のエネルギーが小さい成膜方法である真空蒸着法に基づき、副画素を構成する表示素子110毎に上部電極58の形成を行う。第2有機層57を大気に暴露することなく、第2有機層57の形成と同一の真空蒸着装置内において連続して上部電極58の形成を行うことで、大気中の水分や酸素による第2有機層57等の劣化を防止することができる。具体的には、ITOの蒸着膜を成膜することで、上部電極58を得ることができる。上部電極は、コンタクトプラグ59を介して、電極38’と電気的に接続されている。
[Step-170] (see FIG. 9B)
Next, with respect to the second organic layer 57 in a state where a metal mask (not shown) for forming the upper electrode 58 is disposed above the second organic layer 57 for each display element 110 constituting the subpixel. The upper electrode 58 is formed for each display element 110 constituting the sub-pixel based on a vacuum deposition method, which is a film-forming method in which the energy of film-forming particles is small enough to have no influence. By continuously forming the upper electrode 58 in the same vacuum deposition apparatus as the formation of the second organic layer 57 without exposing the second organic layer 57 to the atmosphere, the second organic layer 57 is formed by the moisture and oxygen in the atmosphere. Deterioration of the organic layer 57 and the like can be prevented. Specifically, the upper electrode 58 can be obtained by forming a deposited film of ITO. The upper electrode is electrically connected to the electrode 38 ′ via the contact plug 59.

[工程−180](図10の(A)参照)
次いで、全面に、窒化シリコン(Si1-xx)から成る絶縁性の保護膜43をCVD法に基づき形成する。保護膜43の形成は、上部電極58を大気に暴露することなく、連続して行うことで、大気中の水分や酸素による第2有機層57等の劣化を防止することができる。また、有機材料から成る保護膜を真空蒸着法に基づき形成してもよい。
[Step-180] (see FIG. 10A)
Next, an insulating protective film 43 made of silicon nitride (Si 1-x N x ) is formed on the entire surface based on the CVD method. By forming the protective film 43 continuously without exposing the upper electrode 58 to the atmosphere, it is possible to prevent deterioration of the second organic layer 57 and the like due to moisture and oxygen in the atmosphere. Moreover, you may form the protective film which consists of organic materials based on a vacuum evaporation method.

[工程−190](図10の(B)参照)
その後、保護膜43と基板60とを、紫外線硬化型接着剤から成る接着層44によって接着する。最後に、外部回路との接続を行うことで、表示装置を完成させることができる。尚、保護膜43上に透明基板を配置し、外周部を接着剤等で封止した状態で、表示領域を覆う空間に充填剤を充填した構成としてもよい。あるいは、該空間内に窒素ガス等の不活性ガスを封入するとともに、該空間に連通する領域に乾燥剤を封入した構成としてもよい。後述する他の実施例においても同様である。
[Step-190] (see FIG. 10B)
Thereafter, the protective film 43 and the substrate 60 are bonded by an adhesive layer 44 made of an ultraviolet curable adhesive. Finally, the display device can be completed by connecting to an external circuit. In addition, it is good also as a structure which filled the space which covers a display area | region in the state which has arrange | positioned the transparent substrate on the protective film 43, and sealed the outer peripheral part with the adhesive agent etc. Alternatively, an inert gas such as nitrogen gas may be sealed in the space, and a desiccant may be sealed in a region communicating with the space. The same applies to other embodiments described later.

実施例2は実施例1の変形である。実施例2も、本発明の表示素子、及び、本発明の表示装置に関する。実施例2の表示装置を構成する第m行、第n列目の表示素子210の等価回路図を図11に示す。実施例2においては、一方の発光部が開放不良を起こして正常に動作しない場合に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる。   The second embodiment is a modification of the first embodiment. Example 2 also relates to the display element of the present invention and the display device of the present invention. FIG. 11 shows an equivalent circuit diagram of the display element 210 in the m-th row and the n-th column constituting the display device according to the second embodiment. In the second embodiment, when one light-emitting unit does not operate normally due to an open failure, the other light-emitting element that operates normally can emit light so as to have a higher luminance than originally intended.

図11に示すように、実施例2の表示素子210も、電流増加手段213を備えている。実施例1においては、電流増加手段113を構成する第1スイッチング手段115と第2スイッチング手段116が、pチャネル型トランジスタから構成されている。これに対し、実施例2においては、電流増加手段213を構成する第1スイッチング手段215と第2スイッチング手段216が、nチャネル型トランジスタから構成されている。上述した点が相違する他、実施例2の表示素子210の構成は、実施例1の表示素子110において説明したと同様である。図11に示す補助トランジスタ214は、実施例1において説明した補助トランジスタ114と同様の構成であるので説明を省略する。   As shown in FIG. 11, the display element 210 according to the second embodiment also includes a current increasing unit 213. In the first embodiment, the first switching means 115 and the second switching means 116 constituting the current increasing means 113 are composed of p-channel transistors. On the other hand, in the second embodiment, the first switching means 215 and the second switching means 216 constituting the current increasing means 213 are composed of n-channel transistors. In addition to the differences described above, the configuration of the display element 210 of the second embodiment is the same as that described in the display element 110 of the first embodiment. Since the auxiliary transistor 214 shown in FIG. 11 has the same configuration as the auxiliary transistor 114 described in the first embodiment, description thereof is omitted.

上述したように、図11に示す第1発光素子211及び第1駆動回路212の構成は、実施例1において説明した第1発光素子111及び第1駆動回路112と同様である。同様に、図11に示す第2発光素子211’及び第2駆動回路212’の構成は、実施例1において説明した第2発光素子111’及び第2駆動回路112’と同様である。これらについての説明は省略する。   As described above, the configurations of the first light emitting element 211 and the first drive circuit 212 shown in FIG. 11 are the same as those of the first light emitting element 111 and the first drive circuit 112 described in the first embodiment. Similarly, the configurations of the second light emitting element 211 ′ and the second drive circuit 212 ′ shown in FIG. 11 are the same as those of the second light emitting element 111 ′ and the second drive circuit 112 ′ described in the first embodiment. Description of these will be omitted.

表示素子210を備えた実施例2の表示装置の概念図は、実施例1において参照した図2において、表示素子110を表示素子210と、第1発光素子111を第1発光素子211と、第2発光素子111’を第2発光素子211’と、電流増加手段113を電流増加手段213と置き換えたと同様である。実施例2の表示装置の概念図は省略する。また、実施例2の表示装置の模式的な一部断面図も、実施例1において参照した図3において、上述したように参照番号を置き換えたと同様である。実施例2の表示装置の模式的な一部断面図は省略する。   The conceptual diagram of the display device of Example 2 including the display element 210 is the same as that of FIG. 2 referred to in Example 1, in which the display element 110 is the display element 210, the first light emitting element 111 is the first light emitting element 211, The second light emitting element 111 ′ is replaced with the second light emitting element 211 ′, and the current increasing means 113 is replaced with the current increasing means 213. A conceptual diagram of the display device of Example 2 is omitted. The schematic partial cross-sectional view of the display device according to the second embodiment is the same as that shown in FIG. 3 referred to in the first embodiment except that the reference numerals are replaced as described above. A schematic partial cross-sectional view of the display device of Example 2 is omitted.

図12の(A)は、表示装置を構成する第m行、第n列目の表示素子210において、表示素子210を構成する第1発光素子211と第2発光素子211’が正常に動作しているときの状態を模式的に示した図である。図12の(B)は、表示装置を構成する第m行、第n列目の表示素子210において、表示素子210を構成する第1発光素子211は正常に動作しているが、第2発光素子211’を構成する第2発光部ELP’が開放不良を起こしているときの状態を模式的に示した図である。尚、便宜のため、図12の(A)及び(B)においては、発光部ELP,ELP’の容量の図示を省略した。   FIG. 12A shows that in the display element 210 in the m-th row and the n-th column constituting the display device, the first light-emitting element 211 and the second light-emitting element 211 ′ constituting the display element 210 operate normally. It is the figure which showed the state when it is during. FIG. 12B shows the display element 210 in the m-th row and the n-th column that constitutes the display device, but the first light-emitting element 211 that constitutes the display element 210 is operating normally, but the second light emission. It is the figure which showed typically the state when 2nd light emission part ELP 'which comprises element 211' has raise | generated the open defect. For convenience, in FIG. 12A and FIG. 12B, illustration of the capacities of the light emitting portions ELP and ELP ′ is omitted.

図12の(A)及び(B)を参照して、実施例2の表示装置を構成する表示素子210の動作を説明する。説明の便宜のため、実施例1と同様に、電流増加手段213を構成するトランジスタ215とトランジスタ216は、設計上、略同様の電気的特性を備えているとする。   With reference to FIGS. 12A and 12B, the operation of the display element 210 constituting the display device of Example 2 will be described. For convenience of explanation, it is assumed that the transistor 215 and the transistor 216 constituting the current increasing unit 213 have substantially the same electrical characteristics in design as in the first embodiment.

図12の(A)を参照して、第1発光素子211と第2発光素子211’が正常に動作しているときの動作を説明する。   With reference to FIG. 12A, an operation when the first light emitting element 211 and the second light emitting element 211 'are operating normally will be described.

実施例1において説明したように、走査線SCLmからの信号によりオン状態とされた書込みトランジスタTRW,TRW’を介して、信号出力回路102から所定の映像信号VSigが第1駆動トランジスタTRDのゲート電極と第2駆動トランジスタTRD’のゲート電極に印加される。その後、書込みトランジスタTRW,TRW’がオフ状態となっても、容量部C1,C1’により、第1駆動トランジスタTRDのゲート電極とソース領域の間の電圧、及び、第2駆動トランジスタTRD'のゲート電極とソース領域の間の電圧は、映像信号VSigに応じて或る所定の電圧に保持される。 As described in the first embodiment, the predetermined video signal V Sig is supplied from the signal output circuit 102 to the first drive transistor via the write transistors TR W and TR W ′ which are turned on by the signal from the scanning line SCL m. It is applied to the gate electrode of the gate electrode and the second driving transistor TR D 'of the TR D. Thereafter, even if the write transistors TR W and TR W ′ are turned off, the voltage between the gate electrode and the source region of the first drive transistor TR D and the second drive are generated by the capacitors C 1 and C 1 ′. The voltage between the gate electrode and the source region of the transistor TR D ′ is held at a predetermined voltage according to the video signal V Sig .

また、実施例1において説明したように、第1駆動トランジスタTRDを介して第1発光部ELPに流れる電流は、第1駆動トランジスタTRDのドレイン領域からソース領域へと流れるドレイン電流Idsである。第1駆動トランジスタTRDが飽和領域において理想的に動作するとすれば、ドレイン電流Idsは、上述した式(1)で表すことができる。第2駆動トランジスタTRD’のソース領域とゲート電極との間の電圧は、第1駆動トランジスタTRDのソース領域とゲート電極との間の電圧と同様であるから、Ids’=Idsである。 Further, as described in Example 1, the current flowing through the first light emitting section ELP through the first driving transistor TR D is the drain current I ds from the drain region of the first driving transistor TR D flows into the source region is there. If the first drive transistor TR D ideally operates in the saturation region, the drain current I ds can be expressed by the above-described equation (1). Since the voltage between the source region and the gate electrode of the second drive transistor TR D ′ is similar to the voltage between the source region and the gate electrode of the first drive transistor TR D , I ds ′ = I ds is there.

実施例1において説明したように、補助トランジスタ214は飽和領域において理想的に動作し、且つ、トランジスタ215とトランジスタ216によって電流値の制限を受けないとすれば、補助トランジスタ214に流れるドレイン電流Iad=Idsである。 As described in the first embodiment, the auxiliary transistor 214 operates ideally in the saturation region, and if the current value is not limited by the transistors 215 and 216, the drain current I ad flowing through the auxiliary transistor 214 = I ds .

しかしながら、実施例2においては、トランジスタ215とトランジスタ216はnチャネル型トランジスタから成る。トランジスタ215,216の一方のソース/ドレイン領域は、オン状態の補助トランジスタ214を介して電圧VCCが印加される給電線PS1mに接続された状態にあり、基本的には、トランジスタ215,216の他方のソース/ドレイン領域及びゲート電極には、トランジスタ215,216の一方のソース/ドレイン領域に印加される電圧よりも低い電圧が印加された状態にある。従って、トランジスタ215とトランジスタ216はオフ状態にあり、そのオフ抵抗の値は同様である。補助トランジスタ214には、リーク電流程度に値が制限された電流Iadが流れる。トランジスタ215に流れる電流Iad_Aとトランジスタ216に流れる電流Iad_Bは、共にIad/2である。 However, in the second embodiment, the transistors 215 and 216 are n-channel transistors. One source / drain region of the transistors 215 and 216 is in a state of being connected to the power supply line PS1 m to which the voltage V CC is applied via the auxiliary transistor 214 in the on state. Basically, the transistors 215 and 216 are connected. A voltage lower than the voltage applied to one of the source / drain regions of the transistors 215 and 216 is applied to the other source / drain region and the gate electrode. Accordingly, the transistor 215 and the transistor 216 are in an off state, and the values of the off resistance are the same. A current I ad whose value is limited to a leakage current flows through the auxiliary transistor 214. Current I AD_B flowing in the current I AD_A the transistor 216 flowing through the transistor 215 are both I ad / 2.

第1発光部ELPには、電流Idsに加えて電流Iad_Aが流れ、第2発光部ELP’には、電流Ids’に加えて電流Iad_Bが流れる。図12の(A)に示す電流Iadの値が充分小さいとすれば、第1発光部ELPと第2発光部ELP’には、それぞれ、Idsに相当する電流が流れる。第1発光部ELPと第2発光部ELP’とは、共に、Idsに相当する電流の値に応じた輝度で発光する。 The first light emitting section ELP, the current I AD_A flows in addition to the current I ds, ', the current I ds' second light emitting section ELP current flows I AD_B in addition to. If the value of the current I ad shown in FIG. 12A is sufficiently small, currents corresponding to I ds flow in the first light emitting unit ELP and the second light emitting unit ELP ′, respectively. Both the first light emitting unit ELP and the second light emitting unit ELP ′ emit light at a luminance corresponding to a current value corresponding to I ds .

次いで、図12の(B)を参照して、一方の発光部が正常に動作していない場合の動作を説明する。より具体的には、第2発光部ELP’が開放不良を起こしているときの動作について説明する。尚、図12の(B)においては、第2駆動トランジスタTRD’に流れるドレイン電流の表示を省略した。 Next, with reference to FIG. 12B, an operation when one of the light emitting units is not operating normally will be described. More specifically, the operation when the second light emitting unit ELP ′ has an open defect will be described. In FIG. 12B, the drain current flowing through the second drive transistor TR D ′ is not shown.

図12の(B)に示すように、第2発光部ELP’が開放不良を起こしている状態は、模式的には、第2発光部ELP’が開放抵抗ROpnと直列に接続されているとして表すことができる。ここで、ROpnが充分大きいとすれば、第2発光部ELP’と第2駆動トランジスタTRD’の接続部の電圧は、略VCC(=20ボルト)である。この状態においては、図12の(B)に示す状態よりも、トランジスタ215のゲート電極の電圧は上昇する。一方、トランジスタ216のゲート電極の電圧は、基本的にそれほど大きく変化することはない。 As shown in FIG. 12B, the state in which the second light emitting unit ELP ′ is defective in opening is typically connected in series with the open resistance R Opn . Can be expressed as Here, if R Opn is sufficiently large, the voltage at the connection between the second light emitting unit ELP ′ and the second drive transistor TR D ′ is approximately V CC (= 20 volts). In this state, the voltage of the gate electrode of the transistor 215 is higher than that in the state illustrated in FIG. On the other hand, the voltage of the gate electrode of the transistor 216 basically does not change so much.

従って、トランジスタ215はオン状態となる。補助トランジスタ214を流れる電流の値がトランジスタ215とトランジスタ216によって制限を受けないとすれば、補助トランジスタ214に流れるドレイン電流Iad=Idsであり、その大部分は、トランジスタ215を介して流れる。これにより、正常に動作する他方の発光素子211はより高い輝度で発光するように動作する。トランジスタ215,216の閾値電圧の設定等にもよるが、例えば図12の(B)において電流の大部分がトランジスタ215を流れるとすれば、第1発光部ELPは略2×Idsに相当する電流の値に応じた輝度で発光する。 Accordingly, the transistor 215 is turned on. If the value of the current flowing through the auxiliary transistor 214 is not limited by the transistors 215 and 216, the drain current I ad = I ds flowing through the auxiliary transistor 214, most of which flows through the transistor 215. Thereby, the other light emitting element 211 that operates normally operates to emit light with higher luminance. Although depending on the threshold voltage setting of the transistors 215 and 216, etc., for example, in FIG. 12B, if most of the current flows through the transistor 215, the first light emitting unit ELP corresponds to approximately 2 × Ids . Light is emitted at a luminance corresponding to the current value.

以上説明したように、実施例2にあっては、表示装置の周辺回路の構成を複雑にすることなく、一方の発光部が開放不良を起こして正常に動作しない場合に、正常に動作する他方の発光素子を本来よりも高い輝度となるように発光させることができる。尚、第1発光部ELP及び第2発光部ELP’のいずれか一方が短絡状態にあり、レーザリペア等の周知の技術により短絡状態にある発光部と駆動回路とを切り離した場合においても、上述したように動作する。   As described above, in the second embodiment, without complicating the configuration of the peripheral circuit of the display device, when one light emitting unit does not operate normally due to an open failure, the other operates normally. The light emitting element can be made to emit light with higher brightness than originally intended. Even when one of the first light emitting unit ELP and the second light emitting unit ELP ′ is in a short-circuited state and the light-emitting unit in a short-circuited state and the drive circuit are separated by a known technique such as laser repair, the above-mentioned Works as it did.

また、実施例2においても、一部の発光部が動作不良により非発光状態になったとしても、表示素子における発光領域の一部が欠けたように視認されることがない。従って、一部の発光部が動作不良により非発光状態となっても、発光領域の一部が欠けたように視認されることもない。   In Example 2, even if some of the light emitting portions are in a non-light emitting state due to malfunction, the light emitting region in the display element is not visually recognized as being missing. Therefore, even if a part of the light emitting portions is in a non-light emitting state due to a malfunction, the light emitting region is not visually recognized as being partly missing.

実施例3も実施例1の変形である。実施例3も、本発明の表示素子、及び、本発明の表示装置に関する。実施例3の表示素子は、実施例1の表示素子に対し、電流増加手段が第3スイッチング手段を備えている点が主に相違する。   The third embodiment is also a modification of the first embodiment. Example 3 also relates to the display element of the present invention and the display device of the present invention. The display element of Example 3 is mainly different from the display element of Example 1 in that the current increasing means includes third switching means.

実施例3の表示装置を構成する第m行、第n列目の表示素子310の等価回路図を図13に示す。表示素子310を備えた実施例3の表示装置の概念図を図14に示す。   FIG. 13 shows an equivalent circuit diagram of the display element 310 in the m-th row and the n-th column constituting the display device according to the third embodiment. FIG. 14 shows a conceptual diagram of the display device of Example 3 including the display element 310.

図13に示すように、実施例3の表示素子310も、電流増加手段313を備えている。図13に示す補助トランジスタ314の構成は、実施例1において説明した補助トランジスタ114の構成と同様である。また、第1スイッチング手段315と第2スイッチング手段316の構成は、実施例1において説明した第1スイッチング手段115と第2スイッチング手段116の構成と同様である。これらについての説明は省略する。   As shown in FIG. 13, the display element 310 according to the third embodiment also includes a current increasing unit 313. The configuration of the auxiliary transistor 314 illustrated in FIG. 13 is the same as the configuration of the auxiliary transistor 114 described in the first embodiment. The configurations of the first switching means 315 and the second switching means 316 are the same as the configurations of the first switching means 115 and the second switching means 116 described in the first embodiment. Description of these will be omitted.

実施例1において図1を参照して説明したが、実施例1の表示素子110にあっては、電流増加手段113を構成する補助トランジスタ114の一方のソース/ドレイン領域は、直接給電線PS1mに接続されている。これに対し、実施例3においては、電流増加手段313は、更に、第3スイッチング手段317を備えている。第3スイッチング手段317は、補助トランジスタ314の一方のソース/ドレイン領域と、第1電圧VCCが印加される給電線PS1mとの間に接続されている。 As described with reference to FIG. 1 in the first embodiment, in the display element 110 of the first embodiment, one source / drain region of the auxiliary transistor 114 constituting the current increasing means 113 is directly connected to the feed line PS1 m. It is connected to the. On the other hand, in the third embodiment, the current increasing unit 313 further includes a third switching unit 317. The third switching means 317 is connected between one source / drain region of the auxiliary transistor 314 and the power supply line PS1 m to which the first voltage V CC is applied.

即ち、実施例3の表示素子310にあっては、第3スイッチング手段317の一端は、補助トランジスタ314の一方のソース/ドレイン領域に接続されており、前記第1電圧VCCは、第3スイッチング手段317を介して補助トランジスタ314の一方のソース/ドレイン領域に印加される。尚、実施例3にあっては、第3スイッチング手段317は、書込みトランジスタTRW,TRW’と同様に、nチャネル型トランジスタから構成されている。以下、説明の便宜のため、第3スイッチング手段317を構成するトランジスタを単にトランジスタ317と表す。トランジスタ317のゲート電極は、第2走査回路300に接続された制御線CLmに接続されている。上述した点が相違する他、実施例3の表示素子310の構成は、実施例1の表示素子110において説明したと同様である。 That is, in the display element 310 according to the third embodiment, one end of the third switching unit 317 is connected to one source / drain region of the auxiliary transistor 314, and the first voltage V CC is the third switching. Applied to one source / drain region of the auxiliary transistor 314 via the means 317. In the third embodiment, the third switching means 317 is composed of an n-channel transistor, like the write transistors TR W and TR W ′. Hereinafter, for convenience of description, a transistor constituting the third switching unit 317 is simply referred to as a transistor 317. A gate electrode of the transistor 317 is connected to a control line CL m connected to the second scanning circuit 300. In addition to the differences described above, the configuration of the display element 310 of the third embodiment is the same as that described in the display element 110 of the first embodiment.

上述したように、図13に示す第1発光素子311及び第1駆動回路312の構成は、実施例1において説明した第1発光素子111及び第1駆動回路112と同様である。同様に、図13に示す第2発光素子311’及び第2駆動回路312’の構成は、実施例1において説明した第2発光素子111’及び第2駆動回路112’と同様である。これらについての説明は省略する。   As described above, the configurations of the first light emitting element 311 and the first drive circuit 312 shown in FIG. 13 are the same as those of the first light emitting element 111 and the first drive circuit 112 described in the first embodiment. Similarly, the configurations of the second light emitting element 311 'and the second drive circuit 312' shown in FIG. 13 are the same as those of the second light emitting element 111 'and the second drive circuit 112' described in the first embodiment. Description of these will be omitted.

断面図において電流増加手段313や制御線CLm等が隠れているとすれば、実施例3の表示装置の模式的な一部断面図も、実施例1において参照した図3と同様である。即ち、図3において、表示素子110を表示素子310と、第1発光素子111を第1発光素子311と、第2発光素子111’を第2発光素子311’と、電流増加手段113を電流増加手段313と置き換えたと同様である。実施例3の表示装置の模式的な一部断面図は省略する。 If current increasing means 313 and the control line CL m and the like are hidden in the sectional view, schematic partial cross-sectional view of a display device of Example 3 is also similar to FIG. 3 referred to in Example 1. That is, in FIG. 3, the display element 110 is the display element 310, the first light emitting element 111 is the first light emitting element 311, the second light emitting element 111 ′ is the second light emitting element 311 ′, and the current increasing means 113 is the current increasing means. This is the same as replacing the means 313. A schematic partial cross-sectional view of the display device of Example 3 is omitted.

実施例1において説明した式(1)に示すように、第1駆動トランジスタTRDを流れるドレイン電流は、第1駆動トランジスタTRDにおけるソース領域とゲート電極との間の電圧Vgsの値、及び、閾値電圧Vthの値により定まる。第2駆動トランジスタTRD’においても同様である。従って、ソース領域とゲート電極との間の電圧Vgsの値が同じであっても、トランジスタTRD等の閾値電圧Vthがばらつくと、表示素子の輝度もばらつく。これにより、表示装置に表示される画像の輝度の均一性が悪化する。そして、トランジスタTRD等をTFTから構成した場合には、或る程度閾値電圧がばらつくことは避け難い。 As shown in equation (1) described in Example 1, the drain current flowing through the first driving transistor TR D, the value of the voltage V gs between the source region and the gate electrode of the first driving transistor TR D, and , Determined by the value of the threshold voltage V th . The same applies to the second drive transistor TR D ′. Therefore, even if the value of the voltage V gs between the source region and the gate electrode is the same, if the threshold voltage V th of the transistor TR D and the like varies, the luminance of the display element also varies. Thereby, the uniformity of the brightness | luminance of the image displayed on a display apparatus deteriorates. When the transistor TR D or the like is composed of TFTs, it is difficult to avoid that the threshold voltage varies to some extent.

このため、トランジスタの閾値電圧のばらつきがドレイン電流に影響を与えないように表示素子を駆動するための駆動方法が、種々提案されている。このような表示素子の駆動方法にあっては、例えばトランジスタTRD,TRD’の一方のソース/ドレイン領域に、第1電圧VCCの値とは異なる値の初期化電圧等を印加する工程が必要となる。しかしながら、このような工程を行うにあたり、初期化電圧等が補助トランジスタ314に印加されたままであると、動作に不都合を生ずる場合がある。 For this reason, various driving methods for driving the display element so that variations in the threshold voltage of the transistor do not affect the drain current have been proposed. In such a display element driving method, for example, a step of applying an initialization voltage or the like having a value different from the value of the first voltage V CC to one source / drain region of the transistors TR D and TR D ′. Is required. However, in performing such a process, if the initialization voltage or the like is still applied to the auxiliary transistor 314, the operation may be inconvenient.

実施例3においては、第3スイッチング手段を構成するトランジスタ317は、補助トランジスタ314の一方のソース/ドレイン領域と、第1電圧VCCが印加される給電線PS1mとの間に接続されている。従って、例えば、給電線PS1mに上述した初期化電圧等が印加されているときには、第2走査回路300からの信号を制御線CLmを介してトランジスタ317のゲート電極に印加し、トランジスタ317をオフ状態とする。一方、給電線PS1mに第1電圧VCCが印加されているときには、トランジスタ317をオン状態とする。これにより、特に不都合を生ずることなく、トランジスタの閾値電圧Vthのばらつきがドレイン電流に影響を与えないように表示素子を駆動することができる。どのようなタイミングで第3スイッチング手段317を制御するかは、表示素子及び表示装置の仕様や駆動方法に応じて、適宜設定すればよい。 In the third embodiment, the transistor 317 constituting the third switching means is connected between one source / drain region of the auxiliary transistor 314 and the power supply line PS1 m to which the first voltage V CC is applied. . Therefore, for example, when the above-described initialization voltage or the like is applied to the power supply line PS1 m , the signal from the second scanning circuit 300 is applied to the gate electrode of the transistor 317 via the control line CL m , and the transistor 317 is Turn off. On the other hand, when the first voltage V CC is applied to the feeder line PS1 m , the transistor 317 is turned on. Accordingly, the display element can be driven without causing any particular inconvenience so that the variation in the threshold voltage V th of the transistor does not affect the drain current. The timing at which the third switching means 317 is controlled may be appropriately set according to the specifications of the display element and the display device and the driving method.

実施例4も実施例1の変形である。実施例4も、本発明の表示素子、及び、本発明の表示装置に関する。実施例4の表示素子は、実施例1の表示素子に対し、第1発光部ELPと第2発光部ELP’の積層構造が異なる他、実施例1の表示素子と同様である。   The fourth embodiment is also a modification of the first embodiment. Example 4 also relates to the display element of the present invention and the display device of the present invention. The display element according to the fourth embodiment is the same as the display element according to the first embodiment except that the stacked structure of the first light emitting unit ELP and the second light emitting unit ELP ′ is different from the display element according to the first embodiment.

図15は、実施例4の表示装置の模式的な一部断面図である。実施例4の表示装置を構成する第m行、第n列目の表示素子410の等価回路図は、実施例1において参照した図1において、表示素子110を表示素子410と、第1発光素子111を第1発光素子411と、第2発光素子111’を第2発光素子411’と、第1駆動回路112を第1駆動回路412と、第2駆動回路112’を第2駆動回路412’と、電流増加手段113を電流増加手段413と置き換えたと同様である。実施例4の表示素子410の等価回路図は省略する。また、実施例4の表示装置の概念図も、上述したように参照番号を置き換えたと同様である。実施例4の表示装置の概念図も省略する。   FIG. 15 is a schematic partial cross-sectional view of the display device according to the fourth embodiment. The equivalent circuit diagram of the display element 410 in the m-th row and the n-th column constituting the display device of Example 4 is the same as FIG. 1 referred to in Example 1, except that the display element 110 is the display element 410 and the first light emitting element. 111, the first light emitting element 411, the second light emitting element 111 ′, the second light emitting element 411 ′, the first drive circuit 112, the first drive circuit 412, and the second drive circuit 112 ′, the second drive circuit 412 ′. This is the same as replacing the current increasing means 113 with the current increasing means 413. An equivalent circuit diagram of the display element 410 of Example 4 is omitted. Further, the conceptual diagram of the display device according to the fourth embodiment is the same as that in which the reference numbers are replaced as described above. The conceptual diagram of the display device of Example 4 is also omitted.

第1駆動回路412と第2駆動回路412’の構成は、実施例1において説明した第1駆動回路112と第2駆動回路112’の構成と同様である。電流増加手段413の構成は、実施例1において説明した電流増加手段113の構成と同様である。これらについての説明は省略する。また、表示装置410の動作も、実施例1において説明した表示素子110の動作と同様であるので、説明を省略する。   The configurations of the first drive circuit 412 and the second drive circuit 412 'are the same as the configurations of the first drive circuit 112 and the second drive circuit 112' described in the first embodiment. The configuration of the current increasing unit 413 is the same as the configuration of the current increasing unit 113 described in the first embodiment. Description of these will be omitted. Further, the operation of the display device 410 is the same as the operation of the display element 110 described in the first embodiment, and thus the description thereof is omitted.

後述するように、実施例4の表示素子410を構成する第1中間電極は、実施例1において説明した中間電極55と同様の構成である。説明の便宜のため、実施例4においては、第1中間電極についても参照番号55を付して説明する。   As will be described later, the first intermediate electrode constituting the display element 410 of Example 4 has the same configuration as the intermediate electrode 55 described in Example 1. For convenience of explanation, in the fourth embodiment, the first intermediate electrode is also described with reference numeral 55.

図15に示すように、第1発光部ELPは、
(D−1)下部電極51、
(D−2)下部電極51の上に設けられた、発光層を含む第1有機層54、及び、
(D−3)第1有機層54の上に設けられた、光透過性を有する第1中間電極55、
から構成されており、
第2発光部ELP’は、
(E−1)該第1中間電極55の上に、光透過性を有する絶縁層445を介して設けられた、光透過性を有する第2中間電極455、
(E−2)第2中間電極455の上に設けられた、発光層を含む第2有機層457、及び、
(E−3)上部電極458、
から構成されている。また、下部電極51及び上部電極458の少なくとも一方は光透過性を有している。実施例4の表示装置も上面発光型であり、上部電極458は光透過性を有している。
As shown in FIG. 15, the first light emitting unit ELP
(D-1) Lower electrode 51,
(D-2) a first organic layer 54 including a light emitting layer provided on the lower electrode 51, and
(D-3) a first intermediate electrode 55 having optical transparency provided on the first organic layer 54;
Consists of
The second light emitting unit ELP ′
(E-1) A second intermediate electrode 455 having light transmittance, which is provided on the first intermediate electrode 55 via an insulating layer 445 having light transmittance.
(E-2) a second organic layer 457 including a light emitting layer provided on the second intermediate electrode 455, and
(E-3) Upper electrode 458,
It is composed of In addition, at least one of the lower electrode 51 and the upper electrode 458 has light transmittance. The display device of Example 4 is also a top emission type, and the upper electrode 458 is light transmissive.

第1駆動回路412及び第2駆動回路412’を構成する各トランジスタや容量部C1,C1’、並びに、電流増加手段413を構成する各トランジスタは、支持体20上に形成されている。第1発光部ELP及び第2発光部ELP’は、例えば、層間絶縁層41を介して、各トランジスタや容量部C1,C1’の上方に形成されている。尚、図15においては、第1駆動回路412を構成する第1駆動トランジスタTRDや容量部C1が図示されている。他のトランジスタや容量部は隠れて見えない。 The transistors constituting the first drive circuit 412 and the second drive circuit 412 ′, the capacitors C 1 and C 1 ′, and the transistors constituting the current increasing means 413 are formed on the support 20. For example, the first light emitting unit ELP and the second light emitting unit ELP ′ are formed above the transistors and the capacitor units C 1 and C 1 ′ with the interlayer insulating layer 41 interposed therebetween. In FIG. 15, the first drive transistor TR D and the capacitor unit C 1 constituting the first drive circuit 412 are shown. Other transistors and capacitors are hidden and cannot be seen.

実施例4にあっては、下部電極51と第1中間電極55は、それぞれ、第1発光部ELPのアノード電極とカソード電極を構成し、且つ、第2中間電極455と上部電極458は、それぞれ、第2発光部ELP’のアノード電極とカソード電極を構成するとして説明する。尚、有機層の極性を変えて、下部電極51と第1中間電極55は、それぞれ、第1発光部ELPのカソード電極とアノード電極を構成し、且つ、第2中間電極455と上部電極458は、それぞれ、第2発光部ELP’のカソード電極とアノード電極を構成する態様とすることもできる。   In the fourth embodiment, the lower electrode 51 and the first intermediate electrode 55 constitute an anode electrode and a cathode electrode of the first light emitting unit ELP, respectively, and the second intermediate electrode 455 and the upper electrode 458 are respectively A description will be given assuming that the anode electrode and the cathode electrode of the second light emitting unit ELP ′ are configured. In addition, by changing the polarity of the organic layer, the lower electrode 51 and the first intermediate electrode 55 constitute a cathode electrode and an anode electrode of the first light emitting part ELP, respectively, and the second intermediate electrode 455 and the upper electrode 458 The cathode electrode and the anode electrode of the second light emitting unit ELP ′ can be respectively configured.

図15を参照して説明する。実施例1と同様に、駆動トランジスタTRD、容量部C1等は、層間絶縁層41で覆われている。層間絶縁層41上に、第1発光部ELPが設けられている。また、給電線PS2に相当する配線53が、層間絶縁層41上に設けられている。第1発光部ELPが設けられていない層間絶縁層41の部分の上には、第2層間絶縁層42が設けられている。第1発光部ELPのアノード電極を構成する下部電極51は、層間絶縁層41に設けられたコンタクトプラグ52を介して電極38に接続されている。第1発光部ELPのカソード電極を構成する第1中間電極55は、第2層間絶縁層42に設けられたコンタクトプラグ56を介して、給電線PS2を構成する配線53に接続されている。以上の構造は、実施例1において説明したと同様である。 This will be described with reference to FIG. As in the first embodiment, the driving transistor TR D , the capacitor C 1, etc. are covered with the interlayer insulating layer 41. A first light emitting unit ELP is provided on the interlayer insulating layer 41. A wiring 53 corresponding to the power supply line PS2 is provided on the interlayer insulating layer 41. A second interlayer insulating layer 42 is provided on the portion of the interlayer insulating layer 41 where the first light emitting unit ELP is not provided. The lower electrode 51 constituting the anode electrode of the first light emitting unit ELP is connected to the electrode 38 through a contact plug 52 provided in the interlayer insulating layer 41. The first intermediate electrode 55 constituting the cathode electrode of the first light emitting unit ELP is connected to the wiring 53 constituting the feeder line PS2 through the contact plug 56 provided in the second interlayer insulating layer 42. The above structure is the same as that described in the first embodiment.

実施例4においては、第1発光部ELPを含む全面に、光透過性を有する絶縁層445が形成されている。そしてその上に、第2中間電極455、第2有機層457、上部電極458が積層され、第2発光部ELP’を構成する。第2発光部ELP’が設けられていない絶縁層445の部分の上には、第3層間絶縁層446が設けられている。第2発光部ELP’のアノード電極を構成する第2中間電極455は、絶縁層445、第2層間絶縁層42、及び、層間絶縁層41に設けられたコンタクトプラグ456を介して電極38’に接続されている。第2発光部ELP’のカソード電極を構成する上部電極458は、第3層間絶縁層446、絶縁層445、及び、第2層間絶縁層42に設けられたコンタクトプラグ459を介して(図に示す例では、更にコンタクトプラグ56を介して)、給電線PS2を構成する配線53に接続されている。第2発光部ELP’及び第3層間絶縁層446を含む全面には、絶縁性の保護膜447が設けられている。保護膜447の上には例えばガラスから成る基板60が配されているが、保護膜447と基板60とは、紫外線硬化型接着剤から成る接着層44によって接着されている。発光した光は、基板60を通過して、外部に出射される。   In Example 4, a light-transmitting insulating layer 445 is formed on the entire surface including the first light emitting unit ELP. Further, a second intermediate electrode 455, a second organic layer 457, and an upper electrode 458 are stacked thereon to constitute a second light emitting unit ELP '. A third interlayer insulating layer 446 is provided on the portion of the insulating layer 445 where the second light emitting unit ELP 'is not provided. The second intermediate electrode 455 constituting the anode electrode of the second light emitting unit ELP ′ is connected to the electrode 38 ′ via the insulating layer 445, the second interlayer insulating layer 42, and the contact plug 456 provided in the interlayer insulating layer 41. It is connected. The upper electrode 458 constituting the cathode electrode of the second light emitting unit ELP ′ is connected to the third interlayer insulating layer 446, the insulating layer 445, and the contact plug 459 provided in the second interlayer insulating layer 42 (shown in the figure). In the example, it is further connected via a contact plug 56) to the wiring 53 constituting the feeder line PS2. An insulating protective film 447 is provided on the entire surface including the second light emitting unit ELP ′ and the third interlayer insulating layer 446. A substrate 60 made of, for example, glass is disposed on the protective film 447. The protective film 447 and the substrate 60 are bonded to each other by an adhesive layer 44 made of an ultraviolet curable adhesive. The emitted light passes through the substrate 60 and is emitted to the outside.

実施例1とは異なり、実施例4の表示素子410にあっては、第1有機層54と第2有機層457とは同じ極性を備えている。これにより、第1有機層54と第2有機層457の製造プロセスを共通化することができるといった利点を有する。   Unlike the first embodiment, in the display element 410 of the fourth embodiment, the first organic layer 54 and the second organic layer 457 have the same polarity. Thereby, there is an advantage that the manufacturing process of the first organic layer 54 and the second organic layer 457 can be made common.

実施例4の表示装置及び表示素子410の製造方法の概要を、以下、図16の(A)及び(B)、図17の(A)及び(B)、図18の(A)及び(B)、図19の(A)及び(B)、並びに、図20の(A)及び(B)を参照して説明する。   The outline of the manufacturing method of the display device and the display element 410 of Example 4 will be described below with reference to FIGS. 16 (A) and 16 (B), FIGS. 17 (A) and 17 (B), and FIGS. ), (A) and (B) in FIG. 19, and (A) and (B) in FIG.

[工程−400]
先ず、実施例1の[工程−100]乃至[工程−130]と同様にして、実施例1において参照した図7の(A)に示す構造を得る。
[Step-400]
First, similarly to [Step-100] to [Step-130] of the first embodiment, the structure shown in FIG. 7A referred to in the first embodiment is obtained.

[工程−410](図16の(A)及び(B)参照)
次いで、第1有機層54と第1中間電極55を形成する。先ず、実施例1の[工程−140]と基本的には同様の工程を行い、第1有機層54を形成する。尚、実施例1において説明した開口部56’を形成すると共に、後述する開口部456’に対応する部分の第2層間絶縁層42を除去する。その後、実施例1の[工程−150]と同様の工程を行い、第1中間電極55の形成を行う。即ち、第2層間絶縁層42の上方に第1中間電極55を形成するためのメタルマスク(図示せず)を配置した状態で、第1有機層54に対して影響を及ぼすことのない程度に成膜粒子のエネルギーが小さい成膜方法である真空蒸着法に基づき、第1中間電極55の形成を行う。第1中間電極55は、コンタクトプラグ56を介して配線53と電気的に接続されている。
[Step-410] (see (A) and (B) of FIG. 16)
Next, the first organic layer 54 and the first intermediate electrode 55 are formed. First, basically the same process as [Process-140] of Example 1 is performed to form the first organic layer 54. The opening 56 ′ described in the first embodiment is formed, and the second interlayer insulating layer 42 corresponding to the opening 456 ′ described later is removed. Thereafter, the same process as [Process-150] in Example 1 is performed to form the first intermediate electrode 55. That is, in a state where a metal mask (not shown) for forming the first intermediate electrode 55 is disposed above the second interlayer insulating layer 42, the first organic layer 54 is not affected. The first intermediate electrode 55 is formed on the basis of a vacuum deposition method, which is a film forming method in which the energy of the film forming particles is small. The first intermediate electrode 55 is electrically connected to the wiring 53 via the contact plug 56.

[工程−420](図17の(A)参照)
次いで、全面に、光透過性を有する絶縁層445を形成する。実施例4にあっては、窒化シリコン(Si1-xx)から成る絶縁層445をCVD法に基づき形成する。絶縁層445の形成は、第1中間電極55を大気に暴露することなく、連続して行うことで、大気中の水分や酸素による第1有機層54等の劣化を防止することができる。尚、CVDによるダメージが問題となるような場合には、絶縁層445を例えば真空蒸着法等により形成すればよい。
[Step-420] (see FIG. 17A)
Next, the light-transmitting insulating layer 445 is formed over the entire surface. In the fourth embodiment, the insulating layer 445 made of silicon nitride (Si 1-x N x ) is formed based on the CVD method. The formation of the insulating layer 445 is continuously performed without exposing the first intermediate electrode 55 to the atmosphere, so that deterioration of the first organic layer 54 and the like due to moisture and oxygen in the atmosphere can be prevented. In the case where damage due to CVD becomes a problem, the insulating layer 445 may be formed by, for example, a vacuum evaporation method.

[工程−430](図17の(B)及び図18の(A)参照)
その後、第2中間電極455を形成する。先ず、底部に電極38’が露出した開口部456’をエッチング法に基づき形成する。併せて、後述する開口部459’に対応する部分の絶縁層445を除去する。次いで、絶縁層445上に、真空蒸着法とエッチング法との組合せに基づき、ITOから成る第2中間電極455を形成する。第2中間電極455は、開口部456’内に設けられたコンタクトプラグ456を介して、電極38’に電気的に接続されている。尚、エッチングによるダメージを避けるため、絶縁層445をマスクを用いて成膜することにより、開口部456’を形成してもよい。同様に、第2中間電極455を、マスクを用いて形成してもよい。
[Step-430] (see FIG. 17B and FIG. 18A)
Thereafter, the second intermediate electrode 455 is formed. First, an opening 456 ′ with an electrode 38 ′ exposed at the bottom is formed by an etching method. In addition, a portion of the insulating layer 445 corresponding to an opening 459 ′ described later is removed. Next, a second intermediate electrode 455 made of ITO is formed on the insulating layer 445 based on a combination of vacuum deposition and etching. The second intermediate electrode 455 is electrically connected to the electrode 38 ′ via a contact plug 456 provided in the opening 456 ′. Note that the opening 456 ′ may be formed by forming the insulating layer 445 using a mask in order to avoid damage due to etching. Similarly, the second intermediate electrode 455 may be formed using a mask.

[工程−440](図18の(B)参照)
その後、全面に、第3層間絶縁層446を形成する。具体的には、実施例1の[工程−130]と同様にして、スピンコーティング法に基づき、厚さ1μmのポリイミド樹脂から成る第3層間絶縁層446を形成する。
[Step-440] (see FIG. 18B)
Thereafter, a third interlayer insulating layer 446 is formed on the entire surface. Specifically, a third interlayer insulating layer 446 made of polyimide resin having a thickness of 1 μm is formed based on the spin coating method in the same manner as in [Step-130] of Example 1.

[工程−450](図19の(A)及び(B)参照)
次いで、実施例1の[工程−140]と同様の工程により、底部に第2中間電極455が露出した開口部457’をエッチング法に基づき形成する。また、併せて、底部にコンタクトプラグ56が露出した開口部459’をエッチング法に基づき形成する。尚、開口部459’の底部に配線53が露出する構成であってもよい。
[Step-450] (see FIGS. 19A and 19B)
Next, an opening 457 ′ in which the second intermediate electrode 455 is exposed at the bottom is formed by an etching method in the same process as [Step-140] in the first embodiment. At the same time, an opening 459 ′ with the contact plug 56 exposed at the bottom is formed by etching. Note that the wiring 53 may be exposed at the bottom of the opening 459 ′.

尚、[工程−440]において、第3層間絶縁層446を、例えば真空蒸着法によりマスクを用いて成膜することにより、開口部457’等を形成してもよい。この場合には、[工程−450]は不要である。   In [Step-440], the opening 457 'or the like may be formed by forming the third interlayer insulating layer 446 using, for example, a vacuum evaporation method using a mask. In this case, [Step-450] is not necessary.

開口部457’を囲む第3層間絶縁層446の部分は、なだらかな斜面を構成していることが好ましい。その後、開口部457’の底部に露出した第2中間電極455の部分の上から、開口部457’を取り囲む第3層間絶縁層446の部分に亙り、第2有機層457を形成する。   The portion of the third interlayer insulating layer 446 surrounding the opening 457 'preferably forms a gentle slope. Thereafter, the second organic layer 457 is formed over the portion of the third interlayer insulating layer 446 surrounding the opening 457 ′ from the portion of the second intermediate electrode 455 exposed at the bottom of the opening 457 ′.

尚、実施例1では、第2有機層を形成する際には、第1有機層と積層の順序を逆にした。これに対し、実施例4においては、第2有機層は、第1有機層と同様の積層を行う。従って、第1有機層と第2有機層の形成プロセスを共通化することができる。   In Example 1, when the second organic layer was formed, the order of stacking the first organic layer was reversed. On the other hand, in Example 4, the second organic layer is laminated in the same manner as the first organic layer. Therefore, the formation process of the first organic layer and the second organic layer can be shared.

[工程−460](図20の(A)参照)
次いで、上部電極458の形成を行う。実施例1の[工程−170]と同様にして、第2有機層457の上方に上部電極458を形成するためのメタルマスク(図示せず)を配置した状態で、第2有機層457に対して影響を及ぼすことのない程度に成膜粒子のエネルギーが小さい成膜方法である真空蒸着法に基づき、副画素を構成する表示素子410毎に上部電極458の形成を行う。第2有機層457を大気に暴露することなく、第2有機層457の形成と同一の真空蒸着装置内において連続して上部電極458の形成を行うことで、大気中の水分や酸素による第2有機層457等の劣化を防止することができる。具体的には、第1中間電極55と同様の蒸着膜を成膜することで、上部電極458を得ることができる。上部電極458は、コンタクトプラグ459を介して、配線53と電気的に接続されている。尚、上部電極458を、複数の表示素子410に共通する電極として設ける構成としてもよい。
[Step-460] (see FIG. 20A)
Next, the upper electrode 458 is formed. In the same manner as in [Step-170] in Example 1, with respect to the second organic layer 457, a metal mask (not shown) for forming the upper electrode 458 is disposed above the second organic layer 457. The upper electrode 458 is formed for each display element 410 constituting the sub-pixel based on a vacuum deposition method, which is a film forming method in which the energy of the film forming particles is small enough to prevent the influence of the above. By continuously forming the upper electrode 458 in the same vacuum deposition apparatus as the formation of the second organic layer 457 without exposing the second organic layer 457 to the atmosphere, the second organic layer 457 is formed by the moisture and oxygen in the atmosphere. Deterioration of the organic layer 457 and the like can be prevented. Specifically, the upper electrode 458 can be obtained by forming a vapor deposition film similar to the first intermediate electrode 55. The upper electrode 458 is electrically connected to the wiring 53 through a contact plug 459. Note that the upper electrode 458 may be provided as an electrode common to the plurality of display elements 410.

[工程−470](図20の(B)参照)
その後、実施例1の[工程−180]と同様にして、全面に、窒化シリコン(Si1-xx)から成る絶縁性の保護膜447を真空蒸着法に基づき形成する。保護膜447の形成は、上部電極458を大気に暴露することなく、上部電極458の形成と同一の真空蒸着装置内において連続して行うことで、大気中の水分や酸素による第2有機層457等の劣化を防止することができる。
[Step-470] (see FIG. 20B)
Thereafter, in the same manner as in [Step-180] in Example 1, an insulating protective film 447 made of silicon nitride (Si 1-x N x ) is formed on the entire surface based on a vacuum deposition method. The formation of the protective film 447 is continuously performed in the same vacuum deposition apparatus as the formation of the upper electrode 458 without exposing the upper electrode 458 to the atmosphere, whereby the second organic layer 457 due to moisture and oxygen in the atmosphere. Etc. can be prevented.

[工程−480]
次いで、実施例1の[工程−190]と同様にして、保護膜447と基板60とを、紫外線硬化型接着剤から成る接着層44によって接着する。最後に、外部回路との接続を行うことで、図15に示す表示装置を完成させることができる。
[Step-480]
Next, in the same manner as in [Step-190] in Example 1, the protective film 447 and the substrate 60 are bonded by the adhesive layer 44 made of an ultraviolet curable adhesive. Finally, the display device shown in FIG. 15 can be completed by connecting to an external circuit.

以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例における表示装置や表示素子の構成、構造、製造方法、表示装置や表示素子を構成する材料等は例示であり、適宜変更することができる。   As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to this Example. The configurations, structures, manufacturing methods, materials constituting the display device and the display element, and the like of the display device and the display element in the embodiments are examples and can be changed as appropriate.

例えば、実施例1乃至実施例4に示す表示素子にあっては、有機層の極性を変えることにより、カソード電極とアノード電極との関係を入れ替えた構成としてもよい。   For example, the display elements shown in Examples 1 to 4 may have a configuration in which the relationship between the cathode electrode and the anode electrode is changed by changing the polarity of the organic layer.

実施例1においては、第1駆動回路112と第2駆動回路112’のそれぞれが、書込みトランジスタ及び容量部を備えるとしたが、これに限るものではない。いずれか一方が備えている構成であってもよい。例えば、図21に示すように、第1駆動回路112のみが書込みトランジスタTRWと容量部C1を備えている構成であってもよい。実施例2乃至実施例4においても同様である。 In the first embodiment, each of the first drive circuit 112 and the second drive circuit 112 ′ includes the write transistor and the capacitor, but the present invention is not limited to this. The structure with which either one is provided may be sufficient. For example, as shown in FIG. 21, only the first drive circuit 112 may include a write transistor TR W and a capacitor C 1 . The same applies to the second to fourth embodiments.

また、実施例1乃至実施例4においては、第1駆動トランジスタTRDと第2駆動トランジスタTRD’がpチャネル型トランジスタから成るとしたが、これに限るものではない。第1駆動トランジスタTRDと第2駆動トランジスタTRD’をnチャネル型トランジスタから構成してもよい。尚、この場合には、電流増加手段を構成する補助トランジスタもnチャネル型トランジスタから構成される。図22は、第1駆動トランジスタTRDと第2駆動トランジスタTRD’をnチャネル型トランジスタから構成した場合の実施例1の表示素子の等価回路図である。図23は、第1駆動トランジスタTRDと第2駆動トランジスタTRD’をnチャネル型トランジスタから構成した場合の実施例2の表示素子の等価回路図である。図24は、第1駆動トランジスタTRDと第2駆動トランジスタTRD’をnチャネル型トランジスタから構成した場合の実施例3の表示素子の等価回路図である。尚、これらの構成にあっては、容量部C1,C1’の他方の電極は、それぞれ、トランジスタTRD,TRD’の他方のソース/ドレイン領域に接続される。 In the first to fourth embodiments, the first drive transistor TR D and the second drive transistor TR D ′ are p-channel transistors. However, the present invention is not limited to this. The first drive transistor TR D and the second drive transistor TR D ′ may be composed of n-channel transistors. In this case, the auxiliary transistor constituting the current increasing means is also composed of an n-channel transistor. FIG. 22 is an equivalent circuit diagram of the display element of Example 1 when the first drive transistor TR D and the second drive transistor TR D ′ are configured by n-channel transistors. FIG. 23 is an equivalent circuit diagram of the display element of Example 2 in the case where the first drive transistor TR D and the second drive transistor TR D ′ are composed of n-channel transistors. FIG. 24 is an equivalent circuit diagram of the display element of Example 3 in the case where the first drive transistor TR D and the second drive transistor TR D ′ are configured by n-channel transistors. In these configurations, the other electrodes of the capacitors C 1 and C 1 ′ are connected to the other source / drain regions of the transistors TR D and TR D ′, respectively.

図1は、実施例1の表示装置を構成する第m行、第n列目の表示素子の等価回路図である。FIG. 1 is an equivalent circuit diagram of the display element in the m-th row and the n-th column constituting the display device of the first embodiment. 図2は、実施例1の表示装置の概念図である。FIG. 2 is a conceptual diagram of the display device according to the first embodiment. 図3は、実施例1の表示装置の模式的な一部断面図である。FIG. 3 is a schematic partial cross-sectional view of the display device according to the first embodiment. 図4の(A)は、表示装置を構成する第m行、第n列目の表示素子において、表示素子を構成する第1発光素子と第2発光素子が正常に動作しているときの状態を模式的に示した図である。図4の(B)は、表示装置を構成する第m行、第n列目の表示素子において、表示素子を構成する第1発光素子は正常に動作しているが、第2発光素子を構成する第2発光部が短絡不良を起こしているときの状態を模式的に示した図である。FIG. 4A shows a state in which the first light-emitting element and the second light-emitting element constituting the display element are operating normally in the m-th row and n-th column display element constituting the display device. FIG. FIG. 4B shows a display element of the m-th row and the n-th column that constitutes the display device, but the first light-emitting element that constitutes the display element is operating normally, but the second light-emitting element is constituted. It is the figure which showed typically the state when the 2nd light emission part to raise | generate has produced the short circuit defect. 図5の(A)乃至(C)は、実施例1の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。5A to 5C are schematic partial end views of a support and the like for explaining the method for manufacturing the display device of Example 1. FIG. 図6の(A)及び(B)は、図5の(C)に引き続き、実施例1の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。6A and 6B are schematic partial end views of a support and the like for explaining the manufacturing method of the display device of Example 1 following FIG. 5C. 図7の(A)及び(B)は、図6の(B)に引き続き、実施例1の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。7A and 7B are schematic partial end views of a support and the like for explaining the manufacturing method of the display device of Example 1 following FIG. 6B. 図8の(A)及び(B)は、図7の(B)に引き続き、実施例1の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。FIGS. 8A and 8B are schematic partial end views of a support and the like for explaining the manufacturing method of the display device of Example 1 following FIG. 7B. 図9の(A)及び(B)は、図8の(B)に引き続き、実施例1の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。FIGS. 9A and 9B are schematic partial end views of a support and the like for explaining the manufacturing method of the display device of Example 1 following FIG. 8B. 図10の(A)及び(B)は、図9の(B)に引き続き、実施例1の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。FIGS. 10A and 10B are schematic partial end views of a support and the like for explaining the manufacturing method of the display device of Example 1 following FIG. 9B. 図11は、実施例2の表示装置を構成する第m行、第n列目の表示素子の等価回路図である。FIG. 11 is an equivalent circuit diagram of the display element in the m-th row and the n-th column constituting the display device of the second embodiment. 図12の(A)は、表示装置を構成する第m行、第n列目の表示素子において、表示素子を構成する第1発光素子と第2発光素子が正常に動作しているときの状態を模式的に示した図である。図12の(B)は、表示装置を構成する第m行、第n列目の表示素子において、表示素子を構成する第1発光素子は正常に動作しているが、第2発光素子を構成する第2発光部が開放不良を起こしているときの状態を模式的に示した図である。FIG. 12A shows a state in which the first light-emitting element and the second light-emitting element constituting the display element are operating normally in the m-th row and n-th column display element constituting the display device. FIG. FIG. 12B shows a display element in the m-th row and the n-th column that constitutes the display device, but the first light-emitting element that constitutes the display element is operating normally, but the second light-emitting element is constituted. It is the figure which showed typically the state when the 2nd light emission part to raise | generate has produced the open defect. 図13は、実施例3の表示装置を構成する第m行、第n列目の表示素子の等価回路図である。FIG. 13 is an equivalent circuit diagram of the display element in the m-th row and the n-th column constituting the display device according to the third embodiment. 図14は、実施例3の表示装置の概念図である。FIG. 14 is a conceptual diagram of a display device according to the third embodiment. 図15は、実施例4の表示装置の模式的な一部断面図である。FIG. 15 is a schematic partial cross-sectional view of the display device according to the fourth embodiment. 図16の(A)及び(B)は、実施例4の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。FIGS. 16A and 16B are schematic partial end views of a support and the like for explaining the manufacturing method of the display device of Example 4. FIGS. 図17の(A)及び(B)は、図16の(B)に引き続き、実施例4の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。17A and 17B are schematic partial end views of a support and the like for explaining the manufacturing method of the display device of Example 4 following FIG. 16B. 図18の(A)及び(B)は、図17の(B)に引き続き、実施例4の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。18A and 18B are schematic partial end views of a support and the like for explaining the manufacturing method of the display device of Example 4 following FIG. 17B. 図19の(A)及び(B)は、図18の(B)に引き続き、実施例4の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。FIGS. 19A and 19B are schematic partial end views of a support and the like for explaining the manufacturing method of the display device of Example 4 following FIG. 18B. 図20の(A)及び(B)は、図19の(B)に引き続き、実施例4の表示装置の製造方法を説明するための支持体等の模式的な一部端面図である。20A and 20B are schematic partial end views of a support and the like for explaining the manufacturing method of the display device of Example 4 following FIG. 19B. 図21は、第1駆動回路のみが書込みトランジスタと容量部を備えている実施例1の表示素子の等価回路図である。FIG. 21 is an equivalent circuit diagram of the display element of Example 1 in which only the first drive circuit includes the write transistor and the capacitor. 図22は、第1駆動トランジスタと第2駆動トランジスタをnチャネル型トランジスタから構成した場合の実施例1の表示素子の等価回路図である。FIG. 22 is an equivalent circuit diagram of the display element of Example 1 in which the first drive transistor and the second drive transistor are composed of n-channel transistors. 図23は、第1駆動トランジスタと第2駆動トランジスタをnチャネル型トランジスタから構成した場合の実施例2の表示素子の等価回路図である。FIG. 23 is an equivalent circuit diagram of the display element of Example 2 in which the first drive transistor and the second drive transistor are composed of n-channel transistors. 図24は、第1駆動トランジスタと第2駆動トランジスタをnチャネル型トランジスタから構成した場合の実施例3の表示素子の等価回路図である。FIG. 24 is an equivalent circuit diagram of the display element of Example 3 in which the first drive transistor and the second drive transistor are composed of n-channel transistors. 図25は、駆動回路を備えた有機EL表示素子を用いた、アクティブマトリクス方式の表示装置の概念図を示す。FIG. 25 is a conceptual diagram of an active matrix display device using an organic EL display element including a drive circuit. 図26は、有機EL表示素子の等価回路図である。FIG. 26 is an equivalent circuit diagram of the organic EL display element.

符号の説明Explanation of symbols

10・・・有機EL表示素子、11・・・駆動回路、20・・・支持体、31・・・ゲート電極、32,32’・・・ゲート絶縁層、33,33’・・・半導体層、34,34’・・・チャネル形成領域、35,35’・・・ソース/ドレイン領域、36,36’・・・ソース/ドレイン領域、37,37’・・・電極、38,38’・・・電極、39・・・配線、41・・・層間絶縁層、42・・・第2層間絶縁層、43・・・保護膜、44・・・接着層、51・・・下部電極、52・・・コンタクトプラグ、52’・・・開口部、53・・・配線、54・・・第1有機層、54’・・・開口部、55・・・中間電極(第1中間電極)、56・・・コンタクトプラグ、56’・・・開口部、57・・・第2有機層、58・・・上部電極、59・・・コンタクトプラグ、59’・・・開口部、60・・・基板、445・・・絶縁層、446・・・第3層間絶縁層、447・・・保護膜、455・・・第2中間電極、456・・・コンタクトプラグ、456’・・・開口部、457・・・第2有機層、457’・・・開口部、458・・・上部電極、459・・・コンタクトプラグ、459’・・・開口部、100・・・電源部、101・・・走査回路、102・・・信号出力回路、300・・・第2走査回路、110,210,310,410・・・表示素子、111,211,311,411・・・第1発光素子、111’,211’,311’,411’・・・第2発光素子、112,212,312,412・・・第1駆動回路、112’,212’,312’,412’・・・第2駆動回路、113,213,313,413・・・電流増加手段、114,214,314・・・補助トランジスタ、115,215,315・・・第1スイッチング手段(トランジスタ)、116,216,316・・・第2スイッチング手段(トランジスタ)、317・・・第3スイッチング手段(トランジスタ)、SCL・・・走査線、DTL・・・データ線、PS1・・・給電線、PS2・・・給電線、CL・・・制御線、ELP・・・発光部(第1発光部)、ELP’・・・第2発光部、CEL・・・発光部(第1発光部)の容量、CEL’・・・第2発光部の容量、C1,C1’・・・容量、TRW,TRW’・・・書込みトランジスタ、TRD・・・駆動トランジスタ(第1駆動トランジスタ)、TRD’・・・第2駆動トランジスタ DESCRIPTION OF SYMBOLS 10 ... Organic EL display element, 11 ... Drive circuit, 20 ... Support body, 31 ... Gate electrode, 32, 32 '... Gate insulating layer, 33, 33' ... Semiconductor layer , 34, 34 '... channel formation region, 35, 35' ... source / drain region, 36, 36 '... source / drain region, 37, 37' ... electrode, 38, 38 '. ..Electrode, 39... Wiring, 41 .. interlayer insulating layer, 42... Second interlayer insulating layer, 43 .. protective film, 44 .. adhesive layer, 51. Contact plug, 52 '... opening, 53 ... wiring, 54 ... first organic layer, 54' ... opening, 55 ... intermediate electrode (first intermediate electrode), 56 ... contact plug, 56 '... opening, 57 ... second organic layer, 58 ... upper electrode, 59 ... contour Plug, 59 '... opening, 60 ... substrate, 445 ... insulating layer, 446 ... third interlayer insulating layer, 447 ... protective film, 455 ... second intermediate electrode, 456 ... Contact plug, 456 '... Opening portion, 457 ... Second organic layer, 457' ... Opening portion, 458 ... Upper electrode, 459 ... Contact plug, 459 '... Opening part, 100 ... Power supply part, 101 ... Scanning circuit, 102 ... Signal output circuit, 300 ... Second scanning circuit, 110,210,310,410 ... Display element, 111,211 , 311, 411... 1st light emitting element, 111 ′, 211 ′, 311 ′, 411 ′... Second light emitting element, 112, 212, 312, 412. ', 312', 412 '... 2nd drive circuit, 113, 21 , 313, 413 ... current increasing means, 114, 214, 314 ... auxiliary transistors, 115, 215, 315 ... first switching means (transistors), 116, 216, 316 ... second switching means. (Transistor), 317 ... third switching means (transistor), SCL ... scanning line, DTL ... data line, PS1 ... feed line, PS2 ... feed line, CL ... control line , ELP: light emitting unit (first light emitting unit), ELP ′: second light emitting unit, C EL : capacity of light emitting unit (first light emitting unit), C EL ′: second light emitting unit Capacitance, C 1 , C 1 ′, capacitance, TR W , TR W ′, write transistor, TR D, drive transistor (first drive transistor), TR D ′, second drive transistor

Claims (12)

第1発光素子と第2発光素子とから構成されており、
第1発光素子は、電流駆動型の第1発光部、及び、第1発光部に接続された第1駆動回路を備えており、
第2発光素子は、電流駆動型の第2発光部、及び、第2発光部に接続された第2駆動回路を備えており、
第1発光部及び第2発光部のいずれか一方が正常に動作していないときに他方の発光部に流れる電流を増加させる電流増加手段を備えている表示素子。
A first light-emitting element and a second light-emitting element;
The first light emitting element includes a current-driven first light emitting unit and a first drive circuit connected to the first light emitting unit,
The second light emitting element includes a current-driven second light emitting unit and a second drive circuit connected to the second light emitting unit,
A display element comprising current increasing means for increasing a current flowing through the other light emitting unit when one of the first light emitting unit and the second light emitting unit is not operating normally.
電流増加手段は、第1発光部と第1駆動回路との接続部の電圧、及び、第2発光部と第2駆動回路との接続部の電圧に基づいて動作する請求項1に記載の表示素子。   2. The display according to claim 1, wherein the current increasing unit operates based on a voltage at a connection portion between the first light emitting portion and the first drive circuit and a voltage at a connection portion between the second light emission portion and the second drive circuit. element. 第1駆動回路は第1駆動トランジスタを備えており、
第1駆動トランジスタにあっては、一方のソース/ドレイン領域には第1電圧が印加され、他方のソース/ドレイン領域は第1発光部の一端に接続されており、
第2駆動回路は、第2駆動トランジスタを備えており、
第2駆動トランジスタにあっては、一方のソース/ドレイン領域には前記第1電圧が印加され、他方のソース/ドレイン領域は第2発光部の一端に接続されており、
第1発光部の他端と第2発光部の他端には、第2電圧が印加され、
電流増加手段は、
(a)補助トランジスタ、並びに、
(b)第1スイッチング手段、及び、第2スイッチング手段、
から構成されており、
補助トランジスタにおいては、
(a−1)ゲート電極は、第1駆動トランジスタのゲート電極と、第2駆動トランジスタのゲート電極とに接続されており、
(a−2)一方のソース/ドレイン領域には、前記第1電圧が印加され、
(a−3)他方のソース/ドレイン領域は、第1スイッチング手段を介して第1発光部と第1駆動トランジスタとの接続部に接続されていると共に、第2スイッチング手段を介して第2発光部と第2駆動トランジスタとの接続部に接続されており、
第1スイッチング手段は、第2発光部と第2駆動トランジスタとの接続部の電圧に基づいて動作し、
第2スイッチング手段は、第1発光部と第1駆動トランジスタとの接続部の電圧に基づいて動作する請求項2に記載の表示素子。
The first drive circuit includes a first drive transistor,
In the first drive transistor, a first voltage is applied to one source / drain region, and the other source / drain region is connected to one end of the first light emitting unit,
The second drive circuit includes a second drive transistor,
In the second drive transistor, the first voltage is applied to one source / drain region, and the other source / drain region is connected to one end of the second light emitting unit,
A second voltage is applied to the other end of the first light emitting unit and the other end of the second light emitting unit,
Current increasing means is
(A) an auxiliary transistor, and
(B) first switching means and second switching means;
Consists of
In the auxiliary transistor,
(A-1) The gate electrode is connected to the gate electrode of the first drive transistor and the gate electrode of the second drive transistor,
(A-2) The first voltage is applied to one source / drain region,
(A-3) The other source / drain region is connected to the connection between the first light emitting unit and the first drive transistor via the first switching means, and the second light emission via the second switching means. Connected to the connecting portion between the second driving transistor and the second driving transistor,
The first switching means operates based on the voltage of the connection portion between the second light emitting unit and the second drive transistor,
The display element according to claim 2, wherein the second switching unit operates based on a voltage at a connection portion between the first light emitting unit and the first drive transistor.
第1スイッチング手段と第2スイッチング手段とは、それぞれ、同一導電型のトランジスタから構成されており、
第1スイッチング手段を構成するトランジスタのゲート電極は、第2発光部と第2駆動トランジスタとの接続部に接続されており、
第2スイッチング手段を構成するトランジスタのゲート電極は、第1発光部と第1駆動トランジスタとの接続部に接続されている請求項3に記載の表示素子。
Each of the first switching means and the second switching means is composed of transistors of the same conductivity type,
The gate electrode of the transistor constituting the first switching means is connected to the connection part between the second light emitting part and the second drive transistor,
4. The display element according to claim 3, wherein the gate electrode of the transistor constituting the second switching means is connected to a connection portion between the first light emitting portion and the first drive transistor.
第1駆動回路と第2駆動回路の少なくとも一方は、更に、書込みトランジスタを備えており、
書込みトランジスタにおいては、一方のソース/ドレイン領域には映像信号が印加され、ゲート電極には走査信号が印加され、
第1駆動トランジスタのゲート電極と第2駆動トランジスタのゲート電極とは、書込みトランジスタの他方のソース/ドレイン領域に接続されている請求項3又は請求項4に記載の表示素子。
At least one of the first drive circuit and the second drive circuit further includes a write transistor,
In the writing transistor, a video signal is applied to one source / drain region, a scanning signal is applied to the gate electrode,
5. The display element according to claim 3, wherein the gate electrode of the first drive transistor and the gate electrode of the second drive transistor are connected to the other source / drain region of the write transistor.
第1駆動トランジスタのゲート電極と第2駆動トランジスタのゲート電極の電位を保持するための容量部を備えている請求項3乃至請求項5のいずれか1項に記載の表示素子。   6. The display element according to claim 3, further comprising a capacitor for holding the potentials of the gate electrode of the first drive transistor and the gate electrode of the second drive transistor. 7. 電流増加手段は、更に、第3スイッチング手段を備えており、
第3スイッチング手段の一端は、補助トランジスタの一方のソース/ドレイン領域に接続されており、前記第1電圧は、第3スイッチング手段を介して補助トランジスタの一方のソース/ドレイン領域に印加される請求項3乃至請求項6のいずれか1項に記載の表示素子。
The current increasing means further includes third switching means,
One end of the third switching means is connected to one source / drain region of the auxiliary transistor, and the first voltage is applied to one source / drain region of the auxiliary transistor via the third switching means. The display element according to any one of claims 3 to 6.
第1発光部及び第2発光部は有機エレクトロルミネッセンス発光部から成る請求項1乃至請求項7のいずれか1項に記載の表示素子。   The display element according to claim 1, wherein the first light emitting unit and the second light emitting unit are organic electroluminescent light emitting units. 第1発光部と第2発光部とは積層されている請求項8に記載の表示素子。   The display element according to claim 8, wherein the first light emitting unit and the second light emitting unit are stacked. 第1発光部は、
(D−1)下部電極、
(D−2)下部電極の上に設けられた、発光層を含む第1有機層、及び、
(D−3)第1有機層の上に設けられた、光透過性を有する中間電極、
から構成されており、
第2発光部は、
(E−1)該中間電極、
(E−2)該中間電極の上に設けられた、発光層を含む第2有機層、及び、
(E−3)第2有機層の上に設けられた、上部電極、
から構成されており、
下部電極及び上部電極の少なくとも一方は光透過性を有しており、
中間電極は、第1発光部及び第2発光部のアノード電極を構成し、あるいは又、中間電極は、第1発光部及び第2発光部のカソード電極を構成する請求項9に記載の表示素子。
The first light emitting unit
(D-1) Lower electrode,
(D-2) a first organic layer including a light emitting layer provided on the lower electrode; and
(D-3) a light transmissive intermediate electrode provided on the first organic layer,
Consists of
The second light emitting unit
(E-1) the intermediate electrode,
(E-2) a second organic layer including a light emitting layer provided on the intermediate electrode, and
(E-3) an upper electrode provided on the second organic layer,
Consists of
At least one of the lower electrode and the upper electrode has optical transparency,
The display element according to claim 9, wherein the intermediate electrode constitutes an anode electrode of the first light emitting part and the second light emitting part, or alternatively, the intermediate electrode constitutes a cathode electrode of the first light emitting part and the second light emitting part. .
第1発光部は、
(D−1)下部電極、
(D−2)下部電極の上に設けられた、発光層を含む第1有機層、及び、
(D−3)第1有機層の上に設けられた、光透過性を有する第1中間電極、
から構成されており、
第2発光部は、
(E−1)該第1中間電極の上に、光透過性を有する絶縁層を介して設けられた、光透過性を有する第2中間電極、
(E−2)第2中間電極の上に設けられた、発光層を含む第2有機層、及び、
(E−3)上部電極、
から構成されており、
下部電極及び上部電極の少なくとも一方は光透過性を有している請求項9に記載の表示素子。
The first light emitting unit
(D-1) Lower electrode,
(D-2) a first organic layer including a light emitting layer provided on the lower electrode; and
(D-3) a first intermediate electrode having optical transparency provided on the first organic layer;
Consists of
The second light emitting unit
(E-1) a second intermediate electrode having light transmittance, provided on the first intermediate electrode through an insulating layer having light transmittance;
(E-2) a second organic layer including a light emitting layer provided on the second intermediate electrode, and
(E-3) Upper electrode,
Consists of
The display element according to claim 9, wherein at least one of the lower electrode and the upper electrode has light transmittance.
(1)第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計N×M個の、2次元マトリクス状に配列された表示素子、
(2)第1の方向に延びるM本の走査線、及び、
(3)第2の方向に延びるN本のデータ線、
を備えており、
表示素子は、第1発光素子と第2発光素子とから構成されており、
第1発光素子は、電流駆動型の第1発光部、及び、第1発光部に接続された第1駆動回路を備えており、
第2発光素子は、電流駆動型の第2発光部、及び、第2発光部に接続された第2駆動回路を備えており、
第m行、第n列目の表示素子を構成する第1発光素子と第2発光素子には、第m番目の走査線から共通の走査信号が印加されると共に、第n番目のデータ線から共通の映像信号が印加され、
表示素子は、第1発光素子及び第2発光素子のいずれか一方の発光素子の発光部が正常に動作していないときに他方の発光素子を構成する発光部に流れる電流を増加させる電流増加手段を備えている表示装置。
(1) N display elements arranged in a first direction, M pieces in a second direction different from the first direction, and a total of N × M display elements arranged in a two-dimensional matrix,
(2) M scanning lines extending in the first direction, and
(3) N data lines extending in the second direction;
With
The display element is composed of a first light emitting element and a second light emitting element,
The first light emitting element includes a current-driven first light emitting unit and a first drive circuit connected to the first light emitting unit,
The second light emitting element includes a current-driven second light emitting unit and a second drive circuit connected to the second light emitting unit,
A common scanning signal is applied from the mth scanning line to the first light emitting element and the second light emitting element constituting the display element in the mth row and the nth column, and from the nth data line. A common video signal is applied,
The display element includes a current increasing unit that increases a current flowing through the light emitting unit constituting the other light emitting element when the light emitting unit of one of the first light emitting element and the second light emitting element is not operating normally. A display device comprising:
JP2008268393A 2008-10-17 2008-10-17 Display element and display device using same Pending JP2010097040A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008268393A JP2010097040A (en) 2008-10-17 2008-10-17 Display element and display device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008268393A JP2010097040A (en) 2008-10-17 2008-10-17 Display element and display device using same

Publications (1)

Publication Number Publication Date
JP2010097040A true JP2010097040A (en) 2010-04-30

Family

ID=42258758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008268393A Pending JP2010097040A (en) 2008-10-17 2008-10-17 Display element and display device using same

Country Status (1)

Country Link
JP (1) JP2010097040A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174879A1 (en) * 2019-02-26 2020-09-03 京セラ株式会社 Light emission element substrate, display device, and method of repairing display device
WO2022176551A1 (en) * 2021-02-22 2022-08-25 株式会社ジャパンディスプレイ Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174879A1 (en) * 2019-02-26 2020-09-03 京セラ株式会社 Light emission element substrate, display device, and method of repairing display device
WO2022176551A1 (en) * 2021-02-22 2022-08-25 株式会社ジャパンディスプレイ Display device

Similar Documents

Publication Publication Date Title
KR102662898B1 (en) Organic light emitting diode display device
KR101480973B1 (en) Organic electroluminescence display device
US8786185B2 (en) Organic electroluminescence display device
JP5005081B2 (en) Light emitting element and display device
KR102439307B1 (en) organic light emitting display device and Manufacturing method of the same
TWI754634B (en) Pixel and organic light-emitting display apparatus including the same
US10727292B2 (en) OLED with buffer layer over emitting layer
KR101895616B1 (en) Organic light emitting display device and method for manufacturing thereof
US10109692B2 (en) Organic light-emitting display device
JP2014102319A (en) Light-emitting element and display device
KR102568518B1 (en) Ultra High Density Flat Display Having High Aperture Ratio
US20240357888A1 (en) Display device and method for manufacturing same
JP4731996B2 (en) Light emitting element and display device
JP2010097040A (en) Display element and display device using same
US20230345802A1 (en) Organic electroluminescence display device and method of manufacturing the same
JP2010033838A (en) Organic electroluminescent element, and organic electroluminescent display
JP2010097041A (en) Display element, display device equipped with the same and display element driving method
US20190280239A1 (en) Organic el display device
WO2023281626A1 (en) Display device
US20240381720A1 (en) Display device and method of manufacturing display device
US20240122002A1 (en) Display device and method of repairing the same
JP2009055065A (en) Electrooptical device, and electronic apparatus
JP2009194050A (en) Organic electroluminescent element
JP2006172886A (en) Display device and manufacturing method therefor
KR20090042406A (en) Organic light emitting display and method of driving the same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100805