JP2010087329A

JP2010087329A - 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性記憶装置およびその製造方法

Info

Publication number: JP2010087329A
Application number: JP2008256026A
Authority: JP
Inventors: Yoshio Kawashima; 良男川島; Takumi Mikawa; 巧三河; Takeshi Takagi; 剛高木; Koji Arita; 浩二有田
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2008-10-01
Filing date: 2008-10-01
Publication date: 2010-04-15
Anticipated expiration: 2028-10-01
Also published as: JP5338236B2

Abstract

【課題】上部電極と下部電極の形状シフトを小さくした不揮発性記憶素子およびその不揮発性記憶素子を備える不揮発性記憶装置およびそれらの製造方法を提供する。
【解決手段】下部電極層３、抵抗変化層２、上部電極層１、マスク層を順に堆積させる工程と、マスク層を所定の形状に形成する工程と、所定の形状に形成されたマスク層をマスクとして上部電極層１、抵抗変化層２、下部電極層３を同一マスクで所定の形状に形成するエッチング工程とを有し、下部電極層３をエッチングする際の下部電極層のエッチングレートが上部電極層１に対するエッチングレートより大きいことを特徴とする不揮発性記憶素子の製造方法である。
【選択図】図２

Description

本発明は、電気的パルスの印加によって抵抗値が可逆的に変化する材料を用いてデータを記憶する不揮発性記憶素子、不揮発性記憶装置、及びそれらの製造方法に関する。

近年、電子機器におけるデジタル技術の進展に伴い、音楽、画像、情報等のデータを保存するために、さらに大容量で、かつ不揮発性の記憶素子の要求が高まってきている。こうした要求に応えるための１つの方策として、与えられた電気的パルスによって抵抗値が変化し、その状態を保持し続ける材料を用いた記憶素子が注目されている。

図５は、このような不揮発性記憶素子の従来例の構成を示す要部断面図である（特許文献１参照）。この不揮発性記憶素子は、図５に示すように、１つの抵抗体２３２および１つのスイッチング構造体（トランジスタ）を備えたメモリ素子（不揮発性記憶素子）であり、半導体基板２２０上にソース２２１ａおよびドレイン２２１ｂが形成され、ソース２２１ａとドレイン２２１ｂと接触する半導体基板２２０上にゲート絶縁層２２２とゲート電極２２３が形成され、層間絶縁膜２２４にコンタクトプラグ２２５が形成され、コンタクトプラグ２２５は下部電極２３１と電気的に接続され、下部電極２３１上には抵抗体２３２および上部電極２３３が順次形成されている。

抵抗体２３２を構成する物質としては、ニッケル酸化物（ＮｉＯ）、チタン酸化物（ＴｉＯ_２）、ハフニウム酸化物（ＨｆＯ）、ニオブ酸化物（ＮｂＯ_２）、亜鉛酸化物（ＺｎＯ）、ジルコニウム酸化物（ＺｒＯ_２）、タングステン酸化物（ＷＯ_３）、コバルト酸化物（ＣｏＯ）、ＧＳＴ（Ｇｅ_２Ｓｂ_２Ｔｅ_５）およびＰＣＭＯ（Ｐｒ_ｘＣａ_１−ｘＭｎＯ_３）等が用いられている。このような遷移金属酸化物は、ある特定の電圧を印加されたときまたはある特定の電圧をある特定の印加方法により印加することで特定の抵抗値を示し、その抵抗値は新たに電圧又は電流が印加されるまで、その抵抗値を維持し続けることが知られている。
特開２００６−１３５３３５号公報

上記従来例の不揮発性記憶素子には、下部電極または上部電極として使用される電極材料が特に記載されていないが、抵抗体を可逆的に変化させる電極としてはある特定の制限があり、特定の材料に限られる。可逆的に変化させる電極として例えば白金（Ｐｔ）が好ましい。Ｐｔ等を下部電極および上部電極に使用し、上記従来例のような不揮発性記憶素子を作製すると、Ｐｔは一般的に難エッチング材料のため、上部電極と下部電極とではエッチング後の形状に差が生じる。すなわち、従来のレジストをマスクとし、上部電極および下部電極にＰｔを用いると、Ｐｔは難エッチング材であるため、図６に示すように、上部電極３０１および下部電極３０３をエッチング時間が長く、エッチングしている間に、マスク３０４自身も大幅にエッチングされて幅方向の寸法が減少し、上部電極３０１および下部電極３０３はテーパー形状となる。したがって、抵抗変化層３０２と接する上部電極領域の寸法と下部電極領域の寸法差が大きくなり、不揮発性記憶素子の形状シフトが大きくなって、特性のバラツキが大きくなる傾向がある。

不揮発性記憶素子には、抵抗体を可逆的に変化させる上下電極が不可欠であり、その電極が例えば難エッチング材料として代表的なＰｔ等であった場合、形状シフトを小さくし
なければ不揮発性記憶素子の特性バラツキが生じてしまうという課題があった。

本発明は上記の従来の課題を解決するものであり、難エッチング材料を電極として用いても、下部電極と上部電極で形状差を小さくする不揮発性記憶素子および、その不揮発性記憶素子を備える不揮発性記憶装置、およびそれらの製造方法を提供することを目的とする。

上述した課題を解決するために、本発明の不揮発性記憶素子の製造方法は、下部電極と、前記下部電極より上方に形成された上部電極と、前記下部電極と前記上部電極との間に介在させ、前記下部電極および前記上部電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備えた不揮発性記憶素子の製造方法において、下部電極層、抵抗変化層、上部電極層、マスク層をこの順に堆積させる工程と、前記マスク層を所定の形状に形成する工程と、前記所定の形状に形成された前記マスク層をマスクとして前記上部電極層、前記抵抗変化層、前記下部電極層をエッチングし、所定の形状を有した上部電極と抵抗変化層と下部電極からなる不揮発性記憶素子を形成するエッチング工程とを有し、前記下部電極層をエッチングする際の前記下部電極層のエッチングレートが前記上部電極層に対するエッチングレートより大きいことを有する。

さらに、前記下部電極層と前記上部電極層は異なる材料を用い、かつ前記下部電極層の材料が前記上部電極層の材料よりもエッチングレートが大きいことが好ましく、前記上部電極が白金またはイリジウムであることをが好ましい。さらに、前記下部電極が窒化タンタル、タンタル、窒化チタン、窒化チタンアルミニウムのいずれかであることが好ましい。

このような製造方法を用いることにより、下部電極層をエッチングする際の下部電極層のエッチングレートは上部電極層のエッチングレートより大きいため、下部電極層をエッチングする際には、マスク層だけでなく上部電極もマスクとして機能し、下部電極層をエッチングすることが可能である。そのため、下部電極の形状は抵抗変化層の形状とほぼ同形状に形成することが可能であり、抵抗変化層に接する上部電極接続面と、抵抗変化層に接する下部電極接続面の寸法差を小さくすることができる。これにより、例えば難エッチング材料である白金またはイリジウムを抵抗変化層を可逆的に変化させる電極として使用しても、特性バラツキの小さい安定した特性を得ることができる。

本発明の不揮発性記憶装置の製造方法は、半導体基板と、前記半導体基板上に形成された、互いに交差するように配列された複数のワード線および複数のビット線、前記複数のワード線および複数のビット線の交点に対応してそれぞれ設けられた複数のトランジスタ、並びに前記複数のトランジスタに一対一で対応して設けられた複数の不揮発性記憶素子とを備えた不揮発性記憶装置の製造方法において、前記不揮発性記憶素子のそれぞれは、下部電極と、前記下部電極より上方に形成された上部電極と、前記下部電極と前記上部電極との間に介在させ、前記下部電極および前記上部電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記基板上にトランジスタおよび半導体回路を形成する工程と、前記基板上および前記トランジスタを覆うように第１の絶縁層を形成する工程と、前記基板上に形成された前記第１の絶縁層に第１のコンタクトを形成する工程と、前記第１のコンタクトを覆い、前記下部電極層、前記抵抗変化層、前記上部電極層、マスク層をこの順に堆積させる工程と、前記マスク層を所定の形状に形成する工程と、前記所定の形状に形成された前記マスク層をマスクとして前記上部電極層、前記抵抗変化層、前記下部電極をエッチングし、所定の形状からなる上部電極と抵抗変化層と下部電極からなる不揮発性記憶素子を形成するエッチング工程とを有し、前記下部電極層をエッチングする際の前記下部電極層のエッチングレートが前記上部電極層に対するエッ
チングレートより大きいことを有し、前記不揮発性記憶素子覆うように、前記第１の層間絶縁層上に第２の絶縁層を形成する工程と、前記上部電極層に接続される第２のコンタクトと、前記トランジスタまたは前記半導体回路に接続される第３のコンタクトを同時に形成する工程とを有する。

さらに、前記下部電極層と前記上部電極層は異なる材料を用い、かつ前記下部電極層の材料が前記上部電極層の材料よりもエッチングレートが大きいことが好ましく、前記上部電極層が白金またはイリジウムであることが好ましい。さらに、前記下部電極層が窒化タンタル、タンタル、窒化チタン、窒化チタンアルミニウムのいずれかであることが好ましい。

さらに、上部電極が難エッチング材料であるため、第２のコンタクトおよび第３のコンタクトを形成する際の絶縁層のエッチングレートより上部電極のエッチングレートが小さく、配線層と上部電極を接続する第２のコンタクトと、第２のコンタクトより深い配線層とトランジスタを接続する第３のコンタクトを同時に形成しても上部電極のエッチング量は非常に少ない。そのため、第２のコンタクトと第３のコンタクトを同時に形成することが可能であり、工程を簡略化することが可能である。

本発明の不揮発性記憶素子は、下部電極と、前記下部電極より上方に形成された上部電極と、前記下部電極と前記上部電極との間に介在させ、前記下部電極および前記上部電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記上部電極と前記下部電極は異なる材料からなり、かつ、前記下部電極のエッチングレートが前記上部電極のエッチングレートより大きい材料からなることを有する。

さらに、前記上部電極が白金またはイリジウムからなることが好ましく、さらに、前記下部電極が窒化タンタル、タンタル、窒化チタン、窒化チタンアルミニウムのいずれかであることが好ましい。

このような構成にすることにより、抵抗変化層に接する上部電極接続面と抵抗変化層に接する下部電極接続面の寸法差は小さく、抵抗変化層の形状シフトが小さい安定した形状を確実に得ることができる。さらに、例えば難エッチング材料である白金またはイリジウムを電極に用いた安定した特性を有する不揮発性記憶素子を得ることができる。

本発明の不揮発性記憶装置は、半導体基板と、前記半導体基板上に形成された、互いに交差するように配列された複数のワード線および複数のビット線、前記複数のワード線および複数のビット線の交点に対応してそれぞれ設けられた複数のトランジスタ、並びに前記複数のトランジスタに一対一で対応して設けられた複数の不揮発性記憶素子とを備え、前記不揮発性記憶素子のそれぞれは、下部電極と、前記下部電極より上方に形成された上部電極と、前記下部電極と前記上部電極との間に介在させ、前記下部電極および前記上部電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記上部電極層と前記下部電極層は異なる材料からなり、かつ、前記下部電極のエッチ
ングレートが前記上部電極のエッチングレートより大きい材料からなり、前記下部電極層および前記上部電極層と電気的に接続される前記トランジスタおよび半導体集積回路を前記基板に備えることを有する。

さらに、前記上部電極が白金またはイリジウムからなることが好ましく、前記下部電極が窒化タンタル、タンタル、窒化チタン、窒化チタンアルミニウムのいずれかであることが好ましい。

本発明の不揮発性記憶素子、不揮発性記憶装置およびそれらの製造方法によれば、工程を簡略化することが可能であり、難エッチング材料を電極として用いても、上部電極と下部電極の寸法差を小さくすることが可能であり、形状シフトが小さく安定した形状を確実に得ることができ、安定した特性を得ることができる。

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ構成要素には同じ符号を付し、説明を省略する場合がある。また、便宜上、一部が拡大されて図示される場合がある。

図１（ａ）は本発明の実施の形態に係る不揮発性記憶素子１Ａの記憶部の要部の構成を模式的に示す斜視図であり、図１（ｂ）は図１（ａ）のＩ−Ｉ´線に沿った断面を矢印方向に見た断面図である。

図１（ａ）および図１（ｂ）に示すように、本発明の不揮発性記憶素子１Ａは、下部電極３と、下部電極３の上に形成された抵抗変化層２と、抵抗変化層２の上に形成された上部電極１を備えている。抵抗変化層２としては上部電極と下部電極間に電気的パルスを印加した際に、加えるパルスを異ならせる（例えば、電圧値、電流値、パルス長など）ことで可逆的に抵抗値の変化を示すようにするため、遷移金属酸化物を用いる。例えばハフニウム酸化物、ジルコン酸化物、タンタル酸化物などを用いることができる。また、下部電極層３は窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ）などのエッチングレートが大きな材料を用い、一方、上部電極層１は白金（Ｐｔ）、イリジウム（Ｉｒ）などのエッチングレートが小さな材料を用いる。

図２は、本発明の実施の形態に係る不揮発性記憶素子１Ａを搭載した不揮発性記憶装置１０Ａの断面図である。なお、通常の場合、基板上には多数の記憶素子が形成されるが、図面の簡略化のため、ここでは１個の記憶素子のみが図示されている。また、理解を容易にするために、一部を拡大して示している。

図２に示すように、本実施の形態の不揮発性記憶装置１０Ａは、基板１１上にワード線と接続されるゲート層（ゲート電極）１３と、ソース層またはドレイン層１２が形成されており、そのソース層またはドレイン層１２と接続する第１のコンタクト１５が第１の絶縁層１４を貫通するように形成されている。その第１のコンタクト１５には不揮発性記憶素子１Ａの下部電極３が接続するように形成されている。すなわち、第１のコンタクト１５上に下部電極３、抵抗変化層２、上部電極１が形成された不揮発性記憶素子１Ａが形成されている。そして、不揮発性記憶素子１Ａを覆うように第２の絶縁層１９が形成されている。

また、第２の絶縁層１９の上面には配線パターン１８、２０が形成されている。そして、第２の絶縁層１９を貫通するように第２のコンタクト１６が形成され、第２の絶縁層１
９および第１の絶縁層１４を貫通するように第３のコンタクト１７が形成されている。この第２のコンタクト１６によって不揮発性記憶素子１Ａの上部電極１が配線パターン１８に接続され、第３のコンタクト１７によってソース層またはドレイン層１２が配線パターン２０に接続されている。配線パターン１８、２０を覆うように第２の絶縁層１９上に第３の絶縁層２１が形成され、第３の絶縁層２１を貫通するように配線パターン２０に接続する第４のコンタクト２２が形成されている。この第４のコンタクト２２に接続すように第３の絶縁層２１上にビット線となる配線パターン２３が形成されている。

以上のように構成された不揮発性記憶素子１Ａおよび不揮発性記憶装置１０Ａの動作を以下に説明する。

この不揮発性記憶素子１Ａにおいては、下部電極３と上部電極１との間に第１の所定の電気的パルス（電流パルス又は電圧パルス）を印加する。この場合、下部電極３と上部電極１との間に配されている抵抗変化層２にこの電気的パルスが印加されることになる。これにより、この抵抗変化層２が第１の所定の抵抗値となり、その状態を維持する。そして、この状態において、下部電極３と上部電極１との間に第２の所定の電気的パルスを印加すると、抵抗変化層２の抵抗値が第２の所定の抵抗値となり、その状態を維持する。

ここで、第１の所定の抵抗値と第２の所定の抵抗値とを、例えば２値データの２つの値にそれぞれ対応させる。その結果、第１又は第２の所定の電気的パルスを抵抗変化層２に印加することにより、不揮発性記憶素子１Ａに２値データを書き込むことができる。また、不揮発性記憶素子１Ａに対し、抵抗変化層２の抵抗値が変化しないような電圧又は電流を供給して、その抵抗値を検出することにより、不揮発性記憶素子１Ａに書き込まれた２値データを読み出すことができる。

このように下部電極３と上部電極１との間に配されている抵抗変化層２が、記憶部として機能することになる。

この不揮発性記憶装置１０Ａにおいては、ゲート層１３、ソース層またはドレイン層１２からなるトランジスタ（電圧または電流供給スイッチ）に不揮発性記憶素子１Ａが接続されている。このトランジスタにより制御された電圧または電流を不揮発性記憶素子１Ａに印加することで、上述したような不揮発性記憶素子１Ａに２値のデータを書き込むことができる。さらに不揮発性記憶素子１Ａに所定の電圧または電流を印加することで、書き込まれた２値のデータを読み出すことができる。以下、上述した本発明の実施の形態に係る不揮発性記憶素子１Ａおよび不揮発性記憶装置１０Ａの製造方法について説明する。

図３（ａ）から（ｃ）、および図４（ａ）（ｂ）は本発明の実施の形態に係る不揮発性記憶素子１Ａおよび不揮発性記憶装置１０Ａの製造方法の工程を示す断面図である。

まず、図３（ａ）に示す工程において、従来の半導体プロセスを用いて基板１１上にゲート層１３、ソース層およびドレイン層１２を形成後、これらの上に第１の絶縁層１４を形成する。そして、第１の絶縁層１４を貫通してソース層またはドレイン層１２と接続する第１のコンタクト１５を形成する。

次に、図３（ｂ）に示す工程において、第１のコンタクト１５を覆うように第１の絶縁層１４上に、不揮発性記憶素子１Ａを構成する下部電極層３、抵抗変化層２、上部電極層１をこの順に形成する。なお、ここでは、所定のパターン形状にエッチングされた状態だけではなく、成膜した状態をも含めて、下部電極層３、抵抗変化層２および上部電極層１と呼んでいる。抵抗変化層２としては上部電極と下部電極間に電気的パルスを印加した際に、加えるパルスを異ならせる（例えば、電圧値、電流値、パルス長など）ことで可逆的
に抵抗値の変化を示すようにするため、遷移金属酸化物を用いる。例えばハフニウム酸化物、ジルコン酸化物、タンタル酸化物などを用いることができる。また、下部電極層３はＴａＮ、Ｔａ、ＴｉＮ、ＴｉＡｌＮなどのエッチングレートが大きな材料を用い、一方、上部電極層１はＰｔ、Ｉｒなどのエッチングレートが小さな材料を用いる。具体的には、下部電極層３としてＴａＮを５０ｎｍ堆積し、抵抗変化層２としてＴａＯ_ｘ（０．８≦ｘ≦１．９）を３０ｎｍ堆積し、上部電極層１としてＰｔを８０ｎｍ堆積させる。

次に、図３（ｃ）に示す工程において、通常の露光プロセス及び現像プロセスによって、第１のコンタクト１５の上方に、所定の形状パターンにレジスト膜２４を形成する。

次に、図４（ａ）に示す工程において、ドライエッチングプロセスにより上部電極層１、抵抗変化層２および下部電極層３をエッチングにより所定の形状パターンに形成する。このとき、図３（ｂ）の工程で説明したように、下部電極層３はＴａＮ、Ｔａ、ＴｉＮ、ＴｉＡｌＮなどのエッチングレートが大きな材料を用い、上部電極層１はＰｔ、Ｉｒなどのエッチングレートが小さな材料を用いているので、下部電極層３および抵抗変化層２はほぼ垂直にエッチングされるが、上部電極層１はエッチングされにくいため、テーパー形状にエッチングされが、エッチングされた上部電極１がマスクとなるため、抵抗変化層２の上面側で接している上部電極１の接触面積と、抵抗変化層２の下面側で接している下部電極３の接触面積はほぼ同じとなる。このように、上部電極層１と下部電極層３とで電極材料を異ならせて、下部電極層のエッチングレートを大きな材料とし、上部電極層のエッチングレートを小さな材料として、１つのマスクでこれらの上下電極層および抵抗変化層をエッチングすることが本発明の特徴である。本工程での具体例を示すと、ＡｒとＣｌとＯ_２の混合ガスを用いて上部電極層１のＰｔおよび抵抗変化層２のＴａＯ_ｘをエッチングし、さらにＡｒとＣｌとＣＨＦ_３の混合ガスを用いて下部電極層３のＴａＮをエッチングする。この際、ＴａＮのエッチングレートはＰｔのエッチングレートの約６倍以上である。このため、上部電極層１のＰｔは、上部電極層１のＰｔおよび抵抗変化層２のＴａＯ_ｘをエッチングする工程で、図４（ａ）に示すように上部電極１のＰｔが若干の台形（テーパ）形状となるが、下部電極層３のＴａＮについてはほとんど垂直にエッチングすることができ、上部電極１のＰｔと抵抗変化層２のＴａＯ_ｘが接する接触領域の寸法と下部電極３のＴａＮと抵抗変化層２のＴａＯ_ｘが接する接触領域の寸法差を小さくすることができる。

次に、図４（ｂ）に示す工程において、不揮発性記憶素子１Ａを覆うように第２の絶縁層１９を形成する。そして、第２の絶縁層１９を貫通し、不揮発性記憶素子１Ａの上部電極層１と接続する第２のコンタクト１６、および第２の絶縁層１９および第１の絶縁層１４を貫通し、ソース層またはドレイン層１２と接続する第３のコンタクト１７を同時に形成する。次に、第２の絶縁層１９の上面に第２のコンタクト１６および第３のコンタクト１７にそれぞれ接続される配線パターン１８および配線パターン２０を形成する。本工程での具体例としては、高さ６００ｎｍの第２のコンタクト１６と高さ１０８０ｎｍの第３のコンタクト１７を同時に形成しても、第２のコンタクト１６が接続する上部電極層１のＰｔのエッチング量は１０ｎｍ以下であるため、第２のコンタクト１６と第３のコンタクト１７を同時に形成することができる。

次に、図５に示す工程において、配線パターン１８、２０を覆うように第３の絶縁層２１を形成する。そして、第３の絶縁層２１を貫通して配線パターン２０に接続するように第４のコンタクト２２を形成し、第３の絶縁層２１上に第４のコンタクト２２と接続するように配線パターン２３が形成される。

このようにして、不揮発性記憶素子１Ａが搭載された不揮発性記憶装置１０Ａが製造される。この不揮発性記憶素子１Ａを用いて、例えば１トランジスタ／１不揮発性記憶素子
の構成からなる不揮発性記憶装置を作製することができる。

このような製造方法にて本実施形態の不揮発性記憶素子を作製することにより、抵抗変化層２と接する上部電極１の接触領域（接触面積）の寸法と抵抗変化層２と接する下部電極３の接触領域（接触面積）の寸法差が小さいため、抵抗変化に必要な電圧および電流を安定して印加することが可能な不揮発性記憶素子１Ａを得ることができる。そのため、抵抗変化について安定的な特性を有する不揮発性記憶装置１０Ａが得られる。

なお、本実施の形態の場合には、従来の不揮発性記憶素子の記憶部を製造する場合のプロセスをほとんど変更せずに適用することができるため、より高性能で、安価な不揮発性記憶素子および不揮発性記憶装置を安定して得ることができる。

なお、下部電極層３にＴａを用いた場合は、下部電極層３をエッチングする際のＴａのエッチングレートは、下部電極層３にＴａＮを用いた場合のエッチングレートとほぼ同等である。さらに下部電極層３にＴｉＮまたはＴｉＡｌＮを用いた場合は、下部電極層３をエッチングする際のＴｉＮまたはＴｉＡｌＮのエッチングレートは、Ｐｔのエッチングレートの約３倍以上である。

また、上部電極層１にＩｒを用いた場合でも、上述のような下部電極層３に対して上部電極層１にＰｔを用いた場合とほぼ同様のエッチングレートを得ることができる。このため、上部電極層１にＩｒを用いても同様の効果を得ることができ、さらに下部電極層３にＴａ、ＴｉＮ、ＴｉＡｌＮを用いても同様の効果を得ることができる。

本発明の不揮発性記憶素子および不揮発性記憶装置は、高速動作が可能で、しかも安定した書き換え特性を有しており、デジタル家電、メモリーカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性記憶素子および不揮発性記憶装置等として有用である。

（ａ）は本発明の実施の形態に係る不揮発性記憶素子の記憶部の要部の構成を模式的に示す斜視図、（ｂ）は同図（ａ）のＩ−Ｉ´線に沿った断面を矢印方向に見た断面図本発明の実施の形態に係る不揮発性記憶素子を搭載した不揮発性記憶装置の具体的な構成を示す断面図（ａ）から（ｃ）は本発明の実施の形態に係る不揮発性記憶装置の製造方法の工程を示す断面図（ａ）、（ｂ）は本発明の実施の形態に係る不揮発性記憶装置の製造方法の工程を示す断面図は本発明の実施の形態に係る不揮発性記憶装置の製造方法の工程を示す断面図従来例における不揮発性記憶素子の構成を示す要部断面図従来例の製造方法における不揮発性記憶素子の構成を示す要部断面図

符号の説明

１Ａ不揮発性記憶素子
１上部電極層
２抵抗変化層
３下部電極層
１０Ａ不揮発性記憶装置
１１基板
１２ソースおよびドレイン層
１３ゲート層
１４第１の絶縁層
１５第１のコンタクト
１６第２のコンタクト
１７第３のコンタクト
１８配線パターン
１９第２の絶縁層
２０配線パターン
２１第３の絶縁層
２２第４のコンタクト
２３配線パターン
２４レジストマスク

Claims

下部電極と、前記下部電極より上方に形成された上部電極と、前記下部電極と前記上部電極との間に介在させ、前記下部電極および前記上部電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備えた不揮発性記憶素子の製造方法において、
下部電極層、抵抗変化層、上部電極層、マスク層をこの順に堆積させる工程と、
前記マスク層を所定の形状に形成する工程と、
前記所定の形状に形成された前記マスク層をマスクとして前記上部電極層、前記抵抗変化層、前記下部電極層をエッチングし、所定の形状を有した上部電極と抵抗変化層と下部電極からなる不揮発性記憶素子を形成するエッチング工程とを有し、
前記下部電極層をエッチングする際の前記下部電極層のエッチングレートが前記上部電極層に対するエッチングレートより大きいことを特徴とする不揮発性記憶素子の製造方法。
前記下部電極層と前記上部電極層は異なる材料を用い、かつ前記下部電極層の材料が前記上部電極層の材料よりもエッチングレートが大きいことを特徴とする請求項１に記載の不揮発性記憶素子の製造方法。
前記上部電極が白金またはイリジウムであることを特徴とする請求項１または２に記載に不揮発性記憶素子の製造方法。
前記下部電極が窒化タンタル、タンタル、窒化チタン、窒化チタンアルミニウムのいずれかであることを特徴とする請求項１から３のいずれかに記載の不揮発性記憶素子の製造方法。
半導体基板と、前記半導体基板上に形成された、互いに交差するように配列された複数のワード線および複数のビット線、前記複数のワード線および複数のビット線の交点に対応してそれぞれ設けられた複数のトランジスタ、並びに前記複数のトランジスタに一対一で対応して設けられた複数の不揮発性記憶素子とを備えた不揮発性記憶装置の製造方法において、
前記不揮発性記憶素子のそれぞれは、下部電極と、前記下部電極より上方に形成された上部電極と、前記下部電極と前記上部電極との間に介在させ、前記下部電極および前記上部電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、
前記基板上にトランジスタおよび半導体回路を形成する工程と、
前記基板上および前記トランジスタを覆うように第１の絶縁層を形成する工程と、
前記基板上に形成された前記第１の絶縁層に第１のコンタクトを形成する工程と、
前記第１のコンタクトを覆い、前記下部電極層、前記抵抗変化層、前記上部電極層、マスク層をこの順に堆積させる工程と、
前記マスク層を所定の形状に形成する工程と、
前記所定の形状に形成された前記マスク層をマスクとして前記上部電極層、前記抵抗変化層、前記下部電極をエッチングし、所定の形状からなる上部電極と抵抗変化層と下部電極からなる不揮発性記憶素子を形成するエッチング工程とを有し、
前記下部電極層をエッチングする際の前記下部電極層のエッチングレートが前記上部電極層に対するエッチングレートより大きいことを有し、
前記不揮発性記憶素子覆うように、前記第１の層間絶縁層上に第２の絶縁層を形成する工程と、
前記上部電極層に接続される第２のコンタクトと、前記トランジスタまたは前記半導体回路に接続される第３のコンタクトを同時に形成する工程とを
有することを特徴とする不揮発性記憶装置の製造方法。
前記下部電極層と前記上部電極層は異なる材料を用い、かつ前記下部電極層の材料が前記上部電極層の材料よりもエッチングレートが大きいことを特徴とする請求項５に記載の不揮発性記憶装置の製造方法。
前記上部電極層が白金またはイリジウムであることを特徴とする請求項５または６に記載に不揮発性記憶装置の製造方法。
前記下部電極層が窒化タンタル、タンタル、窒化チタン、窒化チタンアルミニウムのいずれかであることを特徴とする請求項５または６に記載の不揮発性記憶装置の製造方法。
下部電極と、
前記下部電極より上方に形成された上部電極と、
前記下部電極と前記上部電極との間に介在させ、前記下部電極および前記上部電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、
前記上部電極と前記下部電極は異なる材料からなり、かつ、前記下部電極のエッチングレートが前記上部電極のエッチングレートより大きい材料からなる
ことを特徴とする不揮発性記憶素子。
前記上部電極が白金またはイリジウムからなることを特徴とする請求項９に記載の不揮発性記憶素子。
前記下部電極が窒化タンタル、タンタル、窒化チタン、窒化チタンアルミニウムのいずれかであることを特徴とする請求項９または１０に記載の不揮発性記憶素子。
半導体基板と、前記半導体基板上に形成された、互いに交差するように配列された複数のワード線および複数のビット線、前記複数のワード線および複数のビット線の交点に対応してそれぞれ設けられた複数のトランジスタ、並びに前記複数のトランジスタに一対一で対応して設けられた複数の不揮発性記憶素子とを備え、
前記不揮発性記憶素子のそれぞれは、下部電極と、前記下部電極より上方に形成された上部電極と、前記下部電極と前記上部電極との間に介在させ、前記下部電極および前記上部電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、
前記上部電極層と前記下部電極層は異なる材料からなり、かつ、前記下部電極のエッチングレートが前記上部電極のエッチングレートより大きい材料からなり、
前記下部電極層および前記上部電極層と電気的に接続される前記トランジスタおよび半導体集積回路を前記基板に備えることを特徴とする不揮発性記憶装置。
前記上部電極が白金またはイリジウムからなることを特徴とする請求項１２に記載の不揮発性記憶装置。
前記下部電極が窒化タンタル、タンタル、窒化チタン、窒化チタンアルミニウムのいずれかであることを特徴とする請求項１２または１３に記載の不揮発性記憶装置。