JP2010080572A - Electronic equipment - Google Patents
Electronic equipment Download PDFInfo
- Publication number
- JP2010080572A JP2010080572A JP2008245348A JP2008245348A JP2010080572A JP 2010080572 A JP2010080572 A JP 2010080572A JP 2008245348 A JP2008245348 A JP 2008245348A JP 2008245348 A JP2008245348 A JP 2008245348A JP 2010080572 A JP2010080572 A JP 2010080572A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- heat
- diffusion layer
- layers
- heating element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、多層基板の一面上に発熱素子を設けてなる電子装置に関し、特に発熱素子の放熱性の向上に関する。 The present invention relates to an electronic device in which a heating element is provided on one surface of a multilayer substrate, and more particularly to improvement in heat dissipation of the heating element.
従来より、この種の電子装置としては、樹脂、セラミックなどよりなる複数の層が積層されてなる多層基板と、この多層基板の一面上に設けられた発熱素子と、を備え、さらに、多層基板の内部にヒートシンクを設け、ヒートシンクと発熱素子とを放熱ビアによって熱的に接続して、発熱素子の放熱を図るようにしたものが提案されている(たとえば、特許文献1参照)。
しかしながら、従来のヒートシンクを内蔵する多層基板では、多層基板の個々の層の厚さに比べて、ヒートシンクの厚さが大きく、基板内部において電気的な配線やビアを配置するためのスペースが、ヒートシンクによって制約を受けてしまう。また、ヒートシンクによって多層基板の厚さが大きくなることも避けがたい。 However, in a multilayer board incorporating a conventional heat sink, the thickness of the heat sink is larger than the thickness of each layer of the multilayer board, and the space for arranging electrical wiring and vias inside the board Will be limited by. In addition, it is unavoidable that the thickness of the multilayer substrate is increased by the heat sink.
本発明は、上記問題に鑑みてなされたものであり、多層基板の一面上に発熱素子を設けてなる電子装置において、多層基板を構成する個々の層に比べて厚いヒートシンクを多層基板に内蔵させることなく、発熱素子の放熱を適切に行うことを目的とする。 The present invention has been made in view of the above problems, and in an electronic device in which a heating element is provided on one surface of a multilayer substrate, a thick heat sink is incorporated in the multilayer substrate as compared to individual layers constituting the multilayer substrate. It aims at performing the heat dissipation of a heat generating element appropriately.
上記目的を達成するため、請求項1に記載の発明では、多層基板(10)の一面(11)上に発熱素子(20)を設けてなる電子装置において、多層基板(10)の内部にて隣り合う層(1〜6)の間には、熱伝導性を有し且つ個々の層(1〜6)よりも薄い熱拡散層(15)が設けられており、多層基板(10)の内部には、層(1〜6)の積層方向に延びるように設けられ発熱素子(20)と熱拡散層(15)とを熱的に接続する放熱ビア(14)が設けられていることを特徴とする。 In order to achieve the above object, according to the first aspect of the present invention, in an electronic device in which a heating element (20) is provided on one surface (11) of a multilayer substrate (10), the interior of the multilayer substrate (10) is provided. Between adjacent layers (1-6), a thermal diffusion layer (15) having thermal conductivity and thinner than the individual layers (1-6) is provided, and the inside of the multilayer substrate (10) Is provided with a heat dissipation via (14) provided so as to extend in the stacking direction of the layers (1-6) and thermally connecting the heat generating element (20) and the heat diffusion layer (15). And
それによれば、多層基板(10)の内部において、隣り合う層の間に、熱伝導性を有し且つ個々の層(1〜6)よりも薄い熱拡散層(15)を設け、この熱拡散層(15)と発熱素子(20)とを放熱ビア(14)によって熱的に接続しているから、従来のように厚いヒートシンクを多層基板(10)に内蔵させることなく、発熱素子(20)の放熱を適切に行うことができる。 According to this, in the multilayer substrate (10), a thermal diffusion layer (15) having thermal conductivity and thinner than the individual layers (1 to 6) is provided between adjacent layers, and this thermal diffusion is performed. Since the layer (15) and the heat generating element (20) are thermally connected by the heat dissipation via (14), the heat generating element (20) can be formed without incorporating a thick heat sink into the multilayer substrate (10) as in the prior art. Can be appropriately radiated.
ここで、請求項2に記載の発明のように、放熱ビア(14)を、熱拡散層(15)から多層基板(10)の一面(11)とは反対側の他面(12)にて外部に露出しているものとすれば、熱拡散層(15)からの熱を、放熱ビア(14)を介して外部に効率的に逃がすことができるので、放熱性が向上する。
Here, as in the invention described in
また、請求項3に記載の発明のように、熱拡散層(15)は、その平面方向の熱伝導率が金属よりも高いものであることが好ましく、発熱素子(20)の熱を多層基板(10)の平面方向に広く逃がすことが可能となる。 Further, as in the invention described in claim 3, it is preferable that the thermal diffusion layer (15) has a higher thermal conductivity in the plane direction than that of the metal, and the heat of the heating element (20) is transferred to the multilayer substrate. It becomes possible to escape widely in the plane direction of (10).
この場合、請求項4に記載の発明のように、熱拡散層(15)としては、グラファイトシートまたはカーボンファイバーまたはカーボンナノチューブにより構成されているものにできる。 In this case, as in the invention described in claim 4, the thermal diffusion layer (15) can be made of a graphite sheet, carbon fiber, or carbon nanotube.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置100の概略断面構成を示す図である。本実施形態の半導体装置100は、大きくは、多層基板10と、多層基板10の一面11上に設けられた発熱素子20と、を備えて構成されている。
(First embodiment)
FIG. 1 is a diagram showing a schematic cross-sectional configuration of an
多層基板10は、ポリイミドや液晶ポリマーなどの樹脂や、アルミナなどのセラミックなどよりなる複数の層1〜6が積層されてなる配線基板である。この多層基板10は、一般的な樹脂やセラミックの多層配線基板と同様に、層1〜6を積層したものを熱プレスすることにより製造される。個々の層1〜6の厚さは、一般のものと同様、たとえば数十〜数百μm程度である。
The
発熱素子20は、作動時に自身が発熱する電気的な素子であり、たとえば一般的な半導体プロセスよりなるシリコン半導体などよりなるICチップやトランジスタ素子などのチップである。
The
ここで、多層基板10の内部には、一般的な多層配線基板と同様に、発熱素子20から信号を取り出すための電気配線13が形成されている。この電気配線13は一般のものと同様、各層1〜6の層間に位置し所望のパターンに形成された層間配線と、個々の層1〜6を貫通して設けられ各層間配線を電気的に接続するビアとにより構成されている。
Here, an
上記層間配線は、パターニングされたCuなどの金属箔や印刷された導体ペーストなどよりなり、上記ビアは、層1〜6を貫通する貫通穴に充填されて硬化された金属ペーストやメッキなどよりなる。 The interlayer wiring is made of a patterned metal foil such as Cu or a printed conductor paste, and the via is made of a metal paste or plating filled in a through hole penetrating the layers 1 to 6 and cured. .
そして、電気配線13は、多層基板10の一面11に引き回され、はんだボール30を介して発熱素子20と電気的に接続されている。また、電気配線13は、多層基板10の一面11とは反対側の他面12に引き回され、当該他面12にて外部の部材と電気的に接続されるようになっている。
The
次に、電子装置100における放熱構成について述べる。まず、多層基板10の内部には、各層1〜6の積層方向に延びるように放熱ビア14が設けられている。この放熱ビア14は、多層基板10の一面11から他面12に各層1〜6を貫通するもので、一般的なものと同様に、当該各層1〜6を貫通する穴に充填された導体ペーストやメッキなどよりなる。
Next, a heat dissipation configuration in the
そして、多層基板10の一面11では、はんだボール30を介して発熱素子20と放熱ビア14とが熱的に接続されている。また、放熱ビア14は、多層基板10の他面12にて外部に露出し、外部の部材と熱的に接続されるようになっている。それにより、発熱素子20に発生する熱は、放熱ビア14を介して多層基板10の他面12側から外部へと逃がされるようになっている。
On the one
さらに、本実施形態の放熱構成として、熱伝導性を有する熱拡散層15が多層基板10の内部に設けられている。この熱拡散層15は、隣り合う層1〜6の間すなわち層間に設けられ、その厚さは個々の層1〜6よりも薄いものである。具体的には、熱拡散層15は、上記電気配線13としての層間配線と同様の製法により形成され、その厚さも当該層間配線と同程度、たとえば、数十μm程度の厚さである。
Furthermore, as a heat dissipation configuration of this embodiment, a
この熱拡散層15は当然ながら層1〜6よりも熱伝導率に優れたものであるが、銅やアルミなどの熱伝導性に優れた金属または当該金属と同等以上の材料よりなる。熱拡散層15を当該金属により構成する場合には、ペーストや箔、メッキなどにより形成する。
The
また、熱拡散層15を構成する当該金属と同等以上の材料とは、具体的にはグラファイトシート、カーボンファイバー、カーボンナノチューブなどである。これらの材料の場合、これら材料をシート状に成形し、そのシートを、電気配線13や放熱ビア14が形成された層1〜6とともに積層すればよい。
In addition, the material equivalent to or more than the metal constituting the
そして、これらの材料よりなる熱拡散層15は、その平面方向(つまり熱拡散層15の層面に平行な方向)の熱伝導率が金属よりも高いものとなる。たとえば、金属よりなる層の平面方向への熱伝導率が、せいぜい400W/mK以下であるのに対し、グラファイトシートよりなる熱拡散層15の場合、その平面方向の熱伝導率は、1000W/mK以上にもなる。
And the heat |
そして、ここでは、熱拡散層15は、複数の層1〜6の積層方向の真ん中あたりの層間に設けられており、多層基板10の厚さ方向に延びる、すなわち一面11から他面12に延びる放熱ビア14の途中に、熱拡散層15が介在され放熱ビア14に熱的に接続された形となっている。
Here, the
放熱ビア14と熱拡散層15との熱的接続は、熱圧着などにより容易に実現される。それによって、本実施形態では、多層基板10の一面11上に位置する発熱素子20に発生する熱が、放熱ビア14→熱拡散層15→放熱ビア14を介して多層基板10の他面12側から外部へと逃がされるという、放熱経路が構成されている。
The thermal connection between the heat dissipation via 14 and the
さらに言うならば、図1において、発熱素子20の熱は、多層基板10の一面11寄りの放熱ビア14を介して発熱素子20の直下に向かって伝わり、熱拡散層15にて基板平面方向に拡がっていき、さらに多層基板10の他面12寄りの放熱ビア14から外部に逃がされるようになっている。
Further, in FIG. 1, the heat of the
なお、図1に示される例では、6層の層1〜6における一面11側から3番目の層3と4番目の層4との層間に、熱拡散層15が1層、設けられているが、熱拡散層15は、それ以外の層間に設けられていてもかまわない。その場合にも、放熱ビア14を介して各熱拡散層15について放熱経路が構成されることは同様である。
In the example shown in FIG. 1, one
また、本実施形態では、熱拡散層15は多層基板10の内部にて発熱素子20の直下、つまり発熱素子20を多層基板10に投影した領域に設けられている。そして、熱拡散層15の平面サイズが、発熱素子20の平面サイズよりも大きいものとされている。たとえば発熱素子20が矩形板状のチップである場合、熱拡散層15は、それよりも一回り大きな矩形の層とされる。
In the present embodiment, the
そのため、本実施形態では、図1に示されるように、熱拡散層15よりも発熱素子20側つまり多層基板10の一面11側に位置する放熱ビア14に比べて、熱拡散層15よりも多層基板10の他面12側に位置する放熱ビア14の方が、本数が多く、配置領域も広くなっている。そのため、平面方向に高い熱伝導率を有するという熱拡散層15の特性を活かして、効率的な放熱が可能となる。
Therefore, in the present embodiment, as shown in FIG. 1, the multilayer structure is larger than the
次に、本電子装置100の製造方法について述べる。まず、各層1〜6において、電気配線13、放熱ビア14を形成しておく。また、熱拡散層15がペーストよりなる場合には、熱拡散層15が位置する層に熱拡散層15を印刷などにより予め配置しておき、熱拡散層15がシートや箔などによりなる場合には、熱拡散層15が位置する層に予め貼り付けておく。
Next, a method for manufacturing the
そして、これら層1〜6を位置あわせして積層し、これを所定の熱と圧力をもって一括してプレスする。それにより、各層1〜6同士が熱圧着などにより接合され、多層基板10ができあがる。
And these layers 1-6 are aligned and laminated | stacked, and this is pressed collectively with a predetermined | prescribed heat and pressure. Thereby, each layer 1-6 is joined by thermocompression bonding etc., and the
その後は、一般の方法により多層基板10の一面11に、はんだボール30を介して発熱素子20を接続する。こうして、本実施形態の電子装置100ができあがる。この電子装置100は、たとえば、はんだなどを介して、図示しない外部の部材に接続されて使用される。
Thereafter, the
ところで、本実施形態によれば、多層基板10の内部にて、隣り合う層3、4の間に、熱伝導性を有し且つ個々の層1〜6よりも薄い熱拡散層15を設け、この熱拡散層15と発熱素子20とを放熱ビア14によって熱的に接続しているから、従来のように厚いヒートシンクを多層基板10に内蔵させることなく、発熱素子20の放熱を適切に行うことができる。その結果、多層基板10における電気配線13の設置スペースの制約が低減される。
By the way, according to the present embodiment, the
また、放熱ビア14は多層基板10の他面12に露出していなくてもよいが、本実施形態では、放熱ビア14を、熱拡散層15から多層基板10の他面12にて外部に露出しているので、発熱素子10から熱拡散層15に伝わる熱を、放熱ビア14を介して外部に効率的に逃がすことができる。
Further, although the heat dissipation via 14 may not be exposed on the
(第2実施形態)
図2は、本発明の第2実施形態に係る電子装置の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、多層基板10の一面11側における発熱素子20と熱拡散層15との熱的接続構成が相違するものであり、ここでは、その相違点を中心に述べることとする。なお、図2では、電気配線13を省略してあるが、本実施形態においても上記第1実施形態と同様の電気配線13が設けられている。
(Second Embodiment)
FIG. 2 is a diagram showing a schematic cross-sectional configuration of an electronic device according to the second embodiment of the present invention. The present embodiment is different from the first embodiment in the thermal connection configuration of the
上記第1実施形態では、発熱素子20と熱拡散層15とは、複数個のはんだボール30、複数個の放熱ビア14を介して熱的に接続されていたが、図2に示されるように、本実施形態では、これらはんだボール30および放熱ビア14に代えて、1つの大きな金属部材40を介して、発熱素子20と熱拡散層15とを熱的に接続している。
In the first embodiment, the
この場合、多層基板10の一面11から熱拡散層15に到達する開口部を、プレスや切削、エッチングなどの穴あけ加工により形成し、その開口部に、はんだなどの金属ペーストや銅やアルミなどのブロックを充填することにより、当該充填物を金属部材40として構成すればよい。
In this case, an opening that reaches the
そして、本実施形態によれば、発熱素子20に発生する熱は、金属部材40→熱拡散層15→放熱ビア14を介して多層基板10の他面12側から外部へと逃がされるという、放熱経路が構成される。それにより、本実施形態においても、従来のように厚いヒートシンクを多層基板10に内蔵させることなく、発熱素子20の放熱を適切に行うことができる。
According to this embodiment, the heat generated in the
(第3実施形態)
図3は、本発明の第3実施形態に係る電子装置の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、多層基板10をインターポーザとしたところが相違するものである。なお、図3では、電気配線13を省略してあるが、本実施形態においても上記第1実施形態と同様の電気配線13が設けられている。
(Third embodiment)
FIG. 3 is a diagram showing a schematic cross-sectional configuration of an electronic device according to the third embodiment of the present invention. The present embodiment is different from the first embodiment in that the
図3に示されるように、本実施形態の電子装置は、インターポーザとしての多層基板10を介して、発熱素子20を回路基板50に搭載してなる構成を有する。このインターポーザは、たとえば発熱素子20のランドピッチと回路基板50のランドピッチとが対応しない場合に、両部材のランドピッチを合わせるべく再配線する部材であり、多層基板として構成されている。
As shown in FIG. 3, the electronic device of the present embodiment has a configuration in which the
本実施形態では、インターポーザとしての多層基板10は、上記第1実施形態の多層基板と同様の構成であり、当該多層基板10の他面12に露出する電気配線13、放熱ビア14がそれぞれ、はんだボール30を介して、回路基板50に電気的、熱的に接続されている。
In the present embodiment, the
それにより、本実施形態では、発熱素子20に発生する熱は、放熱ビア14→熱拡散層15→放熱ビア14を介して多層基板10の他面12側から外気および回路基板50へ逃がされるという、放熱経路が構成される。
Accordingly, in the present embodiment, heat generated in the
そして、本実施形態においても、従来のように厚いヒートシンクを多層基板10に内蔵させることなく、発熱素子20の放熱を適切に行うことができる。また、本実施形態の多層基板10について、上記第2実施形態と同様の構成を採用してもよい。
Also in the present embodiment, it is possible to appropriately dissipate heat from the
(第4実施形態)
図4(a)、(b)、(c)は、本発明の第4実施形態に係る電子装置の第1の例、第2の例、第3の例を示す概略断面図である。なお、図4(a)〜(c)においても、電気配線13を省略してあるが、本実施形態では上記同様の電気配線13が設けられている。
(Fourth embodiment)
4A, 4B, and 4C are schematic cross-sectional views illustrating a first example, a second example, and a third example of an electronic device according to a fourth embodiment of the present invention. 4A to 4C, the
本実施形態は、上記第1実施形態に比べて、多層基板10を一部変形し、金属層7を含む多層基板10としたものである。具体的には、多層基板10における発熱素子20が搭載されている一面11側から熱拡散層15までの部分の構成は、上記第1実施形態と同様であるが、多層基板10における熱拡散層15から他面12までの部分を金属層7に置き換えたものである。
In the present embodiment, a part of the
つまり、多層基板10としては、配線基板として各配線部分の電気的な独立が確保されるならば、多層基板10を構成する層として、樹脂やセラミック以外にも金属を用いてもかまわない。
That is, as the
そして、本実施形態では、多層基板10の他面12を、銅やアルミなどの金属よりなる金属層7により構成し、この金属層7に対して熱拡散層15を熱的に接続させている。ここで、金属層7と熱拡散層15との熱的接続は、図4(a)では、放熱ビア14を介して行われているが、図4(b)、(c)のように、金属層7に突起を設けるなどにより直接接触により行ってもよい。
In this embodiment, the
この金属層7は、他の層と一括して熱プレスすることにより一体化される。本実施形態によれば、熱拡散層15から金属層7を介した外部への放熱が可能となり、放熱性の向上が期待される。また、本実施形態は、上記した各実施形態における多層基板10に適用が可能である。
The
(第5実施形態)
図5は、本発明の第5実施形態に係る電子装置の概略断面構成を示す図である。なお、本実施形態は参考例であるが、上記各実施形態に示した熱拡散層15と従来のヒートシンク60とを兼用した放熱経路を構成したものである。
(Fifth embodiment)
FIG. 5 is a diagram showing a schematic cross-sectional configuration of an electronic device according to the fifth embodiment of the present invention. Although the present embodiment is a reference example, a heat dissipation path that combines the
図5に示されるように、本実施形態では、多層基板10の内部に従来と同様、銅やアルミなどよりなるヒートシンク60を設け、このヒートシンク60における発熱素子20側の面に熱拡散層15を貼り付けた構成としている。
As shown in FIG. 5, in the present embodiment, a
この場合、熱拡散層15に伝わった熱はヒートシンク60に放熱されるが、さらに多層基板10の内部においてヒートシンク60と多層基板の他面12との間に放熱ビア14を設け、ヒートシンク60の熱を外部に逃がすようにしてもよい。
In this case, the heat transmitted to the
(他の実施形態)
なお、多層基板10の一面11上に搭載された発熱素子20と、電気配線12および放熱ビア14との上記電気的、熱的接続は、上記はんだボール30に限定されるものではなく、たとえば、はんだボール30に代えて金や銅などよりなるバンプやボンディングワイヤなどによって行うようにしてもよい。
(Other embodiments)
Note that the electrical and thermal connection between the
また、上記各実施形態における発熱素子20から熱拡散層15を通して外部へ熱を逃がす放熱経路は、太い放熱ビア14や面積の大きな熱拡散層15を含むものであるから、放熱経路としてだけでなく、たとえば大電流配線など、発熱素子20と外部とを電気的に接続する配線として兼用してもよい。
In addition, the heat dissipation path for releasing heat from the
1〜6 層
10 多層基板
11 多層基板の一面
12 多層基板の他面
14 放熱ビア
15 熱拡散層
20 発熱素子
1 to 6
Claims (4)
前記多層基板(10)の一面(11)上に設けられた発熱素子(20)と、を備える電子装置において、
前記多層基板(10)の内部にて隣り合う前記層(1〜6)の間には、熱伝導性を有し且つ個々の前記層(1〜6)よりも薄い熱拡散層(15)が設けられており、
前記多層基板(10)の内部には、前記層(1〜6)の積層方向に延びるように設けられ前記発熱素子(20)と前記熱拡散層(15)とを熱的に接続する放熱ビア(14)が設けられていることを特徴とする電子装置。 A multilayer substrate (10) in which a plurality of layers (1-6) are laminated;
A heating element (20) provided on one surface (11) of the multilayer substrate (10),
Between the adjacent layers (1-6) inside the multilayer substrate (10), there is a thermal diffusion layer (15) having thermal conductivity and thinner than the individual layers (1-6). Provided,
A heat radiating via provided in the multilayer substrate (10) so as to extend in the stacking direction of the layers (1-6) and thermally connecting the heat generating element (20) and the heat diffusion layer (15). An electronic device comprising (14).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008245348A JP2010080572A (en) | 2008-09-25 | 2008-09-25 | Electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008245348A JP2010080572A (en) | 2008-09-25 | 2008-09-25 | Electronic equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010080572A true JP2010080572A (en) | 2010-04-08 |
Family
ID=42210708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008245348A Pending JP2010080572A (en) | 2008-09-25 | 2008-09-25 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010080572A (en) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012074497A (en) * | 2010-09-28 | 2012-04-12 | Denso Corp | Circuit board |
JP2013232511A (en) * | 2012-04-27 | 2013-11-14 | Jtekt Corp | Control device and motor unit including the same |
JP2014007323A (en) * | 2012-06-26 | 2014-01-16 | Mitsubishi Electric Corp | Semiconductor package |
JP2014086745A (en) * | 2012-10-19 | 2014-05-12 | Nippon Dempa Kogyo Co Ltd | Crystal oscillator with thermostat |
JP2014140002A (en) * | 2012-12-21 | 2014-07-31 | Canon Inc | Printed wiring board, printed circuit board and manufacturing method of printed circuit board |
EP2763512A1 (en) * | 2013-02-05 | 2014-08-06 | Tellabs Oy | A circuit board system comprising a cooling arrangement |
JP2014143238A (en) * | 2013-01-22 | 2014-08-07 | Fujitsu Ltd | Method of manufacturing heat dissipation structure |
WO2014171004A1 (en) * | 2013-04-19 | 2014-10-23 | 株式会社メイコー | Printed wiring board, manufacturing method for same, and thermally conductive body |
WO2015049807A1 (en) * | 2013-10-04 | 2015-04-09 | 株式会社日立製作所 | Server device |
TWI496517B (en) * | 2013-08-22 | 2015-08-11 | Unimicron Technology Corp | Wiring board structure |
JP2015153823A (en) * | 2014-02-12 | 2015-08-24 | 新光電気工業株式会社 | wiring board and semiconductor package |
KR20160038304A (en) * | 2014-09-30 | 2016-04-07 | 삼성전기주식회사 | Circuit board |
KR20160080826A (en) * | 2014-12-29 | 2016-07-08 | 삼성전기주식회사 | Circuit board and manufacturing method thereof |
JP2016529372A (en) * | 2013-08-28 | 2016-09-23 | イートン コーポレーションEaton Corporation | Heat resistant composition for an electrically resistive and thermally conductive circuit breaker and load center and method for preparing the same |
JP2020191410A (en) * | 2019-05-23 | 2020-11-26 | 三菱電機株式会社 | Heat dissipating device |
US11240912B2 (en) | 2019-03-11 | 2022-02-01 | Murata Manufacturing Co., Ltd. | Multilayer wiring substrate |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677281U (en) * | 1993-03-31 | 1994-10-28 | ファナック株式会社 | Multilayer printed circuit board |
WO2000079848A1 (en) * | 1999-06-21 | 2000-12-28 | Mitsubishi Denki Kabushiki Kaisha | Method for producing circuit-forming board, circuit-forming board, and carbon sheet |
JP2005277163A (en) * | 2004-03-25 | 2005-10-06 | Kyocera Corp | Wiring board |
-
2008
- 2008-09-25 JP JP2008245348A patent/JP2010080572A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677281U (en) * | 1993-03-31 | 1994-10-28 | ファナック株式会社 | Multilayer printed circuit board |
WO2000079848A1 (en) * | 1999-06-21 | 2000-12-28 | Mitsubishi Denki Kabushiki Kaisha | Method for producing circuit-forming board, circuit-forming board, and carbon sheet |
JP2005277163A (en) * | 2004-03-25 | 2005-10-06 | Kyocera Corp | Wiring board |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012074497A (en) * | 2010-09-28 | 2012-04-12 | Denso Corp | Circuit board |
JP2013232511A (en) * | 2012-04-27 | 2013-11-14 | Jtekt Corp | Control device and motor unit including the same |
JP2014007323A (en) * | 2012-06-26 | 2014-01-16 | Mitsubishi Electric Corp | Semiconductor package |
JP2014086745A (en) * | 2012-10-19 | 2014-05-12 | Nippon Dempa Kogyo Co Ltd | Crystal oscillator with thermostat |
JP2014140002A (en) * | 2012-12-21 | 2014-07-31 | Canon Inc | Printed wiring board, printed circuit board and manufacturing method of printed circuit board |
JP2014143238A (en) * | 2013-01-22 | 2014-08-07 | Fujitsu Ltd | Method of manufacturing heat dissipation structure |
US9226384B2 (en) | 2013-02-05 | 2015-12-29 | Coriant Oy | Circuit board system comprising a cooling arrangement |
EP2763512A1 (en) * | 2013-02-05 | 2014-08-06 | Tellabs Oy | A circuit board system comprising a cooling arrangement |
JP5873214B2 (en) * | 2013-04-19 | 2016-03-01 | 株式会社メイコー | Printed wiring board and manufacturing method thereof |
WO2014171004A1 (en) * | 2013-04-19 | 2014-10-23 | 株式会社メイコー | Printed wiring board, manufacturing method for same, and thermally conductive body |
JPWO2014171004A1 (en) * | 2013-04-19 | 2017-02-16 | 株式会社メイコー | Printed wiring board and manufacturing method thereof |
TWI496517B (en) * | 2013-08-22 | 2015-08-11 | Unimicron Technology Corp | Wiring board structure |
JP2016529372A (en) * | 2013-08-28 | 2016-09-23 | イートン コーポレーションEaton Corporation | Heat resistant composition for an electrically resistive and thermally conductive circuit breaker and load center and method for preparing the same |
US11286372B2 (en) | 2013-08-28 | 2022-03-29 | Eaton Intelligent Power Limited | Heat sink composition for electrically resistive and thermally conductive circuit breaker and load center and method of preparation therefor |
WO2015049807A1 (en) * | 2013-10-04 | 2015-04-09 | 株式会社日立製作所 | Server device |
JP2015153823A (en) * | 2014-02-12 | 2015-08-24 | 新光電気工業株式会社 | wiring board and semiconductor package |
KR20160038304A (en) * | 2014-09-30 | 2016-04-07 | 삼성전기주식회사 | Circuit board |
KR102253473B1 (en) * | 2014-09-30 | 2021-05-18 | 삼성전기주식회사 | Circuit board |
KR20160080826A (en) * | 2014-12-29 | 2016-07-08 | 삼성전기주식회사 | Circuit board and manufacturing method thereof |
KR102295105B1 (en) * | 2014-12-29 | 2021-08-31 | 삼성전기주식회사 | Circuit board and manufacturing method thereof |
US11240912B2 (en) | 2019-03-11 | 2022-02-01 | Murata Manufacturing Co., Ltd. | Multilayer wiring substrate |
US11871513B2 (en) | 2019-03-11 | 2024-01-09 | Murata Manufacturing Co., Ltd. | Multilayer wiring substrate |
JP2020191410A (en) * | 2019-05-23 | 2020-11-26 | 三菱電機株式会社 | Heat dissipating device |
JP7236930B2 (en) | 2019-05-23 | 2023-03-10 | 三菱電機株式会社 | Heat dissipation device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010080572A (en) | Electronic equipment | |
TWI437949B (en) | Wiring wiring provided with an electronic component, and a heat dissipation method of a wiring board provided with an electronic component | |
JP5002470B2 (en) | Package substrate | |
TWI505755B (en) | Package carrier and manufacturing method thereof | |
EP1796163B1 (en) | Semiconductor device and electronic control unit using the same | |
JP2005217225A (en) | Semiconductor device and method for manufacturing the same | |
JP2008028376A (en) | Circuit board, semiconductor module and method of manufacturing circuit board | |
JP2006073651A (en) | Semiconductor device | |
CN109427953B (en) | Heat dissipation substrate structure, manufacturing method, packaging structure and packaging method | |
JP4862871B2 (en) | Semiconductor device | |
JPH0917919A (en) | Semiconductor device | |
US20140118951A1 (en) | Interposer and package on package structure | |
JP2013532901A (en) | Heat dissipation circuit board and manufacturing method thereof | |
JP6228851B2 (en) | Wiring board, method for manufacturing wiring board | |
JP2009135391A (en) | Electronic device and method of manufacturing the same | |
JP2010062199A (en) | Circuit board | |
JP2006120996A (en) | Circuit module | |
JP4975584B2 (en) | Semiconductor device and manufacturing method of semiconductor device. | |
JP2006295119A (en) | Multilayered semiconductor device | |
JP2008243966A (en) | Printed circuit board mounted with electronic component and manufacturing method therefor | |
JP2016127256A (en) | Circuit board | |
JP6686467B2 (en) | Electronic component heat dissipation structure | |
JP5075424B2 (en) | Manufacturing method of wiring board with built-in electronic components | |
JP2009117489A (en) | Semiconductor device package and mounting substrate | |
JP2018207079A (en) | Printed wiring board and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121120 |