JP2010067349A - 発光装置及び発光装置の製造方法 - Google Patents
発光装置及び発光装置の製造方法 Download PDFInfo
- Publication number
- JP2010067349A JP2010067349A JP2008229626A JP2008229626A JP2010067349A JP 2010067349 A JP2010067349 A JP 2010067349A JP 2008229626 A JP2008229626 A JP 2008229626A JP 2008229626 A JP2008229626 A JP 2008229626A JP 2010067349 A JP2010067349 A JP 2010067349A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light
- light emitting
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
【課題】発光特性に優れた発光装置及び発光装置の製造方法を実現する。
【解決手段】アルカリ性の現像液を使用してバンク１３を形成した後に、酸性溶液を塗布して成膜してなる発光保護層８ｆを設けることで、発光阻害要因である残留現像液（ＴＭＡＨ）を封じ込め、正孔注入層８ｂに発光阻害要因（ＴＭＡＨ）を作用させないようにして、その正孔注入層８ｂを変質させることなくＥＬ素子８を形成し、発光特性に優れたＥＬパネル１を製造することを可能にした。
【選択図】図５
【解決手段】アルカリ性の現像液を使用してバンク１３を形成した後に、酸性溶液を塗布して成膜してなる発光保護層８ｆを設けることで、発光阻害要因である残留現像液（ＴＭＡＨ）を封じ込め、正孔注入層８ｂに発光阻害要因（ＴＭＡＨ）を作用させないようにして、その正孔注入層８ｂを変質させることなくＥＬ素子８を形成し、発光特性に優れたＥＬパネル１を製造することを可能にした。
【選択図】図５
Description
本発明は、発光装置及び発光装置の製造方法に関する。
近年、携帯電話機などの電子機器の表示デバイスとして、自発光素子である複数のＥＬ（Electro Luminescence）発光素子をマトリクス状に配列したＥＬ発光パネルを適用したものが知られている。
ＥＬ発光素子は、例えば、ポリイミドからなる絶縁層に形成された開口部に露出する第一電極上に発光層が成膜されて、その発光層上に第二電極が積層されてなるものが知られており（例えば、特許文献１参照）、そのパネルにおいて各開口部がそれぞれ画素に相当する発光部分となり、複数のＥＬ発光素子によって発光領域が構成される。
特開２００２−９１３４３号公報
ＥＬ発光素子は、例えば、ポリイミドからなる絶縁層に形成された開口部に露出する第一電極上に発光層が成膜されて、その発光層上に第二電極が積層されてなるものが知られており（例えば、特許文献１参照）、そのパネルにおいて各開口部がそれぞれ画素に相当する発光部分となり、複数のＥＬ発光素子によって発光領域が構成される。
しかしながら、上記従来技術のＥＬ発光パネルにおいて、そのＥＬ発光パネルの発光領域を構成する複数のＥＬ発光素子のうち、ＥＬ発光素子が部分的に発光しない領域が生じてしまうことがあることがわかった。
そこで、本発明の課題は、発光特性に優れた発光装置及び発光装置の製造方法を提供することである。
以上の課題を解決するため、本発明の一の態様は、
第一電極、前記第一電極上の少なくとも一層以上のキャリア輸送層、前記キャリア輸送層上の第二電極を有する発光装置であって、
基板の上面側に形成された前記第一電極に連通する開口部を有する隔壁と、
少なくとも前記隔壁を被覆する発光保護層と、
を備え、
前記発光保護層は、前記隔壁と前記キャリア輸送層との間に介在することを特徴としている。
好ましくは、前記発光保護層は、前記隔壁に起因する発光阻害要因を中和もしくは酸性にすることで、その発光阻害要因によるキャリア輸送層の輸送性劣化を改善させる。
また、好ましくは、前記発光保護層は、酸性材料によって形成されている。
また、好ましくは、前記隔壁は、ポジ型の感光性ポリイミド系樹脂材料を硬化してなる。
また、好ましくは、前記隔壁は、アルカリ性溶液によって現像されている。
第一電極、前記第一電極上の少なくとも一層以上のキャリア輸送層、前記キャリア輸送層上の第二電極を有する発光装置であって、
基板の上面側に形成された前記第一電極に連通する開口部を有する隔壁と、
少なくとも前記隔壁を被覆する発光保護層と、
を備え、
前記発光保護層は、前記隔壁と前記キャリア輸送層との間に介在することを特徴としている。
好ましくは、前記発光保護層は、前記隔壁に起因する発光阻害要因を中和もしくは酸性にすることで、その発光阻害要因によるキャリア輸送層の輸送性劣化を改善させる。
また、好ましくは、前記発光保護層は、酸性材料によって形成されている。
また、好ましくは、前記隔壁は、ポジ型の感光性ポリイミド系樹脂材料を硬化してなる。
また、好ましくは、前記隔壁は、アルカリ性溶液によって現像されている。
本発明の他の態様によれば、
第一電極、前記第一電極上の少なくとも一層以上のキャリア輸送層、前記キャリア輸送層上の第二電極を有する発光装置の製造方法であって、
基板の上面側に形成された前記第一電極に連通する開口部を有する隔壁を形成する隔壁形成工程と、
少なくとも前記隔壁を被覆し、前記隔壁に起因する発光阻害要因を封じ込める発光保護層を形成する発光保護層形成工程と、
前記第一電極及び前記発光保護層を覆う前記キャリア輸送層を形成するキャリア輸送層形成工程と、
を備えることを特徴としている。
第一電極、前記第一電極上の少なくとも一層以上のキャリア輸送層、前記キャリア輸送層上の第二電極を有する発光装置の製造方法であって、
基板の上面側に形成された前記第一電極に連通する開口部を有する隔壁を形成する隔壁形成工程と、
少なくとも前記隔壁を被覆し、前記隔壁に起因する発光阻害要因を封じ込める発光保護層を形成する発光保護層形成工程と、
前記第一電極及び前記発光保護層を覆う前記キャリア輸送層を形成するキャリア輸送層形成工程と、
を備えることを特徴としている。
好ましくは、前記発光保護層形成工程は、前記発光保護層となる材料を成膜する際に、その隔壁に起因する発光阻害要因を中和もしくは酸性にする工程を含む。
また、好ましくは、前記隔壁形成工程は、前記隔壁となる材料を、アルカリ性溶液で現像する工程を含み、前記発光保護層形成工程は、前記前記隔壁及び前記第一電極の表面に残留する前記アルカリ性溶液を中和もしくは酸性にする工程を含む。
また、好ましくは、前記隔壁形成工程は、前記隔壁となる材料を、アルカリ性溶液で現像する工程を含み、前記発光保護層形成工程は、前記前記隔壁及び前記第一電極の表面に残留する前記アルカリ性溶液を中和もしくは酸性にする工程を含む。
本発明によれば、優れた発光特性を有する発光装置を実現することができる。
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
なお、本実施形態においては、発光装置を表示装置であるＥＬパネルに適用し、本発明について説明する。
なお、本実施形態においては、発光装置を表示装置であるＥＬパネルに適用し、本発明について説明する。
図１は、ＥＬパネル１における複数の画素Ｐの配置構成を示す平面図であり、図２は、ＥＬパネル１の概略構成を示す平面図である。
図１、図２に示すように、ＥＬパネル１には、例えば、Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれ発光する複数の画素Ｐが所定のパターンでマトリクス状に配置されている。
このＥＬパネル１には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交する列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線２の間において電圧供給線４が走査線２に沿って設けられている。そして、これら各走査線２と隣接する二本の信号線３と各電圧供給線４とによって囲われる範囲が、画素Ｐに相当する。
また、ＥＬパネル１には、走査線２、信号線３、電圧供給線４の上方に覆うように、格子状の隔壁であるバンク１３が設けられている。このバンク１３によって囲われてなる略長方形状の複数の開口部１３ａが画素Ｐごとに形成されており、この開口部１３ａ内に、後述する画素電極８ａ、発光保護層８ｆ、正孔注入層８ｂ、インターレイヤー８ｃ、発光層８ｄ、対向電極８ｅが積層されて設けられている。
このＥＬパネル１には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交する列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線２の間において電圧供給線４が走査線２に沿って設けられている。そして、これら各走査線２と隣接する二本の信号線３と各電圧供給線４とによって囲われる範囲が、画素Ｐに相当する。
また、ＥＬパネル１には、走査線２、信号線３、電圧供給線４の上方に覆うように、格子状の隔壁であるバンク１３が設けられている。このバンク１３によって囲われてなる略長方形状の複数の開口部１３ａが画素Ｐごとに形成されており、この開口部１３ａ内に、後述する画素電極８ａ、発光保護層８ｆ、正孔注入層８ｂ、インターレイヤー８ｃ、発光層８ｄ、対向電極８ｅが積層されて設けられている。
図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１の一画素に相当する回路を示した回路図である。
図３に示すように、ＥＬパネル１には、走査線２と、走査線２と交差する信号線３と、走査線２に沿う電圧供給線４とが設けられており、このＥＬパネル１の一画素Ｐにつき、薄膜トランジスタであるスイッチトランジスタ５と、薄膜トランジスタである駆動トランジスタ６と、キャパシタ７と、ＥＬ素子８とが設けられている。
各画素Ｐにおいては、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及びＥＬ素子８のアノードに接続されている。なお、全ての画素ＰのＥＬ素子８のカソードは、一定電圧Ｖcomに保たれている（例えば、接地されている）。スイッチトランジスタ５及び駆動トランジスタ６は、ともにｎチャネル型でもよく、ともにｐチャネル型でもよく、一方がｎチャネル型で他方がｐチャネル型であってもよい。
また、このＥＬパネル１の周囲において各走査線２が走査ドライバに接続され、各電圧供給線４が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線３がデータドライバに接続され、これらドライバによってＥＬパネル１がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、一定電圧源又はドライバによって所定の電力が供給される。
次に、ＥＬパネル１と、その画素Ｐの回路構造について、図４〜図６を用いて説明する。ここで、図４は、ＥＬパネル１の一画素Ｐに相当する平面図であり、図５は、図４のV−V線に沿った面の矢視断面図、図６は、図４のVI−VI線に沿った面の矢視断面図である。なお、図４においては、電極及び配線を主に示す。
図４に示すように、スイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列され、スイッチトランジスタ５の近傍にキャパシタ７が配置され、駆動トランジスタ６の近傍にＥＬ素子８が配置されている。また、当該画素に対応する走査線２及び電圧供給線４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及びＥＬ素子８が配置されている。
図４〜図６に示すように、基板１０上の一面にゲート絶縁膜１１が成膜されており、スイッチトランジスタ５、駆動トランジスタ６及びそれら周囲のゲート絶縁膜１１の上に層間絶縁膜１２が成膜されている。信号線３はゲート絶縁膜１１と基板１０との間に形成され、走査線２及び電圧供給線４はゲート絶縁膜１１と層間絶縁膜１２との間に形成されている。
また、図４、図６に示すように、スイッチトランジスタ５は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ５は、ゲート電極５ａ、ゲート絶縁膜１１、半導体膜５ｂ、チャネル保護膜５ｄ、不純物半導体膜５ｆ，５ｇ、ドレイン電極５ｈ、ソース電極５ｉ等を有するものである。
ゲート電極５ａは、基板１０とゲート絶縁膜１１の間に形成されている。このゲート電極５ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜又はＭｏＮｂ合金膜からなる。また、ゲート電極５ａの上に絶縁性のゲート絶縁膜１１が成膜されており、そのゲート絶縁膜１１によってゲート電極５ａが被覆されている。
ゲート絶縁膜１１は、例えば、シリコン窒化物又はシリコン酸化物からなる。このゲート絶縁膜１１上であってゲート電極５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂがゲート絶縁膜１１を挟んでゲート電極５ａと相対している。
半導体膜５ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜５ｂにチャネルが形成される。また、半導体膜５ｂの中央部上には、絶縁性のチャネル保護膜５ｄが形成されている。このチャネル保護膜５ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが一部チャネル保護膜５ｄに重なるようにして形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが一部チャネル保護膜５ｄに重なるようにして形成されている。そして、不純物半導体膜５ｆ，５ｇはそれぞれ半導体膜５ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜５ｆ，５ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜５ｆの上には、ドレイン電極５ｈが形成されている。不純物半導体膜５ｇの上には、ソース電極５ｉが形成されている。ドレイン電極５ｈ，ソース電極５ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜又はＭｏＮｂ合金膜からなる。
チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉの上には、保護膜となる絶縁性の層間絶縁膜１２が成膜され、チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉが層間絶縁膜１２によって被覆されている。そして、スイッチトランジスタ５は、層間絶縁膜１２によって覆われるようになっている。層間絶縁膜１２は、例えば、厚さが１００ｎｍ〜２００ｎｍの窒化シリコン又は酸化シリコンからなる。
ゲート絶縁膜１１は、例えば、シリコン窒化物又はシリコン酸化物からなる。このゲート絶縁膜１１上であってゲート電極５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂがゲート絶縁膜１１を挟んでゲート電極５ａと相対している。
半導体膜５ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜５ｂにチャネルが形成される。また、半導体膜５ｂの中央部上には、絶縁性のチャネル保護膜５ｄが形成されている。このチャネル保護膜５ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが一部チャネル保護膜５ｄに重なるようにして形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが一部チャネル保護膜５ｄに重なるようにして形成されている。そして、不純物半導体膜５ｆ，５ｇはそれぞれ半導体膜５ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜５ｆ，５ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜５ｆの上には、ドレイン電極５ｈが形成されている。不純物半導体膜５ｇの上には、ソース電極５ｉが形成されている。ドレイン電極５ｈ，ソース電極５ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜又はＭｏＮｂ合金膜からなる。
チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉの上には、保護膜となる絶縁性の層間絶縁膜１２が成膜され、チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉが層間絶縁膜１２によって被覆されている。そして、スイッチトランジスタ５は、層間絶縁膜１２によって覆われるようになっている。層間絶縁膜１２は、例えば、厚さが１００ｎｍ〜２００ｎｍの窒化シリコン又は酸化シリコンからなる。
また、図４、図５に示すように、駆動トランジスタ６は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ６は、ゲート電極６ａ、ゲート絶縁膜１１、半導体膜６ｂ、チャネル保護膜６ｄ、不純物半導体膜６ｆ，６ｇ、ドレイン電極６ｈ、ソース電極６ｉ等を有するものである。
ゲート電極６ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜又はＭｏＮｂ合金膜からなり、ゲート電極５ａと同様に基板１０とゲート絶縁膜１１の間に形成されている。そして、ゲート電極６ａは、例えば、シリコン窒化物又はシリコン酸化物からなるゲート絶縁膜１１によって被覆されている。
このゲート絶縁膜１１の上であって、ゲート電極６ａに対応する位置に、チャネルが形成される半導体膜６ｂが、例えば、アモルファスシリコン又は多結晶シリコンにより形成されている。この半導体膜６ｂはゲート絶縁膜１１を挟んでゲート電極６ａと相対している。
半導体膜６ｂの中央部上には、絶縁性のチャネル保護膜６ｄが形成されている。このチャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部チャネル保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部チャネル保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇはそれぞれ半導体膜６ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜又はＭｏＮｂ合金膜からなる。
チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、保護膜となる絶縁性の層間絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが層間絶縁膜１２によって被覆されている。そして、駆動トランジスタ６は、層間絶縁膜１２によって覆われるようになっている。
このゲート絶縁膜１１の上であって、ゲート電極６ａに対応する位置に、チャネルが形成される半導体膜６ｂが、例えば、アモルファスシリコン又は多結晶シリコンにより形成されている。この半導体膜６ｂはゲート絶縁膜１１を挟んでゲート電極６ａと相対している。
半導体膜６ｂの中央部上には、絶縁性のチャネル保護膜６ｄが形成されている。このチャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部チャネル保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部チャネル保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇはそれぞれ半導体膜６ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜又はＭｏＮｂ合金膜からなる。
チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、保護膜となる絶縁性の層間絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが層間絶縁膜１２によって被覆されている。そして、駆動トランジスタ６は、層間絶縁膜１２によって覆われるようになっている。
キャパシタ７は、図４、図６に示すように、対向する一対の電極７ａ、７ｂ及びそれらの間に介在する誘導体としてのゲート絶縁膜１１を有している。そして、一方の電極７ａは、基板１０とゲート絶縁膜１１との間に形成され、他方の電極７ｂは、ゲート絶縁膜１１と層間絶縁膜１２との間に形成されている。
なお、キャパシタ７の電極７ａは、駆動トランジスタ６のゲート電極６ａに一体に連なり接続されており、キャパシタ７の電極７ｂは、駆動トランジスタ６のソース電極６ｉに一体に連なり接続されている。また、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっている。
なお、キャパシタ７の電極７ａは、駆動トランジスタ６のゲート電極６ａに一体に連なり接続されており、キャパシタ７の電極７ｂは、駆動トランジスタ６のソース電極６ｉに一体に連なり接続されている。また、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっている。
なお、信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａは、基板１０に一面に成膜された導電膜であるゲートメタル層をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉは、ゲート絶縁膜１１等に一面に成膜された導電膜であるソース、ドレインメタル層をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
また、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉは、ゲート絶縁膜１１等に一面に成膜された導電膜であるソース、ドレインメタル層をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
また、ゲート絶縁膜１１には、ゲート電極５ａと走査線２とが重なる領域にコンタクトホール１１ａが形成され、ドレイン電極５ｈと信号線３とが重なる領域にコンタクトホール１１ｂが形成され、ゲート電極６ａとソース電極５ｉとが重なる領域に導電性のコンタクトホール１１ｃが形成されており、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。コンタクトプラグ２０ａによってスイッチトランジスタ５のゲート５ａと走査線２が電気的に導通し、コンタクトプラグ２０ｂによってスイッチトランジスタ５のドレイン電極５ｈと信号線３が電気的に導通し、コンタクトプラグ２０ｃによってスイッチトランジスタ５のソース電極５ｉとキャパシタ７の電極７ａが電気的に導通するとともにスイッチトランジスタ５のソース電極５ｉと駆動トランジスタ６のゲート電極６ａが電気的に導通する。このコンタクトプラグ２０ａ〜２０ｃを介することなく、走査線２が直接ゲート電極５ａと接触し、ドレイン電極５ｈが信号線３と接触し、ソース電極５ｉがゲート電極６ａと接触してもよい。
画素電極８ａは、ゲート絶縁膜１１を介して基板１０上に設けられており、画素Ｐごとに独立して形成されている。ＥＬパネル１が、ＥＬ素子８の光を基板１０から出射するボトムエミッション型の場合、この画素電極８ａは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）の少なくともいずれかを含む。ＥＬパネル１が、ＥＬ素子８の光を後述する対向電極８ｅを透過して出射するトップエミッション型の場合、画素電極８ａは、上述した透明電極となる層及びその層の下にＡｌ膜やＡｌ合金膜等の光反射層の積層構造でもよい。このとき、光反射層は、ソース、ドレインメタル層によって形成されてもよい。なお、画素電極８ａは一部、駆動トランジスタ６のソース電極６ｉに重なり、画素電極８ａとソース電極６ｉが接続している。
そして、図４〜図６に示すように、層間絶縁膜１２が、走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、画素電極８ａの周縁部、キャパシタ７の電極７ｂ及びゲート絶縁膜１１を覆うように形成されている。
この層間絶縁膜１２には、各画素電極８ａの中央部が露出するように開口部１２ａが形成されている。そのため、層間絶縁膜１２は平面視して格子状に形成されている。
この層間絶縁膜１２には、各画素電極８ａの中央部が露出するように開口部１２ａが形成されている。そのため、層間絶縁膜１２は平面視して格子状に形成されている。
ＥＬ素子８は、図４、図５に示すように、アノードとなる第一電極としての画素電極８ａと、画素電極８ａの上及び後述するバンク１３の表面上にわたって形成された発光保護層８ｆと、発光保護層８ｆの上に形成されたキャリア輸送層としての正孔注入層８ｂと、正孔注入層８ｂの上に形成されたキャリア輸送層の一部として機能するインターレイヤー８ｃと、インターレイヤー８ｃの上に形成された発光層８ｄと、発光層８ｄの上に形成された第二電極としての対向電極８ｅとを備えている。対向電極８ｅは全画素Ｐに共通のカソードであり、全画素Ｐに連続する単一電極として形成されている。
発光保護層８ｆは、例えば、導電性高分子であるＰＥＤＯＴ（poly(ethylenedioxy)thiophene；ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（polystyrene sulfonate；ポリスチレンスルホン酸）からなる層である。
このＰＥＤＯＴ／ＰＳＳからなる発光保護層８ｆは、全画素Ｐ（画素電極８ａ）に連続するように成膜されており、画素電極８ａ及びバンク１３の全面を被覆している。
特に、発光保護層８ｆは、正孔注入層８ｂが直接画素電極８ａとバンク１３の上に形成されないように、正孔注入層８ｂと画素電極８ａの間および正孔注入層８ｂとバンク１３の間に介在する層である。
この発光保護層８ｆは低抵抗の導電性高分子であるため、厚さ方向に順バイアス電圧が印加されると、画素電極８ａから正孔注入層８ｂに正孔を輸送する機能を有し、さらにバンク１３の成分が正孔注入層８ｂに移動しないように遮蔽する機能を有している。
このＰＥＤＯＴ／ＰＳＳからなる発光保護層８ｆは、全画素Ｐ（画素電極８ａ）に連続するように成膜されており、画素電極８ａ及びバンク１３の全面を被覆している。
特に、発光保護層８ｆは、正孔注入層８ｂが直接画素電極８ａとバンク１３の上に形成されないように、正孔注入層８ｂと画素電極８ａの間および正孔注入層８ｂとバンク１３の間に介在する層である。
この発光保護層８ｆは低抵抗の導電性高分子であるため、厚さ方向に順バイアス電圧が印加されると、画素電極８ａから正孔注入層８ｂに正孔を輸送する機能を有し、さらにバンク１３の成分が正孔注入層８ｂに移動しないように遮蔽する機能を有している。
正孔注入層８ｂは、例えば、遷移金属酸化物からなる層であって、画素電極８ａから発光層８ｄに向けて正孔を注入するキャリア注入層である。この正孔注入層８ｂには、遷移金属酸化物である酸化モリブデン、酸化バナジウム、酸化タングステン、酸化チタン等を用いることができ、特に酸化モリブデンであることが好ましい。
この正孔注入層８ｂは、バンク１３及びバンク１３の開口部１３ａ内の全面に相当する発光保護層８ｆの上面全域に成膜されている。
この正孔注入層８ｂは、バンク１３及びバンク１３の開口部１３ａ内の全面に相当する発光保護層８ｆの上面全域に成膜されている。
インターレイヤー８ｃは、例えば、ポリフルオレン系材料からなる電子輸送抑制層であって、電子が発光層８ｄから正孔注入層８ｂ側へ移動することを抑制する機能を有する。
発光層８ｄは、画素Ｐ毎にＲ（赤），Ｇ（緑），Ｂ（青）のいずれかを発光する有機材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料等の共役二重結合ポリマーからなり、対向電極８ｅから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する層である。このため、Ｒ（赤）を発光する画素Ｐ、Ｇ（緑）を発光する画素Ｐ、Ｂ（青）を発光する画素Ｐは、それぞれ発光層８ｄの発光材料が異なる。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。
対向電極８ｅは、ＥＬパネル１がボトムエミッション型の場合、例えば、Ｍｇ、Ｃａ、Ｂａ、Ｌｉ等の仕事関数が４．０ｅＶ以下、好ましくは３．０ｅＶ以下であり、３０ｎｍ以下の厚さの低仕事関数層と、シート抵抗を下げるために低仕事関数層上に設けられた厚さが１００ｎｍ以上のＡｌ膜やＡｌ合金膜等の光反射層との積層構造でもよい。
また、ＥＬパネル１がトップエミッション型の場合、対向電極８ｅは、上記低仕事関数層と、その低仕事関数層上に設けられた、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）等からなる透明導電層との積層構造でもよい。
この対向電極８ｅは全ての画素Ｐに共通した電極であり、発光層８ｄなどとともにバンク１３を覆っている。
また、ＥＬパネル１がトップエミッション型の場合、対向電極８ｅは、上記低仕事関数層と、その低仕事関数層上に設けられた、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）等からなる透明導電層との積層構造でもよい。
この対向電極８ｅは全ての画素Ｐに共通した電極であり、発光層８ｄなどとともにバンク１３を覆っている。
バンク１３は、層間絶縁膜１２上に形成された隔壁であって、例えば、感光性のポリイミド系樹脂材料など、絶縁性の樹脂材料からなる。バンク１３は、インターレイヤー８ｃや発光層８ｄを湿式法により形成するに際して、インターレイヤー８ｃや発光層８ｄとなる材料が溶媒に溶解または分散された液状体が隣接する画素Ｐに流出しないようにする隔壁として機能するものである。
そして、バンク１３および層間絶縁膜１２によって発光部位となる発光層８ｄが画素Ｐごとに仕切られている。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンがストライプパターンの場合、図１４に示すように、バンク１３が同色画素に沿って縦方向にストライプ状に配列され、層間絶縁膜１２は、図４と同様に、画素電極８ａを囲むようにして画素電極８ａの露出する開口部１２ａが設けられていればよい。
このバンク１３の開口部１３ａ内において、発光保護層８ｆ、正孔注入層８ｂ、インターレイヤー８ｃ、発光層８ｄが、画素電極８ａ上に順次積層されている。
例えば、図５に示すように、バンク１３の開口部１３ａ内における画素電極８ａ上には発光保護層８ｆが積層され、発光保護層８ｆ上には正孔注入層８ｂが積層されている。
そして、各開口部１３ａにおける正孔注入層８ｂ上に、インターレイヤー８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が形成され、インターレイヤー８ｃとして積層されている。
さらに、各開口部１３ａにおけるインターレイヤー８ｃ上に、発光層８ｄとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が形成され、発光層８ｄとして積層されている。
なお、この発光層８ｄとバンク１３を被覆するように対向電極８ｅが設けられている（図５参照）。ＥＬ素子８は、インターレイヤー８ｃを設けずに正孔注入層８ｂ上に直接発光層８ｄを積層した構造であってもよく、発光層８ｄの他に電子注入層があってもよい。
このバンク１３の開口部１３ａ内において、発光保護層８ｆ、正孔注入層８ｂ、インターレイヤー８ｃ、発光層８ｄが、画素電極８ａ上に順次積層されている。
例えば、図５に示すように、バンク１３の開口部１３ａ内における画素電極８ａ上には発光保護層８ｆが積層され、発光保護層８ｆ上には正孔注入層８ｂが積層されている。
そして、各開口部１３ａにおける正孔注入層８ｂ上に、インターレイヤー８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が形成され、インターレイヤー８ｃとして積層されている。
さらに、各開口部１３ａにおけるインターレイヤー８ｃ上に、発光層８ｄとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が形成され、発光層８ｄとして積層されている。
なお、この発光層８ｄとバンク１３を被覆するように対向電極８ｅが設けられている（図５参照）。ＥＬ素子８は、インターレイヤー８ｃを設けずに正孔注入層８ｂ上に直接発光層８ｄを積層した構造であってもよく、発光層８ｄの他に電子注入層があってもよい。
このＥＬパネル１は、次のように駆動されて発光する。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次オン電圧が印加されることで、これら走査線２に接続されたスイッチトランジスタ５が順次選択される。
各走査線２がそれぞれ選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された電圧に応じて、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間の電位差が定まって、駆動トランジスタ６におけるドレイン−ソース電流の大きさが定まり、ＥＬ素子８がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａに印加された電圧にしたがった電荷がキャパシタ７に蓄えられ、駆動トランジスタ６のゲート電極６ａとソース電極６ｉ間の電位差は保持される。
このため、駆動トランジスタ６は選択時と同じ電流値のドレイン−ソース電流を流し続け、ＥＬ素子８の発光輝度を維持するようになっている。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次オン電圧が印加されることで、これら走査線２に接続されたスイッチトランジスタ５が順次選択される。
各走査線２がそれぞれ選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された電圧に応じて、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間の電位差が定まって、駆動トランジスタ６におけるドレイン−ソース電流の大きさが定まり、ＥＬ素子８がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａに印加された電圧にしたがった電荷がキャパシタ７に蓄えられ、駆動トランジスタ６のゲート電極６ａとソース電極６ｉ間の電位差は保持される。
このため、駆動トランジスタ６は選択時と同じ電流値のドレイン−ソース電流を流し続け、ＥＬ素子８の発光輝度を維持するようになっている。
次に、ＥＬパネル１の製造方法について説明する。
基板１０上にゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィーによりパターニングして信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａを形成する。
次いで、プラズマＣＶＤによって窒化シリコン等のゲート絶縁膜１１を堆積する。
次いで、半導体膜５ｂ、６ｂとなるアモルファスシリコン等の半導体層、チャネル保護膜５ｄ、６ｄとなる窒化シリコン等の絶縁層を連続して堆積後、フォトリソグラフィーによってチャネル保護膜５ｄ、６ｄをパターン形成し、不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇとなる不純物層を堆積後、フォトリソグラフィーによって不純物層及び半導体層を連続してパターニングして不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇ、半導体膜５ｂ、６ｂを形成する。
そして、フォトリソグラフィーによって、ゲート絶縁膜１１に、ＥＬパネル１の一辺に位置する走査ドライバに接続するための各走査線２の外部接続端子を開口するコンタクトホール（図示せず）及びコンタクトホール１１ａ〜１１ｃを形成する。次いで、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃを形成する。このコンタクトプラグの形成工程は省略されてもよい。
次いで、ＥＬパネル１がボトムエミッション型の場合、ＩＴＯ等の透明導電膜を堆積してからパターニングして画素電極８ａを形成する。このとき、画素電極８ａは、一側辺周縁が不純物半導体膜６ｇの一側辺周縁上に重なるように形成されている。その後、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉとなるソース、ドレインメタル層を堆積して適宜パターニングして、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉを形成する。このとき、画素電極８ａの上記一側辺周縁上にソース電極６ｉの一側辺周縁が重なって相互に接続されている。
ＥＬパネル１がトップエミッション型の場合、不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇ、半導体膜５ｂ、６ｂを形成して、引き続きソース、ドレインメタル層を堆積後、パターニングして、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉに加えて、画素電極８ａが形成される領域に光反射膜を形成してもよい。光反射膜は、ソース電極６ｉと連続して形成されていることになる。その後、ＩＴＯ等の透明導電膜を堆積してからパターニングして画素電極８ａを光反射膜上に形成する。ここで、ソース電極６ｉの一側辺周縁上に画素電極８ａの一側辺周縁が重なって相互に接続されている。
また、ＥＬパネル１がトップエミッション型の場合、ソース、ドレインメタル層以外の他の光反射膜（銀又はＡｌ等）を用いてもよい。この場合、不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇ、半導体膜５ｂ、６ｂを形成後、上記他の光反射膜及びＩＴＯ等の透明導電膜を連続して堆積してから、フォトリソグラフィーによって一括してともに画素電極８ａの形状にパターニングし、次いで、ソース、ドレインメタル層を堆積後、パターニングして、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉを形成してもよい。ここで電極８ａの一側辺周縁上にソース電極６ｉの一側辺周縁画素が重なって相互に接続されている。また、上記他の光反射膜を堆積後にパターニングしてからＩＴＯ等の透明導電膜を堆積してからパターニングしてもよい。このとき、透明導電膜をウェットエッチングする際のエッチャントで上記他の光反射膜が浸食される恐れがある場合、上記他の光反射膜の上面のみならず側面にも透明導電膜が残るように上記他の光反射膜より一回り大きく透明導電膜をパターニングすればよい。また、光反射膜を透明導電膜とともに画素電極８ａの一部として構成する必要がなければ、画素電極形成領域において、上記他の光反射膜、透明絶縁膜、透明導電膜の三層構造になるようにしてもよい。
次いで、プラズマＣＶＤによって窒化シリコン等のゲート絶縁膜１１を堆積する。
次いで、半導体膜５ｂ、６ｂとなるアモルファスシリコン等の半導体層、チャネル保護膜５ｄ、６ｄとなる窒化シリコン等の絶縁層を連続して堆積後、フォトリソグラフィーによってチャネル保護膜５ｄ、６ｄをパターン形成し、不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇとなる不純物層を堆積後、フォトリソグラフィーによって不純物層及び半導体層を連続してパターニングして不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇ、半導体膜５ｂ、６ｂを形成する。
そして、フォトリソグラフィーによって、ゲート絶縁膜１１に、ＥＬパネル１の一辺に位置する走査ドライバに接続するための各走査線２の外部接続端子を開口するコンタクトホール（図示せず）及びコンタクトホール１１ａ〜１１ｃを形成する。次いで、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃを形成する。このコンタクトプラグの形成工程は省略されてもよい。
次いで、ＥＬパネル１がボトムエミッション型の場合、ＩＴＯ等の透明導電膜を堆積してからパターニングして画素電極８ａを形成する。このとき、画素電極８ａは、一側辺周縁が不純物半導体膜６ｇの一側辺周縁上に重なるように形成されている。その後、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉとなるソース、ドレインメタル層を堆積して適宜パターニングして、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉを形成する。このとき、画素電極８ａの上記一側辺周縁上にソース電極６ｉの一側辺周縁が重なって相互に接続されている。
ＥＬパネル１がトップエミッション型の場合、不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇ、半導体膜５ｂ、６ｂを形成して、引き続きソース、ドレインメタル層を堆積後、パターニングして、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉに加えて、画素電極８ａが形成される領域に光反射膜を形成してもよい。光反射膜は、ソース電極６ｉと連続して形成されていることになる。その後、ＩＴＯ等の透明導電膜を堆積してからパターニングして画素電極８ａを光反射膜上に形成する。ここで、ソース電極６ｉの一側辺周縁上に画素電極８ａの一側辺周縁が重なって相互に接続されている。
また、ＥＬパネル１がトップエミッション型の場合、ソース、ドレインメタル層以外の他の光反射膜（銀又はＡｌ等）を用いてもよい。この場合、不純物半導体膜５ｆ，５ｇ、６ｆ，６ｇ、半導体膜５ｂ、６ｂを形成後、上記他の光反射膜及びＩＴＯ等の透明導電膜を連続して堆積してから、フォトリソグラフィーによって一括してともに画素電極８ａの形状にパターニングし、次いで、ソース、ドレインメタル層を堆積後、パターニングして、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉを形成してもよい。ここで電極８ａの一側辺周縁上にソース電極６ｉの一側辺周縁画素が重なって相互に接続されている。また、上記他の光反射膜を堆積後にパターニングしてからＩＴＯ等の透明導電膜を堆積してからパターニングしてもよい。このとき、透明導電膜をウェットエッチングする際のエッチャントで上記他の光反射膜が浸食される恐れがある場合、上記他の光反射膜の上面のみならず側面にも透明導電膜が残るように上記他の光反射膜より一回り大きく透明導電膜をパターニングすればよい。また、光反射膜を透明導電膜とともに画素電極８ａの一部として構成する必要がなければ、画素電極形成領域において、上記他の光反射膜、透明絶縁膜、透明導電膜の三層構造になるようにしてもよい。
次いで、図７に示すように、スイッチトランジスタ５や駆動トランジスタ６等を覆うように、気相成長法により窒化シリコン等の絶縁膜を成膜し、その絶縁膜をフォトリソグラフィーでパターニングすることで画素電極８ａの中央部が露出する開口部１２ａを有する層間絶縁膜１２を形成する。この開口部１２ａとともに、図示しない走査線２の外部接続端子、ＥＬパネル１の一辺に位置するデータドライバに接続するための各信号線３の外部接続端子及び電圧供給線４の外部接続端子をそれぞれ開口する複数のコンタクトホールを形成する。
次いで、図８に示すように、ポリイミド系の感光性樹脂材料（１３）を基板１０の上面側に成膜して、プリベークを行う。
例えば、本実施形態の場合、ポジ型の感光性ポリイミド系樹脂材料である、東レ株式会社製「フォトニースＤＷ−１０００」をスピンコートにて成膜した後、プリベークを行った。
例えば、本実施形態の場合、ポジ型の感光性ポリイミド系樹脂材料である、東レ株式会社製「フォトニースＤＷ−１０００」をスピンコートにて成膜した後、プリベークを行った。
次いで、図９に示すように、成膜した感光性樹脂材料（１３）にフォトマスクを用いて露光を行った後に現像処理して、画素電極８ａが露出する開口部１３ａを有する格子状のバンク１３を形成する。
例えば、本実施形態の場合、成膜された感光性樹脂材料（１３）を所定のマスクパターンで露光処理後、水酸化テトラメチルアミン（ＴＭＡＨ）水溶液で現像処理することにより、開口部１３ａに相当する部分の樹脂材料を溶出させて開口部１３ａを形成し、バンク１３を形成した。なお、現像液としてのＴＭＡＨ水溶液は、アルカリ性の水溶液である。
そして、バンク１３の表面や画素電極８ａの表面に付着しているＴＭＡＨ水溶液を洗い流すように水洗した後、バンク１３が形成された基板１０を乾燥して、１８０℃〜２５０℃でポストベークを行うことで、バンク１３を焼成する。
例えば、本実施形態の場合、成膜された感光性樹脂材料（１３）を所定のマスクパターンで露光処理後、水酸化テトラメチルアミン（ＴＭＡＨ）水溶液で現像処理することにより、開口部１３ａに相当する部分の樹脂材料を溶出させて開口部１３ａを形成し、バンク１３を形成した。なお、現像液としてのＴＭＡＨ水溶液は、アルカリ性の水溶液である。
そして、バンク１３の表面や画素電極８ａの表面に付着しているＴＭＡＨ水溶液を洗い流すように水洗した後、バンク１３が形成された基板１０を乾燥して、１８０℃〜２５０℃でポストベークを行うことで、バンク１３を焼成する。
次いで、図１０に示すように、バンク１３と、そのバンク１３の開口部１３ａ内に露出する画素電極８ａを被覆する発光保護層８ｆを形成する。
ここで、本実施形態において現像液に使用したＴＭＡＨは、バンク１３の表面等に吸着されやすく残留しやすい。特に、アルカリ性を呈するＴＭＡＨが、バンク１３や画素電極８ａの表面に残留してしまっている状態で、そのバンク１３や画素電極８ａ上に酸化モリブデン層などの正孔注入層８ｂを成膜した場合、その正孔注入層８ｂがＴＭＡＨの作用により変質してしまうことがある。つまり、正孔注入層８ｂを変質させてしまうＴＭＡＨは発光阻害要因となり、変質した正孔注入層８ｂの正孔注入性が悪化してしまうことで、ＥＬ素子８の発光に不具合が生じてしまうことがある。そのため、そのバンク１３や画素電極８ａの表面を発光保護層８ｆで被覆して、バンク１３及び画素電極８ａの表面に残留しているＴＭＡＨを、正孔注入層８ｂに作用させないようにする必要がある。
そして、例えば、バンク１３と画素電極８ａの表面に、強酸性のＰＳＳをドーパントとして含む導電性高分子のＰＥＤＯＴを成膜して発光保護層８ｆを形成する。例えば、本実施形態の場合、株式会社シュタルク社製「ＣＨ８０００」を１／１０に純水で希釈した溶液をスピンコート法で塗布し、１８０℃〜２００℃で乾燥して４〜５ｎｍの厚みを有する発光保護層８ｆを形成した。発光保護層８ｆを形成する前に、バンク１２及び画素電極８ａの表面に親液処理を施してもよい。
ここで、本実施形態において現像液に使用したＴＭＡＨは、バンク１３の表面等に吸着されやすく残留しやすい。特に、アルカリ性を呈するＴＭＡＨが、バンク１３や画素電極８ａの表面に残留してしまっている状態で、そのバンク１３や画素電極８ａ上に酸化モリブデン層などの正孔注入層８ｂを成膜した場合、その正孔注入層８ｂがＴＭＡＨの作用により変質してしまうことがある。つまり、正孔注入層８ｂを変質させてしまうＴＭＡＨは発光阻害要因となり、変質した正孔注入層８ｂの正孔注入性が悪化してしまうことで、ＥＬ素子８の発光に不具合が生じてしまうことがある。そのため、そのバンク１３や画素電極８ａの表面を発光保護層８ｆで被覆して、バンク１３及び画素電極８ａの表面に残留しているＴＭＡＨを、正孔注入層８ｂに作用させないようにする必要がある。
そして、例えば、バンク１３と画素電極８ａの表面に、強酸性のＰＳＳをドーパントとして含む導電性高分子のＰＥＤＯＴを成膜して発光保護層８ｆを形成する。例えば、本実施形態の場合、株式会社シュタルク社製「ＣＨ８０００」を１／１０に純水で希釈した溶液をスピンコート法で塗布し、１８０℃〜２００℃で乾燥して４〜５ｎｍの厚みを有する発光保護層８ｆを形成した。発光保護層８ｆを形成する前に、バンク１２及び画素電極８ａの表面に親液処理を施してもよい。
特に、この発光保護層８ｆを成膜する際に塗布する材料溶液は、ＰＳＳを含有する酸性溶液であるので、バンク１３や画素電極８ａの表面にアルカリ性のＴＭＡＨが残留している場合、そのＴＭＡＨを中和もしくは酸性にすることが可能であり、発光阻害要因となるＴＭＡＨを低減あるいは消滅させることができ、ＴＭＡＨを減滅することができる。
つまり、この発光保護層８ｆを形成することによって、発光保護層８ｆでＴＭＡＨを封じ込めるようにして、ＴＭＡＨが残留している恐れのあるバンク１３と画素電極８ａに、直接正孔注入層８ｂを形成させないようにすることができる。更に、発光保護層８ｆを成膜する過程において、残留ＴＭＡＨを中和処理することができるので、より一層ＴＭＡＨが正孔注入層８ｂに作用しないようにすることが可能になる。
つまり、この発光保護層８ｆを形成することによって、発光保護層８ｆでＴＭＡＨを封じ込めるようにして、ＴＭＡＨが残留している恐れのあるバンク１３と画素電極８ａに、直接正孔注入層８ｂを形成させないようにすることができる。更に、発光保護層８ｆを成膜する過程において、残留ＴＭＡＨを中和処理することができるので、より一層ＴＭＡＨが正孔注入層８ｂに作用しないようにすることが可能になる。
次いで、図１１に示すように、スパッタリング法、真空蒸着法などにより、酸化モリブデンなどからなる遷移金属酸化物層を成膜して、画素電極８ａ上の発光保護層８ｆ上からバンク１３表面上の発光保護層８ｆ上にわたって連続した正孔注入層８ｂを形成する。
例えば、本実施形態の場合、酸化モリブデンを蒸着法で３０ｎｍの厚みに成膜して、バンク１３及びバンク１３の開口部１３ａ内の全面に相当する発光保護層８ｆを覆う正孔注入層８ｂを形成した。
例えば、本実施形態の場合、酸化モリブデンを蒸着法で３０ｎｍの厚みに成膜して、バンク１３及びバンク１３の開口部１３ａ内の全面に相当する発光保護層８ｆを覆う正孔注入層８ｂを形成した。
次いで、図１２に示すように、バンク１３の開口部１３ａ内における正孔注入層８ｂ上に、インターレイヤー８ｃを構成する有機材料が水、或いは、テトラリン、テトラメチルベンゼン、メシチレン等の有機溶媒に溶解または分散された液状体を、分離した複数の液滴として吐出するインクジェット方式又は連続した液流を流し出すノズルプリント方式により塗布し乾燥させることで、正孔注入層８ｂ上にインターレイヤー８ｃを積層して形成する。
更に、図１２に示すように、バンク１３の開口部１３ａ内におけるインターレイヤー８ｃ上に、発光層８ｄを構成するポリパラフェニレンビニレン系あるいはポリフルオレン系の有機発光材料が水或いはテトラリン、テトラメチルベンゼン、メシチレン等の有機溶媒に溶解または分散された液状体をインクジェット方式又はノズルプリント方式により塗布し乾燥させることで、インターレイヤー８ｃ上に発光層８ｄを積層して形成する。なお、本実施形態の場合、発光試験用として緑色のポリフルオレン系発光材料をキシレンに溶かした溶液を開口部１３ａ内のインターレイヤー８ｃ上に塗布して発光層８ｄを形成した。また、インターレイヤー８ｃを設けずに正孔注入層８ｂ上に直接発光層８ｄを積層した構造であってもよく、発光層８ｄの他に電子注入層があってもよい。
更に、図１２に示すように、バンク１３の開口部１３ａ内におけるインターレイヤー８ｃ上に、発光層８ｄを構成するポリパラフェニレンビニレン系あるいはポリフルオレン系の有機発光材料が水或いはテトラリン、テトラメチルベンゼン、メシチレン等の有機溶媒に溶解または分散された液状体をインクジェット方式又はノズルプリント方式により塗布し乾燥させることで、インターレイヤー８ｃ上に発光層８ｄを積層して形成する。なお、本実施形態の場合、発光試験用として緑色のポリフルオレン系発光材料をキシレンに溶かした溶液を開口部１３ａ内のインターレイヤー８ｃ上に塗布して発光層８ｄを形成した。また、インターレイヤー８ｃを設けずに正孔注入層８ｂ上に直接発光層８ｄを積層した構造であってもよく、発光層８ｄの他に電子注入層があってもよい。
次いで、図５に示すように、バンク１３上における正孔注入層８ｂの上面と、バンク１３の開口部１３ａ内の発光層８ｄの上面に、対向電極８ｅを一面に成膜し、発光層８ｄを覆う対向電極８ｅを形成する。
例えば、本実施形態の場合、Ｃａを蒸着法で３０ｎｍの厚みに成膜した後、さらに、低抵抗であり安定した性状を有するＡｌを蒸着法で５００ｎｍの厚みに成膜して、対向電極８ｅを形成した。
そして、この対向電極８ｅが成膜されたことで、ＥＬ素子８が形成されて、ＥＬパネル１が製造される。
例えば、本実施形態の場合、Ｃａを蒸着法で３０ｎｍの厚みに成膜した後、さらに、低抵抗であり安定した性状を有するＡｌを蒸着法で５００ｎｍの厚みに成膜して、対向電極８ｅを形成した。
そして、この対向電極８ｅが成膜されたことで、ＥＬ素子８が形成されて、ＥＬパネル１が製造される。
このように、酸化モリブデン層を成膜して正孔注入層８ｂを形成することに先立って、バンク１３と、そのバンク１３の開口部１３ａに露出する画素電極８ａの表面に酸性材料を含む発光保護層８ｆを成膜することによって、バンク１３や画素電極８ａ上に残留するアルカリ性のＴＭＡＨを中和もしくは酸性にして除去することができる。更に、形成された発光保護層８ｆは、正孔注入層８ｂと画素電極８ａの間および正孔注入層８ｂとバンク１３の間に介在することとなって、ＴＭＡＨが残留している恐れのあるバンク１３と画素電極８ａに、正孔注入層８ｂを接触させないようにすることができる。
以上のように、この発光保護層８ｆを形成することによれば、正孔注入層８ｂに、その正孔注入層８ｂを変質させてしまう発光阻害要因となるＴＭＡＨを作用させないようにすることが可能となるので、良好な状態の正孔注入層８ｂを有するＥＬ素子８を備えるＥＬパネル１を製造することができる。
（実施例１）
パターニングされた複数のＩＴＯが形成されたガラス基板上に、窒化シリコンからなる層間絶縁膜をパターン形成し、全面にポジ型の感光性ポリイミド系樹脂材料（フォトニースＤＷ−１０００ 東レ株式会社製）を、スピンコートにて１〜５μｍの厚さに堆積した後、ホットプレートによって感光性ポリイミド系樹脂材料を堆積したガラス基板に１２０℃で２分間プリベークを行った。その後、露光工程においてｇｈ混合線を５０〜１００ｍＪ／ｃｍ２、５〜１０秒の条件で隔壁非形成領域の感光性ポリイミド系樹脂材料に照射し、２．３〜２．５％ＴＭＡＨ溶液でガラス基板を現像後、純水で洗浄し、スピン乾燥を行った。次いでガラス基板をクリーンオーブンで１８０〜３２０℃で２時間ポストベークを行って開口部１３ａを有するバンク１３を形成した。バンク１３表面及びＩＴＯ上にわたってＰＥＤＯＴ：ＰＳＳ酸性溶液（ＣＨ８０００ 株式会社シュタルク社製）の１／１０希釈水溶液を塗布し、１８０〜２００℃で乾燥後、４〜５ｎｍの発光保護層を被膜した。発光保護層の表面に、酸化モリブデンを蒸着法によって３０ｎｍの厚さに成膜した。次いでインターレイヤー、ポリフルオレン系の発光層（６５ｎｍ厚）を順次成膜後、カソードとしてＣａを３０ｎｍ、Ａｌを５００ｎｍ連続して蒸着成膜した。
そして、正孔注入層８ｂの下層側に介在させたＥＬパネル１の発光試験を行ったところ、図１３（ｂ）に示すように、ＥＬパネル１の各画素Ｐを構成するＥＬ素子８が好適に発光することを確認することができた。
これに対し、発光保護層８ｆを成膜せずに、他の条件を実施例１と同じにして正孔注入層８ｂを形成したＥＬパネルの発光試験を行ったところ、図１３（ａ）に示すように、そのＥＬパネルのランダムな箇所においてＥＬ素子８が部分的に発光しない領域、いわゆるダークスポットが生じてしまうことが確認された。これは、アルカリ性を呈するＴＭＡＨ等の発光阻害要因が、酸化モリブデンなどからなる正孔注入層８ｂを変質させてしまい、その変質した正孔注入層８ｂの正孔注入性が悪化してしまうことで、発光しないＥＬ素子８が生じてしまうためである。
パターニングされた複数のＩＴＯが形成されたガラス基板上に、窒化シリコンからなる層間絶縁膜をパターン形成し、全面にポジ型の感光性ポリイミド系樹脂材料（フォトニースＤＷ−１０００ 東レ株式会社製）を、スピンコートにて１〜５μｍの厚さに堆積した後、ホットプレートによって感光性ポリイミド系樹脂材料を堆積したガラス基板に１２０℃で２分間プリベークを行った。その後、露光工程においてｇｈ混合線を５０〜１００ｍＪ／ｃｍ２、５〜１０秒の条件で隔壁非形成領域の感光性ポリイミド系樹脂材料に照射し、２．３〜２．５％ＴＭＡＨ溶液でガラス基板を現像後、純水で洗浄し、スピン乾燥を行った。次いでガラス基板をクリーンオーブンで１８０〜３２０℃で２時間ポストベークを行って開口部１３ａを有するバンク１３を形成した。バンク１３表面及びＩＴＯ上にわたってＰＥＤＯＴ：ＰＳＳ酸性溶液（ＣＨ８０００ 株式会社シュタルク社製）の１／１０希釈水溶液を塗布し、１８０〜２００℃で乾燥後、４〜５ｎｍの発光保護層を被膜した。発光保護層の表面に、酸化モリブデンを蒸着法によって３０ｎｍの厚さに成膜した。次いでインターレイヤー、ポリフルオレン系の発光層（６５ｎｍ厚）を順次成膜後、カソードとしてＣａを３０ｎｍ、Ａｌを５００ｎｍ連続して蒸着成膜した。
そして、正孔注入層８ｂの下層側に介在させたＥＬパネル１の発光試験を行ったところ、図１３（ｂ）に示すように、ＥＬパネル１の各画素Ｐを構成するＥＬ素子８が好適に発光することを確認することができた。
これに対し、発光保護層８ｆを成膜せずに、他の条件を実施例１と同じにして正孔注入層８ｂを形成したＥＬパネルの発光試験を行ったところ、図１３（ａ）に示すように、そのＥＬパネルのランダムな箇所においてＥＬ素子８が部分的に発光しない領域、いわゆるダークスポットが生じてしまうことが確認された。これは、アルカリ性を呈するＴＭＡＨ等の発光阻害要因が、酸化モリブデンなどからなる正孔注入層８ｂを変質させてしまい、その変質した正孔注入層８ｂの正孔注入性が悪化してしまうことで、発光しないＥＬ素子８が生じてしまうためである。
以上の結果から、アルカリ性のＴＭＡＨを現像液として使用してバンク１３を形成した後に、酸化モリブデンなどからなる正孔注入層８ｂを形成するに際し、その正孔注入層８ｂの形成前に、発光保護層８ｆを成膜するＥＬパネルの製造方法は、発光特性に優れたＥＬパネル（発光装置）を製造することを可能にする技術であるといえる。
また、その製造方法に基づいて発光保護層８ｆを成膜した後に正孔注入層８ｂを形成したＥＬパネル１は、発光特性に優れた発光装置であるといえる。
また、その製造方法に基づいて発光保護層８ｆを成膜した後に正孔注入層８ｂを形成したＥＬパネル１は、発光特性に優れた発光装置であるといえる。
（実施例２）
パターニングされた複数のＩＴＯが形成されたガラス基板上に、窒化シリコンからなる層間絶縁膜をパターン形成し、全面にポジ型の感光性ポリイミド系樹脂材料（フォトニースＤＷ−１０００ 東レ株式会社製）を、スピンコートにて１〜５μｍの厚さに堆積した後、ホットプレートによって感光性ポリイミド系樹脂材料を堆積したガラス基板に１２０℃で２分間プリベークを行った。その後、露光工程においてｇｈ混合線を５０〜１００ｍＪ／ｃｍ２、５〜１０秒の条件で隔壁非形成領域の感光性ポリイミド系樹脂材料に照射し、２．３〜２．５％ＴＭＡＨ溶液でガラス基板を現像後、純水で洗浄し、スピン乾燥を行った。次いでガラス基板をクリーンオーブンで１８０〜３２０℃で２時間ポストベークを行って開口部を有するバンクを形成した。バンク表面及びＩＴＯ上にわたって発光保護層として酸化ゲルマニウム（ＧｅＯ２）をスパッタ２ｎｍの厚さで成膜後、実施例１と同様に、発光保護層の表面に、酸化モリブデンを蒸着法によって３０ｎｍの厚さに成膜し、次いでインターレイヤー、発光層（６５ｎｍ厚）を順次成膜後、カソードとしてＢａを３ｎｍ、Ａｌを５００ｎｍ連続して蒸着成膜した。酸化ゲルマニウムによってバンクの成分が酸化モリブデンに移動することを遮蔽することによって、ダークスポットが成長しないことが確認できた。
パターニングされた複数のＩＴＯが形成されたガラス基板上に、窒化シリコンからなる層間絶縁膜をパターン形成し、全面にポジ型の感光性ポリイミド系樹脂材料（フォトニースＤＷ−１０００ 東レ株式会社製）を、スピンコートにて１〜５μｍの厚さに堆積した後、ホットプレートによって感光性ポリイミド系樹脂材料を堆積したガラス基板に１２０℃で２分間プリベークを行った。その後、露光工程においてｇｈ混合線を５０〜１００ｍＪ／ｃｍ２、５〜１０秒の条件で隔壁非形成領域の感光性ポリイミド系樹脂材料に照射し、２．３〜２．５％ＴＭＡＨ溶液でガラス基板を現像後、純水で洗浄し、スピン乾燥を行った。次いでガラス基板をクリーンオーブンで１８０〜３２０℃で２時間ポストベークを行って開口部を有するバンクを形成した。バンク表面及びＩＴＯ上にわたって発光保護層として酸化ゲルマニウム（ＧｅＯ２）をスパッタ２ｎｍの厚さで成膜後、実施例１と同様に、発光保護層の表面に、酸化モリブデンを蒸着法によって３０ｎｍの厚さに成膜し、次いでインターレイヤー、発光層（６５ｎｍ厚）を順次成膜後、カソードとしてＢａを３ｎｍ、Ａｌを５００ｎｍ連続して蒸着成膜した。酸化ゲルマニウムによってバンクの成分が酸化モリブデンに移動することを遮蔽することによって、ダークスポットが成長しないことが確認できた。
このように、酸化ゲルマニウム（ＧｅＯ２）からなる発光保護層８ｆであっても、正孔注入層８ｂと画素電極８ａの間および正孔注入層８ｂとバンク１３の間に介在することによって、発光保護層８ｆでＴＭＡＨを封じ込めるようにして、ＴＭＡＨが残留している恐れのあるバンク１３と画素電極８ａに、正孔注入層８ｂを接触させないようにすることができる。
そして、ＧｅＯ２からなる発光保護層８ｆは正孔注入性を有しているので、正孔注入層８ｂに積層された際には、発光保護層８ｆは正孔注入層の一部として機能し、さらに、正孔注入層８ｂに発光阻害要因であるＴＭＡＨを作用させないようにすることが可能となり、良好な状態の正孔注入層８ｂを有するＥＬ素子８を備えるＥＬパネル１を製造することができる。
そして、ＧｅＯ２からなる発光保護層８ｆは正孔注入性を有しているので、正孔注入層８ｂに積層された際には、発光保護層８ｆは正孔注入層の一部として機能し、さらに、正孔注入層８ｂに発光阻害要因であるＴＭＡＨを作用させないようにすることが可能となり、良好な状態の正孔注入層８ｂを有するＥＬ素子８を備えるＥＬパネル１を製造することができる。
なお、本発明は上記実施形態に限られるものではない。
例えば、発光保護層８ｆは、ＰＥＤＯＴ／ＰＳＳが成膜された層であることに限らず、例えば、ホール注入性を妨げない酸化シリコン（ＳｉＯ２）などの金属酸化物（ＩＶ族元素の酸化物）が数ｎｍ成膜された層であってもよい。酸化シリコンを発光保護層８ｆとしたＥＬパネル１の製造方法は、酸化ゲルマニウムのＥＬパネル１の製法と同様であるので、説明は省略する。
例えば、発光保護層８ｆは、ＰＥＤＯＴ／ＰＳＳが成膜された層であることに限らず、例えば、ホール注入性を妨げない酸化シリコン（ＳｉＯ２）などの金属酸化物（ＩＶ族元素の酸化物）が数ｎｍ成膜された層であってもよい。酸化シリコンを発光保護層８ｆとしたＥＬパネル１の製造方法は、酸化ゲルマニウムのＥＬパネル１の製法と同様であるので、説明は省略する。
なお、以上の実施の形態において、発光装置を表示装置であるＥＬパネルに適用した場合を例に説明したが、本発明はこれに限定されるものではなく、例えば、露光装置、光アドレッシング装置、照明装置などに本発明を適用してもよい。
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
１ ＥＬパネル（発光装置）
８ ＥＬ素子
８ａ 画素電極（第一電極）
８ｂ 正孔注入層（キャリア輸送層）
８ｃ インターレイヤー
８ｄ 発光層
８ｅ 対向電極（第二電極）
８ｆ 発光保護層
１０ 基板
１１ ゲート絶縁膜
１２ 層間絶縁膜
１３ バンク（隔壁）
１３ａ 開口部
８ ＥＬ素子
８ａ 画素電極（第一電極）
８ｂ 正孔注入層（キャリア輸送層）
８ｃ インターレイヤー
８ｄ 発光層
８ｅ 対向電極（第二電極）
８ｆ 発光保護層
１０ 基板
１１ ゲート絶縁膜
１２ 層間絶縁膜
１３ バンク（隔壁）
１３ａ 開口部
Claims (8)
- 第一電極、前記第一電極上の少なくとも一層以上のキャリア輸送層、前記キャリア輸送層上の第二電極を有する発光装置であって、
基板の上面側に形成された前記第一電極に連通する開口部を有する隔壁と、
少なくとも前記隔壁を被覆する発光保護層と、
を備え、
前記発光保護層は、前記隔壁と前記キャリア輸送層との間に介在することを特徴とする発光装置。 - 前記発光保護層は、前記隔壁に起因する発光阻害要因を中和もしくは酸性にしていることを特徴とする請求項１に記載の発光装置。
- 前記発光保護層は、酸性材料によって形成されることを特徴とする請求項１又は２に記載の発光装置。
- 前記隔壁は、ポジ型の感光性ポリイミド系樹脂材料を硬化してなることを特徴とする請求項１〜３の何れか一項に記載の発光装置。
- 前記隔壁は、アルカリ性溶液によって現像されていることを特徴とする請求項１〜４の何れか一項に記載の発光装置。
- 第一電極、前記第一電極上の少なくとも一層以上のキャリア輸送層、前記キャリア輸送層上の第二電極を有する発光装置の製造方法であって、
基板の上面側に形成された前記第一電極に連通する開口部を有する隔壁を形成する隔壁形成工程と、
少なくとも前記隔壁を被覆し、前記隔壁に起因する発光阻害要因を封じ込める発光保護層を形成する発光保護層形成工程と、
前記第一電極及び前記発光保護層を覆う前記キャリア輸送層を形成するキャリア輸送層形成工程と、
を備えることを特徴とする発光装置の製造方法。 - 前記発光保護層形成工程は、前記発光保護層となる材料を成膜する際に、その隔壁に起因する発光阻害要因を中和もしくは酸性にする工程を含むことを特徴とする請求項６に記載の発光装置の製造方法。
- 前記隔壁形成工程は、前記隔壁となる材料を、アルカリ性溶液で現像する工程を含み、
前記発光保護層形成工程は、前記前記隔壁及び前記第一電極の表面に残留する前記アルカリ性溶液を中和もしくは酸性にする工程を含む、
ことを特徴とする請求項６に記載の発光装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008229626A JP4770896B2 (ja) | 2008-09-08 | 2008-09-08 | 発光装置及び発光装置の製造方法 |
| US12/548,542 US20100051993A1 (en) | 2008-09-03 | 2009-08-27 | Light emitting apparatus and manufacturing method thereof |
| TW098129338A TW201021610A (en) | 2008-09-03 | 2009-09-01 | Light emitting apparatus and manufacturing method thereof |
| KR1020090082430A KR20100028001A (ko) | 2008-09-03 | 2009-09-02 | 발광장치 및 발광장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008229626A JP4770896B2 (ja) | 2008-09-08 | 2008-09-08 | 発光装置及び発光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010067349A true JP2010067349A (ja) | 2010-03-25 |
| JP4770896B2 JP4770896B2 (ja) | 2011-09-14 |
Family
ID=42192788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008229626A Expired - Fee Related JP4770896B2 (ja) | 2008-09-03 | 2008-09-08 | 発光装置及び発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4770896B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012004824A1 (ja) * | 2010-07-05 | 2012-01-12 | パナソニック株式会社 | 発光素子の製造方法、並びに発光素子を用いた有機表示パネル、有機発光装置、及び有機表示装置 |
| WO2013076948A1 (ja) * | 2011-11-24 | 2013-05-30 | パナソニック株式会社 | Ｅｌ表示装置およびその製造方法 |
| WO2020021653A1 (ja) * | 2018-07-25 | 2020-01-30 | シャープ株式会社 | 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167455A (ja) * | 1997-08-21 | 1999-03-09 | Nec Corp | 有機エレクトロルミネッセンス表示装置及びその製造方法 |
| JP2000048962A (ja) * | 1998-07-24 | 2000-02-18 | Tdk Corp | 有機ｅｌ素子 |
| JP2000223275A (ja) * | 1999-01-27 | 2000-08-11 | Tdk Corp | 有機ｅｌ素子 |
| JP2001060494A (ja) * | 1999-06-16 | 2001-03-06 | Nec Corp | 有機ｅｌパネル及びその製造方法 |
| JP2002091343A (ja) * | 2000-06-28 | 2002-03-27 | Toray Ind Inc | 表示装置 |
| JP2002367784A (ja) * | 2001-06-11 | 2002-12-20 | Tdk Corp | 有機ｅｌ素子 |
| JP2003022892A (ja) * | 2001-07-06 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | 発光装置の製造方法 |
| JP2004063139A (ja) * | 2002-07-25 | 2004-02-26 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| WO2004060025A1 (ja) * | 2002-12-25 | 2004-07-15 | Semiconductor Energy Laboratory Co., Ltd. | 表示装置の製造方法 |
| JP2004253371A (ja) * | 2003-01-31 | 2004-09-09 | Dainippon Ink & Chem Inc | 有機エレクトロルミネッセンス素子 |
| JP2005203339A (ja) * | 2003-12-16 | 2005-07-28 | Matsushita Electric Ind Co Ltd | 有機エレクトロルミネッセント素子およびその製造方法 |
| JP2006286664A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | 有機エレクトロルミネッセンス素子 |
| JP2007073499A (ja) * | 2005-08-08 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| JP2007221113A (ja) * | 2006-01-23 | 2007-08-30 | Fujifilm Corp | 有機電界発光素子 |
| JP2007234254A (ja) * | 2006-02-27 | 2007-09-13 | Sanyo Electric Co Ltd | 有機エレクトロルミネッセンス素子及びその製造方法 |
| JP2007324033A (ja) * | 2006-06-02 | 2007-12-13 | Casio Comput Co Ltd | 表示装置及びその製造方法 |
-
2008
- 2008-09-08 JP JP2008229626A patent/JP4770896B2/ja not_active Expired - Fee Related
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167455A (ja) * | 1997-08-21 | 1999-03-09 | Nec Corp | 有機エレクトロルミネッセンス表示装置及びその製造方法 |
| JP2000048962A (ja) * | 1998-07-24 | 2000-02-18 | Tdk Corp | 有機ｅｌ素子 |
| JP2000223275A (ja) * | 1999-01-27 | 2000-08-11 | Tdk Corp | 有機ｅｌ素子 |
| JP2001060494A (ja) * | 1999-06-16 | 2001-03-06 | Nec Corp | 有機ｅｌパネル及びその製造方法 |
| JP2002091343A (ja) * | 2000-06-28 | 2002-03-27 | Toray Ind Inc | 表示装置 |
| JP2002367784A (ja) * | 2001-06-11 | 2002-12-20 | Tdk Corp | 有機ｅｌ素子 |
| JP2003022892A (ja) * | 2001-07-06 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | 発光装置の製造方法 |
| JP2004063139A (ja) * | 2002-07-25 | 2004-02-26 | Seiko Epson Corp | 電気光学装置及びその製造方法、並びに電子機器 |
| WO2004060025A1 (ja) * | 2002-12-25 | 2004-07-15 | Semiconductor Energy Laboratory Co., Ltd. | 表示装置の製造方法 |
| JP2004253371A (ja) * | 2003-01-31 | 2004-09-09 | Dainippon Ink & Chem Inc | 有機エレクトロルミネッセンス素子 |
| JP2005203339A (ja) * | 2003-12-16 | 2005-07-28 | Matsushita Electric Ind Co Ltd | 有機エレクトロルミネッセント素子およびその製造方法 |
| JP2006286664A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | 有機エレクトロルミネッセンス素子 |
| JP2007073499A (ja) * | 2005-08-08 | 2007-03-22 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| JP2007221113A (ja) * | 2006-01-23 | 2007-08-30 | Fujifilm Corp | 有機電界発光素子 |
| JP2007234254A (ja) * | 2006-02-27 | 2007-09-13 | Sanyo Electric Co Ltd | 有機エレクトロルミネッセンス素子及びその製造方法 |
| JP2007324033A (ja) * | 2006-06-02 | 2007-12-13 | Casio Comput Co Ltd | 表示装置及びその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012004824A1 (ja) * | 2010-07-05 | 2012-01-12 | パナソニック株式会社 | 発光素子の製造方法、並びに発光素子を用いた有機表示パネル、有機発光装置、及び有機表示装置 |
| JP5330545B2 (ja) * | 2010-07-05 | 2013-10-30 | パナソニック株式会社 | 発光素子の製造方法 |
| US8642360B2 (en) | 2010-07-05 | 2014-02-04 | Panasonic Corporation | Method for manufacturing light-emitter, organic display panel using light-emitter, organic light-emitting device and organic display device |
| WO2013076948A1 (ja) * | 2011-11-24 | 2013-05-30 | パナソニック株式会社 | Ｅｌ表示装置およびその製造方法 |
| US9000430B2 (en) | 2011-11-24 | 2015-04-07 | Panasonic Corporation | EL display device and method for producing same |
| JPWO2013076948A1 (ja) * | 2011-11-24 | 2015-04-27 | パナソニック株式会社 | Ｅｌ表示装置およびその製造方法 |
| WO2020021653A1 (ja) * | 2018-07-25 | 2020-01-30 | シャープ株式会社 | 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4770896B2 (ja) | 2011-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4414358B2 (ja) | 前面発光構造を有する有機電界発光表示装置及びこれの製造方法 | |
| KR101348408B1 (ko) | 상부발광 방식 유기전계 발광소자 및 이의 제조 방법 | |
| US7777406B2 (en) | Organic light emitting diode display device | |
| KR101004874B1 (ko) | 표시패널 및 그 제조방법 | |
| US20090066236A1 (en) | Organic light-emitting display device and method of manufacturing the same | |
| JP2009218156A (ja) | Ｅｌパネル及びｅｌパネルの製造方法 | |
| KR101161926B1 (ko) | 발광장치 및 발광장치의 제조방법 | |
| KR20070048957A (ko) | 표시장치와 그 제조방법 | |
| JP4697265B2 (ja) | 発光装置の製造方法 | |
| US20100051993A1 (en) | Light emitting apparatus and manufacturing method thereof | |
| JP4770896B2 (ja) | 発光装置及び発光装置の製造方法 | |
| JP2010061952A (ja) | 発光装置及び発光装置の製造方法 | |
| JP2011014347A (ja) | 発光装置及び発光装置の製造方法 | |
| JP5109542B2 (ja) | 表示装置の製造方法 | |
| JP2011014595A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP5540503B2 (ja) | 電子機器の製造方法及び短絡体 | |
| JP4697266B2 (ja) | 発光装置の製造方法 | |
| JP2009230987A (ja) | Ｅｌパネル及びｅｌパネルの製造方法 | |
| JP5228713B2 (ja) | 発光装置の製造方法 | |
| KR100685418B1 (ko) | 유기전계 발광소자 및 그 제조 방법 | |
| JP2012069540A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置 | |
| JP5286873B2 (ja) | Ｅｌパネル及びｅｌパネルの製造方法 | |
| KR100601371B1 (ko) | 유기 전계발광 표시 소자 및 이의 형성 방법 | |
| JP2010205462A (ja) | 表示装置及びその製造方法 | |
| JP5152115B2 (ja) | 発光パネルの製造方法及び発光パネルの製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110225 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4770896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |