JP2010048866A - 表示装置、表示駆動方法 - Google Patents

Abstract

【課題】時分割的なＶｔｈキャンセル動作において補正動作を加速し、補正期間を短縮する。
【解決手段】画素回路の保持容量に信号値を与える前に、上記保持容量に駆動トランジスタの閾値電圧を保持させる閾値補正動作を複数回実行させる。この複数回の閾値補正動作期間のうち、例えば初回のみは、補正加速用電位Ｖｕｐをゲートに与えてゲート−ソース間電圧を通常より広げること、さらにその後基準電位Ｖｏｆｓに戻すことで、ゲート−ソース間電圧を閾値電圧Ｖｔｈに近づける動作を加速する。
【選択図】図５

Description

本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。

特開２００７−１３３２８２号公報 特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報

例えば上記特許文献２，３に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。

ところで有機ＥＬ素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上や、高輝度化、高精細化、ハイフレームレート化（高周波数化）が強く求められている。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献１のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
ここで本発明では有機ＥＬ素子を用いた表示装置として、より好適な閾値キャンセル動作を実現すること、特には画素回路動作の高周波数化にも対応できるように閾値キャンセル動作を高速化することを目的とする。

本発明の表示装置は、少なくとも、発光素子と、ドレイン−ソース間に駆動電圧が印加されることで上記発光素子に対してゲート−ソース間に与えられた信号電位に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート−ソース間に接続され上記駆動トランジスタの閾値電圧と入力された信号値とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記保持容量に信号値を与える前に、上記駆動トランジスタのゲート電位を基準電位に固定した状態で上記駆動トランジスタに駆動電圧を印加することで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を複数回実行させる閾値補正動作手段とを備える。そして上記閾値補正動作手段は、複数回の上記閾値補正動作のうち前半の閾値補正動作の際のみは、上記ゲート電位を上記基準電位より高い補正加速用電位として閾値補正動作を開始させた後、ゲート電位を上記基準電位に戻して固定するようにする。

また上記閾値補正動作手段は、複数回の上記閾値補正動作のうち上記前半の閾値補正動作として、最初の閾値補正動作の際のみに、上記ゲート電位を上記基準電位より高い所定電位として閾値補正動作を開始させた後、ゲート電位を上記基準電位に戻して固定するようにする。
また上記画素アレイ上で列状に配設される各信号線に、上記信号電位、上記基準電位、及び上記補正加速用電位としての各電位を供給する信号セレクタと、上記画素アレイ上で行状に配設される各書込制御線を駆動して、上記信号線の電位を上記画素回路に導入させる書込スキャナと、上記画素アレイ上で行状に配設される各電源制御線を用いて、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナとを備える。そして上記閾値補正動作手段は、上記駆動トランジスタのゲート電位を上記信号線から与えられる上記基準電位及び上記補正加速用電位とさせる上記書込スキャナによる動作と、上記駆動トランジスタへ駆動電圧を供給する上記駆動制御スキャナによる動作とによって実現されるようにする。
また上記画素回路は、上記発光素子と、上記駆動トランジスタと、上記保持容量とに加えてサンプリングトランジスタを備え、上記サンプリングトランジスタは、そのゲートが上記書込制御線に接続され、ソース及びドレインの一方が上記信号線に接続され、他方が上記駆動トランジスタのゲートに接続され、上記駆動トランジスタは、そのソース及びドレインの一方が上記発光素子に接続され、他方が上記電源制御線に接続される。

本発明の表示駆動方法は、保持容量に信号値を与える前に、上記駆動トランジスタのゲート電位を基準電位に固定した状態で上記駆動トランジスタに駆動電圧を印加することで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を複数回実行させるとともに、複数回の上記閾値補正動作のうち前半の閾値補正動作の際のみは、上記ゲート電位を上記基準電位より高い補正加速用電位として閾値補正動作を開始させた後、ゲート電位を上記基準電位に戻して固定するようにする。

有機ＥＬ表示装置の画素回路動作の高周波数化に伴い、駆動トランジスタの閾値補正動作を時分割的に行うことがある。時分割的に閾値補正動作を行うことで、閾値補正動作としての必要な期間を確保でき、適切に閾値のバラツキをキャンセルできる。
ここで、さらなる高周波数化を考慮すると、閾値補正動作の高速化や、それによる分割補正回数の削減が求められる。
閾値補正動作を加速するためには、駆動トランジスタのゲート−ソース間電圧が、より迅速に閾値電圧に収束するようにさせることが必要である。本発明では、例えば初回の閾値補正動作の際に、ゲート電位を高めに設定して補正動作を開始させる。つまり基準電位より高い補正加速用電位とする。これによって駆動トランジスタのゲート−ソース間電圧を広げ、駆動トランジスタを流れる電流量を多くし、ソース電位の上昇を加速させる。また、その後ゲート電位を基準電位に戻すことでゲート−ソース間電圧を圧縮する。

本発明によれば、時分割的に閾値補正を行う際に、複数回の閾値補正動作のうち前半の閾値補正動作の際のみは、駆動トランジスタのゲート電位を基準電位より高い補正加速用電位として閾値補正動作を開始させた後、ゲート電位を基準電位に戻して固定するようにする。これによりソース電位の上昇が加速されること、及びゲート−ソース間電圧が圧縮されることで、ゲート−ソース間電圧が閾値電圧となるまでの時短化を実現できる。
即ち閾値補正動作の高速化が実現できる。またこれにより、画素回路動作の高周波数化への対応のための、各閾値補正動作の期間の短縮化や、分割補正回数の削減も実現できる。

以下、本発明の表示装置の実施の形態として、有機ＥＬ素子を用いた表示装置の例を次の順序で説明する。
［１．実施の形態の表示装置の構成］
［２．本発明に至る過程における画素回路動作］
［３．本発明の実施の形態としての画素回路動作］

［１．実施の形態の表示装置の構成］

図１に実施の形態の表示装置の全体構成を示す。この表示装置は後述するように、駆動トランジスタの閾値電圧や移動度のバラツキに対する補償機能を備えた画素回路１０を含むものである。
図１に示すように、本例の表示装置は、画素回路１０が列方向と行方向にマトリクス状に配列された画素アレイ部２０を備える。なお、画素回路１０には「Ｒ」「Ｇ」「Ｂ」を付しているが、これはＲ（赤）、Ｇ（緑）、Ｂ（青）の各色の発光画素であることを示している。

そしてこの画素アレイ部２０の各画素回路１０を駆動するため、水平セレクタ１１と、ライトスキャナ（書込スキャナ）１２と、ドライブスキャナ（駆動制御スキャナ）１３を備える。
また水平セレクタ１１により選択され、輝度情報に応じた映像信号を画素回路１０に対する入力信号として供給する信号線ＤＴＬ１、ＤＴＬ２・・・が、画素アレイ部２０に対して列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ部２０においてマトリクス配置された画素回路１０の列数分だけ配される。

また画素アレイ部２０に対して、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・、電源制御線ＤＳＬ１，ＤＳＬ２・・・が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ部２０においてマトリクス配置された画素回路１０の行数分だけ配される。
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１２により駆動される。ライトスキャナ１２は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・）を供給して、画素回路１０を行単位で線順次走査する。
電源制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）はドライブスキャナ１３により駆動される。ドライブスキャナ１３は、ライトスキャナ１２による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１，ＤＳＬ２・・・に駆動電位（Ｖ１）、初期電位（Ｖｉｎｉ）の２値に切り替わる電源電圧としての電源パルスＤＳ（ＤＳ１，ＤＳ２・・・）を供給する。
水平セレクタ１１は、ライトスキャナ１２による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号電位（Ｖｓｉｇ）と基準電位（Ｖｏｆｓ）を供給する。

図２に画素回路１０の構成を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。なお、図２では簡略化のため、信号線ＤＴＬと書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。

この画素回路１０は、発光素子である有機ＥＬ素子１と、１個の保持容量Ｃｓと、サンプリングトランジスタＴｒＳ、駆動トランジスタＴｒＤとしての２個の薄膜トランジスタ（ＴＦＴ）とで構成されている。サンプリングトランジスタＴｒＳ、駆動トランジスタＴｒＤはｎチャネルＴＦＴとされている。

保持容量Ｃｓは、一方の端子が駆動トランジスタＴｒＤのソースに接続され、他方の端子が同じく駆動トランジスタＴｒＤのゲートに接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｒＤのソースｓに接続され、カソードは所定の接地配線（カソード電位Ｖｃａｔｈ）に接続されている。なお容量ＣELは、有機ＥＬ素子１の寄生容量である。
サンプリングトランジスタＴｒＳは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｒＤのゲートに接続される。またサンプリングトランジスタＴｒＳのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｒＤのドレインは電源制御線ＤＳＬに接続されている。

有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに信号電位Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｒＳが書込制御線ＷＳＬによってライトスキャナ１２から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの入力信号Ｖｓｉｇが保持容量Ｃｓに書き込まれる。駆動トランジスタＴｒＤは、ドライブスキャナ１３によって駆動電位Ｖ１が与えられている電源制御線ＤＳＬからの電流供給により、保持容量Ｃｓに保持された信号電位に応じた電流を有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。

また、この画素回路１０では、有機ＥＬ素子１の電流駆動に先立って駆動トランジスタＴｒＤの閾値電圧Ｖｔｈのバラツキの影響を補正する為の動作（以下、Ｖｔｈキャンセル動作）を行う。さらに、上記のように信号線ＤＴＬからの入力信号Ｖｓｉｇを保持容量Ｃｓに書き込むと同時に、駆動トランジスタＴｒＤの移動度のバラツキの影響をキャンセルするための移動度補正動作も行う。

［２．本発明に至る過程における画素回路動作］

ここで、このような画素回路１０において、本発明に至る過程で検討されていた回路動作について説明する。特にここでは、Ｖｔｈキャンセルとして分割補正を行う動作について図３により説明する。

図３には水平セレクタ１１によって信号線ＤＴＬに与えられる電位（信号電位Ｖｓｉｇと基準電位Ｖｏｆｓ）を、ＤＴＬ入力信号として示している。
また走査パルスＷＳとして、ライトスキャナ１２によって書込制御線ＷＳＬに印加されるパルスを示している。この走査パルスＷＳにより、サンプリングトランジスタＴｒＳが、導通／非導通に制御される。
また電源パルスＤＳとして、ドライブスキャナ１３によって電源制御線ＤＳＬに印加される電圧を示している。この電圧としては、ドライブスキャナ１３は駆動電位Ｖ１と初期電位Ｖｉｎｉが所定タイミングで切り替わるように供給する。
また駆動トランジスタＴｒＤのゲート電位Ｖｇ、ソース電位Ｖｓの変動も示している。

図３のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
まず時点ｔｓにおいてドライブスキャナ１３は、電源パルスＤＳを初期電位Ｖｉｎｉとする。これによって駆動トランジスタＴｒＤのソース電位Ｖｓは初期電位Ｖｉｎｉで低下し、有機ＥＬ素子１は非発光状態になる。また浮遊状態の駆動トランジスタＴｒＤのゲート電位Ｖｇも低下する。
その後、期間ｔ３０にＶｔｈキャンセル動作のための準備を行う。即ち、信号線ＤＴＬが基準電位Ｖｏｆｓとされているときに走査パルスＷＳがＨレベルとされてサンプリングトランジスタＴｒＳが導通される。これにより駆動トランジスタＴｒＤのゲート電位Ｖｇが電圧Ｖｏｆｓに固定される。ソース電位Ｖｓは初期電位Ｖｉｎｉを維持する。
このようにして、駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、閾値電圧Ｖｔｈ以上に開くことで、Ｖｔｈキャンセルの準備を行う。

次にＶｔｈキャンセル動作が開始される。ここでは期間ｔ３１，ｔ３３，ｔ３５，ｔ３７として時分割的に閾値補正を行うことになる。
まず期間ｔ３１で、駆動トランジスタＴｒＤのゲート電位Ｖｇを基準電位Ｖｏｆｓに固定したまま、ドライブスキャナ１３によって電源パルスＤＳが駆動電位Ｖ１とされることで、ソース電位Ｖｓが上昇する。
但しこのとき、ソース電位Ｖｓが有機ＥＬ素子１の閾値を越えないようにするため、及びＤＴＬ入力信号が信号電位Ｖｓｉｇの期間にはサンプリングトランジスタＴｒＳを非導通とするため、ライトスキャナ１２は、信号線ＤＴＬが基準電位Ｖｏｆｓとなる期間に走査パルスＷＳを断続的にオンさせる。これによって期間ｔ３１，ｔ３３，ｔ３５，ｔ３７に分割してＶｔｈキャンセル動作が行われる。
このＶｔｈキャンセル動作は、駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈとなると完了する（期間ｔ３７）。

なお、Ｖｔｈ補正動作を実行する期間ｔ３１の後の期間（補正後期間）ｔ３２、同じく期間ｔ３３の後の補正後期間ｔ３４、同じく期間ｔ３５の後の補正後期間ｔ３６は、走査パルスＷＳによってサンプリングトランジスタＴｒＳがオフとされている。これはＤＴＬ入力信号が信号値電圧（他のラインの画素に対する信号値）とされている期間に、その信号値を駆動トランジスタＴｒＤのゲートに印加しないようにするものであるが、この補正後期間ｔ３２、ｔ３４、ｔ３６は、駆動トランジスタＴｒＤのドレインには電源制御線ＤＳＬからの駆動電位Ｖ１が継続して供給されている。
そして駆動トランジスタＴｒＤが完全にカットオフしないことで、電流は完全に停止せず、その影響で図のようにソース電位Ｖｓが上昇し、それに応じてゲート電位Ｖｇが上昇していく現象が見られる。上昇したゲート電位Ｖｇについては、走査パルスＷＳでサンプリングトランジスタＴｒＳがオンとされた際に、ＤＴＬ入力信号としての基準電位Ｖｏｆｓに戻される。

以上のようにＶｔｈキャンセルが複数回の分割的に行われた後は、信号線ＤＴＬが当該画素回路に対する信号電位Ｖｓｉｇとなったタイミング（期間ｔ３９）において、走査パルスＷＳがオンとされることで、保持容量Ｃｓに信号電位Ｖｓｉｇが書き込まれる。また、この期間ｔ３９は、駆動トランジスタＴｒＤの移動度補正期間ともなる。
この期間ｔ３９では、駆動トランジスタＴｒＤの移動度に応じてソース電位Ｖｓが上昇する。即ち駆動トランジスタＴｒＤの移動度が大きければ、ソース電位Ｖｓの上昇量が大きく、移動度が小さければソース電位Ｖｓの上昇量が小さい。これは結果として発光期間における駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、移動度に応じて調整する動作となる。

その後、ソース電位Ｖｓが有機ＥＬ素子１の閾値を越える電位となったときに、有機ＥＬ素子１が発光されることになる。
即ち駆動トランジスタＴｒＤは保持容量Ｃｓに保持されている電位に応じて駆動電流を流し、有機ＥＬ素子１を発光させる。このとき駆動トランジスタＴｒＤのソース電位Ｖｓは所定の動作点に保持されている。
駆動トランジスタＴｒＤのドレインには電源制御線ＤＳＬから駆動電位Ｖ１が印加されており、常に飽和領域で動作するように設定されているため、駆動トランジスタＴｒＤは定電流源として機能し、有機ＥＬ素子１に流れる電流Ｉｄｓは駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓに応じて、

となる。但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｒＤの閾値電圧、Ｖｇｓは駆動トランジスタＴｒＤのゲート−ソース間電圧を表わしている。
この（数１）からわかるように、電流Ｉｄｓは駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓの２乗値に依存するため、電流Ｉｄｓとゲート−ソース間電圧Ｖｇｓの関係は図４のようになる。

飽和領域では駆動トランジスタＴｒＤのドレイン電流Ｉｄｓはゲート−ソース間電圧Ｖｇｓによって制御されるが、保持容量Ｃｓの作用により駆動トランジスタＴｒＤのゲート・ソース間電圧Ｖｇｓ（＝Ｖｓｉｇ＋Ｖｔｈ）は一定であるので、駆動トランジスタＴｒＤは一定電流を有機ＥＬ素子１に流す定電流源として動作する。
これにより有機ＥＬ素子１のアノード電位（ソース電位Ｖｓ）は有機ＥＬ素子１に電流が流れる電圧まで上昇し、有機ＥＬ素子１は発光する。つまり今回のフレームにおける、信号電圧Ｖｓｉｇに応じた輝度での発光が開始される。

このように画素回路１０は１フレーム期間において、Ｖｔｈキャンセル動作及び移動度補正を含んで、有機ＥＬ素子１の発光のための動作が行われる。
Ｖｔｈキャンセル動作によって各画素回路１０での駆動トランジスタＴｒＤの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｒＤの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｒＤの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｒＤの移動度の大小に応じてソース電位Ｖｓが得られ、結果として各画素回路１０の駆動トランジスタＴｒＤの移動度のバラツキを吸収するようなゲート−ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。

［３．本発明の実施の形態としての画素回路動作］

以上のように１サイクルの画素回路動作として、Ｖｔｈキャンセル動作を分割して複数回行うが、このようにＶｔｈキャンセル動作を時分割的に複数回行うのは、表示装置の高周波数化の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的なＶｔｈキャンセル期間を確保することが難しくなる。そこで上記のように時分割的にＶｔｈキャンセル動作を行うことでＶｔｈキャンセル期間として必要な期間を確保して、駆動トランジスタＴｒＤのゲート−ソース間電圧を閾値電圧Ｖｔｈに収束させる。
しかしながら、更なる高フレームレート化に対応するためには、各分割補正期間の短縮や、Ｖｔｈキャンセル動作の全体として所要時間の短縮による分割回数の削減が求められる。

そこで本実施の形態の画素回路動作として、Ｖｔｈキャンセル動作の迅速性をはかり、Ｖｔｈキャンセル動作の所要時間を短縮させる手法を、以下に説明する。

図５に実施の形態の回路動作を示す。
この図５も、図３と同様に、水平セレクタ１１によって信号線ＤＴＬに与えられる電位を、ＤＴＬ入力信号として示している。ただし、水平セレクタ１１は、信号電位Ｖｓｉｇと基準電位Ｖｏｆｓに加え、補正加速用電位Ｖｕｐも信号線ＤＴＬに与えるようにする。
即ち図示するように、１Ｈ期間として信号線ＤＴＬに与える電位としては、画素に与える信号電位Ｖｓｉｇの直後は、一定期間、補正加速用電位Ｖｕｐを与え、その後、基準電位Ｖｏｆｓとするようにしている。

また図５には、走査パルスＷＳとして、ライトスキャナ１２によって書込制御線ＷＳＬに印加されるパルスを示している。
また電源パルスＤＳとして、ドライブスキャナ１３によって電源制御線ＤＳＬに印加される電圧を示している。電源制御線ＤＳＬに印加される電圧としては、ドライブスキャナ１３は駆動電位Ｖ１と初期電位Ｖｉｎｉが所定タイミングで切り替わるようにしている。
また駆動トランジスタＴｒＤのゲート電位Ｖｇ、ソース電位Ｖｓの変動も示している。

図５のタイミングチャートにおける時点ｔｓとして、有機ＥＬ素子１の発光駆動動作の１サイクルが開始される。
まず時点ｔｓにおいてドライブスキャナ１３は、電源制御線ＤＳＬに与える電源パルスＤＳを初期電位Ｖｉｎｉとする。これによって駆動トランジスタＴｒＤのソース電位Ｖｓは初期電位Ｖｉｎｉで低下し、有機ＥＬ素子１は非発光状態になる。また駆動トランジスタＴｒＤのゲート電位Ｖｇも低下する。

その後、期間ｔ１にＶｔｈキャンセル動作のための準備を行う。即ちドライブスキャナ１３は、走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｒＳを導通させ、信号線ＤＴＬの電位を駆動トランジスタＴｒＤのゲートに導入する。
本例の場合、この期間ｔ１は、信号線ＤＴＬが補正加速用電位Ｖｕｐとされている期間となるようにしている。従って、駆動トランジスタＴｒＤのゲート電位Ｖｇ＝補正加速用電位Ｖｕｐとされることになる。
ソース電位Ｖｓは初期電位Ｖｉｎｉを維持する。Ｖｔｈキャンセルの準備として、このように駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、閾値電圧Ｖｔｈ以上に開くようにする。

次にＶｔｈキャンセル動作が開始される。ここでは期間ｔ２，ｔ４，ｔ６として時分割的に閾値補正を行うことになる。
なお、期間ｔ２は、期間ｔａ、ｔｂに分けて示している。期間ｔａは、ＤＴＬ入力信号の電位が補正加速用電位Ｖｕｐとされている期間であり、期間ｔｂはＤＴＬ入力信号が基準電位Ｖｏｆｓとなった期間である。
この期間ｔ２（期間ｔａ及びｔｂ）の間、サンプリングトランジスタＴｒＳは導通しているため、駆動トランジスタＴｒＤのゲート電位Ｖｇは、期間ｔａでは補正加速用電位Ｖｕｐの電位に固定され、期間ｔｂでは基準電位Ｖｏｆｓの電位に固定されることになる。
そしてこの期間ｔ２では、ドライブスキャナ１３によって電源パルスＤＳが駆動電位Ｖ１とされることで、ソース電位Ｖｓが上昇し、Ｖｔｈキャンセル動作が行われる。
なお、期間ｔ１，ｔ２の動作については、詳しくは図６を用いて後述する。

その後、期間ｔ４、ｔ６については、図３で述べた動作と同様にして２回目、３回目の分割Ｖｔｈキャンセル動作が行われる。
即ち期間ｔ４，ｔ６では、駆動トランジスタＴｒＤのゲート電位Ｖｇを基準電位Ｖｏｆｓに固定したまま、ドライブスキャナ１３によって電源パルスＤＳが駆動電位Ｖ１とされることで、ソース電位Ｖｓが上昇する。
このＶｔｈキャンセル動作は、駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈとなると完了する（期間ｔ６）。

以上のようにＶｔｈキャンセルが複数回の分割的に行われた後は、信号線ＤＴＬが当該画素回路に対する信号電位Ｖｓｉｇとなったタイミング（期間ｔ８）において、走査パルスＷＳがオンとされることで、保持容量Ｃｓに信号電位Ｖｓｉｇが書き込まれる。また、この期間ｔ８は、駆動トランジスタＴｒＤの移動度補正期間ともなる。
この期間ｔ８では、駆動トランジスタＴｒＤの移動度に応じてソース電位Ｖｓが上昇する。即ち駆動トランジスタＴｒＤの移動度が大きければ、ソース電位Ｖｓの上昇量が大きく、移動度が小さければソース電位Ｖｓの上昇量が小さい。これは結果として発光期間における駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、移動度に応じて調整する動作となる。

その後、ソース電位Ｖｓが有機ＥＬ素子１の閾値を越える電位となったときに、有機ＥＬ素子１が発光されることになる。
即ち駆動トランジスタＴｒＤは保持容量Ｃｓに保持されている電位に応じて駆動電流を流し、有機ＥＬ素子１を発光させる。このとき駆動トランジスタＴｒＤのソース電位Ｖｓは所定の動作点に保持されている。
駆動トランジスタＴｒＤのドレインには電源制御線ＤＳＬから駆動電位Ｖ１が印加されており、常に飽和領域で動作するように設定されているため、駆動トランジスタＴｒＤは定電流源として機能し、有機ＥＬ素子１には、上記（数１）で示される電流Ｉｄｓ、即ち駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓに応じた電流が流れる。これにより有機ＥＬ素子１は、信号値Ｖｓｉｇに応じた輝度で発光を行うこととなる。

このような本例の動作において、期間ｔ１，ｔ２（期間ｔａ及びｔｂ）のゲート電位Ｖｇ、ソース電位Ｖｓの変動を図６（ａ）に拡大して示す。
なお比較のため、先に述べた図３の動作における対応する期間ｔ３０，ｔ３１について図６（ｂ）に示している。

図３で述べた動作ではＶｔｈキャンセル動作の準備期間ｔ３０において、図６（ｂ）に示すようにゲート電位Ｖｇ＝基準電位Ｖｏｆｓに固定していた。そして期間ｔ３１で実際にＶｔｈキャンセル動作が行われ、ソース電位Ｖｓが上昇していくことで、ゲート−ソース間電圧Ｖｇｓを、閾値電圧Ｖｔｈに近づいていくようにしていた。
これに対して本例の図５の動作では、図６（ａ）に示すように、Ｖｔｈキャンセル動作の準備期間ｔ１では、ゲート電位Ｖｇ＝補正加速用電位Ｖｕｐに固定する。
そして期間ｔ１，ｔ２の間、サンプリングトランジスタＴｒＳは導通であるため、ゲート電位ＶｇはＤＴＬ入力信号に応じて変動する。即ち電源パルスＤＳが駆動電位Ｖ１とされ期間ｔ２が開始された場合、期間ｔａはゲート電位Ｖｇ＝補正加速用電位Ｖｕｐとなり、期間ｔｂはゲート電位Ｖｇ＝基準電位Ｖｏｆｓとなる。

ここで、Ｖｔｈキャンセル動作が開始された期間ｔａは、ゲート電位Ｖｇが基準電位Ｖｏｆｓより高い補正加速用電位Ｖｕｐとされていることで、図６（ｂ）の場合と比べて、ゲート−ソース間電圧Ｖｇｓが広げられていることになる。
上記（式１）及び図４から理解されるように、電流Ｉｄｓは、ゲート−ソース間電圧Ｖｇｓの２乗値に依存する。従って本実施の形態の場合、Ｖｔｈキャンセル動作の開始時点で、図３の動作例の場合よりも多くの電流が流れることになり、これによってソース電位Ｖｓの上昇は加速される。図６（ａ）（ｂ）を比較してわかるように、本例の場合ソース電位Ｖｓの上昇は加速される。これは、ゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈに引き込む動作を加速することになる。
さらに本例の場合、期間ｔｂにおいて、ゲート電位Ｖｇは基準電位Ｖｏｆｓに落とされる。これはゲート−ソース間電圧Ｖｇｓを圧縮することになり、これもゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈに引き込む動作を加速することになる。

つまり本実施の形態では、分割閾値補正のうち初回のＶｔｈキャンセル動作においては、その開始時点でゲート−ソース間電圧Ｖｇｓを通常より広げることで、ソース電位Ｖｓの上昇を加速し、ゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈに近づける動作を加速する。
さらに、その後ゲート電位Ｖｇを基準電位Ｖｏｆｓに戻すことでも、ゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈに近づける動作を加速する。
このような動作によって、Ｖｔｈキャンセル動作として必要な期間を短縮できることになる。

なお、期間ｔ４、ｔ６の２回目、３回目のＶｔｈキャンセル動作では、このような加速は行わない。すなわちこれらの期間は、走査パルスＷＳがオンとなるのは、ＤＴＬ入力信号が基準電位Ｖｏｆｓとなっている期間のみとすることで、ゲート電位Ｖｇが補正加速用電位Ｖｕｐに持ち上げられることが無いようにしている。
これは、加速効果の効き過ぎによって、ゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となってしまうことを回避するためである。ゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となるということは、正常な閾値補正ができないことになるため、図５の動作例では、適度な加速という意味合いで、１回目のＶｔｈキャンセル動作期間ｔ２のみ、補正加速用電位Ｖｕｐを用いた加速動作を実行する。

このような動作により本実施の形態の動作例では、分割Ｖｔｈキャンセル動作としての各分割期間の短縮や、Ｖｔｈキャンセル動作の全体の期間の短縮を実現できる。
閾値補正動作の加速による時短化により、例えば図５のように期間ｔ２，ｔ４，ｔ６の３回の分割補正動作で閾値補正を行うことができ、図３に示した４回の分割補正動作に比較して分割補正回数を削減できる。
これらの時短化はハイフレームレート化への対応としても好適である。
また、分割補正動作において毎回は加速処理を行わないことで、閾値補正の正確性も確保できる。

以上、本発明の実施の形態を説明してきたが、本発明は実施の形態に限定されるものではなく、各種の変形例が想定される。
例えば実施の形態では画素回路１０として図２のように２つのトランジスタＴｒＤ、ＴｒＳと保持容量Ｃｓを有する構成例を挙げたが、これ以外の画素回路、例えば３個以上のトランジスタを有する構成の画素回路などの場合も、本発明は適用できる。

また上記実施の形態の例では１回目のＶｔｈキャンセル動作期間ｔ２のみ加速処理を行うようにしたが、例えば３回の分割補正動作を行う場合には、１回目と２回目で加速処理を行う動作例なども考えられる。
もちろん４回以上の分割補正動作を行う場合などに、１回目のみ、或いは１回目と２回目、或いは１〜３回目において加速処理を行うことも考えられる。
つまり複数回の分割補正動作において、前半は加速処理を行い、後半は加速処理を行わないようにする例として、多様な例が想定される。
加速処理は、ゲート−ソース間電圧Ｖｇｓの閾値電圧Ｖｔｈへの収束を早めるためである。一方、加速しすぎると、ゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となってしまうこともあり得る。
実際の回路設計による動作や駆動トランジスタＴｒＤの特性等によっては、どの程度加速処理することが好適かは異なるため、分割補正動作において、どのように加速する補正期間を設定するかは、実際の設計回路に応じて決めることが適切である。

本発明の実施の形態の表示装置の構成の説明図である。 実施の形態の画素回路構成の説明図である。 実施の形態に至る前の画素回路動作の説明図である。 駆動トランジスタのＩｄｓ−Ｖｇｓ特性の説明図である。 実施の形態の画素回路動作の説明図である。 実施の形態の補正加速動作の説明図である。

符号の説明

１ 有機ＥＬ素子、１０ 画素回路、１１ 水平セレクタ、１２ ライトスキャナ、１３ ドライブスキャナ、２０ 画素アレイ部、Ｃｓ 保持容量、ＴｒＳ サンプリングトランジスタ、ＴｒＤ 駆動トランジスタ

Claims (5)

1. 少なくとも、発光素子と、ドレイン−ソース間に駆動電圧が印加されることで上記発光素子に対してゲート−ソース間に与えられた信号電位に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート−ソース間に接続され上記駆動トランジスタの閾値電圧と入力された信号値とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
   上記保持容量に信号値を与える前に、上記駆動トランジスタのゲート電位を基準電位に固定した状態で上記駆動トランジスタに駆動電圧を印加することで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を複数回実行させる閾値補正動作手段とを備え、
   上記閾値補正動作手段は、複数回の上記閾値補正動作のうち前半の閾値補正動作の際のみは、上記ゲート電位を上記基準電位より高い補正加速用電位として閾値補正動作を開始させた後、ゲート電位を上記基準電位に戻して固定するようにする表示装置。
2. 上記閾値補正動作手段は、複数回の上記閾値補正動作のうち上記前半の閾値補正動作として、最初の閾値補正動作の際のみに、上記ゲート電位を上記基準電位より高い所定電位として閾値補正動作を開始させた後、ゲート電位を上記基準電位に戻して固定するようにする請求項１に記載の表示装置。
3. 上記画素アレイ上で列状に配設される各信号線に、上記信号電位、上記基準電位、及び上記補正加速用電位としての各電位を供給する信号セレクタと、
   上記画素アレイ上で行状に配設される各書込制御線を駆動して、上記信号線の電位を上記画素回路に導入させる書込スキャナと、
   上記画素アレイ上で行状に配設される各電源制御線を用いて、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
   を備え、
   上記閾値補正動作手段は、上記駆動トランジスタのゲート電位を上記信号線から与えられる上記基準電位及び上記補正加速用電位とさせる上記書込スキャナによる動作と、上記駆動トランジスタへ駆動電圧を供給する上記駆動制御スキャナによる動作とによって実現される請求項２に記載の表示装置。
4. 上記画素回路は、上記発光素子と、上記駆動トランジスタと、上記保持容量とに加えてサンプリングトランジスタを備え、
   上記サンプリングトランジスタは、そのゲートが上記書込制御線に接続され、ソース及びドレインの一方が上記信号線に接続され、他方が上記駆動トランジスタのゲートに接続され、
   上記駆動トランジスタは、そのソース及びドレインの一方が上記発光素子に接続され、他方が上記電源制御線に接続される請求項３に記載の表示装置。
5. 少なくとも、発光素子と、ドレイン−ソース間に駆動電圧が印加されることで上記発光素子に対してゲート−ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート−ソース間に接続され上記駆動トランジスタの閾値電圧と入力された信号値とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイとを有する表示装置の表示駆動方法として、
   上記保持容量に信号値を与える前に、上記駆動トランジスタのゲート電位を基準電位に固定した状態で上記駆動トランジスタに駆動電圧を印加することで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を複数回実行させるとともに、複数回の上記閾値補正動作のうち前半の閾値補正動作の際のみは、上記ゲート電位を上記基準電位より高い補正加速用電位として閾値補正動作を開始させた後、ゲート電位を上記基準電位に戻して固定するようにする表示駆動方法。

Images