[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010044101A - パターン予測方法、プログラム及び装置 - Google Patents

パターン予測方法、プログラム及び装置 Download PDF

Info

Publication number
JP2010044101A
JP2010044101A JP2008206005A JP2008206005A JP2010044101A JP 2010044101 A JP2010044101 A JP 2010044101A JP 2008206005 A JP2008206005 A JP 2008206005A JP 2008206005 A JP2008206005 A JP 2008206005A JP 2010044101 A JP2010044101 A JP 2010044101A
Authority
JP
Japan
Prior art keywords
pattern
target
shape data
neural network
predetermined process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008206005A
Other languages
English (en)
Inventor
Fumiharu Nakajima
史晴 中嶌
Toshiya Kotani
敏也 小谷
Hiromitsu Mashita
浩充 間下
Chikaaki Kodama
親亮 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008206005A priority Critical patent/JP2010044101A/ja
Priority to US12/537,934 priority patent/US20100035168A1/en
Publication of JP2010044101A publication Critical patent/JP2010044101A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】プロセスのばらつきを考慮したパターンの形状を高精度に予測することができるパターン予測方法、プログラム及び装置を提供する。
【解決手段】このパターン予測方法は、第1のニューラルネットワークを用いて、第1のパターンを所定のプロセス条件で転写して形成すべき第2のパターンの形状データから、前記プロセス条件を変動させて前記第1のパターンを転写して形成される転写パターンが許容範囲内に収まるように、前記第1のパターンを前記所定のプロセス条件で転写する際の前記第2のパターンの目標となるターゲットパターンの形状データを求める第1のステップと、第2のニューラルネットワークを用いて、前記ターゲットパターンを前記所定のプロセス条件で形成するための新たな第1のパターンの形状データを求める第2のステップとを含む。
【選択図】図1

Description

本発明は、パターン予測方法、プログラム及び装置に関する。
近年、半導体装置におけるパターンの微細化に伴い、リソグラフィプロセスで生じる寸法変動を、マスクパターンを補正することにより抑制するOPC(Optical Proximitry Correction)技術や、マスクプロセス、リソグラフィプロセス及びエッチングプロセスで生じる寸法変動を、マスクパターンを補正することにより抑制するPPC(Process Proximitry Correction)技術が提案されている(例えば、特許文献1参照)。
しかし、上記OPC技術や上記PPC技術では、プロセス条件のばらつきを考慮してマスクパターンの寸法を高精度に求めることは難しい。
特開平09−319067号公報
本発明の目的は、プロセス条件のばらつきを考慮したパターンの形状を高精度に予測することができるパターン予測方法、プログラム及び装置を提供することにある。
本発明の一態様は、上記目的を達成するため、第1のニューラルネットワークを用いて、第1のパターンを所定のプロセス条件で転写して形成すべき第2のパターンの形状データから、前記プロセス条件を変動させて前記第1のパターンを転写して形成される転写パターンが許容範囲内に収まるように、前記第1のパターンを前記所定のプロセス条件で転写する際の前記第2のパターンの目標となるターゲットパターンの形状データを求める第1のステップと、第2のニューラルネットワークを用いて、前記ターゲットパターンを前記所定のプロセス条件で形成するための新たな第1のパターンの形状データを求める第2のステップとを含むことを特徴とするパターン予測方法を提供する。
本発明の他の態様は、上記目的を達成するため、第1のニューラルネットワークを用いて、第1のパターンを所定のプロセス条件で転写して形成すべき第2のパターンの形状データから、前記プロセス条件を変動させて前記第1のパターンを転写して形成される転写パターンが許容範囲内に収まるように、前記第1のパターンを前記所定のプロセス条件で転写する際の前記第2のパターンの目標となるターゲットパターンの形状データを求め、第2のニューラルネットワークを用いて、前記ターゲットパターンを前記所定のプロセス条件で形成するための新たな第1のパターンの形状データを求めるニューラルネットワーク処理部を備えたことを特徴とするパターン予測装置を提供する。
本発明によれば、プロセス条件のばらつきを考慮したパターンの形状を高精度に予測することができる。
[実施の形態]
図1は、本発明の実施の形態に係るパターン予測装置の概略の構成を示すブロック図である。
このパターン予測装置1は、マスク寸法データ記憶部2、ウェハ寸法データ記憶部3、ターゲット寸法データ算出部4、データセット生成部5、ニューラルネットワーク処理部6及び制御部7を有して構成されている。
マスク寸法データ記憶部2には、形状が異なる複数(例えばN個)のマスクパターン(第1のパターン)の寸法データ(形状データ)Wmが記憶されている。マスクパターンの寸法データは、ここでは、実際のマスクパターンを計測して得られた寸法データであるが、マスク設計データ上の寸法データでもよい。
ここで、「形状データ」とは、パターンの形状に関するデータであり、例えば、パターンの寸法、パターン間の距離、パターンピッチ、パターンの輪郭、被覆率、透過率のうち少なくとも1つ以上を含む。本実施の形態では、形状データとしてパターンの幅寸法を用いる。
ウェハ寸法データ記憶部3には、上記N個のマスクパターンを所定のプロセス条件で基板上に転写して形成したN個のウェハパターン(第2のパターン)20A−1〜20A−Nを計測して取得した寸法データWwaと、上記N個のマスクパターンを所定のプロセス条件とは異なるプロセス条件で基板上に転写して形成したM個のウェハパターン(第3のパターン)20B−1〜20B−Mを計測して取得した寸法データWwbが記憶されている。なお、第1のパターンは、実際のマスクパターンに限られない。
ここで、「第2のパターン」とは、第1のパターンを所定のプロセス条件で基板上に転写して形成したパターンをいう。「第3のパターン」とは、第1のパターンを所定のプロセス条件とは異なる条件で基板上に転写して形成したパターンをいう。なお、第2及び第3のパターンは、ウェハパターンに限られない。「第2のパターン」、「第3のパターン」は、第1のパターンに基づき、シミュレーションにより予測されるパターンをも含む。
「プロセス条件」とは、第1のパターンから第2のパターンを形成するプロセス(マスクプロセス、リソグラフィプロセス又はエッチングプロセス)に応じた条件であり、例えば、電子線描画装置の電子線強度等、露光装置の照明形状、照明強度、偏光度、収差量、瞳透過率分布、フォーカス(Focus)値、照射量(Dose)等、レジストの材質、レジスト膜の膜厚、レジスト中の酸の拡散長、現像、エッチング(濃度、温度、時間等)、成膜プロセスにおける成膜条件、スリミングプロセスにおけるスリミング条件等をいう。「所定のプロセス条件」とは、基準となるプロセス条件をいい、設計値でもよい。
ターゲット寸法データ算出部4は、本実施の形態では、ウェハパターン20A−1〜20A−Nの寸法データWwaと、ウェハパターン20B−1〜20B−Mの寸法データWwbに基づいて、例えば、一般的なターゲット算出方法を用いてウェハターゲットパターンの寸法データWwmを算出する。ターゲット算出方法については後述する。
ここで、「ターゲットパターン」とは、第2のパターンの形状データがプロセス条件のばらつきの範囲に入るように算出した、第2のパターンの目標となるパターンをいう。
ニューラルネットワーク処理部6は、第1のニューラルネットワーク(以下「第1のNN」と略す。)60Aと、第2のニューラルネットワーク(以下「第2のNN」と略す。)60Bとを備える。
第1のNN60Aは、所望のウェハパターン(設計パターン)の寸法データWdからウェハターゲットパターンの寸法データWwm2を算出する。
第2のNN60Bは、第1のNN60Aによって得られたウェハターゲットパターンの寸法データWwm2からマスクパターンの寸法データWm2を算出する。
データセット生成部5は、第1のNN60Aを学習させるための第1のデータセット(Wwa、Wwm)と、第2のNN60Bを学習させるための第2のデータセット(Wwa、Wm)を生成する。
制御部7は、本実施の形態では、第1及び第2のNN60A,60Bを学習させて第1及び第2のNN60A,60Bを構築する学習モードと、学習モードを実行した後に第1及び第2のNN60A,60Bを運用してマスクパターンの形状を予測する運用モードとを有し、学習モード及び運用モードに応じて本装置1の各部を制御する。
上記のターゲット寸法データ算出部4、データセット生成部5、ニューラルネットワーク処理部6及び制御部7は、CPUと、後述する図3A,図3Bに示すようなCPUのプログラムや、各種のデータを記憶するメモリとを用いて構成することができる。なお、ターゲット寸法データ算出部4、データセット生成部5、ニューラルネットワーク処理部6及び制御部7は、これらの一部又は全部を特定用途向け集積回路(ASIC:Application Specific IC)等のハードウェアを用いて構成してもよい。
図2(a)は、第1のNN60Aの構成を示し、図2(b)は、第2のNN60Bの構成を示す図である。第1及び第2のNN60A,60Bは、複数の入力ノード61aからなる入力層61と、各入力ノード61aとアーク64を介してネットワークで結合された複数の中間ノード62aからなる中間層62と、各中間ノード62aとアーク65を介してネットワークで結合された一対の出力ノード63aからなる出力層63とから構成されている。
各アーク64,65には、学習モードの実行により各ノード61a,62a,63a間の結合の強さを示す荷重値が設定される。
第1のNN60Aは、本実施の形態では、運用モードの実行時に、各入力ノード61aに、所望のウェハパターン(設計パターン)を構成する各部の寸法データがそれぞれ入力され、出力ノード63aから、ウェハターゲットパターンを構成する各部の寸法データが出力される。
第2のNN60Bは、本実施の形態では、運用モードの実行時に、各入力ノード61aに、ウェハターゲットパターンを構成する各部の寸法データがそれぞれ入力され、出力ノード63aから、マスクパターンを構成する各部の寸法データが出力される。
(マスクパターンの予測方法)
次に、図1に示すパターン予測装置1を用いたマスクパターンの予測方法を、図3〜図12を参照して説明する。
図3A、図3Bは、マスクパターンの予測方法を説明するフローチャートである。
図4は、半導体装置としてのNAND型フラッシュメモリにおける回路パターンの要部を示す図である。NAND型フラッシュメモリは、一対の選択トランジスタの間に直列接続された複数(例えば、16個)のメモリセルを配置したNANDセルユニットを、図2において横方向に配列して構成されている。なお、複数のNANDセルユニットを図2において縦方向に配列してもよく、マトリクス状に配列してもよい。
回路パターン100の1つのNANDセルユニットは、一対の選択トランジスタのゲートに接続された一対の選択ゲート線101と、16個のメモリセルの制御ゲートに接続され、幅が選択ゲート線101の幅よりも狭い16個のワード線102とを含む。
図5は、ウェハ上に図4に示す回路パターン100を形成するためのマスクパターンの一例を示す図である。マスクパターン10の1つのNANDセルユニットに対応する部分は、一対の選択ゲート線101を形成するための一対の選択ゲート線パターン部11と、16本のワード線102を形成するための16本のワード線パターン部12とを含む。
まず、制御部7は、ターゲット寸法データ算出部4、データセット生成部5及びニューラルネットワーク処理部6を学習モードで動作させる。
(1)寸法データWmの取得
図6(a)、(b)は、形状が異なる2つのマスクパターンの一例を模式的に示す図である。マスク寸法データ記憶部2には、選択ゲート線パターン部11及びワード線パターン部12の幅と、パターン部11,12間(スペース)の幅を振った場合の寸法データが取得され、記憶されている(S1)。すなわち、形状が異なる複数(例えば、N個)のマスクパターン10−1〜10−Nについて、左右方向の対称性を考慮して、左側又は右側の1つの選択ゲート線パターン部11の幅の寸法データWmSGと、16本のワード線パターン部12の幅の寸法データ(WmWL1〜WmWL16)が記憶されている。なお、周辺のパターンが影響しない中央部分(例えば、中央の8本又は10本程度)を除外して寸法データをマスク寸法データ記憶部2に記憶してもよい。
なお、図5ではパターン部の幅、及びパターン部間(スペース)の幅のみを振っているが、その他のマスク配置の特徴量である、ピッチ、透過率、被服率であってもよい。
(2)寸法データWwaの取得
図7(a)、(b)は、図6(a)、(b)に示すマスクパターン10−1、10−2を所定のプロセス条件で実際に基板上に転写して形成したウェハパターンの一例を模式的に示す図である。図8(a)、(b)は、図6(a)、(b)に示すマスクパターン10−1、10−2を所定のプロセス条件とは異なるプロセス条件(1)で実際に基板上に転写して形成したウェハパターンの一例を模式的に示す図である。図9(a)、(b)は、図6(a)、(b)に示すマスクパターン10−1、10−2を所定のプロセス条件とは異なるプロセス条件(2)で実際に基板上に転写して形成したウェハパターンの一例を模式的に示す図である。
マスク寸法データ記憶部2に記憶されている形状が異なるN個のマスクパターンを、上記所定のプロセス条件、プロセス条件(1)、プロセス条件(2)、・・・で実際に基板上に転写してウェハパターンを形成する。
所定のプロセス条件で形成したウェハパターン20A−1、20A−2は、図7(a)、(b)に示すように、選択ゲート線パターン部21と、ワード線パターン部22とを含む。選択ゲート線パターン部21の幅の寸法データWwaSGと、ワード線パターン部22の幅の寸法データWwaWL1〜WwaWL16を測定してウェハ寸法データ記憶部3に記憶する(S2)。
(3)寸法データWwbの取得
プロセス条件(1)で形成したウェハパターン20B−1、20B−2は、図8(a)、(b)に示すように、選択ゲート線パターン部21と、ワード線パターン部22とを含む。1つの選択ゲート線パターン部21の幅の寸法データWwbSGと、16本のワード線パターン部22の幅の寸法データWwbWL1〜WwbWL16を測定してウェハ寸法データ記憶部3に記憶する(S3)。
プロセス条件(2)で形成したウェハパターン20Bー1、20Bー2は、図9(a)、(b)に示すように、選択ゲート線パターン部21と、ワード線パターン部22とを含む。1つの選択ゲート線パターン部21の幅の寸法データWwbSGと、16本のワード線パターン部22の幅の寸法データWwbWL1〜WwbWL16を測定してウェハ寸法データ記憶部3に記憶する。以上の処理を所定のプロセス条件とは異なる他のプロセス条件(3)・・・で実際に基板上に転写して形成したウェハパターンについても、同様に幅の寸法データを測定してウェハ寸法データ記憶部3に記憶する。これを他のマスクパターン10−3〜10−Nについても行う。
(4)ウェハターゲットパターンの寸法データWwmの算出
ターゲット寸法データ算出部4は、所定のプロセス条件の下で形成されたウェハパターンの寸法データWwaと、所定のプロセス条件と異なるプロセス条件で形成されたウェハパターンの寸法データWwbとに基づいて、プロセス条件がばらついてもウェハパターンの形状(寸法)が許容値に入る、プロセス裕度がほぼ最大のウェハターゲットパターンの寸法データWwmを算出する(S4)。ウェハターゲットパターンの寸法データWwmの算出方法は、例えば、一般的なターゲット算出手法を用いることができる。
図10は、ウェハ寸法Wmmの算出方法の一例を説明するための図である。なお、同図では、横軸を1マス0.05μmとしたフォーカス値を表し、縦軸を1マス0.5mJとした露光量を表す。所定のプロセス条件をフォーカス値0.1μm、照射量15mJとし、マスクパターンの所定の幅寸法(例えば寸法105nm)を所定のプロセス条件で実際にウェハ上に転写して形成したウェハパターンの幅寸法Wwa(90nm)を得たとする。また、マスクパターンをフォーカス値と照射量を変化させたプロセス条件で実際にウェハ上に転写して形成したウェハパターンの幅寸法Wwb(67〜104nm)を得たとする。許容値が設計パターン寸法(90nm)の±10%としたとすると、81nm〜99nmが許容範囲(太線の枠内)30となる。同図の場合、許容範囲30がフォーカス値が中央値から外れた領域で露光量の大きい方に変形していることから、目標のウェハパターン(ウェハターゲットパターン)の幅寸法を設計パターン寸法90nmから許容範囲30の変形した側にずらした値(例えば、92nm又は94nm)とする。より具体的には、フォーカス値と露光量のうち変化量の大きい方のフォーカス値を長軸とし、小さい方の露光量を短軸とした楕円31を許容範囲30に内接するように設定し、この楕円31のほぼ中心の幅寸法94nmを求める。この幅寸法94nmは、ウェハターゲットパターンの幅寸法となる。すなわち、ウェハパターンの当初の幅寸法90nmでは、プロセス条件のばらつきにより許容範囲30から外れる場合があるが、幅寸法94nmとすることにより、プロセス条件にある程度のばらつきがあっても楕円31の許容範囲内に収まる。なお、楕円31は、必要に応じて変化量の小さい方(露光量)を長軸、変化量の大きい方(フォーカス値)を短軸としてもよい。また、楕円の他に、矩形等の他の形状のものを用いてもよい。
(5)データセットの生成
データセット生成部5は、マスク寸法データ記憶部2から寸法データWmを取り込み、ウェハ寸法データ記憶部3から寸法データWwaを取り込み、ターゲット寸法データ算出部4から寸法データWwmを取得し、第1のNN60Aを学習させるための第1のデータセット(Wwa、Wwm)と、第2のNN60Bを学習させるための第2のデータセット(Wwm、Wm)を生成する(S5)。
(6)第1及び第2のNNの学習
図11(a)は、第1のNN60Aの学習を説明するための図、図11(b)は、第2のNN60Bの学習を説明するための図である。
データセット生成部5は、図11(a)に示すように、生成した第1のデータセット(WWwa、Wwm)のうち、一方の寸法データWwa(WwaSG、WwaWL1〜WwaWL16)を第1のNN60Aの9つの入力ノード61aにそれぞれ入力し、他方の寸法データWwm(WwmSG、WwmWL1〜WwmWL16)を第1のNN60Aの9つの出力ノード63aにそれぞれ入力して第1のNN60Aを学習させる。
また、データセット生成部5は、図11(b)に示すように、生成した第2のデータセット(Wwa,Wm)のうち、一方の寸法データWwa(WwaSG、WwaWL1〜WwaWL16)を第2のNN60Bの9つの入力ノード61aにそれぞれ入力し、他方の寸法データWm(WmSG、WmWL1〜WmWL16)を第2のNN60Bの9つの出力ノード63aにそれぞれ入力して第2のNN60Bを学習させる。
第1のNN60Aは、入力層61に寸法データWwaが入力されたときに出力層63から寸法データWwmが出力されるように、中間層62の荷重値を設定する。第2のNN60Bは、入力層61に寸法Wwaが入力されたときに出力層63から寸法データWmが出力されるように、中間層62の荷重値を設定する。
(7)最適マスク寸法の予測
図12(a)は、第1のNN60Aの動作を説明するための図、図12(b)は、第2のNN60Bの動作を説明するための図である。制御部7は、ニューラルネットワーク処理部6を運用モードで動作させる。
図12(a)に示すように、第1のNN60Aの入力層61に所望の設計パターンの寸法データWd(WdSG、WdWL1〜WdWL16)を第1のNN60Aの9つの入力ノード61aにそれぞれ入力する。第1のNN60Aの9つの出力ノード63aからウェハターゲットパターンの寸法データWwm2(WwmSG、WwmWL1〜WwmWL16)が出力される。
次に、図12(b)に示すように、第1のNN60Aの出力層63から出力されたウェハターゲットパターンの寸法データWwm2(WwmSG、WwmWL1〜WwmWL16)を第2のNN60Bの入力ノード61aにそれぞれ入力する。第2のNN60Bの出力ノード63aから所定のプロセス条件でウェハターゲットパターンを形成するためのマスクパターンの寸法データWm2(WmSG、WmWL1〜WmWL16)が出力される。
(実施の形態の効果)
本実施の形態によれば、以下の効果を奏する。
(1)プロセス条件のばらつきの範囲に入るようにウェハターゲットパターンの寸法を求めた後、ウェハターゲットパターンを形成するためのマスクパターンの寸法を求めているので、プロセス条件のばらつきを考慮したマスクパターンの寸法を予測することができる。
(2)ニューラルネットワークを用いているので、マスクパターンの寸法を高精度に予測することができる。
(3)第1のデータセットの方が第2のデータセットよりも簡易な関数で表すことができる(予測し易い)ため、第1のデータセットで第1のNNを学習させ、第2のデータセットで第2のNNを学習させることにより、1つのNNを用いた場合と比較してデータ量を低減することができる。
[変形例]
本実施の形態では、「第1のパターン」をマスクパターンとし、「第2のパターン」をウェハパターンとしたが、この変形例1は、「第1のパターン」をマスクパターンとし、「第2のパターン」をレジストパターンとしたものである。なお、変形例1に係るパターン予測装置1は、基本的に図1と同様であるので、図示を省略して説明する。
ターゲット寸法データ算出部4は、所定のプロセス条件でレジスト上に転写して形成されたN個のレジストパターンの寸法データWraと、所定のプロセス条件とは異なるプロセス条件でレジスト上に転写して形成されたM個のレジストパターンの寸法データWrbに基づいて、例えば、一般的なマージン解析手段を用いてレジストターゲットパターンの寸法データWrmを算出する。
データセット生成部5は、第1のデータセット(Wra,Wrm)と、第2のデータセット(Wra,Wm)とを生成し、学習モード時に第1のNN60Aの入力層61に寸法データWra、出力層63に寸法データWrmを入力し、第2のNN60Bの入力層61に寸法データWra、出力層63に寸法データWmを入力する。なお、Wmは、実施の形態と同様にマスクパターンの寸法データである。
運用モード時に第1のNN60Aの入力層61に所望のレジストパターンの寸法データを入力すると、出力層63からレジストターゲットパターンの寸法データが出力され、そのレジストターゲットパターンの寸法データが第2のNN60Bの入力層61に入力し、出力層63からマスクパターンの寸法データWm2が得られる。
この変形例によれば、所望のレジストパターンから、プロセス条件のばらつきを考慮したマスクパターンの寸法を予測することができる。
なお、本発明は、上記実施の形態、及び上記変形例に限定されず、その発明の趣旨を逸脱しない範囲内で種々変形実施が可能である。
例えば、上記実施の形態又は上記変形例と同様に、実際のマスクパターンの寸法を予測した後、予測した実際のマスクパターンの寸法から第3のニューラルネットワークを用いてマスク設計データ上の寸法を予測してもよい。この場合、実際のマスクパターンの寸法からマスク設計データ上の寸法を予測するに際し、マスクプロセスの裕度を考慮してしてもよいし、考慮しなくてもよい。
また、所望の設計パターンの寸法から第3のニューラルネットワークを用いて所望のレジストパターンの寸法を予測し、後は上記変形例と同様にマスクパターンを予測してもよい。この場合、所望の設計パターンの寸法から所望のレジストパターンの寸法を予測するに際し、エッチングプロセスの裕度を考慮してしてもよいし、考慮しなくてもよい。
また、マスクを用いない電子線直接描画方式によってウェハ上にレジストパターンを形成してもよい。
上記実施の形態、変形例で使用されるプログラムは、CD−ROM等の記録媒体から装置のメモリに読み込んでもよく、インターネット等のネットワークに接続されているサーバ等から装置のメモリにダウンロードしてもよい。
図1は、本発明の実施の形態に係るパターン予測装置の概略の構成を示すブロック図である。 図2(a)は、第1のNNの構成を示し、図2(b)は、第2のNNの構成を示す図である。 図3Aは、マスクパターンの予測方法を説明するフローチャートである。 図3Bは、マスクパターンの予測方法を説明するフローチャートである。 図4は、半導体装置としてのNAND型フラッシュメモリにおける回路パターンの要部を示す図である。 図5は、ウェハ上に図4に示す回路パターンを形成するためのマスクパターンの一例を示す図である。 図6(a)、(b)は、形状が異なる2つのマスクパターンの一例を模式的に示す図である。 図7(a)、(b)は、図6(a)、(b)に示すマスクパターン10−1、10−2を所定のプロセス条件で実際に基板上に転写して形成したウェハパターンの一例を模式的に示す図である。 図8(a)、(b)は、図6(a)、(b)に示すマスクパターン10−1、10−2を所定のプロセス条件とは異なるプロセス条件(1)で実際に基板上に転写して形成したウェハパターンの一例を模式的に示す図である。 図9(a)、(b)は、図6(a)、(b)に示すマスクパターン10−1、10−2を所定のプロセス条件とは異なるプロセス条件(2)で実際に基板上に転写して形成したウェハパターンの一例を模式的に示す図である。 図10は、ウェハ寸法Wmmの算出方法の一例を説明するための図である。 図11(a)は、第1のNNの学習を説明するための図、図11(b)は、第2のNNの学習を説明するための図である。 図12(a)は、第1のNNの動作を説明するための図、図12(b)は、第2のNNの動作を説明するための図である。
符号の説明
1 パターン予測装置、2 マスク寸法データ記憶部、3 ウェハ寸法データ記憶部、4 ターゲット寸法データ算出部、5 データセット生成部、6 ニューラルネットワーク処理部、7 制御部、10 マスクパターン、11 選択ゲート線パターン部、12 ワード線パターン部、20A,20B ウェハパターン、21 選択ゲート線パターン部、22 ワード線パターン部、61 入力層、61a 入力ノード、62 中間層、62a 中間ノード、63 出力層、63a 出力ノード、64,65 アーク、100 回路パターン、101 選択ゲート線、102 ワード線

Claims (5)

  1. 第1のニューラルネットワークを用いて、第1のパターンを所定のプロセス条件で転写して形成すべき第2のパターンの形状データから、前記プロセス条件を変動させて前記第1のパターンを転写して形成される転写パターンが許容範囲内に収まるように、前記第1のパターンを前記所定のプロセス条件で転写する際の前記第2のパターンの目標となるターゲットパターンの形状データを求める第1のステップと、
    第2のニューラルネットワークを用いて、前記ターゲットパターンを前記所定のプロセス条件で形成するための新たな第1のパターンの形状データを求める第2のステップとを含むことを特徴とするパターン予測方法。
  2. 前記第1のステップは、形状が異なる複数の前記第1のパターンを前記所定のプロセス条件で転写して形成された複数の前記第2のパターンの形状データを前記第1のニューラルネットワークの入力層に入力し、前記複数の第2のパターンの形状データ、及び前記複数の第1のパターンを前記所定のプロセス条件に対して少なくとも1種類以上異なるプロセス条件で転写して形成された複数の第3のパターンの形状データに基づいて複数の前記ターゲットパターンの形状データを求め、前記複数のターゲットパターンの形状データを前記第1のニューラルネットワークの出力層に入力して前記第1のニューラルネットワークを学習させる第1の学習ステップを含み、
    前記第2のステップは、前記第1の学習ステップにおいて前記第1のニューラルネットワークの入力層に入力した前記複数の第2のパターンの形状データを前記第2のニューラルネットワークの入力層に入力し、前記第1の学習ステップにおける前記形状が異なる複数の第1のパターンの形状データを前記第2のニューラルネットワークの出力層に入力して前記第2のニューラルネットワークを学習させる第2の学習ステップを含むことを特徴とする請求項1に記載のパターン予測方法。
  3. 前記第1のパターンは、マスクパターンであり、前記第2のパターンは、ウェハパターンであることを特徴とする請求項2に記載のパターン予測方法。
  4. 第1のニューラルネットワークを用いて、第1のパターンを所定のプロセス条件で転写して形成すべき第2のパターンの形状データから、前記プロセス条件を変動させて前記第1のパターンを転写して形成される転写パターンが許容範囲内に収まるように、前記第1のパターンを前記所定のプロセス条件で転写する際の前記第2のパターンの目標となるターゲットパターンの形状データを求める第1のステップと、
    第2のニューラルネットワークを用いて、前記ターゲットパターンを前記所定のプロセス条件で形成するための新たな第1のパターンの形状データを求める第2のステップとをコンピュータに実行させるためのパターン予測プログラム。
  5. 第1のニューラルネットワークを用いて、第1のパターンを所定のプロセス条件で転写して形成すべき第2のパターンの形状データから、前記プロセス条件を変動させて前記第1のパターンを転写して形成される転写パターンが許容範囲内に収まるように、前記第1のパターンを前記所定のプロセス条件で転写する際の前記第2のパターンの目標となるターゲットパターンの形状データを求め、第2のニューラルネットワークを用いて、前記ターゲットパターンを前記所定のプロセス条件で形成するための新たな第1のパターンの形状データを求めるニューラルネットワーク処理部を備えたことを特徴とするパターン予測装置。
JP2008206005A 2008-08-08 2008-08-08 パターン予測方法、プログラム及び装置 Pending JP2010044101A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008206005A JP2010044101A (ja) 2008-08-08 2008-08-08 パターン予測方法、プログラム及び装置
US12/537,934 US20100035168A1 (en) 2008-08-08 2009-08-07 Pattern predicting method, recording media and method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008206005A JP2010044101A (ja) 2008-08-08 2008-08-08 パターン予測方法、プログラム及び装置

Publications (1)

Publication Number Publication Date
JP2010044101A true JP2010044101A (ja) 2010-02-25

Family

ID=41653243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008206005A Pending JP2010044101A (ja) 2008-08-08 2008-08-08 パターン予測方法、プログラム及び装置

Country Status (2)

Country Link
US (1) US20100035168A1 (ja)
JP (1) JP2010044101A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010005334T5 (de) 2010-03-01 2012-12-13 Noritake Co., Ltd. Katalysator mit geträgerten feinen Metallteilchen und dessen Verwendung
WO2018235669A1 (ja) * 2017-06-19 2018-12-27 大日本印刷株式会社 図形パターンの形状補正装置および形状補正方法
KR20190005045A (ko) * 2017-07-05 2019-01-15 주식회사 케이티 객체 검출 장치 및 그 방법
JP7596364B2 (ja) 2019-08-29 2024-12-09 シノプシス, インコーポレイテッド ニューラルネットワークに基づく集積回路用のマスク合成

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115598937B (zh) * 2022-12-13 2023-04-07 华芯程(杭州)科技有限公司 一种光刻掩膜形状预测方法及装置、电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09319067A (ja) * 1995-12-22 1997-12-12 Toshiba Corp 光近接効果補正方法
JPH10306387A (ja) * 1997-05-01 1998-11-17 Dainippon Printing Co Ltd ニューラルネットワークによるエッチング量の推定方法
JP2004157475A (ja) * 2002-11-08 2004-06-03 Toshiba Corp 集積回路のパターン設計方法、露光マスクの作成方法、露光マスク、および集積回路装置の製造方法
JP2005338650A (ja) * 2004-05-28 2005-12-08 Toshiba Corp パターンのデータ作成方法、及びパターン検証手法
JP2008020734A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP2008122929A (ja) * 2006-10-20 2008-05-29 Toshiba Corp シミュレーションモデルの作成方法
JP2009294440A (ja) * 2008-06-05 2009-12-17 Toshiba Corp パターンデータ作成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298365A (en) * 1990-03-20 1994-03-29 Hitachi, Ltd. Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process
JPH0652132A (ja) * 1992-07-28 1994-02-25 Mitsubishi Electric Corp 並列演算半導体集積回路装置およびそれを用いたシステム
US5646870A (en) * 1995-02-13 1997-07-08 Advanced Micro Devices, Inc. Method for setting and adjusting process parameters to maintain acceptable critical dimensions across each die of mass-produced semiconductor wafers
JPH1053445A (ja) * 1996-08-06 1998-02-24 Daicel Huels Ltd セメント硬化遅延剤およびセメント硬化遅延シート
US6850874B1 (en) * 1998-04-17 2005-02-01 United Technologies Corporation Method and apparatus for predicting a characteristic of a product attribute formed by a machining process using a model of the process
US6466314B1 (en) * 1998-09-17 2002-10-15 Applied Materials, Inc. Reticle design inspection system
GB9902115D0 (en) * 1999-02-01 1999-03-24 Axeon Limited Neural networks
IL139368A (en) * 2000-10-30 2006-12-10 Nova Measuring Instr Ltd Process control for microlithography
US7382447B2 (en) * 2001-06-26 2008-06-03 Kla-Tencor Technologies Corporation Method for determining lithographic focus and exposure
US6907591B1 (en) * 2001-08-28 2005-06-14 Cadence Design Systems, Inc. Method and apparatus for performing extraction using a neural network
US7752151B2 (en) * 2002-06-05 2010-07-06 Knowmtech, Llc Multilayer training in a physical neural network formed utilizing nanotechnology
US7352453B2 (en) * 2003-01-17 2008-04-01 Kla-Tencor Technologies Corporation Method for process optimization and control by comparison between 2 or more measured scatterometry signals
JP3746497B2 (ja) * 2003-06-24 2006-02-15 松下電器産業株式会社 フォトマスク
US20040267397A1 (en) * 2003-06-27 2004-12-30 Srinivas Doddi Optical metrology of structures formed on semiconductor wafer using machine learning systems
US7543256B1 (en) * 2004-03-01 2009-06-02 Advanced Micro Devices, Inc. System and method for designing an integrated circuit device
US7523076B2 (en) * 2004-03-01 2009-04-21 Tokyo Electron Limited Selecting a profile model for use in optical metrology using a machine learning system
IL162878A0 (en) * 2004-07-06 2005-11-20 Hi Tech Solutions Ltd Multi-level neural network based characters identification method and system
US7297453B2 (en) * 2005-04-13 2007-11-20 Kla-Tencor Technologies Corporation Systems and methods for mitigating variances on a patterned wafer using a prediction model
JP5147167B2 (ja) * 2005-07-29 2013-02-20 キヤノン株式会社 決定方法及びプログラム
US20070130094A1 (en) * 2005-12-07 2007-06-07 Lizotech, Inc. Apparatus for rapid model calculation for pattern-dependent variations in a routing system
US20080077907A1 (en) * 2006-09-21 2008-03-27 Kulkami Anand P Neural network-based system and methods for performing optical proximity correction

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09319067A (ja) * 1995-12-22 1997-12-12 Toshiba Corp 光近接効果補正方法
JPH10306387A (ja) * 1997-05-01 1998-11-17 Dainippon Printing Co Ltd ニューラルネットワークによるエッチング量の推定方法
JP2004157475A (ja) * 2002-11-08 2004-06-03 Toshiba Corp 集積回路のパターン設計方法、露光マスクの作成方法、露光マスク、および集積回路装置の製造方法
JP2005338650A (ja) * 2004-05-28 2005-12-08 Toshiba Corp パターンのデータ作成方法、及びパターン検証手法
JP2008020734A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP2008122929A (ja) * 2006-10-20 2008-05-29 Toshiba Corp シミュレーションモデルの作成方法
JP2009294440A (ja) * 2008-06-05 2009-12-17 Toshiba Corp パターンデータ作成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112010005334T5 (de) 2010-03-01 2012-12-13 Noritake Co., Ltd. Katalysator mit geträgerten feinen Metallteilchen und dessen Verwendung
WO2018235669A1 (ja) * 2017-06-19 2018-12-27 大日本印刷株式会社 図形パターンの形状補正装置および形状補正方法
JP6508504B1 (ja) * 2017-06-19 2019-05-08 大日本印刷株式会社 図形パターンの形状補正装置および形状補正方法
KR20190005045A (ko) * 2017-07-05 2019-01-15 주식회사 케이티 객체 검출 장치 및 그 방법
KR102002528B1 (ko) 2017-07-05 2019-07-22 주식회사 케이티 객체 검출 장치 및 그 방법
JP7596364B2 (ja) 2019-08-29 2024-12-09 シノプシス, インコーポレイテッド ニューラルネットワークに基づく集積回路用のマスク合成
US12293279B2 (en) 2019-08-29 2025-05-06 Synopsys, Inc. Neural network based mask synthesis for integrated circuits

Also Published As

Publication number Publication date
US20100035168A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
JP5289343B2 (ja) 露光量決定方法、半導体装置の製造方法、露光量決定プログラムおよび露光量決定装置
US8261214B2 (en) Pattern layout creation method, program product, and semiconductor device manufacturing method
US9672300B2 (en) Pattern generation method
JP5491777B2 (ja) フレア補正方法およびフレア補正プログラム
JP2009302206A (ja) 露光パラメータの決定方法、露光パラメータを決定するためのプログラム、露光方法及びデバイス製造方法
US7213226B2 (en) Pattern dimension correction method and verification method using OPC, mask and semiconductor device fabricated by using the correction method, and system and software product for executing the correction method
US20110177457A1 (en) Mask pattern generating method, manufacturing method of semiconductor device, and computer program product
US7716628B2 (en) System, method and program for generating mask data, exposure mask and semiconductor device in consideration of optical proximity effects
JP2010044101A (ja) パターン予測方法、プログラム及び装置
JP2008129118A (ja) マスクパターン補正プログラムおよびマスクパターン補正システム
KR20170048281A (ko) 패턴 생성 방법, 프로그램, 정보 처리 장치, 및 마스크 제조 방법
JP2007025034A (ja) リソグラフィシミュレーション方法、マスクパターン作成方法および半導体装置の製造方法
KR20080011497A (ko) 마스크의 설계 패턴 보정 방법
US20120198396A1 (en) Method of optimizing semiconductor device manufacturing process, method of manufacturing semiconductor device, and non-transitory computer readable medium
US11733603B2 (en) Proximity correction methods for semiconductor manufacturing processes
JP2012156441A (ja) フレア値算出方法、フレア補正方法、フレア値算出プログラムおよび半導体装置の製造方法
JP2009294440A (ja) パターンデータ作成方法
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP4594994B2 (ja) マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム
JP5322443B2 (ja) マスクパターンデータ作成方法および半導体装置の製造方法
JP2009251500A (ja) パターンの検証方法、パターンの形成方法、半導体装置の製造方法及びプログラム
Selinidis et al. Resist 3D aware mask solution with ILT for hotspot repair
JP2011197304A (ja) マスクデータ作成方法、リソグラフィ用マスクの製造方法、半導体装置の製造方法およびフレア補正プログラム
US8443310B2 (en) Pattern correcting method, mask forming method, and method of manufacturing semiconductor device
US8336004B2 (en) Dimension assurance of mask using plurality of types of pattern ambient environment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100728

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712