[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010040981A5 - - Google Patents

Download PDF

Info

Publication number
JP2010040981A5
JP2010040981A5 JP2008205425A JP2008205425A JP2010040981A5 JP 2010040981 A5 JP2010040981 A5 JP 2010040981A5 JP 2008205425 A JP2008205425 A JP 2008205425A JP 2008205425 A JP2008205425 A JP 2008205425A JP 2010040981 A5 JP2010040981 A5 JP 2010040981A5
Authority
JP
Japan
Prior art keywords
photoelectric conversion
current
circuit
conversion element
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008205425A
Other languages
Japanese (ja)
Other versions
JP2010040981A (en
JP5501583B2 (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2008205425A priority Critical patent/JP5501583B2/en
Priority claimed from JP2008205425A external-priority patent/JP5501583B2/en
Publication of JP2010040981A publication Critical patent/JP2010040981A/en
Publication of JP2010040981A5 publication Critical patent/JP2010040981A5/ja
Application granted granted Critical
Publication of JP5501583B2 publication Critical patent/JP5501583B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (14)

第1の光電変換素子と、
前記第1の光電変換素子の出力電流を増幅した第1の電流を出力する第1の増幅回路と、
前記第1の光電変換素子とは異なる分光感度特性を有する第2の光電変換素子と、
前記第2の光電変換素子の出力電流を増幅した第2の電流を出力する第2の増幅回路と、
第1のスイッチを介して供給される第1の電位に応じて第1の電荷を蓄積し、第2のスイッチを介して供給される前記第1の電流に応じて前記第1の電荷を放電する第1の容量素子と、
前記第1の容量素子の一方の電極の電位と第2の電位を比較する第1のコンパレータと、
第1のクロック信号を生成す第1のクロック生成回路と、
前記第1のクロック信号をカウントアップして得られる第1のカウント値を出力する第1のカウンター回路と、
前記第1のコンパレータより出力される信号に応じて前記第1のカウント値をラッチし、前記ラッチした前記第1のカウント値を第1のデジタル信号として出力するラッチ回路と、
第3のスイッチを介して供給される前記第1の電位に応じて第2の電荷を蓄積し、第4のスイッチを介して供給される前記第2の電流に応じて前記第2の電荷を放電する第2の容量素子と、
前記第2の容量素子の一方の電極の電位と前記第2の電位とを比較する第2のコンパレータと、
第2のクロック信号を生成する第2のクロック生成回路と、
前記第2のクロック信号をカウントアップして得られる第2のカウント値を出力する第2のカウンター回路と、
前記第2のコンパレータより出力される信号に応じて前記第2のカウント値をラッチし、前記ラッチした前記第2のカウント値を第2のデジタル信号として出力するラッチ回路と、
前記第1のデジタル信号と前記第2のデジタル信号との差分を出力するための減算回路と、を有することを特徴とする光電変換装置。
A first photoelectric conversion element;
A first amplifier circuit that outputs a first current obtained by amplifying an output current of the first photoelectric conversion element;
A second photoelectric conversion element having a spectral sensitivity characteristic different from that of the first photoelectric conversion element;
A second amplifier circuit that outputs a second current obtained by amplifying the output current of the second photoelectric conversion element;
The first charge is accumulated according to the first potential supplied through the first switch, and the first charge is discharged according to the first current supplied through the second switch. A first capacitive element that
A first comparator which compares the potential and the second potential of one electrode of the first capacitor,
The first clock generation circuit that forms play the first clock signal,
A first counter circuit for outputting a first count value obtained by counting up the first clock signal,
A latch circuit that latches the first count value in accordance with a signal output from the first comparator, and outputs the latched first count value as a first digital signal ;
The second electric charge is accumulated according to the first electric potential supplied through the third switch, and the second electric charge is accumulated according to the second electric current supplied through the fourth switch. A second capacitive element for discharging;
A second comparator for comparing the potential of one electrode of the second capacitive element with the second potential;
A second clock generation circuit for generating a second clock signal;
A second counter circuit for outputting a second count value obtained by counting up the second clock signal;
A latch circuit that latches the second count value in accordance with a signal output from the second comparator and outputs the latched second count value as a second digital signal;
A photoelectric conversion device comprising: a subtracting circuit for outputting a difference between the first digital signal and the second digital signal .
請求項1において、In claim 1,
前記第1の容量素子に前記第1の電荷が蓄積された後、前記第1のカウンタ回路がリセットされ、After the first charge is accumulated in the first capacitor element, the first counter circuit is reset,
前記第2の容量素子に前記第2の電荷が蓄積された後、前記第2のカウンタ回路がリセットされることを特徴とする光電変換装置。The photoelectric conversion device, wherein the second counter circuit is reset after the second electric charge is accumulated in the second capacitor element.
請求項1又は請求項2において、In claim 1 or claim 2,
前記第1のラッチ回路は、前記第1のカウント値が最大値に達した場合に、前記第1のカウント値をラッチし、The first latch circuit latches the first count value when the first count value reaches a maximum value;
前記第2のラッチ回路は、前記第2のカウント値が最大値に達した場合に、前記第2のカウント値をラッチすることを特徴とする光電変換装置。The photoelectric conversion device, wherein the second latch circuit latches the second count value when the second count value reaches a maximum value.
第1の光電変換素子と、
前記第1の光電変換素子の出力電流を増幅した第1の電流を出力する第1の増幅回路と、
前記第1の光電変換素子とは異なる分光感度特性を有する第2の光電変換素子と、
前記第2の光電変換素子の出力電流を増幅した第2の電流を出力する第2の増幅回路と、
前記第1の電流と前記第2の電流との差分を電圧値として出力する減算回路と、
前記電圧値に応じた第3の電流を出力する電圧電流変換回路と、
第1のスイッチを介して供給される第1の電位に応じて電荷を蓄積し、第2のスイッチを介して供給される前記第の電流に応じて前記電荷を放電する容量素子と、
前記容量素子の一方の電極の電位と第2の電位を比較するコンパレータと、
クロック信号を生成するクロック生成回路と、
前記クロック信号をカウントアップして得られるカウント値を出力するカウンター回路と、
前記コンパレータより出力される信号に応じて、前記カウント値をラッチして出力するラッチ回路と、を有することを特徴とする光電変換装置。
A first photoelectric conversion element;
A first amplifier circuit that outputs a first current obtained by amplifying an output current of the first photoelectric conversion element;
A second photoelectric conversion element having a spectral sensitivity characteristic different from that of the first photoelectric conversion element;
A second amplifier circuit that outputs a second current obtained by amplifying the output current of the second photoelectric conversion element;
A subtraction circuit you output a difference of said first current and said second current as a voltage value,
A voltage-current converter that outputs a third current according to the voltage value;
A capacitive element that accumulates electric charge according to a first potential supplied via a first switch and discharges the electric charge according to the third current supplied via a second switch;
A comparator for comparing the one and second potentials of electrodes of the capacitor,
And a clock generation circuit that forms the clock signal raw,
A counter circuit for outputting a count value obtained by counting up said clock signal,
And a latch circuit that latches and outputs the count value in accordance with a signal output from the comparator.
第1の光電変換素子と、
前記第1の光電変換素子の出力電流を増幅した第1の電流を出力する第1の増幅回路と、
前記第1の光電変換素子とは異なる分光感度特性を有する第2の光電変換素子と、
前記第2の光電変換素子の出力電流を増幅した第2の電流を出力する第2の増幅回路と、
前記第2の電流を、前記第1の増幅回路に向けて流れるように変換するカレントミラー回路と、
第1のスイッチを介して供給される第1の電位に応じて電荷を蓄積し、第2のスイッチを介して供給されるの電流に応じて前記電荷を放電する容量素子と、
前記容量素子の一方の電極の電位と第2の電位を比較するコンパレータと、
クロック信号を生成するクロック生成回路と、
前記クロック信号をカウントアップして得られるカウント値を出力するカウンター回路と、
前記コンパレータより出力される信号に応じて、前記カウント値をラッチして出力するラッチ回路と、を有し、
前記第3の電流は、前記第1の電流と前記カレントミラー回路により変換された前記第2の電流との差分であることを特徴とする光電変換装置。
A first photoelectric conversion element;
A first amplifier circuit that outputs a first current obtained by amplifying an output current of the first photoelectric conversion element;
A second photoelectric conversion element having a spectral sensitivity characteristic different from that of the first photoelectric conversion element;
A second amplifier circuit that outputs a second current obtained by amplifying the output current of the second photoelectric conversion element;
A current mirror circuit for converting the second current, to flow toward the first amplifier circuit,
A capacitive element that accumulates charges according to a first potential supplied via a first switch and discharges the charges according to a third current supplied via a second switch;
A comparator for comparing the one and second potentials of electrodes of the capacitor,
And a clock generation circuit that forms the clock signal raw,
A counter circuit for outputting a count value obtained by counting up said clock signal,
Depending on the signal output from the comparator, have a, a latch circuit configured to latch the count value,
The photoelectric conversion device according to claim 3, wherein the third current is a difference between the first current and the second current converted by the current mirror circuit .
請求項4又は請求項5において、In claim 4 or claim 5,
前記容量素子に前記電荷が蓄積された後、前記カウンタ回路がリセットされることを特徴とする光電変換装置。The photoelectric conversion device, wherein the counter circuit is reset after the charge is accumulated in the capacitor.
請求項4乃至請求項6のいずれか一において、In any one of Claims 4 thru | or 6,
前記ラッチ回路は、前記カウント値が最大値に達した場合に、前記カウント値をラッチすることを特徴とする光電変換装置。The latch circuit latches the count value when the count value reaches a maximum value.
請求項1乃至請求項のいずれか一において、
前記第1の光電変換素子及び前記第2の光電変換素子は単結晶シリコン基板に形成されたものであることを特徴とする光電変換装置。
In any one of Claims 1 thru | or 7 ,
The photoelectric conversion device, wherein the first photoelectric conversion element and the second photoelectric conversion element is one formed on a single crystal silicon substrate.
請求項1乃至請求項のいずれか一において、
前記第1の増幅回路および前記第2の増幅回路は、照度に応じて増幅率を切り替える機能を有することを特徴とする光電変換装置。
In any one of Claims 1 thru | or 8 ,
The photoelectric conversion device, wherein the first amplifier circuit and the second amplifier circuit have a function of switching an amplification factor according to illuminance .
請求項1乃至請求項9のいずれか一において、In any one of Claims 1 thru | or 9,
前記第1の増幅回路および前記第2の増幅回路のそれぞれは、複数の増幅回路を有し、Each of the first amplifier circuit and the second amplifier circuit has a plurality of amplifier circuits,
前記第1の増幅回路および前記第2の増幅回路のそれぞれにおいて、In each of the first amplifier circuit and the second amplifier circuit,
前記複数の増幅回路の増幅率は、それぞれ異なっており、The amplification factors of the plurality of amplifier circuits are different from each other,
前記複数の増幅回路は、照度に応じて切り替えられることを特徴とする光電変換装置。The plurality of amplifier circuits are switched in accordance with illuminance.
請求項1乃至請求項10のいずれか一において、
前記第1の光電変換素子及び前記第2の光電変換素子は、同じ大きさの開口部を有することを特徴とする光電変換装置。
In any one of Claims 1 thru | or 10 ,
It said first photoelectric conversion element and the second photoelectric conversion element, a photoelectric conversion device characterized by having an opening of the same size.
請求項1乃至請求項11のいずれか一において、
前記第2の光電変換素子の光が入射される側には、赤外光透過フィルタが設けられていることを特徴とする光電変換装置。
In any one of Claims 1 thru | or 11 ,
The second on the side where the light of the photoelectric conversion element is incident, the photoelectric conversion device characterized by infrared light transmitting filter is eclipsed set.
請求項1乃至請求項12のいずれか一において、In any one of Claims 1 to 12,
前記第2の電位は、前記第1の電位よりも低いことを特徴とする光電変換装置。The photoelectric conversion device, wherein the second potential is lower than the first potential.
請求項1乃至請求項13に記載の光電変換装置を具備することを特徴とする電子機器。 An electronic apparatus characterized by comprising a photoelectric conversion device according to claim 1 to claim 13.
JP2008205425A 2008-08-08 2008-08-08 Photoelectric conversion device and electronic apparatus including the photoelectric conversion device Expired - Fee Related JP5501583B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008205425A JP5501583B2 (en) 2008-08-08 2008-08-08 Photoelectric conversion device and electronic apparatus including the photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008205425A JP5501583B2 (en) 2008-08-08 2008-08-08 Photoelectric conversion device and electronic apparatus including the photoelectric conversion device

Publications (3)

Publication Number Publication Date
JP2010040981A JP2010040981A (en) 2010-02-18
JP2010040981A5 true JP2010040981A5 (en) 2011-09-15
JP5501583B2 JP5501583B2 (en) 2014-05-21

Family

ID=42013168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008205425A Expired - Fee Related JP5501583B2 (en) 2008-08-08 2008-08-08 Photoelectric conversion device and electronic apparatus including the photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP5501583B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594173B (en) * 2010-03-08 2017-08-01 半導體能源研究所股份有限公司 Electronic device and electronic system
WO2011111530A1 (en) * 2010-03-11 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012185043A (en) * 2011-03-04 2012-09-27 Sharp Corp Sensor and display

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550062B2 (en) * 1987-04-21 1996-10-30 オリンパス光学工業株式会社 Exposure control device
JPH01163632A (en) * 1987-12-21 1989-06-27 Olympus Optical Co Ltd Photometry circuit
JPH02159527A (en) * 1988-12-13 1990-06-19 Olympus Optical Co Ltd Light measuring apparatus
JP3146502B2 (en) * 1990-08-30 2001-03-19 富士電機株式会社 Photo sensor circuit
JP2719086B2 (en) * 1993-03-19 1998-02-25 浜松ホトニクス株式会社 Photodetector
JPH06313840A (en) * 1993-04-30 1994-11-08 Fuji Film Micro Device Kk Photometric device and photometric method
JPH11264761A (en) * 1998-03-18 1999-09-28 Honda Motor Co Ltd Optical sensor circuit and image sensor using the same
JP2002286504A (en) * 2001-03-27 2002-10-03 Citizen Watch Co Ltd Photosensor circuit and optical displacement measuring machine using the same
JP4234485B2 (en) * 2003-04-28 2009-03-04 浜松ホトニクス株式会社 I / F conversion device and light detection device
JP2006332226A (en) * 2005-05-25 2006-12-07 Toshiba Corp Semiconductor photosensor device

Similar Documents

Publication Publication Date Title
JP6593711B2 (en) Solid-state imaging device
US8017901B2 (en) Photodetector
RU2016135046A (en) INTERFERENCED PHOTODETECTOR SYSTEM
JP6175355B2 (en) Solid-state image sensor
JP2013058909A5 (en) Solid-state imaging device and driving method of solid-state imaging device
US9893736B2 (en) Analog to digital conversion device, illuminance sensor device, and electronic apparatus comprising the illuminance sensor device
MY180201A (en) Object detection device
JP2010199798A (en) Analog/digital conversion circuit
WO2012001838A1 (en) Solid-state imaging device
JP2013126174A5 (en)
JP6168064B2 (en) AD converter, image sensor, and digital camera
RU2006140751A (en) SOLID IMAGE CAPTURE DEVICE
JP2010040981A5 (en)
TWI490458B (en) Integral circuit and light detection device
JP2010041043A5 (en)
JP2008263258A5 (en)
WO2012036495A3 (en) Sampling circuit having enhanced noise feature and image sensor using same
US9860469B2 (en) Pixel unit cell having conversion circuit
US20150308900A1 (en) Device for operating passive infrared sensors
JP2010034533A5 (en)
JP5501583B2 (en) Photoelectric conversion device and electronic apparatus including the photoelectric conversion device
JP2010062537A5 (en)
JP6380882B2 (en) Signal detection circuit
US8917098B2 (en) Converter circuit and method of driving the same
JP2010010286A5 (en)