JP2009526475A - 単一電流を用いる二出力差動線路ドライバ - Google Patents

Abstract

ボックススイッチはスタックされて電源からの共通電流を共用する。電源は、電流源、または、電圧源、または電流源と電圧源の組み合わせとすることができる。好適な実施形態では、ボックススイッチ内のトランジスタスイッチを、より良好な平衡状態になるよう動作させ、かつ、出力信号を対称にする極性の異なるトランジスタと並列配置することができる。コンデンサを用いて残留ノイズ電圧信号を除去することができる。

Description

本発明は、差動伝送線路ドライバに関し、より詳しくは、差動入力及び差動出力を有する差動伝送線路ドライバに関する。

図１は、伝送線路、論理システム、モーター、及び、負荷に流れる電流または負荷にかかる論理レベルを完全に逆にできることが有利である他のアイテムを駆動するために専門業者によって使用される、４つのMOSFETからなるボックススイッチ構成２を示す。具体的にいうと、図１は、伝送線路を介してシステム間またはシステム以外のものの間で論理データを伝送するときに、入力差動クロック信号CLK+及びCLK-を、抵抗器RLCLKで終端された（及び、おそらく整合された）伝送線路を介して差動VOCLK信号まで差動的に伝達するためのボックス構成を示す。類似のボックス構成を用いて、差動データDATA+、DATA-が、抵抗RLDATAで終端された別の伝送線路を介して差動的に伝達される。２つの伝送線路は並列であり、受信機では、クロック信号を用いて、レジスターで受信されたデータをゲート制御またはストローブ（またはラッチまたはトリガ）する。

構成２の動作を簡潔に説明する。当業者には、クロック信号VOCLKを伝送するために使用されるボックススイッチの動作が理解されよう。Vdd、Vssをそれぞれ、正電圧電源、グランド（アース）とする。CLK+が高（すなわちハイレベル）でCLK-が低（すなわちローレベル）の場合、M2及びM3はオンで、M1及びM4はオフになる。位置４はM2を介してVssに向かって駆動され、位置６はM3を介してVddに向かって駆動される。電流は、VddからM3へ、さらに、伝送線路を介して、RLCLK、次に位置４へ、さらに、M2を通ってVssへと流れる。位置６は位置４よりも高電位になる。CLK+が低になり、かつ、CLK-が高になると、M1及びM4はオンになり、M2及びM3はオフになる。ここで、電流は、逆方向にRLCLKを通って流れ、位置４の電位は位置６の電位より高くなる。この完全な論理逆転により、伝送線路を介してシングルエンド式クロックを駆動する場合に比べて、基本的に信号が倍（２重）になる。

データに関する回路２の動作は上記説明と同様である。

図１では、データについて１つの回路、クロックについて１つの回路、すなわち、２つの回路があるので、消散電力は、そのような１つの回路を用いる場合の２倍である。従来技術による単一のスイッチボックス用のいくつかの構成では、電圧源の代わりに電流源を使用することができる（Idが、Vddの代わりとしてが示されているが、IdをVssの代わりとすることもできる）。当業者には既知のように、電流電源Isまたは電圧電源Vddが使用される場合は、それらの電源及びデバイスの電圧コンプライアンス（電圧要件）は、ボックススイッチの適正な論理動作、並びに、クロック入力、データ入力、及び伝送線路の受信端における適正な信号レベルを可能にするものでなければならない。

本発明は従来技術の制限に対処するものであり、本発明の実施形態によれば、他の利点も達成される。

本発明は、従来技術の差動特性が、図１に示すように、電流経路に関係なく、一定の電流がそれぞれのボックススイッチを流れることを示唆していることに着眼したものである。図１の回路を参照すると、２つのクロック入力CLK+とCLK-、２つのデータ入力DATA+とDATA-は、それぞれ、論理レベルが逆であって、同じ論理レベルにはなりえない。このため、電流が両方のボックススイッチを流れているとき、両方の伝送線路上の出力は、差動論理レベルに維持される。この結果、伝送線路に常に電流が流れることになる。

伝送線路の端部にある電子受信機が差動受信機の場合には、伝送線路上の同相電圧（コモンモード電圧）は、（設計実務で知られている限り）差動信号の受信を妨害しない。

上記を考慮すると、図１の回路を順に積み重ね（すなわちスタックし）、かつ、電気的に接続して、図２に示すように、それらの回路が同じ電流を共有するようにすることができる。すなわち、Vddからの電流は、一番上のクロックボックススイッチから一番下のデータボックススイッチまで流れる。差動クロック信号及び差動データ信号の両方が、スタックされた回路から伝送される。好適な実施形態では、電圧コンプライアンス、及び、特定の実施形態及び応用形態に必要な他の実施上の要件の範囲内で、任意の数の回路を積み重ねて電流を共有することができる。

図２に示すように積み重ねると、電流は、上のボックススイッチと下のボックススイッチの両方を通って流れる。消散電力は図１の回路の半分である。本発明の他の利点は、スタックされたボックススイッチを流れる一定の電流によって、スタックされた回路のそれぞれの位置に「固有の」電圧レベルが提供されるということである。すなわち、スタックされたスイッチ及び伝送線路の終端を通る任意の１つの経路は、電圧降下を伴う整合されたコンポーネントを同じ数だけ有する（これらのコンポーネントは、同じチップに同じ条件下で製作されていると想定する）。したがって、引き出される電流は、ボックススイッチを通る経路に関係なくほぼ一定になる。このため、回路の電圧は、経路に関係なくほぼ同じに維持される。クロック出力とデータ出力の高電圧レベルと低論理レベルもまた互いにほぼ等しい。有利なことに、これらの状況は、フィードバックや他の追加の回路を設けることなく達成される。

好適な実施形態では、クロック出力信号及びデータ出力信号の平衡度と対称性を高めるために、ボックススイッチ内のMOSFETと並列に他のMOSFETを配置することができる。

スタックされたボックススイッチの他の利点は、電流経路内にボックススイッチを追加したことによって電流及び出力電圧信号が小さくなり、このため、ノイズが小さいことである。

以下、例示的な実施形態、図面、及び使用方法を参照して詳細な説明を行うが、本発明は、それらの実施形態及び使用方法に限定されないということが当業者には理解されよう。本発明は、広範囲であって、添付の特許請求の範囲の記載のみによって画定されることが意図されている。

添付の図面を参照して本発明を説明する。

図２は、供給電流を共有するスタックされた２つのボックススイッチ回路を示す。Vddは、正電位、たとえば、＋２．８ボルトであり、Vssはグランド（アース）である。たとえば、CLK+は論理１、すなわち、＋２．８ボルトであり、CLK-は、論理０、すなわち、グランド（アース）である。DATA+が論理１でDATA-が論理０の場合を考える。この条件では、M30、M20、M70及びM60は、オンにバイアスされて導通している。１実施形態では、これらのトランジスタは全て厳密に同じサイズであり、全て同じ抵抗状態を示すので、電圧降下は同じである。電流経路は、位置２２から伝送線路終端抵抗RLCLKを通って位置２０まで、次に、位置２６から終端抵抗RLDATAを通って位置２４までである。２つの終端抵抗（値）が同じであり、伝送線路の適正な終端が行われている場合を考える。電流が１ｍＡ、終端抵抗の抵抗値が１００オーム、抵抗間の電圧降下が１００ｍＶの場合、４つの「オン」トランジスタの各々は、（これらの特定のトランジスタのサイズが小さいために）０．６５０ｍＶだけ降下するだろう。もちろん、他のトランジスタ及び終端抵抗を用いることもできるが、その場合には、異なる電圧降下を示すだろう。

位置２２は、＋２．８−０．６５０、すなわち、＋２．１５０Ｖ、位置２０は＋２．０５０Ｖ、位置２６は、０．６５＋０．１００、すなわち、＋０．７５０Ｖ、位置２４は＋０．６５０Ｖになることに留意されたい。したがって、クロック受信機には＋２．１５０Ｖの同相電圧が、データ受信機には＋０．６５０Ｖの同相電圧が生じることになる。信号（のレベル）は逆になるので、２つの同相モード電圧レベルを平均する者もいるかもしれないが、いずれにしろ、受信機を、同相モード信号に実質的に応答しないように構成（または設計）することができるという点が重要である。

上述したように、図２の回路には固有の電圧作用がある。位置２０は、これらの固有の電圧の１つを維持し、コンデンサC1が、スイッチングノイズを最小化するために設けられている。上述したように、クロックボックススイッチ３０を通る電流は経路には実質的に依存しないので、位置２０の電圧は一定に維持される。しかしながら、電流はトランジスタによって切り換えられうる。閾値に起因してスイッチング時間が幾分非対称になる（スイッチングタイミングが幾分ずれる）場合があるので、固有のキャパシタンスノイズ（静電容量ノイズ）が発生するであろうが、そのような効果を最小限にするのにC1は役立つ。スイッチングノイズは、クロックラインとデータラインの両方の論理状態が変化しているときに最大になり、クロック（またはデータ）だけが変化しているときに最小になるため、スタック構成の別の利点が生じる。しかしながら、受信機でデータをストローブ（またはラッチまたはトリガ）するために使用されるクロックエッジは、データが一定である（または連続している）位置におけるクロックエッジであるので、発生するノイズは最小限のものである。このことは、多くのデータラインがただ１つのクロック信号で同期化される場合に重要である。

図４は、トランジスタを他の極性タイプのものと並列配置することによって非対称スイッチングに対処する他の実施形態を示す。図４は、１つのボックススイッチ５０を示し、P1、N3、P2及びN4は、図２の参照番号３０で示すような標準的なボックススイッチを表している。CLK+が高から低に切り替わるとP1がオンになり、同時に、CLK-が高になってN1がオンになる。P1とN1は両方ともポイントＡを高に駆動するよう作用する。これに対応して、高に向かうCLK-はP2をオフに駆動し、低に向かうCLK+はN2をオフに駆動する。N3とP3の組み合わせ、及びN4とP4の組み合わせについても同様の動作が生じる。並列配置トランジスタの特徴、並びに、追加されたN1、N2、P3、P4が、図示のように「上下が逆」であるという事実は、スイッチング動作をより対称的でかつより平衡（すなわち、バランスのとれたもの）にする。たとえば、P1とN1がオンになってポイントＡを流れる電流を増加するように駆動し、N4とP4がオンになって、その同じ増加した電流をポイントＢから吸い込み、減少する電流についてもP2及びN2とN3及びP3とで厳密に一致する場合は、ポイント３０への電流は、Vdd電源からの電流と同様に一時的に一定に維持される。並列配置トランジスタは、これらの対称的で平衡化された動作を実現するように設計される。他の実施形態では、並列配置トランジスタを「上下が逆になっていない」配置とすることができる。さらに、上記の平衡は完全ではないので、C2及びC3を追加して、スイッチングによる遷移中の過剰な電荷を吸収することにより、信号の対称性を促進する。たとえば、C1を数十ピコファラッド、C2及びC3を数ピコファラッドとすることができる。もう一方のボックススイッチ６０は、信号がDATA+とDATA-であり、出力が差動データ信号であり、ポイント２０が全ての電流を６０へと通過させ、及び、Vssが電流シンクである点を除いて、５０と同一である。

当業者には知られているように、図４の回路を、Vddへの接続を電流源で置き換えて構成することができ、または、Vssへの接続を電流源で置き換えることができる。

本技術分野において知られているように、図３は、同相モード信号に影響されない基本的な差動受信機を示す。位置１０が位置１２よりも高レベルの場合には、M5はオンになり、Ｍ６はオフになる。I1はM5を通って流れ、EO+は、V1からI1（R1）の電圧降下を引いたものになる。同じようにして、EO-はV1になる。位置１２が位置１０より高レベルの場合には、Ｍ６はオン、Ｍ５はオフになり、EO-はV1−I1（R2）に、EO+はV1になる。位置１０及び１２の同相電圧は、その大きさが、EO+及びEO-の上記動作を妨害しないものである限り、動作に影響を与えない。上述したように、当業者には図３の構成に付随する問題点が理解されよう。

図５は、図４の回路を用いて得られた信号のグラフである。CLK+信号７０とDATA+信号７２は、上述したように、伝送ケーブル、すなわち伝送線路を介して共に送られるTTLクロックとデータ信号を示す。しかしながら、回路の制約事項を満たすほとんど全ての信号を入力に用いることができる。DIFF. CLK OUTとDIFF. DATA OUTは、ケーブルの端部における差動出力を合成したものである。これらの信号の各々について、正極性信号と負極性信号との差が一つの線で示されている。＋２．８ボルトのVdd及びグランドのVssを用いる好適な実施形態では、受信された差動信号は３００ｍＶであり、トランジスタスイッチは、信号経路に沿った電圧降下を示す。

図示の好適な実施形態の回路は、Ｐタイプ及びＮタイプのFETを含むが、バイポーラトランジスタ、ハイブリッドトランジスタ、及び、他の２状態型半導体デバイスを都合良く本発明に適用することができる。さらに、それらの異なるデバイスを組み合わせて使用することにより利点を得ることができる。

また、ボックススイッチは、差動入力／差動出力回路の典型例である。本発明を用いることによって、他のそのような回路に利点をもたらすことができる。

上記の実施形態は例示として本明細書に提示されたものであること、及び、それらの実施形態に対する多くの変形形態及び代替形態が可能であることが理解されるべきである。したがって、本発明は、添付の特許請求の範囲の記載のみによって画定されるものとして広く解釈されるべきである。

既知のボックススイッチを示す図である。 本発明を利用する回路を示す図である。 １つの可能な差動受信機を示す図である。 本発明の１実施形態を示す図である。 図４の回路において得られた信号の図である。

Claims (11)

1. 少なくとも２つの差動入力と少なくとも２つの対応する差動出力とを有し、電源から電流を引き込む回路であって、
   第１の差動入力、及び、対応する第１の差動出力を有する第１のスイッチと、
   第２の差動入力、及び、対応する第２の差動出力を有する第２のスイッチ
   を備え、
   前記第１のスイッチ及び第２のスイッチは、前記電源に対して直列に配列され、前記電源からの電流は、前記第１のスイッチからノードへ、次に、前記第２のスイッチへと流れることからなる、回路。
2. 前記ノードと低インピーダンスノードとの間に結合されたコンデンサをさらに備える、請求項１の回路。
3. 前記第１のスイッチ及び第２のスイッチは、それぞれ、第１の整合伝送線路及び第２の整合伝送線路を駆動する出力を備えるボックススイッチである、請求項１の回路。
4. １つ以上の追加のスイッチをさらに備える請求項１の回路であって、追加のスイッチの各々は、差動入力と対応する差動出力とを有し、全てのスイッチは直列に配列され、前記電源からの電流は、前記電源に戻る前に、前記第１のスイッチから最後のスイッチまでを順に流れる、回路。
5. 前記第１のボックススイッチが、
   第１の一対のトランジスタであって、該第１の一対のトランジスタのソースは、互いに結合されると共に電源にも結合され、該第１の一対のトランジスタの各々のゲートは、第１の差動入力信号対のうちの異なる入力信号にそれぞれ結合され、該第１の一対のトランジスタの各々のドレインは、第１の差動出力信号対のうちの一方にそれぞれ結合される、第１の一対のトランジスタと、
   前記第１の一対のトランジスタとは逆極性の第２の一対のトランジスタであって、該第２の一対のトランジスタのソースは、互いに結合されると共に前記ノードにも結合され、該第２の一対のトランジスタの各々のゲートは、前記第１の一対のトランジスタのゲートの一方にそれぞれ結合され、該第２の一対のトランジスタの各々のドレインは、前記第１の一対のトランジスタのドレインにそれぞれ結合される、第２の一対のトランジスタ
   を備え、
   前記第１及び第２の一対のトランジスタのうち、ドレインが互いに結合されたトランジスタは、ゲートも共に結合されたトランジスタである、請求項３の回路。
6. 前記第２のボックススイッチが、
   第３の一対のトランジスタであって、該第３の一対のトランジスタのソースは、互いに結合されると共に前記ノードにも結合され、該第３の一対のトランジスタの各々のゲートは、第２の差動入力信号対のうちの異なる入力信号にそれぞれ結合され、該第３の一対のトランジスタの各々のドレインは、第２の差動出力信号対の一方にそれぞれ結合される、第３の一対のトランジスタと、
   前記第３の一対のトランジスタとは逆極性の第４の一対のトランジスタであって、該第４の一対のトランジスタのソースは、互いに結合されると共に前記電源にも結合され、該第４の一対のトランジスタの各々のゲートは、前記第３の一対のトランジスタのゲートの一方にそれぞれ結合され、該第４の一対のトランジスタの各々のドレインは、前記第３の一対のトランジスタのドレインにそれぞれ結合される、第４の一対のトランジスタ
   を備え、
   前記第３及び第４の一対のトランジスタのうち、ドレインが互いに結合されたトランジスタは、ゲートも共に結合されたトランジスタである、請求項３の回路。
7. 前記第１のボックススイッチが、
   前記第１の一対のトランジスタとは逆極性の第５の一対のトランジスタであって、該第５の一対のトランジスタのドレインとソースは、それぞれ、該第１の一対のトランジスタのドレインとソースに結合される、第５の一対のトランジスタと、
   前記第２の一対のトランジスタとは逆極性の第６の一対のトランジスタであって、該第６の一対のトランジスタのドレインとソースは、それぞれ、該第２の一対のトランジスタのドレインとソースに結合される、第６の一対のトランジスタ
   をさらに備え、
   前記第５及び第６の一対のトランジスタのうち、ドレインとソースが互いに結合された任意の２つのトランジスタの各々のゲートは、前記第１の差動入力信号対の異なる入力信号にそれぞれ結合される、請求項５の回路。
8. 前記第５の一対のトランジスタのドレインは、それぞれ、前記第１の一対のトランジスタのソースに結合され、該第５の一対のトランジスタのソースは、それぞれ、前記第１の一対のトランジスタのドレインに結合され、
   前記第６の一対のトランジスタのドレインは、それぞれ、前記第２の一対のトランジスタのソースに結合され、該第６の一対のトランジスタのソースは、それぞれ、前記第２の一対のトランジスタのドレインに結合される、請求項７の回路。
9. 前記第２のボックススイッチが、
   前記第３の一対のトランジスタとは逆極性の第７の一対のトランジスタであって、該第７の一対のトランジスタのドレインとソースは、それぞれ、前記第３の一対のトランジスタのドレインとソースに結合される、第７の一対のトランジスタと、
   前記第４の一対のトランジスタとは逆極性の第８の一対のトランジスタであって、該第８の一対のトランジスタのドレインとソースは、それぞれ、前期第４の一対のトランジスタのドレインとソースに結合される、第８の一対のトランジスタ
   をさらに備え、
   前記第７及び第８の一対のトランジスタのうち、ドレインとソースが互いに結合された任意の２つのトランジスタの各々のゲートは、前記第２の差動入力信号対の異なる入力信号にそれぞれ結合される、請求項６の回路。
10. 前記第７の一対のトランジスタのドレインは、それぞれ、前記第３の一対のトランジスタのソースに結合され、該第７の一対のトランジスタのソースは、それぞれ、前記第３の一対のトランジスタのドレインに結合され、
    前記第８の一対のトランジスタのドレインは、それぞれ、前記第４の一対のトランジスタのソースに結合され、該第８の一対のトランジスタのソースは、それぞれ、前記第４の一対のトランジスタのドレインに結合される、請求項９の回路。
11. 前記第１及び第２の差動出力信号と低インピーダンスノードとの間に結合されたコンデンサをさらに備える、請求項１の回路。

Images