[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009231435A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2009231435A
JP2009231435A JP2008073346A JP2008073346A JP2009231435A JP 2009231435 A JP2009231435 A JP 2009231435A JP 2008073346 A JP2008073346 A JP 2008073346A JP 2008073346 A JP2008073346 A JP 2008073346A JP 2009231435 A JP2009231435 A JP 2009231435A
Authority
JP
Japan
Prior art keywords
wafer
chip
thickness
grinding
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008073346A
Other languages
Japanese (ja)
Inventor
Kazuhiro Yoshimoto
和浩 吉本
Yuzo Shimobeppu
祐三 下別府
Kazuo Teshirogi
和雄 手代木
Yoshiaki Shinjo
嘉昭 新城
Hironori Fukaya
浩則 深谷
Mika Sakamoto
美加 坂本
Kana Sakauchi
加奈 阪内
Kazuo Sato
和男 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008073346A priority Critical patent/JP2009231435A/en
Publication of JP2009231435A publication Critical patent/JP2009231435A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To manufacture chips having a plurality of chip thicknesses without reducing a throughput and without increasing a manufacturing cost. <P>SOLUTION: The method for manufacturing the chip includes the steps of: making the wafer thickness into a first-thickness by cutting the backside of the wafer with a semiconductor circuit corresponding to a plurality of chips formed on the surface (a step S3); taking out the first-thickness chip from the wafer (a step S4); making the thickness of the wafer into a second-thickness by further cutting the backside of the wafer (a step S5); and taking out the second-thickness chip from the wafer (a step S6). <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は半導体装置の製造方法に関し、特に組立工程における半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in an assembly process.

従来の半導体装置の製造方法において、組立工程は以下のような流れで行われていた。
図11は、従来の半導体装置の製造方法を示すフローチャートである。
まず、ウェハ単体の状態で各種の半導体デバイスが形成されているパターン面に表面保護テープを貼り付ける(ステップS80)。次に、ウェハを背面から研削して目的のチップ厚まで厚くする(ステップS81)。その後、パターン面に貼られた表面保護テープを剥離して(ステップS82)、ウェハ背面側にダイシングテープを貼り付ける(ステップS83)。そして、ウェハのパターン面側からダイシングソーを使用してチップに分割する(ステップS84)。その後、紫外線を照射してダイシングテープの粘着力を低下させる(ステップS85)。そして、ダイシングテープ越しに、チップ背面から多点または1点の突き上げピンによって突き上げることでチップをダイシングテープから剥離し、コレットでチップを真空吸着してピックアップする(ステップS86)。ピックアップしたチップは実装基板へボンディングまたはトレーなどに収納する。
In the conventional method of manufacturing a semiconductor device, the assembly process is performed according to the following flow.
FIG. 11 is a flowchart showing a conventional method for manufacturing a semiconductor device.
First, a surface protection tape is affixed to the pattern surface on which various semiconductor devices are formed in a single wafer state (step S80). Next, the wafer is ground from the back to a target chip thickness (step S81). Thereafter, the surface protection tape attached to the pattern surface is peeled off (step S82), and a dicing tape is attached to the back side of the wafer (step S83). And it divides | segments into a chip | tip using the dicing saw from the pattern surface side of a wafer (step S84). Thereafter, the adhesive force of the dicing tape is reduced by irradiating with ultraviolet rays (step S85). Then, the chip is peeled off from the dicing tape by being pushed up by the multi-point or one-point push-up pin from the back of the chip through the dicing tape, and the chip is vacuum-sucked by the collet and picked up (step S86). The picked-up chip is stored in a mounting substrate or in a tray.

なお、実装の際に必要なチップ厚が異なる場合があるので、チップに厚さの異なる基板を貼り付け、チップ厚を調整する手法が知られている(たとえば、特許文献1参照)。
ところで、近年、半導体装置を少量試作する場合などのために、複数の異なるチップのパターンが形成された1つのレチクルを用いて、ウェハ上にパターンを転写する露光手法(以下マルチチップ露光という)が用いられてきている。
Since the chip thickness required for mounting may be different, there is known a method of attaching a substrate having a different thickness to the chip and adjusting the chip thickness (see, for example, Patent Document 1).
By the way, in recent years, there has been an exposure technique (hereinafter referred to as multi-chip exposure) in which a pattern is transferred onto a wafer using a single reticle on which a plurality of different chip patterns are formed, for example when a small amount of a semiconductor device is prototyped. It has been used.

図12は、マルチチップ露光の例を示す図である。
図12(A)のレチクル80aは、チップサイズの同じ16種類のチップのパターンを有しており、ウェハ81上に9回、転写している。
FIG. 12 is a diagram illustrating an example of multichip exposure.
The reticle 80a in FIG. 12A has 16 types of chip patterns having the same chip size, and is transferred onto the wafer 81 nine times.

また、図12(B)のレチクル80bは、チップサイズの異なる3種類のチップのパターンを有しており、ウェハ82上に9回転写している。
これにより少量多品種のチップの製造が可能になる。
特開2004−207356号公報
The reticle 80b in FIG. 12B has three types of chip patterns with different chip sizes, and is transferred onto the wafer 82 nine times.
This makes it possible to manufacture a small amount of various types of chips.
JP 2004-207356 A

しかしながら、チップの種類ごとに異なるチップ厚が要求される場合、図11で示したような従来の方法では、ウェハごとに1種類のチップ厚でしか仕上げることができないため、異なるチップ厚が必要なチップは無駄になってしまう。つまり、ウェハに無駄な領域が増えてしまう。また、必要なチップ厚の種類に応じてウェハを用意しなくてはならず、ウェハ枚数が増加してしまう。これにより、スループットの低下、製造コストの増大へとつながる問題があった。   However, when a different chip thickness is required for each type of chip, the conventional method as shown in FIG. 11 can only finish with one type of chip thickness for each wafer, so a different chip thickness is required. Chips are wasted. That is, a wasteful area increases on the wafer. In addition, wafers must be prepared according to the type of chip thickness required, which increases the number of wafers. As a result, there is a problem that the throughput is reduced and the manufacturing cost is increased.

そこで、本発明者らは、複数のチップ厚のチップを、スループットを低下させることなく且つ製造コストを増大させることなく製造できる半導体装置の製造方法を提供することを目的とする。   Accordingly, the present inventors have an object to provide a method for manufacturing a semiconductor device that can manufacture a plurality of chips having thicknesses without decreasing throughput and without increasing manufacturing costs.

上記目的を達成するために、以下のような工程を有する半導体装置の製造方法が提供される。この半導体装置の製造方法は、表面に複数のチップに対応した半導体回路が形成されたウェハの裏面を研削し、ウェハ厚を第1の厚さにする第1研削工程と、前記第1研削工程の後に、前記ウェハから前記第1の厚さの前記チップを取り出す第1チップ取り出し工程と、前記第1チップ取り出し工程の後に、前記ウェハの裏面を研削し、前記ウェハ厚を第2の厚さにする第2研削工程と、前記第2研削工程の後に、前記ウェハから前記第2の厚さの前記チップを取り出す第2チップ取り出し工程と、を有する。   In order to achieve the above object, a semiconductor device manufacturing method including the following steps is provided. In this method of manufacturing a semiconductor device, a first grinding step of grinding a back surface of a wafer having a semiconductor circuit corresponding to a plurality of chips formed on the front surface to make the wafer thickness a first thickness, and the first grinding step After the first chip removing step of taking out the chip having the first thickness from the wafer, and after the first chip removing step, the back surface of the wafer is ground, and the wafer thickness is changed to the second thickness. A second grinding step, and after the second grinding step, a second chip taking step for taking out the chip having the second thickness from the wafer.

複数のチップ厚のチップを、スループットを低下させることなく且つ製造コストを増大させることなく製造できる。   Chips having a plurality of chip thicknesses can be manufactured without reducing the throughput and without increasing the manufacturing cost.

以下、本実施の形態を図面を参照して詳細に説明する。
図1は、第1の実施の形態の半導体装置の製造方法の流れを説明する工程フロー図である。
Hereinafter, the present embodiment will be described in detail with reference to the drawings.
FIG. 1 is a process flow diagram for explaining the flow of the semiconductor device manufacturing method according to the first embodiment.

また、図2、図3は、図1の各工程の様子を示す模式図である。
なお、以下に示すウェハには、表面に、たとえば、マルチチップ露光によって、所望されるチップ厚が異なる複数のチップに対応した半導体回路が形成されている。各チップは、異なる種類またはサイズのものであってもよいし、同一の種類またはサイズであってもよい。
2 and 3 are schematic views showing the state of each step in FIG.
In the wafer shown below, semiconductor circuits corresponding to a plurality of chips having different desired chip thicknesses are formed on the surface by, for example, multichip exposure. Each chip may be of a different type or size or the same type or size.

まず、図2(A)に示すように、複数のチップが形成されたウェハ1に対して、チップ間に所定深さの溝を形成する(ハーフカットダイシング)(ステップS1)。ハーフカットダイシングでは、ウェハ1の裏面をチャックテーブル2に吸着させて、ウェハ1のパターン面(半導体回路が形成されている面)よりダイシングソー3により切り込みを入れる。この溝の深さは、後述の背面研削(ステップS3)で、チップに分割されるような深さに設定する。   First, as shown in FIG. 2A, a groove having a predetermined depth is formed between chips on a wafer 1 on which a plurality of chips are formed (half-cut dicing) (step S1). In half-cut dicing, the back surface of the wafer 1 is attracted to the chuck table 2 and cut by a dicing saw 3 from the pattern surface of the wafer 1 (surface on which semiconductor circuits are formed). The depth of the groove is set to a depth that can be divided into chips by back grinding (step S3) described later.

次に、図2(B)に示すように、ウェハ1のパターン面をフレーム4付の状態の表面保護テープ5に貼り付ける(ステップS2)。
表面保護テープ5としては、たとえば、後述するチップピックアップ工程で、紫外線照射または熱を加えることにより接着強度が下がるような、紫外線硬化型または熱硬化型のものを用いる。また、ダイシングテープなどを用いてもよい。
Next, as shown in FIG. 2B, the pattern surface of the wafer 1 is attached to the surface protection tape 5 with the frame 4 (step S2).
As the surface protection tape 5, for example, an ultraviolet curable type or a thermosetting type is used, in which the adhesive strength is lowered by applying ultraviolet irradiation or heat in a chip pickup process described later. A dicing tape or the like may be used.

フレーム4は、表面保護テープ5を固定して形状を保つものであり、表面保護テープ5の外周または全面に貼り付けられている。フレーム4の材質は特に限定されるものではなく、金属など、表面保護テープ5の形状を保つものであればよい。   The frame 4 is to keep the shape by fixing the surface protection tape 5, and is attached to the outer periphery or the entire surface of the surface protection tape 5. The material of the frame 4 is not particularly limited as long as the shape of the surface protection tape 5 is maintained, such as metal.

その後、図3(A)に示すように、フレーム4付の表面保護テープ5に貼り付けられたウェハ1をチャックテーブル2に吸着させる。そして、グラインド用砥石6またはチャックテーブル2を回転させて、ウェハ1の裏面より複数の所望されるチップ厚の中から一番厚いものに合わせて背面研削を行う(ステップS3)。たとえば、厚さ600μmのウェハから300μmと200μmのチップ厚のチップを所望する場合、ウェハ厚が300μmになるように背面研削を行う。これにより、ハーフカットされたウェハ1はチップに分割される。このときチップは、表面保護テープ5に貼り付けられており固定されている。   Thereafter, as shown in FIG. 3A, the wafer 1 attached to the surface protection tape 5 with the frame 4 is attracted to the chuck table 2. Then, the grindstone 6 or the chuck table 2 is rotated, and back grinding is performed from the back surface of the wafer 1 according to the thickest chip thickness among a plurality of desired chip thicknesses (step S3). For example, when a chip having a thickness of 300 μm and 200 μm is desired from a wafer having a thickness of 600 μm, back grinding is performed so that the wafer thickness becomes 300 μm. Thereby, the half-cut wafer 1 is divided into chips. At this time, the chip is affixed to the surface protective tape 5 and fixed.

なお、背面研削に用いるグラインド用砥石6は、始め目の粗いものを用い、途中で目の細かいものに切り替えるようにしてもよい。
次に、フレーム4付の表面保護テープ5に貼り付けられたウェハ1を、チップピックアップ装置にセットする。そして、分割されたウェハ1から、ステップS3の背面研削で得られた厚みを所望とするチップをピックアップする(ステップS4)。チップピックアップは、マッピングや赤外線認識装置などを用いて、図3(B)に示すように、ピックアップ対象のチップ部分の表面保護テープ5に対して、チップピックアップ装置の紫外線レーザ7(またはパルスヒータ)により紫外線(または熱)を加えて接着強度(粘着性)を下げる。ピックアップ対象のチップ部分以外の表面保護テープ5の接着強度は維持しておく。そして、コレット8により真空吸着することでチップをピックアップする。
The grindstone 6 used for back grinding may be a coarse one at the beginning and switched to a fine one on the way.
Next, the wafer 1 attached to the surface protection tape 5 with the frame 4 is set in a chip pickup device. Then, a chip having a desired thickness obtained by back grinding in step S3 is picked up from the divided wafer 1 (step S4). As shown in FIG. 3B, the chip pickup uses an ultraviolet laser 7 (or pulse heater) of the chip pickup device for the surface protection tape 5 of the chip portion to be picked up, using a mapping or infrared recognition device. Apply ultraviolet light (or heat) to lower the adhesive strength (stickiness). The adhesive strength of the surface protection tape 5 other than the chip portion to be picked up is maintained. Then, the chip is picked up by vacuum suction by the collet 8.

なお、ニードルレス方式のチップピックアップ装置を用いてもよい。本実施の形態の半導体装置の製造方法では、表面保護テープ5にウェハ1のパターン面を貼り付けているため、これを保護するため突き上げピン方式を用いないことが望ましい。   A needleless type chip pickup apparatus may be used. In the manufacturing method of the semiconductor device according to the present embodiment, since the pattern surface of the wafer 1 is attached to the surface protective tape 5, it is desirable not to use the push-up pin method to protect this.

次に、再び、フレーム4付の表面保護テープ5に貼り付けられたウェハ1をチップピックアップ装置から取り出して、図3(A)に示したような背面研削装置のチャックテーブル2にセットする。そして、次の所望の厚さに背面研削を行う(ステップS5)。上記の例のように、300μmと200μmのチップ厚を所望の場合には、2回目の背面研削では、200μmのウェハ厚になるように研削を行う。   Next, the wafer 1 affixed to the surface protection tape 5 with the frame 4 is taken out of the chip pickup device again and set on the chuck table 2 of the back grinding device as shown in FIG. Then, back grinding is performed to the next desired thickness (step S5). As in the above example, when a chip thickness of 300 μm and 200 μm is desired, in the second back grinding, grinding is performed so that the wafer thickness is 200 μm.

その後、ステップS4の工程と同様に、チップピックアップ装置にセットして、ステップS5の背面研削で得られた厚みを所望とするチップをピックアップする(ステップS6)。   Thereafter, in the same manner as in step S4, the chip is set in a chip pickup device, and a chip having a desired thickness obtained by back grinding in step S5 is picked up (step S6).

上記では、2種類のチップ厚が必要な場合の半導体装置の製造方法について説明したが、ステップS3,S4(ステップS5,S6)の工程を繰り返せば、3種類以上のチップ厚のチップも簡単に同一のウェハから得ることができる。   In the above description, the method for manufacturing a semiconductor device when two types of chip thicknesses are required has been described. However, if the steps S3 and S4 (steps S5 and S6) are repeated, chips having three or more types of chip thicknesses can be easily obtained. It can be obtained from the same wafer.

このようにして、第1の実施の形態の半導体装置の製造方法では、同一のウェハから実装で必要となる複数のチップ厚のチップを得ることができる。そのため、従来のようにウェハの投入枚数を増やすことがない。これにより、スループットの低下や製造コストの増大を抑えられる。そして、工程を進める際の作業性と製品精度を確保することが可能となり、安全で確実な製造が行える。   In this manner, in the method for manufacturing a semiconductor device according to the first embodiment, chips having a plurality of chip thicknesses required for mounting can be obtained from the same wafer. Therefore, there is no increase in the number of inserted wafers as in the prior art. Thereby, a decrease in throughput and an increase in manufacturing cost can be suppressed. And it becomes possible to ensure workability | operativity and product accuracy at the time of advancing a process, and can perform safe and reliable manufacture.

また、フレーム4に貼り付けられた表面保護テープ5を使用して、パターン面を保護したまま各工程を行うため、ウェハ1をチップに分割した後にピックアップテープなどへ貼り替える工程が不要となる。これにより、転写装置やチップ移載装置を用意しなくてすみ、製造コストが低減できるとともに、チップ破損などの恐れも軽減される。   In addition, since each process is performed using the surface protection tape 5 attached to the frame 4 while protecting the pattern surface, a process of dividing the wafer 1 into chips and then attaching it to a pickup tape or the like becomes unnecessary. As a result, it is not necessary to prepare a transfer device or a chip transfer device, the manufacturing cost can be reduced, and the risk of chip breakage or the like is reduced.

次に、第2の実施の形態の半導体装置の製造方法を説明する。
図4は、第2の実施の形態の半導体装置の製造方法の流れを説明する工程フロー図である。
Next, a method for manufacturing the semiconductor device according to the second embodiment will be described.
FIG. 4 is a process flow diagram illustrating the flow of the manufacturing method of the semiconductor device according to the second embodiment.

また、図5、図6は、図4の各工程の様子を示す模式図である。
第1の実施の形態の半導体装置の製造方法と同じ構成要素については同一符号を付し詳細な説明を省略する。
5 and 6 are schematic views showing the state of each step in FIG.
The same components as those in the semiconductor device manufacturing method of the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

まず、図5(A)に示すように、ウェハ1のパターン面をフレーム4付の状態の表面保護テープ5に貼り付ける(ステップS10)。
次に、図5(B)に示すように、フレーム4付の表面保護テープ5に貼り付けられたウェハ1をチャックテーブル2に吸着させる。そして、グラインド用砥石6またはチャックテーブル2を回転させて、ウェハ1の裏面より複数の所望されるチップ厚の中から一番厚いものに合わせて背面研削を行う(ステップS11)。たとえば、厚さ600μmのウェハ1から300μmと200μmのチップ厚のチップを所望する場合、ウェハ厚が300μmになるように背面研削を行う。
First, as shown in FIG. 5A, the pattern surface of the wafer 1 is attached to the surface protection tape 5 with the frame 4 (step S10).
Next, as shown in FIG. 5B, the wafer 1 attached to the surface protection tape 5 with the frame 4 is adsorbed to the chuck table 2. Then, the grinding wheel 6 or the chuck table 2 is rotated, and back grinding is performed from the back surface of the wafer 1 according to the thickest chip thickness among a plurality of desired chip thicknesses (step S11). For example, when a chip having a thickness of 300 μm and 200 μm is desired from a wafer 1 having a thickness of 600 μm, back grinding is performed so that the wafer thickness becomes 300 μm.

その後に、ウェハ1をチップに分割するため、ウェハ1の裏面側より赤外線認識などを使用して位置決めを行い、図6(A)に示すように、ダイシングソー3を用いたフルカットダイシングまたは、レーザ10を用いたダイシングを行う(ステップS12)。ステップS11の工程で、ウェハ1を一定量研削しているので、ここでのダイシングは時間を短縮できる。   Thereafter, in order to divide the wafer 1 into chips, positioning is performed using infrared recognition or the like from the back side of the wafer 1, and as shown in FIG. 6 (A), full-cut dicing using a dicing saw 3 or Dicing using the laser 10 is performed (step S12). Since a certain amount of the wafer 1 is ground in the step S11, dicing here can shorten the time.

次に、フレーム4付の表面保護テープ5に貼り付けられたウェハ1を、チップピックアップ装置にセットする。そして、分割されたウェハ1から、ステップS11の背面研削で得られた厚みを所望とするチップをピックアップする(ステップS13)。チップピックアップは、図6(B)に示すように、ピックアップ対象のチップ部分の表面保護テープ5に対して、チップピックアップ装置の紫外線レーザ7(またはパルスヒータ)により紫外線(または熱)を加えて接着強度を下げる。ピックアップ対象のチップ部分以外の表面保護テープ5の接着強度は維持しておく。そして、コレット8により真空吸着することでチップをピックアップする。   Next, the wafer 1 attached to the surface protection tape 5 with the frame 4 is set in a chip pickup device. Then, a chip having a desired thickness obtained by back grinding in step S11 is picked up from the divided wafer 1 (step S13). As shown in FIG. 6B, the chip pickup is bonded by applying ultraviolet light (or heat) to the surface protection tape 5 of the chip portion to be picked up by the ultraviolet laser 7 (or pulse heater) of the chip pickup device. Reduce strength. The adhesive strength of the surface protection tape 5 other than the chip portion to be picked up is maintained. Then, the chip is picked up by vacuum suction by the collet 8.

なお、ニードルレス方式のチップピックアップ装置を用いてもよい。第1の実施の形態と同様に、表面保護テープ5にウェハ1のパターン面を貼り付けているため、突き上げピン方式は用いないことが望ましい。   A needleless type chip pickup apparatus may be used. As in the first embodiment, since the pattern surface of the wafer 1 is attached to the surface protection tape 5, it is desirable not to use the push-up pin method.

次に、再び、フレーム4付の表面保護テープ5に貼り付けられたウェハ1をチップピックアップ装置から取り出して、図5(B)で示したように背面研削装置のチャックテーブル2にセットする。そして、次の所望の厚さに背面研削を行う(ステップS14)。上記の例のように、300μmと200μmのチップ厚を所望の場合には、2回目の背面研削では、200μmのウェハ厚になるように研削を行う。   Next, the wafer 1 affixed to the surface protection tape 5 with the frame 4 is taken out of the chip pickup device again and set on the chuck table 2 of the back grinding device as shown in FIG. Then, back grinding is performed to the next desired thickness (step S14). As in the above example, when a chip thickness of 300 μm and 200 μm is desired, in the second back grinding, grinding is performed so that the wafer thickness is 200 μm.

その後、ステップS13の工程と同様に、フレーム4付の表面保護テープ5に貼り付けられたウェハ1をチップピックアップ装置にセットして、ステップS14の背面研削で得られた厚みを所望とするチップをピックアップする(ステップS15)。   Thereafter, similarly to the process of step S13, the wafer 1 attached to the surface protection tape 5 with the frame 4 is set in a chip pickup device, and a chip having a desired thickness obtained by back grinding in step S14 is obtained. Pick up (step S15).

ステップS14,S15の工程を繰り返せば、3種類以上のチップ厚のチップも簡単に同一のウェハから得ることができる。
このように、ハーフカットダイシングを使用しない場合においても、同一のウェハから実装で必要となる複数のチップ厚のチップを得ることができる。そのため、従来のようにウェハの投入枚数を増やすことがない。これにより、スループットの低下や製造コストの増大を抑えられる。そして、工程を進める際の作業性と製品精度を確保することが可能となり、安全で確実な製造が行える。
By repeating steps S14 and S15, chips having three or more kinds of chip thicknesses can be easily obtained from the same wafer.
Thus, even when half-cut dicing is not used, chips having a plurality of chip thicknesses required for mounting can be obtained from the same wafer. Therefore, there is no increase in the number of inserted wafers as in the prior art. Thereby, a decrease in throughput and an increase in manufacturing cost can be suppressed. And it becomes possible to ensure workability | operativity and product accuracy at the time of advancing a process, and can perform safe and reliable manufacture.

また、フレーム4に貼り付けられた表面保護テープ5を使用して、パターン面を保護したまま各工程を行うため、ウェハ1をチップに分割した後にピックアップテープなどへの貼り替え工程が不要となる。これにより、転写装置やチップ移載装置を用意しなくてすみ、コストが低減できるとともに、チップ破損などの恐れも軽減される。   In addition, since each process is performed using the surface protection tape 5 attached to the frame 4 while protecting the pattern surface, there is no need to replace the wafer 1 with chips after the wafer 1 is divided into chips. . This eliminates the need to prepare a transfer device and a chip transfer device, thereby reducing costs and reducing the risk of chip breakage.

なお、ステップS11の工程とステップS12の工程を入れ替えて、背面研削の前にウェハ1をチップに分割するようにしてもよい。ただしその場合、背面研削の際にチップが動かないように、たとえば、研削速度を下げたり、目の細かいグラインド用砥石6を使用することが望ましい。   In addition, the process of step S11 and the process of step S12 may be interchanged, and the wafer 1 may be divided into chips before the back grinding. However, in that case, for example, it is desirable to reduce the grinding speed or use a fine grinding grindstone 6 so that the tip does not move during back grinding.

次に、第3の実施の形態の半導体装置の製造方法を説明する。
図7は、第3の実施の形態の半導体装置の製造方法の流れを説明する工程フロー図である。
Next, a method for manufacturing the semiconductor device of the third embodiment will be described.
FIG. 7 is a process flow diagram illustrating the flow of the semiconductor device manufacturing method according to the third embodiment.

また、図8、図9、図10は、図7の各工程の様子を示す模式図である。
第1及び第2の実施の形態の半導体装置の製造方法と同じ構成要素については同一符号を付し詳細な説明を省略する。
8, FIG. 9, and FIG. 10 are schematic views showing the state of each step in FIG.
The same components as those in the semiconductor device manufacturing method according to the first and second embodiments are denoted by the same reference numerals, and detailed description thereof is omitted.

まず、図8(A)のように、ウェハ1の表面に、フレームがない状態で表面保護テープ5aを貼り付ける(ステップS20)。その後、図8(B)に示すように、表面保護テープ5aが貼り付けられたウェハ1をチャックテーブル2に吸着させる。そして、グラインド用砥石6またはチャックテーブル2を回転させて、ウェハ1の裏面より複数の所望されるチップ厚の中から一番厚いものに合わせて背面研削を行う(ステップS21)。たとえば、厚さ600μmのウェハ1から300μmと200μmのチップ厚のチップを所望する場合、ウェハ厚が300μmになるように背面研削を行う。   First, as shown in FIG. 8A, the surface protection tape 5a is attached to the surface of the wafer 1 without a frame (step S20). Thereafter, as shown in FIG. 8B, the wafer 1 to which the surface protection tape 5a is attached is attracted to the chuck table 2. Then, the grindstone 6 or the chuck table 2 is rotated, and back grinding is performed from the back surface of the wafer 1 according to the thickest chip thickness among a plurality of desired chip thicknesses (step S21). For example, when a chip having a thickness of 300 μm and 200 μm is desired from a wafer 1 having a thickness of 600 μm, back grinding is performed so that the wafer thickness becomes 300 μm.

その後、図9(A)のように、表面保護テープ5aを剥離してから(ステップS22)、第1及び第2の実施の形態の半導体装置の製造方法で用いたフレーム4と同様のフレーム4aで固定されたダイシングテープ11にウェハ1の裏面を貼り付ける(ステップS23)。そして、図9(B)に示すように、ウェハ1のパターン面よりフルカットダイシングを行い、ウェハ1をチップに分割する(ステップS24)。パターン面よりダイシングを行うので、赤外線認識は必要ない。なお、このとき、第2の実施の形態の半導体装置の製造方法のように、レーザダイシングを行ってもよい。   Thereafter, as shown in FIG. 9A, after the surface protective tape 5a is peeled off (step S22), the frame 4a similar to the frame 4 used in the semiconductor device manufacturing method of the first and second embodiments is used. The back surface of the wafer 1 is attached to the dicing tape 11 fixed in (Step S23). Then, as shown in FIG. 9B, full-cut dicing is performed from the pattern surface of the wafer 1 to divide the wafer 1 into chips (step S24). Since dicing is performed from the pattern surface, infrared recognition is not necessary. At this time, laser dicing may be performed as in the method of manufacturing the semiconductor device of the second embodiment.

次に、図10(A)に示すように、分割されたウェハ1を、ダイシングテープ11から、第1及び第2の実施の形態の半導体装置の製造方法で用いたフレーム4と同様のフレーム4bで固定された表面保護テープ5bに転写する(ステップS25a)。また、ステップS25aの工程の代わりに、図10(B)に示すように、チップ移載装置で分割されたウェハ1の一部をピックアップして、フレーム4bで固定された表面保護テープ5bに貼り付けるようにしてもよい(ステップS25b)。その場合、ダイシングテープ11にはウェハ1の裏面を貼り付けているので、多点または1点の突き上げピン12とコレット8aを用いてピックアップすることができる。そして、ステップS21の背面研削工程で所望の厚さとなったチップ1aは、たとえば、チップトレイ13に収納し、それ以外の厚さを所望するチップ1bは、コレット8aを用いてパターン面を表面保護テープ5bに貼り付けるようにしてダイシングテープ11から貼り替える。   Next, as shown in FIG. 10A, the divided wafer 1 is separated from the dicing tape 11 into a frame 4b similar to the frame 4 used in the semiconductor device manufacturing method according to the first and second embodiments. The image is transferred to the surface protection tape 5b fixed in step S25a. Further, instead of the step S25a, as shown in FIG. 10B, a part of the wafer 1 divided by the chip transfer device is picked up and attached to the surface protection tape 5b fixed by the frame 4b. You may make it attach (step S25b). In that case, since the back surface of the wafer 1 is affixed to the dicing tape 11, it can be picked up using multi-point or one-point push-up pins 12 and a collet 8a. Then, the chip 1a having the desired thickness in the back grinding process in step S21 is stored in, for example, the chip tray 13, and the chip 1b having a desired thickness other than the chip 1b uses the collet 8a to protect the surface of the pattern. The dicing tape 11 is replaced with the tape 5b.

なお、突き上げピン12の代わりに、第1及び第2の実施の形態の半導体装置の製造方法で説明したような、紫外線レーザまたはパルスヒータ、ニードルレス方式を用いてもよい。   Instead of the push-up pin 12, an ultraviolet laser, a pulse heater, or a needleless system as described in the semiconductor device manufacturing methods of the first and second embodiments may be used.

ステップS25aの工程を選択した場合には、次に、フレーム4b付の表面保護テープ5bに貼り付けられたウェハ1を、チップピックアップ装置にセットする。そして、分割されたウェハ1の中から、ステップS21の背面研削で得られた厚みを所望とするチップをピックアップする(ステップS26)。このチップピックアップ工程は、前述の第1及び第2の実施の形態と同じである。たとえば、ピックアップ対象のチップ部分の表面保護テープ5bに対して、チップピックアップ装置の紫外線レーザ7(またはパルスヒータ)により紫外線(または熱)を加えて接着強度を下げる。ピックアップ対象のチップ部分以外の表面保護テープ5bの接着強度は維持しておく。そして、コレット8aにより真空吸着することでチップをピックアップし、ステップS26の工程に進む。   If the step S25a is selected, then the wafer 1 attached to the surface protection tape 5b with the frame 4b is set in the chip pickup device. Then, a chip having a desired thickness obtained by back grinding in step S21 is picked up from the divided wafers 1 (step S26). This chip pickup process is the same as in the first and second embodiments described above. For example, the ultraviolet light (or heat) is applied to the surface protection tape 5b of the chip portion to be picked up by the ultraviolet laser 7 (or pulse heater) of the chip pickup device to lower the adhesive strength. The adhesive strength of the surface protection tape 5b other than the chip portion to be picked up is maintained. The chip is picked up by vacuum suction using the collet 8a, and the process proceeds to step S26.

次に、再び、フレーム4b付の表面保護テープ5bに貼り付けられたウェハ1をチップピックアップ装置から取り出して、図3(A)で示したように、背面研削装置のチャックテーブル2にセットする。そして、次の所望の厚さに背面研削を行う(ステップS27)。上記の例のように、300μmと200μmのチップ厚を所望の場合には、2回目の背面研削では、200μmのウェハ厚になるように研削を行う。   Next, the wafer 1 affixed to the surface protection tape 5b with the frame 4b is taken out of the chip pickup device again and set on the chuck table 2 of the back grinding device as shown in FIG. Then, back grinding is performed to the next desired thickness (step S27). As in the above example, when a chip thickness of 300 μm and 200 μm is desired, in the second back grinding, grinding is performed so that the wafer thickness is 200 μm.

その後、ステップS26の工程と同様に、フレーム4b付の表面保護テープ5bに貼り付けられたウェハ1をチップピックアップ装置にセットして、ステップS27の背面研削で得られた厚みを所望とするチップをピックアップする(ステップS28)。   Thereafter, similarly to the process of step S26, the wafer 1 attached to the surface protection tape 5b with the frame 4b is set in a chip pickup device, and a chip having a desired thickness obtained by back grinding in step S27 is obtained. Pick up (step S28).

ステップS27,S28の工程を繰り返せば、3種類以上のチップ厚のチップも簡単に同一のウェハから得ることができる。
このように、第3の実施の形態の半導体装置の製造方法では、ステップS20の工程からステップS24の工程までを従来の工程と同様にしているが、その後の工程によって、同一のウェハから複数のチップ厚のチップを得ることができる。そのため、従来のようにウェハの投入枚数を増やすことがない。これにより、スループットの低下や製造コストの増大を抑えられる。そして、工程を進める際の作業性と製品精度を確保することが可能となり、安全で確実な製造が行える。また、従来の設備を用いることが可能なので、設備投資を少なくすることができる。
By repeating steps S27 and S28, chips having three or more kinds of chip thicknesses can be easily obtained from the same wafer.
As described above, in the method of manufacturing the semiconductor device according to the third embodiment, the process from step S20 to the process of step S24 is performed in the same manner as the conventional process. A chip having a chip thickness can be obtained. Therefore, there is no increase in the number of inserted wafers as in the prior art. Thereby, a decrease in throughput and an increase in manufacturing cost can be suppressed. And it becomes possible to ensure workability | operativity and product accuracy at the time of advancing a process, and can perform safe and reliable manufacture. Moreover, since it is possible to use the conventional equipment, capital investment can be reduced.

また、ステップS25a,S25b以降の工程では、フレーム4bで固定された表面保護テープ5bを使用して、パターン面を保護したまま各工程を行うため、分割されたウェハ1をピックアップテープなどへの貼り替え工程が不要となる。これにより、工程間の搬送や各種製造装置へのセット、位置決め及び背面研削を容易に行うことが可能となり、チップ破損などの恐れも軽減される。   Further, in the processes after steps S25a and S25b, the surface protection tape 5b fixed by the frame 4b is used to perform each process while protecting the pattern surface. Therefore, the divided wafer 1 is attached to a pickup tape or the like. A replacement process is not required. Thereby, conveyance between processes, setting to various manufacturing apparatuses, positioning, and back grinding can be easily performed, and the risk of chip breakage is reduced.

以上の実施の形態に関し、さらに以下の付記を開示する。
(付記1) 表面に複数のチップに対応した半導体回路が形成されたウェハの裏面を研削し、ウェハ厚を第1の厚さにする第1研削工程と、
前記第1研削工程の後に、前記ウェハから前記第1の厚さの前記チップを取り出す第1チップ取り出し工程と、
前記第1チップ取り出し工程の後に、前記ウェハの裏面を研削し、前記ウェハ厚を第2の厚さにする第2研削工程と、
前記第2研削工程の後に、前記ウェハから前記第2の厚さの前記チップを取り出す第2チップ取り出し工程と、
を有することを特徴とする半導体装置の製造方法。
Regarding the above embodiment, the following additional notes are disclosed.
(Additional remark 1) The 1st grinding process which grinds the back of the wafer in which the semiconductor circuit corresponding to a plurality of chips was formed in the surface, and makes wafer thickness the 1st thickness,
After the first grinding step, a first chip removing step of taking out the chip of the first thickness from the wafer;
A second grinding step of grinding the back surface of the wafer after the first chip removing step to make the wafer thickness a second thickness;
After the second grinding step, a second chip removing step of taking out the chip of the second thickness from the wafer;
A method for manufacturing a semiconductor device, comprising:

(付記2) 前記第1研削工程の前に、前記ウェハの表面から前記複数のチップ間に溝を形成する工程と、次いで、前記ウェハの表面に保護テープを貼り付ける工程とを有し、
前記第1研削工程の研削により前記ウェハを前記チップに分割することを特徴とする付記1記載の半導体装置の製造方法。
(Appendix 2) Before the first grinding step, there is a step of forming grooves between the plurality of chips from the surface of the wafer, and then a step of attaching a protective tape to the surface of the wafer,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the wafer is divided into the chips by grinding in the first grinding step.

(付記3) 前記第1研削工程の前に前記ウェハの表面に保護テープを貼り付ける工程と、
前記第1研削工程の後で、且つ、前記第1チップ取り出し工程の前に前記ウェハを裏面から前記チップに分割する工程と、を有することを特徴とする付記1記載の半導体装置の製造方法。
(Appendix 3) A step of attaching a protective tape to the surface of the wafer before the first grinding step;
The method of manufacturing a semiconductor device according to claim 1, further comprising a step of dividing the wafer into the chips from the back surface after the first grinding step and before the first chip removing step.

(付記4) 前記第1研削工程の後で、且つ、前記第1チップ取り出し工程の前に、前記ウェハを表面から前記チップに分割する工程と、前記チップに分割された前記ウェハの表面に保護テープを貼り付ける工程と、を有することを特徴とする付記1記載の半導体装置の製造方法。   (Supplementary Note 4) After the first grinding step and before the first chip take-out step, a step of dividing the wafer from the surface into the chips, and protection on the surface of the wafer divided into the chips A method for manufacturing a semiconductor device according to appendix 1, wherein the method includes a step of applying a tape.

(付記5) 前記第1研削工程の後に、前記ウェハを表面から前記チップに分割する工程と、前記チップに分割された前記ウェハの表面に保護テープを貼り付ける工程と、を有し、前記保護テープを貼り付ける際に、前記第1チップ取り出し工程を行うことを特徴とする付記1記載の半導体装置の製造方法。   (Supplementary Note 5) After the first grinding step, the method includes a step of dividing the wafer from the surface into the chips, and a step of attaching a protective tape to the surface of the wafer divided into the chips. 2. The method of manufacturing a semiconductor device according to appendix 1, wherein the first chip removal step is performed when a tape is applied.

(付記6) 前記保護テープを前記ウェハ表面に貼り付けたまま、前記第1研削工程、前記第1チップ取り出し工程、前記第2研削工程及び前記第2チップ取り出し工程を行うことを特徴とする付記2または3に記載の半導体装置の製造方法。   (Additional remark 6) The said 1st grinding process, the said 1st chip | tip pick-out process, the said 2nd grinding process, and the said 2nd chip pick-out process are performed with the said protective tape affixed on the said wafer surface. 4. A method for manufacturing a semiconductor device according to 2 or 3.

(付記7) 前記保護テープはフレームで固定されていることを特徴とする付記2乃至6の何れか一項に記載の半導体装置の製造方法。
(付記8) 前記第1チップ取り出し工程または前記第2チップ取り出し工程は、前記保護テープに局所的に光または熱を加えて、粘着性を低下させることで、前記チップを取り出すことを特徴とする付記2乃至7の何れか一項に記載の半導体装置の製造方法。
(Additional remark 7) The said protective tape is being fixed with the flame | frame, The manufacturing method of the semiconductor device as described in any one of additional remark 2 thru | or 6 characterized by the above-mentioned.
(Additional remark 8) The said 1st chip | tip taking-out process or the said 2nd chip | tip taking-out process adds light or heat locally to the said protective tape, and takes out the said chip | tip by reducing adhesiveness, It is characterized by the above-mentioned. The method for manufacturing a semiconductor device according to any one of appendices 2 to 7.

第1の実施の形態の半導体装置の製造方法の流れを説明する工程フロー図である。It is a process flow figure explaining a flow of a manufacturing method of a semiconductor device of a 1st embodiment. 図1の各工程の様子を示す模式図である(その1)。It is a schematic diagram which shows the mode of each process of FIG. 1 (the 1). 図1の各工程の様子を示す模式図である(その2)。It is a schematic diagram which shows the mode of each process of FIG. 1 (the 2). 第2の実施の形態の半導体装置の製造方法の流れを説明する工程フロー図である。It is a process flow figure explaining a flow of a manufacturing method of a semiconductor device of a 2nd embodiment. 図4の各工程の様子を示す模式図である(その1)。It is a schematic diagram which shows the mode of each process of FIG. 4 (the 1). 図4の各工程の様子を示す模式図である(その2)。It is a schematic diagram which shows the mode of each process of FIG. 4 (the 2). 第3の実施の形態の半導体装置の製造方法の流れを説明する工程フロー図である。It is a process flow figure explaining a flow of a manufacturing method of a semiconductor device of a 3rd embodiment. 図7の各工程の様子を示す模式図である(その1)。It is a schematic diagram which shows the mode of each process of FIG. 7 (the 1). 図7の各工程の様子を示す模式図である(その2)。It is a schematic diagram which shows the mode of each process of FIG. 7 (the 2). 図7の各工程の様子を示す模式図である(その3)。It is a schematic diagram which shows the mode of each process of FIG. 7 (the 3). 従来の半導体装置の製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the conventional semiconductor device. マルチチップ露光の例を示す図である。It is a figure which shows the example of multichip exposure.

符号の説明Explanation of symbols

1 ウェハ
2 チャックテーブル
3 ダイシングソー
4 フレーム
5 表面保護テープ
6 グラインド用砥石
7 紫外線レーザ(またはパルスヒータ)
8 コレット
1 Wafer 2 Chuck Table 3 Dicing Saw 4 Frame 5 Surface Protection Tape 6 Grinding Wheel for Grinding 7 Ultraviolet Laser (or Pulse Heater)
8 Collet

Claims (5)

表面に複数のチップに対応した半導体回路が形成されたウェハの裏面を研削し、ウェハ厚を第1の厚さにする第1研削工程と、
前記第1研削工程の後に、前記ウェハから前記第1の厚さの前記チップを取り出す第1チップ取り出し工程と、
前記第1チップ取り出し工程の後に、前記ウェハの裏面を研削し、前記ウェハ厚を第2の厚さにする第2研削工程と、
前記第2研削工程の後に、前記ウェハから前記第2の厚さの前記チップを取り出す第2チップ取り出し工程と、
を有することを特徴とする半導体装置の製造方法。
A first grinding step of grinding a back surface of a wafer having a semiconductor circuit corresponding to a plurality of chips formed on the front surface to make the wafer thickness a first thickness;
After the first grinding step, a first chip removing step of taking out the chip of the first thickness from the wafer;
A second grinding step of grinding the back surface of the wafer after the first chip removing step to make the wafer thickness a second thickness;
After the second grinding step, a second chip removing step of taking out the chip of the second thickness from the wafer;
A method for manufacturing a semiconductor device, comprising:
前記第1研削工程の前に、前記ウェハの表面から前記複数のチップ間に溝を形成する工程と、次いで、前記ウェハの表面に保護テープを貼り付ける工程とを有し、
前記第1研削工程の研削により前記ウェハを前記チップに分割することを特徴とする請求項1記載の半導体装置の製造方法。
Before the first grinding step, forming a groove between the plurality of chips from the surface of the wafer, and then attaching a protective tape to the surface of the wafer,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the wafer is divided into the chips by grinding in the first grinding step.
前記第1研削工程の前に前記ウェハの表面に保護テープを貼り付ける工程と、
前記第1研削工程の後で、且つ、前記第1チップ取り出し工程の前に前記ウェハを裏面から前記チップに分割する工程と、を有することを特徴とする請求項1記載の半導体装置の製造方法。
Attaching a protective tape to the surface of the wafer before the first grinding step;
2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of dividing the wafer into the chips from the back surface after the first grinding step and before the first chip removal step. .
前記第1研削工程の後で、且つ、前記第1チップ取り出し工程の前に、前記ウェハを表面から前記チップに分割する工程と、前記チップに分割された前記ウェハの表面に保護テープを貼り付ける工程と、を有することを特徴とする請求項1記載の半導体装置の製造方法。   After the first grinding step and before the first chip removal step, a step of dividing the wafer from the surface into the chips, and a protective tape is attached to the surface of the wafer divided into the chips The method of manufacturing a semiconductor device according to claim 1, further comprising: a step. 前記第1研削工程の後に、前記ウェハを表面から前記チップに分割する工程と、前記チップに分割された前記ウェハの表面に保護テープを貼り付ける工程と、を有し、前記保護テープを貼り付ける際に、前記第1チップ取り出し工程を行うことを特徴とする請求項1記載の半導体装置の製造方法。   After the first grinding step, the method includes a step of dividing the wafer from the surface into the chips, and a step of attaching a protective tape to the surface of the wafer divided into the chips, and affixing the protective tape The method for manufacturing a semiconductor device according to claim 1, wherein the first chip removing step is performed.
JP2008073346A 2008-03-21 2008-03-21 Method for manufacturing semiconductor device Pending JP2009231435A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008073346A JP2009231435A (en) 2008-03-21 2008-03-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008073346A JP2009231435A (en) 2008-03-21 2008-03-21 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2009231435A true JP2009231435A (en) 2009-10-08

Family

ID=41246529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008073346A Pending JP2009231435A (en) 2008-03-21 2008-03-21 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2009231435A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086688A (en) * 2009-10-14 2011-04-28 Disco Abrasive Syst Ltd Method of processing semiconductor wafer
JP2018067646A (en) * 2016-10-20 2018-04-26 株式会社ディスコ Wafer processing method
JP2018074083A (en) * 2016-11-02 2018-05-10 株式会社ディスコ Processing method of wafer
JP2021045814A (en) * 2019-09-18 2021-03-25 株式会社ディスコ Grinding method for chip

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086688A (en) * 2009-10-14 2011-04-28 Disco Abrasive Syst Ltd Method of processing semiconductor wafer
JP2018067646A (en) * 2016-10-20 2018-04-26 株式会社ディスコ Wafer processing method
JP2018074083A (en) * 2016-11-02 2018-05-10 株式会社ディスコ Processing method of wafer
CN108015650A (en) * 2016-11-02 2018-05-11 株式会社迪思科 The processing method of chip
JP2021045814A (en) * 2019-09-18 2021-03-25 株式会社ディスコ Grinding method for chip

Similar Documents

Publication Publication Date Title
JP5354149B2 (en) Expanding method
JP2005019525A (en) Method of manufacturing semiconductor chip
JP2010062375A (en) Method of processing wafer
CN105261560A (en) Method for machining wafer
US20110034007A1 (en) Dividing method for platelike workpiece
JP6308632B2 (en) Method for dividing a wafer
JP2007005530A (en) Manufacturing method of chip product
CN101515565A (en) Secmiconductor chip fabrication method
JP2008066653A (en) Wafer processing method, and wafer processing apparatus
JP2009231435A (en) Method for manufacturing semiconductor device
JP2018206936A (en) Substrate processing system and substrate processing method
JP2010098116A (en) Dividing method
JP2014007217A (en) Method for processing wafer
JP6029347B2 (en) Wafer processing method
US9704749B2 (en) Method of dividing wafer into dies
US7022587B2 (en) Method for producing chips from wafers of low thickness
JP2013033801A (en) Method of cutting workpiece
US20140290843A1 (en) Method of preparing an adhesive film into a precut semiconductor wafer shape on a dicing tape
JP2002270560A (en) Method for working wafer
US7611967B2 (en) Wafer sawing method
CN111293069B (en) Method for manufacturing device chip
JP2005216948A (en) Method and device for manufacturing semiconductor device
TW202101551A (en) Semiconductor device production method and laminated body
JP2007227726A (en) Aggregate substrate processing method
JP2007134510A (en) Wafer mounter