JP2009218272A - 化合物半導体基板およびその製造方法 - Google Patents

Abstract

【課題】反りが抑制され、結晶性を低下させることなく、高品質なＳｉＣ膜が形成された化合物半導体基板およびその製造方法を提供する。
【解決手段】Ｓｉ基板１０の表面１０ａに、前記Ｓｉ基板１０の表面１０ａに該表面１０ａにおける幅Ｗおよび該表面１０ａからの深さＤが、ＳｉＣ膜２０の厚さよりも大きい溝部３０を形成し、前記Ｓｉ基板１０の表面１０ａに、前記溝部３０によって島状にそれぞれ分離された複数のＳｉＣ島部２０ａとして、ＳｉＣ膜２０を形成する。
【選択図】図１

Description

本発明は、Ｓｉ基板上にＳｉＣ膜が形成された化合物半導体基板およびその製造方法に関する。

ＳｉＣは、広いバンドギャップ、高い電子移動度、高耐熱性等に優れた特性を有しており、また、構成元素の資源量が豊富であり、かつ、環境汚染への懸念が小さいこと等から、次世代電子素子、高速高温動作可能電子素子、太陽光発電素子等に応用が期待される材料である。
特に、Ｓｉ基板上にＳｉＣ膜を形成する化合物半導体基板の製造は、現在のシリコンテクノロジーを継承することができるため、産業技術の開発コストにおける優位性からも、その実用化が求められている。

前記ＳｉＣ膜の形成には、ＣＶＤ法、スパッタリング法、ＭＢＥ法等が用いられるが、これらの方法では、Ｓｉ−Ｃ間の結合が共有結合であるため、化学結合形成エネルギーおよびエピタキシャル結晶成長のための拡散エネルギーがともに大きく、例えば、６００〜１２００℃の高温加熱が必要となる。

さらに、ＳｉとＳｉＣは、格子定数において約２０％の違いがあるため、格子不整合が大きく、かつ、線熱膨張係数にも約８％の差があるため、高温でのＳｉＣ膜形成後の冷却工程において、熱歪みが生じ、化合物半導体基板全体に反りが発生する。この反りは、素子特性の劣化や機械的破損を引き起こす要因となる。

上記のような基板の反りは、ＳｉＣ膜形成時の原料ガス比率、温度昇降速度等の成膜条件の調整によって、若干抑制することは可能であるが、このような成膜条件の変更は、ＳｉＣの結晶性等の特性向上のための成膜条件と相反する場合があり、反りの抑制および結晶性の向上を同時に満たす条件を見出すことは困難であった。

従来、上記のような反りを防止する方法としては、Ｓｉ基板とＳｉＣ膜との間に応力を緩和させるための中間層を導入る方法（例えば、特許文献１参照）、Ｓｉ基板の裏面にＳｉ₃Ｎ₄膜を形成する方法（例えば、特許文献２参照）、また、反りが発生する方向とは逆方向に反った形状に基板を予め加工する方法等が知られている。

また、特許文献３には、窒化物系化合物半導体を作製する際、基板上に酸化膜等のマスク材を格子状に形成して、基板表面を各々分離して露出させ、窒化物系化合物半導体をエピタキシャル成長させる領域を各々独立した小さな領域として、クラックを抑制する方法が開示されている。

さらに、特許文献４には、半導体基板裏面にコンタクト電極膜を形成する際の高温処理加熱に起因する基板の反りを抑制するために、前記基板裏面のほぼ全面に細分化してパターニングする方法が開示されている。

特開２００６−２５３６１７号公報 特開２００３−２１８０３１号公報 特開２００２−２９９２５２号公報 特開２００６−１６５１７９号公報

しかしながら、上記特許文献１に記載されているような方法は、Ｓｉ基板と中間層との間にも、格子定数および線熱膨張係数の差があることから、反りの低減には限界がある。また、成膜工程の増加により、熱処理時間も長くなり、不純物汚染等の問題も生じる。
同様に、上記特許文献２に記載されたような方法も、成膜工程が増加し、不純物汚染等の問題が生じ、特に、基板裏面のＳｉ₃Ｎ₄膜形成の際に、デバイス面となる表面の汚染防止のための対策が必要となり、製造工程の煩雑化の要因となる。
また、予め反りを有する基板の加工は、成膜時の反りを予測して制御する必要があり、厳しい加工精度も要求されるため、容易ではない。

また、上記特許文献３に記載された方法は、マスク材が不純物となるおそれがあり、また、マスク材によって、その付近では、窒化物系化合物半導体が段差形状で形成されるため、結晶性が低下する等の課題を有している。

そこで、本発明者らは、上記技術的課題を解決すべく検討を重ね、上記特許文献４に記載された裏面電極の形成方法を応用して、反りの抑制および結晶性の向上の両者を満足させるように、Ｓｉ基板上にＳｉＣ膜を形成することができる方法を見出した。
すなわち、本発明は、反りが抑制され、結晶性を低下させることなく、高品質なＳｉＣ膜が形成された化合物半導体基板およびその製造方法を提供することを目的とするものである。

本発明に係る化合物半導体基板は、Ｓｉ基板表面にＳｉＣ膜が形成された化合物半導体基板であって、前記ＳｉＣ膜が、前記Ｓｉ基板表面に形成された溝部によって、島状に分離されていることを特徴とする。
このように、Ｓｉ基板表面に形成された溝部によって、ＳｉＣ膜が、全面に連続することなく、区分されて形成されることにより、化合物半導体基板の反りが抑制されるとともに、結晶性を低下させることなく、高品質なＳｉＣ膜を形成することができる。

前記溝部は、前記Ｓｉ基板表面における幅および前記Ｓｉ基板表面からの深さが前記ＳｉＣ膜の厚さよりも大きいことが好ましい。
このような幅および深さを有する溝部とすることにより、ＳｉＣ膜を連続して形成させることなく、効率的に島状に分離させることができる。

また、前記Ｓｉ基板表面と前記溝部の側面とがなす角度が９０°以下であることが好ましい。
このような傾斜角度を有する溝を形成することにより、ＳｉＣ膜が、より効率的に分離され、化合物半導体基板全体の反りを抑制することができる。

また、本発明に係る化合物半導体基板の製造方法は、Ｓｉ基板表面に溝部を形成する工程と、前記Ｓｉ基板表面に前記溝部によって島状に分離されたＳｉＣ膜を形成する工程とを備えていることを特徴とする。
このような製造方法によれば、Ｓｉ基板表面に、所定の溝部を予め形成しておくことのみで、不純物等の混入のおそれがなく、かつ、反りが抑制され、結晶性を低下させることなく、高品質なＳｉＣ膜を備えた化合物半導体基板が得られる。

上記製造方法においては、前記溝部のＳｉ基板表面における幅およびＳｉ基板表面からの深さを、前記ＳｉＣ膜の厚さよりも大きくなるように形成することが好ましい。
また、前記溝部を、前記Ｓｉ基板表面から前記溝部の深さ方向の内面の傾斜角が９０°以下となるように形成することが好ましい。

本発明によれば、反りが抑制され、結晶性を低下させることなく、高品質なＳｉＣ膜が形成された化合物半導体基板が得られる。
したがって、本発明に係る化合物半導体基板は、高出力電子デバイス等として用いることができ、また、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、ＧａＮ等の六方晶系化合物半導体の結晶成長用基板としても好適に用いることができる。

以下、本発明を、図面を参照して、より詳細に説明する。
図１に、本発明に係る化合物半導体基板の一例を示す。また、図２に、図１に示す化合物半導体基板のＡ−Ａ断面の拡大図を示す。
図１，２に示す化合物半導体基板１は、Ｓｉ基板１０の表面１０ａが、溝部３０により格子状に形成されている。このＳｉ基板１０上に、前記溝部３０によって、島状にそれぞれ分離された複数のＳｉＣ島部２０ａとして、ＳｉＣ膜２０が形成されている。
すなわち、ＳｉＣ膜２０は、Ｓｉ基板１０の表面全体に形成されているのではなく、Ｓｉ基板１０の表面１０ａに形成された溝部３０によって区分されて形成されている。
このため、反りの発生も分断され、化合物半導体基板１全体の反りを抑制することができる。

前記溝部３０は、Ｓｉ基板１０の表面１０ａにおける幅Ｗが、ＳｉＣ膜２０の厚さＴよりも大きいことが好ましい。また、Ｓｉ基板１０の表面１０ａからの深さＤも、ＳｉＣ膜２０の厚さＤよりも大きいことが好ましい。
このような幅Ｗおよび深さＤを有する溝部３０を、Ｓｉ基板１０の表面に形成することにより、Ｓｉ基板１０の表面１０ａと溝部３０において、ＳｉＣ膜２０を連続して形成させることなく、効率的に島状に分離させることができる。

一方、図３に示すように、溝部３０の幅Ｗが大きくても、溝部３０の深さＤが小さい場合は、ＳｉＣ膜２０は、その横方向成長によって、Ｓｉ基板１０の表面１０ａと溝部３０において連続して形成されることとなる。
このようにＳｉＣ膜２０が形成されると、溝部３０が形成されていない平らなＳｉ基板１０の表面全体にＳｉＣ膜２０が形成される場合と同様に、化合物半導体基板１全体で大きな反りが発生する。
前記溝部３０の幅Ｗは、ＳｉＣ膜２０の厚さＴよりも２〜５ｍｍ程度大きいことがより好ましい。また、前記溝部３０の深さＤは、ＳｉＣ膜２０の厚さＴの２〜４倍程度であることがより好ましい。
例えば、ＳｉＣ膜２０の厚さＴを１０μｍとする場合、溝部３０は、幅Ｗが約１２〜１５ｍｍ、深さＤが２０〜４０μｍで形成されることが好ましい。

さらに、前記溝部３０は、前記Ｓｉ基板１０の周縁部１０ｂまで形成されていることが好ましい。すなわち、ＳｉＣ島部２０ａはすべて、図１に示すように、Ｓｉ基板１０の表面１０ａ上で、完全に分離されていることが好ましい。
前記溝部３０が、Ｓｉ基板１０の周縁部１０ｂにまで達しておらず、ＳｉＣ島部２０ａがＳｉ基板１０の周縁部１０ｂ近傍で完全に分離されていない場合には、ＳｉＣ膜２０は、該周縁部１０ｂ近傍では、平らなＳｉ基板の表面全体に形成される場合と同様な状態となり、化合物半導体基板に反りが生じることとなる。

図４に、前記溝３０の断面形状の好ましい態様を示す。図４（ａ）に示すように、Ｓｉ基板表面１０ａと溝部の側面３０ｂとがなす角度θは９０°または、図４（ｂ）に示すように、９０°未満であることが好ましい。
このような傾斜角度を有する溝３０を形成することにより、ＳｉＣ膜２０を溝３０によって、より効率的に分離させることができ、化合物半導体基板１全体の反りを抑制することができる。
一方、図５に示すように、前記角度θが９０°を超える場合は、ＳｉＣ膜２０の成膜時に、原料ガスが溝部３０に流れ込みやすいため、溝３０の底面３０ａおよび側面３０ｂにもＳｉＣ膜２０が形成され、ＳｉＣ膜２０を溝３０によって区分することが困難となるため、好ましくない。
溝部３０への原料ガスの流れ込みを抑制する観点からは、図４（ｂ）に示すように、角θを９０°未満とすることがより好ましい。

また、前記溝部３０のＳｉ基板１０上における配置は、後のデバイス作製工程において、回路構成領域を効率的に確保することができるようにするために、複数の回路をチップ状にダイシングする際の切り代の位置に合わせて設計することが好ましい。このとき、溝部３０の幅Ｗは、前記切り代以下とすることが好ましい。
なお、溝部３０内に形成されたＳｉＣ膜２０ｂは、成膜時のＳｉ基板１０上での原料ガスの流れ等の関係から、Ｓｉ基板１０の表面１０ａに形成されたＳｉＣ膜２０ａよりも結晶性にやや劣る傾向がある。このことからも、溝部３０は、ダイシングの際の切り代となるように配置することが好ましい。

以下、上記のような本発明に係る化合物半導体基板の製造方法を説明する。
図６に、本発明に係る第１の態様の化合物半導体基板の製造方法の工程の概要を示す。
まず、Ｓｉ基板１０を用意する。このＳｉ基板１０は、ＣＺ（チョクラルスキー）法により製造されたものに限られず、ＦＺ（フローティングゾーン）法により製造されたもの、あるいはまた、これらのＳｉ単結晶基板に気相成長によりＳｉ単結晶膜をエピタキシャル成長させたもの（Ｓｉエピ基板）等であってもよい。
なお、前記Ｓｉ基板１０は、エッチング処理や、水素雰囲気下の１０００〜１３５０℃での熱処理により自然酸化膜を除去し、表面を清浄にしておくことが好ましい。

次に、前記Ｓｉ基板１０上に、スパッタ法等によりレジスト膜を成膜後、フォトリソグラフィによりパターニングして、Ｓｉ基板１０上の溝部３０を形成しない領域に、保護膜４０を形成する（図６（ａ））。
そして、薬液等を用いたエッチングにより、溝部３０を形成した後（図６（ｂ））、薬液等により、レジスト膜による保護膜４０を除去する（図６（ｃ））。
この溝３０が形成されたＳｉ基板１０上に、周知のＣＶＤ法等によって、ＳｉＣ膜２０を形成することにより、本発明に係る化合物半導体基板が得られる（図６（ｄ））。

また、図７に、本発明に係る第２の態様の化合物半導体基板製造方法の工程の概要を示す。図７に示すような製造工程は、図４（ｂ）に示したようなＳｉ基板表面１０ａと溝部の側面３０ｂとがなす角度θが９０°未満の溝３０を有する化合物半導体基板を製造する際に好適である。
まず、Ｓｉ基板１０上に、スパッタ法等によりレジスト膜を成膜後、フォトリソグラフィによりパターニングして、溝部３０を形成する領域に、断面が台形状の保護膜４０を形成する（図７（ａ））。
そして、周知のＣＶＤ法等により、前記保護膜４０上面が露出した状態となるように、Ｓｉ膜５０を成膜した後（図７（ｂ））、薬液等によりレジスト膜による保護膜４０を除去する（図７（ｃ））。
この溝３０が形成されたＳｉ基板１０上に、周知のＣＶＤ法等によって、ＳｉＣ膜２０を形成することにより、本発明に係る化合物半導体基板が得られる（図７（ｄ））。

上記のような製造方法によれば、Ｓｉ基板１０とＳｉＣ膜２０との間に、異なる材料による中間層を設けたり、また、Ｓｉ基板１０の表面上に酸化膜等によるマスク材を設けたりする必要がないため、これらに起因する不純物が化合物半導体基板に混入することもなく、また、マスク材の分解による該マスク材付近の結晶性の低下等の問題を招くこともない。
すなわち、上記製造方法によれば、Ｓｉ基板表面に、所定の溝部を予め形成しておくことのみで、不純物等の混入のおそれもなく、かつ、反りが抑制され、結晶性を低下させることなく、高品質なＳｉＣ膜を備えた化合物半導体基板を容易に得ることができる。

以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
［実施例１］
直径３インチのＳｉ基板表面（酸化膜厚０．５μｍ）に、幅４ｍｍ、深さ１０μｍ、Ｓｉ基板表面と溝部の側面とがなす角度が９０°である図４（ａ）に示すような断面形状の溝部を、間隔１６ｍｍの格子状に、エッチングにより形成した。
このＳｉ基板表面を、水素雰囲気中、１０００℃以上で加熱して、自然酸化膜を除去した。
その後、このＳｉ基板を３００℃まで降温し、５０Ｔｏｒｒの減圧下、キャリアガス１８ｓｌｍに対してＣ₃Ｈ₈を７．２ｓｃｃｍ供給し、昇温速度２０℃／ｍｉｎにて、基板温度を１１５０℃まで上昇させ、５分間保持し、炭化層を形成した。
次に、供給ガスをＣ₃Ｈ₈：０．９ｓｃｃｍ、およびＳｉＨ₄：１．８ｓｃｍに切り替え、３００分間保持し、気相成長により、厚さ約５μｍの３Ｃ−ＳｉＣ単結晶膜を形成した。

前記ＳｉＣ単結晶膜は、Ｘ線回折分析の結果、３Ｃ−ＳｉＣ（１１１）の非常にシャープなピークが認められた。
また、前記ＳｉＣ単結晶膜は、溝部によって完全に分離されており、得られた化合物半導体基板の反りは３４μｍであった。

［実施例２］
溝部を、Ｓｉ基板表面と溝部の側面とがなす角度が７５°である図４（ｂ）に示すような断面形状とし、それ以外については、実施例１と同様にして、ＳｉＣ単結晶膜を形成した。
前記ＳｉＣ単結晶膜は、Ｘ線回折分析の結果、３Ｃ−ＳｉＣ（１１１）の非常にシャープなピークが認められた。
また、前記ＳｉＣ単結晶膜は、溝部によって完全に分離されており、化合物半導体基板の反りは２８μｍであった。

［比較例１］
Ｓｉ基板表面に、前記溝部を形成することなく、平坦な鏡面状態のままで、実施例１と同様にして、ＳｉＣ単結晶膜を形成した。
得られた化合物半導体基板の反りは８９μｍであった。

［比較例２］
溝部を、Ｓｉ基板表面と溝部の側面とがなす角度が１３５°である図５（ｂ）に示すような断面形状とし、それ以外については、実施例１と同様にして、ＳｉＣ単結晶膜を形成した。
前記ＳｉＣ膜は、溝部３０においても分離されておらず、Ｓｉ基板の表面全体に連続して形成された。
得られた化合物半導体基板の反りは９３μｍであった。

本発明に係る化合物半導体基板の上面図である。 図１におけるＡ−Ａ断面図である。 Ｓｉ基板表面の溝部を説明するための断面図である。 Ｓｉ基板表面の溝部の断面形状を示すものであり、（ａ）はＳｉ基板表面と溝部の側面とがなす角度θが９０°の場合、（ｂ）はＳｉ基板表面と溝部の側面とがなす角度θが９０°未満の場合である。 Ｓｉ基板表面の溝部の断面形状を示すものであり、Ｓｉ基板表面と溝部の側面とがなす角度θが９０°を超える場合である。 本発明に係る化合物半導体基板の製造方法の工程の概要を説明するための断面図である。 本発明に係る他の態様の化合物半導体基板の製造方法の工程の概要を説明するための断面図である。

符号の説明

１ 化合物半導体基板
１０ Ｓｉ基板
２０ ＳｉＣ膜
３０ 溝部
４０ 保護膜
５０ Ｓｉ膜

Claims (6)

1. Ｓｉ基板表面にＳｉＣ膜が形成された化合物半導体基板であって、前記ＳｉＣ膜が、前記Ｓｉ基板表面に形成された溝部によって、島状に分離されていることを特徴とする化合物半導体基板。
2. 前記溝部は、前記Ｓｉ基板表面における幅および前記Ｓｉ基板表面からの深さが、前記ＳｉＣ膜の厚さよりも大きいことを特徴とする請求項１記載の化合物半導体基板。
3. 前記Ｓｉ基板表面と前記溝部の側面とがなす角度が９０°以下であることを特徴とする請求項１または２記載の化合物半導体基板。
4. Ｓｉ基板表面に溝部を形成する工程と、前記Ｓｉ基板表面に前記溝部によって島状に分離されたＳｉＣ膜を形成する工程とを備えていることを特徴とする化合物半導体基板の製造方法。
5. 前記溝部のＳｉ基板表面における幅およびＳｉ基板表面からの深さを、前記ＳｉＣ膜の厚さよりも大きくなるように形成することを特徴とする請求項４記載の化合物半導体基板の製造方法。
6. 前記溝部を、前記Ｓｉ基板表面と前記溝部の側面とがなす角度が９０°以下となるように形成することを特徴とする請求項４または５記載の化合物半導体基板の製造方法。

Images