[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009212104A - プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 - Google Patents

プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 Download PDF

Info

Publication number
JP2009212104A
JP2009212104A JP2008050288A JP2008050288A JP2009212104A JP 2009212104 A JP2009212104 A JP 2009212104A JP 2008050288 A JP2008050288 A JP 2008050288A JP 2008050288 A JP2008050288 A JP 2008050288A JP 2009212104 A JP2009212104 A JP 2009212104A
Authority
JP
Japan
Prior art keywords
circuit board
wiring board
printed wiring
printed
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2008050288A
Other languages
English (en)
Inventor
Norihiro Ishii
憲弘 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008050288A priority Critical patent/JP2009212104A/ja
Priority to US12/393,642 priority patent/US8101870B2/en
Priority to CN200910007930A priority patent/CN101534611A/zh
Publication of JP2009212104A publication Critical patent/JP2009212104A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09572Solder filled plated through-hole in the final product
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772Conductors directly under a component but not electrically connected to the component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】アンダーフィル材の裏面側への流れ出しを防止したプリント回路板を簡易に製造できるプリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器を提供する。
【解決手段】プリント回路板の製造方法は、スルーホールと、半導体パッケージの一方の面に設けられた複数のバンプが実装されるための複数の電極パッドとを備えたプリント配線板を準備する準備工程と、準備工程により準備されたプリント配線板における複数の電極パッドおよびスルーホールのそれぞれの表面に接合材を塗布する塗布工程と、塗布工程により接合材が塗布されたプリント配線板の複数の電極パッド上に半導体パッケージの複数のバンプを対向させて実装する実装工程と、実装工程により半導体パッケージが実装されたプリント配線板を加熱して接合材によりバンプと電極パッドとを接合する接合工程と、半導体パッケージと、プリント配線板との間に充填材を流し込む流込工程とを有する。
【選択図】図3

Description

本発明は、プリント配線板に半導体パッケージを実装して構成されるプリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器に関する。
従来、パーソナルコンピュータ、ハードディスク装置等の電子機器はプリント回路板を有している。プリント回路板は、プリント配線板に半導体パッケージを実装して構成されている。従来のプリント回路板は、例えば、特許文献1に記載されている製造方法によって製造されている。この製造方法では、スルーホールを備えたプリント配線板へのBGA(Ball Grid Array)の実装工程と、プリント配線板とBGAとの隙間へのアンダーフィル材の流し込み工程とが行われているが、それらの前に接着剤等の塞ぎ材でスルーホールを塞ぐ工程が行われている。
特開2004−79621号公報
従来、プリント回路板では、半導体パッケージとプリント配線板との接合部分の信頼性を高めるため、前述のプリント回路板のように半導体パッケージとプリント配線板との間にアンダーフィル材が流し込まれていることがある。
しかしながら、プリント配線板にスルーホールが形成されているときは、アンダーフィル材を流しこんだときにアンダーフィル材がスルーホールを通って裏面側に流れ出してしまうという課題があった。
この点、前述の特許文献1記載の製造方法のように、スルーホールを塞ぎ材で塞ぐ工程を行うことにより、アンダーフィル材の裏面側への流れ出しを防止することは可能である。
しかしながら、特許文献1記載の製造方法では、半導体パッケージを実装する実装面の裏面(反対)側の面に塞ぎ材を接着しなければならないため、製造工程が煩雑になるという課題がある。しかも、スルーホールの反対側が塞がれていても、実装面側は開口していて、スルーホール内も中空のままなので、スルーホール内へのアンダーフィル材の進入を排除することができないし、実装面側での濡れ広がりを防止することもできない。したがって、アンダーフィル材がプリント配線板上を必要以上に広がってしまい、余計なアンダーフィル材を塗布しなければならない。
また、特許文献1には、半導体パッケージの実装面側を塞ぎ材で塞ぐことについても開示されている。しかし、この手法では、スルーホールを塞ぐのに半導体パッケージの実装とは別の材料を用いる必要があり、これによって、製造工程が煩雑になるし、接合部分における信頼性の低下を招くおそれがある。
さらに、スルーホールの場所を別の場所に移動させることによって、アンダーフィル材の流れ出しを回避するという考え方もあるが、配線の都合など、プリント配線板の電気的な特性を確保する上でその移動が困難なこともある。
そこで、本発明は上記課題を解決するためになされたもので、アンダーフィル材の裏面側への流れ出しを防止したプリント回路板を簡易に製造できるプリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器を提供することを目的とする。
上記課題を解決するため、本発明は、スルーホールと、半導体パッケージの一方の面に設けられた複数のバンプが実装されるための複数の電極パッドとを備えたプリント配線板を準備する準備工程と、準備工程により準備されたプリント配線板における複数の電極パッドおよびスルーホールのそれぞれの表面に接合材を塗布する塗布工程と、塗布工程により接合材が塗布されたプリント配線板の複数の電極パッド上に半導体パッケージの複数のバンプを対向させて実装する実装工程と、実装工程により半導体パッケージが実装されたプリント配線板を加熱して接合材によりバンプと電極パッドとを接合する接合工程と、半導体パッケージと、プリント配線板との間に充填材を流し込む流込工程とを有するプリント回路板の製造方法を特徴とする。
また、本発明は、複数のバンプを備えた半導体パッケージと、スルーホールと、半導体パッケージの一方の面に設けられた複数のバンプが実装されるための複数の電極パッドとを備えたプリント配線板とを有し、複数のバンプと複数の電極パッドとが接合材によって接合され、かつ半導体パッケージとプリント配線板との間に充填材が流し込まれることによって半導体パッケージがプリント配線板に実装され、スルーホールの開口部が接合材と同じ接合材によって閉鎖されているプリント回路板を提供する。
さらに本発明は、プリント回路板を備えた電子機器であって、プリント回路板は、複数のバンプを備えた半導体パッケージと、スルーホールと、半導体パッケージの一方の面に設けられた複数のバンプが実装されるための複数の電極パッドとを備えたプリント配線板とを有し、複数のバンプと複数の電極パッドとが接合材によって接合され、かつ半導体パッケージとプリント配線板との間に充填材が流し込まれることによって半導体パッケージがプリント配線板に実装され、スルーホールの開口部が接合材と同じ接合材によって閉鎖されている電子機器を提供する。
以上詳述したように、本発明によれば、アンダーフィル材の裏面側への流れ出しを防止したプリント回路板を簡易に製造できるプリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器が得られる。
以下、本発明の実施の形態について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
図1はパーソナルコンピュータ1の外観の構成を示す斜視図である。このパーソナルコンピュータ1は本発明の実施の形態に係る電子機器であって、後述するプリント回路板10を有している。本実施の形態では、プリント回路板を備えた電子機器として、図1に示すようなパーソナルコンピュータ1を例にとって説明する。
図1に示すパーソナルコンピュータ1は本体ハウジング2と、液晶表示パネルが組み込まれた表示ユニット3とを有する携帯可能なノート型のコンピュータである。
本体ハウジング2は表側にキーボード4が設けられ、内部にプリント回路板10が備えられている。
ここで、図2は後述するプリント配線板11の一部省略した平面図、図3はプリント配線板11上に後述するBGA20を実装するとともに、アンダーフィル材30を流し込むことで得られるプリント回路板10をIII-III線で切断した場合の断面図、図4は同じくIV-IV線で切断した場合の断面図である。
プリント回路板10は、図3に示すように、プリント配線板11と、半導体パッケージとしてのBGA20と、充填材としてのアンダーフィル材30とを有し、BGA20がプリント配線板11に実装され、かつBGA20とプリント配線板11との間に、アンダーフィル材30が流し込まれて構成されている。
プリント配線板11は図2に示すように、BGA20が実装される側の表面(実装面)11aに、BGA20が実装される実装領域12が確保されている。また、プリント配線板11は実装面11aにおける実装領域12に、後述するはんだバンプ25を実装するための電極パッドとしての複数の銅パッド13が形成されるとともに、スルーホール14が形成され、実装領域12の外側近傍に別のスルーホール15が形成されている。銅パッド13はBGA20の後述するはんだバンプ25に対応して形成されている。
スルーホール14、15はプリント配線板11の実装面11aと、その裏側の面(裏面)11bとを貫通している。スルーホール14、15は、はんだ17によって開口部が閉鎖され、かつ内部がはんだ17によって埋め尽くされている。
BGA20はICチップ21と、封止樹脂22と、コア材23と、ソルダーレジスト24と、はんだバンプ25と、ダイアタッチフィルム26とを有している。BGA20はコア材23の表側にダイアタッチフィルム26を介してICチップ21を搭載し、表側全体を封止樹脂22により封止した樹脂パッケージであって、裏面側にはんだバンプ25が複数設けられている。
さらにアンダーフィル材30はスルーホール15に配置されているはんだ17の後述するはんだ凸部17aによって外側方向への流れ出しが抑制され、スルーホール15よりも内側に配置されている。
以上の構成を有するプリント回路板10は、次のようにして製造されている。ここで、図5は、BGA20の図3と同様の断面図、図6はプリント配線板11の図3と同様の断面図である。
まず、前述した構成を備えたBGA20と、プリント配線板11とを準備する。ただし、プリント配線板11のスルーホール14,15ははんだ17が埋められることなく中空の状態である。
次に、プリント配線板11を対象にしたはんだ印刷工程を行い、実装面11aに形成されている銅パッド13とスルーホール14、15の表面に同じはんだを一度に塗布して、図6に示すように、銅パッド13とスルーホール14、15の表面にはんだペースト18を形成する。この場合、銅パッド13については、その表面の大きさに対応した量のはんだを塗布し、スルーホール14,15については、スルーホール14,15それぞれの開口部を閉鎖可能でかつ内部を埋め尽くせる量のはんだを塗布する。この場合、はんだペースト18の表面にはフラックス19が塗布されている。また、スルーホール14、15については、それぞれの開口部を塞ぐようにしてはんだを塗布する。
次に、はんだバンプ25と銅パッド13との位置を合わせて対向させ、はんだバンプ25をはんだペースト18を介して銅パッド13上に載置して実装する。
続いて、BGA20とともにプリント配線板11を図示しないリフロー炉の中に納めて加熱し、はんだリフローを行う。こうすると、はんだペースト18が溶けてはんだバンプ25と銅パッド13とがはんだで接合される。このとき、BGA20とともにプリント配線板11を加熱することによって、はんだバンプ25と銅パッド13との接合を硬化させてもよい。プリント配線板11を加熱する代わりに、BGA20とともにプリント配線板11に紫外線を照射して、はんだバンプ25と銅パッド13との接合を硬化させてもよい。
また、このはんだリフローを行うと、図7(b)、(c)に示すように、スルーホール14、15上に塗布したはんだペースト18も溶け、はんだペースト18はスルーホール14、15の内部に入り込む。ただし、スルーホール14,15には、スルーホール14,15それぞれの開口部を閉鎖可能でかつ内部を埋め尽くせる量のはんだを塗布しているので、塗布したはんだの一部がスルーホール14、15の外側に位置し、開口部を外側から閉鎖する格好になる。そうすると、図7(c)に示すように、はんだペースト18が溶解して形成されるはんだ凸部17aがスルーホール15上に形成される。また、はんだ凸部17aの表面にはフラックス19が残っている。
続いて、BGA20とプリント配線板11との間にアンダーフィル材30を流し込む。こうして、前述したプリント回路板10を製造することができる。
ここで、図9〜11を参照して、本発明に関連するプリント配線板101について説明する。図9に示すように、プリント配線板101は前述したプリント回路板10と同様のBGA20をプリント配線板91に実装し、BGA20とプリント配線板91との間にアンダーフィル材30を流し込んだものである。
しかしながら、図10に示すように、プリント配線板91は、はんだ印刷工程が行われる際に、スルーホール14,15を除く銅パッド13だけを対象にしたはんだ印刷が行われているため、銅パッド13にははんだペースト18が形成されているものの、スルーホール14,15にはんだペースト18が形成されていない。そのため、スルーホール14,15ははんだが入り込むことなく貫通したままである。
したがって、図11に示すように、BGA20を実装し、続いてアンダーフィル材30を流し込んだときに、丸印P1を付した箇所のようにアンダーフィル材30が実装面91a側からスルーホール14,15を通って裏面91b側に流れ出してしまう。しかも、丸印P2を付した箇所のように、実装面91a上をアンダーフィル材30がスルーホール15よりも外側に広がってしまい、スルーホール15よりも外側への濡れ広がりが発生してしまうといった課題がある。
これに対し、プリント回路板10では、製造段階で銅パッド13およびスルーホール14,15を対象にしたはんだ印刷を行うことにより、銅パッド13およびスルーホール14,15にはんだペースト18を形成している。そのため、スルーホール14,15がはんだ17(さらにはフラックス19)で埋め尽くされている。
そのため、プリント回路板10では、アンダーフィル材30を流し込んでも、アンダーフィル材30がスルーホール14,15を通って、裏面11b側に流れ出すようなことはない。したがって、プリント回路板10は余計なアンダーフィル材30を流し込むことなく製造することができるから、必要とされるアンダーフィル材30の量を抑えることができる。しかも、プリント回路板10の場合は、はんだ凸部17aが形成されているため、はんだ凸部17aによってアンダーフィル材30の移動が阻止され、スルーホール15よりも外側へのアンダーフィル材30の濡れ広がりが起き難くなっており、アンダーフィル材30がスルーホール15よりも内側に配置されるようになっている。そのため、必要とされるアンダーフィル材30の量をいっそう抑えることができるようになっている。
さらに、アンダーフィル材30の流れ出しを避けるためにスルーホール14,15の位置を移動させる必要もないので、スルーホール14,15は配線の都合など、電気的な特性を考慮して最適な位置に形成することができ、したがって、プリント回路板10は設計自由度が高くなっている。
その上、プリント回路板10は、プリント配線板11の実装面11a側における銅パッド13へのはんだ印刷工程の際に、銅パッド13とともにスルーホール14、15の表面に対し、同じはんだを用いて同じタイミングに、はんだペースト18を形成している。
このように、プリント回路板10の製造方法では、はんだの印刷箇所を少し変更するだけでスルーホール14、15を閉鎖するようにしているから、特許文献1(特開2004−79621号公報)記載の製造方法のように、裏面側を塞ぎ材で塞ぐ場合と異なり、製造工程が煩雑になることはなく、プリント回路板10を簡易に製造することができる。
また、実装面11a側に銅パッド13と同じはんだを用いてスルーホール14、15を閉鎖しているから、接合部分における信頼性の低下を招くこともない。
(変形例)
以上の実施の形態では、スルーホール14、15の実装面11a側にはんだペースト18を形成しているが、図8(a),(b)に示すように、はんだペースト18をスルーホール14、15の裏面11b側に形成してもよい。この場合、はんだ印刷を行う際に、スルーホール14、15には、開口部を閉鎖可能でかつ内部を埋め尽くせる量のはんだを塗布する。すると、はんだリフローを行い、プリント配線板11を加熱したときに、はんだペースト18が溶けてスルーホール14、15の内部に入り込み、図8(b)に示すように、裏面11b側からスルーホール14、15内がはんだ17で埋め尽くされてスルーホール14、15が閉鎖され、それぞれの開口部が塞がれる。塗布するはんだの量によっては、図8(c)に示すように、実装面11a側にはんだの濡れ広がり18aが少し残ることもあるが、この場合も、スルーホール14、15内がはんだ17で埋め尽くされてスルーホール14、15が閉鎖される。
そのため、実装面11a側にBGA20を実装した後、アンダーフィル材30の流し込みを行っても、アンダーフィル材30がスルーホール14、15を通って裏面11b側に流れ出すようなことはない。したがって、このようにして製造しても、余計なアンダーフィル材30の流し込みが不要になる。この製造方法では、裏面11b側にはんだ印刷を行う必要があるが、銅パッド13に塗布するはんだと同じはんだを用いることができるので、製造工程が煩雑になることはない。この場合、スルーホール14、15の裏面11b側に塗布するはんだの量を増やして実装面11a側にはんだが突出するようにしてもよい。こうすると、突出したはんだにより、アンダーフィル材30の実装面11a側における濡れ広がりを防止することができる。
さらに、以上の実施の形態では、実装面11a、裏面11bのいずれか一方にBGA20を実装しているが、BGA20は実装面11a、裏面11bの双方に実装してもよい。この場合、例えば、実装面11aについては、銅パッド13と、スルーホール14、15の双方にはんだを塗布する工程(拡張塗布工程)を行い、裏面11bについては、銅パッド13だけにはんだを塗布する工程(実装用塗布工程)を行えばよい。このようにしても、スルーホール14、15をはんだで閉鎖できるので、アンダーフィル材30の裏面への流れ出しを防止することができる。
以上の説明は、本発明の実施の形態についての説明であって、この発明の装置及び方法を限定するものではなく、様々な変形例を容易に実施することができる。又、各実施形態における構成要素、機能、特徴あるいは方法ステップを適宜組み合わせて構成される装置又は方法も本発明に含まれるものである。
パーソナルコンピュータの外観の構成を示す斜視図ある。 プリント配線板の一部省略した平面図である。 プリント配線板上に後述するBGAを実装するとともに、アンダーフィル材を流し込むことで得られるプリント回路板の図2におけるIII-III線断面図ある。 同じくIV-IV線断面図である。 BGAの図3と同様の断面図である。 プリント配線板の図3と同様の断面図である。 スルーホールとはんだペーストを示す図で、(a)ははんだペースト形成前、(b)ははんだペースト形成後、(c)ははんだリフロー後を示す断面図である。 変形例にかかるスルーホールとはんだペーストを示す図で、(a)ははんだペースト形成後、(b)ははんだリフロー後を示す断面図、(c)は同じく別の断面図である。 本発明に関連するプリント回路板におけるBGAの図3と同様の断面図である。 同じく、プリント配線板の図3と同様の断面図である。 同じく、プリント回路板の図4と同様の断面図である。
符号の説明
1…パーソナルコンピュータ、10…プリント回路板、11…プリント配線、12…実装領域、13…銅パッド、14、15…スルーホール、17…はんだ、18…はんだペースト、20…BGA、21…ICチップ、25…はんだバンプ、30…アンダーフィル材。

Claims (12)

  1. スルーホールと、半導体パッケージの一方の面に設けられた複数のバンプが実装されるための複数の電極パッドとを備えたプリント配線板を準備する準備工程と、
    前記準備工程により準備された前記プリント配線板における前記複数の電極パッドおよび前記スルーホールのそれぞれの表面に接合材を塗布する塗布工程と、
    前記塗布工程により前記接合材が塗布された前記プリント配線板の前記複数の電極パッド上に前記半導体パッケージの前記複数のバンプを対向させて実装する実装工程と、
    前記実装工程により前記半導体パッケージが実装された前記プリント配線板を加熱して前記接合材により前記バンプと前記電極パッドとを接合する接合工程と、
    前記半導体パッケージと、前記プリント配線板との間に充填材を流し込む流込工程とを有することを特徴とするプリント回路板の製造方法。
  2. 前記塗布工程における前記スルーホールの表面への前記接合材の塗布は、前記スルーホールの開口部を塞ぐようにして行うことを特徴とする請求項1記載のプリント回路板の製造方法。
  3. 前記プリント配線板を加熱するときに、前記塗布工程において塗布された前記スルーホールの表面への前記接合材が、前記スルーホール内に流れ込み前記接合材が塗布された側とは反対側の前記スルーホールの開口部を塞ぐことを特徴とする請求項1記載のプリント回路板の製造方法。
  4. 前記塗布工程において、前記スルーホールのうち、前記プリント配線板の前記半導体パッケージが実装される実装領域に配置されているスルーホールおよび該実装領域の外側近傍に配置されているスルーホールに前記接合材を塗布することを特徴とする請求項1記載のプリント回路板の製造方法。
  5. 前記接合材は、はんだであることを特徴とする請求項1記載のプリント回路板の製造方法。
  6. 前記流込工程により前記充填材が流し込まれた前記プリント配線板について、前記バンプと前記電極パッドとの接合を硬化させる硬化工程を更に有することを特徴とする請求項1記載のプリント回路板の製造方法。
  7. 前記硬化工程は、前記プリント配線板に紫外線を照射することにより行われることを特徴とする請求項6記載のプリント回路板の製造方法。
  8. 前記流込工程により前記充填材が流し込まれた前記プリント配線板を加熱することによって、前記バンプと前記電極パッドとの接合を硬化させる硬化工程を更に有することを特徴とする請求項1記載のプリント回路板の製造方法。
  9. 複数のバンプを備えた半導体パッケージと、
    スルーホールと、前記半導体パッケージの一方の面に設けられた複数のバンプが実装されるための複数の電極パッドとを備えたプリント配線板とを有し、
    前記複数のバンプと前記複数の電極パッドとが接合材によって接合され、かつ前記半導体パッケージと前記プリント配線板との間に充填材が流し込まれることによって前記半導体パッケージが前記プリント配線板に実装され、
    前記スルーホールの開口部が前記接合材と同じ接合材によって閉鎖されていることを特徴とするプリント回路板。
  10. 前記スルーホールは、前記半導体パッケージが実装される実装領域の外側近傍に配置され、
    前記充填材が前記スルーホールよりも内側に配置されていることを特徴とする請求項9記載のプリント回路板。
  11. 前記接合材がはんだであることを特徴とする請求項9記載のプリント回路板。
  12. プリント回路板を備えた電子機器であって
    前記プリント回路板は、複数のバンプを備えた半導体パッケージと、
    スルーホールと、前記半導体パッケージの一方の面に設けられた複数のバンプが実装されるための複数の電極パッドとを備えたプリント配線板とを有し、
    前記複数のバンプと前記複数の電極パッドとが接合材によって接合され、かつ前記半導体パッケージと前記プリント配線板との間に充填材が流し込まれることによって前記半導体パッケージが前記プリント配線板に実装され、
    前記スルーホールの開口部が前記接合材と同じ接合材によって閉鎖されていることを特徴とする電子機器。
JP2008050288A 2008-02-29 2008-02-29 プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 Abandoned JP2009212104A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008050288A JP2009212104A (ja) 2008-02-29 2008-02-29 プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
US12/393,642 US8101870B2 (en) 2008-02-29 2009-02-26 Method for manufacturing printed circuit board, printed circuit board, and electronic apparatus
CN200910007930A CN101534611A (zh) 2008-02-29 2009-02-27 制造印刷电路板的方法,印刷电路板和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008050288A JP2009212104A (ja) 2008-02-29 2008-02-29 プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010061339A Division JP5066208B2 (ja) 2010-03-17 2010-03-17 プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器

Publications (1)

Publication Number Publication Date
JP2009212104A true JP2009212104A (ja) 2009-09-17

Family

ID=41012301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008050288A Abandoned JP2009212104A (ja) 2008-02-29 2008-02-29 プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器

Country Status (3)

Country Link
US (1) US8101870B2 (ja)
JP (1) JP2009212104A (ja)
CN (1) CN101534611A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017130342A1 (de) 2017-12-18 2019-06-19 Melexis Bulgaria Ltd. Verstärkte elektronische Vorrichtung für einen Elektromotor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275330A (en) 1993-04-12 1994-01-04 International Business Machines Corp. Solder ball connect pad-on-via assembly process
JP3420435B2 (ja) * 1996-07-09 2003-06-23 松下電器産業株式会社 基板の製造方法、半導体装置及び半導体装置の製造方法
JP4507396B2 (ja) 2000-12-01 2010-07-21 日亜化学工業株式会社 Ledユニットの製造方法
JP4417596B2 (ja) * 2001-09-19 2010-02-17 富士通株式会社 電子部品の実装方法
JP3601714B2 (ja) 2002-01-11 2004-12-15 富士通株式会社 半導体装置及び配線基板
JP2003273479A (ja) 2002-03-18 2003-09-26 Alps Electric Co Ltd 発熱電気部品の放熱構造
JP2004079621A (ja) 2002-08-12 2004-03-11 Denso Corp 電子部品実装体の製造方法
US6927346B2 (en) * 2002-12-20 2005-08-09 Intel Corporation Surface mount technology to via-in-pad interconnections
JP2007129058A (ja) 2005-11-04 2007-05-24 Pc Print Kk 電子部品搭載基板およびその製造方法
JP2007329407A (ja) 2006-06-09 2007-12-20 Fujifilm Corp 回路基板及びその製造方法
WO2008069178A1 (ja) * 2006-12-04 2008-06-12 Panasonic Corporation 封止材料及びその封止材料を用いる実装方法
JP2009135150A (ja) * 2007-11-28 2009-06-18 Toshiba Corp プリント回路板、プリント回路板の製造方法および電子機器

Also Published As

Publication number Publication date
US20090218121A1 (en) 2009-09-03
CN101534611A (zh) 2009-09-16
US8101870B2 (en) 2012-01-24

Similar Documents

Publication Publication Date Title
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
JP4880006B2 (ja) 流れ防止用ダムを備えたプリント基板の製造方法
JP2008300538A (ja) プリント回路板、プリント回路板の製造方法および電子機器
JP5604876B2 (ja) 電子装置及びその製造方法
KR20120033973A (ko) 전자 장치의 제조 방법 및 전자 장치
JP2008171879A (ja) プリント基板およびパッケージ実装構造
JP4560113B2 (ja) プリント回路板及びプリント回路板を備えた電子機器
JP5066208B2 (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
JP2011254050A (ja) プリント基板の製造方法
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
JP2009212104A (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2014022516A (ja) 半導体装置実装構造体および半導体装置実装構造体の製造方法
JP4345835B2 (ja) 半導体装置及びその製造方法
JP2005019937A (ja) 高密度チップスケールパッケージ
JP5212392B2 (ja) 半導体装置
JP2005302971A (ja) 半導体チップ実装体の製造方法、半導体チップ実装体
JP2005175020A (ja) 配線基板、電子回路素子およびその製造方法、並びに表示装置
JP2009188297A (ja) 電子部品の実装方法とプリント配線基板
JP2008243879A (ja) 電子装置およびその製造方法
JP7512027B2 (ja) 電子モジュールの製造方法、電子モジュール、及び電子機器
JP2010219346A (ja) プリント回路板及びプリント回路板を備えた電子機器
JP2004063890A (ja) 半導体装置の製造方法
JP4443473B2 (ja) 表示装置の製造方法
JP2004288771A (ja) 電子部品

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100216

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20100318