[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009279750A - マルチ機能テープ - Google Patents

マルチ機能テープ Download PDF

Info

Publication number
JP2009279750A
JP2009279750A JP2009074755A JP2009074755A JP2009279750A JP 2009279750 A JP2009279750 A JP 2009279750A JP 2009074755 A JP2009074755 A JP 2009074755A JP 2009074755 A JP2009074755 A JP 2009074755A JP 2009279750 A JP2009279750 A JP 2009279750A
Authority
JP
Japan
Prior art keywords
elongated
substrate
structures
devices
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009074755A
Other languages
English (en)
Inventor
Thomas Heinz-Helmut Altebaeumer
ハインツ‐ヘルムート アルテボイマ トーマス
Stephen Day
デイ ステファン
Jonathan Heffernan
ヘファナン ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2009279750A publication Critical patent/JP2009279750A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36—Unipolar devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H01L21/2018—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/123—Nanowire, nanosheet or nanotube semiconductor bodies comprising junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/812—Single quantum well structures
    • H10D62/813—Quantum wire structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Silicon Compounds (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】物理的に異なる低次元構造体から構成される装置を受取基板上に製造する方法を提供する。
【解決手段】複数の細長い構造体(７)の各々の物質組成がその長さ方向に沿って変化することにより、細長い構造体内において物理的に異なる第１および第２の部分が形成されるように、第１の基板(３)上に、細長い構造体(５)を形成する工程を含む。物理的に異なる第１および第２の装置(１，２)が細長い構造体中において形成される。物理的に異なる第１および第２の部分は、それらが製造された後に、細長い構造体の中において形成されてもよい。細長い構造体は被覆され、第２の基板(７)に移動されてもよい。物理的に異なる第１および第２の装置(１，２)を共通の基板上に設けることが必要とされる回路基板の形成方法を改善することができる。特に、移動工程は１回だけしか必要とされない。
【選択図】図２

Description

本発明は、２つの物理的に異なる部分が形成される細長い構造体を含む構造体であり、後に物理的に異なる装置の形成を可能にする構造体、およびそのような構造体の形成に関する。本発明は特に、低次元構造体を含む装置であって、それらの装置を直接形成してモノリシック集積化を成し遂げられない受取基板に対して物理的に異なった機能を果たす装置の形成に関する。
モノリシック集積化は、技術的に不可能であったり、コストパフォーマンスが悪かったりするために、実現できない場合がある。モノリシック集積化が、費用対効果の高いオプションとはならない例としては、ＭＥＭＳ(Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ)センサー上へのＣＭＯＳ(Ｃｏｍｐｌｅｍｅｎｔａｒｙ−Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ)インターフェイスのモノリシック集積化が挙げられる。これは多くの場合、コストのかかるＣＭＯＳプロセスを必要とし、ＣＭＯＳプロセスは基板の全領域をカバーしない。
モノリシック集積化は、技術的に実行不可能である場合がある。これは、装置が組み込まれることになる基板が、工程の条件(高温の工程など)に耐えられなかったり、(例えば、構造的に適合しないため)必要とされる物質を異質な基板上に十分な質でもって堆積させることができなかったり、または(例えば、すでに形成された装置をメタライゼーションした後に行う高温工程、汚染の問題などにより)工程が受取基板上にすでに形成されている装置と適合しなかったりするためである。ガラス基板の低い熱量と併せて、構造的な不適合が単結晶半導体の非晶質ガラス基板への形成を阻害し、異なる機能性を持った高性能の半導体装置を一体化させることが有利である例としてディスプレイ技術が挙げられる。そのような装置の例としては、(例えば、ＣＭＯＳ回路を形成するための)ｎｐｎトランジスタやｐｎｐトランジスタ、(例えば、触覚インターフェイスのための)圧力センサー、(例えば、周囲照明状態にディスプレイを適合させるための)光センサ、そして忘れてはならないのが、フレキシブルであってもよいガラス基板やプラスチック基板などの透明基板上の(例えば、自発光装置のための)赤、緑、青の発光素子(ＬＥＤ)が挙げられる。
これらの装置は、細長い低次元構造体を含む場合があり、それらは好適な基板上に形成される。ただし、その後は異なる基板上に移動させることができる。細長い低次元構造体を含む装置の例としては、ｎｐｎトランジスタ、ｐｎｐトランジスタ、センサー、コンデンサ、赤緑青のＬＥＤが挙げられる。受取基板の大部分を形成するのは、ガラス、ポリマー、金属、半導体などである。
低次元構造体からなる、または低次元構造体を含む物理的に異なる構造体が形成基板に形成され目標基板に移動される場合、移動／再配向後、目標基板上のあらかじめ定義されている特徴に関しておよび互いの基板に関して、目標基板上のこれらの装置における配置をある程度コントロールできることが望ましい。
ここでいう「低次元構造体」とは、少なくとも２次元よりはるかに小さい、少なくとも１次元を有している構造体のことである。
ここでいう「細長い構造体」とは、３次元よりはるかに小さい、少なくとも２次元を有している構造体のことである。「細長い構造体」の定義は「低次元構造体」の定義に含まれ、例えばナノワイヤが、低次元構造体であり、かつ細長い構造体である構造体の一例である。
細長い構造体ではない低次元構造体は知られており、例えば「プレートレット」は、ほぼ同じ大きさの２次元とこれらの次元よりもはるかに小さい第３の（厚さ）次元を有しており、「低次元構造体」を成す。ただし、「細長い構造体」ではない。
疑いを避けるため、本明細書等で使われている「物理的に異なる」とは、装置の性能を決定する細長い低次元構造体の部分が、以下の点の少なくとも１つにおいて異なるということである。
１．物質組成―例えば、ドーピング濃度、ドーピングタイプ(ｐドープ、ｎドープ領域)、バンドギャップの異なる半導体物質。
２．物質組成の特徴―例えば、構造に沿ったドーピングの特徴、および／またはヘテロ接合の存在。
３．断面形状―例えば、低次元の細長い構造体に沿って、異なる部分によって側面が異なる。
４．細長い低次元構造体の密度―例えば、細長い低次元構造体はいくつかの細長い低次元構造体に枝分かれする場合がある。または、細長い低次元構造体のうちいくつかが他よりも短い場合がある。
５．細長い低次元構造体の配向―例えば、細長い低次元構造体は、その長さ(ねじれ)方向に沿って、明確に定義された位置において、配向を変化させる場合がある。
６．細長い低次元構造体の断面の面積―例えば、細長い低次元構造体の断面の面積が異なる。
加えて、物理的に異なる部分は、その長さにおいても異なる場合がある。
構造的特徴を第１の基板から第２の基板に移動させる方法は知られているが、現在のところ、下記の条件をすべて満たす、高密度の細長い/低次元構造体を受取基板に適用するための好適な技術は存在しない。
１．細長い特徴は、最長の寸法となる方向に沿った物質組成において異なっており互いに区別可能である少なくとも２つの異なる部分/領域から構成される。
２．細長い特徴は、ただ１回の移動工程によって目標基板に移動される。
３．目標基板上に定義された装置内における細長い/低次元構造体の空間的配置および間隔は実質的にコントロールすることができる。
４．細長い低次元構造体は、物質組成の任意の対称分布または非対称分布がすべての構造体にとって同じようにその最大寸法に沿って進行するように、目標基板上に配向される。
５．細長い/低次元構造体の少なくとも１つのエッジが、１つまたはそれ以上の共通の面に沿って一直線に並んでいる。
６．ほぼ同様に寸法割合が変化する断面を有する細長い低次元構造体を同数含む物理的に異なる装置が、細長い低次元構造体の製造に関わる歩留まりや再現性とは別に、近接して得られる。
そのような細長いまたは低次元構造体を使って、現存するナノテクノロジーを改善する、あるいは新たなナノテクノロジーを開発するには、上記ファクターを１つ以上(好ましくは全部)コントロールすることが必要になる。
米国特許第７０６７３２８号には、ナノワイヤをドナー基板(例えば、それらが形成されている基板)から受取基板に移動させる方法が開示されている。これは、受取基板に粘着層を形成し、それをドナー基板と付着させることで達成される。受け取り基板上のナノワイヤは、ドナー基板と受取基板を接触している状態で互いに動かすことにより、ある程度の配列、順序付けが達成される。
米国特許第６８７２６４５号には、細長いナノ構造体を第１の基板から摘み取り、溶液の中に移し、第２の基板とエラストマー型との間に形成された流体路に上記溶液を流すことによって、上記細長いナノ構造体の位置合わせや配向を行う方法が開示されている。ナノ構造体は、流れの向きに応じて、好ましい配向で、溶液から第２の基板に付着する。
米国特許第７０９１１２０号に開示されている方法では、第１の基板に付着しており、縦軸が第１の基板に垂直なナノワイヤの集合体上に液状の物質が塗布される。上記物質は固められマトリックスにされ、ナノワイヤに接着し、ナノワイヤを第１の基板から分離して第２の基板に移動させる間の支持体として機能する。さらに、マトリックス物質に埋め込まれているナノワイヤの複合物がうまく第２の基板に移動できると、マトリックス物質は取り除くことができ、ナノワイヤだけを残すことができる。
米国特許第７０９１１２０号には、さらにこの方法に加えて、マトリックスに埋め込まれたナノワイヤの複合物がリソグラフィーによってブロックにパターン化される方法が開示されている。上記ブロックは、埋め込まれたナノワイヤが縦軸を第２の基板の面に平行にして配向されるように、第２の基板に貼り付けられる。
米国特許第７０９１１２０号の方法における１つの実施形態においては、規則正しくあるいはランダムに配置されたナノワイヤにマトリックス物質を単一方向に塗布することで、複合物質は形成される。マトリックス物質を一定方向に流すことによって、複合物質内においてナノワイヤを第１の基板の面に平行に配向させる。
米国特許第７０９１１２０号には、次のような多くのデメリットがある。
・マトリックスを液体として堆積させると、ドナー基板上の細長いナノ構造の配列／配向が乱れる可能性がある。よって、各ブロックに含まれる細長い構造体の、ブロックの外形寸法に対する、配置および/または配向をコントロールするのは難しい。
・複合ブロックの絶対的な寸法やアスペクト比は、ブロックをパターニングするのに使われるリソグラフィーやエッチング法の解像度、位置決め精度、異方性により、限定される(概して、低いアスペクト比のブロックしか得られない)。その結果、各ブロックに含まれる細長い構造体の数、または各ブロックに含まれる細長い構造体の、ブロックの外形寸法に対する、配置をコントロールするのが難しくなる。
・この方法では、ナノ構造体を、第１の基板に対する垂直な配向から、第２の基板に対する平行な配向に再配向させることは容易ではない。
米国特許出願第２００４/００７９２７８号には、互いに離れて並んでいるナノワイヤと上記の物質の隙間を埋めるマトリックスを含む複合物質の形成方法が開示されている。この方法は、異なる基板間を移動させることが難しいモノリシック・フォトニック・バンドギャップ複合構造を作製するためのものである。
米国特許第７０６８８９８号には、ポリマーマトリックスの中に、ランダムな、そして「よりランダムでない」配向で分散しているナノ構造体を含む複合構造が開示されている。この方法は、異方性の発光パターンを利用して、確実に光の方向を望むように変換させる集光器や導波管に応用される。
Small,Vol.1,No.1,p.142(2005)には、１つの均一ｐドープナノワイヤに３つの同一のｎドープナノワイヤをクロスさせて、３つのｐｎ接合（junctions）を形成することによって３つのＬＥＤを製造する方法が記されている。各ｐｎ接合は、同じ波長で光を発する。この刊行物は、３つの同一のｎドープナノワイヤを、３つの異なる好適な物質(ＧａＮ，ＣｄＳ，ＣｄＳｅ)からなるナノワイヤと取り替えることによって、異なる波長で光を発する３つのｐｎ接合を組み立てることを提案している。クロスしているナノワイヤを組み立てるという同じアプローチが、１つのＬＥＤと１つのＦＥＴとの集積化を成し遂げるために使われている。機能性の違いは、異なる動作条件(電圧)を用いることによってのみ達成される。Science, Vol.294, p.1313 (2001)は、論理ゲートを実現するために、Small,Vol.1,No.1,p.142(2005)と同じ組立アプローチを使っている。
両方の場合において、記載されている技術では、クロスバー構造を形成するには２つの組立工程が必要とされる。たとえｐドープボトムナノワイヤをパターン化されたｐドープＳｉと取り替えることによって同様のアプローチを思い描いたとしても、記載された移動、組立技術(ｆｌｕｉｄ ａｓｓｅｍｂｌｙ ｍｅｔｈｏｄ)では、１回だけの移動工程を用いて、明確に定義されたスポットに異なる物質組成を有する装置を得ることはできない。さらに、非対称なドーピングの特徴、同一な配向をもったナノワイヤを組み立てることはできない。それゆえ、装置の各グループの装置性能は、何回か移動させないと、互いに独立して最適化することができない。また、トランジスタの場合のように、動作条件(電圧)が非対称である場合に望まれることが多い非対称なドーピングの特徴を持ったナノワイヤを組み立てるのに上記方法は適していない。
Proceedings of the IEEE, Vol. 93, No. 7, p.1357 (2005)には、均一にドープされたナノワイヤを１つだけ使って論理ゲートを実現することが記載されている。Small, Vol. 1, No. 1, p. 142 (2005)に記載されている方法と同様に、異なる装置(例えば、レジスタとトランジスタ)を必要とする論理演算が、異なる動作条件(電圧)をナノワイヤの異なる部分に加えることによって達成される。このアプローチは、異なる非対称のドーピングの特徴による装置の最適化ということに関しては、前述の刊行物に記載されているものと同じ欠点を持っている。
同時係属のＵＫ特許出願第０６２０１３４．７号(ＵＫ特許出願公報第ＧＢ２４４２７６８Ａ)には、低次元構造体を異なる基板に移動させるのに適するように、被覆された低次元構造体を作製する方法が記載されている。移動の間、細長い構造体の数、それらの配列、間隔、配向は保持される。さらに、これらの構造体はその後、サブトラクティブ法(例えば、ドライエッチング)やアディティブ法(例えば、金属堆積)と組み合わせて、従来のリソグラフィー法を用いて、装置に加工することができる。各装置内の細長い構造体の数は、よくコントロールされる。移動後に各グループをより小さな部分へと分割し、各グループから複数の同一の装置を生成することも可能である(例えば、いくつかのｎｐｎトランジスタ)。
ＵＳ２００５／０１８０１９４には、ｐ型ドーピング領域とｎ型ドーピング領域を交互に含む「ナノチューブセル」が開示されている。このセルは、２つのＰＮＰＮダイオードスイッチがチューブセルの中に形成されるように、構造体の中に組み込まれる。ＵＳ２００５／０１８０１９４には、どのように構造体が製造されるのかについては詳しく記載されていない。構造体は対称なＩＶカーブを示しており、これは２つのダイオードスイッチは、互いに同一であることを示唆している。
ＵＳ２００７／０１０２７４７は、カーボンナノチューブＦＥＴ(ＣＮＴＦＥＴ)構造に関するものであり、ｎ型ＦＥＴとｐ型ＦＥＴを内蔵する構造を提案している。しかしながら、２つのＦＥＴは物理的に同一であり、２つの構造体に異なるゲート電圧を加えることによってｎ型ＦＥＴとｐ型ＦＥＴは得られる。
ＵＳ２００３／００８９８９９には、１つの装置を生成するのに、ナノスケールワイヤにおいて異なるドーピングタイプの領域を形成することが記載されている。
本発明は、物理的に異なる低次元構造体から構成される装置を、下記の条件をできるだけ多く、好ましくはすべて満たすように、受取基板上に製造する方法を改善するという課題を解決するものである。
１．細長い低次元構造体は、１回のみの移動工程で目標基板に移動される。
２．グループ(形成基板上において定義されている)内における細長い低次元構造体の空間配置や間隔は、移動の間、実質的にコントロールすることができる。
３．移動された細長い構造体は、互いに物理的に異なる少なくとも２つの異なる部分から構成される。
４．各グループ内の移動された細長い低次元構造体は、物質組成の任意の対称分布または非対称分布がグループ内のすべての構造体にとって同じようにその最大寸法にそって進行するように、配向される。
５．加えて、細長い低次元構造体の少なくとも１つのエッジが、１つまたはそれ以上の共通の面に沿って一直線にすることができる。
６．ほぼ同様に寸法割合が変化する断面を有する細長い低次元構造体を同数含む物理的に異なる装置が、細長い低次元構造体の製造に関わる歩留まりや再現性とは別に、近接して得られる。
「ほぼ同様に寸法割合が変化する」とは、１つの断面を描写する一次元パラメータが、別の断面を描写する一次元パラメータにほぼ比例して変化する、ということである。よって、すべての細長い低次元構造体に関して、１つの断面の半径がもう１つの断面の半径(両方、同じ細長い低次元構造体に属している)に比例して寸法割合が変化する場合、２つの円形の断面は互いにほぼ「同様に」寸法割合が変化する。言い換えれば、各細長い低次元構造体内で測った２つの半径の比における細長い低次元構造体毎のばらつきは、半径の絶対値のばらつきよりはるかに小さい。同様に、１つの断面が円形で、同じ細長い低次元構造体内で測った別の断面が六角形である場合、各細長い低次元構造体内で半径によって分割された六角形のエッジの長さにおける構造毎のばらつきは、半径およびエッジの長さにおける絶対値のばらつきよりもはるかに小さい。細長い構造体が先細りする(例えば、円錐台形状をしている)場合、各低次元細長い構造体の長さ方向に沿った測定は、同等の位置においてなされるのが重要である。
「細長い低次元構造体」とは、アディティブ法(例えば、化学蒸着、分子線エピタキシー、化学合成など)またはサブトラクティブ法(例えば、反応性イオンエッチングなど)、あるいはこれらの組み合わせによって得られるナノワイヤおよびナノチューブを含む(ただしこれに限定されない)ものである。
本発明の第１の側面によれば、複数の細長い構造体の各々の物質組成、物質組成の特徴、断面形状、断面の面積、配向のうち少なくとも１つがその長さ方向に沿って変化することにより、少なくとも、物理的に異なる第１の部分および第２の部分が上記細長い構造体の中に形成されるように、第１の基板上に、上記細長い構造体を形成する工程、並びに１つ以上の細長い構造体の第１の部分を備える第１の装置、および１つ以上の細長い構造体の第２の部分を備える第２の装置を少なくとも形成する工程、を含むことを特徴とする方法を提供する。これにより２つの物理的に異なる装置が形成される。
物理的に異なる装置を製造する前に、細長い構造体を被覆して第２の基板に移動させてもよい。
２つの部分を互いに「物理的に異なる」ようにするには、装置の性能を決定する領域／部分を、次のポイントの少なくとも１つにおいて装置間で異なるようにしなければならない：物質組成、物質組成の特徴、断面形状、細長い低次元構造体の結晶方位、１つの物理的に異なる部分内の配向(ねじれ)の変化(例えば、ねじれは所望の装置性能を得るために重要である)、細長い低次元構造体の断面の面積。２つの装置を互いに「物理的に異なる」ようにするには、装置の性能を決定する領域／部分を、次のポイントの少なくとも１つにおいて装置間で異なるようにしなければならない：物質組成、物質組成の特徴、断面形状、細長い低次元構造体の密度、細長い低次元構造体の配向、細長い低次元構造体の断面の面積。(これらのポイントは、上記により詳しく述べられている。) 言い換えれば、物理的な相違は、構造および／または物質組成の相違によってのみ生成されるものであり、例えば、異なる静電気環境(例えば、異なる装置の動作モード)を実行することによっては達成されない。例を挙げるならば、ｎｐｎトランジスタはｐｎｐトランジスタと「物理的に異なる装置」である。これは、ｎｐｎトランジスタの、装置性能を決定する領域／部分の物質組成および物質組成の特徴(特にドーピングタイプ、ドーピング濃度に関する)が、ｐｎｐトランジスタの、装置性能を決定する領域／部分の物質組成(特にドーピングタイプ)と異なるからである。さらに別の例として、大体の構造は同じであるが、異なる物質組成の活性領域を有しており、互いに異なる波長で光を発する２つの発光装置は、「物理的に異なる」装置である。さらに、細長い構造体の断面において変化(形状、サイズ、またはその両方)があれば、物理的に異なる装置になる。これは、他のすべてのパラメータが変化しなくても、これらのうちのどれかが変化すれば、装置の特徴が異なるからである。
なお、２つの「物理的に異なる」部分は、その全長にわたって物理的に異なる必要はない。例えば、ｎ＋ｎ−ｎ＋トランジスタを第１の装置、ｐ＋ｎ−ｐ＋トランジスタを第２の装置として製造するのが望ましい場合、ｎ＋ｎ−ｎ＋トランジスタのｎ−領域を形成する細長い構造体の部分は、原則として、ｐ＋ｎ−ｐ＋トランジスタのｎ−領域を形成する細長い構造体の部分と同一であってもよい。ただし、ｎ＋ｎ−ｎ＋トランジスタを形成する細長い構造体の全体的な部分は、ｐ＋ｎ−ｐ＋トランジスタを形成する細長い構造体の全体的な部分と物理的に異なる(ソースおよびドレイン領域に必要な異なるドーピングタイプによる。異なるドーピングタイプにより、２つのトランジスタを形成する細長い構造体の２つの全体的な部分の物質組成の特徴も異なる。)。
また上記から明らかなことに、第１(第２)の部分は、その物質組成、物質組成の特徴、断面形状、断面の面積、配向が、第１(第２)の部分の長さ方向に沿って均一である必要はない。ただし、それらがすべて第１(第２)の部分の長さ方向に沿って均一であってもよい。概して、これらの特性のうち１つあるいは１つ以上が第１(第２)の部分の長さ方向に沿って異なり、第１(第２)の部分は２つ以上のサブセクションを含み、１つ以上の特性がサブセクション間で異なっている。この場合、第１の部分の少なくとも１つのサブセクションが、第２の部分の対応するサブセクションと、述べられた特性の１つにおいて異なれば、第１の部分と第２の部分は物理的に異なるとみなすことができる。
本発明の第２の側面によれば、互いに独立して立つ複数の細長い構造体を第１の基板上に形成する工程、上記細長い構造体の中において、少なくとも物理的に異なる第１および第２の部分を、上記細長い構造体の物質組成、物質組成の特徴、断面形状、断面の面積、配向のうち少なくとも１つが、第１の部分と第２の部分との間で異なるように形成する工程、並びに１つ以上の細長い構造体の第１の部分を備える第１の装置、および１つ以上の細長い構造体の第２の部分を備える第２の装置を少なくとも形成する工程、を含むことを特徴とする方法を提供する。
「独立して立つ」とは、細長い構造体が、横から見た場合、その一端または両端のみ(逆Ｕ字型)において、第１の基板に接続していることを意味している。独立して立つ細長い構造体は、例えば、その一端のみにおいて基板に接続し、基板からほぼ離れるように伸びる細長い構造体を含む。
第２の側面の方法では、細長い構造体を形成した後に、第１および第２の物理的に異なる部分が細長い構造体において形成されるのに対して、第１の側面の方法では、細長い構造体を第１の基板に成長させている間に、第１および第２の物理的に異なる部分が細長い構造体において形成される。この点を除けば、第２の側面の方法は、第１の側面の方法とほぼ同様である。
第２の側面の方法は、上記細長い構造体と上記第１の基板との間の結合を断ち切る工程をさらに含んでいてもよい。これは、第１および第２の物理的に異なる部分が細長い構造体において形成される前に行っても後に行ってもよい。
第１および第２の物理的に異なる部分は、細長い構造体が第２の基板に移動させられた後に、細長い構造体において形成されてもよい(互いに関する位置を保持するために移動の前に構造体は被覆されることが好ましい)。
あるいは、第１および第２の物理的に異なる部分は、細長い構造体を製造した後、細長い構造体がまだ第１の基板上にある間に、細長い構造体において形成されてもよい。細長い構造体は、その後必要であれば、第２の基板に移動される(互いに関する位置を保持するために移動の前に構造体は被覆されることが好ましい)。これは、例えば、マスキング物質を細長い構造体上に堆積させ、マスキング物質をパターン化し、細長い構造体の選択した部分を露出させ、細長い構造体の露出した部分を、それらが細長い構造体の露出していない部分と物理的に異なるように、変更を加えることによって行ってもよい。
第１および第２の装置は、細長い構造体の長さ方向に沿って異なるポイントで形成され、第１の装置の性能を決定する少なくとも１つの領域が、細長い構造体の長さ方向に沿って、第２の装置の性能を決定する少なくとも１つの領域と異なるポイントに生じる。これにより、第１の装置の性能は、第２の装置の性能を最適化することとはほぼ独立して、最適化することができる。(ただし、第１および第２の装置は重なっていてもよい。すなわち、細長い構造体のある部分は第１および第２の装置の両方に共通していてもよい。)
第１または第２の側面の方法は、上記細長い構造体を被覆する工程を含んでいてもよい。
第１または第２の側面の方法は、上記細長い構造体を、それらの最長の寸法となる方向（dimension）が上記第１の基板の表面に平行になるように回転させる工程を含んでいてもよい。
上記細長い構造体を回転させた後、上記細長い構造体は互いに同一平面上にあってもよい。
第１または第２の側面の方法は、上記細長い構造体を第２の基板に移動させる工程を含んでいてもよい。
第２の側面においては、移動は、第１および第２の部分の形成前に行ってもよいし、形成後に行ってもよい。
上記細長い構造体はグループとして形成され、上記細長い構造体を被覆する工程は細長い構造体のグループを被覆する工程を含み、上記第１および第２の装置を形成する工程は細長い構造体のグループの中において上記第１および第２の装置を形成する工程を含んでいてもよい。
第１の側面においては、上記細長い構造体は上記第１の基板上に独立して立つように形成されてもよい。
第１または第２の側面においては、上記細長い構造体は上記第１の基板に対して略垂直になるように形成されてもよい。
本発明により、細長い構造体の配向を、移動中に変えることができ、第２の基板に対する細長い構造体の配向(移動後)と、第１の基板に対する細長い構造体の配向(移動前)とを異なるようにすることができる。
第１または第２の側面においては、上記細長い構造体は上記第２の基板に対して略平行になるように上記第２の基板に移動されてもよい。
第１または第２の側面においては、上記第１および第２の装置は、上記第１の装置の活性領域が上記第１の部分を含み、上記第２の装置の活性領域が上記第２の部分を含むように形成されてもよい。ただし本発明はこれに限定されず、第１および第２の部分は、第１および第２の装置におけるほかの部分(例えば、コンタクト（contact）)を構成してもよい。一例として、形成される２つの装置が、ｎ＋/ｎ/ｎ＋空乏形（depletion mode）トランジスタとｐ＋/ｎ/ｐ＋インバージョンモードトランジスタである場合、たとえこれらの装置が同一の活性装置領域を持っていても、コンタクト領域における物質組成が異なるために、これらは物理的に異なる装置となる。この場合、第１の部分は、空乏形トランジスタのｎ＋コンタクトを含み、第２の装置はインバージョンモードトランジスタのｐ＋コンタクトを含んでいてもよい。
概して、第１の装置は第１の部分に加えて１つまたは１つ以上の部分を含み、第２の装置は第２の部分に加えて１つまたは１つ以上の部分を含んでいてもよい。
第１または第２の側面においては、上記第１および第２の装置を形成する工程は、上記細長い構造体に少なくとも１つのコンタクトを形成する工程を含んでいてもよい。
第１または第２の側面においては、上記細長い構造体のうち少なくとも１つの第３の部分が、上記第１の装置にコンタクトを形成するために用いられ、上記第１および第２の装置を形成する工程は上記第３の部分に少なくとも１つのコンタクトを形成する工程を含んでいてもよい。
第１または第２の側面においては、上記細長い構造体のうち少なくとも１つの第４の部分が、上記第２の装置にコンタクトを形成するために用いられ、上記第１および第２の装置を形成する工程は上記第４の部分に少なくとも１つのコンタクトを形成する工程を含んでいてもよい。
第１または第２の側面においては、上記第１および第２の装置を形成する工程は、上記第１の装置と第２の装置との間で細長い構造体を切断する工程を含んでいてもよい。
第１または第２の側面においては、上記第１および第２の装置を形成する工程は、上記カプセル材を部分的に取り除き、上記低次元構造体の１つまたは１つ以上の部分を露出させる工程を含んでいてもよい。
上記カプセル材を部分的に取り除く工程によって、上記少なくとも１つの細長い構造体の上記第３の部分が露出されてもよい。
第１または第２の側面においては、上記方法は、上記細長い構造体の露出された部分の上に導電性物質を堆積させる工程を含んでいてもよい。
第１または第２の側面においては、少なくとも第１および第２の装置を形成する工程は、少なくとも第１および第２の装置のグループを形成する工程を含み、上記第１のグループ中の装置は互いに物理的に異なっておらず、上記第２のグループ中の装置は互いに物理的に異なっておらず、上記第１のグループ中の装置と上記第２のグループ中の装置とは物理的に異なっていてもよい。
第１または第２の側面においては、上記細長い構造体を被覆する工程は、上記細長い構造体を透明な物質の中に被覆する工程を含んでいてもよい。
第１または第２の側面においては、上記細長い構造体を被覆する工程は、上記細長い構造体を導電性物質の中に被覆する工程を含んでいてもよい。
第１または第２の側面においては、上記細長い構造体を被覆する工程は、上記細長い構造体を電気絶縁性物質の中に被覆する工程を含んでいてもよい。
本発明の第３の側面によれば、第１の側面または第２の側面の方法によって製造される回路構造を提供する。
本発明の第４の側面によれば、それぞれ細長い低次元構造体を含む第１および第２の装置を共通の基板上に形成または配置し、上記第１の装置は上記第２の装置と近接しており、上記第１の装置の細長い構造体における物質組成、物質組成の特徴、断面形状、断面の面積、配向のうち少なくとも１つが、上記第２の装置の細長い構造体における物質組成、物質組成の特徴、断面形状、断面の面積、配向と異なっており、それによって上記第１の装置と第２の装置とが物理的に異なっており、上記第１の装置の細長い構造体における物質組成、物質組成の特徴、断面形状、断面の面積、配向は、上記第１の装置におけるすべての細長い構造体にとって名目上は（nominally）同じであり、かつ上記第２の装置の細長い構造体における物質組成、物質組成の特徴、断面形状、断面の面積、配向は、上記第２の装置におけるすべての細長い構造体にとって名目上は同じであることを特徴とする回路構造を提供する。
第１の装置の細長い低次元構造体が、第２の装置の低次元構造体と同じ配向を有している場合、それらは互いにほぼ「一列に並んで」もいる。言い換えれば、第１の装置内の細長い低次元構造体が第２の装置の方に伸びていけば、それらは第２の装置の細長い低次元構造体と重なることになる。また、１つの装置内における１つの細長い構造体が他よりも大きな断面を有している場合、これは他の装置の対応する細長い低次元構造体にも当てはまる。これにより、意図しない構造的なばらつきが両方の装置に同様な程度で存在するので、１つの装置の性能を別の装置の性能と一致させることができる。
第１の装置の細長い低次元構造体の物質組成などが、第１の装置におけるすべての細長い低次元構造体にとって名目上同じであると記載することによって意味しているのは、第１の装置の細長い低次元構造体間での物質組成などのばらつきが、第１の装置の細長い構造体の平均の物質組成(所望の物質組成)などと比べて小さいということである。ドーピング濃度に関する限り、物質組成および／または物質組成の特徴は平均値から一桁だけ異なるのが好ましく、平均値または所望の数値からの差が２倍だけであることがより好ましく、平均値の±２０％以内であることがさらに好ましい。他のすべての特性は、名目値／所望の数値の２５％以内であることが好ましく、名目値／所望の数値の１０％以内であることが特に好ましい。
ドーピング濃度に関しては範囲が広くなっている理由は３点ある。
１．ドーピング濃度は概してコントロールするのが難しい。
２．装置の性能はドーピング濃度のわずかなばらつきには比較的「鈍い」(例えば、平面構造において、ショットキ（Schottky）・コンタクト／空乏（depeletion）モード装置の空乏幅は１／ｓｑｒｔ(濃度)で変化する)。
３．小型の装置においては、統計的な理由によりばらつきが大きくなる可能性がより高くなる(例えば、１０１６ｃｍ−３のドーピング濃度では、直径が５０ｎｍのナノワイヤにおける５０ｎｍの部分の中に平均１つのドーピング原子が存在することになる)。
本発明は、装置を２つだけ含む構造体に限定されず、本発明の構造体は３つ以上の装置を含んでいてもよい。
上記第１の装置の細長い構造体と上記第２の装置の細長い構造体とはつながっていてもよい。
上記第１の装置の細長い構造体と上記第２の装置の細長い構造体とはつながっておらず、それによって上記第１の装置と第２の装置とは物理的に分離されていてもよい。
上記第１の装置の少なくとも１つの細長い構造体の最長の寸法となる方向が、上記第２の装置の少なくとも１つの細長い構造体の最長の寸法となる方向とほぼ共通の軸上にあってもよい。第１の装置の少なくとも１つの細長い構造体における最長の寸法となる方向の延長が、第２の装置の細長い構造体の周内にあることが好ましい(逆もまた同様)。
上記第１の装置の少なくとも１つの細長い構造体の最長の寸法となる方向が、上記第２の装置の少なくとも１つの細長い構造体の最長の寸法となる方向とほぼ共通の軸上にあり、これらの細長い構造体の断面形状および断面形状の配向がほぼ同じであってもよい。
上記第１の装置と第２の装置とはそれぞれ少なくとも２つの細長い構造体を含み、上記第１の装置内における一組の細長い構造体間の間隔は、上記第２の装置内における対応する一組の細長い構造体間の間隔とほぼ等しくてもよい。
上記第１の装置は、使用時に、第１の波長帯の光を発し、上記第２の装置は、使用時に、上記第１の波長帯とは異なる第２の波長帯の光を発してもよい。
上記第１の装置は、使用時に、伝導率が正孔（hole）輸送によって決定されるｐチャンネルトランジスタであり、上記第２の装置は、使用時に、伝導率が電子輸送によって決定されるｎチャンネルトランジスタであってもよい。
上記細長い構造体は互いに同一平面上にあってもよい。
第１の装置のグループと第２の装置のグループを含み、上記第１のグループにおける細長い低次元構造体の物質組成および物質組成の特徴は、上記第１のグループにおけるすべての細長い低次元構造体にとって名目上同じであり、上記第２のグループにおける細長い低次元構造体の物質組成および物質組成の特徴は、上記第２のグループにおけるすべての細長い低次元構造体にとって名目上同じであってもよい。
本発明においては、形成基板上に形成された低次元構造体は、その物質組成、物質組成の特徴、断面形状、断面の面積、および／または配向が、最大次元に沿って異なり、最大の次元に沿って特定の位置にコンタクトを形成することができるならば、２つ以上の物理的に異なる装置が得られる。
「コンタクト」とは、電気コンタクト、光学コンタクト、熱コンタクト、機械コンタクト、およびこれらの組み合わせを含むものである。
「物質組成」、「物質組成の特徴」はドープ半導体およびヘテロ接合を含むものである(ただしこれに限定されない)。
本発明の実施形態においては、被覆された低次元構造体は受取基板に移動され、下記の手法のうち少なくとも１つを使ってその最大次元に沿ってコンタクトをどこにでも形成できるようになるか、または引き続き形成できる。
１．アディティブ(例えば、堆積、移動など)
・堆積法は、直接または間接熱蒸着、スパッタ堆積、化学蒸着、スピンコート、原子層堆積、インクジェットプリントを含む。ただしこれに限定されない。
・移動法は、スタンプベース（stamp-based）の移動のようなドライトランスファー法、装置接合、および、所望の構造体の移動が溶液の中から起こるウェットトランスファー法を含む。
２．サブトラクティブ(例えば、エッチング、スパッタリング、溶解など)
・エッチングはウェットケミカルエッチングおよびドライエッチング(例えば、反応性イオンエッチング、イオンミリングなど)を含む。ドライエッチング法はスパッタリング法と組み合わせてもよい。
３．セレクティブ(例えば、セルフアセンブリー、化学的機能化、局所加熱、粒子への局所露出、機械的応力への局所露出)
・局所加熱は、エネルギー源への局所的な露出(例えば、収束させたレーザービーム、マスクを使った選択的露出など)あるいは、細長い低次元構造体または細長い低次元構造体内の部分のエネルギー吸収特性により起こりうる。
・化学的機能化は、物質組成によって分けられている細長い低次元構造体の特定の表面特性を利用する。
粒子の局所露出は、フォトリソグラフィーや電子ビームリソグラフィーのようなリソグラフィー法、および収束イオンビームやＸ線への局所露出を含む。機械的応力への局所露出はインプリント法を含む。
コンタクトの形成は、高いアスペクト比の構造体を、最短の次元(図１(ｃ)および図２(ａ)に示す「ｗ」)が受取基板に垂直になるように回転させることによって達成され、それゆえリソグラフィー法を適用することによって横構造が簡単になる。
各細長い低次元構造体に沿って明確に定義された位置においてコンタクトを形成することは、高いアスペクト比の構造体の配列、配向が、回転および異なる基板への移動の間も保たれていれば(それ故、それらの位置は依然知られている)、引き続き可能である。
高いアスペクト比の構造体は、細長い低次元構造体、およびＵＫ特許出願第０６２０１３４．７号に記載されている複合構造体を含む。
本発明の別の実施形態においては、被覆された低次元構造体は加工され、コンタクトが最大の次元に沿った場所に形成される。それらは異なる物理的機能を果たす装置を得るのに特に適合している。これらの場所の位置は下記の点によって決定される。
１．細長い低次元構造体に沿ったこれらの場所の物質組成
２．コンタクトの形成に特に適した場所の間の物質組成
３．細長い低次元構造体に沿ったこれらの場所における物質組成の物理的延長
４．コンタクトの形成に特に適した場所の間における物質組成の物理的延長
コンタクトの形成に特に適した場所の間の物質組成は、所望の装置性能を得るのに適した対称または非対称の組成の特徴を有していてもよい。
本発明のさらに別の実施形態においては、被覆された低次元構造体は加工され、複数の細長い低次元構造体を得るために分離される。分離される位置は下記の点によって決定される。
１．選択的サブトラクティブ（selective subtractive）法を適用した場合に、これらの細長い低次元構造体を分離するのに特に適している場所の間の物質組成
２．所望の装置性能を実現するために重要な細長い低次元構造体の部分の位置(例えば、コンタクト、活性装置領域など)
細長い低次元構造体の分離は、セレクティブ法と組み合わせて好適なサブトラクティブ法を用いることによって達成されてもよい。
本発明の従来技術に対する利点は次のとおりである。
１．受取基板上の明確に定義された位置に明確に定義された「ｎ」個の物理的に異なる装置(ｎ＞１)を得るのに移動工程は１回だけしか必要とされない。その結果、異なる移動ステップ間での調整の必要がない。さらに、物理的に異なる装置の最終的な間隔は、形成基板上に細長い低次元構造体を製造するのに用いられる方法の精度によってのみ決定される。これらの方法はアディティブ法であるので、たいていの場合、従来のリソグラフィー法や装置移動法によって達成しうるものより精度よく、これらの細長い低次元構造体に沿って物理的に異なる部分を形成することができる。結果として、２つの異なる装置を互いに近接して製造することができ、装置密度を高めることができる。ただし、構造体が受取基板に移動される前においては、物理的に異なる部分を得るため他の方法を利用してもよい。
２．従来技術に記載されている方法を使って、「ｎ」個の移動可能な物理的に異なる装置のグループを製造するには、「ｎ」回の製造が必要になる。これは、前述のポイント１が必要とされるならば、「ｎ」個の基板上で行われるのがもっとも可能性が高い。本発明によれば、細長い低次元構造体の製造をたった１回で１つの基板上でなしうることができる。それ故、これらの細長い低次元構造体またはこれらの低次元構造体を１つ以上含む移動可能な構造体を製造するための多くの工程がたった１回の工程で行われる。これには次のような利点がある。
・これらの構造体を製造するのに必要とされる資源が少なくてすみ、プロセスをより安価に、またはより速く(またはその両方)することができる。
・各工程は特定の歩留まりとの関連があり、工程を減らすことにより歩留まりを改善することができる。
３．多くの場合、細長い低次元構造体の製造は特定の歩留まり、再現性との関連がある。これにより細長い低次元構造体の数およびそれらの断面に変化がもたらされる可能性がある。このようなことがよく起こる１つの例は、触媒成長によって形成されるナノワイヤであり、成長基板と触媒との間の界面特性のわずかな違いが、核生成量（nucleation yield）やナノワイヤの断面に影響を及ぼすと考えられる触媒特性や触媒の濡れ性に影響を与えうる。しかしながら、応用分野によっては、同数のナノワイヤを含み、ほぼ同様な断面を有する物理的に異なる装置が近接していることが重要となる。ＣＭＯＳ論理ゲートが、ナノワイヤの数、各ナノワイヤの円周がチャンネル幅を決定する例である。ここで、同じＣＭＯＳ論理ゲートに属するｐｎｐ装置のチャンネル幅とｎｐｎ装置のチャンネル幅の比は、よくコントロールされた範囲内にあることが必要となる。もう１つの例は、混色のための発光装置であり、得られる色は絶対的な明るさより重要である。例えば、各画素が、それぞれ赤、緑、青のスペクトラムで光を発する３つのＬＥＤから構成され、画素表示が実現される場合、再現可能な明るさを得ることより再現可能な色を得ることの方が重要である。各ＬＥＤにおける断面の面積が出力を決定するので、各画素内の赤、緑、青のＬＥＤの断面の比は、画素毎に一定である必要がある。他の応用としては、偏光依存性光検出器や偏光光源の分野が挙げられる。本発明に記載されている方法によって得られる構造体はこれらの要件を実現する(装置毎のワイヤの数が同じ、同様な断面、装置が近接している)。
本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって充分判るであろう。また、本発明の利益は、添付図面を参照した次の説明で明白になるであろう。
以下、本発明の好ましい実施形態を、図面を参照して説明する。
(ａ)〜(ｃ)は、低次元構造体のグループを基板３に形成する様子を示す図である。 (ａ)〜(ｄ)は、図１(ｃ)の構造体を、別の基板に移動させた後、さらに加工して物理的に異なる装置を形成する様子を示す図である。 (ａ)・(ｂ)は、本発明によって得られる構造体のさらに別の例を示す図である。 本発明によって得られる構造体のさらに別の例を示す図である。 (ａ)・(ｂ)は、本発明によって得られるさらに別の構造体を示す図である。 (ａ)、(ｂ)および(ｃ)は、異なる断面形状および面積を有する２つのセグメントを含む低次元構造体のグループを基板上に形成する様子を示す図である。 (ａ)、(ｂ)および(ｃ)は、異なる断面の面積を有する２つのセグメントを含む低次元構造体のグループを基板上に形成する様子を示す図である。 (ａ)・(ｂ)は、断面の領域を形成することにより、断面形状が異なってしまう場合があることを示す図である。 (ａ)〜(ｄ)は、本発明の別の実施形態による方法の工程を示す図である。 (ａ)・(ｂ)は、本発明の別の実施形態による方法の工程を示す図である。 (ａ)・(ｂ)は、本発明の別の実施形態による方法の工程を示す図である。 本発明の装置の平面図である。
以下、本発明について、細長い構造体がナノワイヤである例を参照して説明する。ただし、本発明はナノワイヤに限定されず、他の細長い構造体にも適用できる。
図１(ａ)〜(ｃ)および図２(ａ)〜(ｄ)は、本発明の１つの実施形態の方法における主な工程を示す図である。
まず、複数の細長い低次元構造体が基板３上に形成される。低次元構造体は、基板３にアディティブ法によって形成してもよいし、リソグラフィーやエッチングなどのサブトラクティブ法によって形成してもよい。本実施形態においては、低次元構造体はナノワイヤであるが、本発明はこれに限定されない。本実施形態においては、細長い低次元構造体は基板３に、独立して立つように形成される。例えば、細長い低次元構造体はその先端においてのみ基板３に接続されており、基板からほぼ離れるように伸びる。
本発明に好適に使用される１つの形成方法は、触媒成長法である。このような成長法においては、まず、形成基板３の表面における、細長い低次元構造体５を形成したい部分すべてに好適な触媒４を形成する(図１(ａ))。触媒４は例えば金属触媒である。触媒４は、例えばサブミクロンリソグラフィー/インプリンティング法とリフトオフ法の組み合わせ、または金属コロイド物質の堆積により、堆積される。
次に、図１(ｂ)に示されるように、基板３の表面の、触媒４が堆積された部分に細長い低次元構造体が形成される。細長い低次元構造体５は触媒４がない箇所には形成されない。
形成基板上に形成された低次元構造体は、略単一方向に配向していることが好ましい。図１(ｂ)においては、細長い低次元構造体５はその縦軸が基板３に対して略垂直に配向されている。
細長い低次元構造物は、適したものであればどのような方法によって形成してもよく、例えば、気体−液体−固体のエピタキシャル（epitaxial vapour-liquid-solid）や触媒を用いない（catalyst-free）化学蒸着、分子線エピタキシー法によって形成してもよいし、多孔質犠牲テンプレート（porous sacrificial template）への物質の堆積によって形成してもよい。これらは「アディティブ」形成法の例であり、物質を「加える」ことによって、触媒４が堆積された箇所に低次元構造体を形成するものである。あるいは、サブミクロンリソグラフィーやエッチングのようなサブトラクティブ形成法を使ってもよい。例えば、シリコンのナノワイヤは、シリコンの形成基板の(111)表面にＡｕの触媒を使って形成されてもよい。ナノワイヤの材質は、半導体、ケイ素化合物、金属酸化物、窒化物や、上記の物質の組み合わせのような好適な物質であれば特に限定されない。細長い低次元構造体は、単結晶低次元構造体に形成してもよい。
これまで述べてきた成長法は、おおよそ、ＵＫ特許出願第０６２０１３４．７に述べられている通りである。
本実施の形態においては、細長い低次元構造体５に沿った物質組成は、細長い構造体の長さ方向に沿って変化するように、細長い構造体の成長の間に変化する。互いに異なる物質組成、および／または物質組成の特徴を持った少なくとも２つの部分Ｉ、ＩＩ(すなわち、少なくとも２つの物理的に異なる部分)が低次元構造体に存在する、というような具合で細長い低次元構造体物質の組成は変化する。これにより、図１に示すような１つのテープ状の複合構造から少なくとも２つの物理的に異なる装置を得ることができる。図１および図２に示される例においては、２つの物理的に異なる装置１、２を、１つのテープ状構造から作製することができる。しかしながら本発明は物理的に異なる装置の数は２つに限定されず、装置の数は２つより多くてもよい。
図１に示される例においては、複数のサブセクション１ａ，１ａ，２ａ，２ａが細長い低次元構造体に沿って画定されており、それらの物理的性質がコンタクトの形成に特に適合するようになっている(図１においては、４つのサブセクションが画定されているが、本発明はこの数に限定されない)。簡単にするために、２つのコンタクト領域を１ａ、別の２つのコンタクト領域を２ａとしている。これらの領域１ａと２ａに電気コンタクトが形成される場合、これらの領域は、きわめて低い電気抵抗を持つことで、他の領域から区別できることが望ましい場合もある。半導体物質からなる細長い低次元構造体の場合、これらの部分を作製している間に、十分な量のドーピング原子を組み込むことによってこれは達成される。この例においては、コンタクト領域１ａは第１の活性装置領域１ｂ(最終的にある装置の活性領域を形成する領域)によって分離されており、コンタクト領域２ａは第２の活性装置領域２ｂ(最終的に別の装置の活性領域を形成する領域)によって分離されている。本実施形態においては、活性装置領域１ｂからなるサブセクションとコンタクト領域１ａからなるサブセクションは、互いに異なる物質組成によって主に構成されている。同様のことが、コンタクト領域２ａと活性装置領域２ｂにも当てはまる。しかし、より重要なことには、サブセクション１ａの物質組成は、サブセクション２ａの物質組成と異なり、かつ／または、サブセクション１ｂの物質組成は、サブセクション２ｂの物質組成と異なる。結果として、部分Ｉにおける物質組成の特徴は、部分ＩＩの物質組成の特徴と異なり、両部分は物理的に異なることになる。
ｎ＋ｎ−ｎ＋トランジスタを第１の装置として、ｐ＋ｎ−ｐ＋トランジスタを第２の装置として製造する上記の例においては、コンタクト領域１ａはコンタクト領域１ｂと異なるが、活性装置領域１ａは活性装置領域１ｂと異なる必要はない。他の例、例えば発光素子の製造においては、活性装置領域１ａは活性装置領域１ｂと異なる(異なる発光特性を与えるため)が、コンタクト領域１ａはコンタクト領域１ｂと異なる必要はない。さらに他の例においては、コンタクト領域１ａとコンタクト領域１ｂは異なり、活性装置領域１ａと活性装置領域１ｂも異なる場合もある。
細長い構造体の活性装置領域１ｂを含む部分Ｉは、前期細長い構造体の活性装置領域２ｂを含む部分ＩＩと異なる(物質組成、物質組成の特徴、構造などが異なる)。次に、部分Ｉは加工され、サブセクション１ａ・１ｂからなる装置を形成し、部分ＩＩは加工され、サブセクション２ａ・２ｂからなるもうひとつの装置を形成する。この例においては、部分Ｉ・ＩＩは、ドーピング濃度、ドーピングの特徴の点で異なるが、これは直径の変化と一致する場合もある。例えば、異なるガス組成、そして場合により成長に使われる温度が、ナノワイヤを成長させるために必要となる金属触媒の表面張力を変化させる。これにより液体触媒の形が変わるので、接触領域が変化し、最終的にはナノワイヤの直径が異なる場合がある。
次に、細長い低次元構造体５はマトリックス６の中に被覆される(図１(ｃ))。これは、カプセル材の層を１層以上、細長い低次元構造体と基板３の露出した表面全域に形成する共形付着法によって達成でき、マトリックス６は例えば、化学蒸着のような略等方性の堆積方法を使って形成される。マトリックス６が、隣り合う細長い低次元構造体の間隔を埋めるのに十分な厚さに形成されれば便利であるかもしれない。
略等方性の堆積方法により、確実に、すべての細長い低次元構造体をマトリックスの中心に配置させることができ、これは共通の基板に形成されたどのフィン（fin）型構造にも当てはまる。さらに、１つのフィン型構造に属する細長い低次元構造体がほぼ１つの共通の面内に位置するように(例えば、各構造体の最も長い軸がすべて同じ面内にあることになる)形成されれば、細長い構造体の正確な位置を把握することは、その後の処理工程において都合がよい。使用されるマトリックス物質が、細長い構造体が実質的に曲がってしまうようなことを回避できるぐらい十分な硬さを持っていれば、それも有益なことである。硬質の、あるいは半硬質のマトリックスを使い、フィン構造の中心に位置した細長い構造体を得ることにより、フィン構造に加わる力による、細長い構造体に加わる負荷を低減することができる。このような力は、その後の処理工程(例えば、フィン構造の他の基板への移動、接着など)において起こりうるし、あるいは、最終生産物(例えば、フレキシブルディスプレイなど)においても起こりうる。ＵＫ特許出願第０６２０１３４．７号には、これらの要件を満たす構造を得ることができる方法が開示されている。
さらに、本発明における対応する図に示されている構造を作製するために、同時係属のＵＫ特許出願第０６２０１３４．７号に開示されている方法を使うことにより、対象とする用途が個々のナノワイヤを扱う能力を必要とするものではなく、平行に作動するナノワイヤの連動（collective response）を利用するものである場合に、ナノワイヤが提供する便益を得ることができる。このようにして、ラップアラウンドゲート（wrap-around gates）による改善されたゲート（gating）や低次元構造を利用した新たな現象などの、一般的に想定されるメリットを利用することができる。
本実施形態におけるマトリックス６に使われる材料としては、特定の形成方法と適合するものに限られる。化学蒸着法が使用される場合、好適な材料としては、シリカや縮退的に（degeneratively）ドープされたポリシリコンなどがある。より高い誘電率で物質を堆積させるため、原子層堆積法を適用してもよい。望まれる最終構造によっては、マトリックス６は例えば透光性、導電性、電気絶縁性などを持っていてもよい。
ＵＫ特許出願第０６２０１３４．７号に述べられているように、細長い低次元構造体は１つまたはそれ以上のグループを形成するように被覆してもよい。図１(ｃ)には、１つのグループとして被覆され、「フィン型構造」を形成している細長い構造体が示されている。図１(ｃ)に示されるフィン型構造の作製方法についての詳細はＵＫ特許出願第０６２０１３４．７号に述べられており、その内容は参照によって本明細書等に組み込まれている。
次に、フィン型構造１(ｃ)を回転させる。この回転は、形成基板３上で行ってもよいし、異なる基板７への移動後に行って図２(ａ)に示す構成になるようにしてもよい。
図１(ｃ)に示すフィン型構造と基板３との接触面積は比較的小さいので、ＵＳ特許第７０９１１２０号の複合構造をその形成基板から取り外すのに比べたら、基板３からフィン型構造を取り外すのははるかに簡単である。また重要なことには、いくつかの十分に間隔をあけたフィン型構造を図１に示す方法によって１つの平面の基板表面上に作製し、回転せせることによって図２(ａ)に示す構成になるようにすれば、すべての細長い構造体は同一平面状にある。
本発明は、異なる基板に移動されるフィン型構造に限定されず、被覆されるまたは被覆されない個々の細長い構造体にも適用でき、移動されない構造体(例えば、基板３と基板７が同じ基板の場合など)にも適用することができる。
あるいは、ナノワイヤを基板７に形成してもよい。ただしこの場合、ナノワイヤは基板７に対して最初は平行に配向しないように形成され、その後基板７に対して略平行になるように再配向される。例えば、ナノワイヤは、同時係属のＵＫ特許出願第０８０５８４６．３号に開示されているようなフレキシブルジョイントで作製され、基板７に略平行になるようにナノワイヤの再配向を促すようにしてもよい。このＵＫ特許出願第０８０５８４６．３号の内容は参照によって本明細書等に組み込まれている。
ＵＫ特許出願第０８０５８４６．３号の方法は、フレキシブルエレメントが低次元構造体の本体部分に対して異なる弾性性質を有するように、低次元構造体、例えばナノワイヤ、の中にフレキシブルエレメントを形成する工程を含む。
原則として、ＵＫ特許出願第０８０５８４６．３号のフレキシブルエレメントは、低次元構造体の成長の間に形成されてもよい。例えば、フレキシブルエレメントは、１つあるいはそれ以上のナノワイヤに、断面の面積が小さくなった部分を設けることで実現される。ナノワイヤが金属触媒を使って成長される場合、ナノワイヤの成長の間使用される触媒金属の表面張力が、触媒とナノワイヤのすでに成長された部分との接触面積に影響を与える。この接触面積によりナノワイヤの直径が決定される。表面張力を変化させることで、例えば温度および／またはガス組成を変化させることで、ナノワイヤの直径に影響を及ぼし、ナノワイヤの他のポイントよりも直径が小さい部分を持つようにナノワイヤを成長させることができる。しかしながら、一般的に、細長い構造体の成長後にフレキシブルエレメントを形成するほうがより便利であろうことが予想される。
ＵＫ特許出願第０８０５８４６．３号のフレキシブルエレメントを設ける工程は、第２の部分に対して異なる弾性性質を持ち、低次元構造体における軸位置が上記第２の部分に対して異なる第１の部分を設ける工程を含んでいてもよい。フレキシブルエレメントを設ける工程は、第１の部分における断面二次モーメントの低減、またはより低い弾性係数の選択、またはその両方によって、他の部分に比べて、この部分の硬さを低下させるあるいはより低い硬さでもってこの部分を形成する工程を含んでいてもよい。
ＵＫ特許出願第０８０５８４６．３号のフレキシブルエレメントを形成する工程は、低次元構造体の第１の部分の断面の面積を、対応する低次元構造体の第２の部分における断面の面積よりも小さくし、それによって低次元構造体の上記第１の部分がフレキシブルエレメントを成す工程を含んでいてもよい。例えば、円筒形の低次元構造体の場合、フレキシブルエレメントを形成する工程は、第１の部分の直径を第２の部分の直径よりも小さくする工程を含んでいてもよい。低次元構造体のある部分の直径を小さくする方法は、フレキシブルエレメントを得る上で直接的な方法であり、フレキシブルエレメントの特性は、低次元構造体の直径を小さくした部分の長さや直径に関して適切な値を選択することで選ぶことができる。しかしながらこの方法は、第１の部分の直径を小さくするもの、すなわち第１の部分を２つの次元において小さくするものに限定されず、第１の部分の次元を１つだけ小さくする工程も含まれる。これは、指向性のエッチング（directional etch）(例えば、物理スパッタリング、エクスプロイティングエッチング（exploiting etches）、その速度が結晶方位に依存する酸化工程など)によって達成される。円筒形の低次元構造体に適用される場合、これにより第１の部分は略楕円形の断面を持つことになる。
あるいは、ＵＫ特許出願第０８０５８４６．３号の方法においては、低次元構造体は、低弾性率接着剤を使って基板に接着され、上記接着剤がフレキシブルエレメントの役割を果たすようにしてもよい。
より正式にいうと、ＵＫ特許出願第０８０５８４６．３号の方法においてフレキシブルエレメントを形成する上で必要となるのは、断面が、第２の部分の断面よりも、断面二次モーメントにおいて小さい、低次元構造体の第１の部分を形成する、あるいは設けることである。
ＵＫ特許出願第０８０５８４６．３号の方法が低次元構造体のグループに適用される場合、フレキシブルエレメントを形成するために各低次元構造体の一部分における断面の面積を低減させる必要はない場合がある。十分な数の構造体に、十分な柔軟性と強さを持った部分が設けられており、再配向工程の間、構造体のグループが全体として基板に接続している状態を保っていれば、他の低次元構造体が再配向の際に折れてしまおうが、他の低次元構造体を細くし過ぎてしまおうが問題ではない。
本実施形態においては、マトリックス６の重要な機能は、細長い低次元構造体５を互いに固定した位置に支持／固定し、フィン型構造中の細長い低次元構造体５の、そのフィン型構造中の他の低次元構造体に対する、位置、配向、配置が、フィン型構造を形成基板３から取り外して目標基板７に移動させる間も維持されるようにすることである。また、細長い低次元構造体５を同時に形成基板３から取り外し、目標基板７に移動させる際のハンドル（handle）を提供することである。
ここでいう「フィン型」構造とは、アスペクト比が高く、カプセルの寸法が最も短い部分(図１(ｃ)および図２(ａ)のｗ)が、構造が付着している面に平行に伸びている構造をいう。
細長い低次元構造体５は、目標基板７に対する配向と形成基板３に対する配向が異なるように目標基板７に移動させてもよい。例えば、図２(ａ)に示すように、フィン型構造は、細長い低次元構造体５の縦軸が目標基板７に対して略平行になるように、目標基板に移動させてもよい。これにより、フィン型構造は、目標基板上で「テープ型」構造となる。ここでいう「テープ型」構造とは、アスペクト比が高く、カプセルの寸法が最も短い部分ｗ(図２(ａ)参照)が、構造が付着している面に垂直に伸びている構造をいう。
細長い低次元構造体５に沿った物質組成の特定のばらつきに加えて、本発明は、テープ型構造がパターン化される方法、およびコンタクトが形成される方法において、ＵＫ特許出願第０６２０１３４．７号と異なる。
いったんフィン型構造の目標基板７への移動が完了すると、マトリックス６は随意、部分的あるいは完全に取り除かれ、部分的あるいは完全に露出した細長い低次元構造体５が残る。細長い低次元構造体５はその後、細長い低次元構造体５の最大の次元に沿って、少なくとも２つの物理的に異なる装置１・２に加工可能となる。
図２(ｂ)に示す例においては、マトリックス５は部分的に取り除かれ、コンタクト領域１ａとコンタクト領域２ａが露出される。残った部分のマトリックスは、細長い構造体のサブセクション、この例においては装置の活性領域を形成するサブセクション１ｂ・２ｂに対するコンタクト１ｃ・２ｃを形成する。露出されたコンタクト領域１ａ・２ａはその後、図２(ｃ)に示すような好適なコンタクト物質１ｄ・１ｅ・２ｄ・２ｅによって被覆される。電気コンタクトが望ましい場合は、金属あるいはケイ素化合物のグループのうち導電性の高い物質が望ましい。最後に、サブトラクティブ法を使って、細長い低次元構造体のうち一部あるいは全部がコンタクト１ｄとコンタクト２ｅの間から取り除かれ、装置１と装置２を物理的に分離してもよい(図２(ｄ)参照)。
このようにして、２つの物理的に異なる三端子装置（three-terminal devices）１・２を含む回路構造が基板７上に得られる。この例においては、各装置は同じ数の細長い構造体を含んでいる。上記装置は互いに近接しており、２つのナノワイヤに分離する前に１つのナノワイヤとして形成されたナノワイヤの各ペアは、互いに一直線に並んでおり(例えば、ペアのうちの１つのナノワイヤの最大の次元が、そのペアのもう１つのナノワイヤの最大の次元とほぼ同じ軸上にある)、円形断面の場合、以前に１つのナノワイヤに属していた両ナノワイヤの半径の比は、半径の絶対値に比べて、その違いは少ない。
本実施形態においては、物質組成、物質組成の特徴、断面形状、断面の配向、断面の大きさ、第１の装置の細長い低次元構造体の配向は、すべての第１の装置１における細長い低次元構造体に関して名目上同じである。同様に、物質組成、物質組成の特徴、断面形状、断面の配向、断面の大きさ、第２の装置の細長い低次元構造体の配向は、すべての第２の装置２における細長い低次元構造体に関して名目上同じである。ただし、物質組成、物質組成の特徴、断面形状、断面の配向、断面の大きさ、第１の装置１の細長い低次元構造体の配向のうち少なくとも１つは、物質組成、物質組成の特徴、断面形状、断面の配向、断面の大きさ、第２の装置２の細長い低次元構造体の配向と異なっており、第１の装置は第２の装置と物理的に異なっている。
「断面の配向」という言葉に関連して、ナノワイヤおよび他の細長い構造体は一般的に結晶基板上で成長され、基板の結晶方位が細長い構造体の断面形状および(断面が円形でないとすれば)構造体の最長の軸に関するその配向を決定する。構造体はすべて同じ基板上に形成されているので、例えば同時係属のＵＫ特許出願第０６２０１３４．７号のテープアプローチを使って、それらを「固定する」とすれば、異なる基板に移動した後でも、互いに対して同じ配向を持つはずである。さらに、断面の配向が、上記異なる基板に関して特徴付けられる。しかしながら、細長い構造体が溶液中に分散され、再配向されるならば、これは起こらない。なぜなら、細長い構造体は、最長の軸に沿って回転する間に、配向あるいは断面が異なる場合があるからである。(なお、例えば図８を参照して述べられているように、断面の形状はその後の処理によって変わり得る。)
図２(ａ)に示す細長い構造体を、基板３に成長させた時のままの断面の配向を保つように基板７に移動させたとすると、第１の装置中のすべての細長い構造体は、互いに同じ断面の配向を持つはずであり、第２の装置中におけるすべての細長い構造体は、互いに同じ断面の配向を持つはずである。ただし、例えば、構造体の部分Ｉにおける断面の配向(または断面)が部分ＩＩと異なるように細長い構造体を成長させる場合、第２の装置中の細長い構造体は、第１の装置中の細長い構造体と同じ断面の配向を持つ必要はない。
装置１および２の間隔は、装置を画定するのに使われる方法に依存する。例えば、ナノワイヤの部分を取り除くことにより、装置を互いに電気的に絶縁させる必要がない場合、間隔は成長ツールから得られるコントロールによって規定される。ＣＶＤやＭＢＥシステムでは、いくつかの、時には１つの、原子層内で１つの物質から次の物質に切り替えることができる。また、特定の部分が、特定のエッチングに対してより選択的であるために、他のものより速くエッチングできる場合、ナノワイヤの成長に使われる技術が最終的に間隔を規定する場合がある。
一方、部分を取り除くことによってナノワイヤを分割し、異なる電気的に絶縁された装置を画定する場合、好適な異なる犠牲物質（sacrificial material）を規定することなく、装置間の間隔は以下のものに依存する。
１．装置間の間隔を規定するのに用いられるリソグラフィーの解像度。
２．各テープの予想される位置のばらつき。テープが目標基板に移動される場合、これはテープの移動の質に依存する。例えば、ほとんどの接着剤は、それらを架橋させるために高温を必要とする。さらに、それらは高温においてもかなり対応し得る。結果として、形成基板と目標基板間で熱膨張係数が異なること、および接着剤の柔軟性／流動性により、テープは異なる位置になり得る。ナノワイヤを異なる部分に分割するために、(光)リソグラフィーが使われる場合、例えば間隔をより大きくすることによって、これらのばらつきは対処する必要がある。しかしながら、２つの移動物（transfers）を互いに直線状にする必要がある場合、この状態は悪化する。これは、上述したばらつきがより不均一になり(第２の移動物に比べて第１の移動物が異なる)、加えて、第２の移動物は第１の移動物に対して位置を揃える必要があるからである。
得られる２つの装置間の間隔は、リソグラフィーの解像度および移動物の均一性に依存するが、移動物の位置決め精度には依存しない(移動物の位置決め精度は、上述した理由により、おそらくリソグラフィーの精度や移動物の均一性よりも悪い)。それゆえ、本発明は、従来技術に比べて装置の間隔を確実に小さくすることができる。
この結果が望ましい例としては、Ｓｉ系ＣＭＯＳ回路のガラス基板上への実現である。基板７がガラスであれば、そして細長い低次元構造体５がシリコンからなり、高ｐドープコンタクト領域１ａ、高ｎドープコンタクト領域２ａ、ｎドープ活性装置領域１ｂ、ｐドープ活性装置領域２ｂを有している場合、ｎｐｎおよびｐｎｐトランジスタが得られる。コンタクト１ｃおよびコンタクト２ｃはゲートとなり、コンタクト１ｄおよびコンタクト２ｄはドレインとなり、コンタクト１ｅおよびコンタクト２ｅはソースとなる。
別の実施形態においては、１つまたは１つ以上の、センサーや発光装置のような二端子装置（two-terminal devices）と、１つまたは１つ以上の、トランジスタのような三端子装置を組み合わせるのが望ましい場合がある。この場合、図３(ａ)の例が対応する結果が示しており、１つの端子(この場合においては、図２(ｂ)におけるコンタクト１ｃ)が例えばマトリックス５の除去中に取り除かれている。これにより、１つの二端子装置１と１つの三端子装置２を含む構造が生み出される。得られた二端子装置は例えば、活性装置領域が周囲（environment）に露出したセンサーでありうる。もし発光ダイオードがトランジスタと一体化されるなら、透明マトリックス６を使うのが有利であるかもしれない。マトリックスを発光ダイオードの活性領域の周りに残すことによって、装置の性能や寿命にプラスの影響を与えうる。しかしながら、たいていの透明物質はコンダクタとしては質が悪いので、好適なトランジスタ(例えば、ＭＥＳ−ＦＥＴ)を形成するために、装置２上に残っているマトリックス(図２(ｂ)における２ｃ)を金属コンタクト２ｃと取り替える必要があるかもしれない。
また別の実施形態においては、２つまたは２つ以上の物理的に異なる二端子装置が、例えば、異なる波長で光を発している発光装置をガラス基板上で一体化するために、望まれる場合がある。この場合、図２(ｂ)におけるコンタクト１ｃ・２ｃは、それらが好適な透明かつ非導電物質から構成されていなければ、取り除かれることになる。二酸化ケイ素や窒化ケイ素がそのような物質の例として挙げられる。ディスプレイに応用する場合、赤、緑、青のスペクトラムにおいて３つ以上の異なる波長で光を発する３つ以上の装置を一体化させるのが特に魅力的であるかもしれない。図３(ｂ)には、２つの二端子装置を含む構造が示されている。
本発明の他の実施形態においては、物理的な分離が望まれない場合があるため、細長い低次元構造体５の部分は取り除かれない。図４には、図３(ａ)のコンタクト２ｅおよび１ｄが形成されず(図４)、１つの三端子装置２と１つの一端子装置１が生み出される(コンタクト１ｄは両装置に共通)例が示されている。装置２はトランジスタ切替装置であってもよく、それは発光装置またはセンサーであってもよい。
本発明のまた別の実施形態においては、記載されているコンセプトは装置のグループにまで拡大され、各グループは物理的に同じ装置を含み、異なるグループに属する装置は物理的に異なっている。ある例においては、同じグループに属する装置は、物理的に互いに近接していてもよい。この状態は図５に示されており、装置８ａおよび８ｂは物理的に同じであり、グループ８に属している。また装置９ａおよび９ｂは物理的に同じであり、グループ９に属している。明確にするために以下のことに留意しなければならない。本発明は、グループ内の装置の数が２つに限定されず、グループの数も２つに限定されず、各グループ内の数、グループの数ともに限定されない。さらに、装置の空間的配置も、細長い低次元構造体の最大の次元に沿って考えうるどのような順序であってもよい。装置のすべてあるいは一部は、細長い低次元構造体の一部を取り除くことによって、互いに物理的に分離してもよい。図５(ｂ)には、すべての装置が互いに物理的に分離されている状態が示されており、図５(ａ)には、装置内で細長い構造体がつながっている状態が示されている。
図中において、細長い低次元構造体は、その長さ方向に沿って断面が均一になっている。しかしながら、一般的に、装置１内に含まれる細長い低次元構造体の断面を描写する一次元幾何学的媒介変数は、装置２内に含まれる対応する細長い低次元構造体の断面を描写する対応する一次元幾何学的媒介変数と、因数（factor）「ｍ」で異なる。「ｍ」の値は、同じ受取基板上にある対応する装置のペアの間で大きく変化しない。
発明の方法においては、例えば絶縁層を装置の上に堆積する、および／または、コンタクトに導電リードを提供するなど、得られた回路構造はさらなる処理工程を経る場合がある。基板７は、最終の基板であってもよいし、あるいは中間基板であってもよく構造体を別の基板にさらに移動させてもよい。
前項においては、物理的に異なる装置を、異なる物質組成、物質組成の特徴によって実現することしか述べられていない。次は、物理的に異なる部分を実現するための他の手段に関して述べられる。
リソグラフィー、マトリックスの部分的除去、導電層の堆積を含むコンタクトの形成は、マトリックス６が可能な限り薄く、細長い低次元構造体が基板に平行な共通面にある場合に、最も容易になる。これにより、同時係属のＵＫ特許出願第０６２０１３４．７号に開示されている方法によって得られる構造体が、特に適合する構造体となる。
図６および図７には、異なる断面の面積および形状を有する、細長い低次元構造体に沿った部分がどのように実現されるのかが示されている。
１つの例(図６)においては、異方性エッチングを使って基板３にナノピラー１０を形成するために、触媒領域４をエッチマスクとして用いてもよい(図６(ａ)・(ｂ))。その後、基板は、触媒が液体になる成長温度にまで加熱される。その結果、最初は平らで円盤状をしていた触媒領域はそれぞれ液滴を形成し、円盤形状をしていたときよりもナノピラーとの接触面積が小さくなる(図には示されていない)。その後に成長されるナノワイヤ１１の直径はこの接触領域によって決定され、結果としてナノワイヤ１１は図６(ｃ)に示されるようにナノピラー１０よりも断面が小さくなる。逆に、触媒領域４が図６(ａ)に示すよりも高さが大きければ、触媒領域が液体になるまで熱せられた時、触媒領域と下にあるナノピラーとの接触面積は大きくなり、ナノピラー１０よりも断面の面積が大きなナノワイヤ１１を得ることができる。
図７は、低次元構造体の成長後、細長い低次元構造体に沿った、異なるセグメントに変更を加え、それによって物理的に異なるセグメントを生み出すための別の可能性に焦点を当てている。物理的に異なるセグメントは、マトリックス６を部分的に取り除くことによってこれらの部分を露出させ(図７(ａ)・(ｂ))、その後、部分５ａはそのままに、露出された部分５ｂに変更を加える(図７(ｃ))ことによって、生み出される。図７には、境界が明瞭なセグメントに変更を加えるための例として細線化（thinning）が示されており、細線化は、好適などのようなサブトラクティブ法によって行ってもよいし、シリコンの構造体のような場合には、熱酸化を行い、その後酸化物を除去することによって行ってもよい。しかしながら、ほかの変更方法は、物質組成の変更(例えば、移植（implantation）または拡散によって)を含んでいてもよい。低次元構造体は、最初は基板７に独立して立つように成長され、被覆され、基板７に平行に配向されるように回転させられてもよい。これは、独立して立っている低次元構造体と基板７との間の接続を断ち切ることを必要とするかもしれないし、あるいは、低次元構造体は同時係属のＵＫ特許出願第０８０５８４６．３号に開示されているフレキシブルジョイントを持って基板７に形成され、基板７に略平行になるように低次元構造体の再配向を促すようにしてもよい。あるいは、低次元構造体をまず形成基板に独立して立つように形成し、その後基板７に移動させてもよい。
なお、図７の方法では、細長い構造体が形成された後に、細長い構造体の中で物理的に異なる第１および第２の部分に分けられる。一方、図１または図６の方法においては、例えば、細長い構造体が第１の基板３上に成長されている間に、細長い構造体の中で物理的に異なる第１および第２の部分に分けられる。つまり、図７(ａ)に示す段階に到達するには、細長い構造体５はドナー基板上で成長され、マトリックス６中に被覆され、基板７に移動されることになる。
図７の方法では、細長い構造体が成長される際に、第１および第２の物理的に異なる部分に分けられている必要はない。
原理上、成長段階において第１および第２の物理的に異なる部分に分けられている細長い構造体に、図７の方法を適用して、細長い構造体の中でさらなる部分に分けることは可能である。
液体触媒を使ったナノワイヤのエピタキシャル成長に特有なものに留意することは重要である。ナノワイヤの側面が結晶面と一致するのがエネルギー的に起こりやすいということがわかる。例えば、(111)Ｓｉ表面からはずれて成長されたシリコンのナノワイヤは一般的に、３つの大きな側面と３つの小さな側面を持った６角形の断面を持っている。これらの側面は、基板の(112)配向に対応している(図８(ａ)の破線)。熱酸化は、結晶方位およびドーピング濃度に依存するだけでなく、すでに作製された酸化被膜内の応力にも依存し、それは、シリコン酸化の場合には、酸化シリコンの界面（interface）への酸素の拡散にも影響する。結果として、くぼんだ面は、出っ張った面よりも速く、かなり低い温度で(通常、９００Ｃより低い)酸化する。これの意味するところは、小さな側面での酸化は、大きな側面でよりも遅い速度で起こり、これにより断面形状は、６角形から三角形状に変化する(図８(ａ)における実線)。同じ理由で、三角形状の断面の側面は多くの場合、曲線を描いている(図８(ｂ)における実線)。
図９には、独立して立つ細長い低次元構造体として形成された細長い低次元構造体に沿った、異なるセグメントに変更を加える別の可能性が示されている。図７の方法と同様に、細長い低次元構造体は、構造体が形成された後に、変更を加えられる。図９の方法においては、変更されないセグメントをマスキングすることによって行われる。図９には、基板から離れるように、例えば基板に対して略垂直に、伸びる細長い低次元構造体に適用される前記方法が示されている。ただし、前記方法は一般に独立して立っている細長い低次元構造体に適用される。
まず最初は、独立して立っている細長い構造体はすべて、例えばスピンコーティングやインクジェットプリンティングにより堆積されうる別の物質１２、例えばポリマーの中に埋め込まれている。次に、この物質は適切なエッチングを用いて部分的に除去される(例えば、ポリマーの場合であれば、酸素プラズマを使ってもよい)(図９(ｂ)参照)。次に、細長い構造体の露出された部分に対して変更が加えられる。例えば、図９(ｃ)に示すように、細線化してもよい(あるいは、例えば、移植または拡散によって物質組成を変化させてもよい)。その後、マスキング物質が取り除かれ(図９(ｄ))、細長い構造体は、前述した実施形態において述べられたような処理がされる。例えば、図９(a)〜(ｄ)を参照して説明したように低次元構造体に変更を加えた後、低次元構造体と基板との接続を断ち切り、例えば低次元構造体が基板に対して平行に再配向できるように、あるいは他の基板に移動できるようにしてもよい。あるいは、低次元構造体は同時係属のＵＫ特許出願第０８０５８４６．３号に開示されているフレキシブルジョイントを持って基板７に形成され、基板に略平行になるように低次元構造体の再配向を促すようにしてもよい。
このように、図９の方法においては、低次元構造体は、図７の方法と同様に、それらが形成された後に変更が加えられる。しかしながら、図７の方法とは違い、図９の方法においては、低次元構造体はそれらが形成されている基板上にある間に変更が加えられる。
低次元構造体の密度は、異なる成長率を利用することにより、部分ごとに変えることができる(例えば、異なるサイズのナノワイヤは異なる成長率で成長する)。その結果、より速く成長するナノワイヤを１つの装置を形成するのに使い、すべてのナノワイヤを別の装置を形成するのに使うことができる。
ナノピラーの最大の次元に沿った結晶方位がナノワイヤの成長方向に沿った結晶方位と異なっていれば、図６の方法によって成長させられたナノワイヤの配向はナノピラーの配向と異なるかもしれない。この配向の変化は、ナノワイヤの密度を高くするために促進することができる。
さらに、ガスフローを変化させることによって、ナノワイヤの成長中にねじれを導入することができる(これは、物質組成が変化する寸前である場合によく起こる)。これらのねじれがすべてのナノワイヤに同じ方向で起こる場合、そしてこの方向が図１(ａ)における触媒４の列によって示されている方向に部分的に沿って伸びている場合、細長い低次元構造体の密度はまた高くなる。
図１０には、細長い構造体が、基板１３に形成された２つの構造体１３ａおよび１３ｂの間に形成されている、本発明の別の実施形態が示されている(図１０(ａ))。
基板１３は二酸化ケイ素のような絶縁体であってよく、構造体１３ａおよび１３ｂは半導体あるいは導電体であってよい(例えば、シリコンあるいはケイ素化合物から構成していてよい)。
細長い構造体は物理的に異なる部分１４ａおよび１４ｂを含んでいる。(図１０において、部分１４ａおよび１４ｂは均一にその濃淡がつけられているが、上述したように、異なる特性を持った２つまたは２つ以上のサブセクションを含んでいてもよい。)
トランジスタのような三端子装置が望まれる場合、構造体を薄い絶縁層(図中には示されていない)で被覆し、絶縁層によって低次元構造体から分離されたままになるようにコンタクト１５ａおよび１５ｂを形成してもよい(図１０(ｂ))。最後に、細長い構造体に電気的に接触する電気コンタクト１６を形成する。最後の工程においては、このコンタクトが形成される部分の絶縁層を取り除くことが必要となる。
このように、本実施形態においては、１つの装置が部分１４ａ、コンタクト１３ａ，１５ａ、１６を備え、第２の装置が部分１４ｂ、コンタクト１６、１５ｂ、１３ｂを備えている。
前述の実施形態は、確立されたプレーナ技術を使って形成される装置の製造について述べている。これらの装置が、細長い構造体が形成される基板上ではなく、異なる基板上に実現される場合に、本発明は特に適合しているということが指摘されている。また、すべての細長い構造体が互いに平行に並んでいる場合、基板表面から離れるように垂直に突き出ている細長い構造体を形成することが有利になる。しかしながら、垂直な細長い構造体を加工して装置にするのは難しく、そのためこれらの構造体を回転させ、基板表面に対し平行な面に横たわるようにするのが望ましいということが多い。
図１１(ａ)に示すような、物理的に異なる部分１４ａおよび１４ｂを含む垂直な構造体に、それを回転せずに、本発明を適用している状態が図１１(ｂ)に示されている。ボトムコンタクト１３ｂは細長い構造体が突き出る基板に一致し、トップコンタクト１３ａは、構造体を絶縁体で被覆し、この層を研磨することによって細長い構造体の先端を露出させ、コンタクト物質を堆積させることで設けてもよい。しかしながら、技術的に困難な課題は、電気コンタクト１５ａ、１５ｂ、１６を、図１０(ｂ)に示すコンタクト１５ａ、１５ｂ、１６と同じ役割を果たすように作製することにある。このためには、コンタクト１５ａおよび１５ｂを絶縁層１７によって細長い構造体から分離することが必要とされ、コンタクト１６を作製するには、絶縁層がその電気コンタクトが形成される開口と連続していないことが必要となる。
図１１(ｂ)に示す構造体が実現できれば、インバーター(ＣＭＯＳ回路の基礎的な要素)を形成することができる。部分１４ａを含む装置はｐチャンネルトランジスタであり、１４ｂを含む装置はｎチャンネルトランジスタであり、１５ａおよび１５ｂは１つの共通の入力であり、１６は論理ゲートの出力であり、適切な電位差がコンタクト１３ａおよび１３ｂ与えられる。
図１２は本発明の方法によって製造される一対の装置を概略的に示す平面図である。装置はそれぞれ、２５ａ、２５ｂとして概略的に示すマトリックスの中に部分的に被覆される複数のナノワイヤ(または他の細長い構造体)１９ａ−２４ａ、１９ｂ−２４ｂを備えている。前記装置は、２つの別の装置に分けるためにナノワイヤを分離する方法によって製造され、ナノワイヤ１９ａはもともとナノワイヤ１９ｂつながっていた(その他も同様)。
装置１８ａおよび１８ｂは、同じ軸上(図中の点線)にあるナノワイヤを含んでいる。つまり、それらは互いに非常によく配列している(もしかすると、共通の基板上にまず１つの装置を移動させ、次に別の装置を移動させることによって達成できるものよりはるかによく配列しているかもしれない)。また、隣接するナノワイヤ間のピッチ、例えばナノワイヤ１９ａとナノワイヤ１９ｂ間のピッチにばらつきが見られる場合(例えば、ナノワイヤが取り除かれた場合など)、および／またはナノワイヤの直径にばらつきが見られる場合、これらのばらつきは両装置においてほぼ同様である。(ナノワイヤがマトリックスに閉じ込められる前に曲がってしまうかもしれないので、１つの装置と別の装置とで同一ではないかもしれない。また直径のばらつきの程度は、より太いナノワイヤはそのサイズに応じて、より小さなナノワイヤよりも直径のばらつきが大きくなるという意味で、サイズに依存している。しかし全体的な特徴はほぼ同様であると予想される。) 例えば、装置１８ａ中のナノワイヤ２１ａとナノワイヤ２０ａとの間の間隔は、装置１８ｂ中のナノワイヤ２１ｂとナノワイヤ２０ｂとの間の間隔とほぼ同様である。同様に、装置１８ａ中のナノワイヤ２２ａの直径とナノワイヤ２１ａの直径との比は、装置１８ｂ中のナノワイヤ２２ｂの直径とナノワイヤ２１ｂの直径との比とほぼ同様である。一般的にいうと、装置１８ａ中のあるナノワイヤ(または他の細長い構造体)の断面形状および断面形状の配向は、装置１８ｂ中の対応するナノワイヤ(または他の細長い構造体)の断面形状および断面形状の配向とほぼ同様である。
さらに、この方法は、装置を「一致させる」必要がある場合に、いくつかメリットがある。なぜなら、望ましい結果からのばらつきは、両装置に同様に影響するからである。これは、例えば、ｐチャンネルとｎチャンネルトランジスタを一致させるのに(ナノワイヤの直径がチャンネル幅を決める場合)、または色を混ぜ合わせる必要がある発光装置において(赤、緑、青のＬＥＤは、全体的な出力が予想しにくくてもよいが、色はＲＧＢ―ＬＤＥ毎にあまり変わってはいけない。変わっていいのは強度だけである)役に立つ。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内において、いろいろと変更して実施することができるものである。

Claims (35)

  1. 複数の細長い構造体の各々の物質組成、物質組成の特徴、断面形状、断面の面積、配向のうち少なくとも１つがその長さ方向に沿って変化することにより、少なくとも、物理的に異なる第１の部分および第２の部分が上記細長い構造体の中に形成されるように、第１の基板上に、上記細長い構造体を形成する工程、並びに
    １つ以上の細長い構造体の第１の部分を備える第１の装置、および１つ以上の細長い構造体の第２の部分を備える第２の装置を少なくとも形成する工程、
    を含むことを特徴とする方法。
  2. 互いに独立して立つ複数の細長い構造体を第１の基板上に形成する工程、
    上記細長い構造体の中において、少なくとも物理的に異なる第１および第２の部分を、上記細長い構造体の物質組成、物質組成の特徴、断面形状、断面の面積、配向のうち少なくとも１つが、第１の部分と第２の部分との間で異なるように形成する工程、並びに
    １つ以上の細長い構造体の第１の部分を備える第１の装置、および１つ以上の細長い構造体の第２の部分を備える第２の装置を少なくとも形成する工程、
    を含むことを特徴とする方法。
  3. 上記細長い構造体と上記第１の基板との間の結合を断ち切る工程をさらに含むことを特徴とする請求項２に記載の方法。
  4. 上記細長い構造体を被覆する工程を含むことを特徴とする請求項１、２または３に記載の方法。
  5. 上記細長い構造体を、それらの最長の寸法となる方向が上記第１の基板の表面に平行になるように回転させる工程を含むことを特徴とする請求項１、２、３または４に記載の方法。
  6. 上記細長い構造体を第２の基板に移動させる工程を含むことを特徴とする請求項１、２、３、４または５に記載の方法。
  7. 上記細長い構造体を回転させた後、上記細長い構造体は互いに同一平面上にあることを特徴とする請求項５に記載の方法。
  8. 上記細長い構造体はグループとして形成され、上記細長い構造体を被覆する工程は細長い構造体のグループを被覆する工程を含み、上記第１および第２の装置を形成する工程は細長い構造体のグループの中において上記第１および第２の装置を形成する工程を含むことを特徴とする、請求項４、または、請求項４に従属している場合の請求項５または６に記載の方法。
  9. 上記細長い構造体は上記第１の基板上に独立して立つように形成されることを特徴とする、請求項１、または、請求項１に直接的または間接的に従属している場合の請求項４〜８のいずれか１項に記載の方法。
  10. 上記細長い構造体は上記第１の基板に対して略垂直になるように形成されることを特徴とする請求項１〜９のいずれか１項に記載の方法。
  11. 上記細長い構造体は第２の基板に対して略平行になるように上記第２の基板に移動されることを特徴とする、請求項７、または、請求項７に従属している場合の請求項９または１０に記載の方法。
  12. 上記第１および第２の装置は、上記第１の装置の活性領域が上記第１の部分を含み、上記第２の装置の活性領域が上記第２の部分を含むように形成されることを特徴とする請求項１〜１１のいずれか１項に記載の方法。
  13. 上記第１および第２の装置を形成する工程は、上記細長い構造体に少なくとも１つのコンタクトを形成する工程を含むことを特徴とする請求項１〜１２のいずれか１項に記載の方法。
  14. 上記細長い構造体のうち少なくとも１つの第３の部分が、上記第１の装置にコンタクトを形成するために用いられ、上記第１および第２の装置を形成する工程は上記第３の部分に少なくとも１つのコンタクトを形成する工程を含むことを特徴とする請求項１３に記載の方法。
  15. 上記細長い構造体のうち少なくとも１つの第４の部分が、上記第２の装置にコンタクトを形成するために用いられ、上記第１および第２の装置を形成する工程は上記第４の部分に少なくとも１つのコンタクトを形成する工程を含むことを特徴とする請求項１４に記載の方法。
  16. 上記第１および第２の装置を形成する工程は、上記第１の装置と第２の装置との間で細長い構造体を切断する工程を含むことを特徴とする請求項１〜１５のいずれか１項に記載の方法。
  17. 上記第１および第２の装置を形成する工程は、上記カプセル材を部分的に取り除き、低次元構造体の１つまたは１つ以上の部分を露出させる工程を含むことを特徴とする請求項１〜１６のいずれか１項に記載の方法。
  18. 上記カプセル材を部分的に取り除く工程によって、上記少なくとも１つの細長い構造体の第３の部分が露出されることを特徴とする、請求項１４に直接的または間接的に従属している場合の請求項１７に記載の方法。
  19. 上記細長い構造体の露出された部分の上に導電性物質を堆積させる工程を含むことを特徴とする請求項１７または１８に記載の方法。
  20. 少なくとも第１および第２の装置を形成する工程は、少なくとも第１および第２の装置のグループを形成する工程を含み、第１のグループ中の装置は互いに物理的に異なっておらず、第２のグループ中の装置は互いに物理的に異なっておらず、上記第１のグループ中の装置と上記第２のグループ中の装置とは物理的に異なっていることを特徴とする請求項１〜１９のいずれか１項に記載の方法。
  21. 上記細長い構造体を被覆する工程は、上記細長い構造体を透明な物質の中に被覆する工程を含むことを特徴とする請求項１〜２０のいずれか１項に記載の方法。
  22. 上記細長い構造体を被覆する工程は、上記細長い構造体を導電性物質の中に被覆する工程を含むことを特徴とする請求項１〜２１のいずれか１項に記載の方法。
  23. 上記細長い構造体を被覆する工程は、上記細長い構造体を電気絶縁性物質の中に被覆する工程を含むことを特徴とする請求項１〜２１のいずれか１項に記載の方法。
  24. 請求項１〜２３のいずれか１項に記載の方法によって製造される回路構造。
  25. それぞれ細長い低次元構造体を含む第１および第２の装置を共通の基板上に形成または配置し、
    上記第１の装置は上記第２の装置と近接しており、
    上記第１の装置の細長い構造体における物質組成、物質組成の特徴、断面形状、断面の面積、配向のうち少なくとも１つが、上記第２の装置の細長い構造体における物質組成、物質組成の特徴、断面形状、断面の面積、配向と異なっており、それによって上記第１の装置と第２の装置とが物理的に異なっており、
    上記第１の装置の細長い構造体における物質組成、物質組成の特徴、断面形状、断面の面積、配向は、上記第１の装置におけるすべての細長い構造体にとって名目上は（nominally）同じであり、かつ
    上記第２の装置の細長い構造体における物質組成、物質組成の特徴、断面形状、断面の面積、配向は、上記第２の装置におけるすべての細長い構造体にとって名目上は同じであることを特徴とする回路構造。
  26. 上記第１の装置の細長い構造体と上記第２の装置の細長い構造体とはつながっていることを特徴とする請求項２５に記載の構造。
  27. 上記第１の装置の細長い構造体と上記第２の装置の細長い構造体とはつながっておらず、それによって上記第１の装置と第２の装置とは物理的に分離されていることを特徴とする請求項２５に記載の構造。
  28. 上記第１の装置の少なくとも１つの細長い構造体の最長の寸法となる方向が、上記第２の装置の少なくとも１つの細長い構造体の最長の寸法となる方向とほぼ共通の軸上にあることを特徴とする請求項２５に記載の構造。
  29. 上記第１の装置の少なくとも１つの細長い構造体の最長の寸法となる方向が、上記第２の装置の少なくとも１つの細長い構造体の最長の寸法となる方向とほぼ共通の軸上にあり、これらの細長い構造体の断面形状および断面形状の配向がほぼ同じであることを特徴とする請求項２５に記載の構造。
  30. 上記第１の装置と第２の装置とはそれぞれ少なくとも２つの細長い構造体を含み、
    上記第１の装置内における一組の細長い構造体間の間隔は、上記第２の装置内における対応する一組の細長い構造体間の間隔とほぼ等しいことを特徴とする請求項２８または２９に記載の構造。
  31. 上記第１の装置は、使用時に、第１の波長帯の光を発し、上記第２の装置は、使用時に、上記第１の波長帯とは異なる第２の波長帯の光を発することを特徴とする請求項２５〜３０のいずれか１項に記載の構造。
  32. 上記第１の装置は、使用時に、伝導率が正孔（hole）輸送によって決定されるｐチャンネルトランジスタであり、上記第２の装置は、使用時に、伝導率が電子輸送によって決定されるｎチャンネルトランジスタであることを特徴とする請求項２５〜３０のいずれか１項に記載の構造。
  33. 第１の装置のグループと第２の装置のグループとを含み、第１のグループにおける細長い低次元構造体の物質組成および物質組成の特徴は、上記第１のグループにおけるすべての細長い低次元構造体にとって名目上同じであり、第２のグループにおける細長い低次元構造体の物質組成および物質組成の特徴は、上記第２のグループにおけるすべての細長い低次元構造体にとって名目上同じであることを特徴とする請求項２５〜３２のいずれか１項に記載の構造。
  34. 上記細長い構造体は互いに同一平面上にあることを特徴とする請求項２５〜３３のいずれか１項に記載の構造。
  35. 上記細長い構造体は互いに同一平面上にあることを特徴とする請求項２４に記載の回路構造。
JP2009074755A 2008-04-01 2009-03-25 マルチ機能テープ Pending JP2009279750A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB0805850A GB2459251A (en) 2008-04-01 2008-04-01 Semiconductor nanowire devices

Publications (1)

Publication Number Publication Date
JP2009279750A true JP2009279750A (ja) 2009-12-03

Family

ID=39387072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009074755A Pending JP2009279750A (ja) 2008-04-01 2009-03-25 マルチ機能テープ

Country Status (3)

Country Link
US (2) US7947548B2 (ja)
JP (1) JP2009279750A (ja)
GB (1) GB2459251A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012222274A (ja) * 2011-04-13 2012-11-12 Nippon Telegr & Teleph Corp <Ntt> ナノピラーの作製方法
JP2013188862A (ja) * 2009-08-27 2013-09-26 Korea Univ Research & Business Foundation ナノパターンライター
JP2014518004A (ja) * 2011-04-05 2014-07-24 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 半導体構造体上の無触媒選択的成長方法
JP2017526157A (ja) * 2014-06-23 2017-09-07 インテル・コーポレーション 縦型トランジスタアーキテクチャを形成するための技術

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2459251A (en) * 2008-04-01 2009-10-21 Sharp Kk Semiconductor nanowire devices
US9494615B2 (en) * 2008-11-24 2016-11-15 Massachusetts Institute Of Technology Method of making and assembling capsulated nanostructures
US8680510B2 (en) * 2010-06-28 2014-03-25 International Business Machines Corporation Method of forming compound semiconductor
US8951892B2 (en) * 2012-06-29 2015-02-10 Freescale Semiconductor, Inc. Applications for nanopillar structures
JP6546271B2 (ja) * 2015-04-02 2019-07-17 株式会社日立製作所 画像処理装置、物体検知装置、画像処理方法
WO2017023394A2 (en) * 2015-05-13 2017-02-09 Stu.Unm NANOWIRE BENDING FOR PLANAR DEVICE PROCESS ON (001) Si SUBSTRATES
US10074727B2 (en) * 2016-09-29 2018-09-11 International Business Machines Corporation Low resistivity wrap-around contacts
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004532133A (ja) * 2001-03-30 2004-10-21 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置
JP2005235377A (ja) * 2004-02-16 2005-09-02 Hynix Semiconductor Inc ナノチューブセルを利用したメモリ装置
JP2005532181A (ja) * 2002-07-08 2005-10-27 ビーティージー・インターナショナル・リミテッド ナノ構造体およびその製造方法
JP2006507692A (ja) * 2002-09-30 2006-03-02 ナノシス・インコーポレイテッド 大面積ナノ可能マクロエレクトロニクス基板およびその使用
JP2006093390A (ja) * 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 半導体素子および半導体回路
JP2007184554A (ja) * 2005-12-06 2007-07-19 Canon Inc キャパシタおよびそれを用いた回路装置
JP2007184566A (ja) * 2005-12-06 2007-07-19 Canon Inc 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置
JP2007317961A (ja) * 2006-05-26 2007-12-06 Sharp Corp 集積回路装置およびその製造方法、ならびに表示装置
JP2010500559A (ja) * 2006-08-11 2010-01-07 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ ナノワイヤセンサ、ナノワイヤセンサアレイ、及び当該センサ及びセンサアレイを形成する方法
JP2010506735A (ja) * 2006-10-11 2010-03-04 シャープ株式会社 低次元構造体のカプセル化、転移方法
JP2011519729A (ja) * 2008-04-01 2011-07-14 シャープ株式会社 低次元ナノ構造体を有する構造体の製造

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
TW415050B (en) 1999-04-16 2000-12-11 Shen Ming Dung Semiconductor chipset module and the manufacturing method of the same
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
US6674932B1 (en) 2000-12-14 2004-01-06 Hewlett-Packard Development Company, L.P. Bistable molecular mechanical devices with a middle rotating segment activated by an electric field for electronic switching, gating, and memory applications
AU2003216070A1 (en) 2002-01-18 2003-09-02 California Institute Of Technology Array-based architecture for molecular electronics
US6872645B2 (en) 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US7122904B2 (en) 2002-04-25 2006-10-17 Macronix International Co., Ltd. Semiconductor packaging device and manufacture thereof
US7068898B2 (en) 2002-09-05 2006-06-27 Nanosys, Inc. Nanocomposites
US7135728B2 (en) 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
JP4669784B2 (ja) 2002-09-30 2011-04-13 ナノシス・インコーポレイテッド ナノワイヤトランジスタを用いる集積ディスプレイ
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US7051945B2 (en) 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
US7619562B2 (en) 2002-09-30 2009-11-17 Nanosys, Inc. Phased array systems
US7378347B2 (en) * 2002-10-28 2008-05-27 Hewlett-Packard Development Company, L.P. Method of forming catalyst nanoparticles for nanowire growth and other applications
WO2005017962A2 (en) 2003-08-04 2005-02-24 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
US7067328B2 (en) 2003-09-25 2006-06-27 Nanosys, Inc. Methods, devices and compositions for depositing and orienting nanostructures
KR100694426B1 (ko) * 2004-02-16 2007-03-12 주식회사 하이닉스반도체 나노 튜브 셀 및 이를 이용한 메모리 장치
JP4339739B2 (ja) 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
JP2007123657A (ja) 2005-10-31 2007-05-17 Nec Corp 半導体装置及びその製造方法
US7492015B2 (en) * 2005-11-10 2009-02-17 International Business Machines Corporation Complementary carbon nanotube triple gate technology
US7439560B2 (en) * 2005-12-06 2008-10-21 Canon Kabushiki Kaisha Semiconductor device using semiconductor nanowire and display apparatus and image pick-up apparatus using the same
US7906803B2 (en) * 2005-12-06 2011-03-15 Canon Kabushiki Kaisha Nano-wire capacitor and circuit device therewith
KR20090039411A (ko) 2007-10-18 2009-04-22 삼성전자주식회사 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
GB2458907A (en) * 2008-04-01 2009-10-07 Sharp Kk Device interconnects
GB2459251A (en) * 2008-04-01 2009-10-21 Sharp Kk Semiconductor nanowire devices

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004532133A (ja) * 2001-03-30 2004-10-21 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置
JP2005532181A (ja) * 2002-07-08 2005-10-27 ビーティージー・インターナショナル・リミテッド ナノ構造体およびその製造方法
JP2006507692A (ja) * 2002-09-30 2006-03-02 ナノシス・インコーポレイテッド 大面積ナノ可能マクロエレクトロニクス基板およびその使用
JP2005235377A (ja) * 2004-02-16 2005-09-02 Hynix Semiconductor Inc ナノチューブセルを利用したメモリ装置
JP2006093390A (ja) * 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 半導体素子および半導体回路
JP2007184554A (ja) * 2005-12-06 2007-07-19 Canon Inc キャパシタおよびそれを用いた回路装置
JP2007184566A (ja) * 2005-12-06 2007-07-19 Canon Inc 半導体ナノワイヤを用いた半導体素子、それを用いた表示装置及び撮像装置
JP2007317961A (ja) * 2006-05-26 2007-12-06 Sharp Corp 集積回路装置およびその製造方法、ならびに表示装置
JP2010500559A (ja) * 2006-08-11 2010-01-07 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ ナノワイヤセンサ、ナノワイヤセンサアレイ、及び当該センサ及びセンサアレイを形成する方法
JP2010506735A (ja) * 2006-10-11 2010-03-04 シャープ株式会社 低次元構造体のカプセル化、転移方法
JP2011519729A (ja) * 2008-04-01 2011-07-14 シャープ株式会社 低次元ナノ構造体を有する構造体の製造

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013188862A (ja) * 2009-08-27 2013-09-26 Korea Univ Research & Business Foundation ナノパターンライター
US8920696B2 (en) 2009-08-27 2014-12-30 Korea University Research And Business Foundation Nano pattern writer
JP2014518004A (ja) * 2011-04-05 2014-07-24 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 半導体構造体上の無触媒選択的成長方法
JP2012222274A (ja) * 2011-04-13 2012-11-12 Nippon Telegr & Teleph Corp <Ntt> ナノピラーの作製方法
JP2017526157A (ja) * 2014-06-23 2017-09-07 インテル・コーポレーション 縦型トランジスタアーキテクチャを形成するための技術
US10043797B2 (en) 2014-06-23 2018-08-07 Intel Corporation Techniques for forming vertical transistor architectures

Also Published As

Publication number Publication date
GB2459251A (en) 2009-10-21
US20110186879A1 (en) 2011-08-04
GB0805850D0 (en) 2008-04-30
US20090242912A1 (en) 2009-10-01
US7947548B2 (en) 2011-05-24
US8362553B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
JP2009279750A (ja) マルチ機能テープ
US9087896B2 (en) Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
EP1892766B1 (fr) Procédé de réalisation d&#39;un dispositif comportant une structure dotée d&#39;un ou plusieurs micro-fils ou nano-fils à base d&#39;un composé de Si et de Ge, par condensation germanium.
CN101887935B (zh) 掺杂的拉长半导体,其生长,包含这类半导体的器件及其制造
JP5060740B2 (ja) 集積回路装置およびその製造方法、ならびに表示装置
US7767102B2 (en) Systems and methods for harvesting and integrating nanowires
US7425487B2 (en) Method for fabricating a nanoelement field effect transistor with surrounded gate structure
JP5383823B2 (ja) ナノ構造デバイス
US7741197B1 (en) Systems and methods for harvesting and reducing contamination in nanowires
US20050253137A1 (en) Nanoscale arrays, robust nanostructures, and related devices
US7608530B2 (en) Hetero-crystalline structure and method of making same
US11469104B2 (en) Nanowire bending for planar device process on (001) Si substrates
US8088674B2 (en) Method of growing, on a dielectric material, nanowires made of semi-conductor materials connecting two electrodes
JP2008500719A (ja) 縦型部品を具備する電気デバイス
JP2011519729A (ja) 低次元ナノ構造体を有する構造体の製造
US20060269745A1 (en) Nano wires and method of manufacturing the same
CN1996613A (zh) 搀杂的细长半导体,这类半导体的生长，包含这类半导体的器件以及这类器件的制造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611